KR20180049678A - 반도체 소자 및 이를 포함하는 반도체 소자 패키지 - Google Patents

반도체 소자 및 이를 포함하는 반도체 소자 패키지 Download PDF

Info

Publication number
KR20180049678A
KR20180049678A KR1020160145902A KR20160145902A KR20180049678A KR 20180049678 A KR20180049678 A KR 20180049678A KR 1020160145902 A KR1020160145902 A KR 1020160145902A KR 20160145902 A KR20160145902 A KR 20160145902A KR 20180049678 A KR20180049678 A KR 20180049678A
Authority
KR
South Korea
Prior art keywords
layer
disposed
electrode
capping
reflective
Prior art date
Application number
KR1020160145902A
Other languages
English (en)
Other versions
KR102607885B1 (ko
Inventor
성연준
김민성
박수익
이은득
임현수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020160145902A priority Critical patent/KR102607885B1/ko
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to CN202210379216.8A priority patent/CN114725264A/zh
Priority to JP2019523753A priority patent/JP7099726B2/ja
Priority to US16/347,010 priority patent/US10847676B2/en
Priority to PCT/KR2017/012403 priority patent/WO2018084631A1/ko
Priority to EP17868255.5A priority patent/EP3537486A4/en
Priority to CN202210379245.4A priority patent/CN114725267A/zh
Priority to CN201780068543.9A priority patent/CN109923682B/zh
Publication of KR20180049678A publication Critical patent/KR20180049678A/ko
Priority to JP2022101078A priority patent/JP2022153366A/ja
Application granted granted Critical
Publication of KR102607885B1 publication Critical patent/KR102607885B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함하는 반도체 소자를 개시한다.

Description

반도체 소자 및 이를 포함하는 반도체 소자 패키지{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE PACKAGE INCLUDING THE SAME}
실시 예는 반도체 소자 및 이를 포함하는 반도체 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 광 추출 효율이 상대적으로 떨어지는 문제가 있다.
실시 예는 광 추출 효율이 향상된 반도체 소자를 제공한다.
실시 예는 전류 주입 효율이 우수한 반도체 소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 반도체 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함할 수 있다.
본 발명의 다른 실시 예에 따른 반도체 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되고, ITO를 포함하는 투명전극; 상기 투명전극 상에 배치되고, Al을 포함하는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은, 상기 반사층 상에 직접 배치되고, Ti를 포함하는 제 1 층; 및 상기 제 1 층 상에 배치되고, 복수의 층을 포함하는 중간층을 포함하며, 상기 중간층은 상기 제 1 층 상에 직접 배치되고, Ni를 포함하는 제 1 중간층을 포함하고, 상기 제 1 층과 제 1 중간층의 두께 비는 1:1 내지 3:1일 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지는, 몸체; 및 상기 몸체에 배치되는 반도체 소자를 포함하고, 상기 반도체 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극; 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극; 상기 제 2 전극 상에 배치되는 반사층; 및 상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고, 상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며, 상기 제 1 층은 Ti를 포함할 수 있다.
실시 예에 따르면, 반도체 소자의 반사층 내의 다크 스팟을 최소화함으로써, 광 추출 효율이 향상될 수 있다.
또한, 반도체 소자의 캡핑층을 복수의 층을 적층하여 구성함으로써, 스트레스를 완화시킴과 동시에 전류 주입 효율을 향상시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 개념도이다.
도 2a는 도 1의 A 부분의 확대도이다.
도 2b는 도 2a의 변형예이다.
도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 중 캡핑층의 다양한 변형예이다.
도 4는 본 발명의 제 2 실시예에 따른 반도체 소자의 개념도이다.
도 5a 및 도 5b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이다.
도 6a는 도 4의 B 부분의 확대도이다.
도 6b는 도 6a의 변형예이다.
도 7은 본 발명의 실시예에 따른 반도체 패키지의 개념도이다.
도 8a 및 도 8b는 반도체 소자 중 캡핑층의 구조를 변경하여 반사층을 관찰한 것이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광소자와 수광소자는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.
본 실시예에 따른 반도체 소자는 발광소자일 수 있다.
발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 개념도이다. 도 2a는 도 1의 A 부분의 확대도이다. 도 2b는 도 2a의 변형예이다. 도 3a 내지 도 3d는 본 발명의 제 1 실시예에 따른 반도체 소자 중 캡핑층의 다양한 변형예이다.
본 발명의 실시 예에 따른 반도체 소자는 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 소자는 근자외선 파장대의 광(UV-A)을 출력할 수 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수도 있다. 파장범위는 반도체 소자의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
도 1 및 도 2a를 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 소자(100)는 발광 구조물(110), 제 2 전극(122), 반사층(132) 및 캡핑층(140)을 포함할 수 있다.
발광 구조물(110)은 제 1 도전형 반도체층(111), 제 2 도전형 반도체층(112), 및 제 1 도전형 반도체층(111)과 제 2 도전형 반도체층(112)의 사이에 배치되는 활성층(113)을 포함할 수 있다.
제 1 도전형 반도체층(111)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도펀트가 도핑될 수 있다. 제 1 도전형 반도체층(111)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제 1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제 1 도펀트가 n형 도펀트인 경우, 제 1 도펀트가 도핑된 제 1 도전형 반도체층(111)은 n형 반도체층일 수 있다.
제 2 도전형 반도체층(112)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도펀트가 도핑될 수 있다. 제 2 도전형 반도체층(112)은 Inx5Aly2Ga1-x5-y2N(0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제 2 도펀트가 도핑된 제 2 도전형 반도체층(112)은 p형 반도체층일 수 있다.
활성층(113)은 제 1 도전형 반도체층(111)과 제 2 도전형 반도체층(112) 사이에 배치될 수 있다. 활성층(113)은 제 1 도전형 반도체층(111)을 통해서 주입되는 전자(또는 정공)와 제 2 도전형 반도체층(112)을 통해서 주입되는 정공(또는 전자)이 만나는 층일 수 있다. 활성층(113)은 전자가 정공과 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(113)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quant㎛ Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(113)의 구조는 이에 한정하지 않는다.
제 2 전극(122)은 제 2 도전형 반도체층(112) 상에 배치될 수 있다. 제 2 전극(122)은 제 2 도전형 반도체층(112)과 오믹 접촉할 수 있다. 반도체 소자(100)의 단면을 기준으로, 제 2 전극(122)의 끝단은 제 2 도전형 반도체층(112)의 끝단보다 내측에 위치할 수 있다.
제 2 전극(122)은 상대적으로 자외선 광 흡수가 적은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)을 포함하여 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
실시예에 따르면, 제 2 전극(122)은 자외선 광의 파장이 갖는 에너지보다 큰 밴드갭을 갖는 반도체층(예:P-AlGaN)에 직접 접촉할 수 있다. 기존에는 오믹을 위해 밴드갭이 작은 반도체층(예:GaN층)에 제 2 전극(122)을 배치하여 자외선 광이 대부분 GaN층 흡수되는 문제가 있다. 그러나, 실시예의 제 2 전극(122)은 큰 밴드갭을 갖는 반도체층(예:P-AlGaN)에 직접 오믹 접촉하므로 대부분의 광은 제 2 도전형 반도체층(112)을 투과할 수 있다.
예시적으로 제 2 전극(122)과 접촉하는 제 2 도전형 반도체층(112)의 표면층은 Al의 조성이 1% 내지 10%일 수 있다. 표면층의 Al 조성이 1%보다 작은 경우 과도하게 광을 흡수하는 문제가 있으며, Al 조성이 10%보다 큰 경우 오믹 특성이 저하될 수 있다.
한편, 제 2 전극은 일반적으로 자외선 광을 흡수할 수 있다. 따라서, 제 2 전극에 의한 오믹 접촉은 유지하면서 광 추출 효율을 개선할 필요가 있다. 즉, 본 발명에서는 오믹 특성은 유지하면서 광 추출 효율을 개선하기 위해 제 2 전극(122)으로 투명 전도성 산화막을 사용할 수 있다. 본 발명은 투명 전도성 산화막으로 투광성을 높이고, 제 2 전극(122)의 하부에 반사 특성을 갖는 도전층(반사층)을 배치함으로써 광추출 효율을 향상시킬 수 있다.
제 2 전극(122)의 두께(T1)는 1 내지 10nm일 수 있다. 만약, 제 2 전극(122)의 두께가 1nm보다 작을 경우, 외부 충격에 의하여 쉽게 크랙이 발생할 수 있으며, 저항이 증가하여 전류 주입 효율이 낮아질 수 있다. 또한, 제 2 전극(122)의 두께가 10nm보다 클 경우, 투과도가 낮아져서 광 손실이 일어날 수 있다.
반사층(132)은 제 2 전극(122) 상에 배치될 수 있다. 반사층(132)은 제 2 전극(122)을 완전히 덮도록 배치될 수 있다. 반사층(132)은 제 2 전극(122)과 전기적으로 연결될 수 있다.
반사층(132)은 반사율이 우수한 물질로 이루어질 수 있다. 반사층(132)은 알루미늄을 포함할 수 있다. 반사층(132)은 활성층(113)에서 출사되는 광을 반사할 수 있다. 또한, 반사층(132)은 제 2 도전형 반도체층(112)에 전류를 주입할 수 있다.
제 2 전극(122)과 반사층(132) 사이에는 접합층(132a)이 더 배치될 수 있다. 접합층(132a)은 제 2 전극(122)과 반사층(132) 사이의 접합력을 향상시킬 수 있다. 접합층(132a)은 제 2 전극(122)을 완전히 감싸도록 배치될 수 있다. 또는, 접합층(132a)은 제 2 전극(122)뿐만 아니라, 제 2 도전형 반도체층(112)의 적어도 일부를 덮도록 배치되는 것도 가능하다.
접합층(132a)은 Cr, ITO, Ti 중 선택된 하나 또는 이들의 조합에 의하여 단층 또는 다층으로 형성될 수 있다. 접합층(132a)이 ITO를 포함할 경우, ITO는 접합력을 높일 수 있는 다양한 물질들을 더 포함할 수도 있다. 예시적으로, ITO는 N, Zn, Ga 중 선택된 적어도 하나의 물질을 더 포함할 수도 있다. 이러한 물질들은 ITO의 증착시 함께 증착되어 ITO의 전체 영역에 배치될 수 있으며, 표면 처리를 통해 ITO의 표면에만 배치될 수도 있다. 그러나, 이것으로 접합층(132a)의 재질을 한정하는 것은 아니다.
접합층(132a)의 두께(T2)는 1 내지 5nm일 수 있다. 여기서, 접합층(132a)의 두께는, 접합층(132a)과 제 2 전극(122)이 접하는 면으로부터의 최대 높이를 의미할 수 있다. 접합층(132a)의 두께가 1nm보다 작을 경우, 제 2 전극(122)과 반사층(132) 사이의 접합력이 낮아질 수 있다. 접합층(132a)의 두께가 5nm보다 클 경우, 투과도가 낮아져서 광 손실이 일어날 수 있다.
반사층(132)의 두께(T3)는 50 내지 2000nm일 수 있다. 여기서, 반사층(132)의 두께는, 반사층(132)과 접합층(132a)이 접하는 면으로부터 최대 높이를 의미할 수 있다. 반사층(132)의 두께가 50nm보다 작을 경우, 반사율이 저하될 수 있다. 반사층(132)의 두께가 2000nm보다 클 경우, 반사 효율이 거의 상승하지 않을 수 있다.
캡핑층(140)은 반사층(132) 상에 배치될 수 있다. 캡핑층(140)은 반사층(132)을 완전히 덮도록 배치될 수 있다. 캡핑층(140)은 반사층(132)과 전기적으로 연결될 수 있다. 캡핑층(140)은 반사층(132)을 보호할 수 있다. 또한, 캡핑층(140)은 제 2 도전형 반도체층(112)으로 전류를 공급할 수 있다. 캡핑층(140)은 전류 확산층으로 기능할 수도 있다.
캡핑층(140)은 Ti, Ni, Au 중 선택된 하나 또는 이들의 조합에 의하여 단층 또는 다층으로 형성될 수 있다. 그러나, 이것으로 본 발명을 한정하는 것은 아니다. 특히, 캡핑층(140) 중 반사층(132)과 접하는 영역에는 Ti가 배치될 수 있다. 캡핑층(140)의 구조에 대해서는 후에 보다 자세히 설명하도록 한다.
도 2a를 참조하면, 제 2 전극(122)의 끝단과 반사층(132)의 끝단은 이격 거리(D1)만큼 이격될 수 있다. 구체적으로, 제 2 전극(122)의 중심(C1, 도 1)을 기준으로, 반사층(132)의 끝단은 제 2 전극(122)의 끝단보다 더 길게 배치될 수 있다. 반사층(132)이 제 2 전극(122)의 측면까지 배치되므로, 제 2 전극(122)의 측면을 향하여 방출되는 광을 상부로 반사하여 광 추출 효율을 향상시킬 수 있다.
제 2 전극(122)의 끝단과 반사층(132)의 끝단 사이의 이격 거리(D1)는 2.5 내지 5㎛일 수 있다. 이격 거리(D1)가 2.5㎛보다 작을 경우, 반사율이 저하될 수 있다. 이격 거리(D1)가 5㎛보다 클 경우, 반사층(132)의 모서리 영역에서 스트레스가 증가할 수 있으며, 반사 효율이 거의 상승하지 않을 수 있다.
반사층(132)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D2)만큼 이격될 수 있다. 구체적으로, 반사층(132)의 중심(C1, 도 1)을 기준으로, 캡핑층(140)의 끝단은 반사층(132)의 끝단보다 더 길게 배치될 수 있다. 캡핑층(140)이 반사층(132)의 측면까지 배치되므로, 반사층(132)의 보호 효과가 보다 증가할 수 있다.
반사층(132)의 끝단과 캡핑층(140)의 끝단 사이의 이격 거리(D2)는 2.5 내지 5㎛일 수 있다. 이격 거리(D2)가 2.5㎛보다 작을 경우, 전류 주입 효율 및 반사층의 보호 효과가 감소할 수 있다. 이격 거리(D2)가 5㎛보다 클 경우, 캡핑층(140)의 모서리 영역에서 스트레스가 증가할 수 있다.
도 2b는 도 2a의 변형예이다.
도 2b를 참조하면, 제 2 전극(122)의 끝단과 반사층(132)의 끝단은 이격 거리(D3)만큼 이격될 수 있다. 이 때, 이격거리(D3)는 2.5 내지 5㎛일 수 있다. 또한, 제 2 전극(122)의 끝단과 캡핑층(140)의 끝단 역시 이격 거리(D3)만큼 이격될 수 있다.
즉, 도 2b에서는 반사층(132)과 캡핑층(140)의 끝단이 동일 선상에 위치할 수 있다. 이는 반사층(132)의 외측면의 경우, 반사 효율에 영향을 미치는 정도가 미미하여 캡핑층(140)이 이를 덮는 것이 무의미할 수 있기 때문이다.
즉, 본 발명의 실시예에서는 반사층(132)이 제 2 전극(122)을 완전히 덮도록 배치됨으로써, 반사율의 향상에 기여할 수 있다. 또한, 캡핑층(140)이 반사층(132)의 상면을 덮거나, 반사층(132) 전체를 덮도록 배치됨으로써, 반사층(132)의 보호 효과가 향상될 수 있다.
도 3a 내지 도 3d를 참조하여, 캡핑층(140:140-1,140-2,140-3,140-4)의 다양한 구조에 대하여 설명하면 다음과 같다.
먼저, 도 3a를 참조하면, 본 발명의 제 1 실시예에 따른 캡핑층(140-1)은 제 1 층(141), 제 2 층(142) 및 중간층(143)을 포함할 수 있다.
제 1 층(141)은 반사층(132) 상에 직접 배치될 수 있다. 제 1 층(141)은 캡핑층(140-1)의 일측에 배치될 수 있다. 제 1 층(141)은 Ti를 포함할 수 있다. 제 1 층(141)에 Ti가 포함된 경우, 중간층(143) 내의 금속 물질들이 반사층(132)으로 확산되는 것을 방지할 수 있다.
제 2 층(142)은 캡핑층(140-1)의 가장 외측에 배치될 수 있다. 즉, 제 2 층(142)은 캡핑층(140-1)의 타측에 배치될 수 있다. 구체적으로, 제 2 층(142)은 캡핑층(140-1) 내에서 반사층(141)과 가장 멀리 떨어진 영역에 배치될 수 있다. 제 2 층(142)은 Au를 포함할 수 있다. 제 2 층(142)이 Au를 포함함으로써, 캡핑층(140-1)의 형성 이후 이루어지는 여러 공정 도중 캡핑층(140-1) 내부의 물질들의 산화나 변형을 방지할 수 있다.
제 2 층(142)의 두께는 30 내지 300nm일 수 있다. 제 2 층(142)의 두께가 30nm보다 작을 경우, 캡핑층(140-1)의 변형 방지 효과가 감소할 수 있다. 제 2 층(142)의 두께가 300nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.
중간층(143)은 제 1 층(141)과 제 2 층(142) 사이에 배치될 수 있다. 중간층(143)은 단층 또는 다층으로 이루어질 수 있다. 중간층(143)은 1 내지 6개의 층으로 이루어질 수 있다(중간층(143)은 생략될 수도 있으나, 이는 도 3b의 구성이므로 후술하도록 한다.). 중간층(143)이 6개의 층보다 많을 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다.
중간층(143)은 Ni을 포함하는 적어도 하나의 제 1 중간층(143a)을 포함할 수 있다. 이 때, 제 1 중간층(143a) 중 하나는 제 1 층(141) 상에 직접 배치될 수 있다. 또한, 중간층(143)은 Ti를 포함하는 적어도 하나의 제 2 중간층(143b)을 더 포함할 수도 있다. 물론, 제 2 중간층(143b)은 생략될 수도 있다. 중간층(143)이 다수의 제 1 중간층(143a)과 제 2 중간층(143b)을 포함하는 경우, 제 1 중간층(143a)과 제 2 중간층(143b)은 교대로 배치될 수 있다.
이와 같이, 도 3a의 실시예에서 캡핑층(140-1)은 3 내지 8개의 층으로 이루어질 수 있다(캡핑층이 하나 또는 두개의 층으로 형성될 수도 있으나 이는 도 3b 및 도 3d의 구성이므로 후술하도록 한다.). 여기서, 중간층(143)은 1 내지 6개의 층으로 이루어질 수 있다. 또한, 중간층(143)은 1 내지 3개의 제 1 중간층(143a)을 포함할 수 있다. 또한, 중간층(143)은 0 내지 3개의 제 2 중간층(143b)을 포함할 수 있다.
캡핑층(140-1)은 중간층(143)을 이루는 층의 개수가 많아질수록 전류 주입 효율이 증가할 수 있다. 즉, 캡핑층(140-1)이 제 2 도전형 반도체층(112)으로 전류를 공급하므로, 캡핑층(140-1)의 두께가 증가할수록 전류 주입 효율이 증가할 수 있다.
이 때, 캡핑층(140-1) 내에서 Ti를 포함하는 층(제 1 층(141) 또는 제 2 중간층(143b))은 Ni를 포함하는 층(제 1 중간층(143a))과 교대로 배치될 수 있다. 이와 같이, 다수의 서로 다른 층들을 교대로 적층시킬 경우, 하나의 층을 두껍게 형성하는 것에 비하여 스트레스를 완화시킬 수 있다. 따라서, 전체 캡핑층(140-1)의 두께가 증가하더라도 박막의 스트레스를 완화시킴과 동시에 전류 주입 효율을 향상시킬 수 있다.
도 3b를 참조하면, 본 발명의 제 2 실시예에 따른 캡핑층(140-2)은 제 1 층(141) 및 제 2 층(142)을 포함할 수 있다. 제 1 층(141) 및 제 2 층(142)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3b에 개시된 캡핑층(140-2)은 도 3a에 개시된 캡핑층(140-1)에서 중간층(143)이 생략된 것일 수 있다.
도 3c를 참조하면, 본 발명의 제 3 실시예에 따른 캡핑층(140-3)은 제 1 층(141) 및 중간층(143)을 포함할 수 있다. 제 1 층(141) 및 중간층(143)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3c에 개시된 캡핑층(140-3)은 도 3a에 개시된 캡핑층(140-1)에서 제 2 층(142)이 생략된 것일 수 있다.
도 3d를 참조하면, 본 발명의 제 4 실시예에 따른 캡핑층(140-4)은 제 1 층(141)을 포함할 수 있다. 제 1 층(141)은 앞서 설명한 것과 동일한 구성으로 이루어질 수 있다. 즉, 도 3d에 개시된 캡핑층(140-4)은 도 3a에 개시된 캡핑층(140-1)에서 제 2 층(142) 및 중간층(143)이 생략된 것일 수 있다.
도 3a 내지 도 3d에 개시된 바와 같이, 캡핑층(140)은 적어도 하나의 층으로 이루어질 수 있다. 바람직하게는, 캡핑층(140)은 1 내지 8개의 층으로 이루어질 수 있다. 이 때, 캡핑층(140) 내의 중간층(143)은 1 내지 6개의 층으로 이루어질 수 있다. 캡핑층(140)이 포함하는 층들이 8개보다 많을 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다.
구체적으로, 캡핑층(140)은 Ti, Ti/Au, Ti/Ni, Ti/Ni/Au, Ti/Ni/Ti, Ti/Ni/Ti/Au, Ti/Ni/Ti/Ni, Ti/Ni/Ti/Ni/Au, Ti/Ni/Ti/Ni/Ti, Ti/Ni/Ti/Ni/Ti/Au, Ti/Ni/Ti/Ni/Ti/Ni, Ti/Ni/Ti/Ni/Ti/Ni/Au, Ti/Ni/Ti/Ni/Ti/Ni/Ti, Ti/Ni/Ti/Ni/Ti/Ni/Ti/Au 중 선택된 어느 하나로 구성될 수 있다.
캡핑층(140)의 전체 두께는 100 내지 2000nm일 수 있다. 이 때, 캡핑층(140)이 포함하는 층의 개수와 무관하게 캡핑층(140)의 전체 두께는 적어도 100nm 이상일 수 있다. 예를 들어, 캡핑층(140)이 하나 또는 두 개의 소수의 층만으로 이루어지더라도, 캡핑층(140)의 두께는 최소 100nm일 수 있다. 캡핑층(140)의 두께가 100nm보다 작을 경우, 전류 주입 효율 및 반사층(132)의 보호 효과가 감소될 수 있다. 캡핑층(140)의 두께가 2000nm보다 클 경우, 공정 시간 및 공정 복잡성이 증가하여 공정의 효율성이 떨어질 수 있다. 또한, 캡핑층(140)의 두께가 2000nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.
캡핑층(140) 내의 제 1 층(141)의 두께는 30 내지 300nm일 수 있다. 제 1 층(141)의 두께가 30nm보다 작을 경우, 중간층(143)이 포함하는 물질(예를 들어, Ni)이 반사층(132)으로 확산될 수 있다. 이러한 경우, 반사층(132)에 다크 스팟(dark spot)(예를 들어, Ni이 확산된 영역)이 생성되어 반사율이 감소될 수 있다. 제 1 층(141)의 두께가 300nm보다 클 경우, 제 1 층(141)의 스트레스가 증가할 수 있다.
제 1 중간층(143a) 및 제 2 중간층(143b)의 두께는 10 내지 300nm일 수 있다. 제 1 중간층(143a)의 두께가 10nm보다 작을 경우, 서로 다른 층들을 교대로 적층시킴에 따른 스트레스 완화 효과가 미미할 수 있다. 제 1 중간층(143a)의 두께가 300nm보다 클 경우, 박막의 스트레스가 증가할 수 있다.
제 1 층(141)과 제 1 중간층(143a)의 두께 비는 1:1 내지 3:1일 수 있다. 제 1 층(141)과 제 1 중간층(143a)의 두께 비가 1:1보다 작을 경우, 중간층(143)이 포함하는 물질이 반사층(132)으로 확산될 수 있다. 제 1 층(141)과 제 1 중간층(143a)의 두께 비가 3:1보다 클 경우, 제 1 층(141)의 두께가 상대적으로 너무 커져 스트레스가 증가할 수 있다.
제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비는 1:1 내지 1:3일 수 있다. 제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비가 1:1보다 작을 경우, 제 1 중간층(143a)이 포함하는 물질이 확산될 수 있다. 제 1 중간층(143a)과 제 2 중간층(143b)의 두께 비가 1:3보다 클 경우, 제 2 중간층(143b)의 두께가 상대적으로 너무 커져 스트레스가 증가할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 반도체 소자의 개념도이다. 도 5a 및 도 5b는 리세스의 개수 변화에 따라 광 출력이 향상되는 구성을 설명하기 위한 도면이다. 도 6a는 도 4의 B 부분의 확대도이다. 도 6b는 도 6a의 변형예이다.
도 4를 참조하면, 발광 구조물(110), 복수 개의 리세스(R), 제 1 전극(221), 제 2 전극(122), 반사층(132) 및 캡핑층(140)을 포함할 수 있다.
발광구조물(110)은 도 1에서 설명한 발광구조물(110)의 구성이 그대로 적용될 수 있다. 발광구조물(110)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광구조물(110)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500nm 내지 600nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
복수 개의 리세스(R)는 제 2 도전형 반도체층(112)의 일면에서 활성층(113)을 관통하여 제 1 도전형 반도체층(111)의 일부 영역까지 배치될 수 있다. 리세스(R)의 내부에는 제 1 절연층(251) 및 제 2 절연층(252)이 배치되어 제 1 도전층(231)을 제 2 도전형 반도체층(112) 및 활성층(113)과 전기적으로 절연시킬 수 있다.
제 1 전극(221)은 리세스(R)의 상면에 배치되어 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 전극(221)은 제 1 절연층(251)에 의하여 노출되어 제 1 도전형 반도체층(111)과 전기적으로 연결될 수 있다. 제 1 전극(221)은 제 1 절연층(251)에 의해 활성층(113) 및 제 2 도전형 반도체층(112)과 전기적으로 절연될 수 있다. 제 1 전극(221)은 오믹 전극일 수 있다.
제 1 전극(221)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되지는 않는다.
제 2 전극(122)은 제 2 도전형 반도체층(112) 상에 형성될 수 있다. 제 2 전극(122)은 제 1 절연층(251)에 의하여 노출되어 제 2 도전형 반도체층(112)과 전기적으로 연결된다. 제 2 전극(122)은 오믹 전극일 수 있다. 제 2 전극(122) 도 1에서 개시된 구성과 동일하게 이루어질 수 있다.
또한, 전술한 바와 같이 제 2 전극(122)과 접촉하는 제 2 도전형 반도체층(112)의 표면층은 알루미늄의 조성이 1% 내지 10%이므로 전류 주입이 용이할 수 있다.
제 1 도전층(231)은 발광구조물(110)의 하부면과 리세스(R)의 형상을 따라 배치될 수 있다. 제 1 도전층(231)은 제 2 절연층(252)에 의해 캡핑층(140)과 전기적으로 절연될 수 있다. 제 1 도전층(231)은 제 2 절연층(252)을 관통하여 제 1 전극(221)과 전기적으로 연결될 수 있다.
제 1 도전층(231)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로, 제 1 도전층(231)은 알루미늄을 포함할 수 있다. 제 1 도전층(231)이 알루미늄을 포함하는 경우, 활성층(113)에서 방출되는 광을 상부로 반사하는 역할을 하여 광 추출 효율을 향상시킬 수 있다.
제 2 도전층(132, 이하 반사층으로 기재)은 제 2 전극(122)을 덮도록 배치될 수 있다. 반사층(132)은 제 1 절연층(251)의 측면과 하면에 접할 수 있다. 반사층(132)이 제 1 절연층(251)의 측면과 하면과 접하는 경우, 제 2 전극(122)의 열적, 전기적 신뢰성이 향상될 수 있다. 반사층(132)은 제 1 절연층(251)과의 접착력이 좋은 물질로 이루어질 수 있다. 반사층(132)은 제 1 절연층(251)과 제 2 전극(122) 사이로 방출되는 광을 상부로 반사하여 광 추출 효율을 향상시킬 수 있다. 반사층(132)은 도 1에서 개시된 구성과 동일하게 이루어질 수 있다.
캡핑층(140)은 반사층(132) 상에 배치될 수 있다. 캡핑층(140)은 반사층(132)을 덮도록 배치될 수 있다. 캡핑층(140)은 도 1에서 개시된 구성과 동일하게 이루어질 수 있다. 또한, 캡핑층(140)은 도 3a 내지 도 3d 중 선택된 어느 하나의 구성으로 이루어질 수 있다.
제 1 절연층(251) 및 제 2 절연층(252)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제 1 절연층(251) 및 제 2 절연층(252)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제 1, 2 절연층(251, 252)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제 1, 2 절연층(251, 252)은 다양한 반사 구조를 포함할 수 있다.
제 1, 2 절연층(251, 252)이 반사기능을 수행하는 경우, 활성층(113)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 자외선 반도체 소자는 청색광을 방출하는 반도체 소자에 비해 리세스(R)의 개수가 많아질수록 광 추출 효율이 더 효과적일 수 있다.
특히, 도 5a 및 도 5b를 참조하여 리세스의 개수에 따른 광 출력의 변화에 대하여 설명하면 다음과 같다.
도 5a 및 도 5b는 도 4의 반도체 소자(200)에서 발광 구조물(110)을 생략하고 도시한 평면도일 수 있다. 즉, 리세스(R)의 중심에는 제 1 전극(221)이 배치될 수 있다. 또한, 리세스(R)는 제 2 전극(122)과 이격 영역(L)만큼 이격될 수 있다.
도 5a를 참조하면, 각각의 제 1 전극(221)의 인근지점에만 전류가 분산되며, 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P1)이 좁아질 수 있다.
유효 발광 영역(P1)은 전류 밀도가 가장 높은 제 1 전극(221)의 중심에서의 전류 밀도를 기준으로 전류 밀도가 40%이하인 경계지점까지의 영역으로 정의할 수 있다. 예를 들어, 유효 발광 영역(P1)은 리세스(R)의 중심으로부터 40㎛이내의 범위에서 주입 전류의 레벨, Al의 조성에 따라 조절될 수 있다.
저전류밀도영역(P2)은 전류밀도가 낮아서 발광에 거의 기여하지 못할 수 있다. 따라서, 실시 예는 전류밀도가 낮은 저전류밀도영역(P2)에 제 1 전극(221)을 더 배치하거나 반사구조를 이용하여 광 출력을 향상시킬 수 있다.
일반적으로 청색광을 방출하는 GaN 기반의 반도체 소자의 경우 상대적으로 전류 분산 특성이 우수하므로 리세스(R) 및 제 1 전극(221)의 면적을 최소화하는 것이 바람직하다. 리세스(R)와 제 1 전극(221)의 면적이 커질수록 활성층(113)의 면적이 작아지기 때문이다.
그러나, 실시 예의 경우 알루미늄의 조성이 높아서 전류 분산 특성이 상대적으로 떨어지므로, 활성층(113)의 면적을 희생하더라도 제 1 전극(221)의 개수를 증가시켜 저전류밀도영역(P2)을 줄이거나, 또는 저전류밀도영역(P2)에 반사구조를 배치하는 것이 바람직할 수 있다.
도 5b를 참조하면, 리세스(R)의 개수가 48개인 경우에는 리세스(R)가 가로 세로 방향으로 일직선으로 배치되지 못하고, 지그재그로 배치될 수 있다. 이 경우 저전류밀도영역(P2)의 면적은 더욱 좁아져 대부분의 활성층이 발광에 참여할 수 있다.
리세스(R)의 개수가 70개 내지 110개가 되는 경우 전류가 더 효율적으로 분산되어 동작 전압이 더 낮아지고 광 출력은 향상될 수 있다. UV-C를 발광하는 반도체 소자에서는 리세스(R)의 개수가 70개보다 적을 경우 전기적 광학적 특성이 저하될 수 있고, 110개보다 많을 경우 전기적 특성은 향상될 수 있지만 발광층의 부피가 줄어들어 광학적 특성이 저하될 수 있다. 이때, 리세스(R)의 직경은 20㎛ 내지 70㎛일 수 있다.
한편, 반도체 소자(200)의 일측 모서리 영역에는 제 2 전극 패드(260)가 배치될 수 있다. 제 2 전극패드(260)는 제 1 절연층(251)에 의해 반사층(132) 및 제 2 전극(122)과 전기적으로 연결될 수 있다. 즉, 제 2 전극 패드(260)와, 반사층(132), 및 제 2 전극(122)은 하나의 전기적 채널을 형성할 수 있다. 또한, 제 2 전극 패드(260)는 제 2 절연층(252)에 의해 제 1 도전층(231)과 전기적으로 절연된다.
제 2 전극 패드(260)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 제 2 전극 패드(260)의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접착 면적이 넓어져 제 2 전극 패드(260)와 와이어가 더 견고히 본딩될 수 있다.
제 2 전극 패드(260)는 광을 반사하는 작용을 할 수 있다. 따라서, 제 2 전극 패드(260)가 발광 구조물(110)과 가까울수록 반도체 소자(200)의 광 추출 효율이 향상될 수 있다. 또한, 제 2 전극 패드(260)의 볼록부의 높이는 활성층(113)보다 높을 수 있다. 따라서 제 2 전극패드(260)는 활성층(113)에서 소자의 수평방향으로 방출되는 광을 상부로 반사하여 광 추출효율을 향상시키고, 지향각을 제어할 수 있다.
발광 구조물(110)의 하부면과 리세스(R)의 형상을 따라 접합층(270)이 더 배치될 수 있다. 접합층(270)은 제 1 도전층(231) 상에 형성될 수 있다. 접합층(270)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(270)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
접합층(270) 상에는 기판(280)이 배치될 수 있다. 기판(280)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(280)은 금속 또는 반도체 물질을 포함할 수 있다. 또한, 기판(280)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 예시적으로, 기판(280)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
발광구조물(110)의 상부면과 측면에는 패시베이션층(290)이 형성될 수 있다. 패시베이션층(290)은 제 2 전극(122)과 인접한 영역에서 제 1 절연층(251)과 접촉할 수 있다.
도 6a를 참조하면, 제 2 전극(122)의 끝단과 반사층(132)의 끝단은 이격 거리(D4)만큼 이격될 수 있다. 구체적으로, 제 2 전극(122)의 중심(C2, 도 4)을 기준으로, 반사층(132)의 끝단은 제 2 전극(122)의 끝단보다 더 길게 배치될 수 있다. 반사층(132)이 제 2 전극(122)의 측면까지 배치되므로, 제 2 전극(122)의 측면을 향하여 방출되는 광을 상부로 반사하여 광 추출 효율을 향상시킬 수 있다.
제 2 전극(122)의 끝단과 반사층(132)의 끝단 사이의 이격 거리(D4)는 2.5 내지 5㎛일 수 있다. 이격 거리(D4)가 2.5㎛보다 작을 경우, 반사율이 저하될 수 있다. 이격 거리(D4)가 5㎛보다 클 경우, 반사층(132)의 모서리 영역에서 스트레스가 증가할 수 있으며, 반사 효율이 거의 상승하지 않을 수 있다.
반사층(132)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D5)만큼 이격될 수 있다. 구체적으로, 반사층(132)의 중심(C2, 도 4)을 기준으로, 캡핑층(140)의 끝단은 반사층(132)의 끝단보다 더 길게 배치될 수 있다. 캡핑층(140)이 반사층(132)의 측면까지 배치되므로, 반사층(132)의 보호 효과가 보다 증가할 수 있다.
반사층(132)의 끝단과 캡핑층(140)의 끝단 사이의 이격 거리(D5)는 2.5 내지 5㎛일 수 있다. 이격 거리(D5)가 2.5㎛보다 작을 경우, 전류 주입 효율 및 반사층의 보호 효과가 감소할 수 있다. 이격 거리(D5)가 5㎛보다 클 경우, 캡핑층(140)의 모서리 영역에서 스트레스가 증가할 수 있다.
도 6b는 도 6a의 변형예이다.
도 6b를 참조하면, 제 2 전극(122)의 끝단과 반사층(132)의 끝단은 이격 거리(D6)만큼 이격될 수 있다. 이 때, 이격 거리(D6)는 2.5 내지 5㎛일 수 있다. 또한, 제 2 전극(122)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D6)보다 작은 이격 거리를 갖고 이격될 수 있다. 물론, 제 2 전극(122)의 끝단과 캡핑층(140)의 끝단은 이격 거리(D6)만큼 이격될 수도 있다.
즉, 도 6b에서는 중심(C2, 도 4)을 기준으로, 캡핑층(140)의 끝단이 반사층(132)의 끝단 보다 가깝게 형성될 수 있다. 또한, 반사층(132)과 캡핑층(140)의 끝단은 동일 선상에 위치할 수도 있다. 이는 반사층(132)의 외측면의 경우, 반사 효율에 영향을 미치는 정도가 미미하여 캡핑층(140)이 이를 덮는 것이 무의미할 수 있기 때문이다.
즉, 본 발명의 실시예에서는 반사층(132)이 제 2 전극(122)을 완전히 덮도록 배치됨으로써, 반사율의 향상에 기여할 수 있다. 또한, 캡핑층(140)이 반사층(132)의 상면을 덮거나, 반사층(132) 전체를 덮도록 배치됨으로써, 반사층(132)의 보호 효과가 향상될 수 있다.
도 7은 본 발명의 실시예에 따른 반도체 패키지의 개념도이다.
반도체 소자는 패키지로 구성되어, 수지(resin)나 레지스트(resist)나 SOD 또는 SOG의 경화용으로 사용될 수 있다. 또는, 반도체 소자는 치료용이나 의료용으로 사용되거나 공기 청정기나 정수기 등의 살균에 사용될 수도 있다.
도 7을 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(1)는 전술한 구성을 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
홈(3)은 반도체 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다
<실험예>
반사층 관찰
도 8a 및 도 8b는 반도체 소자 중 캡핑층의 구조를 변경하여 반사층을 관찰한 것이다.
도 8a에서는 본 발명에서 개시한 바와 같이 캡핑층을 구성하였고, 도 8b는 캡핑층 중 중간층을 다르게 하여 구성하였다. 즉, 도 8a와 도 8b는 캡핑층의 구조를 달리하여 시료를 제작하고, 이를 300℃에서 열처리한 후 광학현미경으로 관찰한 결과이다. 도 8a는 광학현미경으로 200배 확대하여 반사층을 관찰한 결과이다. 도 8b의 (a)는 광학현미경으로 200배 확대하여 반사층을 관찰한 결과이고, (b)는 1000배 확대하여 반사층을 관찰한 결과이다.
보다 구체적으로, 도 8a의 경우, 제2전극/접합층/반사층/캡핑층을 ITO/Cr/Al/Ti/Ni/Ti/Ni/Au로 구성하였다. 도 8b의 경우, 제2전극/접합층/반사층/캡핑층을 ITO/Cr/Al/Ni/Ti/Ni/Au로 구성하였다. 즉, 도 8a의 경우, 캡핑층 중 반사층과 직접 접하는 층(제 1 층)을 Ti로 구성하였고, 도 8b의 경우, 캡핑층 중 반사층과 직접 접하는 층을 Ni로 구성하였다.
도 8a를 참조하면, 캡핑층의 제 1 층을 Ti로 구성하는 경우, 반사층 상에 다크 스팟이 관찰되지 않았다. 즉, 제 1 층에 의해 캡핑층의 물질들(예를 들면, Ni)이 반사층으로 확산되는 것을 방지할 수 있다.
도 8b를 참조하면, 캡핑층의 제 1 층을 Ni로 구성하는 경우, 반사층 상에 다수의 다크 스팟이 관찰되었다. 즉, 제 1 층을 Ni로 형성하므로, 캡핑층에 존재하는 물질들(예를 들면, Ni)이 반사층으로 확산되어 다크 스팟(반사층으로 확산된 Ni)이 관찰됨을 알 수 있다. 특히, 도 8b의 경우, 반사층과 제 1 층(Ni)이 바로 접촉하고 있으므로, Ni의 확산이 보다 용이하게 이루어질 수 있다.
반사율 측정
표 1은 제2전극/접합층/반사층/캡핑층(제1층)을 구성하여 반사율을 측정한 것이다. 비교예1,2는 제 1 층으로 Ni이 사용되었고, 실시예1은 제 1 층으로 Ti가 사용되었다. 또한, 비교예1은 열처리 전의 반사율을 나타내고, 비교예2 및 실시예1은 열처리 후의 반사율을 나타낸다.
구조 반사율(%) @280nm
비교예1 ITO/Cr/Al/Ni 41.2
비교예2(열처리) ITO/Cr/Al/Ni 35.7
실시예1(열처리) ITO/Cr/Al/Ti 49.8
비교예1과 비교예2를 참조하면, 동일한 재료로 구성되더라도 열처리 후에 반사율이 보다 감소하는 것을 확인할 수 있다. 이는, 열처리에 의하여 Ni의 확산이 보다 활발해질 수 있기 때문이다. 즉, 열처리 후 반사층에 보다 많은 다크 스팟이 생성되어 반사율이 감소함을 알 수 있다. 반도체 소자는 여러 공정 도중 고온 환경에 노출될 수 있으므로 열처리 후에도 적정 수준의 반사율을 확보하는 것이 중요하다.
실시예1의 경우, 열처리 후에 측정된 반사율임에도 불구하고, 열처리 전인 비교예1의 반사율보다 높은 반사율을 보인다. 즉, 캡핑층(제 1 층)으로 Ti를 적용함으로써, 반사층의 다크 스팟의 생성을 억제하고, 향상된 반사율을 얻을 수 있다.
이와 같이, 본 발명의 실시예에서는 캡핑층 중, 반사층과 직접 접하는 제 1 층을 Ti로 구성할 수 있다. 본 발명은 제 1 층에 의하여 캡핑층 내의 물질들이 반사층으로 확산되는 것을 방지할 수 있다. 따라서, 반사층에 다크 스팟이 생성되는 것을 방지하여 반사율을 향상시킬 수 있다.
반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200; 반도체 소자 110; 발광 구조물
111; 제 1 도전형 반도체층 112; 제 2 도전형 반도체층
113; 활성층 122; 제 2 전극
132; 반사층 140; 캡핑층
141; 제 1 층 142; 제 2 층
143; 중간층 221; 제 1 전극

Claims (17)

  1. 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
    상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;
    상기 제 2 전극 상에 배치되는 반사층; 및
    상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고,
    상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며,
    상기 제 1 층은 Ti를 포함하는 반도체 소자.
  2. 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
    상기 제 2 도전형 반도체층과 전기적으로 연결되고, ITO를 포함하는 투명전극;
    상기 투명전극 상에 배치되고, Al을 포함하는 반사층; 및
    상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고,
    상기 캡핑층은,
    상기 반사층 상에 직접 배치되고, Ti를 포함하는 제 1 층; 및 상기 제 1 층 상에 배치되고, 복수의 층을 포함하는 중간층을 포함하며,
    상기 중간층은 상기 제 1 층 상에 직접 배치되고, Ni를 포함하는 제 1 중간층을 포함하고,
    상기 제 1 층과 제 1 중간층의 두께 비는 1:1 내지 3:1인 반도체 소자.
  3. 제 1 항에 있어서,
    상기 캡핑층은 1 내지 8개의 층을 포함하는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 캡핑층은, 상기 제 1 층 상에 배치되는 제 2 층을 더 포함하고, 상기 제 2 층은 Au를 포함하는 반도체 소자.
  5. 제 4 항에 있어서
    상기 제 1 층은 상기 캡핑층의 일측에 배치되고, 상기 제 2 층은 상기 캡핑층의 타측에 배치되는 반도체 소자.
  6. 제 1 항에 있어서,
    상기 캡핑층은, 상기 제 1 층 상에 배치되고, 복수의 층을 포함하는 중간층을 더 포함하는 반도체 소자.
  7. 제 6 항에 있어서,
    상기 중간층은 1 내지 6개의 층을 포함하는 반도체 소자.
  8. 제 6 항에 있어서,
    상기 중간층은 Ni를 포함하는 적어도 하나의 제 1 중간층을 포함하는 반도체 소자.
  9. 제 8 항에 있어서,
    상기 적어도 하나의 제 1 중간층 중 하나는 상기 제 1 층 상에 직접 배치되는 반도체 소자.
  10. 제 8 항에 있어서,
    상기 제 1 층과 제 1 중간층의 두께 비는 1:1 내지 3:1인 반도체 소자.
  11. 제 8 항에 있어서,
    상기 중간층은 Ti를 포함하는 적어도 하나의 제 2 중간층을 더 포함하는 반도체 소자.
  12. 제 11 항에 있어서,
    상기 제 1 중간층과 제 2 중간층은 교대로 배치되는 반도체 소자.
  13. 제 11 항에 있어서,
    상기 제 1 중간층과 제 2 중간층의 두께 비는 1:1 내지 1:3인 반도체 소자.
  14. 제 1 항에 있어서,
    상기 제 2 전극의 중심을 기준으로, 상기 반사층의 끝단은 상기 제 2 전극의 끝단보다 더 길게 배치되는 반도체 소자.
  15. 제 1 항에 있어서,
    상기 제 2 전극과 반사층 사이에는 접합층이 더 배치되는 반도체 소자.
  16. 제 1 항에 있어서,
    상기 발광 구조물은 상기 제 2 도전형 반도체층과 활성층을 관통하여 상기 제 1 도전형 반도체층의 일부 영역까지 배치되는 복수의 리세스를 더 포함하고,
    상기 제 1 전극은 상기 복수의 리세스 내부에 배치되는 반도체 소자.
  17. 몸체; 및
    상기 몸체에 배치되는 반도체 소자를 포함하고,
    상기 반도체 소자는,
    제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 제 2 도전형 반도체층의 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
    상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;
    상기 제 2 전극 상에 배치되는 반사층; 및
    상기 반사층 상에 배치되고, 복수의 층을 포함하는 캡핑층을 포함하고,
    상기 캡핑층은 상기 반사층 상에 직접 배치되는 제 1 층을 포함하며,
    상기 제 1 층은 Ti를 포함하는 반도체 소자 패키지.
KR1020160145902A 2016-11-03 2016-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지 KR102607885B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020160145902A KR102607885B1 (ko) 2016-11-03 2016-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP2019523753A JP7099726B2 (ja) 2016-11-03 2017-11-03 半導体素子およびこれを含む半導体素子パッケージ
US16/347,010 US10847676B2 (en) 2016-11-03 2017-11-03 Semiconductor device and semiconductor device package including same
PCT/KR2017/012403 WO2018084631A1 (ko) 2016-11-03 2017-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN202210379216.8A CN114725264A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
EP17868255.5A EP3537486A4 (en) 2016-11-03 2017-11-03 SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE HOUSING CONTAINING IT
CN202210379245.4A CN114725267A (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
CN201780068543.9A CN109923682B (zh) 2016-11-03 2017-11-03 半导体器件和包括该半导体器件的半导体器件封装
JP2022101078A JP2022153366A (ja) 2016-11-03 2022-06-23 半導体素子およびこれを含む半導体素子パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160145902A KR102607885B1 (ko) 2016-11-03 2016-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Publications (2)

Publication Number Publication Date
KR20180049678A true KR20180049678A (ko) 2018-05-11
KR102607885B1 KR102607885B1 (ko) 2023-11-29

Family

ID=62185416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160145902A KR102607885B1 (ko) 2016-11-03 2016-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Country Status (1)

Country Link
KR (1) KR102607885B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120126856A (ko) * 2011-05-13 2012-11-21 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 이용한 발광장치
KR20120132212A (ko) * 2011-05-27 2012-12-05 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
JP2013128008A (ja) * 2011-12-16 2013-06-27 Toshiba Corp 半導体発光装置およびその製造方法
KR20150142740A (ko) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 발광소자 및 조명시스템
WO2016129873A2 (ko) * 2015-02-13 2016-08-18 서울바이오시스 주식회사 발광소자 및 발광 다이오드

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120126856A (ko) * 2011-05-13 2012-11-21 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 이용한 발광장치
KR20120132212A (ko) * 2011-05-27 2012-12-05 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
JP2013128008A (ja) * 2011-12-16 2013-06-27 Toshiba Corp 半導体発光装置およびその製造方法
KR20150142740A (ko) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 발광소자 및 조명시스템
WO2016129873A2 (ko) * 2015-02-13 2016-08-18 서울바이오시스 주식회사 발광소자 및 발광 다이오드

Also Published As

Publication number Publication date
KR102607885B1 (ko) 2023-11-29

Similar Documents

Publication Publication Date Title
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
KR102568298B1 (ko) 반도체 소자
JP2022153366A (ja) 半導体素子およびこれを含む半導体素子パッケージ
KR102564198B1 (ko) 반도체 소자
KR102656815B1 (ko) 반도체 소자
US11527677B2 (en) Semiconductor device
US10971651B2 (en) Semiconductor device and semiconductor device package including same
KR20180028338A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102577879B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN109564956B (zh) 半导体器件
KR102607885B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102465061B1 (ko) 반도체 소자
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180077535A (ko) 반도체 소자
KR102299745B1 (ko) 반도체 소자
KR102632215B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20210034206A (ko) 반도체 소자
KR20190115914A (ko) 반도체 소자
KR20200072833A (ko) 반도체 소자
KR20200025757A (ko) 반도체 소자 및 이의 제조 방법
KR20200004645A (ko) 반도체 소자 및 제조 방법
KR20180024998A (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR20180126834A (ko) 반도체 소자
KR20180128230A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right