JP2022153366A - 半導体素子およびこれを含む半導体素子パッケージ - Google Patents

半導体素子およびこれを含む半導体素子パッケージ Download PDF

Info

Publication number
JP2022153366A
JP2022153366A JP2022101078A JP2022101078A JP2022153366A JP 2022153366 A JP2022153366 A JP 2022153366A JP 2022101078 A JP2022101078 A JP 2022101078A JP 2022101078 A JP2022101078 A JP 2022101078A JP 2022153366 A JP2022153366 A JP 2022153366A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
disposed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022101078A
Other languages
English (en)
Inventor
ソン，ヨンジュン
Youn Joon Sung
カン，ギマン
Ki-Man Kang
キム，ミンスン
Min-Sung Kim
パク，スイク
Su-Ik Park
イ，ヨンキョン
Yong-Gyeong Lee
イ，ウントク
Eun-Dk Lee
イム，ヒョンス
Hyun-Soo Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
Suzhou Lekin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160145902A external-priority patent/KR102607885B1/ko
Priority claimed from KR1020160148887A external-priority patent/KR102577879B1/ko
Application filed by Suzhou Lekin Semiconductor Co Ltd filed Critical Suzhou Lekin Semiconductor Co Ltd
Publication of JP2022153366A publication Critical patent/JP2022153366A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】光抽出効率が向上した半導体素子、電流の注入効率が優秀な半導体素子を提供する。【解決手段】半導体素子１００は、第１導電型半導体層１１１、第２導電型半導体層１１２および第１導電型半導体層と第２導電型半導体層の間に配置される活性層１１３を含む発光構造物１１０；第１導電型半導体層と電気的に連結される第１電極；第２導電型半導体層と電気的に連結される第２電極１２５；第２電極上に配置される反射層１３２；および反射層上に配置され、複数の層を含むキャッピング層１４０を含み、キャッピング層は反射層上に直接配置される第１層を含み、第１層はＴｉを含む半導体素子を開示する。【選択図】図１

Description

実施例は半導体素子およびこれを含む半導体素子パッケージに関する。
ＧａＮ、ＡｌＧａＮなどの化合物を含む半導体素子は、広くて調整が容易なバンドギャップエネルギーを有するなどの多くの長所を有しているため、発光素子、受光素子および各種ダイオードなどで多様に使われ得る。
特に、半導体の３－５族または２－６族化合物半導体物質を利用した発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）やレーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ）のような発光素子は、薄膜成長技術および素子材料の開発によって赤色、緑色、青色および紫外線などの多様な色を具現することができ、蛍光物質を利用したり色を組み合わせることによって効率の良い白色光線も具現が可能であり、蛍光灯、白熱灯などの既存の光源と比べて低消費電力、半永久的な寿命、迅速な応答速度、安全性、環境親和性の長所を有する。
それだけでなく、光検出器や太陽電池のような受光素子も半導体の３－５族または２－６族化合物半導体物質を利用して製作する場合、素子材料の開発により多様な波長領域の光を吸収して光電流を生成することによって、ガンマ線からラジオ波長領域までの多様な波長領域の光を利用することができる。また迅速な応答速度、安全性、環境親和性および素子材料の容易な調節の長所を有しているため、電力制御または超高周波回路や通信用モジュールにも容易に利用することができる。
したがって、半導体素子は光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極管（ＣＣＦＬ：Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ）を代替する発光ダイオードバックライト、蛍光灯や白熱電球を代替できる白色発光ダイオード照明装置、自動車ヘッドライトおよび信号灯およびＧａｓや火災を感知するセンサなどにまで応用が拡大している。また、半導体素子は高周波応用回路やその他電力制御装置、通信用モジュールにまで応用が拡大され得る。
特に、紫外線波長領域の光を放出する発光素子は硬化作用や殺菌作用ができるため、硬化用、医療用、および殺菌用として使われ得る。
最近紫外線発光素子に対する研究が活発に行われているが、これまで紫外線発光素子は垂直型で具現し難い問題があり、光抽出効率が相対的に劣っている問題がある。
実施例は光抽出効率が向上した半導体素子を提供する。
実施例は電流の注入効率が優秀な半導体素子を提供する。
実施例はボールアップ現象を最小化して第１電極の特性が向上した半導体素子を提供する。
実施例で解決しようとする課題はこれに限定されず、下記で説明する課題の解決手段や実施形態から把握され得る目的や効果も含まれるものと言える。
実施例に係る半導体素子は、第１導電型半導体層、第２導電型半導体層および前記第１導電型半導体層と第２導電型半導体層の間に配置される活性層を含む発光構造物；前記第１導電型半導体層と電気的に連結される第１電極；前記第２導電型半導体層と電気的に連
結される第２電極；前記第２電極上に配置される反射層；および前記反射層上に配置され、複数の層を含むキャッピング層を含み、前記キャッピング層は前記反射層上に配置される第１層を含み、前記第１層はＴｉを含む。
前記キャッピング層は、前記第１層上に配置され、複数の層を含む中間層をさらに含み、前記中間層は前記第１層上に直接配置され、Ｎｉを含む第１中間層を含み、前記第１層と第１中間層の厚さ比は１：１～３：１であり得る。
前記キャッピング層は、前記第１層上に配置される第２層をさらに含み、前記第２層はＡｕを含むことができる。
前記第１層は前記キャッピング層の一側に配置され、前記第２層は前記キャッピング層の他側に配置され得る。
前記中間層はＮｉを含む少なくとも一つの第１中間層を含むことができる。
前記少なくとも一つの第１中間層のうち一つは前記第１層上に配置され得る。
前記第１層と前記第１中間層の厚さ比は１：１～３：１であり得る。
前記中間層はＴｉを含む少なくとも一つの第２中間層をさらに含むことができる。
前記第２電極と反射層の間には接合層がさらに配置され得る。
前記発光構造物は、前記第２導電型半導体層と活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される複数のリセスをさらに含み、前記第１電極は前記複数のリセスの内部に配置され得る。
実施例に係る半導体素子は、第１導電型半導体層、第２導電型半導体層および前記第１導電型半導体層と第２導電型半導体層の間に配置される活性層を含む発光構造物；前記第１導電型半導体層と電気的に連結される第１電極；および前記第２導電型半導体層と電気的に連結される第２電極；を含み、前記第１電極は第１層、第２層および第３層を含み、前記第１層は第１金属を含む第１金属層を含み、前記第１金属の拡散係数は前記第３層が含む第３金属の拡散係数より大きく、前記第２層の厚さは前記第１金属層の厚さの０．４～０．５３倍である。
前記第２層は前記第１金属層と第３層の間に配置され得る。
前記第１層は、第１－１層；および前記第１－１層と第１金属層間に配置される第１－２層をさらに含み、前記第１金属層の厚さは前記第１－１層および第１－２層の厚さの和の１．５～２．５倍であり得る。
前記第１－１層はＣｒを含み、前記第１－２層はＴｉを含むことができる。
前記第２電極上に配置される反射層；および前記反射層上に配置され、複数の層を含むキャッピング層をさらに含むことができる。
前記発光構造物は、前記第２導電型半導体層と活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される複数のリセスをさらに含み、前記第１電極は前記複数のリセスの内部に配置され得る。
実施例に係る半導体素子は、第１導電型半導体層、第２導電型半導体層および前記第１導電型半導体層と第２導電型半導体層の間に配置される活性層を含む発光構造物；前記第１導電型半導体層と電気的に連結され、複数の層を含む第１電極；および前記第２導電型半導体層と電気的に連結される第２電極を含み、前記第１電極は第１層、第２層および第３層を含み、前記第１層は第１領域および第２領域を含み、前記第１層が含む第１金属の拡散係数は前記第３層が含む第３金属の拡散係数より大きく、前記第２領域が含む第１金属の比率は前記第１領域が含む第１金属の比率より大きく、前記第１領域と第２領域の厚さ比は３：７～６．３：３．５である。
前記第２層は前記第２領域および第３層間に配置され得る。
前記第１金属はＡｌであり、前記第１領域のＡｌの比率と前記第２領域のＡｌの比率の比は１：１．５～１：２．５であり得る。
実施例に係る半導体素子パッケージは、胴体；および前記胴体に配置される半導体素子を含み、前記半導体素子は、第１導電型半導体層、第２導電型半導体層および前記第１導電型半導体層と第２導電型半導体層の間に配置される活性層を含む発光構造物；前記第１導電型半導体層と電気的に連結される第１電極；前記第２導電型半導体層と電気的に連結される第２電極；前記第２電極上に配置される反射層；および前記反射層上に配置され、複数の層を含むキャッピング層を含み、前記キャッピング層は前記反射層上に配置される第１層を含み、前記第１層はＴｉを含む。
実施例によると、半導体素子の反射層内のダークスポットを最小化することによって、光抽出効率が向上し得る。
また、半導体素子のキャッピング層を複数の層で積層して構成することによって、ストレスを緩和させるとともに、電流の注入効率を向上させることができる。
また、半導体素子の第１電極（オーミック電極）のボールアップ現象を最小化して第１電極の特性を向上させることができる。
本発明の多様かつ有益な長所と効果は前述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されるはずである。
本発明の第１実施例に係る半導体素子の概念図。 図１のＡ部分の拡大図。 図２ａの変形例。 本発明の第１実施例に係る半導体素子のうちキャッピング層の多様な変形例。 本発明の第１実施例に係る半導体素子のうちキャッピング層の多様な変形例。 本発明の第１実施例に係る半導体素子のうちキャッピング層の多様な変形例。 本発明の第１実施例に係る半導体素子のうちキャッピング層の多様な変形例。 本発明の第２実施例に係る半導体素子の概念図。 リセスの個数の変化により光出力が向上する構成を説明するための図面。 リセスの個数の変化により光出力が向上する構成を説明するための図面。 図４のＢ部分の拡大図。 図６ａの変形例。 半導体素子のうちキャッピング層の構造を変更して反射層を観察した図面。 半導体素子のうちキャッピング層の構造を変更して反射層を観察した図面。 本発明の一実施例に係る半導体素子のうち、第１電極の多様な変形例。 本発明の一実施例に係る半導体素子のうち、第１電極の多様な変形例。 本発明の一実施例に係る半導体素子のうち、第１電極を異ならせて構成してボールアップ現象を観察した図面。 本発明の一実施例に係る半導体素子のうち、第１電極を異ならせて構成してボールアップ現象を観察した図面。 本発明の一実施例に係る半導体素子のうち、第１電極を異ならせて構成してボールアップ現象を観察した図面。 本発明の一実施例に係る半導体素子のうち、第１電極を異ならせて構成してボールアップ現象を観察した図面。 ＴＬＭ測定法を通じて図６ａ～図６ｄの第１電極の電圧と電流値を図示したグラフ。 本発明の実施例に係る半導体パッケージの概念図。
本実施例は他の形態に変形されたり多様な実施例が互いに組み合わせられ得、本発明の範囲は以下で説明するそれぞれの実施例に限定されるものではない。
特定の実施例で説明された事項が他の実施例で説明されておらずとも、他の実施例でその事項と反対または矛盾する説明がない限り、他の実施例に関連した説明と理解され得る。
例えば、特定の実施例で構成Ａに対する特徴を説明し、他の実施例で構成Ｂに対する特徴を説明したのであれば、構成Ａと構成Ｂが結合された実施例が明示的に記載されておらずとも反対または矛盾する説明がない限り、本発明の技術的範囲に属するものと理解されるべきである。
実施例の説明において、いずれか一つのｅｌｅｍｅｎｔが他のｅｌｅｍｅｎｔの「上（うえ）または下（した）（ｏｎ ｏｒ ｕｎｄｅｒ）」に形成されるものと記載される場合において、上（うえ）または下（した）（ｏｎ ｏｒ ｕｎｄｅｒ）は両ｅｌｅｍｅｎｔが互いに直接（ｄｉｒｅｃｔｌｙ）接触したり一つ以上の他のｅｌｅｍｅｎｔが前記両ｅｌｅｍｅｎｔの間に配置されて（ｉｎｄｉｒｅｃｔｌｙ）形成されるものをすべて含む。また「上（うえ）または下（した）（ｏｎ ｏｒ ｕｎｄｅｒ）」と表現される場合、一つのｅｌｅｍｅｎｔを基準として上側方向だけでなく下側方向の意味も含み得る。
半導体素子は発光素子、受光素子などの各種電子素子を含むことができ、発光素子と受光素子はいずれも第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。
本実施例に係る半導体素子は発光素子であり得る。
発光素子は電子と正孔が再結合することによって光を放出するようになり、この光の波長は物質固有のエネルギーバンドギャップによって決定される。したがって、放出される光は前記物質の組成により異なり得る。
以下では、添付した図面を参照して本発明の実施例について本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。
図１は、本発明の第１実施例に係る半導体素子の概念図である。図２ａは、図１のＡ部
分の拡大図である。図２ｂは、図２ａの変形例である。図３ａ～図３ｄは、本発明の第１実施例に係る半導体素子のうちキャッピング層の多様な変形例である。
本発明の実施例に係る半導体素子は、紫外線波長帯の光を出力することができる。例示的に半導体素子は、近紫外線波長帯の光ＵＶ－Ａを出力することができ、遠紫外線波長帯の光ＵＶ－Ｂを出力することもでき、深紫外線波長帯の光ＵＶ－Ｃを出力することもできる。波長範囲は半導体素子のＡｌの組成比によって決定され得る。
例示的に、近紫外線波長帯の光ＵＶ－Ａは３２０ｎｍ～４２０ｎｍ範囲の波長を有することができ、遠紫外線波長帯の光ＵＶ－Ｂは２８０ｎｍ～３２０ｎｍ範囲の波長を有することができ、深紫外線波長帯の光ＵＶ－Ｃは１００ｎｍ～２８０ｎｍ範囲の波長を有することができる。
図１および図２ａを参照すると、本発明の第１実施例に係る半導体素子１００は、発光構造物１１０、第２電極１２５、反射層１３２およびキャッピング層１４０を含むことができる。
発光構造物１１０は、第１導電型半導体層１１１、第２導電型半導体層１１２、および第１導電型半導体層１１１と第２導電型半導体層１１２の間に配置される活性層１１３を含むことができる。
第１導電型半導体層１１１は－Ｖ族、－ＶＩ族などの化合物半導体で具現され得、第１ドーパントがドーピングされ得る。第１導電型半導体層１１１は、Ｉｎｘ１Ａｌｙ１Ｇａ１－ｘ１－ｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）の組成式を有する半導体材料、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどから選択され得る。そして、第１ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅのようなｎ型ドーパントであり得る。第１ドーパントがｎ型ドーパントである場合、第１ドーパントがドーピングされた第１導電型半導体層１１１はｎ型半導体層であり得る。
第２導電型半導体層１１２は－Ｖ族、－ＶＩ族などの化合物半導体で具現され得、第２ドーパントがドーピングされ得る。第２導電型半導体層１１２はＩｎｘ５Ａｌｙ２Ｇａ１－ｘ５－ｙ２Ｎ（０≦ｘ５≦１、０≦ｙ２≦１、０≦ｘ５＋ｙ２≦１）の組成式を有する半導体物質またはＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのうち選択された物質で形成され得る。第２ドーパントがＭｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどのようなｐ型ドーパントである場合、第２ドーパントがドーピングされた第２導電型半導体層１１２はｐ型半導体層であり得る。
活性層１１３は第１導電型半導体層１１１と第２導電型半導体層１１２の間に配置され得る。活性層１１３は、第１導電型半導体層１１１を通じて注入される電子（または正孔）と第２導電型半導体層１１２を通じて注入される正孔（または電子）が会う層であり得る。活性層１１３は電子が正孔と再結合することによって低いエネルギー準位に遷移し、紫外線波長を有する光を生成することができる。
活性層１１３は、単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸（Ｍｕｌｔｉ Ｑｕａｎｔμｍ Ｗｅｌｌ；ＭＱＷ）構造、量子ドット構造または量子細線構造のうちいずれか一つの構造を有することができ、活性層１１３の構造はこれに限定されない。
第２電極１２５は第２導電型半導体層１１２上に配置され得る。第２電極１２５は第２導電型半導体層１１２とオーミック接触することができる。半導体素子１００の断面を基
準として、第２電極１２５の終端は第２導電型半導体層１１２の終端より内側に位置することができる。
第２電極１２５は相対的に紫外線光吸収の少ない透明伝導性酸化膜（Ｔｒａｎｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ；ＴＣＯ）を含むことができる。透明伝導性酸化膜は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＧＺＯ（Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＴＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、ＩＡＺＯ（Ｉｎｄｉｕｍ Ａｌｕｍｉｎｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＴＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＡＴＯ（Ａｎｔｉｍｏｎｙ Ｔｉｎ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＯＮ（ＩＺＯ Ｎｉｔｒｉｄｅ）、ＺｎＯ、ＩｒＯｘ、ＲｕＯｘおよびＮｉＯなどから選択され得る。
実施例によると、第２電極１２５は紫外線光が有するエネルギーより大きなバンドギャップを有する半導体層（例：Ｐ－ＡｌＧａＮ）に直接接触することができる。従来、オーミックのためにバンドギャップの小さい半導体層（例：ＧａＮ層）に第２電極１２５を配置するため、紫外線光が殆どＧａＮ層で吸収される問題がある。しかし、実施例の第２電極１２５は大きいバンドギャップを有する半導体層（例：Ｐ－ＡｌＧａＮ）に直接オーミック接触するため、殆どの光は第２導電型半導体層１１２を透過することができる。
例示的に、第２電極１２５と接触する第２導電型半導体層１１２の表面層はＡｌの組成が１％～１０％であり得る。表面層のＡｌ組成が１％より小さい場合は過度に光を吸収する問題があり、Ａｌ組成が１０％より大きい場合はオーミック特性が低下し得る。
一方、第２電極１２５は一般的に紫外線光を吸収することができる。したがって、第２電極１２５によるオーミック接触は維持しつつ光抽出効率を改善する必要がある。すなわち、本発明ではオーミック特性を維持しつつ光抽出効率を改善するために、第２電極１２５に透明伝導性酸化膜を使うことができる。本発明は第２電極１２５が透明伝導性酸化膜であるため透光性を高めることができ、第２電極１２５の下部に反射特性を有する導電層（反射層）を配置することによって光抽出効率を向上させることができる。
第２電極１２５の厚さＴ１は１ｎｍ～１０ｎｍであり得る。もし、第２電極１２５の厚さが１ｎｍより小さい場合、外部の衝撃によって容易にクラックが発生し得、抵抗が増加して電流の注入効率が低くなり得る。また、第２電極１２５の厚さが１０ｎｍより大きい場合、透過度が低くなって光損失が発生し得る。
反射層１３２は第２電極１２５上に配置され得る。反射層１３２は第２電極１２５を覆うように配置され得る。例えば、反射層１３２は第２導電型半導体層１１２と第２電極１２５が接する部分を除いて第２電極１２５を囲むように配置され得る。反射層１３２は第２電極１２５と電気的に連結され得る。これに対し、反射層１３２は第２導電型半導体層１１２に電流を注入することができる。
反射層１３２は反射率が優秀な物質で構成され得る。反射層１３２はアルミニウムを含むことができる。反射層１３２は活性層１１３から出射する光を反射され得る。第２電極１２５と反射層１３２の間には接合層１３２ａがさらに配置され得る。接合層１３２ａは第２電極１２５と反射層１３２の間の接合力を向上させることができる。接合層１３２ａは第２電極１２５を囲むように配置され得る。または接合層１３２ａは第２電極１２５だけでなく、第２導電型半導体層１１２の少なくとも一部を覆うように配置されてもよい。
接合層１３２ａはＣｒ、ＩＴＯ、Ｔｉのうち選択された一つまたはこれらの組み合わせによって単層または多層で形成され得る。接合層１３２ａがＩＴＯを含む場合、ＩＴＯは接合力を高め得る多様な物質をさらに含むこともできる。例示的に、ＩＴＯはＮ、Ｚｎ、Ｇａのうち選択された少なくとも一つの物質をさらに含むこともできる。このような物質は、ＩＴＯの蒸着時に共に蒸着されてＩＴＯの全体領域に配置され得、表面処理を通じてＩＴＯの表面にのみ配置されてもよい。しかし、これに接合層１３２ａの材質を限定するものではない。
接合層１３２ａの厚さＴ２は１ｎｍ～５ｎｍであり得る。ここで、接合層１３２ａの厚さは、接合層１３２ａと第２電極１２５が接する面からの最大高さを意味し得る。接合層１３２ａの厚さが１ｎｍより小さい場合、第２電極１２５と反射層１３２の間の接合力が低くなり得る。接合層１３２ａの厚さが５ｎｍより大きい場合、透過度が低くなって光損失が発生し得る。
反射層１３２の厚さＴ３は５０ｎｍ～２０００ｎｍであり得る。ここで、反射層１３２の厚さは、反射層１３２と接合層１３２ａが接する面から最大高さを意味し得る。反射層１３２の厚さが５０ｎｍより小さい場合、反射率が低下し得る。反射層１３２の厚さが２０００ｎｍより大きい場合、反射効率が殆ど上昇しない可能性がある。
キャッピング層１４０は反射層１３２上に配置され得る。キャッピング層１４０は反射層１３２を覆うように配置され得る。キャッピング層１４０は反射層１３２と電気的に連結され得る。キャッピング層１４０は反射層１３２を保護して物理的信頼性を改善することができる。また、キャッピング層１４０は第２導電型半導体層１１２に電流を供給することができる。キャッピング層１４０は電流拡散層として機能してもよい。
キャッピング層１４０は、Ｔｉ、Ｎｉ、Ａｕのうち選択された一つまたはこれらの組み合わせによって単層または多層で形成され得る。しかし、これに本発明を限定するものではない。特に、キャッピング層１４０は反射層１３２と接する領域を有することができる。そして、反射層１３２と接するキャッピング層の前記領域はＴｉが配置され得る。キャッピング層１４０の構造については詳しく後述する。
図２ａを参照すると、第２電極１２５の終端と反射層１３２の終端は離隔距離Ｄ１だけ離隔され得る。具体的には、第２電極１２５の中心（Ｃ１、図１）を基準として、反射層１３２の終端は第２電極１２５の中心からの距離が、第２電極１２５の終端から第２電極１２５の中心からの距離より大きくてもよい。反射層１３２が第２電極１２５の側面まで配置されるため、第２電極１２５の側面に向かって放出される光は上部に反射され得る。これにより、実施例に係る半導体素子１００は光抽出効率を向上させることができる。
第２電極１２５の終端と反射層１３２の終端の間の離隔距離Ｄ１は、２．５μｍ～５μｍであり得る。離隔距離Ｄ１が２．５μｍより小さい場合、反射率が低下し得る。離隔距離Ｄ１が５μｍより大きい場合、反射層１３２の角領域でストレスが増加し得、反射効率が殆ど上昇しない可能性がある。
反射層１３２の終端とキャッピング層１４０の終端は離隔距離Ｄ２だけ離隔され得る。具体的には、反射層１３２の中心（Ｃ１、図１）を基準として、キャッピング層１４０の終端は反射層１３２の中心からの距離が、反射層１３２の中心から反射層１３２の終端までの距離よりも大きくてもよい。キャッピング層１４０が反射層１３２の側面まで配置されるため、反射層１３２を保護することができる。
反射層１３２の終端とキャッピング層１４０の終端の間の離隔距離Ｄ２は２．５μｍ～５μｍであり得る。離隔距離Ｄ２が２．５μｍより小さい場合、電流の注入効率および反射層の保護効果が減少し得る。離隔距離Ｄ２が５μｍより大きい場合、キャッピング層１４０の角領域でストレスが増加し得る。
図２ｂは、図２ａの変形例である。
図２ｂを参照すると、第２電極１２５の終端と反射層１３２の終端は離隔距離Ｄ３だけ離隔され得る。この時、隔離距離Ｄ３は２．５μｍ～５μｍであり得る。また、第２電極１２５の終端とキャッピング層１４０の終端も離隔距離Ｄ３だけ離隔され得る。
すなわち、図２ｂでは反射層１３２とキャッピング層１４０の終端が同一線上に位置することができる。これは反射層１３２の一側面の場合、反射効率に影響を及ぼす程度が軽微であるためキャッピング層１４０がこれを覆うことが無意味であり得るためである。
すなわち、本発明の実施例では反射層１３２が第２電極１２５を完全に覆うように配置されることによって、反射率の向上に寄与することができる。また、キャッピング層１４０が反射層１３２の上面を覆うか、反射層１３２全体を覆うように配置されることによって、反射層１３２の保護効果が向上し得る。
図３ａ～図３ｄを参照して、キャッピング層１４０：１４０－１、１４０－２、１４０－３、１４０－４の多様な構造について説明すると次の通りである。
まず、図３ａを参照すると、本発明の第１実施例に係るキャッピング層１４０－１は、第１層１４１、第２層１４２および中間層１４３を含むことができる。
第１層１４１は反射層１３２上に配置され得る。第１層１４１はキャッピング層１４０－１の一側に配置され得る。例えば、第１層１４１は反射層１３２と接触することができる。第１層１４１はＴｉを含むことができる。第１層１４１にＴｉが含まれた場合、中間層１４３内の金属物質が反射層１３２に拡散することを防止することができる。
第２層１４２はキャッピング層１４０－１の最外側に配置され得る。すなわち、第２層１４２はキャッピング層１４０－１の他側に配置され得る。具体的には、第２層１４２はキャッピング層１４０－１内で反射層１３２と最も離隔して配置され得る。第２層１４２はＡｕを含むことができる。第２層１４２がＡｕを含むことによって、キャッピング層１４０－１の形成後に行われる多様な工程中のキャッピング層１４０－１内部の物質の酸化や変形を防止することができる。
第２層１４２の厚さは３０ｎｍ～３００ｎｍであり得る。第２層１４２の厚さが３０ｎｍより小さい場合、キャッピング層１４０－１の変形防止効果が減少し得る。第２層１４２の厚さが３００ｎｍより大きい場合、薄膜のストレスが増加し得る。
中間層１４３は第１層１４１と第２層１４２の間に配置され得る。中間層１４３は単層または多層で構成され得る。中間層１４３は１個～６個の層で構成され得る（中間層１４３は省略されてもよいが、これは図３ｂの構成であるため後述する。）。中間層１４３が６個の層より多い場合、工程時間および工程の複雑性が増加して工程の効率性が低下し得る。
中間層１４３はＮｉを含む少なくとも一つの第１中間層１４３ａを含むことができる。この時、第１中間層１４３ａのうち一つは第１層１４１上に配置され得る。例えば、第１
中間層１４３ａは第１層１４１と接触することができる。また、中間層１４３はＴｉを含む少なくとも一つの第２中間層１４３ｂをさらに含むこともできる。もちろん、第２中間層１４３ｂは省略されてもよい。中間層１４３が多数の第１中間層１４３ａと第２中間層１４３ｂを含む場合、第１中間層１４３ａと第２中間層１４３ｂは交互に配置され得る。
このように、図３ａの実施例でキャッピング層１４０－１は３個～８個の層で構成され得る（キャッピング層が一つまたは二つの層で形成されてもよいがこれは図３ｂおよび図３ｄの構成であるため後述する。）。ここで、中間層１４３は１個～６個の層で構成され得る。また、中間層１４３は１個～３個の第１中間層１４３ａを含むことができる。また、中間層１４３は存在しないか、１個～３個の第２中間層１４３ｂを含むことができる。
キャッピング層１４０－１は中間層１４３をなす層の個数が多くなるほど電流の注入効率が増加し得る。すなわち、キャッピング層１４０－１が第２導電型半導体層１１２に電流を供給するため、キャッピング層１４０－１の厚さが増加するほど電流の注入効率が増加し得る。
この時、キャッピング層１４０－１内でＴｉを含む層（第１層１４１または第２中間層１４３ｂ）は、Ｎｉを含む層（第１中間層１４３ａ）と交互に配置され得る。このように、多数の互いに異なる層を交互に積層させる場合、一つの層を厚く形成するのと比べてストレスを緩和させることができる。したがって、全体キャッピング層１４０－１の厚さが増加しても薄膜のストレスを緩和させるとともに、電流の注入効率を向上させることができる。
図３ｂを参照すると、本発明の第２実施例に係るキャッピング層１４０－２は第１層１４１および第２層１４２を含むことができる。第１層１４１および第２層１４２は前述と同一の構成で構成され得る。すなわち、図３ｂに開示されたキャッピング層１４０－２は図３ａに開示されたキャッピング層１４０－１で中間層１４３が省略されたものであり得る。
図３ｃを参照すると、本発明の第３実施例に係るキャッピング層１４０－３は第１層１４１および中間層１４３を含むことができる。第１層１４１および中間層１４３は前述と同一の構成で構成され得る。すなわち、図３ｃに開示されたキャッピング層１４０－３は図３ａに開示されたキャッピング層１４０－１で第２層１４２が省略されたものであり得る。
図３ｄを参照すると、本発明の第４実施例に係るキャッピング層１４０－４は第１層１４１を含むことができる。第１層１４１は前述と同一の構成で構成され得る。すなわち、図３ｄに開示されたキャッピング層１４０－４は図３ａに開示されたキャッピング層１４０－１で第２層１４２および中間層１４３が省略されたものであり得る。
図３ａ～図３ｄに開示された通り、キャッピング層１４０は少なくとも一つの層で構成され得る。好ましくは、キャッピング層１４０は１個～８個の層で構成され得る。この時、キャッピング層１４０内の中間層１４３は１個～６個の層で構成され得る。キャッピング層１４０が含む層が８個より多い場合、工程時間および工程の複雑性が増加して工程の効率性が低下し得る。
具体的には、キャッピング層１４０は、Ｔｉ、Ｔｉ／Ａｕ、Ｔｉ／Ｎｉ、Ｔｉ／Ｎｉ／Ａｕ、Ｔｉ／Ｎｉ／Ｔｉ、Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ａｕ、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕ、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／
Ａｕ、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ、Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ｔｉ／Ａｕのうち選択されたいずれか一つで構成され得る。
キャッピング層１４０の全体厚さは１００ｎｍ～２０００ｎｍであり得る。この時、キャッピング層１４０が含む層の個数にかかわらず、キャッピング層１４０の全体厚さは少なくとも１００ｎｍ以上であり得る。例えば、キャッピング層１４０が一つまたは二つの少数の層だけで構成されても、キャッピング層１４０の厚さは少なくとも１００ｎｍであり得る。キャッピング層１４０の厚さが１００ｎｍより小さい場合、電流の注入効率および反射層１３２の保護効果が減少し得る。キャッピング層１４０の厚さが２０００ｎｍより大きい場合、工程時間および工程の複雑性が増加して工程の効率性が低下し得る。また、キャッピング層１４０の厚さが２０００ｎｍより大きい場合、薄膜のストレスが増加し得る。
キャッピング層１４０内の第１層１４１の厚さは３０ｎｍ～３００ｎｍであり得る。第１層１４１の厚さが３０ｎｍより小さい場合、中間層１４３が含む物質（例えば、Ｎｉ）が反射層１３２に拡散され得る。このような場合、反射層１３２にダークスポット（ｄａｒｋ ｓｐｏｔ）（例えば、Ｎｉが拡散した領域）が生成されて反射率が減少し得る。第１層１４１の厚さが３００ｎｍより大きい場合、第１層１４１のストレスが増加し得る。
第１中間層１４３ａおよび第２中間層１４３ｂの厚さは１０ｎｍ～３００ｎｍであり得る。第１中間層１４３ａの厚さが１０ｎｍより小さい場合、互いに異なる層を交互に積層させたことによるストレス緩和効果が軽微であり得る。第１中間層１４３ａの厚さが３００ｎｍより大きい場合、薄膜のストレスが増加し得る。
第１層１４１と第１中間層１４３ａの厚さ比は１：１～３：１であり得る。第１層１４１と第１中間層１４３ａの厚さ比が１：１より小さい場合、中間層１４３が含む物質が反射層１３２に拡散され得る。第１層１４１と第１中間層１４３ａの厚さ比が３：１より大きい場合、第１層１４１の厚さが相対的に大きくなり過ぎてストレスが増加し得る。
第１中間層１４３ａと第２中間層１４３ｂの厚さ比は１：１～１：３であり得る。第１中間層１４３ａと第２中間層１４３ｂの厚さ比が１：１より小さい場合、第１中間層１４３ａが含む物質が拡散され得る。第１中間層１４３ａと第２中間層１４３ｂの厚さ比が１：３より大きい場合、第２中間層１４３ｂの厚さが相対的に大きくなり過ぎてストレスが増加し得る。
図４は、本発明の第２実施例に係る半導体素子の概念図である。図５ａおよび図５ｂは、リセスの個数の変化により光出力が向上する構成を説明するための図面である。図６ａは、図４のＢ部分の拡大図である。図６ｂは、図６ａの変形例である。
図４を参照すると、発光構造物１１０、複数個のリセスＲ、第１電極１２１、第２電極１２５、反射層１３２およびキャッピング層１４０を含むことができる。
発光構造物１１０は、図１で説明した発光構造物１１０の構成がそのまま適用され得る。発光構造物１１０の上面には凹凸が形成され得る。このような凹凸は発光構造物１１０から出射する光の抽出効率を向上させることができる。凹凸は紫外線の波長により平均高さが異なり得、ＵＶ－Ｃの場合、３００ｎｍ～８００ｎｍ程度の高さを有し、平均５００ｎｍ～６００ｎｍ程度の高さを有する時に光抽出効率が向上し得る。
複数個のリセスＲは、第２導電型半導体層１１２の一面から活性層１１３を貫通して第１導電型半導体層１１１の一部の領域まで配置され得る。リセスＲの内部には第１絶縁層
１５１および第２絶縁層１５２が配置されて、第１導電層１３１を第２導電型半導体層１１２および活性層１１３と電気的に絶縁させることができる。
第１電極１２１は、リセスＲの上面に配置されて第１導電型半導体層１１１と電気的に連結され得る。第１電極１２１は、第１絶縁層１５１によって露出して第１導電型半導体層１１１と電気的に連結され得る。第１電極１２１は、第１絶縁層１５１により活性層１１３および第２導電型半導体層１１２と電気的に絶縁され得る。第１電極１２１はオーミック電極であり得る。
第１電極１２１は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＺＯＮ（ＩＺＯ Ｎｉｔｒｉｄｅ）、ＡＧＺＯ（Ａｌ－Ｇａ ＺｎＯ）、ＩＧＺＯ（Ｉｎ－Ｇａ ＺｎＯ）、ＺｎＯ、ＩｒＯｘ、ＲｕＯｘ、ＮｉＯ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、またはＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯ、Ａｇ、Ｎｉ、Ｃｒ、Ｔｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｓｎ、Ｉｎ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち少なくとも一つを含んで形成され得るが、このような材料に限定されはしない。
第２電極１２５は第２導電型半導体層１１２上に形成され得る。第２電極１２５は、第１絶縁層１５１によって露出して第２導電型半導体層１１２と電気的に連結される。第２電極１２５はオーミック電極であり得る。第２電極１２５は図１で開示された構成と同一に構成され得る。
また、前述した通り、第２電極１２５と接触する第２導電型半導体層１１２の表面層はアルミニウムの組成が１％～１０％であるため電流の注入が容易であり得る。
第１導電層１３１は発光構造物１１０の下部面とリセスＲの形状に沿って配置され得る。第１導電層１３１は第２絶縁層１５２によりキャッピング層１４０と電気的に絶縁され得る。第１導電層１３１は第２絶縁層１５２を貫通して第１電極１２１と電気的に連結され得る。
第１導電層１３１は反射率が優秀な物質で構成され得る。例示的に、第１導電層１３１はアルミニウムを含むことができる。第１導電層１３１がアルミニウムを含む場合、活性層１１３から放出される光を上部に反射する役割をして光抽出効率を向上させることができる。
第２導電層（１３２、または反射層と記載）は第２電極１２５上に配置され得る。反射層１３２は第２電極１２５を覆うように配置され得る。反射層１３２は第２電極１２５と電気的に連結され得る。反射層１３２は第１絶縁層１５１の側面と下面に接することができる。反射層１３２が第１絶縁層１５１の側面と下面と接する場合、第２電極１２５の熱的、電気的信頼性が向上し得る。また、反射層１３２は反射率が優秀な物質で構成され得る。例示的に、反射層１３２はアルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、あるいは銅（Ｃｕ）を含むことができる。反射層１３２は第１絶縁層１５１との接着力が良い物質で構成され得る。反射層１３２は第１絶縁層１５１と第２電極１２５の間に放出される光を上部に反射して光抽出効率を向上させることができる。反射層１３２は第２導電型半導体層１１２に電流を注入することもできる。
反射層１３２は図１で開示された構成と同一に構成され得る。
キャッピング層１４０は反射層１３２上に配置され得る。キャッピング層１４０は反射層１３２を覆うように配置され得る。キャッピング層１４０は図１で開示された構成と同一に構成され得る。また、キャッピング層１４０は図３ａ～図３ｄのうち選択されたいずれか一つの構成で構成され得る。
第１絶縁層１５１および第２絶縁層１５２はＳｉＯ２、ＳｉｘＯｙ、Ｓｉ３Ｎ４、ＳｉｘＮｙ、ＳｉＯｘＮｙ、Ａｌ２Ｏ３、ＴｉＯ２、ＡｌＮなどからなる群から少なくとも一つが選択されて形成され得るが、これに限定されない。第１絶縁層１５１および第２絶縁層１５２は単層または多層で形成され得る。例示的に、第１、２絶縁層１５１，１５２は、銀Ｓｉ酸化物やＴｉ化合物を含む多層構造のＤＢＲ（ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ）でもよい。しかし、必ずしもこれに限定されず、第１、２絶縁層１５１、１５２は多様な反射構造を含むことができる。
第１、２絶縁層１５１、１５２が反射機能を遂行する場合、活性層１１３から側面に向かって放出される光を上向き反射させて光抽出効率を向上させることができる。紫外線半導体素子は青色光を放出する半導体素子に比べて、リセスＲの個数が多くなるほど光抽出効率がより効果的であり得る。
特に、図５ａおよび図５ｂを参照して、リセスの個数による光出力の変化について説明すると次の通りである。
図５ａおよび図５ｂは、図４の半導体素子２００で発光構造物１１０を省略して図示した平面図であり得る。すなわち、リセスＲの中心には第１電極１２１が配置され得る。また、リセスＲは第２電極１２５と離隔領域Ｌだけ離隔され得る。
そして、発光構造物１１０はＡｌ組成が高くなると、発光構造物１１０内で電流拡散特性が低下し得る。また、活性層１１３はＧａＮ系の青色発光素子に比べて側面に放出する光量が増加するようになる（ＴＭモード）。このようなＴＭモードは紫外線半導体素子で発生し得る。
紫外線半導体素子は青色ＧａＮ半導体素子に比べて電流分散特性が劣っている。したがって、紫外線半導体素子は青色ＧａＮ半導体素子に比べて相対的に多くの個数のリセスＲを形成して第１電極１２１を配置する必要がある。
図５ａを参照すると、それぞれの第１電極１２１周辺地点にのみ電流が分散し、距離の遠い地点では電流密度が急激に低くなり得る。したがって、有効発光領域Ｐ１が狭くなり得る。
有効発光領域Ｐ１は、電流密度が最も高い第１電極１２１の中心での電流密度を基準として、電流密度が４０％以下である境界地点までの領域と定義することができる。例えば、有効発光領域Ｐ１はリセスＲの中心から４０μｍ以内の範囲で注入電流のレベル、Ａｌの組成により調節され得る。
低電流密度領域Ｐ２は、電流密度が低いため発光にあまり寄与できない可能性がある。したがって、実施例は電流密度が低い低電流密度領域Ｐ２に第１電極１２１をさらに配置するか反射構造を利用して光出力を向上させることができる。
一般的に青色光を放出するＧａＮ系の半導体素子の場合、相対的に電流分散特性が優秀であるため、リセスＲおよび第１電極１２１の面積を最小化することが好ましい。リセスＲと第１電極１２１の面積が大きくなるほど活性層１１３の面積が小さくなるためである。
しかし、実施例の場合、アルミニウムの組成が高くて電流分散特性が相対的に劣っているため、活性層１１３の面積を犠牲にしても第１電極１２１の個数を増加させて低電流密度領域Ｐ２を減らしたり、または低電流密度領域Ｐ２に反射構造を配置することが好ましい。
図５ｂを参照すると、リセスＲの個数が４８個の場合にはリセスＲを横と縦方向に一直線に配置できず、ジグザグに配置され得る。この場合、低電流密度領域Ｐ２の面積はさらに狭くなって殆どの活性層が発光に参加することができる。
リセスＲの個数が７０個～１１０個となる場合、電流がさらに効率的に分散して動作電圧がさらに低くなり、光出力は向上し得る。ＵＶ－Ｃを発光する半導体素子では、リセスＲの個数が７０個より少ない場合は電気的光学的特性が低下し得、１１０個より多い場合は電気的特性が向上し得るが発光層の体積が減少して光学的特性が低下し得る。この時、リセスＲの直径は２０μｍ～７０μｍであり得る。
一方、半導体素子２００の一側の角領域には第２電極パッド１６０が配置され得る。第２電極パッド１６０は第１絶縁層１５１により反射層１３２および第２電極１２５と電気的に連結され得る。すなわち、第２電極パッド１６０と反射層１３２、および第２電極１２５は、一つの電気的チャネルを形成することができる。また、第２電極パッド１６０は第２絶縁層１５２により第１導電層１３１と電気的に絶縁される。
第２電極パッド１６０は中央部分が陥没して上面が凹部と凸部を有することができる。第２電極パッド１６０の凹部にはワイヤー（図示されず）がボンディングされ得る。したがって、接着面積が広くなって第２電極パッド１６０とワイヤーがさらに堅固にボンディングされ得る。
第２電極パッド１６０は光を反射する作用ができる。したがって、第２電極パッド１６０が発光構造物１１０と近いほど半導体素子２００の光抽出効率が向上し得る。また、第２電極パッド１６０の凸部の高さは活性層１１３より高くてもよい。したがって、第２電極パッド１６０は活性層１１３から素子の水平方向に放出される光を上部に反射して光抽出効率を向上させ、指向角を制御することができる。
発光構造物１１０の下部面とリセスＲの形状に沿って接合層１７０がさらに配置され得る。接合層１７０は第１導電層１３１上に形成され得る。接合層１７０は導電性材料を含むことができる。例示的に接合層１７０は、金、錫、インジウム、アルミニウム、シリコン、銀、ニッケル、および銅から構成される群から選択される物質またはこれらの合金を含むことができる。
接合層１７０上には基板１８０が配置され得る。基板１８０は導電性物質で構成され得る。例示的に基板１８０は金属または半導体物質を含むことができる。また、基板１８０は電気伝導度および／または熱電導度が優秀な金属であり得る。例示的に、基板１８０は、シリコン、モリブデン、シリコン、タングステン、銅およびアルミニウムから構成される群から選択される物質またはこれらの合金を含むことができる。この場合、半導体素子の動作時に発生する熱を迅速に外部に放出することができる。
発光構造物１１０の上部面と側面にはパッシベーション層１９０が形成され得る。パッシベーション層１９０は第２電極１２５と隣接した領域で第１絶縁層１５１と接触することができる。
図６ａを参照すると、第２電極１２５の終端と反射層１３２の終端は離隔距離Ｄ４だけ離隔され得る。具体的には、第２電極１２５の中心（Ｃ２、図４）を基準として、反射層１３２の終端は第２電極１２５の中心からの長さが第２電極１２５の中心から第２電極１２５の終端までの長さよりも大きくてもよい。反射層１３２が第２電極１２５の側面まで配置されるため、第２電極１２５の側面に向かって放出される光を上部に反射して光抽出効率を向上させることができる。
第２電極１２５の終端と反射層１３２の終端の間の離隔距離Ｄ４は２．５μｍ～５μｍであり得る。離隔距離Ｄ４が２．５μｍより小さい場合、反射率が低下し得る。離隔距離Ｄ４が５μｍより大きい場合、反射層１３２の角領域でストレスが増加し得、反射効率が殆ど上昇しない可能性がある。
反射層１３２の終端とキャッピング層１４０の終端は離隔距離Ｄ５だけ離隔され得る。具体的には、反射層１３２の中心（Ｃ２、図４）を基準として、キャッピング層１４０の終端は、反射層１３２の中心からの長さが反射層１３２の中心から反射層１３２の終端までの長さよりも大きくてもよい。キャッピング層１４０が反射層１３２の側面まで配置されるため、反射層１３２を保護することができる。
反射層１３２の終端とキャッピング層１４０の終端の間の離隔距離Ｄ５は２．５μｍ～５μｍであり得る。離隔距離Ｄ５が２．５μｍより小さい場合、電流の注入効率および反射層の保護効果が減少し得る。離隔距離Ｄ５が５μｍより大きい場合、キャッピング層１４０の角領域でストレスが増加し得る。
図６ｂは、図６ａの変形例である。
図６ｂを参照すると、第２電極１２５の終端と反射層１３２の終端は離隔距離Ｄ６だけ離隔され得る。この時、離隔距離Ｄ６は２．５μｍ～５μｍであり得る。また、第２電極１２５の終端とキャッピング層１４０の終端は、離隔距離Ｄ６より小さい離隔距離を有して離隔され得る。もちろん、第２電極１２５の終端とキャッピング層１４０の終端は離隔距離Ｄ６だけ離隔してもよい。
すなわち、図６ｂでは中心（Ｃ２、図４）を基準として、キャッピング層１４０の終端が反射層１３２の終端より近く形成され得る。また、反射層１３２とキャッピング層１４０の終端は同一線上に位置することもできる。これは反射層１３２の外側面の場合、反射効率に影響を及ぼす程度が軽微であるためキャッピング層１４０がこれを覆うことが無意味であり得るためである。
すなわち、本発明の実施例では反射層１３２が第２電極１２５を完全に覆うように配置されることによって、反射率の向上に寄与することができる。また、キャッピング層１４０が反射層１３２の上面を覆うか、反射層１３２全体を覆うように配置されることによって、反射層１３２の保護効果が向上し得る。
＜実験例＞
反射層の観察
図７ａおよび図７ｂは、半導体素子のうちキャッピング層の構造を変更して反射層を観察したものである。
図７ａでは本発明で開示した通りにキャッピング層を構成し、図７ｂではキャッピング層のうち中間層を異ならせて構成した。すなわち、図７ａと図７ｂはキャッピング層の構造を異ならせて試料を製作し、これを３００°で熱処理した後に光学顕微鏡で観察した結果である。図７ａは光学顕微鏡で２００倍拡大して反射層を観察した結果である。図７ｂの（ａ）は光学顕微鏡で２００倍拡大して反射層を観察した結果であり、図７ｂの（ｂ）は１０００倍拡大して反射層を観察した結果である。
より具体的には、図７ａの場合、第２電極／接合層／反射層／キャッピング層をＩＴＯ／Ｃｒ／Ａｌ／Ｔｉ／Ｎｉ／Ｔｉ／Ｎｉ／Ａｕで構成した。図７ｂの場合、第２電極／接合層／反射層／キャッピング層をＩＴＯ／Ｃｒ／Ａｌ／Ｎｉ／Ｔｉ／Ｎｉ／Ａｕで構成した。すなわち、図７ａの場合、キャッピング層のうち反射層と直接接する層（第１層）をＴｉで構成し、図７ｂの場合、キャッピング層のうち反射層と直接接する層をＮｉで構成した。
図７ａを参照すると、キャッピング層の第１層をＴｉで構成する場合、反射層上にダークスポットが観察されなかった。すなわち、第１層によってキャッピング層の物質（例えば、Ｎｉ）が反射層に拡散することを防止することができる。
図７ｂを参照すると、キャッピング層の第１層をＮｉで構成する場合、反射層上に多数のダークスポットが観察された。すなわち、第１層をＮｉで形成するため、キャッピング層に存在する物質（例えば、Ｎｉ）が反射層に拡散してダークスポット（反射層に拡散したＮｉ）が観察されることが分かる。特に、図７ｂの場合、反射層と第１層（Ｎｉ）が直接に接触しているので、Ｎｉの拡散がより容易に行われ得る。
反射率の測定
表１は、第２電極／接合層／反射層／キャッピング層（第１層）を構成して反射率を測定したものである。比較例１、２は第１層にＮｉが使われたし、実施例１は第１層にＴｉが使われた。また、比較例１は熱処理前の反射率を表し、比較例２および実施例１は熱処理後の反射率を表す。
Figure 2022153366000002
比較例１と比較例２を参照すると、同じ材料で構成されても熱処理後に反射率がより減少することを確認することができる。これは、熱処理によってＮｉの拡散がより活発となり得るためである。すなわち、熱処理後の反射層に、より多くのダークスポットが生成されて反射率が減少することが分かる。半導体素子は多様な工程中に高温の環境に露出され得るため、熱処理後にも適正水準の反射率を確保することが重要である。
実施例１の場合、熱処理後に測定された反射率であるにもかかわらず、熱処理前の比較例１の反射率より高い反射率を示す。すなわち、キャッピング層（第１層）にＴｉを適用することによって、反射層のダークスポットの生成を抑制し、向上した反射率を得ることができる。
このように、本発明の実施例ではキャッピング層のうち、反射層と直接接する第１層をＴｉで構成することができる。本発明は第１層によってキャッピング層内の物質が反射層に拡散することを防止することができる。したがって、反射層にダークスポットが生成されることを防止して反射率を向上させることができる。
図８ａおよび図８ｂは、本発明の一実施例に係る半導体素子のうち、第１電極の多様な変形例である。
まず、図８ａを参照して第１実施例に係る第１電極について説明すると次の通りである。
第１電極１２１－１は第１導電型半導体層（１１１、図１）とオーミック接触し、少なくとも一つの伝導性物質を含むことができる。第１電極１２１－１は複数の層を含むことができる。第１電極１２１－１は、第１導電型半導体層１１１と接する第１面１２１－１ａおよび第１導電層１３１と接する第２面１２１－１ｂを含むことができる。
第１電極１２１－１は、第１層１２２－１、第２層１２３および第３層１２４を含むことができる。ここで、第１層１２２－１は、第１－１層１２２ａ、第１－２層１２２ｂ、第１－３層１２２ｃを含むことができる。第１－１層１２２ａ、第１－２層１２２ｂ、第１－３層１２２ｃ、第２層１２３および第３層１２４は順次配置され得る。
第１電極１２１－１の第１－１層１２２ａ、第１－２層１２２ｂ、第１－３層１２２ｃ、第２層１２３および第３層１２４は、順次蒸着された後に熱処理が行われ得る。熱処理後、第１層１２２－１内の金属物質は互いに混合され得る。これについては、図８ｂを参照してより具体的に後述する。
一方、第１電極１２１－１の熱処理後、第１電極１２１－１にはボールアップ（ｂａｌｌ ｕｐ）現象およびボイド（ｖｏｉｄ）が発生し得る。特に、第１電極１２１－１の第２面１２１－１ｂにはボールアップ（ｂａｌｌ ｕｐ）現象が発生し得る。
これは、第１－３層１２２ｃが含む第１金属（例えば、Ａｌ）と第３層１２４が含む第３金属（例えば、Ａｕ）の拡散係数が互いに異なるためである。ここで、拡散係数は単位時間当りに拡散する程度を示す係数であって、拡散係数が大きいほど拡散速度が大きくなり得る。すなわち、第１金属が第３金属より拡散係数がより大きく、より早い拡散速度を有することができる。換言すると、第１金属は第３層１２４に向かって拡散しようとする性質を有することができる。
したがって、第１層１２２－１のうち第１金属の比率が高い一部の領域で、第１金属物質が第３層１２４に向かって移動することができる。第１金属物質の移動により、第１－３層１２２ｃ、第２層１２３および第３層１２４の一部の領域には表面が膨らむボールアップ（ｂａｌｌ－ｕｐ）現象が発生し得る。また、ボールアップ領域の下部には第１金属物質が移動した後の空席であるボイド（Ｋｉｒｋｅｎｄａｌｌ ｖｏｉｄ）が発生し得る。
ボールアップ現象は半導体素子の効率を減少させ得る。すなわち、ボールアップ領域には電流が集まる現象が発生し得る。また、ボールアップ領域（またはボイド領域）に沿って第１電極１２１の腐食が発生し得る。これは第１電極１２１のオーミック特性を低下させ得る。これを防止するために、第１電極１２１の構成、特に第１－３層１２２ｃおよび第２層１２３の適切な厚さ制御を通じて、オーミック特性を維持するとともにボイドの発
生を最小化させることが好ましい。
第１層１２２－１は第１絶縁層１５１によって露出して第１導電型半導体層１１１と電気的に連結され得る。第１層１２２－１は第１面１２１－１ａを通じて第１導電型半導体層１１１と電気的に連結され得る。第１層１２２－１はＣｒ、ＴｉおよびＡｌを含むことができる。ここで、Ａｌは第１電極１２１－１のオーミック特性を制御することができる。Ａｌが多くなるほどオーミック特性は向上するものの、ボールアップ現象は増加し得る。したがって、Ａｌが適正水準を越えて過度に多くなる場合、ボールアップおよびボイドの増加により、かえってオーミックが行われないこともある。
第１層１２２－１のうち、第１金属（例えば、Ａｌ）を含む第１金属層（第１－３層、１２２ｃ）の厚さは１００～１２０ｎｍであり得る。第１－３層１２２ｃの厚さが１００ｎｍより小さい場合、オーミック特性が低下し得る。第１－３層１２２ｃの厚さが１２０ｎｍより大きい場合、ボールアップ現象（またはボイド）が発生し得る。
一方、第１－３層１２２ｃの厚さは第１－１層１２２ａおよび第１－２層１２２ｂの厚さの和の１．５～２．５倍となり得る。第１－３層１２２ｃの厚さがこのような比率を外れ、第１層１２２－１内で相対的に過度に小さな厚さを有したり、過度に大きな厚さを有する場合、オーミックが行われないこともある。
第１層１２２－１が含む複数の層は、それぞれ互いに異なる金属物質を含むことができる。例えば、第１－１層１２２ａはＣｒを含むことができ、第１－２層１２２ｂはＴｉを含むことができるが、これに本発明が限定されはしない。
第２層１２３は第１層１２２－１上に配置され得る。具体的には、第２層１２３は第１－３層１２２ｃ上に配置され得る。第２層１２３は第１層１２２－１と第３層１２４の間の障壁の役割をすることができる。特に、第２層１２３は第１－３層１２２ｃと第３層１２４の間の拡散係数の差による拡散を防止することができる。第２層１２３は第２金属（例えば、Ｎｉ）を含むことができる。Ｎｉを含む層が厚くなるほど、ボールアップ現象は減少するものの、オーミック特性は低下し得る。
第２層１２３の厚さは４５～６５ｎｍであり得る。第２層１２３の厚さが４５ｎｍより小さい場合、第１層１２２－１の第１金属が第３層１２４に向かって拡散して空隙およびボールアップ現象が発生し得る。第２層１２３の厚さが６５ｎｍより大きい場合、オーミック特性が低下し得る。
第２層１２３は第１－３層１２２ｃの厚さの０．４～０．５３倍の厚さを有することができる。第２層１２３の厚さが第１－３層１２２ｃの厚さの０．４倍より小さい場合、ボールアップ現象およびボイドが発生し得る。すなわち、障壁の役割をする第２層１２３が第１－３層１２２ｃと対比して相対的に小さい厚さを有するようになって拡散防止の役割が十分に行われない可能性もある。第２層１２３の厚さが第１－３層１２２ｃの厚さの０．５３倍より大きい場合、オーミック特性が低下し得る。すなわち、オーミック特性を制御する第１－３層１２２ｃの厚さが相対的に小さくなることによって、オーミック特性が低下し得る。
第３層１２４は第２層１２３上に配置され得る。第３層１２４は第２面１２１－１ｂを通じて第１導電層１３１と電気的に連結され得る。第３層１２４はＡｕを含むことができるが、これに本発明が限定されはしない。
図８ｂを参照して第２実施例に係る第１電極について説明すると次の通りである。
第１電極１２１－２は第１導電型半導体層（１１１、図１）とオーミック接触し、少なくとも一つの伝導性物質を含むことができる。第１電極１２１－１は複数の層を含むことができる。第１電極１２１－１は、第１導電型半導体層１１１と接する第１面１２１－２ａおよび第１導電層１３１と接する第２面１２１－２ｂを含むことができる。
第１電極１２１－２は、第１層１２２－２、第２層１２３および第３層１２４を含むことができる。第１層１２２－２は、第１領域１２２ｄおよび第２領域１２２ｅを含むことができる。
図８ｂに係る第１電極１２１－２は、図８ａに係る第１電極１２１－１が熱処理されたものであり得る。熱処理後、第１電極（１２１－１、図８ａ）の第１層１２２－１が含む金属が混合されることによって、第１電極（１２１－２、図８ｂ）の第１層１２２－２となり得る。
第１層１２２－２は第１絶縁層１５１によって露出して第１導電型半導体層１１１と電気的に連結され得る。第１層１２２－２は第１面１２１－２ａを通じて第１導電型半導体層１１１と電気的に連結され得る。第１層１２２－２はＣｒ、ＴｉおよびＡｌを含むことができる。ここで、Ａｌは第１電極１２１－１のオーミック特性を制御することができる。
第１層１２２－２は第１領域１２２ｄおよび第２領域１２２ｅを含むことができる。第１領域１２２ｄは第１層１２２－２の第１面１２１－２ａから仮想線Ｌまでの領域であり得る。第２領域１２２ｅは仮想線Ｌから第１層１２２－２と第２層１２３の間の境界面までの領域であり得る。
第１領域１２２ｄと第２領域１２２ｅはいずれもＣｒ、Ｔｉ、Ａｌを含むことができる。この時、第１領域１２２ｄ内のＡｌ（第１金属）の比率よりも、第２領域１２２ｅのＡｌの比率が大きくてもよい。また、第１領域１２２ｄ内のＣｒ、Ｔｉの比率の合計は、第２領域１２２ｅ内のＣｒ、Ｔｉの比率の合計より大きくてもよい。
これは、第１領域１２２ｄが熱処理前の第１層（１２２－１、図８ａ）のうち、第１－１層１２２ａおよび第１－２層１２２ｂと対応する領域に配置されているためである。すなわち、熱処理によって第１層（１２１－１、図８ａ）内の金属物質が互いに拡散および混合されても、第１－１層１２２ａおよび第１－２層１２２ｂに存在していたＣｒ、Ｔｉは第１－１層１２２ａおよび第１－２層１２２ｂが配置された領域（第１領域）に相対的に多く存在し得る。
また、第２領域１２２ｅは熱処理前の第１－３層１２２ｃと対応する領域に配置され得る。したがって、熱処理によって第１層（１２１－１、図８ａ）内の金属物質が互いに拡散および混合されても、第１－３層１２２ｃ内に存在していたＡｌは第１－３層１２２ｃが配置された領域（第２領域）に相対的に多く存在し得る。
仮想線Ｌは、第１層１２２－２内で第１領域１２２ｄと第２領域１２２ｅを３：７～６．５：３．５に分ける地点に位置し得る。すなわち、第１層１２２－２内の第１領域１２２ｄと第２領域１２２ｅの厚さ比は３：７～６．５：３．５となり得る。これは前述した通り、熱処理前（図８ａ）の第１－３層１２２ｃの厚さが第１－１層１２２ａおよび第１－２層１２２ｂの厚さの和の１．５～２．５倍を有するためであり得る。
また、第１領域１２２ｄ内のＡｌの比率と第２領域１２２ｅ内のＡｌの比率の比は、１
：１．５～１：２．５であり得る。これは前述した通り、熱処理前（図８ａ）の第１－３層１２２ｃの厚さが第１－１層１２２ａおよび第１－２層１２２ｂの厚さの和の１．５～２．５倍を有するためであり得る。すなわち、第１－３層１２２ｃの厚さが第１－１層１２２ａと第１－２層１２２ｂの厚さの合計より相対的に大きく、このため、第１－３層１２２ｃが含んでいだＡｌが第２領域１２２ｅに多く残っているためである。
第２層１２３は第１層１２２－２上に配置され得る。具体的には、第２層１２３は第２領域１２２ｅ上に配置され得る。第２層１２３は第１層１２２－２と第３層１２４の間の障壁の役割をすることができる。特に、第２層１２３は第１層１２２－２が含む第１金属（例えば、Ａｌ）と第３層１２４が含む第３金属（例えば、Ａｕ）の間の拡散係数の差による拡散を防止することができる。第２層１２３は第２金属（例えば、Ｎｉ）を含むことができる。
第２層１２３の厚さは４５～６５ｎｍであり得る。第２層１２３の厚さが４５ｎｍより小さい場合、第１層１２２－２の第１金属が第３層１２４に向かって拡散して空隙およびボールアップが発生し得る。第２層１２３の厚さが６５ｎｍより大きい場合、オーミック特性が低下し得る。
第３層１２４は第２層１２３上に配置され得る。第３層１２４は第２面１２１－２ｂを通じて第１導電層１３１と電気的に連結され得る。第３層１２４はＡｕを含むことができるが、これに本発明が限定されはしない。
このように、本発明はオーミック特性を制御するＡｌを含む層と、障壁の役割をするＮｉを含む層の適切な厚さ制御を通じてオーミック特性を維持するとともに、ボールアップ現象およびボイドの発生を最小化することができる。
＜実験例＞
接触比抵抗、表面特性およびオーミック特性の比較
第１－１層／第１－２層／第１金属層（第１－３層）／第２層／第３層の構造で第１電極を形成した。ここで、第１金属層および第２層の厚さを異ならせて比較例１、実施例１、実施例２および実施例３を構成した。この時、第１金属層はＡｌを含むことができ、第２層はＮｉを含むことができる。このような第１電極には熱処理が行われ得る。
表２は、比較例１、実施例１、実施例２および実施例３のそれぞれの厚さおよびＴＬＭ測定法による接触比抵抗値を開示したものである。
Figure 2022153366000003
図９ａ～図９ｄは、本発明の一実施例に係る半導体素子のうち、第１電極を異ならせて構成してボールアップ現象を観察したものである。図９ａは比較例１を観察した結果、図９ｂは実施例１を観察した結果、図９ｃは実施例２を観察した結果、図９ｄは実施例３を
観察した結果である。図１０は、ＴＬＭ測定法を通じて図９ａ～図９ｄの第１電極の電圧と電流値を図示したグラフである。図１０のグラフにおいて、傾きが大きいほど抵抗が低く、これはオーミック特性が良いことを意味し得る。以下では表２を共に参照して、比較例１、実施例１、実施例２および実施例３を比較する。
比較例１の場合、第１金属層が１３０ｎｍの厚さを有するため、実施例１～実施例３に比べてボールアップ現象が顕著に多く観察されることを確認することができる（図９ａ）。表２を参照すると、接触比抵抗値は実施例２、３に比べて多少大きな値を示すことを確認することができる。図１０を参照すると、実施例１、２に比べてオーミック特性は悪いものの、実施例３に比べては非常に良いオーミック特性を示すことが分かる。しかし、結果として比較例１はボールアップ現象が多く観察されるという点で第１電極として適切ではない。
実施例１の場合、ボールアップ現象がほとんど観察されないため表面特性が非常に優秀であることが分かる（図９ｂ）。一方、実施例１は比較例１と同様に最も大きい接触比抵抗値を有する。しかし、図１０を参照すると、実施例３に次いでオーミック特性が良いことを確認することができる。結果として、実施例１の接触比抵抗値は実施例２，３に比べては多少高いものの、表面特性とオーミック特性が優秀であるため、第１電極として使われ得る。
実施例２の場合、実施例１に比べて第１金属層（Ａｌ）の厚さを厚く構成した。Ａｌがオーミック特性を制御する金属であるため、実施例２の接触比抵抗は実施例１に比べて顕著に低くなることを確認することができる（表２）。また、図１０を参照すると、実施例２のオーミック特性が最も良いことを確認することができる。しかし、第１金属層が厚くなることによって、実施例１に比べてボールアップ現象が、より多く発生し得る（図９ｃ）。結果として、実施例２は接触比抵抗およびオーミック特性で最も優秀な結果を示すため、実施例１、３に比べては表面特性が多少足りないものの、これを勘案して第１電極として使われ得る。
実施例３の場合、実施例２に比べて第２層（Ｎｉ）の厚さを厚く構成した。Ｎｉが金属の拡散を防止する障壁の役割をするため、実施例３は実施例２に比べてボールアップ現象がほとんど観察されないことを確認することができる（図９ｄ）。しかし、第２層が厚くなることによって、実施例２に比べて接触比抵抗が増加し（表２）、オーミック特性が低下することを確認することができる（図１０）。結果として、実施例３は接触比抵抗とオーミック特性が実施例１、２に比べては多少足りないものの、表面特性が優秀であるため、第１電極として使われ得る。
第１電極の多様な変形によるＴＬＭ測定結果
表３は、第１電極を多様に変形し、ＴＬＭ測定法を通じてＲｃ、Ｒｓ、ρｃを比較したものである。第１電極は第１－１層／第１－２層／第１金属層（第１－３層）／第２層／第３層の構造を有することができる。第１電極には熱処理が行われてもよい。第１金属層はＡｌを含むことができ、第２層はＮｉを含むことができる。また、第１－１層はＣｒを含むことができ、第１－２層はＴｉを含むことができ、第３層はＡｕを含むことができる。
Ｒ１、Ｒ２、Ｒ３の場合は本発明の実施例に係る第１電極であり、Ｔ１、Ｔ２－１、Ｔ２－２、Ｔ３－１、Ｔ３－２、Ｔ３－３は変形された第１電極である。ここで、中間層は第２層と第３層間にさらに他の層が配置されたことを意味する。Ｒｃ、Ｒｓ、ρｃは、それぞれＴＬＭ測定法による接触抵抗、面抵抗、接触比抵抗を意味する。オーミック特性は抵抗が大きくなるほど低下する。
Figure 2022153366000004
Ｔ１の場合、オーミック特性の向上のために第１金属層（Ａｌ）の厚さを３００ｎｍに形成し、障壁の役割のために第２層（Ｎｉ）の厚さを１００ｎｍに形成した。また、第２層と第３層間にＣｕ／Ｎｉの中間層をさらに形成した。ここで、Ｃｕは障壁の役割をすることができる。しかし、このような場合、オーミック特性の向上よりは、過度のＡｌ、ＮｉによってＲ１に比べて接触抵抗値がかなり大きくなるため、かえってオーミック特性が低下することが予想できる。特に、面抵抗および接触比抵抗値が負数値を示すため、Ｔ１にはオーミックが行われなかったことが分かる。したがって、Ｔ１は第１電極として適切ではない。
Ｔ２－１の場合、第１金属層の厚さはＲ２と同じである。Ｔ２－１は第２層の厚さを１００ｎｍに形成し、中間層をさらに形成してＲ２に比べて障壁の役割が向上し得るかを観察した。しかし、第２層および中間層の過度な厚さによって、かえってオーミックが行われないことがある。すなわち、Ｔ２－１は接触抵抗、面抵抗および接触比抵抗がＲ２に比べてかなり大きくなるため、第１電極として適切ではない。
Ｔ２－２の場合、第２層の厚さを減らし、その代わりに中間層にＣｕ障壁層を追加した。しかし、Ｔ２－２はＲ２に比べて接触抵抗が増加してオーミックが低下するため、第１電極として適切ではない。
Ｔ３－１、Ｔ３－２の場合、第１金属層の厚さをそれぞれ６０ｎｍ、９０ｎｍに形成した。Ｔ３－１の場合、Ｒ３に比べて接触抵抗、面抵抗、接触比抵抗がすべて相当量増加することを確認することができる。すなわち、Ｔ３－１は第１金属層の厚さが第２層に比べて相対的に小さくなってオーミックが行われないことがある。また、Ｔ３－２の場合、Ｒ３に比べて接触抵抗が増加することを確認することができる。すなわち、Ｔ３－２は第１金属層の厚さが第２層に比べて相対的に小さいものの、Ｔ３－１に比べては厚いため、オーミック特性が低下し得る。したがって、Ｔ３－１、Ｔ３－２は第１金属層の厚さが第２層に比べて相対的に小さいため、第１電極として適切ではない。
Ｔ３－３の場合、第１金属層の厚さを１５０ｎｍに形成した。このような場合、接触抵抗、面抵抗がすべてＲ３に比べて減少することを確認することができる。しかし、図９ａを参照すると、ボールアップ現象およびボイドがかなり多く発生することが予想できる。すなわち、Ｔ３－３は接触抵抗、面抵抗がすべて低いためオーミック特性が向上することもあり得るが、表面特性が悪いため第１電極として適切ではない。
図１１は、本発明の実施例に係る半導体パッケージの概念図である。
半導体素子はパッケージで構成され、樹脂（ｒｅｓｉｎ）やレジスト（ｒｅｓｉｓｔ）やＳＯＤまたはＳＯＧの硬化用として使われ得る。または半導体素子は治療用または医療用として使われたり、空気清浄器や浄水器などの殺菌に使われてもよい。
図１１を参照すると、半導体素子パッケージは、溝３が形成された胴体２、胴体２に配置される半導体素子１、および胴体２に配置されて半導体素子１と電気的に連結される一対のリードフレーム５ａ、５ｂを含むことができる。半導体素子１は前述した構成をすべて含むことができる。
胴体２は紫外線光を反射する材質またはコーティング層を含むことができる。胴体２は複数の層２ａ、２ｂ、２ｃ、２ｄ、２ｅを積層して形成することができる。複数の層２ａ、２ｂ、２ｃ、２ｄ、２ｅは同じ材質でもよく、異なる材質を含んでもよい。
溝３は半導体素子から遠くなるほど広くなるように形成され、傾斜面には段差３ａが形成され得る。
透光層４は溝３を覆うことができる。透光層４はガラス材質であり得るが、必ずしもこれに限定されない。透光層４は紫外線光を有効に透過できる材質であれば特に制限されない。溝３の内部は空いた空間であり得る
半導体素子は照明システムの光源として使われたり、映像表示装置の光源や照明装置の光源として使われ得る。すなわち、半導体素子はケースに配置されて光を提供する多様な電子素子に適用され得る。例示的に、半導体素子とＲＧＢ蛍光体を混合して使う場合、演色性（ＣＲＩ）が優秀な白色光を具現することができる。
前述した半導体素子は発光素子パッケージで構成され、照明システムの光源として使われ得るが、例えば映像表示装置の光源や照明装置などの光源として使われ得る。
映像表示装置のバックライトユニットとして使われる時にエッジタイプのバックライトユニットとして使われたり、直下タイプのバックライトユニットとして使われ得、照明装置の光源として使われる時に照明器具やバルブタイプで使われてもよく、また、移動端末の光源として使われてもよい。
発光素子は前述した発光ダイオードの他にレーザーダイオードがある。
レーザーダイオードは、発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。そして、ｐ－型の第１導電型半導体とｎ－型の第２導電型半導体を接合させた後、電流を流した時に光が放出されるｅｌｅｃｔｒｏ－ｌｕｍｉｎｅｓｃｅｎｃｅ（電界発光）現象を利用するが、放出される光の方向性と位相において差異点がある。すなわち、レーザーダイオードは励起放出（ｓｔｉｍｕｌａｔｅｄ ｅｍｉｓｓｉｏｎ）という現象と補強干渉現象などを利用して、一つの特定の波長（単色光、ｍｏｎｏｃｈｒｏｍａｔｉｃ ｂｅａｍ）を有する光が同じ位相を有して同じ方向に放出され得、このような特性によって光通信や医療用装備および半導体工程装備などに使われ得る。
受光素子としては、光を検出してその強度を電気信号に変換する一種のトランスデューサーである光検出器（ｐｈｏｔｏｄｅｔｅｃｔｏｒ）を挙げることができる。このような
光検出器として、光電池（シリコン、セレン）、光出力導電素子（硫化カドミウム、セレン化カドミウム）、フォトダイオード（例えば、ｖｉｓｉｂｌｅ ｂｌｉｎｄ ｓｐｅｃｔｒａｌ ｒｅｇｉｏｎでもｔｒｕｅ ｂｌｉｎｄ ｓｐｅｃｔｒａｌ ｒｅｇｉｏｎでピーク波長を有するＰＤ）、フォトトランジスタ、光電子増倍管、光電管（真空、ガス封入）、ＩＲ（Ｉｎｆｒａ－Ｒｅｄ）検出器などがあるが、実施例はこれに限定されない。
また、光検出器のような半導体素子は、一般的に光変換効率が優秀な直接遷移半導体（ｄｉｒｅｃｔ ｂａｎｄｇａｐ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を利用して製作され得る。または光検出器は構造が多様であり、最も一般的な構造としては、ｐ－ｎ接合を利用するｐｉｎ型光検出器と、ショットキー接合（Ｓｃｈｏｔｔｋｙ ｊｕｎｃｔｉｏｎ）を利用するショットキー型光検出器と、ＭＳＭ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｔａｌ）型光検出器などがある。
フォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ）は発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができ、ｐｎ接合またはｐｉｎ構造からなる。フォトダイオードは逆バイアスあるいはゼロバイアスを加えて動作するようになり、光がフォトダイオードに入射すると電子と正孔が生成されて電流が流れる。この時、電流の大きさはフォトダイオードに入射する光の強度にほぼ比例し得る。
光電池または太陽電池（ｓｏｌａｒ ｃｅｌｌ）はフォトダイオードの一種であって、光を電流に変換することができる。太陽電池は、発光素子と同様に、前述した構造の第１導電型半導体層と活性層および第２導電型半導体層を含むことができる。
また、ｐ－ｎ接合を利用した一般的なダイオードの整流特性を通じて電子回路の整流器として利用され得、超高周波回路に適用されて発振回路などに適用され得る。
また、前述した半導体素子は必ずしも半導体でのみ具現されず、場合により金属物質をさらに含むこともできる。例えば、受光素子のような半導体素子は、Ａｇ、Ａｌ、Ａｕ、Ｉｎ、Ｇａ、Ｎ、Ｚｎ、Ｓｅ、Ｐ、またはＡｓのうち少なくとも一つを利用して具現され得、ｐ型やｎ型ドーパントによってドーピングされた半導体物質や真性半導体物質を利用して具現されてもよい。
以上、実施例を中心に説明したがこれは単に例示に過ぎず、本発明を限定するものではなく、本発明が属する分野の通常の知識を有する者であれば本実施例の本質的な特性を逸脱しない範囲で、以上に例示されていない多様な変形と応用が可能であることが分かるはずである。例えば、実施例に具体的に示された各構成要素は変形して実施できるものである。そして、このような変形と応用に関係した差異点は、添付された特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。

Claims (20)

  1. 第１導電型半導体層、第２導電型半導体層および前記第１導電型半導体層と第２導電型半導体層の間に配置される活性層を含む発光構造物；
    前記第１導電型半導体層と電気的に連結される第１電極；
    前記第２導電型半導体層と電気的に連結される第２電極；
    前記第２電極上に配置される反射層；および
    前記反射層上に配置され、複数の層を含むキャッピング層を含み、
    前記キャッピング層は前記反射層上に配置される第１層を含み、
    前記第１層はＴｉを含む、半導体素子。
  2. 前記キャッピング層は、
    前記第１層上に配置され、複数の層を含む中間層をさらに含み、
    前記中間層は前記第１層上に直接配置され、Ｎｉを含む第１中間層を含み、
    前記第１層と第１中間層の厚さ比は１：１～３：１である、請求項１に記載の半導体素子。
  3. 前記キャッピング層は、前記第１層上に配置される第２層をさらに含み、前記第２層はＡｕを含む、請求項１に記載の半導体素子。
  4. 前記第１層は前記キャッピング層の一側に配置され、前記第２層は前記キャッピング層の他側に配置される、請求項３に記載の半導体素子。
  5. 前記中間層はＮｉを含む少なくとも一つの第１中間層を含む、請求項２に記載の半導体素子。
  6. 前記少なくとも一つの第１中間層のうち一つは前記第１層上に配置される、請求項５に記載の半導体素子。
  7. 前記第１層と前記第１中間層の厚さ比は１：１～３：１である、請求項５に記載の半導体素子。
  8. 前記中間層はＴｉを含む少なくとも一つの第２中間層をさらに含む、請求項５に記載の半導体素子。
  9. 前記第２電極と反射層の間には接合層がさらに配置される、請求項１に記載の半導体素子。
  10. 前記発光構造物は、前記第２導電型半導体層と活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される複数のリセスをさらに含み、
    前記第１電極は前記複数のリセスの内部に配置される、請求項１に記載の半導体素子。
  11. 第１導電型半導体層、第２導電型半導体層および前記第１導電型半導体層と第２導電型半導体層の間に配置される活性層を含む発光構造物；
    前記第１導電型半導体層と電気的に連結される第１電極；および
    前記第２導電型半導体層と電気的に連結される第２電極；を含み、
    前記第１電極は第１層、第２層および第３層を含み、
    前記第１層は第１金属を含む第１金属層を含み
    前記第１金属の拡散係数は前記第３層が含む第３金属の拡散係数より大きい、半導体素子。
  12. 前記第２層の厚さは前記第１金属層の厚さの０．４倍～０．５３倍である、請求項１１に記載の半導体素子。
  13. 前記第２層は前記第１金属層と第３層の間に配置される、請求項１１に記載の半導体素子。
  14. 前記第１層は、第１－１層；および前記第１－１層と第１金属層間に配置される第１－２層をさらに含み、
    前記第１金属層の厚さは前記第１－１層および第１－２層の厚さの和の１．５～２．５倍である、請求項１１に記載の半導体素子。
  15. 前記第１－１層はＣｒを含み、前記第１－２層はＴｉを含む、請求項１４に記載の半導体素子。
  16. 前記第２電極上に配置される反射層；および前記反射層上に配置され、複数の層を含むキャッピング層をさらに含む、請求項１１に記載の半導体素子。
  17. 前記発光構造物は、前記第２導電型半導体層と活性層を貫通して前記第１導電型半導体層の一部の領域まで配置される複数のリセスをさらに含み、
    前記第１電極は前記複数のリセスの内部に配置される、請求項１１に記載の半導体素子。
  18. 前記第１層は第１領域および第２領域を含み、
    前記第２領域が含む第１金属の比率は前記第１領域が含む第１金属の比率より大きく、
    前記第１領域と第２領域の厚さ比は３：７～６．３：３．５である、請求項１１に記載の半導体素子。
  19. 前記第１金属はＡｌであり、
    前記第１領域のＡｌの比率と前記第２領域のＡｌの比率の比は１：１．５～１：２．５である、請求項１７に記載の半導体素子。
  20. 胴体；および
    前記胴体に配置される半導体素子を含み、
    前記半導体素子は、
    第１導電型半導体層、第２導電型半導体層および前記第１導電型半導体層と第２導電型半導体層の間に配置される活性層を含む発光構造物；
    前記第１導電型半導体層と電気的に連結される第１電極；
    前記第２導電型半導体層と電気的に連結される第２電極；
    前記第２電極上に配置される反射層；および
    前記反射層上に配置され、複数の層を含むキャッピング層を含み、
    前記キャッピング層は前記反射層上に配置される第１層を含み、
    前記第１層はＴｉを含む、半導体素子パッケージ。
JP2022101078A 2016-11-03 2022-06-23 半導体素子およびこれを含む半導体素子パッケージ Pending JP2022153366A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020160145902A KR102607885B1 (ko) 2016-11-03 2016-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR10-2016-0145902 2016-11-03
KR10-2016-0148887 2016-11-09
KR1020160148887A KR102577879B1 (ko) 2016-11-09 2016-11-09 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP2019523753A JP7099726B2 (ja) 2016-11-03 2017-11-03 半導体素子およびこれを含む半導体素子パッケージ
PCT/KR2017/012403 WO2018084631A1 (ko) 2016-11-03 2017-11-03 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019523753A Division JP7099726B2 (ja) 2016-11-03 2017-11-03 半導体素子およびこれを含む半導体素子パッケージ

Publications (1)

Publication Number Publication Date
JP2022153366A true JP2022153366A (ja) 2022-10-12

Family

ID=62076935

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019523753A Active JP7099726B2 (ja) 2016-11-03 2017-11-03 半導体素子およびこれを含む半導体素子パッケージ
JP2022101078A Pending JP2022153366A (ja) 2016-11-03 2022-06-23 半導体素子およびこれを含む半導体素子パッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019523753A Active JP7099726B2 (ja) 2016-11-03 2017-11-03 半導体素子およびこれを含む半導体素子パッケージ

Country Status (5)

Country Link
US (1) US10847676B2 (ja)
EP (1) EP3537486A4 (ja)
JP (2) JP7099726B2 (ja)
CN (3) CN114725264A (ja)
WO (1) WO2018084631A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102575569B1 (ko) * 2018-08-13 2023-09-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN117393680B (zh) * 2023-12-12 2024-04-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060719A (ja) * 1999-08-19 2001-03-06 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP2013030634A (ja) * 2011-07-28 2013-02-07 Showa Denko Kk 半導体発光素子
JP2013106048A (ja) * 2011-11-16 2013-05-30 Lg Innotek Co Ltd 発光装置及びこれを備えた発光装置
JP2013128008A (ja) * 2011-12-16 2013-06-27 Toshiba Corp 半導体発光装置およびその製造方法
JP2014207327A (ja) * 2013-04-12 2014-10-30 スタンレー電気株式会社 半導体発光素子

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326294B1 (en) * 2000-04-27 2001-12-04 Kwangju Institute Of Science And Technology Method of fabricating an ohmic metal electrode for use in nitride compound semiconductor devices
JP4733371B2 (ja) 2004-08-18 2011-07-27 三菱化学株式会社 ｎ型窒化物半導体用のオーミック電極およびその製造方法
TWI398018B (zh) * 2008-09-30 2013-06-01 Epistar Corp 一種製造發光元件陣列之方法
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR101280221B1 (ko) 2011-05-13 2013-07-05 (주)버티클 반도체 소자 및 그 제조 방법
KR20120126856A (ko) 2011-05-13 2012-11-21 삼성전자주식회사 반도체 발광다이오드 칩 및 이를 이용한 발광장치
US9269878B2 (en) 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
KR101262509B1 (ko) * 2011-05-27 2013-05-08 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101936312B1 (ko) 2012-10-09 2019-01-08 엘지이노텍 주식회사 발광소자
KR101565122B1 (ko) 2012-11-05 2015-11-02 일진엘이디(주) 열전도성 기판을 갖는 단일칩 반도체 발광소자
JP6466653B2 (ja) 2013-05-17 2019-02-06 スタンレー電気株式会社 窒化物半導体発光素子、および窒化物半導体ウェーハ
JP6192378B2 (ja) 2013-06-18 2017-09-06 学校法人 名城大学 窒化物半導体発光素子
KR20150139194A (ko) * 2014-06-03 2015-12-11 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
JP6299540B2 (ja) 2014-09-16 2018-03-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
CN104362239B (zh) * 2014-11-19 2017-02-08 湘能华磊光电股份有限公司 一种led电极结构及其制作方法
CN110676286B (zh) * 2015-02-13 2024-01-19 首尔伟傲世有限公司 发光元件以及发光二极管
JP6696215B2 (ja) * 2015-04-16 2020-05-20 三菱マテリアル株式会社 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060719A (ja) * 1999-08-19 2001-03-06 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP2013030634A (ja) * 2011-07-28 2013-02-07 Showa Denko Kk 半導体発光素子
JP2013106048A (ja) * 2011-11-16 2013-05-30 Lg Innotek Co Ltd 発光装置及びこれを備えた発光装置
JP2013128008A (ja) * 2011-12-16 2013-06-27 Toshiba Corp 半導体発光装置およびその製造方法
JP2014207327A (ja) * 2013-04-12 2014-10-30 スタンレー電気株式会社 半導体発光素子

Also Published As

Publication number Publication date
CN109923682A (zh) 2019-06-21
US10847676B2 (en) 2020-11-24
CN114725264A (zh) 2022-07-08
US20190259910A1 (en) 2019-08-22
CN114725267A (zh) 2022-07-08
CN109923682B (zh) 2022-05-03
EP3537486A4 (en) 2020-08-12
EP3537486A1 (en) 2019-09-11
WO2018084631A1 (ko) 2018-05-11
JP7099726B2 (ja) 2022-07-12
JP2019533908A (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
JP7290849B2 (ja) 半導体素子及びこれを含む半導体素子パッケージ
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
JP7178712B2 (ja) 半導体素子
JP2022153366A (ja) 半導体素子およびこれを含む半導体素子パッケージ
KR102568298B1 (ko) 반도체 소자
KR102564198B1 (ko) 반도체 소자
US11527677B2 (en) Semiconductor device
CN110199398B (zh) 半导体器件和包括该半导体器件的半导体器件封装
KR102577859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102577879B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP7051131B2 (ja) 半導体素子
KR102648472B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102330026B1 (ko) 반도체 소자
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102607885B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102672684B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102465061B1 (ko) 반도체 소자
KR102632215B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102299745B1 (ko) 반도체 소자
KR102430086B1 (ko) 반도체 소자
KR102552889B1 (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR102619743B1 (ko) 반도체 소자
KR102551894B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240109