JP4733371B2 - n型窒化物半導体用のオーミック電極およびその製造方法 - Google Patents

n型窒化物半導体用のオーミック電極およびその製造方法 Download PDF

Info

Publication number
JP4733371B2
JP4733371B2 JP2004238811A JP2004238811A JP4733371B2 JP 4733371 B2 JP4733371 B2 JP 4733371B2 JP 2004238811 A JP2004238811 A JP 2004238811A JP 2004238811 A JP2004238811 A JP 2004238811A JP 4733371 B2 JP4733371 B2 JP 4733371B2
Authority
JP
Japan
Prior art keywords
layer
electrode
region
nitride semiconductor
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004238811A
Other languages
English (en)
Other versions
JP2006059933A (ja
Inventor
広明 岡川
隆秀 城市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2004238811A priority Critical patent/JP4733371B2/ja
Publication of JP2006059933A publication Critical patent/JP2006059933A/ja
Application granted granted Critical
Publication of JP4733371B2 publication Critical patent/JP4733371B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、発光素子、受光素子、電子デバイス等の窒化物半導体素子において、n型窒化物半導体上に設けられるオーミック電極に関するものである。
オーミック電極は、半導体との間の接合障壁がデバイスに影響しない程度の小さい値となるように、即ち、オーミック接合となるように、材料が選択された電極である。
n型窒化物半導体上にオーミック電極(以下、「n電極」ともいう)を形成するための電極材料として、アルミニウム(Al)やAl合金が知られている(特許文献1)。
窒化物半導体と金属との接合では、窒化物半導体の表面準位が形成され難いことから、半導体と金属のバルクの仕事関数の差がそのまま接合障壁となるといわれているが、Alと窒化ガリウムは仕事関数がほぼ等しいために、後述の熱処理を施すことなく、接合を形成するだけでオーミック性を示す。このことから、Alや、Alを主成分とするAl合金は、n電極の材料として最も好ましい材料といえる。
Alからなるn電極に対しては、次のような種々の改善が施されている。
例えば、Alからなるn電極と、窒化物半導体との接着性を高めるために、窒化物半導体上に、先にバナジウム(V)またはチタン(Ti)からなる下地層を形成し、その上に
Al層を積層するという構成が採用される(特許文献2)。
また、Alのみからなる電極は、該電極にワイヤボンディングする際のAuワイヤとの接合性(Auワイヤの先端部を溶融させて接合する)が良好ではなく、また、素子をフリップチップボンディングする際に接合材とされるろう材(Au−Sn合金等の半田、Auバンプなど)との接合性も良好ではない。
その理由は、Al電極の表面が酸化し易く、そのAlの酸化膜と、溶融したAuや半田等との濡れ性が良好でないからである。
これを改善するために、Auからなる層をAl層上に積層した態様が知られている(特許文献3)。これは、Au層は表面が酸化し難く、溶融したAuや半田等との濡れ性が良いからである。
しかし、Al層上に直接Au層を積層すると、電極とn型窒化物半導体との密着性を向上させるための熱処理(アニーリング)時に、AlとAuの相互拡散が生じて、Al層とn型窒化物半導体との界面におけるオーミック性の低下、Au層表面に対する溶融したAuや半田等の濡れ性の低下といった問題が生じる。
そこで、AlとAuの相互拡散を防止するために、Al層とAu層との間に高融点金属からなる層を介在させることも行われている(特許文献3)。
また、特許文献2には、Al層とAu層の間に、AlとAuとの反応を防止する「中間層」として、V、Ti、コバルト(Co)、ニッケル(Ni)などからなる層を設ける態様が開示されている。また、「中間層」の金属が表面に析出することを防止するために、Au層と「中間層」との間や、Au層上に、Al、パラジウム(Pd)、クロム(Cr)などからなる層を設けると、電極の表面荒れを防止でき、ワイヤボンディングを良好に行い得ることも開示されている。
n型窒化物半導体の表面にオーミック電極として形成された金属層に対しては、350〜600℃で熱処理(アニーリング)を施すことが一般的である。該熱処理によって、n型窒化物半導体と金属層との密着性が良好となり、これら半導体と金属層との間の接触抵抗が低下する。
しかしながら、本発明者等が上記熱処理の状況を検討した結果、該熱処理の際に、Alの熱膨張係数(約23×10−6−1)と窒化物半導体の熱膨張係数(約6×10−6−1)との間の差が大きいために、温度変化により強いストレスが発生し、そのために、電極にヒロック(突起)やボイド(穴)などの変形が発生することが分かった。
このような変形はAl層のみからなるn電極だけに見られるものではなく、積層構造のn電極においては、Al層の上に積層された金属層(例えば、Al層とその上に設けたAu層との間での、AlとAuの相互拡散を防止するために設けられたバリア金属層)にも及び、ひどい場合にはバリア金属層に貫通孔が形成されることもある。
バリア金属層に貫通孔が生じると、Al層とAu層との間での相互拡散が著しくなるために、オーミック性の低下や、接触抵抗の増大が生じるとともに、溶融したAuや半田等との濡れ性の低下により、通電用ワイヤ等との接合性も低下する。
また、ヒロックやボイドは電極表面の荒れそのものであり、Auや半田等の金属材料や、銀ペースト等の導電性接着剤を接合材として行う、通電用ワイヤやリード電極との接合の強度を大きく低下させる。
特許文献2に記載された方法は、表面荒れを防止する方法であるが、表面荒れの原因をAlの融点が低いことにあると捉え、Al層形成後の熱処理工程において、Al層が受ける熱的影響を軽減するために、「中間層」などの保護層の構成を工夫するものであり、Al層の構成に着目して表面荒れを防止するものではない。
特開昭55−9442号公報 特開平10−247746号公報 特開平7−221103号公報
本発明の目的は、上記問題を解決し、Al(またはAl合金)層、バリア金属層、Au層を含む積層構造とされるオーミック電極に対して、低接触抵抗を維持しながらも、電極の表面状態を改善することにある。
本発明者等は、上記したとおり、熱処理によってAl層が変形する現象に着目し、これを抑制すべく鋭意研究した結果、Al層の厚さを特定の値に限定することによって、上記目的が達成され得ることを見出した。
即ち、本発明は、次の特徴を有するものである。
(1)n型窒化物半導体の表面に形成されたオーミック電極であって、当該電極は、
n型窒化物半導体に近い側から順に、Alおよび/またはAl合金を有してなる厚さ10nm〜70nmの第一層と、Pd、Ti、Nb、MoおよびWから選ばれる1以上の金属からなる第二層と、Auを有してなる第三層とを有する積層体として構成され、かつ、
n型窒化物半導体の表面に形成された状態で、該半導体との接触抵抗を低減させるための熱処理が施されたものであることを特徴とする、n型窒化物半導体用のオーミック電極。
(2)熱処理の温度が350〜600℃である、上記(1)記載のオーミック電極。
(3)第二層が、Pdからなる層である、上記(1)記載のオーミック電極。
(4)第三層が、Auからなる層である、上記(1)記載のオーミック電極。
(5)第三層が、Auからなる層とPtからなる層とを交互に積層してなる多層膜である、上記(1)記載のオーミック電極。
(6)上記多層膜の最上層がAu層である、上記(5)記載のオーミック電極。
(7)第一層の材料が、実質的にAlとNdとからなるAl−Nd合金であり、該Al−
Nd合金のNd含有量が0.05原子%〜10原子%である、上記(1)記載のオーミック電極。
(8)上記Al−Nd合金のNd含有量が0.7原子%〜10原子%である、上記(7)記載のオーミック電極。
(9)第一層が、n型窒化物半導体の表面のうちの電極が形成されるべき領域全体に対して、該半導体の表面を覆う被覆領域と、該半導体の表面を覆わない露出領域とを含むパターンとして形成されている、上記(1)記載のオーミック電極。
(10)第一層のパターンが、
(ア)電極が形成されるべき領域の中央部において、帯状の被覆領域と帯状の露出領域とが交互にストライプ状に配置され、電極が形成されるべき領域の外周縁部において被覆領域同士が連結したパターン、または、
(イ)電極が形成されるべき領域において被覆領域が蛇行しているパターン、または、
(ウ)電極が形成されるべき領域において、被覆領域が、帯状の露出領域によって分断さ
れたパターンである、
上記()記載のオーミック電極。
(11)n型窒化物半導体の表面上に、該半導体に近い側から順に、Alおよび/またはAl合金を有してなる厚さ10nm〜70nmの第一層と、Pd、Ti、Nb、MoおよびWから選ばれる1以上の金属からなる第二層と、Auを有してなる第三層とを有する積層体を形成する工程と、
前記n型窒化物半導体およびその表面上の積層体に対して、該半導体との接触抵抗を低減させるための熱処理を施す工程とを、
有することを特徴とする、n型窒化物半導体用のオーミック電極の製造方法。
(12)上記熱処理の温度が350〜600℃である、上記(11)記載の製造方法。
(13)第一層の材料が、実質的にAlとNdとからなるAl−Nd合金であり、該Al−Nd合金のNd含有量が0.05原子%〜10原子%であり、該第一層の形成方法が合金スパッタリングである、上記(11)記載の製造方法。
(14)上記熱処理が、上記Al−Nd合金に含まれるNdの一部を、Al4Nd金属間化合物として析出させるための熱処理を兼ねている、上記(13)記載の製造方法。
本発明では、n型窒化物半導体の表面上に、金属層を少なくとも3層含んだ積層体を電極構造として形成する。この3層のうち、n型窒化物半導体に最も近い層である第一層の材料は、Alおよび/またはAl合金を有してなる層である。
本発明では、この第一層の厚さを10nm〜70nmに限定し、接触抵抗を低減させるための熱処理(以下、単に「熱処理」という)を施す。
第一層の厚さをこの範囲に設定することで、本発明者等が問題として取り上げた熱処理時の電極変形が抑制され、しかも、n型窒化物半導体との低い接触抵抗は維持される。
このような電極変形の抑制効果が発生する詳しい理由は定かではないが、AlまたはAl合金と窒化物半導体との熱膨張差により発生するストレスの低減、あるいは、第一層ないしn電極全体の耐変形性の向上、等が生じている可能性が推定される。
また、本発明では、電極表面(第三層の表面)の荒れを抑制するために、第二層の材料の選択にも着目しており、第二層の材料としてPd、Ti、ニオブ(Nb)、モリブデン(Mo)およびタングステン(W)から選ばれる1以上の金属を用いることを好ましい態様としている。
AlまたはAl合金を有してなる第一層の厚さを上記範囲に設定し、更に、第二層の材料を上記金属材料で形成することによって、電極表面の荒れが抑制される現象が見出されており、その結果、ワイヤボンディング時のAuワイヤとの接合性や、フリップチップボンディング時に接合材として用いられるAu−Sn合金半田等のろう材や銀ペースト等の導電性接着材との接合性がより改善される。
以下に、本発明によるオーミック電極の構成を説明しながら、同時に、その製造方法を説明する。
図1は、本発明によるオーミック電極の一構成例を示した模式図であって、n型窒化物半導体2の表面2aにオーミック電極1が形成された状態を示している。当該オーミック電極1は、積層体(図1では3層構造)として構成され、該積層体には、n型窒化物半導体1の表面1aに近い側から順に、第一層11、第二層12、第三層13が少なくとも含まれている。
第一層11は、n型窒化物半導体とのオーミック性を有するAlおよび/またはAl合金を有してなり、厚さが10nm〜70nmに限定された層である。第二層12は、第一層11と第三層13とを隔てるためのバリア金属層であって、Pd、Ti、Nb、MoおよびWから選ばれる1以上の金属からなる層である。第三層13は、Auを有してなる層であり、当該オーミック電極全体の表層となる層である。これらの層間や第三層上には、必要に応じてさらなる他の層を加えてもよい。
当該電極は、n型窒化物半導体の表面に形成された状態で、該電極とn型窒化物半導体との間の接触抵抗をより低下させるための熱処理が施されたものであるが、第一層の厚さの限定によって、熱処理が施されても、変形が抑制された良好な電極となっている。
本発明でいう窒化物半導体とは、式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で決定される3族窒化物からなる化合物半導体である。
上記式中の組成比a、bを選択することによって、例えば、GaN、AlGaN、InGaN、AlInGaNなど、2元〜4元の任意の混晶が得られる。
なお、3族元素の一部をホウ素(B)、タリウム(Tl)等で置換することができ、また、Nの一部をリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)等で置換できる。
窒化物半導体にn型伝導性を与えるための不純物としては、ケイ素(Si)、ゲルマニウム(Ge)、炭素(C)、セレン(Se)、テルル(Te)などが挙げられる。
窒化物半導体結晶に含まれる転位の密度が低いほど、電極との接触抵抗が低減される。転位密度の低い結晶が得やすいのは、成分元素数の少ない2元結晶のGaN、次いで、3元結晶のAlGaN、InGaNである。
特に、窒化物半導体発光素子・受光素子において、素子構造上、n型コンタクト層として多用されるn型窒化物半導体としては、AlGa1-xN(0≦x≦0.5)、InGa1-yN(0≦y≦0.5)などが例示される。
電極を構成する積層体の形成方法は、概していずれの層の形成も、スパッタリング法、真空蒸着法(電子ビーム加熱式、抵抗加熱式)、メッキなどの、従来公知の成膜法を用いてよい。
第一層が〔n型窒化物半導体とのオーミック性を有するAlおよび/またはAl合金を有してなる層である〕とは、第一層が、純Alからなる単層であってもよく、n型窒化物半導体とオーミック接触し得るAl合金からなる単層であってもよく、また、該純Al層と該Al合金層との多層構造であってもよいことを意味する。
前記のようなAl合金としては、Alに対して、W、イットリウム(Y)、タンタル(Ta)、ニッケル(Ni)、Si、Ge,銅(Cu)、亜鉛(Zn)、マグネシウム(Mg)、マンガン(Mn)、ジルコニウム(Zr)、鉄(Fe)、Mo、Ti、ハフニウム(Hf)、Pd、Nb、Ti、Pt、コバルト(Co)、ベリリウム(Be)、リチウム(Li)、ランタン(La)、ネオジム(Nd)から選ばれる1種以上の金属元素が添加されたAl合金が挙げられる。
n型窒化物半導体とのオーミック性の観点から、添加される金属元素の量は、Alの仕事関数(4.28eV)を大きく変化させない量であることが望ましく、Al合金の仕事関数が4.4eV以下となるようにすることが好ましい。
ストレスマイグレーションを抑制するという理由から、Al−Nd系合金、Al−Ti系合金、Al−Cu系合金、Al−W−Y系合金、Al−Ta−Si系合金、Al−Fe−Si系合金、Al−Co−Si系合金、Al−Nd−Si系合金、Al−Ta−Ge系合金、Al−Ni−Y系合金、Al−Ti−Y系合金、Al−Zr−Y系合金、Al−Hf−Y系合金等が好ましい材料として挙げられる。
第一層の形成方法のなかでも特に、Al合金からなる層をn型窒化物半導体上に形成するための方法としては、例えば、溶解鋳造法、スプレーフォーミング法、粉末焼結法等の方法により作製される合金ターゲットや、各成分元素のチップを組み合わせた分割型ターゲットを用いた、合金スパッタリングが挙げられる。他の方法としては、上記例示した成膜法を適宜用いて純Al層と添加すべき他種金属からなる層とを積層状に成膜した後、熱処理を施してn型窒化物半導体上でAl合金とする方法(後述)などが挙げられる。
合金スパッタリングによれば、気相急冷によって非平衡固溶が可能となるために、他の方法により形成されるAl合金層と比べて、耐変形性の高いAl合金層を得ることが可能となる。即ち、合金スパッタリングを用いると、Alに添加する他種金属元素を、平衡状態での固溶限を超えて多量にAl中に強制固溶させることができるため、Al合金の固溶強化の程度を高くすることができる。
また、他種金属元素を強制固溶させたAl合金層を熱処理によって平衡状態に近づけると、強制固溶された元素が金属間化合物等の形態でAl合金中の粒界/粒内に析出して析出強化が生じる。
このような強化作用は、ストレスによる変形への耐性をAl合金膜に付与すると考えられることから、合金スパッタリングと熱処理との組合わせはAl合金層の好ましい形成方法として推奨される。
第一層に用いるAl合金として、特に好ましいのは、実質的にAlとNdの2元素からなり、Ndの含有量が0.05原子%〜10原子%の、Al−Nd合金である。
「実質的」とは、製造工程等に由来する不可避不純物を除いては、AlおよびNdの2元素のみ含有する合金であることを意味している。
前記Al−Nd合金のなかでも、特に、合金スパッタリングによってNdを強制固溶した膜を形成後、熱処理によってNdの一部をAlNd金属間化合物として析出させたAl−Nd合金膜は、析出強化によって耐変形性が向上する一方、Ndが固溶した領域ではNdの含有量が低くなるために、膜全体としては、純Alに類似した電気的・光学的特性を示し、良好な電気伝導性と、近紫外〜可視光波長領域における良好な光反射性を有する。そのため、窒化物半導体を用いた発光素子のn電極の材料として、好適に用いることができる。このようなAl−Nd合金としては、Ndの含有量が0.7原子%(これは平衡状態の固溶限以上の濃度である)以上のものが好ましく、特に、Ndの含有量を約2原子%(1.8原子%〜2.2原子%)としたものが好ましい。
合金スパッタリング後にNdの一部をAlNd金属間化合物として析出させるための上記熱処理の温度は、300℃以上、より好ましくは400℃以上である。この熱処理は、オーミック電極の接触抵抗を低減させるための熱処理と兼用させることができる。
上記した、純Al層と他種金属層とを積層状に成膜した後に熱処理を施してAl合金とする方法の具体例としては、電子ビーム蒸着法によって、厚さ10nm〜70nmの純Al層と、厚さ0.1nm〜10nmの純Ti層とを交互に積層した多層膜を作製し、この多層膜を300℃以上の温度で熱処理することによって、Al−Ti合金膜とする方法が例示される。この場合には、純Al層と純Ti層とからなる多層膜の総厚さを、10〜70nmに形成すればよい。
本発明では、第一層の厚さを10〜70nmに限定することが重要である。第一層のより好ましい厚さは10〜50nmであり、特に好ましい厚さは10〜30nmである。
第一層の厚さが70nmよりも厚いと、従来のn電極のように、窒化物半導体との熱膨張係数差に起因して、熱処理により発生するストレスにより、ヒロックやボイドなどの変形が発生し易くなる。また、厚さが10nmよりも薄いと、成膜した時点でAl(またはAl合金)層が島状となり、熱処理時にAl(またはAl合金)と上層金属が合金化し易くなるため、あるいは上層金属がAl(またはAl合金)層と窒化物半導体の界面に拡散し易くなるため、オーミック性が低下したり、接触抵抗が高くなる。
第一層の厚さが50〜70nmでは、ワイヤボンディングやフリップチップボンディングに用いられる各種接合材との接合性の低下や、n型窒化物半導体とのオーミック性の低下は殆どなく好ましいが、より薄くした場合と比較すると、熱処理後の電極膜表面に僅かながら起伏が観察される場合がある。
よって、第一層自体の変形を抑制するだけでなく、電極表面の平滑性を維持する点から、より好ましい第一層の厚さは50nm以下であり、更に、成膜時間の短縮と使用材料量の削減を行い得る点からは、10〜30nmが最も好ましい層厚となる。
n電極に対するワイヤボンディングやフリップチップボンディングにおいて、電極面とワイヤまたは接合材との接合強度が十分となるように両者の接触面積を確保するため、また、該工程における作業性・歩留りを良好にするために、分断前の段階においてウエハ面を見たときのn電極の大きさは、直径50μm〜100μm程度の円を内部に包含し得る大きさとすることが望ましい。
ところで、n電極がこのような大きさに形成されるために、第一層(Al、Al合金)とn型窒化物半導体との熱膨張係数差により発生するストレスのn電極面全体での総和はかなり大きくなる。従来のAlからなるn電極で電極膜の変形の程度が大きかったことの一因には、この大きなストレスが強度の弱い部分に集中していたこともあったと考えられる。
上記の問題を軽減するために、本発明のn電極では、第一層をn型窒化物半導体の表面に形成するに際し、電極が形成されるべき領域(本来n電極が形成される領域、即ち、従来のn電極の最外形によって規定される領域。以下、「n電極領域」ともいう)全体に対して、第一層を一様に形成するのではなく、該n電極領域に、該半導体の表面を覆う被覆領域と、該半導体の表面を覆わずに露出させる露出領域とが含まれるように、第一層をパターン化して形成する態様を好ましい態様の一つとして推奨する。この態様が、上記(9)の態様である。
より具体的に説明すると、図2(a)に第一層の形成パターンの一例を示し、そのA−A断面を図2(b)に示すように、当該態様は、n型窒化物半導体2の表面を第一層11で覆った被覆領域e1と、n型窒化物半導体2の表面を覆わずに露出させた露出領域e2とが、n電極領域e内に混在するように、第一層11をn電極領域eにパターン化して形成する態様である。n電極領域eは、従来ではその領域内には露出領域が無く、一様に電極によって覆われていた領域である。
図2では、説明のために、n電極領域eの外周形状を方形としているが、図4の例のように、n電極領域の外周形状に限定はなく、素子にとって、最も好ましい形状として適宜決定すればよい。
上記(9)の態様のように第一層をパターン化して形成すると、露出領域では、第一層と窒化物半導体との熱膨張係数差に起因するストレスが発生しないとともに、この露出領域によって、被覆領域で発生したストレスの伝播が遮断されるために、強度の低い部位に集中するストレスが小さくなる。そのため、該ストレスによる電極の変形が抑制されることになる。
上記(9)の態様における第一層の形成パターンに限定はないが、第一層と窒化物半導体との間に生じるストレスを効果的に遮断し、しかもできるだけ多くの被覆領域を確保する点からは、露出領域を細長い帯状とする態様が好ましい。
このような態様としては、
(ア)図2(a)に示すように、n電極領域eの中央部において、被覆領域e1と、露出領域e2とが交互にストライプ状を呈し、外周縁部において被覆領域同士が連結されたパターン(クシ型パターンや格子状のパターンをも含む)、
(イ)図3(a)に示すように、被覆領域e1が蛇行するパターン(図3(a)の例を換言すると、n電極領域eの中央部においては、被覆領域e1と、露出領域e2とが交互に配置されてストライプ状を呈し、被覆領域が蛇行パターンを描くように外周縁部において被覆領域e1同士が交互に連結されたパターン)、
(ウ)図3(b)に例示するように、被覆領域e1が、帯状の露出領域e2によって分断されたパターン等が例示される。
また、これらのパターンが部分的に混在するものであってもよい。
上記(ア)の態様における露出領域の形状は、図2(a)に示すような直線的な帯状の他、曲線的(滑らかな曲線、折れ曲がった曲線)な帯状であってもよい。また、変形態様として、帯状の露出領域がひとつの環状領域、あるいは同心円状に多重化された複数の環状領域をなすパターンや、帯状の露出領域が渦巻き状をなすパターンや、放射状に配置されたパターンであってもよいし、帯状領域が分岐を有していてもよい。これらのパターンでは、被覆領域の形状は必ずしも帯状ではない。被覆領域に囲まれて孤立した露出領域の数は任意である。
上記(イ)、(ウ)の態様における露出領域の形状も、上記(ア)の態様と同様である。
(ウ)の態様において、帯状の露出領域により分断された被覆領域の数も任意である。
被覆領域、露出領域の、帯状以外の形状としては、円形、三角形、四角形、多角形、不定形等が例示される。
いずれの態様においても、露出領域はオーミック接合が形成されないか、または、オーミック接合が形成されても、被覆領域と比較してn型半導体との接触抵抗の高い領域となるために、露出領域を必要以上に広く取ると素子の動作電圧が高くなる傾向がある。そのため、n電極領域eの面積に占める露出領域e2の面積の割合は、好ましくは、20%以下、より好ましくは10%以下、更に好ましくは5%以下である。
第一層をこのように形成する方法としては、通常のフォトリソグラフィとエッチングを用いた、電極のパターニング技術を適用することができる。
なお、本発明のこの態様においては、後述する第二層および第三層は、第一層の被覆領域とちょうど重なるように、第一層の被覆領域と同一のパターンに形成してもよいし、もしくは、n電極領域を一様に覆うように形成してもよい。あるいは、第二層は第一層の被覆領域と同一のパターンとし、第三層はn電極領域を一様に覆うように形成してもよい。
第二層は、第一層(Al、Al合金)、第三層(Au)のいずれの金属よりも融点の高い金属で形成することが好ましく、例えばPd、Ti、Nb、MoおよびWから選ばれる1以上の金属が挙げられ、これらの金属単独の層であっても、これらの金属同士による合金層であってもよいし、また、これらの単独層や合金層が積層されてなる多層膜であってもよい。
但し、高融点金属であれば、どのような金属であっても良いということはなく、本発明者等の研究によれば、Rh、Ptなどは良好な結果が得られる材料ではない。
本発明で用いる第二層の材料のうち、Pdは、従来のn電極のバリア金属層材料としては特に注目されていない材料であるが、第一層と第三層との間に介在させることによって、第三層表面の変形を効果的に抑制できることがわかった。
第二層の厚さは、10〜300nmが好ましい。10nm以下では、第二層を成膜した際に、膜が島状となる場合があるために、熱処理時にAlとAuの反応(相互拡散)を防ぐ事ができない場合があるからである。また、300nmより厚くしても効果は変わらないために、材料使用量を抑えることと、製造効率向上の観点から、300nm以下とすることが好ましい。
第二層は、第一層の上面に一致して重なるように、第一層上へ積層してもよいし、または、第一層の上面のみならず、側面をも覆うように形成してもよい。
第三層は、Auを有してなる層である。即ち、第三層は、Auだけからなる単一層であっても、Au層と他の好ましい金属層との多層構造であってもよい。多層構造の場合は、その最上層がAu層であることが好ましい。また、その最下層がAu層であることも好ましい態様である。
第三層の厚さは、ワイヤボンディングやフリップチップボンディングの工程、あるいは素子分離前のチップ検査工程において受ける衝撃に耐えられ、素子特性に大きな影響が生じないようにできる厚さであればよく、50nm〜2000nm、特に100nm〜1000nmが好ましい厚さである。
第三層の厚さを100nm〜1000nmとすると、バリア金属層の金属がAu層の表面に拡散し難くなるために、ワイヤボンディング時やフリップチップボンディング時の接合材である溶融されたAuや半田等のろう材に対する表面の濡れ性が良くなり、接合性向上のために好ましい。
第三層は、第二層の上面に一致して重なるように第二層上へ積層してもよいし、下層(第一層、第二層)の側面をも覆うように形成してもよい。第三層が下層の側面を覆う場合には、第二層が第一層の側面を覆っている態様、覆っていない態様がある。第三層によって下層の側面を覆うと該下層の側面における酸化等の劣化が抑制される。
n電極を構成する積層体は、第一層、第二層、第三層を直接的に積層した3層構造とすることが好ましいが、必要に応じて、n型窒化物半導体と第一層との間、各層の間、第三層の上に、種々の機能層を設けて多層構造としてもよい。
また、第一層、第二層、第三層のそれぞれの層の内部に組成の変化した層を含ませ、各層を多層構造や組成傾斜した層としてもよい。
特に、フリップチップボンディング時のように、Au−Sn合金半田等のろう材を用いてn電極とリード電極等を接合する場合には、第一層、第二層および第三層が夫々単層からなる3層構造のn電極では、第一層のAlまたはAl合金が、第二層のバリア金属および第三層のAuとともにろう材に吸われ、最終的に電極層の一部または全部が消失してしまう現象が生じることがあるが、第三層を、Au層が最表面層となるように、Au層とPt層を交互に積層してなる多層膜構造とすると、この現象が抑制されるので好ましい。
かかる多層膜の最小単位はAu/Pt/Auの3層構造であるが、多層膜中のPt層の層数が3層以上となるようなPt/Auによる交互の積層構造とすれば、上記現象が十分に抑制できる。なお、この構成において、Au層とPt層との間に、更にAuよりも融点の高い金属からなる層が挿入されてもよい。
接触抵抗を低減させるための熱処理は、350〜600℃で行うことが好ましい。
熱処理温度が350℃よりも低いと、n型窒化物半導体との接触抵抗が高くなる傾向があり、600℃よりも高いと、熱膨張係数差に起因して発生するストレスが極めて大きくなる他、Alの融点に近い温度であるためにストレスマイグレーションが著しくなり、表面荒れの抑制が難しくなる傾向がある。
熱処理法自体は公知の方法を用いてよい。例えば、発光素子の製造プロセスでは、基板上に窒化物半導体層を形成し、所定の位置に電極を積層した後、抵抗加熱型の熱処理炉やランプ加熱炉(ラピッドサーマルアニール装置:RTA装置とも呼ばれる)において、例えば不活性ガス中、400℃で3minの熱処理を行うなどの処理法が挙げられる。
なお、該熱処理の工程は、オーミック電極の接触抵抗低下ための熱処理として専用に行ってもよいが、他のプロセス(例えば絶縁保護膜の形成)の際の加熱を熱処理として兼用してもよい。
熱処理の時間は、例えば、350℃以上の温度で1分間以上保持すればよい。その間の温度の変動は問わない。
熱処理時の雰囲気に特に制限はないが、これは、第三層がAuからなるために、酸化を受け難いからである。特に、電極の端部に第一層や第二層が露出しており、露出した第一層や第二層の端部の酸化を抑制することが望ましい場合などには、窒素、希ガス等の不活性ガス雰囲気を用いることが好ましい。
図4(a)、(b)は、本発明に係るオーミック電極を、LEDのn電極として形成した場合の、電極表面を拡大した微分干渉顕微鏡写真である。
図4(a)はAl層の厚さを50nmとした場合の例、図4(b)はAl層の厚さを100nmとした場合の例であって、それぞれ、Al層の上に、厚さ100nmのPd層、厚さ500nmのAu層を積層し、500℃で5分間の熱処理を行ったものである。電極の幅(紙面の左右方向の幅)は110μmである。
写真に明らかに現れているとおり、図4(a)の態様では、電極表面が平滑となっているが、図4(b)の態様では、電極表面に一様な凹凸が生じて梨地状の粗面となっており、電極表面の平滑性が失われている。
実施例1
本実施例では、n型窒化物半導体層としてn型GaN層を成長し、その上に、第一層(Al)、第二層(Pd)、第三層(Au)からなる3層構造の電極を形成し、熱処理を施して、オーミック電極のサンプルとし、その品質、特性を評価した。
尚、第一層の厚さを種々に変更することによって、本発明による第一層の厚さの限定が臨界的意義を有するものであることを確かめた。
直径2インチ、厚さ400μmのサファイア基板を10枚用意し、それぞれの表面に、400℃で成長したGaNからなる低温バッファ層を介して、Siをドープしたn型GaN結晶層を、成長温度1000℃で3μm成長させ、半導体ウエハ試料とした。
半導体ウエハ試料の表面に、所定の電極パターン(後述)を開口部として形成したフォトレジスト膜を形成した。フォトレジスト膜のパターニングは通常のフォトリソグラフィ技術によった。この半導体ウエハ試料を電子ビーム蒸着装置内にセットし、各試料毎に、Al層厚を下記のように変えた第一層と、厚さ50nmのPd層からなる第二層と、厚さ400nmのAu層からなる第三層とを順に成膜した。
各試料のAl層の厚さは、0.5nm、3nm、8nm、10nm、30nm、50nm、70nm、75nm、80nm、100nmである。
電極層の形成後、フォトレジスト膜をリフトオフすることにより、ウエハ面を見たときの個々の電極形状が直径100μmの円形で、該円形の電極が中心間ピッチ350μmで50×50の正方行列状に配列された、電極パターンを得た。
その後、試料をRTA装置内に配置し、窒素雰囲気中にて、450℃で1分間の熱処理(アニーリング)を行った。
〔オーミック性についての評価〕
上記パターンに配列されたオーミック電極の、全ての隣接する対の間でI−V(電流−電圧)特性を測定した。測定時の電流値の範囲は、0〜20mAとした。
第一層の厚さを10nm〜100nmとした試料は、いずれの電極間で測定したI−V特性も直線的となり、これより電極はオーミック性となっていることがわかった。また、電流値が20mAのときの電圧は、いずれの電極対間においても0.15Vであった。
一方、第一層の厚さを8nm、3nm、0.5nmとした試料では、いずれもI−V(電流−電圧)特性はS字的な形を示しており、このことから、電極はオーミック性となっていないことがわかった。また、電流値が20mAのときの電圧は、第一層の厚さが8nmの試料では0.3V、3nmの試料では0.4V、0.5nmの試料では0.7Vとなり、第一層の厚さが10nm未満のときには、第一層が薄い試料ほど、電圧が高くなった。
以上の結果から、オーミック性のn電極を得るには、Alからなる第一層の厚さを10nm以上とする必要があること、また、熱処理によって接触抵抗を低下させるうえでも、第一層の厚さを10nm以上とすることが好ましいことがわかった。
〔電極表面の粗さについての評価〕
微分干渉顕微鏡を用いて電極表面を観察したところ、第一層の厚さが70nm以下の試料については、Au表面は平滑であり、金属光沢を示していた。
これに対して、第一層の厚さが70nmを越える試料では、Au表面は一様に微細な梨地状の凹凸面となっており、Auの金属光沢が鈍くなっていた。
表面粗さ計によって、電極表面(第三層表面)の粗さを測定し、第一層の厚さと電極表面との関係を調べた。
該表面粗さ計は、(株)アルバック製の触針式表面形状測定器(商品名DEKTAK)であって、所定の領域内の表面粗さを高低差として計測し得るものである。
各半導体ウエハ試料に形成した円形の電極全てについて、表面粗さを測定したところ、該領域内の最大高低差は、第一層の厚さに対する最大高低差を(第一層の厚さ:最大高低差)で表すとして、次のとおりであった。
(0.5nm:30Å)、(3nm:30Å)、(8nm:30Å)、(10nm:30Å)、(30nm:50Å)、(50nm:70Å)、(70nm:100Å)、(80nm:150Å)、(100nm:250Å)。
〔ワイヤボンディング性についての評価〕
各半導体ウエハ試料のサファイア基板を厚さ100μmとなるまで研磨し、スクライビングによって電極毎にチップ状に分離し、電極試料とした。電極試料をTo−18ステム台にダイボンドし、ワイヤボンダを用いてAuワイヤをボンディングしたときの、ボンディング性の良否を判定するワイヤボンディングテストを行った。
1つの半導体ウエハから得た電極試料のうち、50個についてワイヤボンディングテストを行ったところ、第一層の厚さが70nm以下の試料については、ワイヤボンディング操作に障害はなく、接続部分の外観も良好であった。また、これら良好であった試料における、Auワイヤと電極の密着性を評価するために、Auワイヤのプルテストを行ったところ、断線強度はすべて15g以上であった。
これに対して、第一層の厚さが80nmの試料については、50個中42個が接続可能であったが、残りの8個はAuワイヤが接続できなかった。また、第一層の厚さが100nmの試料については、50個中35個だけが接続可能であった。また、Auワイヤのプルテストを行ったところ、第一層の厚さが70nmを越える試料については、断線強度は1〜5gであり、断線個所はいずれも電極表面とAuワイヤとの接合界面であった。
以上の結果から、電極表面の粗さ、それに関連したワイヤボンディング性については、第一層の厚さを70nm以下とするのが好ましいことがわかった。
上記のオーミック性および接触抵抗についての評価、電極表面の粗さ、ワイヤボンディング性についての評価を総合すると、第一層の厚さは10〜70nmが好ましいことがわかった。
また、ウェハ上の素子の電気特性を自動測定する装置であるオートプローバを用いて、電極の表面状態が電極の画像認識に与える影響を調べたところ、表面粗さが小さい電極ほど光の反射率がよく、画像認識が容易であることが判明した。このことから、自動測定装置による測定の際に電極の画像認識を容易にして測定エラーを減らすためには、表面粗さが小さくなるように、第一層を10〜50nmとすることがより好ましく、10〜30nmとすることが更に好ましい。
実施例2
Pdの代わりにTi、Nb、MoまたはWのいずれかを用いたこと以外は実施例1と同様にして電極を形成した半導体ウエハ試料および電極試料を作製し、オーミック性および接触抵抗についての評価、電極表面の粗さ、ワイヤボンディング性についての評価を行った。表面粗さが若干大きくなったことを除き、実施例1と同様の結果が得られた。
比較例
第一層の厚さを30nmとし、第二層の材料としてRhを用いたこと以外は、実施例1と同様にして電極を形成した半導体ウエハ試料を製作し、評価を行った。
I−V(電流−電圧)特性は直線的となり、電極はオーミック性となっていた。また、電極間に20mAの電流を流した時の電極間の電圧は、0.15Vであり、接触抵抗の点でも、良好であった。
しかし、微分干渉顕微鏡で電極表面を観察するとAu表面の金属光沢は鈍く、微細な凹凸に覆われたような面となっており、更には、部分的に大きな盛り上がりが形成されていた。微細な凹凸部分を、実施例1と同様に、表面粗さ計によって測定したところ、最大高低差は2000Åにもなっていた。
前記の大きな盛り上がり部分の組成を分析したところ、Al、Rh、Auが検出された。この結果から、この部分では相互拡散による合金化が激しく生じたと考えられる。
また、実施例と同様に、半導体ウエハ試料を分断して得た電極試料についてワイヤボンディングテストを行った結果、測定した50個中、Auワイヤの接続が可能だったのは5個のみであった。Auワイヤを接合できた試料に対して、Auワイヤのプルテストを行ったところ、断線強度は2g未満であり、断線個所は電極表面とAuワイヤとの接合界面であった。
以上のように、本発明のオーミック電極は、Al(またはAl合金)層、バリア金属層、Au層を含む積層構造を有しており、Al層の厚さを10〜70μmの範囲に設定することによって、窒化物半導体とのオーミック性および低接触抵抗、ならびに、滑らかで光沢のある電極の表面状態と、それに伴う良好なワイヤボンディング性を実現することができた。
本発明によるオーミック電極の構造の一例を示した説明図である。ハッチングは、領域を区別する目的で、適宜施している(他の図も同様である)。 本発明によるオーミック電極の構造の好ましい態様の一例として、第一層の形成パターンを模式的に示す図である。 図2の態様における、第一層のその他の形成パターンを模式的に示す図である。 本願発明によるオーミック電極の電極表面を撮影した顕微鏡写真である。
符号の説明
1 オーミック電極
11 第一層
12 第二層
13 第三層
2 n型窒化物半導体
2a n型窒化物半導体の表面

Claims (2)

  1. n型窒化物半導体の表面に形成されたオーミック電極であって、当該電極は、
    n型窒化物半導体に近い側から順に、Alおよび/またはAl合金を有してなる厚さ10nm〜70nmの第一層と、Pd、Ti、Nb、MoおよびWから選ばれる1以上の金属からなる第二層と、Auを有してなる第三層とを有する積層体として構成され、かつ、
    n型窒化物半導体の表面に形成された状態で、該半導体との接触抵抗を低減させるための熱処理が施されたものであり、
    前記第一層は、n型窒化物半導体の表面のうちの電極が形成されるべき領域全体に対して、該半導体の表面を覆う被覆領域と、該半導体の表面を覆わない露出領域とを含むパターンとして形成されており、
    前記パターンには、前記露出領域が前記被覆領域に両側を挟まれて帯状を呈している部分が含まれており、
    前記第三層は前記電極が形成されるべき領域を一様に覆っている、
    ことを特徴とする、n型窒化物半導体用のオーミック電極。
  2. 前記第一層のパターンが、
    (ア)電極が形成されるべき領域の中央部において、帯状の被覆領域と帯状の露出領域とが交互にストライプ状に配置され、電極が形成されるべき領域の外周縁部において被覆領域同士が連結したパターン、または、
    (イ)電極が形成されるべき領域において被覆領域が蛇行しているパターン、または、
    (ウ)電極が形成されるべき領域において、被覆領域が、帯状の露出領域によって分断されたパターンである、
    請求項1記載のオーミック電極。
JP2004238811A 2004-08-18 2004-08-18 n型窒化物半導体用のオーミック電極およびその製造方法 Expired - Fee Related JP4733371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004238811A JP4733371B2 (ja) 2004-08-18 2004-08-18 n型窒化物半導体用のオーミック電極およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004238811A JP4733371B2 (ja) 2004-08-18 2004-08-18 n型窒化物半導体用のオーミック電極およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006059933A JP2006059933A (ja) 2006-03-02
JP4733371B2 true JP4733371B2 (ja) 2011-07-27

Family

ID=36107167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004238811A Expired - Fee Related JP4733371B2 (ja) 2004-08-18 2004-08-18 n型窒化物半導体用のオーミック電極およびその製造方法

Country Status (1)

Country Link
JP (1) JP4733371B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008069429A1 (en) * 2006-12-04 2008-06-12 Postech Academy-Industry Foundation Ohmic electrode and method thereof, semiconductor light emitting element having this
KR100845037B1 (ko) 2006-08-02 2008-07-09 포항공과대학교 산학협력단 오믹 전극 및 그 형성 방법, 이를 구비하는 반도체 발광소자
JP2008172078A (ja) * 2007-01-12 2008-07-24 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US20080237650A1 (en) * 2007-03-30 2008-10-02 Matsushita Electric Industrial Co., Ltd. Electrode structure for fringe field charge injection
CN101779273B (zh) * 2007-07-24 2012-10-10 住友化学株式会社 半导体器件,半导体器件制造方法,高载流子迁移率晶体管和发光器件
JP2009124033A (ja) * 2007-11-16 2009-06-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP5289791B2 (ja) 2008-02-18 2013-09-11 日本オクラロ株式会社 窒化物半導体発光装置及びその製造方法
JP5085369B2 (ja) 2008-02-18 2012-11-28 日本オクラロ株式会社 窒化物半導体発光装置及びその製造方法
JP5401802B2 (ja) * 2008-02-22 2014-01-29 日本電気株式会社 窒化物半導体装置のオーム性電極
JP2010067858A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US20110140173A1 (en) * 2009-12-16 2011-06-16 National Semiconductor Corporation Low OHMIC contacts containing germanium for gallium nitride or other nitride-based power devices
KR101703861B1 (ko) * 2010-02-03 2017-02-22 엘지전자 주식회사 질화물계 발광 소자
US20110291147A1 (en) 2010-05-25 2011-12-01 Yongjun Jeff Hu Ohmic contacts for semiconductor structures
JP5533573B2 (ja) * 2010-11-10 2014-06-25 日亜化学工業株式会社 半導体素子
JP5734935B2 (ja) 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法
WO2015046144A1 (ja) * 2013-09-30 2015-04-02 日本軽金属株式会社 半導体素子、スパッタリングターゲット材及び半導体装置
JP6237553B2 (ja) * 2014-09-24 2017-11-29 豊田合成株式会社 半導体装置およびその製造方法
US9673368B2 (en) 2015-05-11 2017-06-06 Lg Innotek Co., Ltd. Light emitting device having first and second electrodes on one side of a light emitting structure
KR102328472B1 (ko) * 2015-05-11 2021-11-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 오믹 접합 및 이를 포함하는 발광 소자
CN114725264A (zh) * 2016-11-03 2022-07-08 苏州乐琻半导体有限公司 半导体器件和包括该半导体器件的半导体器件封装
KR102577879B1 (ko) * 2016-11-09 2023-09-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP7076092B2 (ja) * 2018-01-19 2022-05-27 旭化成株式会社 紫外線受光素子及び紫外線受光素子の製造方法
JP7068577B2 (ja) * 2018-03-28 2022-05-17 日亜化学工業株式会社 窒化物半導体発光素子
US10992100B2 (en) * 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111128710A (zh) * 2020-01-15 2020-05-08 桂林理工大学 GaN HEMT无金低粗糙度欧姆接触电极的制备方法
CN115706156A (zh) * 2021-08-10 2023-02-17 华为技术有限公司 一种半导体器件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH08274372A (ja) * 1995-03-31 1996-10-18 Toyoda Gosei Co Ltd 3族窒化物半導体発光素子
JP2000277793A (ja) * 1999-03-25 2000-10-06 Nippon Telegr & Teleph Corp <Ntt> 半導体用接触電極
JP2002016311A (ja) * 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
JP2002368202A (ja) * 2001-06-07 2002-12-20 Canon Inc 半導体装置、撮像装置、放射線検出装置及び放射線検出システム
JP4023121B2 (ja) * 2001-09-06 2007-12-19 豊田合成株式会社 n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法
JP2004140052A (ja) * 2002-10-16 2004-05-13 Sanyo Electric Co Ltd 電極構造およびその製造方法

Also Published As

Publication number Publication date
JP2006059933A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
JP4733371B2 (ja) n型窒化物半導体用のオーミック電極およびその製造方法
US6800501B2 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
JP5045336B2 (ja) 半導体発光素子
JP4956902B2 (ja) GaN系発光ダイオードおよびそれを用いた発光装置
US20040104395A1 (en) Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
JP4449405B2 (ja) 窒化物半導体発光素子およびその製造方法
WO2006004042A1 (ja) 半導体発光素子及びその製造方法
JP4678211B2 (ja) 発光装置
US8728843B2 (en) Nitride semiconductor light emitting element and method for manufacturing same
JP2008147294A (ja) 電子デバイス
KR100538199B1 (ko) Ⅲ족 질화물계 화합물 반도체 장치를 제조하는 방법
US20040232429A1 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
US6653215B1 (en) Contact to n-GaN with Au termination
JP2014236043A (ja) 半導体装置およびその製造方法
JP3582349B2 (ja) 窒化ガリウム系化合物半導体素子
JP6890707B1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP3654037B2 (ja) オーミック電極とその製造方法、および半導体装置
JP6407355B2 (ja) 半導体装置およびその製造方法
JP3846491B2 (ja) 窒化ガリウム系化合物半導体素子
JP2013243241A (ja) 半導体発光素子
JP2006032863A (ja) n型窒化物半導体層用の電極、その製造方法およびそれを有する発光素子
JP5471882B2 (ja) 半導体素子
JPH04186729A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100317

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100409

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100702

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees