JP2002368202A - 半導体装置、撮像装置、放射線検出装置及び放射線検出システム - Google Patents

Abstract

(57)【要約】 【課題】 配線抵抗を低くし、信号遅延を軽減する。 【解決手段】 絶縁基板１０１上に薄膜トランジスタを
有する画素を複数配列した半導体装置において、薄膜ト
ランジスタのゲート電極１１４″とゲート配線１１４の
少なくとも一方、又は／及びソース・ドレイン電極は、
Ａｌ−Ｎｄ（アルミニオジウム）合金、ＡｌとＡｌ−Ｎ
ｄ（アルミニオジウム）合金とを積層した構成、Ａｌ−
Ｎｄ（アルミニオジウム）合金とＡｌとを積層した構成
である。入射する放射線を電気信号に変換する変換体
と、該変換体からの該電気信号を転送するための、請求
項１から１０のいずれか１項に記載の半導体装置の薄膜
トランジスタと、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁基板上に薄膜
トランジスタを有する画素を複数配列した半導体装置、
撮像装置、放射線検出装置及び放射線検出システムに係
わり、放射線検出装置、放射線検出システム、及び放射
線検出装置などに用いられる薄膜トランジスタ(Thin Fi
lm Transistor、以下ＴＦＴと略す)を有する画素を複数
配列したＸ線検出器の構成に好適に用いられるものであ
る。

【０００２】特に、一対の薄膜トランジスタ（ＴＦＴ）
と光電変換素子とが複数配置された光センサーアレー基
板を有する撮像装置、あるいはこの光センサーアレー基
板上に、入射した放射線を該光電変換素子が検知可能な
光に変換するシンチレーター層を設けてなる放射線検出
装置及び放射線検出システムの構成に関する。

【０００３】または、直接Ｘ線をキャリア（エレクトロ
ンもしくはホール）に変換する放射線直接変換層（シン
チレーター層）を設けてなる放射線検出装置及び放射線
検出システムの構成に関するものである。

【０００４】

【従来の技術】図１６（Ａ）は本発明の従来例を示す模
式的な断面図であり、図１６（Ｂ）は本発明の従来例を
示す模式的な平面図である。図１６（Ａ）は、図１６
（Ｂ）上の破線Ａ−Ａ′の断面図を示している。図１６
（Ａ）は各々複数のＴＦＴと複数の光電変換素子を有す
るＸ線検出器の１画素の模式的な断面図を示している。

【０００５】次に、光センサーアレーの作製方法につい
て説明する。従来例は、逆スタガ型で、ＴＦＴ部１０７
と光電変換部１０８を同時に同一基板上に形成される場
合を示している。

【０００６】１． まず、絶縁基板（例えば、ガラス基
板）１０１上にゲートメタル（Ａｌ，Ｃｒ等）をスパッ
タ法・蒸着法等により成膜して、フォトリソグラフィ工
程によりパターニング、及びエッチングし、ゲート配線
部１０２、光電変換部の下部電極部１０２′、ゲート電
極部１０２″を形成する。エッチングには、ウエットエ
ッチングとドライエッチングの両方が使用される。

【０００７】２． 次に、ゲート絶縁膜（ＳｉＮ、Ｓｉ
Ｏ_２等）１０３をシラン、アンモニア、水素、ＴＥＯＳ
等を原料ガスとするプラズマＣＶＤ(Chemical Vapor De
position)法により形成する。

【０００８】３． アモルファスシリコン（ａ−Ｓｉ：
Ｈ）、ポリシリコン等を用いた半導体層（Ｉ層）１０４
をシランと水素を原料ガスとするプラズマＣＶＤ法によ
り連続成膜する。この時、半導体層で光を十分な電気に
変換するため半導体層（Ｉ層）を厚く（例えば、４００
０Å〜１００００Å）成膜する。

【０００９】４． 次いで、オーミックコンタクト層
（ｎ⁺層）１０５をプラズマＣＶＤ法により連続成膜す
る。オーミックコンタクト層としては、成膜中にホスフ
ィン（ＰＨ_３）等をドーピングガスとして導入し、シラ
ンと水素を原料ガスとして作られるアモルファスシリコ
ンや微結晶シリコン（μｃ−Ｓｉ）が用いられる。

【００１０】５． スパッタ法により配線メタル（Ａ
ｌ，Ｃｒ等）を成膜して、エッチングによりソース電極
１０９、ドレイン電極１０６、信号線１１３、駆動配線
１１０を形成する。信号線１１３は、ドレイン電極１０
６につながっている。

【００１１】６． さらに、その上部にデバイス特性の
安定化のためにＳＩＮ、ＰＩ等の保護層１１２を介して
ＧＯＳ（Gd_２・O_２・S（ガドリウム・オキサイド・サル
ファー））、ＣｓＩ等のＸ線を光に変換する蛍光体層
（シンチレーター層、不図示）が形成される。

【００１２】この時、Ｘ線入射は、図中矢印方向１１１
より入射し、蛍光体層（シンチレーター層、不図示）に
て可視光等の光に変換され、その変換光を光電変換部１
０８の半導体層１０４が読み取る。

【００１３】

【発明が解決しようとする課題】しかしながら、ゲート
メタルにＣｒを使用すると、配線抵抗が高く（比抵抗が
約２５μΩｃｍ）なり、信号遅延が発生するという問題
があり、動作速度の向上が難しく、センサーパネルを大
型化することが困難となる。また、抵抗を下げるために
配線幅を広げると、光電変換部の面積が狭くなるため開
口率が低下し、感度が低下する。

【００１４】さらに、感度を上げるために、ゲート絶縁
膜を薄くする方法もある。しかしながら、ゲート配線の
低抵抗化のため膜厚を厚くすると、ゲート配線部とゲー
ト電極部の両方の膜厚が厚くなり、その結果ゲート電極
部の絶縁耐圧が低下する。

【００１５】また、ゲートメタルにＡｌを使用すると、
配線抵抗は低い（比抵抗が約３μΩｃｍ）が、耐熱性が
低いという問題があり、製造プロセスで受ける熱履歴に
より、ヒロック・ホイスカー等が発生し、歩留まりが低
下する問題を引き起こす。Ａｌを使用する場合には、陽
極酸化によりＡｌ表面に酸化アルミを形成してヒロック
・ホイスカー等の発生を抑制する方法も考えられるが、
工程数が増えコストアップにつながる。

【００１６】上述した課題は、ソース・ドレイン電極及
び配線にもあり、例えば、ソース・ドレイン電極及び配
線にＡｌを使用すると、配線抵抗は低い（比抵抗が約３
μΩｃｍ）が、耐熱性が低いという問題があり、製造プ
ロセスで受ける熱履歴により、ヒロック・ホイスカー・
スパイク等が発生し、歩留まりが低下する問題を引き起
こす。

【００１７】そこで、本発明ではＣｒよりも比抵抗が低
く、かつ耐熱性の高いアルミ合金としてＡｌ−Ｎｄ合金
（比抵抗が約５μΩｃｍ）を使用し低抵抗化を図るとと
もに、耐熱性の高いゲート配線・ゲート電極を形成し、
開口率と感度の向上も達成することを目的とする。

【００１８】また、本発明ではＣｒよりも比抵抗が低
く、かつ耐熱性の高いアルミ合金としてＡｌ−Ｎｄ合金
（比抵抗が約５μΩｃｍ）を使用し低抵抗化を図るとと
もに、耐熱性の高いソース・ドレイン電極及び配線を形
成することを目的とする。

【００１９】

【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置は、絶縁基板上に薄膜トランジ
スタを複数配列した半導体装置において、該薄膜トラン
ジスタのゲート電極とゲート配線、又は／及びソース・
ドレイン電極は、Ａｌ−Ｎｄ（アルミニオジウム）合金
からなることを特徴とする。

【００２０】また本発明の半導体装置は、絶縁基板上に
薄膜トランジスタを複数配列した半導体装置において、
該薄膜トランジスタのゲート電極とゲート配線、又は／
及びソース・ドレイン電極は、ＡｌとＡｌ−Ｎｄ（アル
ミニオジウム）合金とを積層した構成であることを特徴
とする。

【００２１】また本発明の半導体装置は、絶縁基板上に
薄膜トランジスタを複数配列した半導体装置において、
該薄膜トランジスタのゲート電極とゲート配線、又は／
及びソース・ドレイン電極は、Ａｌ−Ｎｄ（アルミニオ
ジウム）合金とＡｌとを積層した構成であることを特徴
とする。

【００２２】また本発明の半導体装置は、絶縁基板上に
薄膜トランジスタを複数配列した半導体装置において、
該薄膜トランジスタのゲート配線はＡｌとＡｌ−Ｎｄ
（アルミニオジウム）合金を積層した構成からなり、か
つ該薄膜トランジスタのゲート電極はＡｌ−Ｎｄ（アル
ミニオジウム）合金の単層からなることを特徴とする。

【００２３】また本発明の半導体装置は、絶縁基板上に
薄膜トランジスタを複数配列した半導体装置において、
該薄膜トランジスタのゲート配線はＡｌ−Ｎｄ（アルミ
ニオジウム）合金と高融点金属を積層した構成からな
り、かつゲート電極は高融点金属の単層からなることを
特徴とする。前記高融点金属は、例えば、Ｍｏ、ＭｏＴ
ａ、ＭｏＷ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＳｉ
またはＣｒを用いることができる。

【００２４】また本発明の半導体装置は、絶縁基板上に
薄膜トランジスタを複数配列した半導体装置において、
該薄膜トランジスタのソース・ドレイン電極がＡｌ−Ｎ
ｄ（アルミニオジウム）合金とＡｌとＡｌ−Ｎｄ（アル
ミニオジウム）合金を積層した構成であることを特徴と
する。

【００２５】前記ソース・ドレイン電極と該ソース・ド
レイン電極と接続されるソース・ドレイン配線は、同一
の層構成であること、前記ソース・ドレイン電極と接続
されるソース・ドレイン配線としてＡｌ単層配線を使用
することができる。

【００２６】本発明の撮像装置、放射線検出装置及び放
射線検出システムは本発明の半導体装置を用いたもので
ある。

【００２７】なお、放射線とはＸ線やα，β，γ線等を
いい、入射する放射線を電気信号に変換する変換体は、
蛍光体と蛍光体により変換された光を電気信号に変換す
る光電変換素子、入射する放射線を直接電気信号に変換
する変換素子等をいう。

【００２８】

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。なお、以下に示す実施例においては、
ゲート配線又はゲート配線とゲート電極か、ソース・ド
レイン電極かの一方をAl-Nd（アルミニオジウム）合金
で構成しているが、ゲート配線又はゲート配線とゲート
電極、及びソース・ドレイン電極をAl-Nd（アルミニオ
ジウム）合金で構成してよいことは勿論である。

【００２９】（実施例１）図１（Ａ）に本発明の第１実
施例を示す模式的な断面図を示し、図１（Ｂ）に本発明
の第１実施例を示す模式的な平面図を示す。図１（Ａ）
は、図１（Ｂ）の破線Ａ−Ａ′で示される部分の断面図
を示している。各々複数のTFTと複数の光電変換素子を
有するＸ線検出器の１画素の模式的な断面図を示してい
る。その構成については図１６に示した従来例と同一で
あるが、ゲート配線として使用されている材料、及びそ
の配線幅が異なる。

【００３０】次に、Ｘ線検出器の作製方法について説明
する。本実施例は、逆スタガ型で、ＴＦＴ部１０７と光
電変換部１０８とを同時に同一基板上に形成される場合
を示している。

【００３１】１． 絶縁基板（例えば、ガラス基板）１
０１上にＡｌ−Ｎｄ合金をスパッタ法等により成膜、フ
ォトリソグラフィ工程によりパターニング、及びエッチ
ングをし、ゲート配線１１４及び光電変換部の下部電極
１１４′及びゲート電極１１４″を形成する。エッチン
グには、ウエットエッチングとドライエッチングの両方
が使用される。スパッタ装置としては、従来使用されて
いるＡｌ用のスパッタ装置がそのまま使用できる。

【００３２】Ａｌ−Ｎｄ合金の成膜条件としては、成膜
温度４００℃以下（好ましくは２００℃以下）、成膜圧
力１.３×１０^-３〜１.１×１０^-２torrが使用される
（これ以後の実施例の成膜条件は、同一）。Ａｌ−Ｎｄ
合金の膜厚としては、例えば５００Å〜３０００Åが使
用される。Ndは、２〜６％（好ましくは、２％）が使用
される。

【００３３】２． ゲート絶縁膜（ＳｉＮ、ＳｉＯ
_２等）１０３をシラン、アンモニア、水素、ＴＥＯＳ等
を原料ガスとするプラズマＣＶＤ(Chemical Vapor Depo
sition)法により形成する。

【００３４】３． アモルファスシリコン（ａ−Ｓｉ：
Ｈ）、ポリシリコン等を用いた半導体層（Ｉ層）１０４
をシランと水素を原料ガスとするプラズマＣＶＤ法によ
り連続成膜する。この時、半導体層で光を十分な電気に
変換するため半導体層（Ｉ層）を厚く（例えば、４００
０Å〜１００００Å）成膜する。

【００３５】４． 次いで、オーミックコンタクト層
（ｎ⁺層）１０５をプラズマＣＶＤ法により連続成膜す
る。オーミックコンタクト層としては、成膜中にホスフ
ィン（ＰＨ_３）等をドーピングガスとして導入し、シラ
ンと水素を原料ガスとして作られるアモルファスシリコ
ンや微結晶シリコン（μｃ−Ｓｉ）が用いられる。

【００３６】５． スパッタ法により配線メタル（Ａ
ｌ，Ｃｒ等）を成膜して、エッチングによりソース電極
１０９、ドレイン電極１０６、信号線１１３、駆動配線
１１０を形成する。信号線１１３は、ドレイン電極１０
６につながっている。

【００３７】６． さらに、その上部にデバイス特性の
安定化のためにＳＩＮ、ＰＩ等の保護層１１２を介して
ＧＯＳ、ＣｓＩ等のＸ線を光に変換する蛍光体層（シン
チレーター層、不図示）が形成される。この時、Ｘ線入
射は、図中矢印方向１１１より入射し、蛍光体層（シン
チレーター層、不図示）にて可視光等の光に変換され、
その変換光を光電変換部１０８の半導体層１０４が読み
取る。

【００３８】このとき、ＴＦＴ部に接続されているゲー
ト配線１１４は、Ａｌ−Ｎｄ合金を使用している為に低
抵抗化が達成され、配線幅を小さくすることができる。
そのため、光電変換部１０８の面積を大きくすることが
できるため開口率が向上し、配線の低抵抗化と感度の向
上を同時に達成することができる。

【００３９】また、Ａｌ−Ｎｄ合金を使用している為に
耐熱性が向上し、ヒロック・ホイスカー等が抑制され、
歩留まりが向上する。

【００４０】（実施例２）図２（Ａ）は本発明の第２実
施例を示す模式的な断面図であり、図２（Ｂ）は本発明
の第２実施例を示す模式的な平面図である。図２（Ｂ）
は、図２（Ａ）上の破線Ａ−Ａ′の断面図を示してい
る。図２（Ａ）に示す第２実施例の模式的な断面図は、
ゲート配線として使用されている材料の構成のみが異な
り、その他の構成については実施例１と同一である。

【００４１】次に、ゲート配線及びゲート電極の形成方
法について述べる。絶縁基板（例えば、ガラス基板）１
０１上にＡｌ １０２を形成し、次いでＡｌ−Ｎｄ合金
１１４をスパッタ法等により成膜して、ゲート配線（１
１４，１０２）、かつ光電変換素子の下部電極（１１
４′，１０２′）及びゲート電極（１１４″，１０
２″）を形成する。成膜には、２チャンバー以上のスパ
ッタリングチャンバーを持つ枚葉式のスパッタ装置を用
い、ＡｌターゲットとＡｌ−Ｎｄ合金ターゲットがそれ
ぞれ装着されている。次いで、フォトリソグラフィ工程
によりパターニング、及びエッチングをする。エッチン
グには、ウエットエッチングとドライエッチングの両方
が使用される。

【００４２】このような構成にすると、Ａｌの採用によ
り配線抵抗が低くなり、さらに上層にキャップメタルと
して積層したＡｌ−Ｎｄ合金がヒロック、ホイスカー等
の発生を抑制するため歩留まりが向上する。

【００４３】なおＡｌとＡｌ−Ｎｄ（アルミニオジウ
ム）合金との積層構成を逆にして、Ａｌ−Ｎｄ（アルミ
ニオジウム）合金とＡｌとの積層構成としてもよいこと
は勿論である。

【００４４】ＡｌとＡｌ−Ｎｄ合金のトータル膜厚は、
絶縁耐圧向上の観点から３０００Å以下が好ましい。ま
た、低抵抗化の観点から、Ａｌの膜厚は、Ａｌ−Ｎｄ合
金の膜厚より厚く形成される。

【００４５】（実施例３）図３（Ａ）は本発明の第３実
施例を示す模式的な断面図であり、図３（Ｂ）で示され
るＡ−Ａ′の断面を表している。図３（Ｂ）は本発明の
第３実施例を示す模式的な平面図である。また図４は、
本発明の第３実施例を示すゲート配線部である図３
（Ｂ）のＢ−Ｂ′の模式的な断面図である。複数のＴＦ
Ｔと複数の光電変換素子を有する間接型Ｘ線検査装置の
１画素の模式的な断面図を示している。

【００４６】次に、Ｘ線検出器の作製方法について説明
する。本実施例は、逆スタガ型で、ＴＦＴ部１０７と光
電変換部１０８を同時に同一基板上に形成される場合を
示している。

【００４７】１． 絶縁基板（例えば、ガラス基板）１
０１上に第１のゲートメタルであるＡｌをスパッタ法等
により成膜、フォトリソグラフィ工程によりパターニン
グ、及びエッチングをする。エッチングには、ウエット
エッチングとドライエッチングの両方が使用される。ス
パッタ装置としては、従来使用されているＡｌ用のスパ
ッタ装置がそのまま使用できる。

【００４８】２． 次いで、第２のゲートメタルである
Ａｌ−Ｎｄ合金をスパッタ法等により成膜、フォトリソ
グラフィ工程によりパターニング、及びエッチングをす
る。エッチングには、ウエットエッチングとドライエッ
チングの両方が使用される。スパッタ装置としては、従
来使用されているＡｌ用のスパッタ装置がそのまま使用
できる。第１のゲートメタルと第２のゲートメタルは、
材質だけでなくパターンも異なる。すなわち、図３
（Ａ）、図３（Ｂ）に示されている様に、第１のゲート
メタルは、ゲート配線部１０２のみを構成する。第２の
ゲートメタルは光電変換部１０８の下部電極１１４′、
薄膜トランジスタ部１０７のゲート電極部１１４″およ
び、ゲート配線部１１４のキャップメタルを構成する。

【００４９】ＡｌとＡｌ−Ｎｄ合金のトータル膜厚は、
絶縁耐圧向上の観点から３０００Å以下が好ましい。ま
た、低抵抗化の観点から、Ａｌの膜厚は、Ａｌ−Ｎｄ合
金の膜厚より厚く形成される。

【００５０】３． 次いで、ゲート絶縁膜（ＳｉＮ、Ｓ
ｉＯ_２等）１０３をシラン、アンモニア、水素、ＴＥＯ
Ｓ等を原料ガスとするプラズマＣＶＤ(Chemical Vapor
Deposition)法により形成する。

【００５１】４． アモルファスシリコン（ａ−Ｓｉ：
Ｈ）、ポリシリコン等を用いた半導体層（Ｉ層）１０４
をシランと水素を原料ガスとするプラズマＣＶＤ法によ
り連続成膜する。この時、半導体層で光を十分な電気に
変換するため半導体層（Ｉ層）を厚く（例えば、４００
０Å〜１００００Å）成膜する必要がある。

【００５２】５． 次いで、オーミックコンタクト層
（ｎ⁺層）１０５をプラズマＣＶＤ法により連続成膜す
る。オーミックコンタクト層としては、成膜中にホスフ
ィン（ＰＨ_３）等をドーピングガスとして導入し、シラ
ンと水素を原料ガスとして作られるアモルファスシリコ
ンや微結晶シリコン（μｃ−Ｓｉ）が用いられる。

【００５３】６． スパッタ法により配線メタル（Ａ
ｌ，Ｃｒ等）を成膜して、エッチングによりソース電極
１０９、ドレイン電極１０６、信号線１１３、駆動配線
１１０を形成する。信号線１１３は、ドレイン電極１０
６につながっている。

【００５４】７． さらに、その上部にデバイス特性の
安定化のためにＳＩＮ、ＰＩ等の保護層１１２を介して
ＧＯＳ、ＣｓＩ等の蛍光体層（シンチレーター層、不図
示）が形成される。この時、Ｘ線入射は、図中矢印方向
１１１より入射し、蛍光体層（シンチレーター層、不図
示）にて可視光等の光に変換され、その変換光を光電変
換部１０８の半導体層１０４が読み取る。

【００５５】このような構成にすると、第１のゲートメ
タル１０２を第２のゲートメタル（Ａｌ−Ｎｄ合金）１
１４が上部だけでなく側面も覆うことになり、ヒロック
が横方向に成長するのを防ぐことができる。

【００５６】次に薄膜トランジスタ（ＴＦＴ）部の詳細
について説明する。図５は、ゲート絶縁膜１０３成膜後
のＴＦＴ部の詳細を示している。ゲート電極の膜厚が厚
い場合、その上に形成されるゲート絶縁膜１０３のステ
ップカバレッジが悪いため、段差部での絶縁耐圧が低下
し、リーク電流が発生しやすくなる。しかしながら、ゲ
ート電極の膜厚が薄い場合、段差部での絶縁耐圧低下が
抑制され、リーク電流の発生が抑えられる。同様の効果
が、光電変換部１０８、及びＴＦＴ部１０７のゲート絶
縁膜上でもある。

【００５７】また、絶縁耐圧が向上するためゲート絶縁
膜１０３の膜厚を薄くすることができ、ＭＩＳ型センサ
ーの感度の向上を図ることもできる。

【００５８】すなわち、このような構成にすると、ゲー
ト配線部の低抵抗化を図りながら、センサー感度の向上
かつ薄膜トランジスタ（ＴＦＴ）部及び光電変換部１０
８のゲート絶縁膜耐圧の向上を図ることができる。

【００５９】（実施例４）図６（Ａ）は本発明の第４実
施例を示す模式的な断面図であり、図６（Ｂ）で示され
るＡ−Ａ′の断面を表している。図６（Ｂ）は本発明の
第４実施例を示す模式的な平面図である。図７は、本発
明の第４実施例を示すゲート配線部Ｂ−Ｂ′の模式的な
断面図である。複数のＴＦＴと複数の光電変換素子を有
する間接型Ｘ線検査装置の１画素の模式的な断面図を示
している。

【００６０】次に、Ｘ線検出器の作製方法について説明
する。本実施例は、逆スタガ型で、ＴＦＴ部１０７と光
電変換部１０８を同時に同一基板上に形成される場合を
示している。

【００６１】１． 絶縁基板（例えば、ガラス基板）１
０１上に第１のゲートメタルであるＡｌ−Ｎｄ合金をス
パッタ法等により成膜、フォトリソグラフィ工程により
パターニング、及びエッチングをする。エッチングに
は、ウエットエッチングとドライエッチングの両方が使
用される。スパッタ装置としては、従来使用されている
Ａｌ用のスパッタ装置がそのまま使用できる。

【００６２】２． 次いで、第２のゲートメタルである
高融点金属をスパッタ法等により成膜、フォトリソグラ
フィ工程によりパターニング、及びエッチングをする。
高融点金属としては、例えば、Ｍｏ、またはＭｏＴａ、
またはＭｏＷ、またはＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、ま
たはＷ、またはＷＳｉ、またはＣｒ等が使用される。エ
ッチングには、ウエットエッチングとドライエッチング
の両方が使用される。第１のゲートメタルと第２のゲー
トメタルは、材質だけでなくパターンも異なる。すなわ
ち、図６（Ａ）、図６（Ｂ）に示されている様に、第１
のゲートメタルは、ゲート配線部１１４のみを構成す
る。第２のゲートメタルは光電変換部１０８の下部電極
４１１′、薄膜トランジスタ部１０７のゲート電極部４
１１″および、ゲート配線部４１１のキャップメタルを
構成する。高融点金属とＡｌ−Ｎｄ合金のトータル膜厚
は、絶縁耐圧向上の観点から３０００Å以下が好まし
い。また、低抵抗化の観点から、Ａｌ−Ｎｄ合金の膜厚
は、高融点金属の膜厚より厚く形成される。

【００６３】３． 次いで、ゲート絶縁膜（ＳｉＮ、Ｓ
ｉＯ_２等）１０３をシラン、アンモニア、水素、ＴＥＯ
Ｓ等を原料ガスとするプラズマＣＶＤ(Chemical Vapor
Deposition)法により形成する。

【００６４】４． アモルファスシリコン（ａ−Ｓｉ：
Ｈ）、ポリシリコン等を用いた半導体層（Ｉ層）１０４
をシランと水素を原料ガスとするプラズマＣＶＤ法によ
り連続成膜する。この時、半導体層で光を十分な電気に
変換するため半導体層（Ｉ層）を厚く（例えば、４００
０Å〜１００００Å）成膜する必要がある。

【００６５】５． 次いで、オーミックコンタクト層
（ｎ⁺層）１０５をプラズマＣＶＤ法により連続成膜す
る。オーミックコンタクト層としては、成膜中にホスフ
ィン（ＰＨ_３）等をドーピングガスとして導入し、シラ
ンと水素を原料ガスとして作られるアモルファスシリコ
ンや微結晶シリコン（μｃ−Ｓｉ）が用いられる。

【００６６】６． スパッタ法により配線メタル（Ａ
ｌ，Ｃｒ等）を成膜して、エッチングによりソース電極
１０９、ドレイン電極１０６、信号線１１３、駆動配線
１１０を形成する。信号線１１３は、ドレイン電極１０
６につながっている。

【００６７】７． さらに、その上部にデバイス特性の
安定化のためにＳＩＮ、ＰＩ等の保護層１１２を介して
ＧＯＳ、ＣｓＩ等の蛍光体層（シンチレーター層、不図
示）が形成される。この時、Ｘ線入射は、図中矢印方向
１１１より入射し、蛍光体層（シンチレーター層、不図
示）にて可視光等の光に変換され、その変換光を光電変
換部１０８の半導体層１０４が読み取る。

【００６８】このような構成にすると、第１のゲートメ
タル１１４を第２のゲートメタル４１１が上部だけでな
く側面も覆うことになり、ヒロックが横方向に成長する
のを防ぐことができる。

【００６９】次に薄膜トランジスタ（ＴＦＴ）部の詳細
について説明する。図８は、ゲート絶縁膜１０３成膜後
のＴＦＴ部の詳細を示している。ゲート電極の膜厚が厚
い場合、その上に形成されるゲート絶縁膜１０３のステ
ップカバレッジが悪いため、段差部での絶縁耐圧が低下
し、リーク電流が発生しやすくなる。しかしながら、ゲ
ート電極の膜厚が薄い場合、段差部での絶縁耐圧低下が
抑制され、リーク電流の発生が抑えられる。同様の効果
が、光電変換部１０８、及びＴＦＴ部１０７のゲート絶
縁膜上でもある。

【００７０】また、絶縁耐圧が向上するためゲート絶縁
膜１０３の膜厚を薄くすることができ、ＭＩＳ型センサ
ーの感度の向上を図ることもできる。

【００７１】すなわち、このような構成にすると、ゲー
ト配線部の低抵抗化を図りながら、センサー感度の向上
かつ薄膜トランジスタ（ＴＦＴ）部及び光電変換部１０
８のゲート絶縁膜耐圧向上を図ることができる。

【００７２】また、本発明は、実施例１から実施例４で
示したＭＩＳ型センサー以外にも、例えはＰＩＮ型セン
サーにも適用できる。

【００７３】また、本発明は、実施例１から実施例４で
示した間接型Ｘ線検出器以外にも、例えばＸ線を直接電
荷に変換する直接型Ｘ線検出器にも適用できる。

【００７４】（実施例５）図９（Ａ）は本発明の第５実
施例を示す模式的な断面図であり、図９（Ｂ）は本発明
の第５実施例を示す模式的な平面図である。図９（Ａ）
は、図９（Ｂ）上の破線Ａ−Ａ′の断面図を示してい
る。各々複数のＴＦＴと複数の光電変換素子を有するＸ
線検出器の１画素の模式的な断面図を示している。

【００７５】次に、Ｘ線検出器の作製方法について説明
する。本実施例は、逆スタガ型で、ＴＦＴ部１０７と光
電変換部１０８を同時に同一基板上に形成される場合を
示している。

【００７６】１． 絶縁基板（例えば、ガラス基板）１
０１上にゲートメタル（Ａｌ，Ｃｒ等）をスパッタ法・
蒸着法等により成膜して、フォトリソグラフィ工程によ
りパターニング、及びエッチングし、ゲート配線部１０
２、光電変換部の下部電極部１０２′、ゲート電極部１
０２″を形成する。エッチングには、ウエットエッチン
グとドライエッチングの両方が使用される。

【００７７】２． ゲート絶縁膜（ＳｉＮ、ＳｉＯ_２
等）１０３をシラン、アンモニア、水素、ＴＥＯＳ等を
原料ガスとするプラズマＣＶＤ（Chemical Vapor Depos
ition）法により形成する。

【００７８】３． アモルファスシリコン（ａ−Ｓｉ：
Ｈ）、ポリシリコン等を用いた半導体層（Ｉ層）１０４
をシランと水素を原料ガスとするプラズマＣＶＤ法によ
り連続成膜する。この時、半導体層で光を十分な電気に
変換するため半導体層（Ｉ層）を厚く（例えば、４００
０Å〜１００００Å）成膜する必要がある。

【００７９】４． 次いで、オーミックコンタクト層
（ｎ⁺層）１０５をプラズマＣＶＤ法により連続成膜す
る。オーミックコンタクト層としては、成膜中にホスフ
ィン（ＰＨ_３ ）等をドーピングガスとして導入し、シ
ランと水素を原料ガスとして作られるアモルファスシリ
コンや微結晶シリコン（μｃ−Ｓｉ）が用いられる。

【００８０】５． スパッタ法によりＡｌ−Ｎｄ合金を
成膜して、エッチングによりソース電極１１５、ドレイ
ン電極１１６、信号線１１８、駆動配線１１７を形成す
る。信号線１１８は、ドレイン電極１１６につながって
いる。Ａｌ−Ｎｄ合金の膜厚は、例えば５０００Å〜１
５０００Åが使用される。

【００８１】６． さらに、その上部にデバイス特性の
安定化のためにＳＩＮ、ＰＩ等の保護層１１２を介して
ＧＯＳ、ＣｓＩ等のＸ線を光に変換する蛍光体層（シン
チレーター層、不図示）が形成される。この時、Ｘ線入
射は、図中矢印方向１１１より入射し、蛍光体層（シン
チレーター層、不図示）にて可視光等の光に変換され、
その変換光を光電変換部１０８の半導体部１０４が読み
取る。

【００８２】このような構成にすると、Ａｌ−Ｎｄ合金
がヒロック、ホイスカー等の発生を抑制するため、歩留
まりが向上する。

【００８３】（実施例６）図１０（Ａ）、図１０（Ｂ）
は本発明の第６実施例の模式的な断面図及び平面図であ
る。本実施例は、ソース・ドレイン電極、駆動用配線、
信号線として使用されている材料の構成のみが異なり、
その他の構成については第５実施例と同一である。

【００８４】次に、ソース・ドレイン電極、駆動用配
線、信号線の形成方法について述べる。オーミックコン
タクト層（ｎ⁺層）１０５上にＡｌを形成し、次いでＡ
ｌ−Ｎｄ合金をスパッタ法等により成膜する。成膜に
は、２チャンバー以上のスパッタリングチャンバーを持
つ枚葉式のスパッタ装置を用い、ＡｌターゲットとＡｌ
−Ｎｄ合金ターゲットがそれぞれ装着されている。次い
で、フォトリソグラフィ工程によりパターニング、及び
エッチングによりソース電極２０１，２０２、ドレイン
電極２０３，２０４、駆動用配線２０５，２０６、信号
線２０７，２０８を形成する。エッチングには、主にド
ライエッチング法が使用される。

【００８５】ＡｌとＡｌ−Ｎｄ合金のトータル膜厚は、
例えば５０００Å〜１５０００Åが使用される。また、
低抵抗化の観点から、Ａｌの膜厚は、Ａｌ−Ｎｄ合金の
膜厚より厚く形成される。

【００８６】このような構成にすると、上層にキャップ
メタルとして積層したＡｌ−Ｎｄ合金がヒロック、ホイ
スカー等の発生を抑制し歩留まりが向上すると同時に、
Ａｌ−Ｎｄ合金単層配線よりも低抵抗なゲート配線を形
成することができる。

【００８７】（実施例７）図１１（Ａ）、図１１（Ｂ）
は本発明の第７実施例の模式的な断面図及び平面図であ
る。本実施例は、ソース・ドレイン電極、駆動用配線、
信号線として使用されている材料の構成のみが異なり、
その他の構成については第５実施例と同一である。

【００８８】次に、ソース・ドレイン電極、駆動用配
線、信号線の形成方法について述べる。オーミックコン
タクト層（ｎ⁺層）１０５上にＡｌ−Ｎｄ合金を形成
し、次いでＡｌをスパッタ法等により成膜する。成膜に
は、２チャンバー以上のスパッタリングチャンバーを持
つ枚葉式のスパッタ装置を用い、ＡｌターゲットとＡｌ
−Ｎｄ合金ターゲットがそれぞれ装着されている。次い
で、フォトリソグラフィ工程によりパターニング、及び
エッチングによりソース電極３０１，３０２、ドレイン
電極３０３，３０４、駆動用配線３０５，３０６、信号
線３０７，３０８を形成する。エッチングには、主にド
ライエッチング法が使用される。

【００８９】ＡｌとＡｌ−Ｎｄ合金のトータル膜厚は、
例えば５０００Å〜１５０００Åが使用される。また、
低抵抗化の観点から、Ａｌの膜厚は、Ａｌ−Ｎｄ合金の
膜厚より厚く形成される。

【００９０】このような構成にすると、下層にＡｌ−Ｎ
ｄ合金がスパイクの発生を抑制し歩留まりが向上すると
同時に、Ａｌ−Ｎｄ合金単層配線よりも低抵抗なゲート
配線を形成することができる。

【００９１】（実施例８）図１２（Ａ）、図１２（Ｂ）
は本発明の第８実施例の模式的な断面図及び平面図であ
る。本実施例は、ソース・ドレイン電極、駆動用配線、
信号線として使用されている材料の構成のみが異なり、
その他の構成については第５実施例と同一である。

【００９２】次に、ソース・ドレイン電極・駆動用配線
・信号線の形成方法について述べる。オーミックコンタ
クト層（ｎ⁺層）１０５上にＡｌ−Ｎｄ合金を形成し、
次いでＡｌを形成し、次いでＡｌ−Ｎｄ合金をスパッタ
法等により成膜する。成膜には、２チャンバー以上のス
パッタリングチャンバーを持つ枚葉式のスパッタ装置を
用い、ＡｌターゲットとＡｌ−Ｎｄ合金ターゲットがそ
れぞれ装着されている。次いで、フォトリソグラフィ工
程によりパターニング、及びエッチングによりソース電
極４０１，４０２，４０３、ドレイン電極４０４，４０
５，４０６、駆動用配線４０７，４０８，４０９、信号
線４２０，４２１，４２２を形成する。エッチングに
は、主にドライエッチング法が使用される。

【００９３】ＡｌとＡｌ−Ｎｄ合金のトータル膜厚は、
例えば５０００Å〜１５０００Åが使用される。また、
低抵抗化の観点から、Ａｌの膜厚は、Ａｌ−Ｎｄ合金の
膜厚より厚く形成される。

【００９４】このような構成にすると、上層にキャップ
メタルとして積層したＡｌ−Ｎｄ合金がヒロック、ホイ
スカー等の発生を抑制し、下層のＡｌ−Ｎｄ合金がスパ
イクの発生を抑制し歩留まりが向上すると同時に、Ａｌ
−Ｎｄ合金単層配線よりも低抵抗なゲート配線を形成す
ることができる。

【００９５】（実施例９）図１３（Ａ）は本発明の第９
実施例を示す模式的な断面図であり、図１３（Ｂ）は本
発明の第９実施例を示す模式的な平面図である。図１３
（Ａ）は、図１３（Ｂ）上の破線Ａ−Ａ′の断面図を示
している。各々複数のＴＦＴと複数の光電変換素子を有
するＸ線検出器の１画素の模式的な断面図を示してい
る。

【００９６】次に、Ｘ線検出器の作製方法について説明
する。本実施例は、逆スタガ型で、ＴＦＴ部１０７と光
電変換部１０８を同時に同一基板上に形成される場合を
示している。

【００９７】１． 絶縁基板（例えば、ガラス基板）１
０１上にゲートメタル（Ａｌ，Ｃｒ等）をスパッタ法・
蒸着法等により成膜して、フォトリソグラフィ工程によ
りパターニング、及びエッチングし、ゲート配線部１０
２、光電変換部の下部電極部１０２′、ゲート電極部１
０２″を形成する。エッチングには、ウエットエッチン
グとドライエッチングの両方が使用される。

【００９８】２． ゲート絶縁膜（ＳｉＮ、ＳｉＯ_２
等）１０３をシラン、アンモニア、水素、ＴＥＯＳ等を
原料ガスとするプラズマＣＶＤ（Chemical Vapor Depos
ition）法により形成する。

【００９９】３． アモルファスシリコン（ａ−Ｓｉ：
Ｈ）、ポリシリコン等を用いた半導体層（Ｉ層、１０
４）をシランと水素を原料ガスとするプラズマＣＶＤ法
により連続成膜する。この時、半導体層で光を十分な電
気に変換するため半導体層（Ｉ層）を厚く（例えば、４
０００Å〜１００００Å）成膜する必要がある。

【０１００】４． 次いで、オーミックコンタクト層
（ｎ⁺層、１０５）をプラズマＣＶＤ法により連続成膜
する。オーミックコンタクト層としては、成膜中にホス
フィン（ＰＨ_３ ）等をドーピングガスとして導入し、
シランと水素を原料ガスとして作られるアモルファスシ
リコンや微結晶シリコン（μｃ−Ｓｉ）が用いられる。

【０１０１】５． オーミックコンタクト層（ｎ⁺層）
１０５上にＡｌ−Ｎｄ合金を形成し、次いでＡｌをスパ
ッタ法等により成膜する。成膜には、２チャンバー以上
のスパッタリングチャンバーを持つ枚葉式のスパッタ装
置を用い、ＡｌターゲットとＡｌ−Ｎｄ合金ターゲット
がそれぞれ装着されている。ＡｌとＡｌ−Ｎｄ合金のト
ータル膜厚は、例えば５０００Å〜１５０００Åが使用
される。また、低抵抗化の観点から、Ａｌの膜厚は、Ａ
ｌ−Ｎｄ合金の膜厚より厚く形成される。次いで、フォ
トリソグラフィ工程によりパターニング、及びエッチン
グによりソース電極３０１，３０２、ドレイン電極３０
３，３０４、駆動用配線３０５，３０６、信号線３０
７，３０８を形成する。エッチングには、主にドライエ
ッチング法が使用される。信号線１１８は、ドレイン電
極１１６につながっている。

【０１０２】６． さらに、その上部にデバイス特性の
安定化、及び平坦化のためにＳＩＮ、ＰＩ等の保護層１
１２を形成する。その保護層に電気的な接続用にコンタ
クトホール５０３を形成する。コンタクトホールの形成
には、フォトリソグラフィ工程によりパターニング、及
びエッチングをする。エッチングには、ドライエッチン
グ法が主に使用される。

【０１０３】７． スパッタ法、真空蒸着法等によりＡ
ｌを成膜、フォトリソグラフィ工程によりパターニン
グ、及びエッチングをし、駆動用配線５０１及び信号線
５０２を形成する。

【０１０４】８． さらに、その上部にデバイス特性の
安定化のためにＳＩＮ、ＰＩ等の保護層（不図示）を介
してＧＯＳ、ＣｓＩ等のＸ線を光に変換する蛍光体層
（シンチレーター層、不図示）が形成される。この時、
Ｘ線入射は、図中矢印方向１１１より入射し、蛍光体層
（シンチレーター層、不図示）にて可視光等の光に変換
され、その変換光を光電変換部１０８の半導体部１０４
が読み取る。

【０１０５】このような構成にすると、ソース・ドレイ
ン電極として積層したＡｌ−Ｎｄ合金がヒロック、ホイ
スカー、スパイク等の発生を抑制し歩留まりが向上する
と同時に、Ａｌ−Ｎｄ合金より低抵抗なＡｌ単層配線、
すなわち信号線５０２、駆動用配線５０１を形成するこ
とができる。

【０１０６】次に、本発明によるＸ線検出器の実装例及
びそれを用いたＸ線検出システムについて説明する。

【０１０７】図１４（ａ）、図１４（ｂ）は本発明によ
るＸ線検出器の実装例の模式的構成図及び模式的断面図
である。

【０１０８】光電変換素子とＴＦＴはａ−Ｓｉセンサ基
板６０１１内に複数個形成され、シフトレジスタＳＲ１
と検出用集積回路ＩＣが実装されたフレキシブル回路基
板６０１０が接続されている。フレキシブル回路基板６
０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続され
ている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が基
台６０１２の上に接着され大型の光電変換装置を構成す
る基台６０１２の下には処理回路６０１８内のメモリ６
０１４をＸ線から保護するため鉛板６０１３が実装され
ている。ａ−Ｓｉセンサ基板６０１１上にはＸ線を可視
光等の光に変換するためのシンチレーター６０３０たと
えばＣｓＩが、蒸着されている。図１４（ｂ）に示され
るように全体をカーボンファイバー製のケース６０２０
に収納している。

【０１０９】図１５は本発明によるＸ線検出装置のＸ線
診断システムへの応用例を示したものである。

【０１１０】Ｘ線チューブ６０５０で発生したＸ線６０
６０は患者あるいは被験者６０６１の胸部６０６２を透
過し、シンチレーターを上部に実装した光電変換装置６
０４０に入射する。この入射したＸ線には患者６０６１
の体内部の情報が含まれている。Ｘ線の入射に対応して
シンチレーターは発光し、これを光電変換して、電気的
情報を得る。この情報はディジタルに変換されイメージ
プロセッサ６０７０により画像処理され制御室のディス
プレイ６０８０で観察できる。

【０１１１】また、この情報は電話回線６０９０等の伝
送手段により遠隔地へ転送でき、別の場所のドクタール
ームなどディスプレイ６０８１に表示もしくは光ディス
ク等の保存手段に保存することができ、遠隔地の医師が
診断することも可能である。またフィルムプロセッサ６
１００によりフィルム６１１０に記録することもでき
る。

【０１１２】

【発明の効果】本発明によれば、ゲート電極又は／及び
ゲート配線用の金属にＡｌ−Ｎｄ合金を使用することに
より、配線抵抗が低くなり、信号遅延が軽減され、動作
速度の向上、センサーパネルを大型化することができ
る。さらに、配線幅を小さくすることが出来る為、開口
率の向上も可能である。

【０１１３】また、光電変換素子と薄膜トランジスタ
（ＴＦＴ）を同一基板上に形成する場合、ゲート電極又
は／及びゲート配線にＡｌとＡｌ−Ｎｄ合金の積層構
造、及び光電変換素子の下部電極及びゲート電極にＡｌ
−Ｎｄ合金を使用すると、耐熱性が向上し、ヒロック・
ホイスカー等が抑制され歩留まりが向上する。光電変換
素子の下部電極及びゲート電極の膜厚を薄くできるた
め、ゲート配線部の低抵抗化を図りながら、センサー感
度の向上かつ薄膜トランジスタ（ＴＦＴ）部及び光電変
換部のゲート絶縁膜耐圧向上ができる。

【０１１４】また、光電変換素子と薄膜トランジスタ
（ＴＦＴ）を同一基板上に形成する場合、ゲート配線に
Ａｌ−Ｎｄ合金と高融点金属の積層構造、及び光電変換
素子の下部電極及びゲート電極に高融点金属を使用する
と、耐熱性が向上し、ヒロック・ホイスカー等が抑制さ
れ歩留まりが向上する。光電変換素子の下部電極及びゲ
ート電極の膜厚を薄くできるため、ゲート配線部の低抵
抗化を図りながら、センサー感度の向上かつ薄膜トラン
ジスタ（ＴＦＴ）部及び光電変換部のゲート絶縁膜耐圧
向上ができる。

【０１１５】また本発明によれば、ソース・ドレイン電
極及び配線にＡｌ−Ｎｄ合金を用いると、ヒロック、ホ
イスカー、スパイク等の発生を抑制し歩留まりの向上を
達成することができる。

【０１１６】さらに、積層構造を用いた場合、上層にキ
ャップメタルとして積層したＡｌ−Ｎｄ合金がヒロッ
ク、ホイスカー等の発生を抑制し、下層のＡｌ−Ｎｄ合
金がスパイクの発生を抑制し歩留まりが向上すると同時
に、Ａｌ−Ｎｄ合金単層配線よりも低抵抗なゲート配線
を形成することができる。

【０１１７】さらに、ゲート電極として積層したＡｌ−
Ｎｄ合金がヒロック、ホイスカー、スパイク等の発生を
抑制し歩留まりが向上すると同時に、Ａｌ−Ｎｄ合金よ
り低抵抗なＡｌ単層配線を形成することにより、配線部
のさらなる低抵抗化が達成される。

【図面の簡単な説明】

【図１】本発明の第一実施例を示すＸ線検出器の模式的
断面図及び模式的平面図である。

【図２】本発明の第二実施例を示すＸ線検出器の模式的
断面図及び模式的平面図である。

【図３】本発明の第三実施例を示すＸ線検出器の模式的
断面図及び模式的平面図である。

【図４】本発明の第三実施例を示すＸ線検出器のゲート
配線部の模式的断面図である。

【図５】本発明の第三実施例の効果を説明するＸ線検出
器の模式的断面図である。

【図６】本発明の第四実施例を示すＸ線検出器の模式的
断面図及び模式的平面図である。

【図７】本発明の第四実施例を示すＸ線検出器のゲート
配線部の模式的断面図である。

【図８】本発明の第四実施例の効果を説明するＸ線検出
器の模式的断面図である。

【図９】本発明の第五実施例を示すＸ線検出器の模式的
断面図及び模式的平面図である。

【図１０】本発明の第六実施例を示すＸ線検出器の模式
的断面図及び模式的平面図である。

【図１１】本発明の第七実施例を示すＸ線検出器の模式
的断面図及び模式的平面図である。

【図１２】本発明の第八実施例を示すＸ線検出器の模式
的断面図及び模式的平面図である。

【図１３】本発明の九実施例を示すＸ線検出器の模式的
断面図及び模式的平面図である。

【図１４】本発明によるＸ線検出装置の実装例の模式的
構成図及び模式的断面図である。

【図１５】本発明によるＸ線検出装置のＸ線診断システ
ムへの応用例を示したものである。

【図１６】従来例を示すＸ線検出器の模式的断面図及び
模式的平面図である。

【符号の説明】

１０１ 絶縁基板（ガラス基板） １０２ ゲート配線部（Ａｌ，Ｃｒ等） １０２′ 光電変換部１０８の下部電極部（Ａｌ，Ｃｒ
等） １０２″ ゲート電極（Ａｌ，Ｃｒ等） １０３ ゲート絶縁膜（ＳｉＮ，ＳｉＯ_２ 等） １０４ 半導体層（Ｉ層、ａ−Ｓｉ：Ｈ、ポリシリコン
等） １０５ オーミックコンタクト層（ｎ⁺層、ａ−Ｓｉ、
μｃ−Ｓｉ等） １０３，１０４，１０５ 三層ＣＶＤ膜（３つの層をま
とめてこのように呼ぶ） １０６ ドレイン電極（Ａｌ，Ｃｒ等） １０７ 薄膜トランジスタ（ＴＦＴ）部 １０８ 光電変換部 １０９ ソース電極（Ａｌ，Ｃｒ等） １１０ 駆動配線（Ａｌ，Ｃｒ等） １１１ Ｘ線入射方向 １１２ 保護層 １１３ 信号線 １１４ Ａｌ−Ｎｄ合金層 １１４′ 光電変換部（１０８）のＡｌ−Ｎｄ合金を用
いた下部電極部 １１４″ Ａｌ−Ｎｄ合金を用いたゲート電極 １１５ ソース電極（Ａｌ−Ｎｄ合金） １１６ ドレイン電極（Ａｌ−Ｎｄ合金） １１７ 駆動用配線（Ａｌ−Ｎｄ合金） ２０１ ソース電極（Ａｌ） ２０２ ソース電極（Ａｌ−Ｎｄ合金） ２０３ ドレイン電極（Ａｌ） ２０４ ドレイン電極（Ａｌ−Ｎｄ合金） ２０５ 駆動用配線（Ａｌ） ２０６ 駆動用配線（Ａｌ−Ｎｄ合金） ２０７ 信号線（Ａｌ） ２０８ 信号線（Ａｌ−Ｎｄ合金） ３０１ ソース電極（Ａｌ−Ｎｄ合金） ３０２ ソース電極（Ａｌ） ３０３ ドレイン電極（Ａｌ−Ｎｄ合金） ３０４ ドレイン電極（Ａｌ） ３０５ 駆動用配線（Ａｌ−Ｎｄ合金） ３０６ 駆動用配線（Ａｌ） ３０７ 信号線（Ａｌ−Ｎｄ合金） ３０８ 信号線（Ａｌ） ４０１ ソース電極（Ａｌ−Ｎｄ合金） ４０２ ソース電極（Ａｌ） ４０３ ソース電極（Ａｌ−Ｎｄ合金） ４０４ ドレイン電極（Ａｌ−Ｎｄ合金） ４０５ ドレイン電極（Ａｌ） ４０６ ドレイン電極（Ａｌ−Ｎｄ合金） ４０７ 駆動用配線（Ａｌ−Ｎｄ合金） ４０８ 駆動用配線（Ａｌ） ４０９ 駆動用配線（Ａｌ−Ｎｄ合金） ４１１ ゲート配線（高融点金属） ４１１′ 光電変換部（１０８）の高融点金属を用いた
下部電極部 ４１１″ 高融点金属を用いたゲート電極 ４２０ 信号線（Ａｌ−Ｎｄ合金） ４２１ 信号線（Ａｌ） ４２２ 信号線（Ａｌ−Ｎｄ合金） ５０１ 駆動用配線（Ａｌ） ５０２ 信号線（Ａｌ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/28 ３０１ Ｈ０１Ｌ 21/28 ３０１Ｒ ５Ｆ０８８ Ｈ０４Ｎ 5/32 ５Ｆ１１０ 21/3205 Ｈ０１Ｌ 27/14 Ｃ 21/3213 31/00 Ａ 27/14 27/14 Ｋ 29/786 29/78 ６１７Ｍ 31/09 ６１７Ｌ Ｈ０４Ｎ 5/32 ６１６Ｕ ６１６Ｖ 21/88 Ｃ Ｎ Ｒ 29/78 ６１３Ｚ (72)発明者 望月 千織 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 2G088 EE01 FF02 GG19 GG21 JJ05 JJ33 4M104 AA01 AA08 BB01 BB02 BB13 BB14 BB16 BB17 BB18 BB28 BB30 BB32 BB40 CC01 CC05 DD34 DD37 DD43 DD55 DD64 DD65 FF03 FF09 FF13 FF30 GG05 GG20 HH03 HH16 HH20 4M118 AA10 AB01 BA05 CA05 CA07 CA32 CB06 CB07 CB11 CB14 EA01 FB09 FB13 GA10 HA22 HA27 5C024 AX12 GX04 5F033 HH05 HH06 HH08 HH09 HH17 HH18 HH19 HH20 HH21 HH28 HH32 HH33 LL04 LL08 MM05 PP12 PP15 PP19 QQ08 QQ11 QQ19 QQ59 QQ65 RR04 RR06 RR22 SS15 VV15 XX00 XX10 XX16 5F088 AA20 AB03 AB05 FA05 GA02 HA15 LA08 5F110 AA03 BB01 BB10 CC07 DD02 EE01 EE03 EE04 EE05 EE06 EE14 EE37 EE43 EE44 FF02 FF03 FF30 GG02 GG13 GG15 GG45 HK03 HK04 HK06 HK09 HK15 HK16 HK21 HK25 HK33 HK35 HM19 NN02 NN24 NN27 NN71 QQ09

Claims (14)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に薄膜トランジスタを複数配
   列した半導体装置において、 該薄膜トランジスタのゲート電極とゲート配線、又は／
   及びソース・ドレイン電極は、ＡｌとＡｌ−Ｎｄ（アル
   ミニオジウム）合金とを積層した構成であることを特徴
   とする半導体装置。
2. 【請求項２】 絶縁基板上に薄膜トランジスタを複数配
   列した半導体装置において、 該薄膜トランジスタのゲート電極とゲート配線、又は／
   及びソース・ドレイン電極は、Ａｌ−Ｎｄ（アルミニオ
   ジウム）合金とＡｌとを積層した構成であることを特徴
   とする半導体装置。
3. 【請求項３】 絶縁基板上に薄膜トランジスタを複数配
   列した半導体装置において、 該薄膜トランジスタのゲート配線はＡｌとＡｌ−Ｎｄ
   （アルミニオジウム）合金を積層した構成からなり、か
   つ該薄膜トランジスタのゲート電極はＡｌ−Ｎｄ（アル
   ミニオジウム）合金の単層からなることを特徴とする半
   導体装置。
4. 【請求項４】 Ａｌの膜厚は、Ａｌ−Ｎｄ合金の膜厚よ
   り厚いことを特徴とする請求項１〜３のいずれか１項に
   記載の半導体装置。
5. 【請求項５】 絶縁基板上に薄膜トランジスタを複数配
   列した半導体装置において、 該薄膜トランジスタのゲート配線はＡｌ−Ｎｄ（アルミ
   ニオジウム）合金と高融点金属を積層した構成からな
   り、かつゲート電極は高融点金属の単層からなることを
   特徴とする半導体装置。
6. 【請求項６】 Ａｌ−Ｎｄ（アルミニオジウム）合金の
   膜厚は、高融点金属の膜厚より厚いことを特徴とする請
   求項５記載の半導体装置。
7. 【請求項７】 前記高融点金属は、Ｍｏ、ＭｏＴａ、Ｍ
   ｏＷ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＳｉまたは
   Ｃｒであることを特徴とする請求項５又は請求項６記載
   の半導体装置。
8. 【請求項８】 絶縁基板上に薄膜トランジスタを複数配
   列した半導体装置において、 該薄膜トランジスタのソース・ドレイン電極がＡｌ−Ｎ
   ｄ（アルミニオジウム）合金とＡｌとＡｌ−Ｎｄ（アル
   ミニオジウム）合金を積層した構成であることを特徴と
   する半導体装置。
9. 【請求項９】 前記ソース・ドレイン電極と前記ソース
   ・ドレイン電極と接続されるソース・ドレイン配線は、
   同一の層構成であることを特徴とする請求項１、２、
   ３、４、または８のいずれか１項に記載の半導体装置。
10. 【請求項１０】 前記ソース・ドレイン電極と接続され
    るソース・ドレイン配線としてＡｌ単層配線を使用する
    ことを特徴とする請求項１、２、３、４、８のいずれか
    １項に記載の半導体装置。
11. 【請求項１１】 前記Ａｌ−Ｎｄ（アルミニオジウム）
    合金のＮｄの量は、２〜６ａｔ％であることを特徴とす
    る、請求項１〜６、及び８のいずれか１項に記載の半導
    体装置。
12. 【請求項１２】 入射する光を電気信号に変換する光電
    変換素子と該光電変換素子からの該電気信号を転送する
    ための、請求項１から１１のいずれか１項に記載の半導
    体装置の薄膜トランジスタと、を備えた撮像装置。
13. 【請求項１３】 入射する放射線を電気信号に変換する
    変換体と、該変換体からの該電気信号を転送するため
    の、請求項１から１１のいずれか１項に記載の半導体装
    置の薄膜トランジスタと、を備えた放射線検出装置。
14. 【請求項１４】 請求項１３に記載の放射線検出装置
    と、 前記放射線検出装置からの信号を処理する信号処理手段
    と、 前記信号処理手段からの信号を記録するための記録手段
    と、 前記信号処理手段からの信号を表示するための表示手段
    と、 前記信号処理手段からの信号を伝送するための伝送処理
    手段と、 前記放射線を発生させるための放射線源とを具備するこ
    とを特徴とする放射線検出システム。