KR101070761B1 - 힐락-프리 알루미늄층 및 그 형성방법 - Google Patents

힐락-프리 알루미늄층 및 그 형성방법 Download PDF

Info

Publication number
KR101070761B1
KR101070761B1 KR1020040053579A KR20040053579A KR101070761B1 KR 101070761 B1 KR101070761 B1 KR 101070761B1 KR 1020040053579 A KR1020040053579 A KR 1020040053579A KR 20040053579 A KR20040053579 A KR 20040053579A KR 101070761 B1 KR101070761 B1 KR 101070761B1
Authority
KR
South Korea
Prior art keywords
layer
pure
barrier
aluminum
aluminum layer
Prior art date
Application number
KR1020040053579A
Other languages
English (en)
Other versions
KR20050009159A (ko
Inventor
창쿵-하오
예쉬이-밍
인주이-탕
Original Assignee
치메이 이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW92119085A external-priority patent/TWI232541B/zh
Priority claimed from TW93103832A external-priority patent/TWI246874B/zh
Application filed by 치메이 이노럭스 코포레이션 filed Critical 치메이 이노럭스 코포레이션
Publication of KR20050009159A publication Critical patent/KR20050009159A/ko
Application granted granted Critical
Publication of KR101070761B1 publication Critical patent/KR101070761B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/016—Layered products comprising a layer of metal all layers being exclusively metallic all layers being formed of aluminium or aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y10T428/12764—Next to Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 상에 형성된 적어도 두 알루미늄(Al)층을 포함하는 힐락-프리(hillock-free) 도전층을 제공하는데, 여기서 두 Al층은 기판 상에 형성된 장벽 Al층, 및 장벽 Al층 상에 형성된 순수 Al층을 포함한다. 장벽 Al층은 알루미늄 나이트라이드(AlNx)층, 알루미늄 옥사이드(AlOx)층, 알루미늄 옥사이드-나이트라이드(AlOxNy)층, 또는 Al-Nd 합금층일 수 있다. 또한, 순수 Al층은 힐락 등의 발생을 효과적으로 방지하기 위해, 장벽 Al층보다 물리적으로 더 두껍다.

Description

힐락-프리 알루미늄층 및 그 형성방법{Hillock-free aluminum layer and method of forming the same}
도 1a는 종래 유리판 위에 금속을 증착하는 예를 도시한다.
도 1b는 종래 유리판 위에 형성된 Al 배선층에서 어닐링 후에 발생하는 힐락의 예를 도시한다.
도 2a는 종래 유리판 위에 형성된 Al 합금 입자들의 어닐링 후의 예를 도시한다.
도 2b는 종래 유리판 위에 형성된 Al 입자들을 피복하는 금속층의 예를 도시한다.
도 2c는 종래 유리판과 Al 입자들 사이에 낀 장벽 금속막의 예를 도시한다.
도 3은 본 발명의 실시예들에 따라 기판 상에 적어도 두 알루미늄층을 가진 도전층을 도시한다.
도 4는 본 발명의 실시예들에 따른 TFT의 바텀 게이트(bottom gate)의 단면도이다.
본 발명은 일반적으로 알루미늄(Al) 도전층에 관한 것으로, 보다 상세하게는 힐락-프리(hillock-free) Al층 및 그 형성방법에 관한 것이다.
더 큰 규모를 가진 집적회로(IC)의 반도체 제조공정이 요구됨에 따라, 기판은 IC를 위한 배선을 형성할 면적을 충분히 제공하기에 불충분할 수 있다. IC 금속 산화물 반도체(MOS)의 크기 감소로 인해 증가된 수의 배선 형성이라는 조건을 만족하기 위해서, 배선을 위한 2층 이상의 금속층이 많은 IC 제조공정에 채용되고 있는 필요 기술이 되었다. 특히, 마이크로프로세서와 같은 상업적 기능을 가진 몇몇 집적회로의 경우, 그 집적회로의 구성요소들의 배선을 만드는 데에 4층 또는 5층의 금속층이 필요하다. 한편, 박막 트랜지스터 액정 디스플레이(TFT-LCD) 패널의 제조공정에 있어서, 금속막은 전극 및 배선으로 채용되고 있는데, 이들도 금속막들의 다층 구조로 형성되고 있다.
다층 금속막 구조에서, 층간의 단락 발생을 방지하기 위해 두 금속층 사이에 유전체와 같은 절연층이 형성된다. 그리고, 순수 금속이나 낮은 전기 저항을 가진 합금이 금속층을 위한 물질로 사용하기 적합하다. 일반적으로, 순수 금속의 예로는, Cr, Al, Cu, Mo, Ta 및 W이 사용될 수 있다. 낮은 전기 저항을 가진 합금의 예로는 Al-Cu, Al-Cu-Si, Al-Pd 및 Al-Nd와 같이 다른 원소로부터 선택된 하나 이상을 포함하는 알루미늄 합금이 사용된다. 바람직하기로는, 순수 알루미늄이 금속층 재료로 사용된다. 그것은 알루미늄과 기판과의 접착력이 상당하며, 낮은 전기 비저항뿐만 아니라 제조공정에 있어서 상당한 식각 특성을 가지고 있기 때문이다. 그 밖에, 토양에는 다른 금속 원소보다도 많은 알루미늄이 포함되어 있다. 때문 에, 알루미늄은 유용하면서도 가격이 저렴하다.
그러나, 다른 금속보다도 낮은 융점을 가지는 순수 알루미늄을 금속층으로 사용하는 데에는 여전히 단점이 있다. 도 1a는 유리판 위의 금속 증착을 도시한다. 박막 트랜지스터를 제조함에 있어, 우선 비교적 저온(약 150℃)에서 금속을 증착하여 유리판(102) 위에 입자(104)들을 형성하고, 입자들 사이에 입계(106)들이 형성된다. 사실, 입자들은 도 1a에 도시한 것과 같이 일정하게 동일한 양상으로 형성되지는 않으며, 도 1a에 도시한 일정한 입자는 도시의 편이를 위한 것이다. 다음에, 어닐링을 수행하여 고온에서의 가열에 의한 입자들의 증가된 진동이 입자들 원자 재배열을 일으키도록 함으로써, 입자들의 결함을 감소시키고 입자들의 재결정화를 일으킨다. 재결정화 후에는, 입자들의 내부 응력이 전위와 같은 결함 밀도의 감소에 의해 급격하게 감소한다. 어닐링 온도를 증가시키고 재결정화에서 형성된 입자들을 입자들 사이의 표면 에너지를 초과하는 높은 에너지 레벨로 올리면, 입자들 중 작은 것들은 사라지면서 입성장이 일어나기 시작한다. 결과적으로, 입자들의 성장은 더 큰 입자들을 가져오고 작은 입자들 사이의 입계들은 사라진다. 이리하여, 입자들의 내부 응력은 낮은 레벨로 더욱 감소하게 된다.
순수 알루미늄을 배선층 물질로 사용하면, 힐락 등이 발생될 수 있다. 도 1b는 배선층 물질로써 알루미늄을 가지는 유리판의 어닐링 후를 도시함으로써 힐락을 보여준다. 어닐링에서, 고온은 Al 입자(104)와 유리판(102)의 열팽창을 일으킨다. 알루미늄이 유리보다 큰 열팽창 계수를 가지기 때문에 상당한 압축 응력이 Al 입자(104)에 의해 유리판(102)에 인가된다. 이 압축 응력에 의해, 알루미늄 원자 들은 입계(106)를 따라 움직여 힐락(110)을 초래한다. 힐락(110)과 같은 힐락 등은 후속 제조공정에서 다른 층들의 고르지 못한 두께의 원인이 될 수 있다. 또한, 최악의 경우, 큰 힐락이 하부 금속층과 상부 금속층 사이에 형성되는 절연층(미도시)을 관통하여 상부 금속층에 닿는 경우에는 층간의 단락이 발생할 수 있다.
따라서, Al을 배선 물질로 사용하려면 힐락 문제를 해결해야 할 필요가 있다. 종래에는, 이러한 문제에 대해 두 가지 접근이 있었다. 첫 번째 접근은 Nd, Ti, Zr, Ta, Si 및 Cu와 같은, 높은 융점을 가지는 다른 금속을 배선 물질로 사용하는 것이다. 도 2a는 Al 합금의 입자(204)들이 유리판(202) 위에 형성된 것의 어닐링 후를 보여준다. 도 2a에서 보는 바와 같이, Al 합금의 입자(204)들의 입계(206)들 사이에는 힐락이 발생하지 않는다. 입자(204)들이 성장하면서, Al 합금의 추가적인 원소 원자들이 Al 입자로 용해될 수 없기 때문에 추가적인 원소 원자들은 입계(206)들로 이동하여 입계(206)들 사이에 작은 파티클(210)들을 점차 형성한다. 이렇게 하여, Al 원자들이 입계(206)들을 따라 이동할 때에 작은 파티클(210)들이 Al 원자들이 입자(204) 위로 움직이는 것을 방해하여, 힐락의 발생을 억제한다.
두 번째 접근은 힐락의 성장을 억제하기 위해 Al 입자들을 덮는 고융점 금속층을 형성하는 것이다. 도 2b는 Al 입자들을 피복하는 금속층을 도시한다. Al 입자(204)들 위로 고융점을 가지는 금속층(212)을 도금한 후 어닐링을 수행한다. 금속층(212)이 Al 입자(204)들 사이의 입계(206)들로 형성된 출구를 덮는 보호막으로 작용하기 때문에, Al 원자들이 입계(206)들을 따라 힐락을 형성하는 것이 차단된다. 또한, 두 번째 접근의 변형으로, 금속층(212) 대신에 비정질 상태의 Al층을 사용하는 방법이 있다. 비정질 상태의 Al층은 힐락의 발생을 억제하기 위해 입자(204)들 위에 형성될 수 있다.
힐락 발생 문제에 대한 이러한 종래 접근 중에서 가장 효과적이고 널리 사용되는 것이 첫 번째 접근이다. 예를 들어, 일본 회사 Kobelco는 금속층 배선 재료로써 Al-Nd 합금을 제공하는데, 이는 Yamamoto 등의 미국특허 제6,033,542호에 개시되어 있다. Nd는 큰 원자량과 높은 융점을 가져, Al 원자들이 입계를 따라 이동해 힐락을 형성하는 것을 방해하는 작은 파티클들을 형성할 수 있다. 이러한 방식으로, 온도가 300℃에 이르러도 힐락이 발생하지 않는다. 그러나, Nd가 희토류 금속이기 때문에 제조 비용이 증가되고, 스플래싱(splashing)을 방지하기 위해 낮은 스퍼터링율을 적용하는 것이 요구된다. 게다가, Nd는 높은 비저항을 가져 Al-Nd 합금은 순수 알루미늄보다 높은 비저항을 가진다.
이상 설명한 바와 같이, 일반적인 반도체 및 액정 디스플레이 제조공정에서 Al을 배선이나 전극 물질로 사용하는 것이 바람직하기 때문에 Al을 사용할 때에 힐락 발생을 억제하는 것에 대한 연구가 매우 중요하다.
본 발명의 목적은 힐락을 방지하는 도전층 및 그 형성방법을 제공하는 것이다.
순수 Al층 및 기판의 열팽창 계수 사이의 열팽창 계수를 가지는 장벽 알루미늄(Al)층을 버퍼층으로 사용함으로써, 힐락 등을 효과적으로 방지할 수 있다. 또 한, 저항이 낮고 제조 비용이 감소된다.
본 발명은 기판 상에 형성된 적어도 두 알루미늄(Al)층을 포함함으로써 힐락을 방지하는 도전층을 제공하는 것으로 상기 목적을 달성한다. 여기서, 상기 적어도 두 Al층은 상기 기판 상에 형성된 장벽 Al층, 및 상기 장벽 Al층 상에 형성된 순수 Al층을 포함한다. 본 발명의 도전층에서, 상기 장벽 Al층의 비저항은 상기 순수 Al층의 비저항보다 크다. 상기 순수 Al층은 적어도 약 99.0wt%이고, 바람직하게는 적어도 약 99.9wt%이다. 또한, 상기 장벽 Al층의 열팽창 계수는 상기 순수 Al층의 열팽창 계수보다 작다.
상기 장벽 Al층은 알루미늄 나이트라이드(AlNx), 알루미늄 옥사이드(AlOx) 및 알루미늄 옥사이드-나이트라이드(AlOxNy) 중의 한 화합물을 적어도 함유할 수 있다. 상기 순수 Al층에 대한 상기 장벽 Al층의 두께 비가 약 1:6.25와 1:1 사이에 있으면, 힐락 등은 효과적으로 억제될 수 있다. 상기 순수 Al층에 대한 상기 장벽 Al층의 두께 비가 약 1:6.25와 1:2 사이에 있으면, 소자 식각 후에 양호한 단면 프로파일이 얻어진다. 상기 순수 Al층은 약 1000Å 및 4500Å 사이의 두께를 가진다.
또한, 상기 장벽 Al층은 Al-Nd 합금층일 수 있으며, 상기 Al-Nd 합금층은 약 100Å 및 4000Å 사이의 두께를 가지고, 바람직하게는 약 300Å 및 900Å 사이의 두께를 가진다. 상기 순수 Al층은 약 500Å 및 4500Å 사이의 두께를 가지고, 바람직하게는 약 1500Å 및 3000Å 사이의 두께를 가지며, 상기 순수 Al층에 대한 상기 Al-Nd 합금층의 두께 비는 약 1: 6.67과 1:0.55 사이에 있다.
본 발명의 다른 목적, 특징 및 장점은 후술하는 바람직한, 그러나 비제한적인 실시예들의 상세한 설명으로부터 자명해질 것이다. 후술하는 설명은 첨부 도면과 함께 이루어진다.
도 3은 본 발명의 실시예들에 따라 기판 상에 적어도 두 알루미늄층을 가진 도전층을 도시한다. 장벽 알루미늄(Al)층(304)이 기판(302) 상에 형성되어 있고, 장벽 Al층(304) 상에 순수 Al층(306)이 형성되어 있어서, 후술하는 열적 공정을 수행한 후에 Al 힐락 발생을 억제한다.
제1 실시예에서, 장벽 Al층은 알루미늄 나이트라이드(AlNx), 알루미늄 옥사이드(AlOx) 및 알루미늄 옥사이드-나이트라이드(AlOxNy) 중의 한 화합물을 적어도 함유한다. 제2 실시예에서, 특정 연구를 위해, 장벽 Al층의 물질로써 알루미늄-네오디뮴(Al-Nd) 합금이 사용된다. 관련 실험 결과들을 설명한다.
제1 실시예
도 3을 다시 참조하면, 제1 실시예에서, 유리 기판(304)이 제공되고, 알루미늄 나이트라이드(AlNx)층 및 알루미늄 옥사이드(AlOx)층, 알루미늄 옥사이드-나이트라이드(AlOxNy)층, 또는 이들의 2 내지 3층 조합과 같은 장벽 Al층(304)이 기판(304) 상에 형성된다. 그런 다음, 순수 Al층(적어도 약 99.0wt%, 바람직하게는 적어도 약 99.9wt%)(306)이 장벽 Al층(304) 상에 형성된다. 선택된 장벽 Al층의 물질에 따라, 장벽 Al층(304)의 열팽창 계수는 순수 Al층(306)의 열팽창 계수보다 작고, 유리 기판(302)의 열팽창 계수보다 크다. 따라서, 후속 공정에서 고온(또는 열충격)에 소자가 노출된 후에도 Al 힐락 형성은 성공적으로 방지된다. 또한, 장 벽 Al층(304)의 비저항은 순수 Al층(306)의 비저항보다 크다.
표 1에는 순수 Al, AlNx, AlOx, AlOxNy 및 세 가지 다른 유리 기판들의 어닐링 전 열팽창 계수가 나열되어 있다.
코닝
(유리 기판)
 NHT
(유리 기판)		 아사히
(유리 기판)		 알루미늄
(Al)		 알루미늄 나이트라이드
(AlN)		 알루미늄 옥사이드(Al2O3) 알루미늄 옥사이드-나이트라이드(AlOxNy)
샘플 1737 E2000 NA35 NA25 NA30 AN100
열팽창계수
(×10-7/℃)		 37.8 32 37 26 32 38 231 45 81 45~81
비저항(Ωcm) NA NA NA NA NA NA 2.65×10-6 5.6×1013 2×1013 2×1013
~5.6×1013
어닐링(가열) 공정 중에, 유리 기판(302)과 순수 Al층(306) 사이의 열팽창 계수 차이에서 생기는 열적 응력에 의해 입계들을 따라 알루미늄 원자들이 이동하기 때문에 힐락 등이 발생하려고 한다. 본 발명의 특징은 유리 기판(302)과 순수 Al층(306) 사이에 장벽 Al층(304)을 개재시키는 것인데, 장벽 Al층(304)의 열팽창 계수는 유리 기판(302)의 열팽창 계수보다 크고, 순수 Al층(306)의 열팽창 계수보다 작다. 따라서, 장벽 Al층(304)은 힐락 등을 발생하는 입계들을 따른 Al 원자들 이동을 방지하는 버퍼층으로 작용한다. 또한, 상당히 낮은 비저항(전기 저항) 및 (식각 공정과 같은) 후속 공정을 거친 소자의 양호한 프로파일을 얻기 위해, 순수 Al층(306)은 장벽 Al층(304)보다 물리적으로 더 두껍다.
본 발명에 따른 제1 실시예의 힐락-프리 소자의 상태를 조사하기 위한 실험을 수행하였다. 우선, 스퍼터링 순수 알루미늄 타겟을 스퍼터링 장비의 진공 챔버 안에 장착했다. 증착 변수(총 압력, 방출 가스 안의 질소 함량, 및 기판 바이어스 전압)를 달리하여 질소/아르곤(N2/Ar) 가스 혼합물 안에서 알루미늄 타겟을 반응성 스퍼터링시켜 알루미늄 나이트라이드(AlNx)막을 성장시켰다. 유사하게, 산소/아르곤(O2/Ar) 가스 혼합물 안에서 알루미늄 타겟을 반응성 스퍼터링시켜 알루미늄 옥사이드(AlOx)막을 성장시키고, 질소/산소/아르곤(N2/O2/Ar) 가스 혼합물 안에서 알루미늄 타겟을 반응성 스퍼터링시켜 알루미늄 옥사이드-나이트라이드(AlOxNy)막을 성장시켰다.
그런 다음, 두 Al층을 포함하는 적층 구조를 340℃에서 30분동안 가열(어닐)했다. 그리고 나서, 어닐링 공정 후의 적층 구조의 최상층을 주사 전자 현미경(SEM)으로 관찰하여 힐락 등이 발생했는지 구조의 단면 프로파일은 양호한지 확인하였다. 그 결과는 표 2와 같다.
실험예 장벽 Al층 두께
(Å)		 순수 Al층 두께
(Å)		 장벽 Al층/
순수 Al층 비		 어닐링 후의 힐락 발생 적층 구조의 단면 프로파일
1 0 2000 0 발생 -
2 200 2000 1:10 발생 좋지 않음
3 300 2000 1:6.7 발생 좋지 않음
4 400 2000 1:5 발생 없음 양호
5 500 2000 1:4 발생 없음 양호
6 600 2000 1:3.3 발생 없음 양호
7 1000 2000 1:2 발생 없음 양호
8 1500 2000 1:1.3 발생 없음 좋지 않음
9 2000 2000 1:1 발생 없음 좋지 않음
10 250 1800 1:7.2 발생 좋지 않음
11 300 1800 1:6 발생 없음 양호
12 900 1800 1:2 발생 없음 양호
13 1800 1800 1:1 발생 없음 좋지 않음
14 300 2500 1:8.3 발생 좋지 않음
15 400 2500 1:6.25 발생 없음 양호
16 600 2500 1:4.2 발생 없음 양호
17 700 2500 1:3.6 발생 없음 양호
18 1250 2500 1:2 발생 없음 양호
19 2500 2500 1:1 발생 없음 좋지 않음
20 600 4500 1:7.5 발생 좋지 않음
21 750 4500 1:6 발생 없음 양호
22 1500 4500 1:3 발생 없음 양호
23 2250 4500 1:2 발생 없음 양호
24 4500 4500 1:1 발생 없음 좋지 않음
실험예 1(비교 예)
막 형성 압력 0.3Pa과 Ar 가스라는 스퍼터링 조건 하에서, 2000Å의 두께를 가지는 순수 Al막을 유리 기판 위에 형성한다. 그런 다음, 구조를 340℃에서 30분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다.
결과는, 버퍼층이 존재하지 않을 경우 힐락 등이 발생하는 것을 보여준다.
실험예 2
먼저, 막 형성 압력 0.5Pa 하에서 반응성 스퍼터링으로 유리 기판 위에 200Å의 두께를 가지는 알루미늄 나이트라이드로 이루어진 장벽 Al막을 형성한다. 막 형성 압력 0.3Pa 하에서, 2000Å의 두께를 가지는 순수 Al막을 장벽 Al막 위에 형성한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:10이다. 이렇게 하여, 순수 Al층(2000Å)/AlNx(200Å)/기판을 포함하는 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과는, 힐락 등이 여전히 발생하는 것을 보여준다. 순수 Al층에 대한 장벽 Al층의 두께 비 (1:10)은 유리 기판과 Al 원자들 사이의 열적 응력을 버퍼하기에는 너무 낮다. 또한, 후속 공정(예를 들어 포토리소그라피와 식각)을 수행한 후, 장벽 Al층은 과도 식각되어 이러한 적층 구조의 단면 프로파일이 좋지 않다.
실험예 3
실험예 2의 과정을 따라서 유리 기판 위에 300Å의 장벽 Al층(AlNx), 장벽 Al층 위에 2000Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:6.7이다.
적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다. 결과를 보면, 힐락 등이 여전히 발생한다. 순수 Al층에 대한 장벽 Al층의 두께 비 (1:6.7)은 유리 기판과 Al 원자들 사이의 열적 응력을 버퍼하기에는 여전히 너무 낮다. 또한, 후속 공정(예를 들어 포토리소그라피와 식각)을 수행한 후, 장벽 Al층은 과도 식각되어 이러한 적층 구조의 단면 프로파일은 좋지 않다.
실험예 4
실험예 2의 과정을 따라서 유리 기판 위에 400Å의 장벽 Al층, 장벽 Al층 위에 2000Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:5이다.
순수 Al층(2000Å)/AlNx(400Å)/기판을 포함하는 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 어닐링 후에 힐락 등의 발생이 없다. 순수 Al층에 대한 장벽 Al층의 두께 비가 1:5이면 유리 기판과 Al 원자들 사이의 열적 응력이 효과적으로 버퍼될 수 있다. 또한, 후속 공정(예를 들어 포토리소그라피와 식각)을 수행한 후, 이러한 적층 구조의 단면 프로파일은 양호하다.
실험예 5
실험예 2의 과정을 따라서 유리 기판 위에 500Å의 장벽 Al층, 장벽 Al층 위에 2000Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:4이다. 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 6
실험예 2의 과정을 따라서 유리 기판 위에 600Å의 장벽 Al층, 장벽 Al층 위에 2000Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:3.3이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호 함을 알 수 있다.
실험예 7
실험예 2의 과정을 따라서 유리 기판 위에 1000Å의 장벽 Al층, 장벽 Al층 위에 2000Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:2이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 8
실험예 2의 과정을 따라서 유리 기판 위에 1500Å의 장벽 Al층, 장벽 Al층 위에 2000Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:1.3이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제된 것을 알 수 있다. 그러나, 구조의 단면 프로파일은 좋지 않다. 순수 Al층은 과도 식각되고 장벽 Al층은 덜 식각되어, 잉여 장벽 Al층을 남긴다.
실험예 9
실험예 2의 과정을 따라서 유리 기판 위에 2000Å의 장벽 Al층, 장벽 Al층 위에 2000Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:1이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제된 것을 알 수 있다. 그러나, 구조의 단면 프로파일은 좋지 않다. 순수 Al층은 과도 식각되고 장벽 Al층은 덜 식각되어, 잉여 장벽 Al층을 남긴다.
실험예 10
실험예 2의 과정을 따라서 유리 기판 위에 250Å의 장벽 Al층, 장벽 Al층 위에 1800Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:7.2이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과는, 힐락 등이 여전히 발생하는 것을 보여준다. 순수 Al층에 대한 장벽 Al층의 두께 비 (1:7.2)는 유리 기판과 Al 원자들 사이의 열적 응력을 버퍼하기에는 너무 낮다. 또한, 장벽 Al층은 과도 식각되어 이러한 적층 구조의 단면 프로파일은 좋지 않다.
실험예 11
실험예 2의 과정을 따라서 유리 기판 위에 300Å의 장벽 Al층, 장벽 Al층 위에 1800Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:6이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 12
실험예 2의 과정을 따라서 유리 기판 위에 900Å의 장벽 Al층, 장벽 Al층 위에 1800Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:2이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 13
실험예 2의 과정을 따라서 유리 기판 위에 1800Å의 장벽 Al층, 장벽 Al층 위에 1800Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:1이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제된 것을 알 수 있다. 그러나, 구조의 단면 프로파일은 좋지 않다. 순수 Al층은 과도 식각되고 장벽 Al층은 덜 식각되어, 잉여 장벽 Al층을 남긴다.
실험예 14
실험예 2의 과정을 따라서 유리 기판 위에 300Å의 장벽 Al층, 장벽 Al층 위에 2500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:8.3이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과는, 힐락 등이 여전히 발생하는 것을 보여준다. 순수 Al층에 대한 장벽 Al층의 두께 비 (1:8.3)은 유리 기판과 Al 원자들 사이의 열적 응력을 버퍼하기에는 너무 낮다. 또한, 장벽 Al층은 과도 식각되어 이러한 적층 구조의 단면 프로파일은 좋지 않다.
실험예 15
실험예 2의 과정을 따라서 유리 기판 위에 400Å의 장벽 Al층, 장벽 Al층 위에 2500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:6.25이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 16
실험예 2의 과정을 따라서 유리 기판 위에 600Å의 장벽 Al층, 장벽 Al층 위에 2500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:4.2이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 17
실험예 2의 과정을 따라서 유리 기판 위에 700Å의 장벽 Al층, 장벽 Al층 위 에 2500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:3.6이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 18
실험예 2의 과정을 따라서 유리 기판 위에 1250Å의 장벽 Al층, 장벽 Al층 위에 2500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:2이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 19
실험예 2의 과정을 따라서 유리 기판 위에 2500Å의 장벽 Al층, 장벽 Al층 위에 2500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:1이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제된 것을 알 수 있다. 그러나, 구조의 단면 프로파일은 좋지 않다. 순수 Al층은 과도 식각되고 장벽 Al층은 덜 식각되어, 잉여 장벽 Al층을 남긴다.
실험예 20
실험예 2의 과정을 따라서 유리 기판 위에 600Å의 장벽 Al층, 장벽 Al층 위에 4500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:7.5이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과는, 힐락 등이 여전히 발생하는 것을 보여준다. 순수 Al층에 대한 장벽 Al층의 두께 비 (1:7.5)는 유리 기판과 Al 원자들 사이의 열적 응력을 버퍼하기에는 너무 낮다. 또한, 장벽 Al층은 과도 식각되어 이러한 적층 구조의 단면 프로파일은 좋지 않다.
실험예 21
실험예 2의 과정을 따라서 유리 기판 위에 750Å의 장벽 Al층, 장벽 Al층 위에 4500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:6이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 22
실험예 2의 과정을 따라서 유리 기판 위에 1500Å의 장벽 Al층, 장벽 Al층 위에 4500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:3이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 23
실험예 2의 과정을 따라서 유리 기판 위에 2250Å의 장벽 Al층, 장벽 Al층 위에 4500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:2이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제되고 구조의 단면 프로파일이 양호함을 알 수 있다.
실험예 24
실험예 2의 과정을 따라서 유리 기판 위에 4500Å의 장벽 Al층, 장벽 Al층 위에 4500Å의 순수 Al층을 가지는 적층 구조를 제조한다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:1이다. 이러한 적층 구조를 340℃에서 30분간 어닐한 후 SEM으로 관찰한다.
결과를 보면, 힐락 등이 효과적으로 억제된 것을 알 수 있다. 그러나, 구조의 단면 프로파일은 좋지 않다. 순수 Al층은 과도 식각되고 장벽 Al층은 덜 식각되어, 잉여 장벽 Al층을 남긴다.
실험예 1-24의 결과는 힐락-프리 도전층이, 기판 상에 형성된 장벽 Al층 및 장벽 Al층 상에 형성된 순수 Al층을 포함하는, 기판 상에 형성된 적어도 두 알루미 늄(Al)층을 포함하는 것을 보여준다. 여기서, 순수 Al층은 약 1000Å 및 4500Å 사이의 두께를 가지고, 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:6.25와 1:1 사이에 있다. 따라서, 유리 기판과 순수 Al층 사이의 열팽창 계수 차이에서 오는 열적 응력이 효과적으로 버퍼된다. 또한, 제1 실시예에서, 장벽 Al층으로 사용되는 물질은 알루미늄 나이트라이드(AlNx), 알루미늄 옥사이드(AlOx) 및 알루미늄 옥사이드-나이트라이드(AlOxNy)일 수 있다.
뿐만 아니라, 표 2에 나열한 결과는 순수 Al층이 약 1000Å 및 4500Å 사이의 두께를 가지고, 장벽 Al층이 순수 Al층보다 물리적으로 얇으며, 보다 상세하게 순수 Al층에 대한 장벽 Al층의 두께 비가 약 1:6.25와 1:2 사이에 있으면 이러한 적층 구조의 단면 프로파일이 양호하다는 것을 보여준다.
비록 위에서는 단순히 하나의 순수 Al층이 예시되었지만, 본 발명이 여기에 국한되지 않는다는 것을 알 것이다. 힐락 등의 발생은 장벽 Al층 위로 다중(둘, 셀, 넷, 다섯 등등) 순수 Al층들이 형성되어도 여전히 효과적으로 방지된다. 실제 적용에 있어서는, 순수 Al층(들)은 Al-Cu, Al-Cu-Si, Al-Pd 및 Al-Cr, Al-Ti 등과 같은 Al계 층(들)로 대체될 수 있다. 그리고, 장벽 Al층은 다중 층을 포함할 수 있다. 예를 들어, 장벽 Al층은 서로 다른 양의 질소를 함유하는 제1 AlNx층, 제2 AlNx층 및 제3 AlNx층을 포함할 수 있거나, 서로 다른 양의 산소를 함유하는 제1 AlOx층, 제2 AlOx층 및 제3 AlOx층을 포함할 수 있거나, 서로 다른 질소 대 산소 비율을 함유하는 제1 AlOxNy층, 제2 AlOxNy층 및 제3 AlOxNy층을 포함할 수 있다. 또한, 장벽 Al층은 예를 들어, AlNx층/AlOx층, 또는 AlNx층/AlOxNy층, 또는 AlOx층 /AlOxNy층, 또는 AlNx층/AlOx층/AlOxNy층과 같이 다른 화학 화합물로 된 다중 층을 포함할 수 있다.
제2 실시예
제2 실시예에서, 힐락 등의 발생을 방지하기 위해 알루미늄-네오디뮴(Al-Nd) 합금층이 장벽 Al층으로 사용된다. 이 적층 구조는 박막 트랜지스터(TFT)의 전극 패턴으로 자주 이용된다.
도 3을 다시 참조하면, 제2 실시예에서, 유리 기판(304)이 제공되고, 기판(304) 위에 (장벽 Al층(304)으로서) Al-Nd 합금층이 형성된다. Al-Nd 합금층은 약 100Å 및 4000Å 사이의 두께를 가지고, 바람직하게는 약 300Å 및 900Å 사이의 두께를 가진다.
그런 다음, 순수 Al층(306)이 Al-Nd 합금층 상에 형성된다. 순수 Al층은 약 500Å 및 4500Å 사이의 두께를 가지고, 바람직하게는 약 1500Å 및 3000Å 사이의 두께를 가진다.
Al-Nd 합금층과 순수 Al층(306)의 막 형성 조건은 제한을 위함이 아니다. 0.3Pa 또는 0.4Pa과 같은, 일반적인 막 형성 압력이 채용될 수 있다. Al-Nd 합금층은 열적 공정동안에 발생된 응력을 이완시켜 힐락이 효과적으로 억제될 수 있다.
그리고, Al층의 산화를 방지하기 위한 보호막(도 3에는 미도시)이 순수 Al층(306) 상에 더 형성될 수 있다. 몰리브데늄(Mo)과 티타늄(Ti), 및 몰리브데늄 나이트라이드(MoN) 화합물과 같은 금속이 보호막 물질로 사용될 수 있다.
본 발명에 따른 제2 실시예의 힐락-프리 소자의 상태를 조사하기 위한 실험 을 수행하였다. 유사하게, (기판 상의 Al-Nd 합금층과, Al-Nd 합금층 상의 순수 Al층을 포함하는) 적층 구조를 320℃에서 10분동안 어닐했다. 그리고 나서, 어닐링 공정 후의 적층 구조의 최상층을 주사 전자 현미경(SEM)으로 관찰하여 힐락 등이 발생했는지 확인하였다. 또한, 순수 Al층 위에 보호막으로서 Mo층을 더 형성한 다음, 그 구조의 단면 프로파일을 SEM으로 관찰하였다. 그 결과는 표 3과 같다.
실험예 Al-Nd 합금층 두께(Å) 순수 Al층 두께(Å) Al-Nd 합금층/순수 Al층 비 어닐링 후의 힐락 발생 적층 구조의 단면 프로파일
25 0 2000 0 발생 -
26 1800 0 - 발생 없음 양호
27 300 1000 1:3.3 발생 없음 양호
28 300 2000 1:6.7 발생 없음 양호
29 450 2000 1:4.4 발생 없음 양호
30 450 1000 1:2.2 발생 없음 양호
31 900 2000 1:2.2 발생 없음 양호
32 900 1000 1:1.1 발생 없음 양호
33 1800 2000 1:1.1 발생 없음 양호
34 1800 1000 1:0.55 발생 없음 양호
실험예 25(비교 예)
막 형성 압력 0.3Pa의 스퍼터링 조건 하에서, 2000Å의 두께를 가지는 순수 Al막을 유리 기판 위에 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다.
결과는, 순수 Al층만을 사용하면 힐락 등이 발생하는 것을 보여준다.
실험예 26(비교 예)
막 형성 압력 0.3Pa 하에서 기판 위에 1800Å의 두께를 가지는 Al-Nd 합금층을 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다.
결과는, Al-Nd 합금층만을 도전층으로 사용하면 힐락이 발생하지 않는다는 것을 보여준다.
또한, Al-Nd 합금층 상에 1000Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
그러나, Al-Nd 합금 물질은 팽창성이어서 Al-Nd 합금을 도전층의 유일한 물질로 사용하는 것은 덜 이롭다. 또한, Al-Nd 합금의 전기 저항이 너무 높고(Al의 거의 두 배), 소자의 전기적 요건을 만족하기 위해 두꺼운 막을 형성하는 데에 드는 막 형성 시간이 더 길다.
실험예 27
막 형성 압력 0.3Pa 하에서, 기판 위에 300Å의 두께를 가지는 Al-Nd 합금층을 형성한 다음, 1000Å의 두께를 가지는 순수 Al층을 Al-Nd 합금층 위에 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다. 결과를 보면 힐락 등이 발생하지 않는다.
또한, 순수 Al층 상에 900Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
실험예 28
기판 위에 300Å의 두께를 가지는 Al-Nd 합금층을 형성(막 형성 압력은 0.3Pa)한 다음, 2000Å의 두께를 가지는 순수 Al층을 Al-Nd 합금층 위에 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다. 결과는 힐락 등이 발생하지 않음을 보여준다.
순수 Al층 상에 900Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
실험예 29
기판 위에 450Å의 두께를 가지는 Al-Nd 합금층을 형성(막 형성 압력은 0.3Pa)한 다음, 2000Å의 두께를 가지는 순수 Al층을 Al-Nd 합금층 위에 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다. 결과는 힐락 등이 발생하지 않음을 보여준다.
순수 Al층 상에 900Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
실험예 30
기판 위에 450Å의 두께를 가지는 Al-Nd 합금층을 형성(막 형성 압력은 0.3Pa)한 다음, 1000Å의 두께를 가지는 순수 Al층을 Al-Nd 합금층 위에 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다. 결과는 힐락 등이 발생하지 않음을 보여준다.
순수 Al층 상에 900Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
실험예 31
기판 위에 900Å의 두께를 가지는 Al-Nd 합금층을 형성한 다음, 2000Å의 두께를 가지는 순수 Al층을 Al-Nd 합금층 위에 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다. 결과는 힐락 등이 발생하지 않음을 보여준다.
순수 Al층 상에 900Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
실험예 32
기판 위에 900Å의 두께를 가지는 Al-Nd 합금층을 형성한 다음, 1000Å의 두께를 가지는 순수 Al층을 Al-Nd 합금층 위에 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다. 결과는 힐락 등이 발생하지 않음을 보여준다.
순수 Al층 상에 900Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
실험예 33
기판 위에 1800Å의 두께를 가지는 Al-Nd 합금층을 형성한 다음, 2000Å의 두께를 가지는 순수 Al층을 Al-Nd 합금층 위에 형성한다. 그런 다음, 구조를 320℃에서 10분간 어닐한다. 그리고 나서, 어닐링 공정 후에 주사 전자 현미경(SEM)으로 관찰한다. 결과는 힐락 등이 발생하지 않음을 보여준다.
순수 Al층 상에 900Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이 러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
실험예 34
기판 위에 1800Å의 두께를 가지는 Al-Nd 합금층을 형성한 다음, 1000Å의 두께를 가지는 순수 Al층을 Al-Nd 합금층 위에 형성한다. 순수 Al층에 대한 Al-Nd 합금층의 두께 비는 약 1:0.55이다. 구조를 320℃에서 10분간 어닐한 다음, 주사 전자 현미경(SEM)으로 관찰한다. 결과는 힐락 등이 발생하지 않음을 보여준다.
순수 Al층 상에 900Å 두께로 금속성 Mo층을 더 형성한다. SEM 하에서, 이러한 구조는 양호한 단면 프로파일을 가짐을 보여준다.
제2 실시예(실험예 27-33)에서 일반적으로 Al-Nd 합금층(장벽층)보다 순수 Al층이 더 두꺼운 것을 알 수 있다. 그러나, 힐락 등을 효과적으로 방지하기 위해 순수 Al층은 Al-Nd 합금층보다 얇을 수 있다(실험예 34).
실험예 27-34의 결과에 따르면, 기판과 순수 Al층 사이에 개재된 Al-Nd 합금층은 힐락 등의 발생을 효과적으로 방지한다.
실험예 27-34의 결과는 힐락-프리 도전층이, 기판 상에 형성된 장벽 Al(Al-Nd 합금)층 및 장벽 Al층 상에 형성된 순수 Al층을 포함하는, 기판 상에 형성된 적어도 두 알루미늄(Al)층을 포함하는 것을 보여준다. 여기서, 장벽 Al층은 약 300Å 및 1800Å 사이의 두께를 가지고, 순수 Al층은 약 1000Å 및 2000Å 사이의 두께를 가진다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:6.67과 1:0.55 사이에 있다. 따라서, 유리 기판과 순수 Al층 사이의 열팽창 계수 차이에서 오는 열적 응력이 효과적으로 버퍼된다. 따라서, 힐락 발생을 방지하고 이러한 구조의 단면 프로파일을 양호하게 유지하기 위해 Al-Nd 합금층은 100Å 및 4000Å 사이의 두께, 바람직하게는 약 300Å 및 900Å 사이의 두께를 가진다. 순수 Al층은 약 500Å 및 4500Å 사이의 두께, 바람직하게는 약 1500Å 및 3000Å 사이의 두께를 가진다.
실제 적용에 있어서, 본 발명의 제2 실시예에 따른 적층 구조(실험예 27-33)의 대부분은 제조 비용을 감안하여 매우 두꺼운 순수 Al층과 매우 얇은 Al-Nd 합금층을 포함할 수 있다. 예를 들어, 450Å의 Al-Nd 합금층과 2000Å의 순수 Al층을 포함하는 구조의 비용은 1800Å의 Al-Nd 합금층만을 포함하는 구조의 비용의 66%이다. 게다가, Al의 전기 저항은 Al-Nd 합금보다 낮다(약 50%). 따라서, AlNd/Al로 된 얇은 복합막을 사용하여 소자의 크기를 줄이고 소자의 균일함을 개선하여 소자 요구 조건을 만족시킬 수 있다.
본 발명의 실시예들에 따른 구조는 전자 소자의 배선 패턴 또는 전극 패턴과 같은 도전 패턴으로 사용될 수 있다. 후술하는 설명에서, 본 발명의 구조는 박막 트랜지스터(TFT)의 금속성 게이트 전극으로 사용된다. 도 4는 본 발명의 실시예들에 따른 TFT 바텀 게이트의 단면도이다. 먼저, 기판(400)이 제공된다. 기판(400) 위에 도전층을 증착하고 식각하여 게이트 전극(410)을 형성한다.
본 발명의 제1 실시예에 따르면, 게이트 전극(410)은 기판(400) 상의 장벽 Al층과 장벽 Al층 상의 순수 Al층을 포함하는, 적어도 두 Al층을 포함한다. 장벽 Al층은 알루미늄 나이트라이드(AlNx), 알루미늄 옥사이드(AlOx) 및 알루미늄 옥사이드-나이트라이드(AlOxNy) 중의 한 화합물을 적어도 함유한다. 소자 식각 후에 양호한 단면 프로파일을 얻기 위해, 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1:6.25와 1:1 사이에 있다. 또한, Mo층 또는 MoN층이 보호의 목적으로 300Å 내지 1200Å의 범위로 순수 Al층 상에 더 형성될 수 있다.
본 발명의 제2 실시예에 따르면, 게이트 전극(410)은 기판(400) 상의 Al-Nd 합금층과 Al-Nd 합금층 상의 순수 Al층을 포함하는, 적어도 두 Al층을 포함한다. Al-Nd 합금층은 약 100Å 및 4000Å 사이의 두께, 바람직하게는 약 300Å 및 900Å 사이의 두께를 가진다. 순수 Al층은 약 500Å 및 4500Å 사이의 두께, 바람직하게는 약 1500Å 및 3000Å 사이의 두께를 가진다. 순수 Al층에 대한 장벽 Al층의 두께 비는 약 1: 6.67과 1:0.55 사이에 있다. 마찬가지로, Mo층 또는 MoN층이 보호의 목적으로 300Å 내지 1200Å의 범위로 순수 Al층 상에 더 형성될 수 있다.
그런 다음, 게이트 전극(410) 위로 게이트 절연막(420)을 형성한다. 증착과 포토리소그라피를 이용해, 비정질 실리콘층(430)과 오믹 콘택층(440)을 게이트 절연막(420) 상에 형성한다.
다음에, 기판(400) 위에 (Cr 및 Al과 같은) 금속층을 증착하고 패터닝하여 소오스 영역(460)과 드레인 영역(465)을 형성한다. 또한, 비정질 실리콘층(430)의 표면을 노출하도록 채널 영역도 형성하는데, 소오스 영역(460)과 드레인 영역(465)은 이 채널에 의해 분리된다.
그리고 나서, 소오스 영역(460), 드레인 영역(465) 및 채널을 피복하기 위해, 기판(400) 위에 패시베이션층(470)을 형성한다. 포토리소그라피와 식각을 이용해, 패시베이션층(470) 안에 개구부를 형성하여 드레인 영역(465)을 노출시킨다. 마지막으로, 패터닝된 투명 전극(ITO)(380)을 패시베이션층(470) 위에 형성하여 개 구부를 투명 전극으로 채운다.
물론, 본 발명이 TFT 소자로서의 응용에 제한되는 것이 아니고 다양한 전자 소자에 적용될 수 있다는 것을 알 것이다. 본 발명의 적층 구조에 따르면, 제조 비용은 상당히 감소될 수 있으며, 힐락 등은 효과적으로 억제될 수 있다. 또한, Al층 조합(순수 Al층 아래의 장벽층)의 전기 저항이 단일 Al계 층(예컨대 Al-Nd 합금층)의 전기 저항보다 훨씬 낮아서, 적용된 소자의 전기 특성을 개선한다.
이상에서는 본 발명의 실시예들에 대하여 설명하였으나, 본 발명은 상기한 실시예들에만 한정되는 것은 아니고 다양한 변경이나 변형이 가능하다. 한편, 다양한 변경 및 유사한 구조 및 과정을 포함하는 것으로 해석되어야 하며, 첨부된 청구항의 범위는 그러한 변경 및 유사한 구조와 과정을 포괄하도록 가장 넓게 해석되어야 한다.
본 발명의 적층 구조에 따르면, 제조 비용은 상당히 감소될 수 있으며, 힐락 등은 효과적으로 억제될 수 있다. 또한, Al층 조합(순수 Al층 아래의 장벽층)의 전기 저항이 단일 Al계 층(예컨대 Al-Nd 합금층)의 전기 저항보다 훨씬 낮아서, 적용된 소자의 전기 특성을 개선한다.

Claims (22)

  1. 기판 상에 형성되는 도전 패턴(conductive pattern)을 포함하는 전자 소자로서,
    상기 도전 패턴은,
    상기 기판 상에 형성되는 순수한 알루미늄 층; 및
    상기 순수한 알루미늄 층과 상기 기판 사이에 형성되는 장벽(barrier) 알루미늄 층을 포함하고,
    상기 장벽 알루미늄 층은, 알루미늄 옥사이드(AlOx) 및 알루미늄 옥사이드-나이트라이드(AlOxNy)로 구성된 그룹에서 선택되는 적어도 하나의 화합물을 포함하는 것을 특징으로 하는 전자 소자.
  2. 제1항에 있어서,
    상기 순수한 알루미늄 층의 알루미늄은 적어도 99.0 wt%인 것을 특징으로 하는 전자 소자.
  3. 제1항에 있어서,
    상기 순수한 알루미늄 층에 대한 상기 장벽 알루미늄 층의 두께 비는 1:6.25와 1:2 사이의 범위인 것을 특징으로 하는 전자 소자.
  4. 제1항에 있어서,
    상기 순수한 알루미늄 층은 1000 옹스트롬(angstrom)과 4500 옹스트롬 사이의 범위를 갖는 두께를 가지는 것을 특징으로 하는 전자 소자.
  5. 제1항에 있어서,
    상기 순수한 알루미늄 층은 상기 장벽 알루미늄 층보다 물리적으로 두꺼운 것을 특징으로 하는 전자 소자.
  6. 기판 상에 형성되는 도전 패턴을 적어도 포함하는 전자 소자로서,
    상기 도전 패턴은,
    상기 기판 상에 형성되는 순수한 알루미늄 층; 및
    상기 순수한 알루미늄 층과 상기 기판 사이에 형성되는 알루미늄-네오디뮴(Al-Nd) 합금 층을 포함하고,
    상기 알루미늄-네오디뮴 합금 층은 100 옹스트롬과 4000 옹스트롬 사이의 범위를 갖는 두께를 가지고,
    상기 순수한 알루미늄 층에 대한 상기 알루미늄-네오디뮴 합금 층의 두께 비는 1:6.67와 1:0.55 사이의 범위인 것을 특징으로 하는 전자 소자.
  7. 제6항에 있어서,
    상기 순수한 알루미늄 층의 알루미늄은 적어도 99.0 wt%인 것을 특징으로 하는 전자 소자.
  8. 삭제
  9. 제6항에 있어서,
    상기 순수한 알루미늄 층은 500 옹스트롬과 4500 옹스트롬 사이의 범위를 갖는 두께를 가지는 것을 특징으로 하는 전자 소자.
  10. 제6항에 있어서,
    상기 알루미늄-네오디뮴 합금 층은 300 옹스트롬과 900 옹스트롬 사이의 두께이고, 상기 순수한 알루미늄 층은 1500 옹스트롬과 3000 옹스트롬 사이의 두께인 것을 특징으로 하는 전자 소자.
  11. 제6항에 있어서,
    상기 순수한 알루미늄 층 상에 형성되는 보호층을 더 포함하는 것을 특징으로 하는 전자 소자.
  12. 제11항에 있어서,
    상기 보호층은 몰리브덴(Mo), 또는 몰리브덴 나이트라이드(MoN), 또는 티타늄(Ti), 또는 몰리브덴, 또는 몰리브덴 나이트라이드 또는 티타늄을 포함하는 합금을 포함하는 물질로 이루어진 것을 특징으로 하는 전자 소자.
  13. 기판 상에 형성되는 박막 트랜지스터 소자로서,
    소스 영역 및 드레인 영역;
    상기 소스 영역과 상기 드레인 영역 사이에 형성되는 채널 영역;
    상기 채널 영역에 인접하게 형성되는 게이트 전극; 및
    상기 게이트 전극과 상기 채널 영역 사이에 형성되는 절연층을 포함하고,
    상기 게이트 전극, 상기 소스 영역 및 상기 드레인 영역의 각각은 금속 층을 포함하고, 상기 금속 층들 중 적어도 하나는 순수한 알루미늄 층을 포함하고 다른 것들보다 상기 기판에 더 근접하며,
    상기 순수한 알루미늄 층과 상기 기판 사이에 알루미늄-네오디뮴(Al-Nd) 합금 층이 더 형성되고, 상기 알루미늄-네오디뮴 합금 층은 100 옹스트롬과 4000 옹스트롬 사이의 범위를 갖는 두께를 가지고,
    상기 순수한 알루미늄 층에 대한 상기 알루미늄-네오디뮴 합금 층의 두께 비는 1:6.67와 1:0.55 사이의 범위인 것을 특징으로 하는 박막 트랜지스터 소자.
  14. 제13항에 있어서,
    상기 순수한 알루미늄 층의 알루미늄은 적어도 99.0 wt%인 것을 특징으로 하는 박막 트랜지스터 소자.
  15. 삭제
  16. 제13항에 있어서,
    상기 순수한 알루미늄 층은 500 옹스트롬과 4500 옹스트롬 사이의 범위를 갖는 두께를 가지는 것을 특징으로 하는 박막 트랜지스터 소자.
  17. 제13항에 있어서,
    상기 알루미늄-네오디뮴 합금 층은 300 옹스트롬과 900 옹스트롬 사이의 두께이고, 상기 순수한 알루미늄 층은 1500 옹스트롬과 3000 옹스트롬 사이의 두께인 것을 특징으로 하는 박막 트랜지스터 소자.
  18. 제13항에 있어서,
    상기 순수한 알루미늄 층 상에 형성된 보호층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 소자.
  19. 제18항에 있어서,
    상기 보호 층은 몰리브덴(Mo), 또는 몰리브덴 나이트라이드(MoN), 또는 티타늄(Ti), 또는 몰리브덴, 또는 몰리브덴 나이트라이드 또는 티타늄을 포함하는 합금을 포함하는 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터 소자.
  20. 기판 상에 형성되는 도전 패턴을 포함하는 전자 소자로서,
    상기 도전 패턴은,
    상기 기판 상에 형성되는 순수한 알루미늄 층; 및
    상기 순수한 알루미늄 층과 상기 기판 사이에 형성되는 장벽 알루미늄 층을 포함하고,
    상기 장벽 알루미늄 층은, 알루미늄 나이트라이드(AlNx)를 포함하고,
    상기 순수한 알루미늄 층에 대한 상기 장벽 알루미늄 층의 두께 비는 1:6.25와 1:3.3 사이의 범위인 것을 특징으로 하는 전자 소자.
  21. 제20항에 있어서,
    상기 순수한 알루미늄 층의 알루미늄은 적어도 99.0 wt%인 것을 특징으로 하는 전자 소자.
  22. 제20항에 있어서,
    상기 순수한 알루미늄 층은 1000 옹스트롬과 4500 옹스트롬 사이의 범위를 갖는 두께를 가지는 것을 특징으로 하는 전자 소자.
KR1020040053579A 2003-07-11 2004-07-09 힐락-프리 알루미늄층 및 그 형성방법 KR101070761B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW92119085A TWI232541B (en) 2003-07-11 2003-07-11 Aluminum hillock-free metal layer, electronic part, and thin flat transistor and its manufacturing method
TW092119085 2003-07-11
TW093103832 2004-02-17
TW93103832A TWI246874B (en) 2004-02-17 2004-02-17 Hillock-free aluminum metal layer and method of forming the same

Publications (2)

Publication Number Publication Date
KR20050009159A KR20050009159A (ko) 2005-01-24
KR101070761B1 true KR101070761B1 (ko) 2011-10-31

Family

ID=33566914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040053579A KR101070761B1 (ko) 2003-07-11 2004-07-09 힐락-프리 알루미늄층 및 그 형성방법

Country Status (3)

Country Link
US (2) US7235310B2 (ko)
JP (1) JP4729661B2 (ko)
KR (1) KR101070761B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004746A1 (ko) * 2018-06-27 2020-01-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843632B2 (en) * 2006-08-16 2010-11-30 Cymer, Inc. EUV optics
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
TWI255363B (en) * 2005-02-04 2006-05-21 Quanta Display Inc Liquid crystal display
EP1873816A4 (en) * 2005-04-18 2010-11-24 Nikon Corp EXPOSURE DEVICE, EXPOSURE METHOD AND COMPONENTS MANUFACTURING METHOD
US8526137B2 (en) 2010-04-16 2013-09-03 International Business Machines Corporation Head comprising a crystalline alumina layer
CN101887893B (zh) * 2010-06-10 2012-01-11 深超光电（深圳）有限公司 一种薄膜晶体管阵列基板及其制造方法
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
CN102477531B (zh) * 2010-11-26 2015-03-25 鸿富锦精密工业（深圳）有限公司 被覆件及其制造方法
KR101224282B1 (ko) 2011-03-04 2013-01-21 주식회사 엘지화학 전도성 구조체 및 이의 제조방법
US9087839B2 (en) 2013-03-29 2015-07-21 International Business Machines Corporation Semiconductor structures with metal lines
CN103779358A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105830170B (zh) * 2014-05-12 2018-03-09 Lg化学株式会社 导电结构体及其制备方法
CN105077163A (zh) * 2015-07-19 2015-11-25 中盐榆林盐化有限公司 一种富硒盐及其制备方法
JP2017092330A (ja) * 2015-11-13 2017-05-25 株式会社神戸製鋼所 デバイス用配線膜
CN107464830A (zh) * 2017-07-18 2017-12-12 武汉华星光电半导体显示技术有限公司 阵列基板及制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208773A (ja) * 1999-01-13 2000-07-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2002368202A (ja) * 2001-06-07 2002-12-20 Canon Inc 半導体装置、撮像装置、放射線検出装置及び放射線検出システム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
JPS6380550A (ja) * 1986-09-24 1988-04-11 Nikon Corp 半導体装置の配線前駆体
US5580800A (en) * 1993-03-22 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of patterning aluminum containing group IIIb Element
US5518805A (en) * 1994-04-28 1996-05-21 Xerox Corporation Hillock-free multilayer metal lines for high performance thin film structures
US5625233A (en) * 1995-01-13 1997-04-29 Ibm Corporation Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JPH10199827A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 配線構造及びそれを用いた表示装置
TW574394B (en) * 1997-07-15 2004-02-01 Micron Technology Inc Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US6537427B1 (en) 1999-02-04 2003-03-25 Micron Technology, Inc. Deposition of smooth aluminum films
US6140701A (en) * 1999-08-31 2000-10-31 Micron Technology, Inc. Suppression of hillock formation in thin aluminum films
US6322712B1 (en) * 1999-09-01 2001-11-27 Micron Technology, Inc. Buffer layer in flat panel display
JP2002151810A (ja) * 2000-11-10 2002-05-24 Denso Corp 回路基板およびその製造方法
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3878839B2 (ja) * 2001-05-31 2007-02-07 チ メイ オプトエレクトロニクス コーポレーション ヒロックのないアルミニウム配線層およびその形成方法
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
KR100685953B1 (ko) * 2002-08-20 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치용 배선의 형성방법
TWI233178B (en) * 2003-01-16 2005-05-21 Chi Mei Optoelectronics Corp Gate layer having no hillock and its manufacturing method
JP4729661B2 (ja) * 2003-07-11 2011-07-20 奇美電子股▲ふん▼有限公司 ヒロックが無いアルミニウム層及びその形成方法
US6984857B2 (en) * 2003-07-16 2006-01-10 Texas Instruments Incorporated Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same
US6982448B2 (en) * 2004-03-18 2006-01-03 Texas Instruments Incorporated Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US20080254613A1 (en) * 2007-04-10 2008-10-16 Applied Materials, Inc. Methods for forming metal interconnect structure for thin film transistor applications
JP2009071242A (ja) * 2007-09-18 2009-04-02 Seiko Epson Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208773A (ja) * 1999-01-13 2000-07-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JP2002368202A (ja) * 2001-06-07 2002-12-20 Canon Inc 半導体装置、撮像装置、放射線検出装置及び放射線検出システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004746A1 (ko) * 2018-06-27 2020-01-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US11581396B2 (en) 2018-06-27 2023-02-14 Samsung Display Co., Ltd. Display panel including a signal line having a two-layer structure, and method for manufacturing the same

Also Published As

Publication number Publication date
JP2005033198A (ja) 2005-02-03
KR20050009159A (ko) 2005-01-24
JP4729661B2 (ja) 2011-07-20
US7944056B2 (en) 2011-05-17
US7235310B2 (en) 2007-06-26
US20070224730A1 (en) 2007-09-27
US20050008834A1 (en) 2005-01-13

Similar Documents

Publication Publication Date Title
US7944056B2 (en) Hillock-free aluminum layer and method of forming the same
US6620527B2 (en) Hillock-free aluminum wiring layer and method of forming the same
US5943601A (en) Process for fabricating a metallization structure
US5903055A (en) Conductor line materials and method of making their metal line layers
US6455939B1 (en) Substantially hillock-free aluminum-containing components
US7161211B2 (en) Aluminum-containing film derived from using hydrogen and oxygen gas in sputter deposition
US6057238A (en) Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
JP3330938B2 (ja) アルミニウムと窒化チタンとの間の界面の安定化
JP2997371B2 (ja) 集積回路装置
US6091151A (en) Wiring layer and method of forming the wiring layer
US6312833B1 (en) Multilayered wiring layer
KR20180033097A (ko) 박막 트랜지스터 및 그 제조 방법
EP0998592B1 (en) Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
EP0731507A1 (en) Electrode materials
KR100457372B1 (ko) 힐록이 없는 알루미늄 배선층 및 그 제조 방법
JP2001352071A (ja) ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ
TW200529708A (en) Hillock-free aluminum metal layer and method of forming the same
JP3986178B2 (ja) Ａｌ薄膜形成方法
EP0875923A2 (en) Multilayer metallization structure comprising a group IVA metal
JPH06275620A (ja) 半導体集積回路配線構造体
NOWICKI Sputtering for VLSI
JPH0215631A (ja) 半導体装置のＡｌ配線
JPH0376030B2 (ko)
JPH10308362A (ja) メタライゼーション構造
JPH06151425A (ja) 半導体装置の配線材料及びその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170914

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180907

Year of fee payment: 8