KR100457372B1 - 힐록이 없는 알루미늄 배선층 및 그 제조 방법 - Google Patents

힐록이 없는 알루미늄 배선층 및 그 제조 방법 Download PDF

Info

Publication number
KR100457372B1
KR100457372B1 KR10-2001-0076811A KR20010076811A KR100457372B1 KR 100457372 B1 KR100457372 B1 KR 100457372B1 KR 20010076811 A KR20010076811 A KR 20010076811A KR 100457372 B1 KR100457372 B1 KR 100457372B1
Authority
KR
South Korea
Prior art keywords
layer
pure
crystal grains
layers
deposition
Prior art date
Application number
KR10-2001-0076811A
Other languages
English (en)
Other versions
KR20030046613A (ko
Inventor
청-지왕
Original Assignee
치 메이 옵토일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 치 메이 옵토일렉트로닉스 코포레이션 filed Critical 치 메이 옵토일렉트로닉스 코포레이션
Priority to KR10-2001-0076811A priority Critical patent/KR100457372B1/ko
Publication of KR20030046613A publication Critical patent/KR20030046613A/ko
Application granted granted Critical
Publication of KR100457372B1 publication Critical patent/KR100457372B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

무힐록(hillock-free) 배선층 및 그 제조 방법이 제공된다. 배선층은 기판 상에 형성된 적어도 2개의 알루미늄(Al)층을 포함하며, Al층 각각은 Al 결정 입자를 포함한다. 배선층 중 임의의 2개 Al층에서 기판쪽에 더 가까운 것을 하층이라 하고, 나머지 하나를 상층이라 한다. 그 외에, Al 상층의 Al 결정 입자는 Al 하층의 결정 입자보다 더 크고 밀도가 높고, Al 하층은 Al 상층보다 저항이 더 크다. 본 발명에 의해서, 순수 Al이나 Al 기재 합금을 이용하는 배선층은 힐록 발생을 방지할 수 있고 제조 비용을 낮출 수가 있다.

Description

힐록이 없는 알루미늄 배선층 및 그 제조 방법{HILLOCK-FREE ALUMINUM WIRING LAYER AND METHOD OF FORMING THE SAME}
본 발명은 일반적으로 알루미늄 (Al) 배선층에 관한 것으로, 특히 힐록(hillock)을 방지할 수 있는 알루미늄 배선층과 그 제조 방법에 관한 것이다.
본 출원은 2001년 5월 31일자로 출원된 대만 출원 제90113275호를 인용으로서 포함한다.
보다 큰 스케일의 집적 회로 (IC)의 반도체 제조가 요구됨에 따라, 기판은 IC에 필요한 배선을 형성하는데 충분한 면적을 제공하기에는 불충분하다. IC의 금속 산화물 반도체 (MOS)의 크기 축소로 인해 증가된 수의 배선 형성 조건을 충족하기 위하여, 2 레벨 이상의 배선용 금속층이 많은 IC의 제조에 채택된 필요한 기술이 되어 왔다. 특히, 마이크로프로세서와 같이 복잡한 기능을 가진 집적회로의 경우에는 집적회로의 구성부들을 서로 연결하는데 4 또는 5 레벨의 금속층이 필요하다. 한편, 박막 트랜지스터 액정 표시 (TFT-LCD) 패널 제조에서는 금속 박막이 전극과 배선으로서 이용되며, 이들은 또한 다레벨의 금속층을 가진 구조에서도 형성된다.
다레벨 금속층을 가진 구조에서는 층간 회로 단락을 방지하기 위하여 임의의 두개 금속층 간에 유전체와 같은 절연층이 형성되어 있다. 또한, 전기 저항이 작은 순수 금속이나 합금이 금속층 재료로서 적당히 이용된다. 일반적으로, 순수 금속의 예로서는 Al, Cu, Mo, Ta, 및 W가 이용될 수 있다. 전기 저항이 작은 합금의 예로서는 Al-Cu, Al-Cu-Si, Al-Pd, 및 Al-Nd와 같이 알루미늄 원소에 다른 원소가 하나 또는 그 이상 함유된 알루미늄 합금이 이용된다. 바람직하게는 순수 알루미늄이 금속층 재료로 이용된다. 이것은 알루미늄은 전기 저항이 작을 뿐만 아니라 기판과의 접착성과 제조 시의 에칭 특성이 뛰어나기 때문이다. 그 외에도, 지구는 다른 금속 원소보다 알루미늄을 더 많이 갖고 있다. 따라서, 알루미늄이 입수가 쉽고 가격도 저렴하다.
그러나, 순수 알루미늄은 다른 금속보다 녹는점이 낮기 때문에 금속층의 재료로 이용하기에는 불리한 점이 있다. 도 1A는 유리판 상의 금속 피착을 도시한 것이다. 박막 트랜지스터 제조 시, 먼저 비교적 저온 (약 150 ℃) 하에서의 금속 침전에 의해 유리판(102) 상에 결정 입자(104)가 형성되고, 결정 입자들 사이에는 미립자 경계(106)가 형성된다. 그러나 실제로는 결정 입자들은 도 1A에 도시된 대로 규칙적으로 형성되지는 않을 것이며 도 1A에 도시된 규칙적 결정 입자는 설명의 편의를 위한 것이다. 다음, 어닐링을 수행하여 결정 입자를 고온 가열하여 입자의 진동을 증가시켜 결정 입자의 원자를 재배열시킴으로써 결정 입자의 결함을 감소시키고 결정 입자를 재결정화시킨다. 재결정화 후에는 전위(dislocation)와 같은 결함의 밀도가 줄어들므로 결정 입자의 내부 응력이 급속히 줄어든다. 만일 어닐링 온도가 증가하여 재결정화에서 형성된 결정 입자의 에너지 레벨이 결정 입자 중의 표면 에너지를 초과하는 에너지 레벨로 상승한다면, 결정 입자들은 성장하기 시작하는데, 이 때 작은 입자들은 소멸한다. 그 결과, 결정 입자의 성장은 더 큰 입자를 만들어 내고 작은 결정 입자의 미립자 경계는 소멸한다. 따라서, 결정 입자의 내부 응력은 더 낮은 수준으로 줄어들게 된다.
순수 알루미늄이 배선층 재료로 이용되면, 힐록과 같은 것이 생길 수가있다. 도 1B는 어닐링 후에 순수 알루미늄을 배선층 재료로서 갖는 유리판을 도시하여 힐록을 보여준다. 어닐링 시에 고온에 의해서 Al 경정 입자(104)와 유리판(102)은 열팽창한다. 알루미늄은 유리보다 열팽창 계수가 크기 때문에 Al 결정 입자(104)에 의한 상당한 압축 응력이 유리판(102)에 가해진다. 이 압축 응력에 의해서 알루미늄 원자는 미립자 경계(106)를 따라 이동하여 힐록(110)을 유발한다. 힐록(110)과 같은 것은 후속 제조 공정에서 다른 층의 두께의 불평탄을 초래한다. 그 외에도, 최악의 경우에 큰 힐록이 하부 금속층과 상부 금속층 간에 형성될 절연층(미도시)을 관통하여 상부 금속층과 접촉하게 되면 층간 회로 단락이 일어날 수가 있다.
따라서, Al을 배선 재료로 이용하려면 힐록 문제를 해결해야 한다. 종래에는 이 문제를 해결하는데 3가지 방식이 있었다. 첫번 째 방식은 Nd, Ti, Zr, Ta, Si, 및 Cu와 같은 녹는점에 높은 다른 원소를 배선 재료로 이용하는 것이다. 도 2A는 어닐링 후에 유리판 상에 형성된 Al 합금의 결정 입자(204)를 도시한 것이다. 도 2A에 도시된 바와 같이, Al 합금의 결정 입자(204)의 미립자 경계(206)를 따라 형성된 힐록은 없다. Al 합금의 첨가 원소의 원자는 Al 결정 입자들 속에서 용해되지 않으므로 결정 입자(240)가 성장함에 따라 첨가 원소의 원자는 미립자 경계(206) 쪽으로 이동하여 점차적으로 미립자 경계(206) 중의 작은 입자(210)를 형성하게 된다. 따라서, Al 원자가 미립자 경계(206)를 따라 이동할 때에, 작은 입자(210)는 Al 원자가 결정 입자(204) 위로 이동하려는 것을 방해하여 힐록이 형성되는 것을 억제하게 된다.
두 번째 방식은 Al 결정 입자를 녹는점이 높은 금속층으로 덮어서 힐록 성장을 억제하는 것이다. 도 2B는 Al 금속 입자를 덮고 있는 금속층을 도시한 것이다. 녹는점이 높은 금속층(212)이 Al 결정 입자(204) 위에 도금된 후에 어닐링이 수행된다. 금속층(212)은 Al 결정 입자(204) 중의 미립자 경계(206)에 의해 형성된 출구를 덮는 덮개로서 작용하기 때문에, Al 원자가 미립자 경계(206)를 따라 힐록이 되는 것이 방지된다. 또한, 이 두 번째 방식의 변형으로서 단일 비정질상의 Al층이 금속층(212)을 대체하는 것이 있다. 용어 "비정질"은 비결정 상태, 즉 물질 내부의 원자 배열에 규칙성이 없는 상태를 말한다. 따라서, 단일 비정질상의 Al층은 결정 입자의 성장핵으로서의 결정 입자를 갖고 있지 않으며, 힐록 형성의 억제를 위해 결정 입자(204) 상에 형성될 수 있다.
세 번째 방식에서는 힐록 형성 억제 장벽으로서 열팽창 계수가 유리판과 Al 사이에 있는 또 하나의 금속층이 부가된다. 도 2C에 도시된 바와 같이, 유리판(202)과 Al 결정 입자(204) 사이에 금속층(214)이 개재된다. 금속층(214)은 먼저 유리판(202)에 도금되고, 그 다음에 Al 결정 입자(204)가 금속층(214) 상에 형성된다. 그 외에, 금속층(213)의 열팽창 계수는 유리판(202)보다는 크나 Al 결정 입자(204)보다는 작다. 어닐링 중에 금속층(214)은 유리판과 Al 간의 열팽창 계수의 차에 의한 압축 응력에 대해 완충 작용을 하여 Al 원자가 미립자 경계(206)를 따라 이동하여 힐록을 생성하는 것을 방지해 준다.
힐록 생성 문제를 해결하고자하는 이들 3가지 종래의 방식 중에서 첫 번째 방식이 가장 효과적이고 흔히 이용되고 있다. 예컨대, 일본 회사인고벨코(Kobelco)는 야마모토 등에게 허여된 미국 특허 제6,033,542호에서 금속층을 위한 배선 재료로서 Al-Nd를 채용한 것에 대해 개시하고 있다. Nd는 원자량이 크고 녹는점도 높아 작은 입자를 형성하여 Al 원자가 미립자 경계를 따라 이동하여 힐록을 형성하는 것을 막을 수가 있다. 이 방식에서는 온도가 300 ℃ 에 도달해도 힐록이 생기지 않는다. 그러나 Nd는 희토류 원소이므로 제조 비용이 높고, 스플래싱(splashing)을 피하기 위해 스퍼터링율을 낮추어야 한다. 그 외에도, Nd는 저항이 크므로 Al-Nd 합금은 순수 알루미늄보다 저항이 크다.
상술한 바와 같이, 일반적인 반도체 및 액정 표시 장치 제조에서 Al을 배선 또는 전극 재료로 이용하는 것이 바람직하며, 따라서 Al 이용 시 힐록 발생 방지에 대한 연구가 매우 중요하다.
그러므로, 본 발명의 목적은 힐록을 방지할 수 있는 알루미늄(Al) 배선층과 그 제조 방법을 제공하는 것이다. 여러가지 성막 조건 하에서 다수의 순수 Al층 또는 주성분이 알루미늄인 다층을 갖는 배선층이 형성되어 배선층 표면에 힐록이 생기는 것을 방지할 수 있다.
본 발명의 상기 목적은, 기판 상에 형성된 적어도 2개의 금속층을 포함하고, 각 금속층이 주성분으로서 순수 Al 또는 거의 Al를 갖는 배선층을 제공함으로써 달성된다. 금속층들은 기판 상에 형성되며 다수의 제1 Al결정 입자를 포함하는 제1 금속층과, 이 제1 금속층 상에 형성되며 다수의 제2 Al 결정 입자를 포함하는 제2 금속층을 포함한다. 제2 금속층의 제2 Al 결정 입자는 제1 Al층의 제1 Al 결정 입자보다 크기가 훨씬 크며 밀도가 더 높게 분포된다. 이런 식으로, 배선층의 임의의 금속층에 있어서 금속층이 기판에 가까울수록 그 층의 Al 결정 입자의 크기는 더 작아지고 밀도는 더 낮게 분포된다. 그 결과, 배선층의 순수 Al층은 힐록을 방지할 수가 있다.
본 발명의 상기 목적은 기판 상에 형성된 적어도 2개의 금속층을 포함하고, 각 금속층이 주성분으로서 순수 Al 또는 거의 Al를 갖는 무힐록(hillock-free) 배선층 형성 방법을 제공함으로써 달성된다. 본 방법은 다음의 단계들을 포함한다. 제1 성막 압력 및 제1 성막 전력 하에서 기판 상에 배선층의 제1 금속층이 형성된다. 제2 성막 압력 및 제2 성막 전력 하에서 제1 순수 Al층 상에 배선층의 제2 금속층이 형성된다. 그 외에도, 제2 금속층은 제1 금속층의 다수의 제1 Al 결정 입자보다 크기가 상당히 더 큰 다수의 제2 Al 결정 입자를 갖고 있으며, 제2 금속층의 제1 Al 결정 입자는 제1 금속층의 제1 Al 결정 입자보다 밀도가 더 높게 분포된다. 또한, 제1 금속층은 제2 금속층보다 저항이 더 크다. 제1 및 제2 성막 압력은 각 단계에서 고정되어 있으며 적어도 4.0 Pa이고, 제1 성막 스퍼터링 전력은 제2 성막 스퍼터링 전력보다 작다.
본 발명의 다른 목적, 특징, 및 이점들은 바람직하나 비한정적인 실시예에 대한 다음의 상세한 설명으로부터 명백해질 것이다. 첨부된 도면을 참조로 본 발명을 설명한다.
도 1A는 종래 기술에서 유리판 상의 금속 피착의 일례를 도시한 도면,
도 1B는 종래 기술에서 어닐링 후에 유리판 상에 형성된 Al 배선층에 일어나는 힐록의 일례를 도시한 도면,
도 2A는 종래 기술에서 어닐링 후에 유리판 상에 형성된 Al 합금의 결정 입자의 일례를 도시한 도면,
도 2B는 종래 기술에서 유리판 상에 형성된 금속층 캡핑 Al 결정 입자의 일례를 도시한 도면,
도 2C는 종래 기술에서 유리판과 Al 금속 입자 사이에 개재된 금속 장벽층의 일례를 도시한 도면,
도 3은 본 발명의 바람직한 실시예에 따라서 기판 상에 형성된 다수의 Al층을 가진 배선층을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
302: 기판 304, 306, 308: 결정입자
본 발명의 특징은 다수의 금속층을 갖는 배선층을 여러가지 성막 조건 하에서 이들 금속층의 주성분으로서 다수의 순수 알루미늄(Al)층이나 거의 Al을 갖는 층들로 구성한 것이다. 이 배선층에서 각 금속층의 알루미늄은 자신의 개별적인 결정상을 갖고 있어 힐록 발생이 방지된다.
도 3은 기판(302) 상에 다수의 순수 Al층이 형성된 배선층을 도시한 것으로, 순수 Al층 각각은 다수의 결정 입자를 갖고 있으며 불순물이 거의 없다. 기판(302) 상에 여러가지 성막 조건 하에서 배선층이 서로 다른 결정상을 갖는 적어도 2개의 순수 Al층으로 연속 형성된다. 이들 다수의 순수 Al층에서 결정 입자들은 상부층에서 하부층으로 가면서 크기가 점차적으로 작게 되며 밀도가 더 낮게 분포된다. 도 3에 도시된 바와 같이, 3개의 순수 Al층, 즉, 하부층, 중간층, 및 상부층이 있는데, 각각 크기와 밀도가 다른 결정 입자들(304, 306, 308)을 갖고 있다. 크기가 더 작은 결정 입자를 포함하는 층은 전기 저항이 더 크다. 따라서 결정 입자(304)를 포함하는 하부층의 전기 저항이 가장 크고, 결정 입자(308)를 포함하는 상부층은 전기 저항이 가장 작다.
배선 형성은 다수 Al층 구조이므로, 유리 기판 상에 배치된 Al층은 실질적으로 도 2C에 도시된 금속층(214)과 같이 완충층으로 작용하여 힐록 발생을 방지한다.
도 3에는 3개의 순수 Al층을 가진 배선층이 도시되어 있지만, 실제 응용에 있어서는 2개, 4개, 5개, 또는 그 이상의 Al층이 될 수 있다. 그러나, Al층을 많이 형성할수록 제조 공정에 더 많은 시간이 들 것이다.
다음에서는 본 발명에 따른 다층 Al 구조를 가지고서 일련의 테스트를 실시하여 본 발명의 힐록 방지 효과를 볼 것이다. 또한, 순수 Al 및 알루미늄-네오디뮴(neodymium) 합금 (Al-2.0% Nd)(Nd 함량비는 2.0 원자%임)에 대해서도 테스트를 실시하여 다층 Al 구조의 경우와 비교해 본다.
<실시예 Ⅰ>
4.0 Pa의 성막 압력과 40 kW의 스퍼터링 전력(성막 전력) 하에서, 다층 Al, 단층 순수 Al, 및 Al-Nd 합금을 각자의 유리판 상에 배치한다. 그 다음 이들 3개의 샘플을 350℃에서 약 1시간 동안 어닐링한다. 주사 전자 현미경을 이용한 Al층의 평탄성 관찰 결과가 표 1에 기재되어 있다. 이 관찰로부터 알수 있듯이, 종래 방법에 따른 Al-2.0% Nd는 물론 본 발명에 따른 다층 Al에서는 힐록이 발견되지 않으나, 단층 순수 Al의 표면에는 힐록이 발견된다. 더 나아가, 이들 3개의 샘플에 대해서 400℃에서 약 1.5 시간 동안 어닐링을 실시하여 열저항을 테스트하였다. 이들 샘플의 열저항에 대한 관찰 결과도 도 1에 기재되어 있다. 이 관찰로부터 알수 있듯이, 종래 방법에 따른 Al-2.0% Nd는 물론 본 발명에 따른 다층 Al에서 힐록이 발견되지 않는다.
상기 관찰들은 다층 Al이 힐록 방지에 효과적임을 보여주고 있다.
어닐링 조건 단층 Al(순수 Al) Al-Nd 합금(Al-2.0% Nd) 다층 Al
350℃, 1 시간 ×
400℃, 1.5 시간 ×
(×: 힐록 발생을 나타냄; ○ : 힐록이 없음)
<실시예 Ⅱ>
이 실시예에서는 어닐링 전후에 다층 Al, 단층 순수 Al, 및 Al-Nd 합금의 전기 저항을 측정하고, 그 결과는 표 2에 기재되어 있다. 어닐링 전후에, 단층 순수 Al은 약 3.2 μΩ·㎝ 내지 약 3.4 μΩ·㎝의 저항을 갖고 있다. Al-Nd 합금(Al-2.0% Nd)의 경우는 어닐링 전에는 약 10.3 μΩ·㎝의 높은 전기 저항을 갖고 있다. 어닐링 후의 Al-Nd 합금 저항은 어닐링 전의 저항의 절반으로, 즉 약 5.6 내지 5.7 μΩ·㎝으로 떨어지지만, 어닐링 후의 저항이 단층 순수 Al의 저항보다는 훨씬 높다. 본 발명에 따른 다층 Al의 경우는 어닐링 전후에 약 4.0 μΩ·㎝ 이하의 낮은 저항을 갖고 있다. 이 본 실시예에서, 다층 Al은 약 3.5 내지, 3.6 μΩ·㎝의 저항을 갖고 있는데, 이것은 단층 순수 Al의 저항과 비슷하다. 따라서 본 발명에 따른 다층 Al은 낮은 저항을 갖고 있다.
저항 ( μΩ·㎝)
단일층 Al(순수 Al) Al-Nd 합금(Al-2.0% Nd) 다층 Al
어닐링 전 3.2 ∼ 3.4 10.3 3.6
어닐링 후 3.2 ∼ 3.4 5.6 ∼ 5.7 3.5 ∼ 3.6
오옴의 법칙에 따라, 배선 저항은 식 R = ρ·L/A로부터 구할 수 있다. 이 식에서 R은 배선 저항, ρ는 배선 저항율, L은 배선 길이, A는 배선 단면적이다. 따라서, 길이 L1과 저항 R1의 배선층이 유지되어야 하고 보다 낮은 저항의 다른 재료에 의해 형성되어야 한다면, 그 배선층의 단면적은 오옴의 법칙에 따라 감소될 것이다. 회로의 반도체 제조 공정에서 배선층으로서 Al-Nd 합금 대신에 다층 Al을 이용해야하고 Al-Nd 합금을 이용하는 배선층의 저항이 일정하게 유지되어야 한다면, 다층 Al을 이용하는 배선층은 Al-Nd 합금을 이용하는 경우보다 두께가 더 작거나 또는 폭이 더 좁을 것이다. 따라서, Al-Nd 합금으로 형성된 배선층의 실질적으로 동일한 저항을 유지하기 위한 조건으로서, Al-Nd 합금 대신에 다층 Al을 이용하게 되면 기판 상에 배치될 다층 Al막의 필요한 두께나 선폭이 감소될 것이다.
<실시예 Ⅲ>
제3 실시예에서는 통상의 성막 전력 40 kW 하에서 여러가지 압력으로 배치된 다층 Al 구조의 효과에 대해 조사한다.
본 발명에 따른 다층 Al의 배치는 0.3, 2.3, 3.5, 4.0, 4.5, 및 5.5 Pa의 각각의 성막 압력 하에서 행한다. 어닐링 후의 다층 Al막의 표면의 평탄에 대한 관찰 결과는 표 3과 같다.
다층 AL
어닐링 조건 5.5 Pa 4.5 Pa 4.0 Pa 3.5 Pa 2.3 Pa 0.3 Pa
350℃,1 시간 × × ×
400℃,1.5시간 × × ×
(×: 힐록 발생함; ○ : 힐록 발생 않함)
표 3은 여러가지 성막 조건 하에서 다층 Al막의 어닐링 후의 힐록 발생 여부를 보여준다, 이것은 약 350℃ 온도에서 1.0 시간 동안 또는 약 400℃ 온도에서 1.5 시간 동안 어닐링한 후에 성막 압력이 0.3, 2.3, 및 3.5 Pa 하에서 기판 상에 다층 Al이 피착되면 힐록이 발생함을 보여주고 있다. 반면에, 성막 압력이 4.0, 4.5, 및 5.5 Pa 하에서 기판 상에 다층 Al이 피착되면 동일 조건에서 어닐링 후에 힐록이 발생하지 않음을 보여주고 있다. 성막 압력이 클수록 Al 피착율이 낮다. 따라서, 낮은 성막 압력 하에서는 다층 구조의 밀도는 높아져서 하부층에서 상부층으로 가면서 층밀도가 증가하는 구조를 형성할 수가 없다.
그러므로, 본 발명에 따른 다층 Al 구조는 힐록 발생을 효과적으로 저지하기 위해서 적어도 4.0 Pa의 높은 성막 압력을 필요로 한다.
<실시예 Ⅳ>
이 실시예에서는 성막 전력이 힐록 형성에 미치는 영향을 조사한다. 이 조사에서는 2종류의 성막 조건 하에서 2세트의 다층 Al 구조를 형성한다. 제1 세트의 다층 Al 구조 형성에서는 성막 전력이 증가함에 따라, 피착에 의해 형성된 결정 입자는 더 커진다. 제2 세트의 다층 Al 구조 형성에서는 성막 전력이 감소함에 따라, 피착에 의해 형성된 결정 입자는 더 작아진다.
제1 세트의 다층 Al 구조 형성을 위해서는 2층 Al, 3층 Al, 및 5층 Al을 각각 유리판들에 피착하고, 각 다층 Al 구조의 제조 공정을 위해서는 성막 전력을 층에 따라 증가, 즉 하층에서 상층으로 가면서 증가시킨다. 2층 Al을 위해서는 하층과 상층의 결정 입자가 각각 16 kW와 40 kW의 성막 전력 하에서 형성된다. 3층 Al을 위해서는 하층, 중층, 및 상층의 결정 입자는 각각 10, 16, 및 40 kW의 성막 전력 하에서 형성된다. 5층 Al을 위해서는 최저층에서 최상층까지의 결정 입자는 각각 10, 15, 20, 30, 및 40 kW의 성막 전력 하에서 형성된다. 제1 세트의 다층 Al 구조에서는 결정 입자의 크기는 하층에서 상층으로 가면서 증가한다.
한편, 제2 세트의 다층 Al 구조 형성을 위해서는 2층 Al, 3층 Al, 및 5층 Al을 각각 유리판들에 피착하고, 각 다층 Al 구조의 제조 공정을 위해서는 성막 전력을 층에 따라 감소, 즉 하층에서 상층으로 가면서 감소시킨다. 그 외에도, 제2 세트의 다층 Al 구조들 각각에 대한 성막 전력은 제1 세트의 Al 구조들 각각에 대한 성막 전력과 동일하나, 각 다층 Al 구조에 대해서는 다층 Al 구조의 Al층 형성에 인가된 성막 전력은 그 층 순서로 되어 있다. 예컨대, 3층 Al 구조의 형성에서 하층, 중층, 및 상층의 결정 입자는 각각 40, 16, 및 10 kW의 성막 전력 하에서 형성된다. 따라서, 제2 세트의 다층 Al 구조에서는 결정 입자는 하층에서 상층으로 가면서 그 크기가 감소된다.
그 다음, 제1 및 제2 세트의 다층 Al 구조들을 350℃의 온도에서 1시간 동안 어닐링한 다음에 힐록 발생 여부를 관찰한다. 관찰 결과, 제1 세트의 다층 Al 구조들 각각에는 힐록이 발생되지 않았다. 그러나, 제2 세트의 다층 Al 구조들에는 힐록이 발견되었다.
상기 관찰 결과로부터 알수 있듯이, Al-2.0% Nd와 같은 Al-Nd 합금을 이용하는 종래 기술과 비교해서, 본 발명에 따른 다층 Al 구조를 이용하는 것이 처리 시간과 제조 공정 비용을 줄일 수 있었다. 종래 기술에서는 배선층 재료로 이용된 Al-Nd 합금 중에서 Nd는 값비싼 희토류 원소이다. 이와 달리, 본 발명에 따라서 배선층 형성을 위해 순수 Al를 다층으로 피착하는 기술은 Al이 지구상에 풍부히 존재하여 Nd보다 훨씬 저렴하므로 Al-Nd 합금을 이용하는 종래 기술보다 저렴하다. 또한, Al의 피착율이 Al-Nd 합금의 피착율보다 높기 때문에 제조 공정의 시간 효율이 더 좋다.
또한, 다층 Al 구조는 저항이 작고, 약 350 내지약 400℃ 온도에서 어닐링한 후에 실질적으로 힐록이 발생되지 않는다. 다층 Al 구조 제조 시에는 유리판 상에 적어도 2개의 Al층을 형성할 필요가 있음에 유의해야 한다. 그 외에도, 다층 구조의 Al층을 위한 성막 전력은 층에 따라 증가, 즉 하층에서 상층으로 가면서 증가하므로, Al층의 결정 입자는 층에 따라 증가, 하층에서 상층으로 가면서 그 크기가 증가하지만, 이 다층 구조의 형성은 적어도 약 4.0 Pa의 성막 압력하에서 이루어져야만 힐록 발생이 효과적으로 저지된다.
상기 실시예들에서는 다층 구조의 형성을 위해서 유리판 상에 다층의 순수 Al을 피착하여 상술한 바와 같은 결과를 얻었다. 그러나, 다층 구조가 힐록 발생을 저지할 수 있다는 본 발명의 원리에 따르면, 다층 구조를 주성분이 실질적으로 알루미늄인 금속층으로 형성하여도 힐록 발생을 막을 수 있다. 예컨대, 합금은 그 주성분으로서는 실질적으로 알루미늄을 가지며 첨가 성분으로서는Ti, Ta, Si, Cu, 또는 Nd와 같은 하나 또는 그 이상의 다른 원소를 가진다. 본 발명에 따르면, 유리판 상에 Al 합금을 여러번 연속해서 피착하면 다층 Al 합금 구조를 형성할 수 있으며, 이 구조에서 Al 합금층의 결정 입자는 층에 따라, 즉 하층에서 상층으로 가면서 그 크기와 분포 밀도는 증가하나 저항은 감소한다. 이런 식으로, Al 배선층은 힐록없이 형성될 수 있다.
본 발명에 따른 다층 구조에서는 다층 구조의 모든 층이 순수 Al층이나 Al 합금층이 될 수 있다. 또한, 본 발명에 따라서 서로 다른 금속층들을 갖는 다층 구조를 형성하여 힐록 발생을 방지할 수 있다. 예컨대, Al 합금층을 먼저 유리판 상에 형성하고 이어서 그 Al 합금층 상에 하나 또는 그 이상의 순수 Al층을 형성할 수 있다. 다른 예는 유리판 상에 순수 Al층을 먼저 형성하고난 다음에 그 순수 Al층 상에 하나 또는 그 이상의 합금층을 형성하는 것이다.
지금까지 몇가지 바람직한 실시예들을 통해서 본 발명을 상세히 설명하였지만, 본 발명은 이러한 실시예들에만 한정되지 않음은 물론이고, 여러가지 변형이 유사한 구성이나 과정도 포함하는 것이며, 따라서 첨부된 청구범위는 그러한 변형, 구성, 과정 모두를 포함하도록 최광의로 해석되어야 할 것이다.
상술한 실시예들로서, 다층 구조를 갖는 배선층과 그 제조 방법은 다음과 같은 이점들을 갖는다. Al-2.0% Nd와 같은 Al-Nd 합금을 이용하는 종래 기술과 비교하여, 본 발명에 따라 다층 구조를 배선층으로 이용하는 것은 재료 비용, 배선층의 막두께나 선폭, 및 제조 시간을 줄일 수가 있다. 본 발명은 순수 Al 배선층은 물론이고 주성분으로서 실질적으로 알루미늄을 갖는 배선층에도 적용될 수 있다. 또한, 다층 구조를 갖는 배선층은 저항이 작으며 힐록 발생을 방지할 수 있다. 따라서, 본 발명을 배선층 제조에 적용함으로써, 힐록이 층간 회로를 단락시킨다거나 후속 층들의 평탄성에 악영향을 미치는 등의 일은 생기지 않을 것이다.

Claims (17)

  1. 삭제
  2. 기판 상에 형성된 적어도 2개의 순수 알루미늄(Al) 층을 포함하는 배선층에 있어서, 상기 적어도 2개의 순수 Al층은
    상기 기판 상에 형성되며, 다수의 제1 Al 결정 입자를 포함하는 제1 순수 Al층; 및
    상기 제1 순수 Al층 상에 형성되며, 다수의 제2 Al 결정 입자를 포함하는 제2 순수 Al층
    을 포함하며,
    상기 제2 Al 결정 입자의 크기는 상기 제1 Al 결정 입자의 크기보다 실질적으로 더 크며, 상기 제2 순수 Al층의 상기 제2 Al 결정 입자는 상기 제1 순수 Al층의 상기 제1 Al 결정 입자보다 밀도가 더 높게 배열되고, 상기 제1 순수 Al층의 전기 저항은 상기 제2 순수 Al층의 전기 저항보다 더 크며,
    상기 배선층의 상기 적어도 2개의 순수 Al층은 힐록을 방지할 수 있는 것을 특징으로 하는 배선층.
  3. 제2항에 있어서, 상기 적어도 2개의 순수 Al층은 4 μΩ·㎝ 이하의 전기 저항을 갖는 것을 특징으로 하는 배선층.
  4. 삭제
  5. 기판 상에 형성되며 적어도 2개의 순수 알루미늄(Al) 층을 포함하는 무힐록(hillock-free) 배선층 형성 방법에 있어서,
    제1 성막 압력과 제1 성막 전력 하에서, 상기 기판 상에 제1 순수 Al층을 형성하는 단계; 및
    제2 성막 압력과 제2 성막 전력 하에서, 상기 제1 순수 Al층 상에 제2 순수 Al층을 형성하는 단계
    를 포함하며,
    상기 제2 순수 Al층은 상기 제1 순수 Al층의 제1 Al 결정 입자보다 크기가 실질적으로 더 큰 다수의 제2 Al 결정 입자를 갖고, 상기 제2 순수 Al층의 상기 제2 Al 결정 입자는 상기 제1 순수 Al층의 상기 제1 Al 결정 입자보다 밀도가 더 높게 분포되며,
    상기 제1 순수 Al층의 전기 저항은 상기 제2 순수 Al층의 전기 저항보다 더 큰 것을 특징으로 하는 배선층 형성 방법.
  6. 제5항에 있어서, 상기 제1 및 제2 성막 압력은 4.0 Pa 이상인 것을 특징으로 하는 배선층 형성 방법.
  7. 제5항에 있어서, 상기 제1 성막 전력은 상기 제2 성막 전력보다 작은 것을 특징으로 하는 배선층 형성 방법.
  8. 기판 상에 피착되어 형성된 N개 - N은 2보다 큰 정수임 -의 순수 알루미늄(Al) 층을 포함하는 무힐록 배선층 형성 방법에 있어서,
    (a) 제1 성막 압력과 제1 성막 전력 하에서, 상기 기판 상에 제1 순수 Al층을 형성하는 단계;
    (b) i를 2로 설정하는 단계;
    (c) i번째 성막 압력과 i번째 성막 전력 하에서, (i-1)번째 순수 Al층 상에 i번째 순수 Al층을 형성하는 단계; 및
    (d) i를 1씩 증가시켜 i가 N보다 클 때까지 상기 단계 (c)와 (d)를 반복하는 단계
    를 포함하며,
    j번째 - j는 N보다 작고 0보다 큰 정수임 - 순수 Al층은 다수의 j번째 Al 결정 입자를 갖고, (j+1)번째 Al 결정 입자는 j번째 Al 결정 입자보다 실질적으로 크기가 더 크고, 상기 (j+1)번째 순수 Al층의 상기 (j+1)번째 Al 결정 입자는 상기 j번째 순수 Al층의 상기 j번째 Al 결정 입자보다 밀도가 더 높게 분포되고, 상기 j번째 순수 Al층은 상기 (j+1)번째 순수 Al층보다 전기 저항이 더 큰 것을 특징으로 하는 배선층 형성 방법.
  9. 제8항에 있어서, 상기 j번째 성막 압력 내지 상기 N번째 성막 압력은 적어도 약 4.0 Pa인 것을 특징으로 하는 배선층 형성 방법.
  10. 제8항에 있어서, 상기 j번째 성막 전력은 상기 (j+1)번째 성막 전력보다 작은 것을 특징으로 하는 배선층 형성 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR10-2001-0076811A 2001-12-06 2001-12-06 힐록이 없는 알루미늄 배선층 및 그 제조 방법 KR100457372B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076811A KR100457372B1 (ko) 2001-12-06 2001-12-06 힐록이 없는 알루미늄 배선층 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076811A KR100457372B1 (ko) 2001-12-06 2001-12-06 힐록이 없는 알루미늄 배선층 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030046613A KR20030046613A (ko) 2003-06-18
KR100457372B1 true KR100457372B1 (ko) 2004-11-16

Family

ID=37421654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0076811A KR100457372B1 (ko) 2001-12-06 2001-12-06 힐록이 없는 알루미늄 배선층 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100457372B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538916B2 (en) 2020-09-01 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06145962A (ja) * 1992-11-06 1994-05-27 Matsushita Electric Ind Co Ltd 金属薄膜形成方法
JPH0945688A (ja) * 1995-07-28 1997-02-14 Sony Corp 配線構造及びその形成方法
KR19990005464A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 알루미늄 배선 형성 방법
JP2000114202A (ja) * 1998-10-01 2000-04-21 Sanyo Shinku Kogyo Kk Alを用いた配線用電極膜の製造方法
JP2000124155A (ja) * 1998-10-14 2000-04-28 Ulvac Japan Ltd Al薄膜形成方法
JP2000216158A (ja) * 1999-01-21 2000-08-04 Advanced Display Inc Al配線形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06145962A (ja) * 1992-11-06 1994-05-27 Matsushita Electric Ind Co Ltd 金属薄膜形成方法
JPH0945688A (ja) * 1995-07-28 1997-02-14 Sony Corp 配線構造及びその形成方法
KR19990005464A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 알루미늄 배선 형성 방법
JP2000114202A (ja) * 1998-10-01 2000-04-21 Sanyo Shinku Kogyo Kk Alを用いた配線用電極膜の製造方法
JP2000124155A (ja) * 1998-10-14 2000-04-28 Ulvac Japan Ltd Al薄膜形成方法
JP2000216158A (ja) * 1999-01-21 2000-08-04 Advanced Display Inc Al配線形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538916B2 (en) 2020-09-01 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device
US11837645B2 (en) 2020-09-01 2023-12-05 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR20030046613A (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
US6620527B2 (en) Hillock-free aluminum wiring layer and method of forming the same
US7944056B2 (en) Hillock-free aluminum layer and method of forming the same
US20030047812A1 (en) Thin film aluminum alloy and sputtering target to form the same
KR100228414B1 (ko) 알루미늄 합금 배선층과 그의 제법, 및 알루미늄 합금 스퍼터링 타겟
Schnable et al. Aluminum metallization—Advantages and limitations for integrated circuit applications
KR0132402B1 (ko) 전자 부품 및 그 제조 방법
US5238874A (en) Fabrication method for laminated films comprising Al-Si-Co alloy film and refractory metal silioide copper film
US5943601A (en) Process for fabricating a metallization structure
US5903055A (en) Conductor line materials and method of making their metal line layers
KR100457372B1 (ko) 힐록이 없는 알루미늄 배선층 및 그 제조 방법
JP3021996B2 (ja) アルミニウム配線およびその形成方法
JP3707704B2 (ja) 配線材料、液晶ディスプレー装置、および配線層の形成方法
JP2006077295A (ja) Cu合金配線材料及びCu合金スパッタリングターゲット
KR0123185B1 (ko) 알루미늄배선 및 그 형성방법
CN114783980A (zh) Cu互连集成电路用多层合金扩散阻挡层及其制备方法
US6312833B1 (en) Multilayered wiring layer
US6091151A (en) Wiring layer and method of forming the wiring layer
EP0731507A1 (en) Electrode materials
Gardner et al. Layered and homogeneous films of aluminum and aluminum/silicon with titanium, zirconium, and tungsten for multilevel interconnects
EP0606761A2 (en) Semiconductor device and process for production thereof
EP1001463A2 (en) Aluminum interconnects for integrated circuits comprising titanium under and overlayers
JPS61161740A (ja) 多層金属化集積回路およびその製造方法
JPH04315427A (ja) 半導体装置の製造方法
Singh et al. Influence of Annealing on Microstructure of Electroplated Copper Trenches in Back-End-Of-Line
KR100212007B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee