JPS61161740A - 多層金属化集積回路およびその製造方法 - Google Patents
多層金属化集積回路およびその製造方法Info
- Publication number
- JPS61161740A JPS61161740A JP27812685A JP27812685A JPS61161740A JP S61161740 A JPS61161740 A JP S61161740A JP 27812685 A JP27812685 A JP 27812685A JP 27812685 A JP27812685 A JP 27812685A JP S61161740 A JPS61161740 A JP S61161740A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- metal
- integrated circuit
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、一般的には、半導体多層集積回路の製造にお
ける収率の向上、特に、この回路において応力（Ｓｔｒ
ｅｓｓ）によって生じる欠陥の防止に関する。
ける収率の向上、特に、この回路において応力（Ｓｔｒ
ｅｓｓ）によって生じる欠陥の防止に関する。
（発明の背景）
集積回路は通常、シリコンでできた基板上に形成される
。シリコン基板はチップまたはダイに再分される。その
ダイ内に数千個の素子（たとえば、ダイオード、トラン
ジスタ、抵抗）が形成される。
。シリコン基板はチップまたはダイに再分される。その
ダイ内に数千個の素子（たとえば、ダイオード、トラン
ジスタ、抵抗）が形成される。
集積回路のコストの減少を促進するため、ダイの密度は
、素子サイズ、および線幅を減少させ、さらに所定ダイ
サイズ内の素子の数を増加させることによって増大され
る。素子の高密度化を促進させるために、金属配線は単
１層設計から、一般に多層金属化と呼ばれる２重または
多層レベル設計となった。
、素子サイズ、および線幅を減少させ、さらに所定ダイ
サイズ内の素子の数を増加させることによって増大され
る。素子の高密度化を促進させるために、金属配線は単
１層設計から、一般に多層金属化と呼ばれる２重または
多層レベル設計となった。
多層金属化にあける重大な問題の１つは、２つの絶縁性
層（ｌａｙｅｒｓ ｏｆ ｄｉｅｌｅｃｔｒｉｃｓ）の
間に金属層を配置することにより応力が生ずることであ
る。
層（ｌａｙｅｒｓ ｏｆ ｄｉｅｌｅｃｔｒｉｃｓ）の
間に金属層を配置することにより応力が生ずることであ
る。
この種の応力に通常付随する２つの知られた欠陥は微細
なピット（マイクロピット： ｍ１ｃｒｏｐｉｔｓ ＞
および微細な欠乏（マイクロボイド： ｍ１ｃｒｏｖｏ
ｉｄｓ）である。
なピット（マイクロピット： ｍ１ｃｒｏｐｉｔｓ ＞
および微細な欠乏（マイクロボイド： ｍ１ｃｒｏｖｏ
ｉｄｓ）である。
ここで用いられているマイクロピットという用品は、導
電層を完全には貫通しないその中の微視的なくぼみを指
す。また、マイクロボイドという用語は、局部領域にお
いて微視的な大きさで金属が欠落していることを意味す
る。
電層を完全には貫通しないその中の微視的なくぼみを指
す。また、マイクロボイドという用語は、局部領域にお
いて微視的な大きさで金属が欠落していることを意味す
る。
アルミニウム合金、たとえば、アルミニウム銅またはア
ルミニウム銅シリコンは、エレクトロマイグレーション
、ヒロック成長（ｈｉ ｌ １ｏｃｋ ｇｒｏｗｔｈ）
および微細な線形状に関して多くの利点を有している。
ルミニウム銅シリコンは、エレクトロマイグレーション
、ヒロック成長（ｈｉ ｌ １ｏｃｋ ｇｒｏｗｔｈ）
および微細な線形状に関して多くの利点を有している。
しかし、アルミニウムおよびアルミニウム合金は、上下
からそのアルミニウム合金を分離する絶縁物とは比較的
大きな熱的不整合性をを有している。この熱的不整合性
によって、アルミニウム合金と絶縁物の間に応力が生じ
、場合によっては、絶縁物にクラックが生じたり、しば
しば、第１層（レベル）のアルミニウム金属配線にマイ
クロピットやマイクロボイドが生じたりする。
からそのアルミニウム合金を分離する絶縁物とは比較的
大きな熱的不整合性をを有している。この熱的不整合性
によって、アルミニウム合金と絶縁物の間に応力が生じ
、場合によっては、絶縁物にクラックが生じたり、しば
しば、第１層（レベル）のアルミニウム金属配線にマイ
クロピットやマイクロボイドが生じたりする。
（発明の目的および概要）
従って、本発明の目的は、集積回路製造における歩どま
り（収率）を増大させる改良された方法を提供すること
である。
り（収率）を増大させる改良された方法を提供すること
である。
本発明の別の目的は、多層回路における第１金属層配線
に対し、２重金属膜を用いてマイクロピットおよびマイ
クロボイドを減少、除去することである。
に対し、２重金属膜を用いてマイクロピットおよびマイ
クロボイドを減少、除去することである。
本発明の他の目的は、応力に関係したきずを少なくする
ことによって改良された集積回路を提供することである
。
ことによって改良された集積回路を提供することである
。
上記および他の目的、利点は、本発明において達成され
るが、本発明はその一部として半導体基板に多層金属層
を形成する方法を用いる。この方法は、基板上に第１絶
縁層を形成する工程、この第１絶縁層上に第１金属化層
を被着する工程、第１金属化層上に第２の全層化層を被
着する工程、第２の金属化層上に第２の絶縁層を形成す
る工程および第２の絶縁層上に第３の金属化層を被着す
る工程を具備する。
るが、本発明はその一部として半導体基板に多層金属層
を形成する方法を用いる。この方法は、基板上に第１絶
縁層を形成する工程、この第１絶縁層上に第１金属化層
を被着する工程、第１金属化層上に第２の全層化層を被
着する工程、第２の金属化層上に第２の絶縁層を形成す
る工程および第２の絶縁層上に第３の金属化層を被着す
る工程を具備する。
本発明の別の実施例は、第１金属化層が第１組成の導電
性金属膜および第１組成金属上に被着された第２の組成
の導電性膜を具備する多層金属化層半導体装置を備えて
いる。
性金属膜および第１組成金属上に被着された第２の組成
の導電性膜を具備する多層金属化層半導体装置を備えて
いる。
（実施例の説明）
第１図および第２図に示された断面図は集積回路の一部
を示す。便宜上、図は基板１０を示しているが、それは
、図示はされていない能動、受動部品を含む集積回路を
具備するものと理解されるべきである。２つの図におい
て、同じ番号は同じ製造工程および厚さを表わすものと
考えてもよい。
を示す。便宜上、図は基板１０を示しているが、それは
、図示はされていない能動、受動部品を含む集積回路を
具備するものと理解されるべきである。２つの図におい
て、同じ番号は同じ製造工程および厚さを表わすものと
考えてもよい。
さらに、ここに示された厚さは説明の便宜上選ばれたも
ので、限定的な意味に理解されるべきではない。また、
便宜上、写真印刷（ｐｈＯｔＯ−１目ｈｏｇｒａｐｈｙ
）およびエッチ（ｅｔｃｈ）工程はこれらが当業者に周
知のものであるのでとくに説明しない。
ので、限定的な意味に理解されるべきではない。また、
便宜上、写真印刷（ｐｈＯｔＯ−１目ｈｏｇｒａｐｈｙ
）およびエッチ（ｅｔｃｈ）工程はこれらが当業者に周
知のものであるのでとくに説明しない。
第１図は、先行技術において用いられる任意の従来方法
によって形成できる集積回路の一部を示す。窒化シリコ
ンのような絶縁層１１は基板１０の上に約７００ナノメ
ータ（ｎｍ）の厚さまで形成され、基板１０中の部品を
金属層１２から分離するのに用いられる。アルミニウム
銅等のような金属層１２は窒化シリコン層１１上に約７
００ｎｍの厚さまでスパッタ被着される。アルミニウム
銅層１２は１．５から２．５重量％の範囲にわたる銅含
有量をもっている。プラズマで増強された２酸化シリコ
ンのような絶縁層１３が金属層１２上に市販のプラズマ
リアクタにより約７００ｎｍまで被着される。絶縁層１
３は金属シリコン層１４から金属層１２を分離するのに
用いられる。金属層１２は一般に第１金属配線と称され
、金属層１４は第２金属配線と称される。金属１ｉ１２
と金属層１４の間のコンタクトをなすために、コンタク
ト穴は絶縁層１３の選択された領域に形成される。
によって形成できる集積回路の一部を示す。窒化シリコ
ンのような絶縁層１１は基板１０の上に約７００ナノメ
ータ（ｎｍ）の厚さまで形成され、基板１０中の部品を
金属層１２から分離するのに用いられる。アルミニウム
銅等のような金属層１２は窒化シリコン層１１上に約７
００ｎｍの厚さまでスパッタ被着される。アルミニウム
銅層１２は１．５から２．５重量％の範囲にわたる銅含
有量をもっている。プラズマで増強された２酸化シリコ
ンのような絶縁層１３が金属層１２上に市販のプラズマ
リアクタにより約７００ｎｍまで被着される。絶縁層１
３は金属シリコン層１４から金属層１２を分離するのに
用いられる。金属層１２は一般に第１金属配線と称され
、金属層１４は第２金属配線と称される。金属１ｉ１２
と金属層１４の間のコンタクトをなすために、コンタク
ト穴は絶縁層１３の選択された領域に形成される。
コンタクト穴は第１図には示されていない。アルミ銅シ
リコンのような金属層１４が２ｒｌｉ化シリコン１３の
上にスパッタ被着され、１．５から２３５重量％の銅含
有量と１．０から２．０重量％のシリコン含有量を有し
ている。燐珪酸塩ガラス（ｐｈｏｓｐｈｏｓｉｌｉｃａ
ｔｅ ｃ＋１ａｓｓ）等の絶縁層１５はつ工−ハ処理に
おいて公知の化学蒸着（ＣＶＤ）法を用いて１５００ｎ
ｍの厚さまで金属＠１４上に被着される。第２の金属層
１４に対するコンタクトを与えるために、コンタクトバ
イアスが絶縁層１５に形成される。コンタクトバイアス
は第１図に示されていない。
リコンのような金属層１４が２ｒｌｉ化シリコン１３の
上にスパッタ被着され、１．５から２３５重量％の銅含
有量と１．０から２．０重量％のシリコン含有量を有し
ている。燐珪酸塩ガラス（ｐｈｏｓｐｈｏｓｉｌｉｃａ
ｔｅ ｃ＋１ａｓｓ）等の絶縁層１５はつ工−ハ処理に
おいて公知の化学蒸着（ＣＶＤ）法を用いて１５００ｎ
ｍの厚さまで金属＠１４上に被着される。第２の金属層
１４に対するコンタクトを与えるために、コンタクトバ
イアスが絶縁層１５に形成される。コンタクトバイアス
は第１図に示されていない。
第２図の断面図は、本発明の教示内容に従って形成され
る集積回路の一部を示す。
る集積回路の一部を示す。
第２図の基板１０、絶縁層１１および金属層１２は第１
図のものと同じである。純アルミニウム等の金属層１６
は金属層１２上に約１００１ｍの厚さまでスパッタ被着
され、それによって層１２上にキャップを形成する。金
属層１６は純度９９．９９９％を有するアルミニウム源
を用いる。
図のものと同じである。純アルミニウム等の金属層１６
は金属層１２上に約１００１ｍの厚さまでスパッタ被着
され、それによって層１２上にキャップを形成する。金
属層１６は純度９９．９９９％を有するアルミニウム源
を用いる。
第１の金属層配線に対し、アルミニウム銅１２、アルミ
ニウム１６のような２つの巽なったアルミニウムまたは
アルミニウム合金層の複合層を用いることによって、マ
イクロピットおよびマイクロボイドのような応力によっ
て生じる欠陥は大いに減少または除去されることかわか
った。他のアルミニウム合金も複合第１金属層として用
いることができるものと考えられる。。この１つの例は
、約１００１ｍのアルミニウム銅シリコン層によって覆
われる約７００ｎｍのアルミニウム銅層をもつものであ
る。第２図の絶縁層１３、金属＠１４および絶縁層１５
は第１図と同じである。
ニウム１６のような２つの巽なったアルミニウムまたは
アルミニウム合金層の複合層を用いることによって、マ
イクロピットおよびマイクロボイドのような応力によっ
て生じる欠陥は大いに減少または除去されることかわか
った。他のアルミニウム合金も複合第１金属層として用
いることができるものと考えられる。。この１つの例は
、約１００１ｍのアルミニウム銅シリコン層によって覆
われる約７００ｎｍのアルミニウム銅層をもつものであ
る。第２図の絶縁層１３、金属＠１４および絶縁層１５
は第１図と同じである。
こうして、本発明によって、先行技術において設けられ
る１つの膜の代りに第１金属層に対して２つの金属膜を
用いることによって応力に関連した欠陥が減少した改良
された多層集積回路が提供されることは明らかである。
る１つの膜の代りに第１金属層に対して２つの金属膜を
用いることによって応力に関連した欠陥が減少した改良
された多層集積回路が提供されることは明らかである。
複合形の第１金属層を用いるとなぜマイクロボイドおよ
びマイクロピットの減少が促進されるのかははっきりと
は判らない。別の金属層を加えることによって、ウェー
ハの全応力がゼロに近くなるのかもしれない。基板に被
着される各膜層はある程度の熱応力と固有の応力をもつ
。この熱応力は被着物質と基板物質゛ の熱膨張係数
差によるものである。固有応力は、被着の間に被着部内
に生成される結晶学的流れの蓄積効果によるものでおる
。
びマイクロピットの減少が促進されるのかははっきりと
は判らない。別の金属層を加えることによって、ウェー
ハの全応力がゼロに近くなるのかもしれない。基板に被
着される各膜層はある程度の熱応力と固有の応力をもつ
。この熱応力は被着物質と基板物質゛ の熱膨張係数
差によるものである。固有応力は、被着の間に被着部内
に生成される結晶学的流れの蓄積効果によるものでおる
。
薄膜における内部応力によって、膜性能に重大な影響を
与えることがおる、表面的には無関係の作用が生じるこ
とがある。これらの作用のいくつかにはマイクロピット
およびマイクロボイドが含まれる。
与えることがおる、表面的には無関係の作用が生じるこ
とがある。これらの作用のいくつかにはマイクロピット
およびマイクロボイドが含まれる。
本発明について以上述べたところで、当業者には、種々
の変形が本発明の精神および範囲内でなされうろことは
明らかであろう。たとえば、絶縁＠１１はシリコン酸化
物または酸窒化物を含んでもよい。第１金属＠１２は、
アルミニウムシリコン、アルミニウム銅シリコン、チタ
ンゲステン（ｔ ｉ ｔｕｎｇｓｔｅｎ）またはその珪
化物を含んでいてもよい。金属層１６は金属層１２と異
なった組成をもつものなら何でもよい。絶縁層１３は、
石英、燐珪酸塩ガラス、プラズマ増強窒化シリコン、ポ
リイミドまたはそれらの合成物を含んでよい。第２金属
層１４はアルミニウムシリコンでもよい。絶縁層１５は
プラズマ増強２酸化シリコンまたはポリイミドを含んで
もよい。
の変形が本発明の精神および範囲内でなされうろことは
明らかであろう。たとえば、絶縁＠１１はシリコン酸化
物または酸窒化物を含んでもよい。第１金属＠１２は、
アルミニウムシリコン、アルミニウム銅シリコン、チタ
ンゲステン（ｔ ｉ ｔｕｎｇｓｔｅｎ）またはその珪
化物を含んでいてもよい。金属層１６は金属層１２と異
なった組成をもつものなら何でもよい。絶縁層１３は、
石英、燐珪酸塩ガラス、プラズマ増強窒化シリコン、ポ
リイミドまたはそれらの合成物を含んでよい。第２金属
層１４はアルミニウムシリコンでもよい。絶縁層１５は
プラズマ増強２酸化シリコンまたはポリイミドを含んで
もよい。
第１図は従来技術に従って製造された集積回路の一部を
示す先行技術の拡大断面図である。 第２図は本発明に従って製造された集積回路の一部を示
す拡大断面図である。 １０・・・基板、 １１・・・窒化シリコン層、１
２・・・アルミニウム銅層、 １３・・・絶縁層、１
４・・・金属シリコン層、 １５・・・絶ＲＷ’Ｊ、
１６・・・金属層。
示す先行技術の拡大断面図である。 第２図は本発明に従って製造された集積回路の一部を示
す拡大断面図である。 １０・・・基板、 １１・・・窒化シリコン層、１
２・・・アルミニウム銅層、 １３・・・絶縁層、１
４・・・金属シリコン層、 １５・・・絶ＲＷ’Ｊ、
１６・・・金属層。
Claims (1)
- 【特許請求の範囲】 １、第１の金属化層が、 アルミニウム銅層および そのアルミニウム銅層上に被着された純アルミニウム層
、 を具備することを特徴とする多層金属化集積回路。 ２、絶縁層上に金属化層を形成する工程、および その金属化層上に金属化キャップを形成する工程、 を具備することを特徴とする多層金属化集積回路の製造
方法。 ３、前記金属化層は前記絶縁層上にアルミニウム銅層を
形成することによって提供される特許請求の範囲第２項
に記載の方法。 ４、前記金属化キャップは前記金属化層上にアルミニウ
ム層を形成することによって提供される特許請求の範囲
第２項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US68940885A | 1985-01-07 | 1985-01-07 | |
| US689408 | 1985-01-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61161740A true JPS61161740A (ja) | 1986-07-22 |
Family
ID=24768322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27812685A Pending JPS61161740A (ja) | 1985-01-07 | 1985-12-12 | 多層金属化集積回路およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS61161740A (ja) |
| GB (1) | GB2169446A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4816895A (en) * | 1986-03-06 | 1989-03-28 | Nec Corporation | Integrated circuit device with an improved interconnection line |
| DE3830720A1 (de) * | 1988-09-09 | 1990-03-22 | Philips Nv | Verfahren zum herstellen von halbleiterbauelementen |
| US6593657B1 (en) | 1997-03-03 | 2003-07-15 | Micron Technology, Inc. | Contact integration article |
| RU2548523C1 (ru) * | 2013-12-17 | 2015-04-20 | Акционерное общество "Научно-исследовательский институт молекулярной электроники (АО "НИИМЭ") | Способ изготовления многоуровневой медной металлизации с ультранизким значением диэлектрической постоянной внутриуровневой изоляции |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1162759A (en) * | 1966-05-09 | 1969-08-27 | Motorola Inc | Monolithic Integrated Circuit |
| GB1243247A (en) * | 1968-03-04 | 1971-08-18 | Texas Instruments Inc | Ohmic contact and electrical interconnection system for electronic devices |
| US3654526A (en) * | 1970-05-19 | 1972-04-04 | Texas Instruments Inc | Metallization system for semiconductors |
| JPS5334484A (en) * | 1976-09-10 | 1978-03-31 | Toshiba Corp | Forming method for multi layer wiring |
| US4107726A (en) * | 1977-01-03 | 1978-08-15 | Raytheon Company | Multilayer interconnected structure for semiconductor integrated circuit |
| CA1120611A (en) * | 1978-12-29 | 1982-03-23 | Hormazdyar M. Dalal | Forming interconnections for multilevel interconnection metallurgy systems |
| US4259367A (en) * | 1979-07-30 | 1981-03-31 | International Business Machines Corporation | Fine line repair technique |
-
1985
- 1985-12-12 JP JP27812685A patent/JPS61161740A/ja active Pending
- 1985-12-24 GB GB8531814A patent/GB2169446A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| GB8531814D0 (en) | 1986-02-05 |
| GB2169446A (en) | 1986-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0261846B1 (en) | Method of forming a metallization film containing copper on the surface of a semiconductor device | |
| US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
| CN1259762A (zh) | 增强无机介质与铜的粘附性的等离子体处理 | |
| JPH11330231A (ja) | 金属被覆構造 | |
| JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| JPS61161740A (ja) | 多層金属化集積回路およびその製造方法 | |
| KR100896159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100701673B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| US20060199360A1 (en) | Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance | |
| JP2819869B2 (ja) | 半導体装置の製造方法 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH11283981A (ja) | 半導体装置およびその製造方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| KR19990006061A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05275551A (ja) | 多層配線構造 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JP2711530B2 (ja) | 半導体素子の金属配線形成方法 | |
| TW468264B (en) | Method for preventing Al-Si-Cu interconnect from protruding through via hole | |
| TW463354B (en) | Method for reducing resistance value of metal conducting wire | |
| JPH09115906A (ja) | 半導体装置の製造方法 | |
| JPH0235753A (ja) | 半導体装置の製造方法 |