JPH05275551A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPH05275551A JPH05275551A JP6650192A JP6650192A JPH05275551A JP H05275551 A JPH05275551 A JP H05275551A JP 6650192 A JP6650192 A JP 6650192A JP 6650192 A JP6650192 A JP 6650192A JP H05275551 A JPH05275551 A JP H05275551A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- wirings
- insulating film
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 配線の微細化に伴う配線間容量の増加の問題
を緩和し、かつ接続孔の微細化が容易な多層配線を実現
する。 【構成】 下地である２酸化シリコン１上に第１の配線
２、その配線間を埋めるシロキサン変成ポリイミド３、
窒化シリコン４、２酸化シリコン５からなる層間絶縁
膜、さらにその上に形成した第２の配線７、第１の配線
と第２の配線を接続するＷ接続柱６、表面を覆っている
保護膜８で構成されている。
を緩和し、かつ接続孔の微細化が容易な多層配線を実現
する。 【構成】 下地である２酸化シリコン１上に第１の配線
２、その配線間を埋めるシロキサン変成ポリイミド３、
窒化シリコン４、２酸化シリコン５からなる層間絶縁
膜、さらにその上に形成した第２の配線７、第１の配線
と第２の配線を接続するＷ接続柱６、表面を覆っている
保護膜８で構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、微細な多層配線の構造
および製造方法に関するものである。
および製造方法に関するものである。
【０００２】
【従来の技術】集積回路においては、集積密度と信号処
理速度を向上する上で、多層配線技術が重要である。例
えば、Ｓｉ−ＭＯＳＦＥＴを用いたダイナミック・ラン
ダム・アクセス・メモリー（ＤＲＡＭ）においては、１
Ｍビットにはじめて２層Ａｌ配線が用いられて以来、４
Ｍビット以降広く用いられている。また、ゲートアレー
などのＬＳＩにおいても３層，４層の多層配線が用いら
れている。
理速度を向上する上で、多層配線技術が重要である。例
えば、Ｓｉ−ＭＯＳＦＥＴを用いたダイナミック・ラン
ダム・アクセス・メモリー（ＤＲＡＭ）においては、１
Ｍビットにはじめて２層Ａｌ配線が用いられて以来、４
Ｍビット以降広く用いられている。また、ゲートアレー
などのＬＳＩにおいても３層，４層の多層配線が用いら
れている。
【０００３】従来の多層配線においては、絶縁膜として
２酸化シリコン膜や窒化シリコン膜が広く用いられてい
る。ところが配線間隔の縮小に伴って、配線間容量が増
大し、配線間のカップリングによる雑音（クロストーク
ノイズ）の増加や、配線遅延の増加の問題が生じるた
め、配線間を埋める材料の誘電率を小さくすることが微
細化に伴う性能劣化を無くし、さらに性能を向上する上
で重要である。従来の技術としては、例えば、月刊セミ
コンダクター・ワールド、１９８８年８月号３７頁に示
されているようにポリイミドなどのより低誘電率の材料
が層間絶縁膜として考えられている。
２酸化シリコン膜や窒化シリコン膜が広く用いられてい
る。ところが配線間隔の縮小に伴って、配線間容量が増
大し、配線間のカップリングによる雑音（クロストーク
ノイズ）の増加や、配線遅延の増加の問題が生じるた
め、配線間を埋める材料の誘電率を小さくすることが微
細化に伴う性能劣化を無くし、さらに性能を向上する上
で重要である。従来の技術としては、例えば、月刊セミ
コンダクター・ワールド、１９８８年８月号３７頁に示
されているようにポリイミドなどのより低誘電率の材料
が層間絶縁膜として考えられている。
【０００４】
【発明が解決しようとする課題】配線容量を低減するた
めには、従来用いられている酸化シリコンに比較して低
誘電率のポリイミド膜（２酸化珪素の誘電率の約３／
４）を用いることが有効であるが、ポリイミド膜を層間
絶縁膜に用いた場合には、接続孔のサイズがサブハーフ
ミクロンの領域に微細化されるに伴って、水分を含み易
い、機械的強度が弱いというポリイミドの性質による問
題が生じている。すなわち、エッチングによってポリイ
ミドに接続孔を形成する際に、エッチング中の放出ガス
によって、接続部での接触不良が生じ易いという問題が
生じている。また、２酸化シリコンなどに比較して耐熱
性が低く、接続孔の微細加工が難しく、孔の直径が広が
ってしまう問題がある。また、アスペクト比の増大に伴
って、化学的気相成長法（ＣＶＤ）などによって金属を
埋め込む必要が生じてくるが、耐熱温度が低いため、適
用できる埋め込み技術が制限されるという問題もある。
めには、従来用いられている酸化シリコンに比較して低
誘電率のポリイミド膜（２酸化珪素の誘電率の約３／
４）を用いることが有効であるが、ポリイミド膜を層間
絶縁膜に用いた場合には、接続孔のサイズがサブハーフ
ミクロンの領域に微細化されるに伴って、水分を含み易
い、機械的強度が弱いというポリイミドの性質による問
題が生じている。すなわち、エッチングによってポリイ
ミドに接続孔を形成する際に、エッチング中の放出ガス
によって、接続部での接触不良が生じ易いという問題が
生じている。また、２酸化シリコンなどに比較して耐熱
性が低く、接続孔の微細加工が難しく、孔の直径が広が
ってしまう問題がある。また、アスペクト比の増大に伴
って、化学的気相成長法（ＣＶＤ）などによって金属を
埋め込む必要が生じてくるが、耐熱温度が低いため、適
用できる埋め込み技術が制限されるという問題もある。
【０００５】本発明の目的は、このような問題を解決し
た多層配線構造を提供することにある。
た多層配線構造を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、第一の配線
と、この第一の配線上に設けられた第一の絶縁膜と、こ
の第一の絶縁膜上に設けられ、前記第一の絶縁膜に選択
的に形成されている接続孔を介して前記第一の配線と電
気的に接続された第２の配線を少なくとも有する多層配
線構造において、前記第一の配線の間の少なくとも一部
が前記第一の絶縁膜より低誘電率の絶縁材料で埋め込ま
れていることを特徴とする。
と、この第一の配線上に設けられた第一の絶縁膜と、こ
の第一の絶縁膜上に設けられ、前記第一の絶縁膜に選択
的に形成されている接続孔を介して前記第一の配線と電
気的に接続された第２の配線を少なくとも有する多層配
線構造において、前記第一の配線の間の少なくとも一部
が前記第一の絶縁膜より低誘電率の絶縁材料で埋め込ま
れていることを特徴とする。
【０００７】
【作用】配線間のクロストークノイズは配線間の容量結
合により生じる。本発明の配線構造においては、配線間
の容量結合の内で支配的な配線間が、第一の層間絶縁膜
（２酸化シリコンなど）より低誘電率のポリイミドなど
で埋められていることが、配線間容量の低減に作用す
る。さらに、接続孔は、２酸化シリコン，窒化シリコン
などの微細な接続孔の形成に適した材料で構成されてい
ることが、ポリイミドを層間絶縁膜に用いた場合に生じ
る微細加工のリミットやコンタクト不良の問題を回避す
る上で、有効に作用する。
合により生じる。本発明の配線構造においては、配線間
の容量結合の内で支配的な配線間が、第一の層間絶縁膜
（２酸化シリコンなど）より低誘電率のポリイミドなど
で埋められていることが、配線間容量の低減に作用す
る。さらに、接続孔は、２酸化シリコン，窒化シリコン
などの微細な接続孔の形成に適した材料で構成されてい
ることが、ポリイミドを層間絶縁膜に用いた場合に生じ
る微細加工のリミットやコンタクト不良の問題を回避す
る上で、有効に作用する。
【０００８】
【実施例】図１は本発明の配線構造の一実施例を示す断
面図である。図１の実施例では、２酸化シリコン１の上
に形成した第１の配線２（チタン，窒化チタン，Ｃｕを
０．５重量％含むＡｌの順に積層したＡｌ合金配線、膜
厚３００ｎｍ）の間が、２酸化シリコンの約３／４の誘
電率のシロキサン変成ポリイミド３で埋められており、
上層の配線との層間絶縁膜である窒化シリコン膜４（膜
厚１００ｎｍ）、２酸化シリコン膜５（膜厚２００ｎ
ｍ）をはさんで、直径０．２５μｍのＷ接続柱６で第１
の配線１と電気的に接続された第２の配線７（チタン，
窒化チタン，Ｃｕを０．５重量％含むＡｌの順に積層し
たＡｌ合金配線、膜厚４００ｎｍ）で構成されている。
８は保護膜である。
面図である。図１の実施例では、２酸化シリコン１の上
に形成した第１の配線２（チタン，窒化チタン，Ｃｕを
０．５重量％含むＡｌの順に積層したＡｌ合金配線、膜
厚３００ｎｍ）の間が、２酸化シリコンの約３／４の誘
電率のシロキサン変成ポリイミド３で埋められており、
上層の配線との層間絶縁膜である窒化シリコン膜４（膜
厚１００ｎｍ）、２酸化シリコン膜５（膜厚２００ｎ
ｍ）をはさんで、直径０．２５μｍのＷ接続柱６で第１
の配線１と電気的に接続された第２の配線７（チタン，
窒化チタン，Ｃｕを０．５重量％含むＡｌの順に積層し
たＡｌ合金配線、膜厚４００ｎｍ）で構成されている。
８は保護膜である。
【０００９】図１の配線構造は、例えば、次に述べる製
造方法により作製した。
造方法により作製した。
【００１０】まず、２酸化シリコン上１にチタン（Ｔ
ｉ），窒化チタン（ＴｉＮ），銅（Ｃｕ）を０．５重量
％含むアルミニウム（Ａｌ）合金を順次、スパッタ法に
より全面にトータルの膜厚３００ｎｍだけ蒸着した。次
に、第１層目の配線パターンをフォトリソグラフィーに
より形成し、反応性イオンエッチング（ＲＩＥ）による
異方性エッチングによる加工を用いて、第１層配線２を
形成した。その後、例えば、月刊セミコンダクター・ワ
ールド、１９８８年８月号７頁に示されているようなシ
ロキサン変成ポリイミドを膜厚１．５μｍだけ塗布し、
焼き締めのために４００℃で熱処理を行った。これによ
って、ポリイミドの表面は平坦になった。続いて、ＣＦ
4 と酸素の混合ガスを用いたＲＩＥにより、第一の配線
１の上面が露出するまで、ポリイミド膜を１．２μｍ程
度エッチングし、配線間のみにポリイミド３を残した。
続いて、プラズマＣＶＤ法により窒化シリコン膜４を、
膜厚１００ｎｍ、続いて熱ＣＶＤ法により２酸化シリコ
ン膜５を膜厚２００ｎｍだけ堆積した。次に、接続孔を
形成する為に、フォトリソグラフィーにより、接続孔用
のエッチングマスクを形成した後、ＧＦ4 ガスを用いて
２酸化シリコン膜５，窒化シリコン膜４に接続孔を形成
した。さらに、接続孔を埋め込むため、スパッタによる
下地のＴｉＮの堆積に続いて、ＷＦ6 ガスのシラン還元
を用いたＣＶＤによりＷを堆積した。接続孔以外のＷと
ＴｉＮをＳＦ6 ガスを用いたＲＩＥによりエッチング除
去し、Ｗ接続柱６を形成した。次に、第一の配線と同様
の方法で、配線金属の堆積と加工を行い、Ａｌ合金とＴ
ｉＮ、Ｔｉからなる第二の配線７を形成した。最後に、
表面保護のため、厚さ１μｍのシロキサン変成ポリイミ
ドと、厚さ５０ｎｍのプラズマ窒化珪素膜からなる保護
膜８を形成し、図１に示している本発明の実施例である
配線構造が完成した。
ｉ），窒化チタン（ＴｉＮ），銅（Ｃｕ）を０．５重量
％含むアルミニウム（Ａｌ）合金を順次、スパッタ法に
より全面にトータルの膜厚３００ｎｍだけ蒸着した。次
に、第１層目の配線パターンをフォトリソグラフィーに
より形成し、反応性イオンエッチング（ＲＩＥ）による
異方性エッチングによる加工を用いて、第１層配線２を
形成した。その後、例えば、月刊セミコンダクター・ワ
ールド、１９８８年８月号７頁に示されているようなシ
ロキサン変成ポリイミドを膜厚１．５μｍだけ塗布し、
焼き締めのために４００℃で熱処理を行った。これによ
って、ポリイミドの表面は平坦になった。続いて、ＣＦ
4 と酸素の混合ガスを用いたＲＩＥにより、第一の配線
１の上面が露出するまで、ポリイミド膜を１．２μｍ程
度エッチングし、配線間のみにポリイミド３を残した。
続いて、プラズマＣＶＤ法により窒化シリコン膜４を、
膜厚１００ｎｍ、続いて熱ＣＶＤ法により２酸化シリコ
ン膜５を膜厚２００ｎｍだけ堆積した。次に、接続孔を
形成する為に、フォトリソグラフィーにより、接続孔用
のエッチングマスクを形成した後、ＧＦ4 ガスを用いて
２酸化シリコン膜５，窒化シリコン膜４に接続孔を形成
した。さらに、接続孔を埋め込むため、スパッタによる
下地のＴｉＮの堆積に続いて、ＷＦ6 ガスのシラン還元
を用いたＣＶＤによりＷを堆積した。接続孔以外のＷと
ＴｉＮをＳＦ6 ガスを用いたＲＩＥによりエッチング除
去し、Ｗ接続柱６を形成した。次に、第一の配線と同様
の方法で、配線金属の堆積と加工を行い、Ａｌ合金とＴ
ｉＮ、Ｔｉからなる第二の配線７を形成した。最後に、
表面保護のため、厚さ１μｍのシロキサン変成ポリイミ
ドと、厚さ５０ｎｍのプラズマ窒化珪素膜からなる保護
膜８を形成し、図１に示している本発明の実施例である
配線構造が完成した。
【００１１】以上説明した本発明の実施例では、配線金
属としてＡｌ合金を用いたが、Ｗ，Ｃｕ，純Ａｌなどの
種々の金属を配線金属として用いてもよい。また、Ｗ接
続柱６の代わりに、Ａｌ，Ｃｕ，ＴｉＮ，窒化ジルコニ
ウム（ＺｒＮ），コバルト（Ｃｏ），チタンシリサイド
（ＴｉＳｉX ），タングステンシリサイド（ＷＳｉX）
などを用いてもよい。また、ポリイミドの代わりに、低
誘電率のＳｉＢＮＯ膜を用いても良い。
属としてＡｌ合金を用いたが、Ｗ，Ｃｕ，純Ａｌなどの
種々の金属を配線金属として用いてもよい。また、Ｗ接
続柱６の代わりに、Ａｌ，Ｃｕ，ＴｉＮ，窒化ジルコニ
ウム（ＺｒＮ），コバルト（Ｃｏ），チタンシリサイド
（ＴｉＳｉX ），タングステンシリサイド（ＷＳｉX）
などを用いてもよい。また、ポリイミドの代わりに、低
誘電率のＳｉＢＮＯ膜を用いても良い。
【００１２】
【発明の効果】以上説明したように本発明の配線構造
は、従来の配線間が２酸化シリコンや窒化シリコンを用
いて埋められた配線構造より、配線間容量を低減するこ
とができ、配線間雑音を低減できるという効果がある。
本発明の実施例に示した場合では、配線間容量が約２０
％低減した。同時に、本発明の配線構造では、微細な接
続孔を形成する必要のある配線層間に、接続孔形成に適
した窒化シリコンあるいは、２酸化シリコンを用いてい
るため、層間膜としてポリイミドを用いる場合の問題点
を回避でき、従って、配線をより微細化できるととも
に、強度的にも強くできるという効果がある。さらに、
ポリイミドを配線間に用いることは、配線にかかる応力
を低減でき、配線の信頼性を高める効果もある。
は、従来の配線間が２酸化シリコンや窒化シリコンを用
いて埋められた配線構造より、配線間容量を低減するこ
とができ、配線間雑音を低減できるという効果がある。
本発明の実施例に示した場合では、配線間容量が約２０
％低減した。同時に、本発明の配線構造では、微細な接
続孔を形成する必要のある配線層間に、接続孔形成に適
した窒化シリコンあるいは、２酸化シリコンを用いてい
るため、層間膜としてポリイミドを用いる場合の問題点
を回避でき、従って、配線をより微細化できるととも
に、強度的にも強くできるという効果がある。さらに、
ポリイミドを配線間に用いることは、配線にかかる応力
を低減でき、配線の信頼性を高める効果もある。
【図１】本発明の配線構造の一実施例を示す断面図であ
る。
る。
１ ２酸化シリコン ２ 第１の配線（Ａｌ合金配線） ３ シロキサン変成ポリイミド ４ 窒化シリコン膜 ５ ２酸化シリコン膜 ６ Ｗ接続性 ７ 第２の配線（Ａｌ合金配線） ８ 保護膜
Claims (1)
- 【請求項１】第一の配線と、この第一の配線上に設けら
れた第一の絶縁膜と、この第一の絶縁膜上に設けられ、
前記第一の絶縁膜に選択的に形成されている接続孔を介
して前記第一の配線と電気的に接続された第２の配線を
少なくとも有する多層配線構造において、前記第一の配
線の間の少なくとも一部が前記第一の絶縁膜より低誘電
率の絶縁材料で埋め込まれていることを特徴とする多層
配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6650192A JPH05275551A (ja) | 1992-03-25 | 1992-03-25 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6650192A JPH05275551A (ja) | 1992-03-25 | 1992-03-25 | 多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275551A true JPH05275551A (ja) | 1993-10-22 |
Family
ID=13317640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6650192A Pending JPH05275551A (ja) | 1992-03-25 | 1992-03-25 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275551A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936226A (ja) * | 1995-07-18 | 1997-02-07 | Nec Corp | 半導体装置およびその製造方法 |
| JPH09129727A (ja) * | 1995-10-30 | 1997-05-16 | Nec Corp | 半導体装置及びその製造方法 |
| EP0860879A2 (en) * | 1997-02-20 | 1998-08-26 | Nec Corporation | Multilevel interconnection in a semiconductor device and method for forming the same |
-
1992
- 1992-03-25 JP JP6650192A patent/JPH05275551A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0936226A (ja) * | 1995-07-18 | 1997-02-07 | Nec Corp | 半導体装置およびその製造方法 |
| JPH09129727A (ja) * | 1995-10-30 | 1997-05-16 | Nec Corp | 半導体装置及びその製造方法 |
| US5939771A (en) * | 1995-10-30 | 1999-08-17 | Nec Corporation | Semiconductor device having an organic resin layer and silicon oxide layer containing fluorine for preventing crosstalk between metal lines and a method of manufacturing the same |
| EP0860879A2 (en) * | 1997-02-20 | 1998-08-26 | Nec Corporation | Multilevel interconnection in a semiconductor device and method for forming the same |
| EP0860879A3 (en) * | 1997-02-20 | 2000-05-24 | Nec Corporation | Multilevel interconnection in a semiconductor device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459786B2 (en) | Semiconductor device | |
| US7119441B2 (en) | Semiconductor interconnect structure | |
| US6281583B1 (en) | Planar integrated circuit interconnect | |
| US7144804B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20080185722A1 (en) | Formation process of interconnect structures with air-gaps and sidewall spacers | |
| US20050280149A1 (en) | Semiconductor device | |
| JP2000049190A (ja) | 能動集積回路上のボンディングのためのシステム及び方法 | |
| JP3808866B2 (ja) | 半導体装置 | |
| JP3149846B2 (ja) | 半導体装置及びその製造方法 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| JP2002016135A (ja) | 半導体装置の製造方法 | |
| JP3715626B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001135723A (ja) | 半導体装置及びその製造方法 | |
| KR20040012705A (ko) | 집적 회로에서의 구리 상호 접속부 형성 방법 | |
| JPH05275551A (ja) | 多層配線構造 | |
| US7015589B2 (en) | Semiconductor device having low-k dielectric film in pad region | |
| JP2008016464A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4160489B2 (ja) | 半導体装置の製造方法 | |
| JP2000306998A (ja) | 半導体装置及びその製造方法 | |
| WO2005024935A1 (ja) | 半導体装置 | |
| JP2503849B2 (ja) | 配線の構造およびその製造方法 | |
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JP2004235586A (ja) | 半導体装置 | |
| JP4295943B2 (ja) | 半導体装置 |