JPH0936226A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0936226A JPH0936226A JP18136595A JP18136595A JPH0936226A JP H0936226 A JPH0936226 A JP H0936226A JP 18136595 A JP18136595 A JP 18136595A JP 18136595 A JP18136595 A JP 18136595A JP H0936226 A JPH0936226 A JP H0936226A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- semiconductor device
- thermal conductivity
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】配線の容量を小さくする為に低誘電率の層間絶
縁膜を用いると半導体装置の放熱特性が劣化する。 【解決手段】同一層のＡｌ配線間には熱伝導率及び誘電
率の小さいポリイミド膜５を設け、下層のＡｌ配線と上
層のＡｌ配線間には熱伝導率及び誘電率の大きいシリコ
ン酸化膜３Ａ〜３Ｃを設ける。
縁膜を用いると半導体装置の放熱特性が劣化する。 【解決手段】同一層のＡｌ配線間には熱伝導率及び誘電
率の小さいポリイミド膜５を設け、下層のＡｌ配線と上
層のＡｌ配線間には熱伝導率及び誘電率の大きいシリコ
ン酸化膜３Ａ〜３Ｃを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に多層配線構造を有する半導体装
置およびその製造方法に関する。
の製造方法に関し、特に多層配線構造を有する半導体装
置およびその製造方法に関する。
【０００２】
【従来の技術】近年の集積回路においては、その装置性
能は多層配線技術によって決まると言われるようになっ
てきている。すなわち、高度に高集積化された半導体装
置では、トランジスタの性能そのものよりも、多数のト
ランジスタを相互に接続し回路機能を生じさせる高密度
配線の性能が重要である。
能は多層配線技術によって決まると言われるようになっ
てきている。すなわち、高度に高集積化された半導体装
置では、トランジスタの性能そのものよりも、多数のト
ランジスタを相互に接続し回路機能を生じさせる高密度
配線の性能が重要である。
【０００３】配線技術に要求される項目としては、第１
に低抵抗であること、第２に低容量であること、第３に
配線ピッチが小さいことである。このうち第１の項目と
第２，第３の項目は一般的に相反する要求項目であり、
小さい配線ピッチを追求すれば必ず配線抵抗と配線容量
は増大する。
に低抵抗であること、第２に低容量であること、第３に
配線ピッチが小さいことである。このうち第１の項目と
第２，第３の項目は一般的に相反する要求項目であり、
小さい配線ピッチを追求すれば必ず配線抵抗と配線容量
は増大する。
【０００４】従来、この矛盾を解決するために様々な方
法が試みられている。その一つが、通常用いられるシリ
コン酸化膜に代えて、より誘電率の小さい有機系の絶縁
膜を用いる方法である。有機系の絶縁膜としては例えば
ポリイミド膜を用いる方法がＴ．ホンマ（Ｔ．Ｈｏｍｍ
ａ）等によりスイン・ソリッド・フィルムズ（Ｔｈｉｎ
Ｓｏｌｉｄ Ｆｉｌｍｓ）ｖｏｌ．２３５，ｐ．８
０，１９９３に報告されている。プラズマ中で成膜され
たシリコン酸化膜の誘電率が４〜５であるのに対し、ポ
リイミド膜では２〜３の誘電率が得られる。そのため、
配線ピッチを小さくしても隣接配線間の容量の増大を抑
えることができる。
法が試みられている。その一つが、通常用いられるシリ
コン酸化膜に代えて、より誘電率の小さい有機系の絶縁
膜を用いる方法である。有機系の絶縁膜としては例えば
ポリイミド膜を用いる方法がＴ．ホンマ（Ｔ．Ｈｏｍｍ
ａ）等によりスイン・ソリッド・フィルムズ（Ｔｈｉｎ
Ｓｏｌｉｄ Ｆｉｌｍｓ）ｖｏｌ．２３５，ｐ．８
０，１９９３に報告されている。プラズマ中で成膜され
たシリコン酸化膜の誘電率が４〜５であるのに対し、ポ
リイミド膜では２〜３の誘電率が得られる。そのため、
配線ピッチを小さくしても隣接配線間の容量の増大を抑
えることができる。
【０００５】図４にその配線構造の断面図を示す。図４
においてシリコン基板１上に形成された第１層，第２層
及び第３層Ａｌ配線６，７，８間の層間膜はすべてポリ
イミド膜５で構成されている。尚図４において４はタン
グステンプラグである。
においてシリコン基板１上に形成された第１層，第２層
及び第３層Ａｌ配線６，７，８間の層間膜はすべてポリ
イミド膜５で構成されている。尚図４において４はタン
グステンプラグである。
【０００６】
【発明が解決しようとする課題】しかしながら、一般的
に誘電率の低い物質は熱伝導率が低い傾向がある。ポリ
イミド膜の使用に際しても、熱伝導率に起因した問題点
がある。すなわち集積回路装置においては、トランジス
タ自身の発熱と配線に電流が流れることによるジュール
加熱が発生する。これらの熱を効率よく放熱しなけれ
ば、高すぎる温度のために、集積回路装置のトランジス
タが動作不良に至ったり、またはアルミ（Ａｌ）配線の
信頼性が劣化したりする。
に誘電率の低い物質は熱伝導率が低い傾向がある。ポリ
イミド膜の使用に際しても、熱伝導率に起因した問題点
がある。すなわち集積回路装置においては、トランジス
タ自身の発熱と配線に電流が流れることによるジュール
加熱が発生する。これらの熱を効率よく放熱しなけれ
ば、高すぎる温度のために、集積回路装置のトランジス
タが動作不良に至ったり、またはアルミ（Ａｌ）配線の
信頼性が劣化したりする。
【０００７】絶縁膜にポリイミド膜を用いる従来の集積
回路装置においては、トランジスタ部で発生する熱は、
シリコン基板底部へ拡散する成分を除いては、ポリイミ
ド膜を介して上方へ拡散しなければならない。この時、
ポリイミド膜はシリコン酸化膜に比べて熱伝導率が低い
のでトランジスタ部の温度がより上昇する。そのため、
半導体中のｐｎ接合のリーク電流が増加することや、ト
ランジスタのオン電流が変動することによって動作が不
安定になる。最悪の場合には動作不良に至る。さらに
は、Ａｌ配線中を流れる電流によるジュール加熱の影響
もある。加熱された配線の熱は回りの層間絶縁膜を介し
て放熱されるが、層間絶縁膜がポリイミド膜であると、
熱伝導率が低いためにＡｌ配線の温度が高くなる。この
ことはエレクトロマイグレーションやストレスマイグレ
ーションによる配線の信頼性不良を引き起こす原因にな
りうる。層間絶縁膜としてポリイミド膜以外のものを用
いた場合も上記と同様の課題が生じる。
回路装置においては、トランジスタ部で発生する熱は、
シリコン基板底部へ拡散する成分を除いては、ポリイミ
ド膜を介して上方へ拡散しなければならない。この時、
ポリイミド膜はシリコン酸化膜に比べて熱伝導率が低い
のでトランジスタ部の温度がより上昇する。そのため、
半導体中のｐｎ接合のリーク電流が増加することや、ト
ランジスタのオン電流が変動することによって動作が不
安定になる。最悪の場合には動作不良に至る。さらに
は、Ａｌ配線中を流れる電流によるジュール加熱の影響
もある。加熱された配線の熱は回りの層間絶縁膜を介し
て放熱されるが、層間絶縁膜がポリイミド膜であると、
熱伝導率が低いためにＡｌ配線の温度が高くなる。この
ことはエレクトロマイグレーションやストレスマイグレ
ーションによる配線の信頼性不良を引き起こす原因にな
りうる。層間絶縁膜としてポリイミド膜以外のものを用
いた場合も上記と同様の課題が生じる。
【０００８】本発明の目的は、放熱特性を劣化させるこ
となく配線の容量を低減できる半導体装置およびその製
造方法を提供することにある。
となく配線の容量を低減できる半導体装置およびその製
造方法を提供することにある。
【０００９】
【課題を解決するための手段】第１の発明の半導体装置
は、多層配線構造を有する半導体装置において、同一層
の前記配線は熱伝導率および誘電率の小さい第１の絶縁
膜に設けられた溝中に形成され、下層配線と上層配線間
の層間絶縁膜は熱伝導率および誘電率の大きい第２の絶
縁膜から構成されていることを特徴とするものである。
は、多層配線構造を有する半導体装置において、同一層
の前記配線は熱伝導率および誘電率の小さい第１の絶縁
膜に設けられた溝中に形成され、下層配線と上層配線間
の層間絶縁膜は熱伝導率および誘電率の大きい第２の絶
縁膜から構成されていることを特徴とするものである。
【００１０】第２の発明の半導体装置の製造方法は、半
導体基板の一主面に熱伝導率の低い第１の絶縁膜を形成
する工程と、この第１の絶縁物に溝を設ける工程と、こ
の溝内に金属膜を埋設し配線を形成する工程と、この配
線を含む全面に熱伝導率の高い第２の絶縁膜を形成する
工程とを有することを特徴とするものである。
導体基板の一主面に熱伝導率の低い第１の絶縁膜を形成
する工程と、この第１の絶縁物に溝を設ける工程と、こ
の溝内に金属膜を埋設し配線を形成する工程と、この配
線を含む全面に熱伝導率の高い第２の絶縁膜を形成する
工程とを有することを特徴とするものである。
【００１１】本発明においては、半導体装置の放熱性能
と配線容量の低容量化を両立させるために、熱伝導率の
異なる材料を積極的に使い分けている。すなわち、配線
容量の主成分を決定する同一層の隣接配線間には熱伝導
率の低い材料を使うことを許し、その他の多層配線構造
の層間絶縁膜にはそれより熱伝導率の高い材料を用い
る。
と配線容量の低容量化を両立させるために、熱伝導率の
異なる材料を積極的に使い分けている。すなわち、配線
容量の主成分を決定する同一層の隣接配線間には熱伝導
率の低い材料を使うことを許し、その他の多層配線構造
の層間絶縁膜にはそれより熱伝導率の高い材料を用い
る。
【００１２】これにより、多層配線構造の絶縁部すべて
に熱伝導率の低い材料を使った場合に比べて、半導体装
置全体の放熱性能が上昇し、トランジスタの動作不良や
配線の信頼性の劣化が軽減される作用が生まれる。
に熱伝導率の低い材料を使った場合に比べて、半導体装
置全体の放熱性能が上昇し、トランジスタの動作不良や
配線の信頼性の劣化が軽減される作用が生まれる。
【００１３】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の第１の実施の形態を示す半
導体チップの断面図である。
て説明する。図１は本発明の第１の実施の形態を示す半
導体チップの断面図である。
【００１４】図１において素子を構成する拡散層２が形
成されたシリコン基板１の上には配線ピッチ１μｍの第
１層Ａｌ配線６、配線ピッチ１μｍの第２層Ａｌ配線
７、配線ピッチ１μｍの第３層Ａｌ配線８が形成されて
いる。そしてそれぞれの配線層６，７，８および拡散層
２は直径０．３５μｍのタングステンプラグ４で相互に
接続されている。これらＡｌ配線の膜厚は０．５μｍで
ある。シリコン基板１、第１層Ａｌ配線６、第２層Ａｌ
配線７及び第３層Ａｌ配線８のそれぞれの間には第２の
絶縁膜として厚さ１μｍのシリコン酸化膜３Ａ，３Ｂ，
３Ｃが形成されている。一方、隣接する第１層Ａｌ配線
６同士の間、隣接する第２層Ａｌ配線７同士の間及び隣
接する第３層Ａｌ配線８同士の間は第１の絶縁膜として
ポリイミド膜５が埋設されている。ポリイミド膜５の膜
厚はＡｌ配線の膜厚にほぼ等しい。最上層にはカバー膜
としてシリコン酸化膜３Ｄが被着されている。
成されたシリコン基板１の上には配線ピッチ１μｍの第
１層Ａｌ配線６、配線ピッチ１μｍの第２層Ａｌ配線
７、配線ピッチ１μｍの第３層Ａｌ配線８が形成されて
いる。そしてそれぞれの配線層６，７，８および拡散層
２は直径０．３５μｍのタングステンプラグ４で相互に
接続されている。これらＡｌ配線の膜厚は０．５μｍで
ある。シリコン基板１、第１層Ａｌ配線６、第２層Ａｌ
配線７及び第３層Ａｌ配線８のそれぞれの間には第２の
絶縁膜として厚さ１μｍのシリコン酸化膜３Ａ，３Ｂ，
３Ｃが形成されている。一方、隣接する第１層Ａｌ配線
６同士の間、隣接する第２層Ａｌ配線７同士の間及び隣
接する第３層Ａｌ配線８同士の間は第１の絶縁膜として
ポリイミド膜５が埋設されている。ポリイミド膜５の膜
厚はＡｌ配線の膜厚にほぼ等しい。最上層にはカバー膜
としてシリコン酸化膜３Ｄが被着されている。
【００１５】尚、タングステンプラグ４やＡｌ配線６，
７，８の形成は、ポリイミド膜（塗布法）及びシリコン
酸化膜（ＣＶＤ法）に溝を形成し、全面にタングステン
膜やＡｌ膜を形成して溝を埋め、その表面をエッチング
や研磨により除去し溝内にのみ残す方法を用いる。
７，８の形成は、ポリイミド膜（塗布法）及びシリコン
酸化膜（ＣＶＤ法）に溝を形成し、全面にタングステン
膜やＡｌ膜を形成して溝を埋め、その表面をエッチング
や研磨により除去し溝内にのみ残す方法を用いる。
【００１６】配線工程で通常用いられる層間絶縁膜とし
てのプラズマＣＶＤ酸化膜は、４．５の比誘電率及び
０．０１４Ｗ／ｃｍ−Ｋの熱伝導率を有しており、又ポ
リイミド膜は、２．７の比誘電率及び０．０００１４６
Ｗ／ｃｍ−Ｋの熱伝導率を有している。計算機シミュレ
ーションの結果によると、上記の配線間隔で層間絶縁膜
に酸化膜を単層で用いた場合は隣接配線間容量は全容量
の８０％に達している。従って、本実施の形態の構造を
採る事によって、およそ配線容量を従来構造の７０％に
低減できる。
てのプラズマＣＶＤ酸化膜は、４．５の比誘電率及び
０．０１４Ｗ／ｃｍ−Ｋの熱伝導率を有しており、又ポ
リイミド膜は、２．７の比誘電率及び０．０００１４６
Ｗ／ｃｍ−Ｋの熱伝導率を有している。計算機シミュレ
ーションの結果によると、上記の配線間隔で層間絶縁膜
に酸化膜を単層で用いた場合は隣接配線間容量は全容量
の８０％に達している。従って、本実施の形態の構造を
採る事によって、およそ配線容量を従来構造の７０％に
低減できる。
【００１７】一方、本実施の形態で述べた構造において
は、熱伝導率の極めて小さいポリイミド膜５は隣接Ａｌ
配線間にのみ埋設されているので、層間膜全体の熱伝導
率は、酸化膜のみ用いた場合に比べてほとんど上昇しな
い。すなわち、実質的な半導体装置においては熱伝導率
の極めて大きい（０．９Ｗ／ｃｍ−Ｋ）Ａｌの配線が２
０％から５０％の面積率を有しているので、隣接Ａｌ配
線間に存在するポリイミド膜がほとんど熱伝導に寄与し
なくてもチップ全体の放熱にはほとんど影響がない。熱
はＡｌ配線を通して上方に伝導する。尚、第１の絶縁膜
としてポリイミド膜の代りにテフロン膜を用いてもよ
い。
は、熱伝導率の極めて小さいポリイミド膜５は隣接Ａｌ
配線間にのみ埋設されているので、層間膜全体の熱伝導
率は、酸化膜のみ用いた場合に比べてほとんど上昇しな
い。すなわち、実質的な半導体装置においては熱伝導率
の極めて大きい（０．９Ｗ／ｃｍ−Ｋ）Ａｌの配線が２
０％から５０％の面積率を有しているので、隣接Ａｌ配
線間に存在するポリイミド膜がほとんど熱伝導に寄与し
なくてもチップ全体の放熱にはほとんど影響がない。熱
はＡｌ配線を通して上方に伝導する。尚、第１の絶縁膜
としてポリイミド膜の代りにテフロン膜を用いてもよ
い。
【００１８】図２（ａ）〜（ｃ）及び図３は本発明の第
２の実施の形態を説明する為の半導体チップの断面図で
あり、第１及び第２の絶縁膜に密度の異なるシリコン酸
化膜を形成する場合を示す。
２の実施の形態を説明する為の半導体チップの断面図で
あり、第１及び第２の絶縁膜に密度の異なるシリコン酸
化膜を形成する場合を示す。
【００１９】まず図２（ａ）に示すように、シリコン基
板１の表面に不純物の拡散層２等によりトランジスタな
どの能動素子を形成し、その後、プラズマＣＶＤ法もし
くは熱ＣＶＤ法によってシリコン酸化膜１３Ａを０．８
μｍ堆積する。このシリコン酸化膜１３Ａに直径０．３
５μｍのコンタクト孔を開け、そこにタングステンプラ
グ４を形成する。
板１の表面に不純物の拡散層２等によりトランジスタな
どの能動素子を形成し、その後、プラズマＣＶＤ法もし
くは熱ＣＶＤ法によってシリコン酸化膜１３Ａを０．８
μｍ堆積する。このシリコン酸化膜１３Ａに直径０．３
５μｍのコンタクト孔を開け、そこにタングステンプラ
グ４を形成する。
【００２０】次に図２（ｂ）に示すように、全面にシリ
コン酸化膜１３Ｂを１μｍ堆積する。このシリコン酸化
膜はプラズマＣＶＤ法で形成し、かつ、その成膜条件を
通常の条件に比べて高圧力低パワーにし、膜質をポーラ
スにする。ポーラスなシリコン酸化膜１３Ｂは密度が低
く誘電率が小さい。次でＡｌ配線が形成されるべき領域
のシリコン酸化膜１３Ｂをエッチングし溝１０を形成す
る。
コン酸化膜１３Ｂを１μｍ堆積する。このシリコン酸化
膜はプラズマＣＶＤ法で形成し、かつ、その成膜条件を
通常の条件に比べて高圧力低パワーにし、膜質をポーラ
スにする。ポーラスなシリコン酸化膜１３Ｂは密度が低
く誘電率が小さい。次でＡｌ配線が形成されるべき領域
のシリコン酸化膜１３Ｂをエッチングし溝１０を形成す
る。
【００２１】次に図２（ｃ）に示すように、全面にＡｌ
膜をスパッタ法により形成する。この時シリコン基板１
を高温にしておくことにより、堆積したＡｌ粒子の表面
が流動するようにして溝１０を完全に埋める。次で化学
機械的研磨法でＡｌ膜を研磨する。研磨されずに残った
Ａｌ膜が第１層Ａｌ配線６になる。
膜をスパッタ法により形成する。この時シリコン基板１
を高温にしておくことにより、堆積したＡｌ粒子の表面
が流動するようにして溝１０を完全に埋める。次で化学
機械的研磨法でＡｌ膜を研磨する。研磨されずに残った
Ａｌ膜が第１層Ａｌ配線６になる。
【００２２】続いて同様の工程を繰り返し、図３に示す
ように、第２層，第３層のＡｌ配線７，８と、シリコン
酸化膜１３Ａ，１３Ｂ及びタングステンプラグ４を形成
する。このようにしてＡｌ配線の側面にのみ低誘電率の
シリコン酸化膜１３Ｂが埋設された多層配線構造が得ら
れる。
ように、第２層，第３層のＡｌ配線７，８と、シリコン
酸化膜１３Ａ，１３Ｂ及びタングステンプラグ４を形成
する。このようにしてＡｌ配線の側面にのみ低誘電率の
シリコン酸化膜１３Ｂが埋設された多層配線構造が得ら
れる。
【００２３】すなわち、それぞれの配線層および拡散層
２はタングステンプラグ４で相互に接続され、シリコン
基板１、第１層Ａｌ配線６、第２層Ａｌ配線７及び第３
層Ａｌ配線８のそれぞれの間には比較的密度の高いシリ
コン酸化膜１３Ａが形成され、一方、隣接する第１層Ａ
ｌ配線６同士の間、隣接する第２層Ａｌ配線７同士の間
及び隣接する第３層Ａｌ配線８同士の間は比較的密度の
低いシリコン酸化膜１３Ｂが埋設され、最上層にはカバ
ー膜としてシリコン酸化膜１３Ａが被着された構造とな
っている。
２はタングステンプラグ４で相互に接続され、シリコン
基板１、第１層Ａｌ配線６、第２層Ａｌ配線７及び第３
層Ａｌ配線８のそれぞれの間には比較的密度の高いシリ
コン酸化膜１３Ａが形成され、一方、隣接する第１層Ａ
ｌ配線６同士の間、隣接する第２層Ａｌ配線７同士の間
及び隣接する第３層Ａｌ配線８同士の間は比較的密度の
低いシリコン酸化膜１３Ｂが埋設され、最上層にはカバ
ー膜としてシリコン酸化膜１３Ａが被着された構造とな
っている。
【００２４】この第２の実施の形態ではプラズマＣＶＤ
酸化膜の成膜条件を制御し、比誘電率と熱伝導率が異な
った酸化膜を用いる。通常のプラズマシリコン酸化膜は
４．５の比誘電率、０．０１４Ｗ／ｃｍ−Ｋの熱伝導率
を有しているが、比較的密度の低いポーラスなプラズマ
シリコン酸化膜は３．７の比誘電率と０．００８Ｗ／ｃ
ｍ−Ｋの熱伝導率を有している。計算機シミュレーショ
ンの結果によると、上記の配線間隔で層間絶縁膜に酸化
膜を単層で用いた場合は隣接配線間容量は全容量の８０
％に達している。従って、本実施の形態の構造を採る事
によって、およそ配線容量を８５％に低減できる。一
方、本発明で述べた構造においては熱伝導率の小さいポ
ーラスなプラズマシリコン酸化膜は隣接するＡｌ配線間
にのみ埋設されているので、層間膜全体の熱伝導率は、
通常の酸化膜を単層で用いた場合に比べて、ほとんど上
昇しない。すなわち、実質的な半導体装置においては熱
伝導率の極めて大きい（０．９Ｗ／ｃｍ−Ｋ）Ａｌの配
線が２０％から５０％の面積率を有しているので隣接Ａ
ｌ配線間に存在するポーラスなプラズマシリコン酸化膜
が熱伝導に寄与しなくてもチップ全体の放熱にはほとん
ど影響がない。熱はＡｌ配線を通して上方に伝導する。
酸化膜の成膜条件を制御し、比誘電率と熱伝導率が異な
った酸化膜を用いる。通常のプラズマシリコン酸化膜は
４．５の比誘電率、０．０１４Ｗ／ｃｍ−Ｋの熱伝導率
を有しているが、比較的密度の低いポーラスなプラズマ
シリコン酸化膜は３．７の比誘電率と０．００８Ｗ／ｃ
ｍ−Ｋの熱伝導率を有している。計算機シミュレーショ
ンの結果によると、上記の配線間隔で層間絶縁膜に酸化
膜を単層で用いた場合は隣接配線間容量は全容量の８０
％に達している。従って、本実施の形態の構造を採る事
によって、およそ配線容量を８５％に低減できる。一
方、本発明で述べた構造においては熱伝導率の小さいポ
ーラスなプラズマシリコン酸化膜は隣接するＡｌ配線間
にのみ埋設されているので、層間膜全体の熱伝導率は、
通常の酸化膜を単層で用いた場合に比べて、ほとんど上
昇しない。すなわち、実質的な半導体装置においては熱
伝導率の極めて大きい（０．９Ｗ／ｃｍ−Ｋ）Ａｌの配
線が２０％から５０％の面積率を有しているので隣接Ａ
ｌ配線間に存在するポーラスなプラズマシリコン酸化膜
が熱伝導に寄与しなくてもチップ全体の放熱にはほとん
ど影響がない。熱はＡｌ配線を通して上方に伝導する。
【００２５】さらにつけ加えるならば、ポーラスなプラ
ズマシリコン酸化膜はその膜特性として吸湿しやすいと
いう問題があり、信頼性上から単層で層間膜に用いるこ
とは困難である。本実施形態の構造では、比較的密度の
高いシリコン酸化膜が水分をブロックするのでこの問題
は発生しない。
ズマシリコン酸化膜はその膜特性として吸湿しやすいと
いう問題があり、信頼性上から単層で層間膜に用いるこ
とは困難である。本実施形態の構造では、比較的密度の
高いシリコン酸化膜が水分をブロックするのでこの問題
は発生しない。
【００２６】図４で説明したように従来の半導体装置に
おいては、トランジスタで発生する熱は、シリコン基板
底部へ拡散する成分を除いては、ポリイミド膜５を介し
て上方へ拡散し配線を加熱してエレクトロマイグレーシ
ョンやストレスマイグレーションを発生させ配線の信頼
性不良を引き起こす原因になりうる。
おいては、トランジスタで発生する熱は、シリコン基板
底部へ拡散する成分を除いては、ポリイミド膜５を介し
て上方へ拡散し配線を加熱してエレクトロマイグレーシ
ョンやストレスマイグレーションを発生させ配線の信頼
性不良を引き起こす原因になりうる。
【００２７】これに対し、本実施の形態で述べた構造に
おいては、熱伝導率の小さい絶縁膜は隣接するＡｌ配線
間にのみ埋設されているので、層間膜全体の熱伝導率は
図４に示した従来例のおよそ２倍になった。そのためト
ランジスタ部の温度上昇は従来例よりも小さくなる。ま
た、局所的なＡｌ配線の温度上昇も、上下に熱伝導率の
大きい材料が埋設されているので、従来例よりも小さく
なる。従って、本実施形態の構造により、半導体装置の
信頼性を劣化させることなく、配線の容量を低減するこ
とができた。層間膜をすべてシリコン酸化膜とした場合
に比べて配線容量は上述したように小さくなった。無
論、層間膜全体がここに述べた構造である必要はなく、
一部が本実施形態の構造となることによっても、その効
果は依然として存在する。
おいては、熱伝導率の小さい絶縁膜は隣接するＡｌ配線
間にのみ埋設されているので、層間膜全体の熱伝導率は
図４に示した従来例のおよそ２倍になった。そのためト
ランジスタ部の温度上昇は従来例よりも小さくなる。ま
た、局所的なＡｌ配線の温度上昇も、上下に熱伝導率の
大きい材料が埋設されているので、従来例よりも小さく
なる。従って、本実施形態の構造により、半導体装置の
信頼性を劣化させることなく、配線の容量を低減するこ
とができた。層間膜をすべてシリコン酸化膜とした場合
に比べて配線容量は上述したように小さくなった。無
論、層間膜全体がここに述べた構造である必要はなく、
一部が本実施形態の構造となることによっても、その効
果は依然として存在する。
【００２８】尚、上記第２の実施の形態におけるポーラ
スなシリコン酸化膜の代りにポリイミド膜を用いてもよ
い。
スなシリコン酸化膜の代りにポリイミド膜を用いてもよ
い。
【００２９】
【発明の効果】以上説明したように本発明は、多層配線
構造を有する半導体装置において、同一層の配線間には
熱伝導率および誘電率の小さい第１の絶縁膜を設け、下
層配線と上層配線間に熱伝導率および誘電率の大きい第
２の絶縁膜を設けることにより、半導体装置の放熱性を
大幅に劣化させることなく、配線の容量を低減させるこ
とができるという効果がある。
構造を有する半導体装置において、同一層の配線間には
熱伝導率および誘電率の小さい第１の絶縁膜を設け、下
層配線と上層配線間に熱伝導率および誘電率の大きい第
２の絶縁膜を設けることにより、半導体装置の放熱性を
大幅に劣化させることなく、配線の容量を低減させるこ
とができるという効果がある。
【図１】本発明の第１の実施の形態を示す半導体チップ
の断面図。
の断面図。
【図２】本発明の第２の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
【図３】本発明の第２の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
【図４】従来の半導体装置の断面図。
１ シリコン基板 ２ 拡散層 ３Ａ〜３Ｄ シリコン酸化膜 ４ タングステンプラグ ５ ポリイミド膜 ６ 第１層Ａｌ配線 ７ 第２層Ａｌ配線 ８ 第３層Ａｌ配線 １０ 溝 １３Ａ シリコン酸化膜（高密度） １３Ｂ シリコン酸化膜（低密度）
Claims (9)
- 【請求項１】 多層配線構造を有する半導体装置におい
て、同一層の前記配線は熱伝導率および誘電率の小さい
第１の絶縁膜に設けられた溝中に形成され、下層配線と
上層配線間の層間絶縁膜は熱伝導率および誘電率の大き
い第２の絶縁膜から構成されていることを特徴とする半
導体装置。 - 【請求項２】 第１の絶縁膜は有機樹脂膜である請求項
１記載の半導体装置。 - 【請求項３】 第１の絶縁膜はポリイミド膜である請求
項１記載の半導体装置。 - 【請求項４】 第２の絶縁膜はシリコン酸化膜である請
求項１記載の半導体装置。 - 【請求項５】 第１の絶縁膜は低密度のシリコン酸化膜
であり第２の絶縁膜は高密度のシリコン酸化膜である請
求項１記載の半導体装置。 - 【請求項６】 半導体基板の一主面に熱伝導率の低い第
１の絶縁膜を形成する工程と、この第１の絶縁物に溝を
設ける工程と、この溝内に金属膜を埋設し配線を形成す
る工程と、この配線を含む全面に熱伝導率の高い第２の
絶縁膜を形成する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項７】 絶縁膜はＣＶＤ法により形成するシリコ
ン酸化膜である請求項６記載の半導体装置の製造方法。 - 【請求項８】 金属膜を溝内に埋設する工程が、金属膜
を溝を含む第１の絶縁膜の全面に被着する工程とこの金
属膜を研磨する工程とを含む請求項６記載の半導体装置
の製造方法。 - 【請求項９】 金属膜がアルミを主成分とする金属膜で
あり、金属膜を第１の絶縁膜全面に被着する工程が金属
膜をリフローさせる工程を伴うものである請求項８記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18136595A JPH0936226A (ja) | 1995-07-18 | 1995-07-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18136595A JPH0936226A (ja) | 1995-07-18 | 1995-07-18 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936226A true JPH0936226A (ja) | 1997-02-07 |
Family
ID=16099458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18136595A Pending JPH0936226A (ja) | 1995-07-18 | 1995-07-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936226A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849923B2 (en) | 1999-03-12 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| JP4521992B2 (ja) * | 1998-04-01 | 2010-08-11 | 旭化成株式会社 | 配線構造体の製造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63213360A (ja) * | 1987-02-27 | 1988-09-06 | Fujitsu Ltd | 配線構造の製造方法 |
| JPS63318752A (ja) * | 1987-06-22 | 1988-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH0265256A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 半導体装置の製造方法 |
| JPH0595048A (ja) * | 1991-10-02 | 1993-04-16 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH05275551A (ja) * | 1992-03-25 | 1993-10-22 | Nec Corp | 多層配線構造 |
| JPH06124948A (ja) * | 1992-08-31 | 1994-05-06 | Sony Corp | 配線形成方法 |
| JPH06244286A (ja) * | 1993-02-15 | 1994-09-02 | Nec Corp | 半導体装置の製造方法 |
| JPH07321206A (ja) * | 1994-05-20 | 1995-12-08 | Texas Instr Inc <Ti> | 集積された低密度の誘電体を備えた相互接続構造体 |
| JPH0851154A (ja) * | 1994-04-28 | 1996-02-20 | Texas Instr Inc <Ti> | バイアをつくる方法 |
| JPH08162528A (ja) * | 1994-10-03 | 1996-06-21 | Sony Corp | 半導体装置の層間絶縁膜構造 |
-
1995
- 1995-07-18 JP JP18136595A patent/JPH0936226A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63213360A (ja) * | 1987-02-27 | 1988-09-06 | Fujitsu Ltd | 配線構造の製造方法 |
| JPS63318752A (ja) * | 1987-06-22 | 1988-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH0265256A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 半導体装置の製造方法 |
| JPH0595048A (ja) * | 1991-10-02 | 1993-04-16 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH05275551A (ja) * | 1992-03-25 | 1993-10-22 | Nec Corp | 多層配線構造 |
| JPH06124948A (ja) * | 1992-08-31 | 1994-05-06 | Sony Corp | 配線形成方法 |
| JPH06244286A (ja) * | 1993-02-15 | 1994-09-02 | Nec Corp | 半導体装置の製造方法 |
| JPH0851154A (ja) * | 1994-04-28 | 1996-02-20 | Texas Instr Inc <Ti> | バイアをつくる方法 |
| JPH07321206A (ja) * | 1994-05-20 | 1995-12-08 | Texas Instr Inc <Ti> | 集積された低密度の誘電体を備えた相互接続構造体 |
| JPH08162528A (ja) * | 1994-10-03 | 1996-06-21 | Sony Corp | 半導体装置の層間絶縁膜構造 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4521992B2 (ja) * | 1998-04-01 | 2010-08-11 | 旭化成株式会社 | 配線構造体の製造方法 |
| US6849923B2 (en) | 1999-03-12 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| US7169697B2 (en) | 1999-03-12 | 2007-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| US7285489B2 (en) | Dual damascene process for forming a multi-layer low-k dielectric interconnect | |
| US5966634A (en) | Method of manufacturing semiconductor device having multi-layer wiring structure with diffusion preventing film | |
| US6573604B1 (en) | Semiconductor device carrying memory and logic circuit on a chip and method of manufacturing the same | |
| JP3905580B2 (ja) | 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路 | |
| US20060154464A1 (en) | Semiconductor device and a method of fabricating a semiconductor device | |
| JPH0846046A (ja) | 金属リード線の信頼性を高める方法及び半導体装置 | |
| US6051491A (en) | Multilevel interconnection structure for integrated circuits and method of producing same | |
| JP2003100749A (ja) | 半導体装置およびその製造方法 | |
| JPH0936226A (ja) | 半導体装置およびその製造方法 | |
| US5641993A (en) | Semiconductor IC with multilayered Al wiring | |
| US6943076B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO2022188346A1 (zh) | 半导体结构及半导体结构的制作方法 | |
| US7279791B2 (en) | Semiconductor device and method of fabricating the same | |
| JP3309907B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01295455A (ja) | 半導体積層集積回路素子 | |
| JP3348785B2 (ja) | 半導体装置及びその製造方法 | |
| US6320264B1 (en) | Interconnect wiring with sidewalls and inter-wiring insulation composed of fluorine | |
| KR19980042489A (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2006061871A1 (ja) | 半導体装置 | |
| WO2022188358A1 (zh) | 半导体结构及半导体结构的制作方法 | |
| KR100533401B1 (ko) | 반도체 구조체 상의 상호 접속부들간에 용량성 결합을 감소시키기 위한 반도체 제조 방법 | |
| JPH11135620A (ja) | 半導体装置の製造方法 | |
| JP2001057366A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100582372B1 (ko) | 대머신 타입 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980331 |