JPH01295455A - 半導体積層集積回路素子 - Google Patents
半導体積層集積回路素子Info
- Publication number
- JPH01295455A JPH01295455A JP12640388A JP12640388A JPH01295455A JP H01295455 A JPH01295455 A JP H01295455A JP 12640388 A JP12640388 A JP 12640388A JP 12640388 A JP12640388 A JP 12640388A JP H01295455 A JPH01295455 A JP H01295455A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- holes
- layer
- radiating
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000000463 material Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 abstract description 8
- 239000010937 tungsten Substances 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 6
- 230000005855 radiation Effects 0.000 abstract description 3
- -1 e.g. Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 36
- 230000017525 heat dissipation Effects 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- HSRJKNPTNIJEKV-UHFFFAOYSA-N Guaifenesin Chemical compound COC1=CC=CC=C1OCC(O)CO HSRJKNPTNIJEKV-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は放熱特性を改善した半導体積層集積回路素子に
関するものである。
関するものである。
従来の技術
半導体素子にとって放熱を十分に行って温度上昇を抑え
ることは信頼性等の点で重要である。
ることは信頼性等の点で重要である。
現在盛んに開発がすすめられているトランジスタ等の能
動層を多層化した半導体積層集積回路素子はシリコン上
に二酸化シリコンを介してシリコンを形成するＳｏｌ技
術によって多層化を実現している。従来は多層化に伴う
発熱の対策は積層数が２．３１程度であり、各層におけ
る消費電力も比較的少なかったために特にとられていな
かった。
動層を多層化した半導体積層集積回路素子はシリコン上
に二酸化シリコンを介してシリコンを形成するＳｏｌ技
術によって多層化を実現している。従来は多層化に伴う
発熱の対策は積層数が２．３１程度であり、各層におけ
る消費電力も比較的少なかったために特にとられていな
かった。
発明が解決しようとする課題
しかしながら多層化がすすむと素子全体の消費電力が増
え放熱対策が問題となる。
え放熱対策が問題となる。
熱源となる各能動層の上下は熱伝導度の悪い二酸化シリ
コンで囲まれて熱放散が困難である。このため積層数が
多くなると層間の熱抵抗が大きくなり中間層の熱放散は
より困難になる。素子全体の放熱効率は同面積の単層素
子よりも低下しているにもかかわらず消費電力は単層素
子よりも−大きいことになる。
コンで囲まれて熱放散が困難である。このため積層数が
多くなると層間の熱抵抗が大きくなり中間層の熱放散は
より困難になる。素子全体の放熱効率は同面積の単層素
子よりも低下しているにもかかわらず消費電力は単層素
子よりも−大きいことになる。
本発明はかかる問題点に鑑みなされたもので放熱特性を
改善した半導体積層集積回路素子を提供するものである
。
改善した半導体積層集積回路素子を提供するものである
。
課題を解決するための手段
本発明は、回路に接続しない複数個の放熱用スルーホー
ルを設け、この放熱用スルーホールに良熱伝導性材料を
埋め込み最上層の良熱伝導性材料よりなる放熱器に熱的
に接続したことを特徴とする半導体積層集積回路素子で
ある。
ルを設け、この放熱用スルーホールに良熱伝導性材料を
埋め込み最上層の良熱伝導性材料よりなる放熱器に熱的
に接続したことを特徴とする半導体積層集積回路素子で
ある。
・ 作用
熱伝導度を示す値として熱抵抗がある。熱抵抗が小さい
ほど熱伝導度が大きい。二酸化シリコンの熱抵抗は約０
．０１４ワツト／ ｃｍ ／ ℃でタングステン、アル
ミ等の良電気伝導性の金属の１．７〜２．４ワツト／
ｃｍ ／ ℃（銀が金属としては最も熱抵抗が低く４．
３ワツト／ ｃｍ ／ ℃である。）に（らべて１桁大
きい。
ほど熱伝導度が大きい。二酸化シリコンの熱抵抗は約０
．０１４ワツト／ ｃｍ ／ ℃でタングステン、アル
ミ等の良電気伝導性の金属の１．７〜２．４ワツト／
ｃｍ ／ ℃（銀が金属としては最も熱抵抗が低く４．
３ワツト／ ｃｍ ／ ℃である。）に（らべて１桁大
きい。
回路に接続しない放熱用スルーホールを複数個設け、こ
の放熱用スルーホールに良熱伝導性の材料すなわちタン
グステン、アルミ等の金属を埋めこむことにより、熱抵
抗の高い二酸化シリコンで形成されていた部分が熱抵抗
の低い金属でおきかわる。放熱用スルーホールは最上層
に形成された良熱伝導性の材料であるタングステン、ア
ルミ等の金属の放熱器につながっており、放熱用スルー
ホール近傍で発生した熱はすみやかに放熱用スルーホー
ルを伝わって最上層の放熱器に到達し発散される。
の放熱用スルーホールに良熱伝導性の材料すなわちタン
グステン、アルミ等の金属を埋めこむことにより、熱抵
抗の高い二酸化シリコンで形成されていた部分が熱抵抗
の低い金属でおきかわる。放熱用スルーホールは最上層
に形成された良熱伝導性の材料であるタングステン、ア
ルミ等の金属の放熱器につながっており、放熱用スルー
ホール近傍で発生した熱はすみやかに放熱用スルーホー
ルを伝わって最上層の放熱器に到達し発散される。
実施例
本発明の一実施例である半導体積層集積回路素子の断面
図を第１図に示す。積層数は５層である。１１の１層目
は８の基板シリコン上に形成されている。１２の２層目
、１３の３層目、１４の４層目、１５の５層目はＳｏｌ
技術により積層されたものである。１はアルミで形成さ
れたチップ最上層の放熱器、２，３．４．５はタングス
テンを埋め込まれた放熱用スルーホールであり各層形成
時に反応性イオンエツチング等で穴をあけ、バイアスス
パッタ法等でタングステンの堆積を行ったものである。
図を第１図に示す。積層数は５層である。１１の１層目
は８の基板シリコン上に形成されている。１２の２層目
、１３の３層目、１４の４層目、１５の５層目はＳｏｌ
技術により積層されたものである。１はアルミで形成さ
れたチップ最上層の放熱器、２，３．４．５はタングス
テンを埋め込まれた放熱用スルーホールであり各層形成
時に反応性イオンエツチング等で穴をあけ、バイアスス
パッタ法等でタングステンの堆積を行ったものである。
６は配線である。配線は５層目１５を除いてタングステ
ンの耐熱性配線である。５，９目の配線は高温にさらさ
れることもないのでアルミで形成されている。７は層間
及び９のトランジスタ間の絶縁のための二酸化シリコン
である。
ンの耐熱性配線である。５，９目の配線は高温にさらさ
れることもないのでアルミで形成されている。７は層間
及び９のトランジスタ間の絶縁のための二酸化シリコン
である。
１０は眉間配線用スルーホールである。
トランジスタ９で構成される能動領域で発生した熱は近
くの放熱用スルーホールを伝わってチップ最上部に設け
られた放熱器１に到達して発散され、各層の放熱が効率
よくおこなえる。
くの放熱用スルーホールを伝わってチップ最上部に設け
られた放熱器１に到達して発散され、各層の放熱が効率
よくおこなえる。
放熱用スルーホール２および５は邪魔になる配線領域及
び能動領域がないので５層目から１層目の基板シリコン
８の直前まで貫通している。放熱用スルーホール３およ
び４は配線領域および能動領域に干渉するために５層目
からそれぞれ２層目、３層目でとめている。金属を貫通
するスルーホールの本数が多いほど放熱は効率よくおこ
なえる。このような放熱用スルーホールをレイアウト設
計する方法として、自由に各層の能動領域および配線領
域をレイアウトしたのちに計算機上で放熱用スルーホー
ルのレイアウトを回路接続に影響のないように自動発生
することが考えられるが所望の放熱特性が得られるよう
にスルーホールの本数および貫通層数の制御をすること
は困難である。そこで各層のレイアウト時にあらかじめ
放熱用スルーホールの領域を設けておいて能動領域およ
び配線領域のレイアウトを行えば所望の放熱特性が実現
される。
び能動領域がないので５層目から１層目の基板シリコン
８の直前まで貫通している。放熱用スルーホール３およ
び４は配線領域および能動領域に干渉するために５層目
からそれぞれ２層目、３層目でとめている。金属を貫通
するスルーホールの本数が多いほど放熱は効率よくおこ
なえる。このような放熱用スルーホールをレイアウト設
計する方法として、自由に各層の能動領域および配線領
域をレイアウトしたのちに計算機上で放熱用スルーホー
ルのレイアウトを回路接続に影響のないように自動発生
することが考えられるが所望の放熱特性が得られるよう
にスルーホールの本数および貫通層数の制御をすること
は困難である。そこで各層のレイアウト時にあらかじめ
放熱用スルーホールの領域を設けておいて能動領域およ
び配線領域のレイアウトを行えば所望の放熱特性が実現
される。
発明の効果
以上発明したように本発明によれば、回路に接続しない
複数個の放熱用スルーホールを設け、この放熱用スルー
ホールに良熱伝導性材料を埋め込み最上層の良熱伝導性
材料よりなる放熱器に熱的に接続することにより従来よ
りも放熱の効率がよく信頼性の高い半導体積層集積回路
素子を実現することができる。
複数個の放熱用スルーホールを設け、この放熱用スルー
ホールに良熱伝導性材料を埋め込み最上層の良熱伝導性
材料よりなる放熱器に熱的に接続することにより従来よ
りも放熱の効率がよく信頼性の高い半導体積層集積回路
素子を実現することができる。
第１図は本発明の一実施例における半導体積層集積回路
素子の断面図である。 １・・・・・・放熱器、２，３．４．５・旧・・放熱用
スルーホール、６・・・・・・配線、７・・・・・・二
酸化シリコン、８・・・・・・基板シリコン、９・・・
・・・トランジスタ、１０・・・・・・層間配線用スル
ーホール、１１・・・・・・１層目、１２・・・・・・
２層目、１３・・・・・・３層目、１４・・・・・・４
層目、１５・・・・・・５層目。
素子の断面図である。 １・・・・・・放熱器、２，３．４．５・旧・・放熱用
スルーホール、６・・・・・・配線、７・・・・・・二
酸化シリコン、８・・・・・・基板シリコン、９・・・
・・・トランジスタ、１０・・・・・・層間配線用スル
ーホール、１１・・・・・・１層目、１２・・・・・・
２層目、１３・・・・・・３層目、１４・・・・・・４
層目、１５・・・・・・５層目。
Claims (1)
- 回路に接続しない複数個の放熱用スルーホールを設け
、この放熱用スルーホールに良熱伝導性材料を埋め込み
最上層の良熱伝導性材料よりなる放熱器に熱的に接続し
たことを特徴とする半導体積層集積回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12640388A JPH01295455A (ja) | 1988-05-24 | 1988-05-24 | 半導体積層集積回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12640388A JPH01295455A (ja) | 1988-05-24 | 1988-05-24 | 半導体積層集積回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295455A true JPH01295455A (ja) | 1989-11-29 |
Family
ID=14934293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12640388A Pending JPH01295455A (ja) | 1988-05-24 | 1988-05-24 | 半導体積層集積回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295455A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229643A (en) * | 1990-07-25 | 1993-07-20 | Hitachi, Ltd. | Semiconductor apparatus and semiconductor package |
| US5753529A (en) * | 1994-05-05 | 1998-05-19 | Siliconix Incorporated | Surface mount and flip chip technology for total integrated circuit isolation |
| US5767578A (en) * | 1994-10-12 | 1998-06-16 | Siliconix Incorporated | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation |
| JP2007096003A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 回路装置 |
| JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
| WO2012121255A1 (ja) * | 2011-03-09 | 2012-09-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN102782841A (zh) * | 2010-03-03 | 2012-11-14 | 超威半导体公司 | 改善工艺一致性和散热性的伪tsv |
-
1988
- 1988-05-24 JP JP12640388A patent/JPH01295455A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5229643A (en) * | 1990-07-25 | 1993-07-20 | Hitachi, Ltd. | Semiconductor apparatus and semiconductor package |
| US5753529A (en) * | 1994-05-05 | 1998-05-19 | Siliconix Incorporated | Surface mount and flip chip technology for total integrated circuit isolation |
| US5757081A (en) * | 1994-05-05 | 1998-05-26 | Siliconix Incorporated | Surface mount and flip chip technology for total integrated circuit isolation |
| US5767578A (en) * | 1994-10-12 | 1998-06-16 | Siliconix Incorporated | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation |
| JP2007096003A (ja) * | 2005-09-29 | 2007-04-12 | Sanyo Electric Co Ltd | 回路装置 |
| EP2543067A1 (en) * | 2010-03-03 | 2013-01-09 | Advanced Micro Devices, Inc. | Dummy tsv to improve process uniformity and heat dissipation |
| CN102782841A (zh) * | 2010-03-03 | 2012-11-14 | 超威半导体公司 | 改善工艺一致性和散热性的伪tsv |
| JP2013521661A (ja) * | 2010-03-03 | 2013-06-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | プロセス均一性及び熱消散を改善するダミーｔｓｖ（スルーシリコンビア） |
| US10181454B2 (en) | 2010-03-03 | 2019-01-15 | Ati Technologies Ulc | Dummy TSV to improve process uniformity and heat dissipation |
| US11222869B2 (en) | 2010-03-03 | 2022-01-11 | Ati Technologies Ulc | Dummy TSV to improve process uniformity and heat dissipation |
| EP2543067B1 (en) * | 2010-03-03 | 2022-09-21 | Advanced Micro Devices, Inc. | Method of forming dummy tsv to improve process uniformity and heat dissipation |
| JP2012142572A (ja) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
| WO2012121255A1 (ja) * | 2011-03-09 | 2012-09-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5583266B2 (ja) * | 2011-03-09 | 2014-09-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9263399B2 (en) | 2011-03-09 | 2016-02-16 | Renesas Electronics Corporation | Semiconductor device with electro-static discharge protection device above semiconductor device area |
| US9530769B2 (en) | 2011-03-09 | 2016-12-27 | Renesas Electronics Corporation | Semiconductor device with electro-static discharge protection device above semiconductor device area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2459315C1 (ru) | Поперечное рассеивание тепла 3-d интегральной схемы | |
| JP3905580B2 (ja) | 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路 | |
| CN100433313C (zh) | 用于半导体模块中的热耗散的方法和装置 | |
| JPH09116057A (ja) | 半導体装置のパワー放散を改良する装置 | |
| US9847272B2 (en) | Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures | |
| US11749584B2 (en) | Heat dissipation structures | |
| US9585257B2 (en) | Method of forming a glass interposer with thermal vias | |
| TW201917841A (zh) | 半導體結構 | |
| TW202103276A (zh) | 具有散熱結構的堆疊式半導體封裝件 | |
| TWI585914B (zh) | 用於熱取出及熱屏蔽的裝置及方法 | |
| US9913405B2 (en) | Glass interposer with embedded thermoelectric devices | |
| JP4817796B2 (ja) | 半導体装置及びその製造方法 | |
| US6710443B1 (en) | Integrated circuit providing thermally conductive structures substantially horizontally coupled to one another within one or more heat dissipation layers to dissipate heat from a heat generating structure | |
| JPH01295455A (ja) | 半導体積層集積回路素子 | |
| US7190068B2 (en) | Bottom heat spreader | |
| JP2006121004A (ja) | パワーｉｃ | |
| US6573538B2 (en) | Semiconductor device with internal heat dissipation | |
| TW201927084A (zh) | 軟性線路板結構 | |
| JP2002141436A (ja) | 半導体装置及びその製造方法 | |
| JPH07321471A (ja) | 多層基板 | |
| JP2002334968A (ja) | ３次元半導体チップ | |
| JPH11135692A (ja) | 集積回路 | |
| JP2002093903A (ja) | 半導体装置 | |
| TWI509758B (zh) | 三維積體電路 | |
| JP2004273834A (ja) | 半導体集積回路 |