JP2503849B2 - 配線の構造およびその製造方法 - Google Patents

配線の構造およびその製造方法

Info

Publication number
JP2503849B2
JP2503849B2 JP4327908A JP32790892A JP2503849B2 JP 2503849 B2 JP2503849 B2 JP 2503849B2 JP 4327908 A JP4327908 A JP 4327908A JP 32790892 A JP32790892 A JP 32790892A JP 2503849 B2 JP2503849 B2 JP 2503849B2
Authority
JP
Japan
Prior art keywords
wiring
layer
etching
connection hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4327908A
Other languages
English (en)
Other versions
JPH0613339A (ja
Inventor
和良 上野
裕明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4327908A priority Critical patent/JP2503849B2/ja
Publication of JPH0613339A publication Critical patent/JPH0613339A/ja
Application granted granted Critical
Publication of JP2503849B2 publication Critical patent/JP2503849B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線の構造および
製造方法に関するものである。
【0002】
【従来の技術】集積回路においては、集積密度と信号処
理速度を向上する上で、多層配線技術が重要である。例
えば、Si−MOSFETを用いたダイナミック・ラン
ダム・アクセス・メモリー(DRAM)においては、1
Mビットに初めて2層のAl配線が用いられ、4Mビッ
ト以降広く用いられている。また、ゲートアレーなどの
LSIなどにおいても3層,4層の多層配線が用いられ
ている。
【0003】従来の多層配線においては、下層の配線と
上層の配線とを接続孔を介して電気的に接続する場合、
2つの導電層間の絶縁膜にあけられた接続孔の位置に対
して、通常、目合わせによって上層の配線を配置してい
る。この場合、目合わせによるずれが避けられないた
め、この目合わせマージンを見込んで、上層配線の幅を
接続孔より、少なくとも接続孔との接触領域において、
広めに設計する必要がある。
【0004】集積度の向上に伴って、チップ面積の増加
を抑制するため、配線の設計ルールは縮小されてきた。
配線の微細化によって、前述のように接続孔と上層の配
線との目合わせマージンを必要とする従来の多層配線に
おいては、目合わせマージンによる配線幅、配線間隔の
微細化限界の問題が生じている。例えば、一般的な露光
装置による目合わせマージンは0.1μm程度であり、
この場合、配線幅/配線間隔(ライン/スペース)とし
て、0.2μmルールを採用したいとしても、目合わせ
マージンを見込む場合には、配線幅を0.4μmとする
必要があり、接続孔を隣り合わせで形成することができ
なくなる。
【0005】従って、これを解決するためには、上層配
線と接続孔が自己整合的に形成された構造および製造方
法の開発が重要で、例えば、1988年プロシーディン
グスアイ・イー・イー・イー、ブイ・エル・エス・アイ
マルチレベル インターコネクション コンファレン
ス(1988 Proceedings IEEE VLSI Multilevel Intercon
nection Conference)95頁にリバースピラー法による
ヘッドレス・レイアウトという構造が提案されている。
リバースピラー法は、配線以外の領域に仮パターンを形
成し、それをマスクに用いて、接続孔と配線溝を形成し
た後、金属を埋め込む方法である。この方法による配線
構造では、接続孔と配線を同一の材料、例えば埋め込み
易いWで構成している。また、リバースピラー法と同様
の技術として、2重ダマスカス法という方法も、199
1年プロシーディングス アイ・イー・イー・イー、ブ
イ・エル・エス・アイ マルチレベル インターコネク
ション コンファレンス(1991 Proceedings IEEE VLSI
Multilevel Interconnection Conference)144頁に
提案されている。
【0006】
【発明が解決しようとする課題】従来の自己整合法によ
る配線構造では、接続孔と上層配線を同時に形成するた
め、形成工程が短縮できる利点があるが、接続孔の材料
と配線材料は同じものとなる。微細化により接続孔の直
径と深さの比(アスペクト比)が大きくなるに従って、
接続孔を埋め込める材料は、必然的に限られ、必ずしも
配線の材料として最適な材料を選択できないという問題
が生じる。例えば、従来の構造ではWが使われるが、W
には、配線材料として広く使われているAl系の配線に
比較して、抵抗率が高く、配線が微細化するに従って、
配線遅延時間を増加させる問題がある。さらに、リバー
スピラー法や2重ダマスカス法では、配線幅と同じ幅の
接続孔を形成するためには、接続孔のマスクのサイズは
必ず、配線幅より目合わせマージンを見込んで大きくし
なければならないという製造工程において生じてしまう
目合わせマージンによる微細化限界の問題もある。例え
ば、目合わせマージンを0.1μmとすると、小さく見
積もっても配線間隔の下限は目合わせマージンの2倍の
0.2μmとなり、配線ルールに下限が生じる。
【0007】また、従来行われている自己整合配線構造
では、自己整合のためのエッチング阻止層として多結晶
シリコンが用いられている。ところが、多結晶シリコン
の場合、十分な絶縁性がないため、配線形成後に除去す
る工程が必要である。絶縁性の酸化膜エッチング阻止層
は、多層配線のみではなく半導体プロセスにおいて自己
整合化をはじめ重要性が増している。従来はアルミナ
(Al2 3 )、ポリイミドなどが知られているがSi
プロセスとの整合性が充分ではないという問題点があっ
た。
【0008】本発明の目的は、上述のような問題点を解
決した配線の構造を提供することにある。
【0009】本発明の他の目的は、このような配線の構
造を製造する方法を提供することにある。
【0010】
【課題を解決するための手段】本発明の第一の配線構造
は、導電層と、前記導電層上に設けられた絶縁膜と、前
記絶縁膜上に設けられ、前記絶縁膜に選択的に形成され
ている接続孔を介して前記導電層と電気的に接続された
上層配線とから少なくとも構成されている多層配線にお
いて、前記上層配線と前記接続孔との位置が、前記上層
配線の幅方向に自己整合的に形成され、前記接続孔が前
記上層配線の幅方向に前記上層配線からはみ出しておら
ず、前記接続孔の導電材料と前記上層配線の導電層の材
料とが異なることを特徴とするものである。
【0011】また、本発明の第1の配線の製造方法は、
導電層上に絶縁層を形成する工程と、前記絶縁層上に上
層配線を形成する工程と、前記上層配線をエッチング阻
止膜で覆う工程と、前記上層配線上のエッチング阻止膜
を選択的に除去して前記上層配線の上面を露出する工程
と、露出した配線を含むように、接続孔を形成する領域
以外の領域を覆う接続孔マスクを形成する工程と、前記
接続孔マスクを用いて選択的に接続孔領域の配線層を除
去する工程と、配線間のエッチング阻止層と前記接続孔
マスクをマスクとして配線下の絶縁層を選択的にエッチ
ングして接続孔を形成する工程と、前記接続孔を導電性
材料で埋め込み上層配線層と電気的に接続する工程とを
少なくとも含んでいることを特徴とする。なお、エッチ
ング阻止層とは配線上のエッチング阻止膜を選択的に除
去した後に配線間に残留したエッチング阻止膜のことを
いう。
【0012】また、本発明の第2の配線の製造方法は、
導電層上に絶縁層を形成する工程と、前記絶縁層上に上
層配線を形成する工程と、前記上層配線をエッチング阻
止膜で覆う工程と、前記上層配線上のエッチング阻止膜
を選択的に除去して前記上層配線の上面を露出する工程
と、露出した配線の少なくとも一部を含むように、接続
孔を形成する領域以外の領域を覆うマスクを形成する工
程と、前記マスクを用いて選択的に接続孔領域の配線層
を除去する工程と、配線間のエッチング阻止層と配線を
マスクとして配線下の絶縁層を選択的にエッチングして
接続孔を形成する工程と、前記接続孔を導電性材料で埋
め込み上層配線層と電気的に接続する工程とを少なくと
も含んでいることを特徴とする。
【0013】また、本発明の第3の配線の製造方法は、
導電層上に絶縁層を形成する工程と、前記絶縁層上に上
層配線の反転パターンをエッチング阻止層で形成する工
程と、前記エッチング阻止層パターンで形成された溝を
配線の下地となるバリア金属と他の導電体で順次埋め込
む工程と、埋め込まれた領域を残して不要部分のバリア
金属と他の導電体を除去し、エッチング阻止層の上面を
露出させる工程と、配線の少なくとも一部を含むよう
に、接続孔を形成する領域以外の領域を覆うマスクを形
成する工程と、前記マスクを用いて選択的に接続孔領域
の配線層を除去する工程と、配線間のエッチング阻止層
と配線をマスクとして配線下の絶縁層を選択的にエッチ
ングして接続孔を形成する工程と、前記接続孔を導電性
材料で埋め込み上層配線層と電気的に接続する工程とを
少なくとも含んでいることを特徴とする。
【0014】また、本発明の第4の配線の製造方法は、
導電層上に絶縁層を形成する工程と、前記絶縁層上に上
層配線の反転パターンをエッチング阻止層で形成する工
程と、前記エッチング阻止層パターンをマスクとして下
地の前記絶縁膜を選択的にエッチングして、配線用の溝
を形成する工程と、その溝を配線の下地となるバリア金
属と他の導電体で順次埋め込む工程と、埋め込まれた領
域を残して不要部分のバリア金属と他の導電体を除去
し、エッチング阻止層の上面を露出させる工程と、配線
の少なくとも一部を含むように、接続孔を形成する領域
以外の領域を覆うマスクを形成する工程と、前記マスク
を用いて選択的に接続孔領域の配線層を除去する工程
と、配線間のエッチング阻止層と配線をマスクとして配
線下の絶縁層を選択的にエッチングして接続孔を形成す
る工程と、前記接続孔を導電性材料で埋め込み上層配線
層と電気的に接続する工程とを少なくとも含んでいるこ
とを特徴とする。
【0015】また、本発明の第二の配線構造は、導電体
と絶縁膜を含んでなる配線構造において、珪素を構成元
素とする層間絶縁膜の一部に珪素を化学量論比よりも過
剰に含有する層もしくは珪素を不純物として含む層を有
し、前記の珪素を化学量論比よりも過剰に含有する層も
しくは珪素を不純物として含む層に選択的に形成された
溝に配線が埋め込まれており、該配線に対して下層の導
電層への接続孔が自己整合的に形成され、該接続孔が該
配線の幅方向にはみださないように形成されていること
を特徴とする。
【0016】また、本発明の第5の配線の製造方法は、
珪素を構成元素として含む第1の層間絶縁膜を堆積する
工程と、前記第1の層間絶縁膜上に珪素を化学量論比よ
りも過剰に含有する第2の層を形成する工程と、前記第
1の層間絶縁膜と第2の層の両方か、もしくは第2の層
に配線溝を形成する工程と、前記配線溝上にビアホール
のマスクパターンを形成する工程と、前記第2の層とビ
アホールのマスクパターンをマスクとして、第1の層間
絶縁膜をエッチングしてビアホールを形成する工程と、
前記配線溝とビアホールに導電体を埋め込んで配線とビ
アプラグを形成する工程とを含んでいることを特徴とす
る。
【0017】また、本発明の第6の配線の製造方法は、
珪素を構成元素として含む第1の層間絶縁膜を堆積する
工程と、前記第1の層間絶縁膜上に珪素を化学量論比よ
りも過剰に含有する第2の層を形成する工程と、前記第
2の層をビアホールのパターンに加工する工程と、前記
パターン上に配線溝のマスクパターンを形成する工程
と、前記第2の層と配線溝のマスクパターンをマスクと
して、第1の層間絶縁膜をエッチングしてビアホールを
形成する工程と、前記配線溝パターンをマスクとして少
なくとも第2の層を加工して配線溝を形成する工程と、
前記配線溝とビアホールに導電体を埋め込んで配線とビ
アプラグを形成する工程とを含んでいることを特徴とす
る。
【0018】また、本発明の第7の配線の製造方法は、
本発明の第6または第7の配線の製造方法において、前
記ビアホールを形成する工程において1酸化炭素(C
O)を含むガスを用いてエッチングすることを特徴とす
る。
【0019】また、本発明の第8の配線の製造方法は、
本発明の第6または第7の配線の製造方法において、前
記珪素を過剰に含む層をエッチングする工程において酸
素を含むガスを用いてエッチングすることを特徴とす
る。
【0020】また、本発明の第9の配線の製造方法は、
珪素を化学量論比より過剰に含む層を形成する工程を含
んでいる配線の製造方法において、珪素を化学量論比よ
り過剰に含む層を形成した後に、珪素を化学量論比より
過剰に含む層を酸素を含む雰囲気に晒す工程を含んでい
ることを特徴とする。
【0021】
【作用】本発明の第一の配線の構造においては、互いに
材料の異なる接続孔と配線が自己整合的に配置されてい
る。例えば、配線材料として、SiのLSIに広く用い
られているAl系合金を用い、接続孔の埋め込みには、
アスペクト比の大きな孔の埋め込みに適したWを用いて
いる。これによって、目合わせマージンなしで、しか
も、それぞれ配線、接続孔の材料として適した材料を用
いていることができ、このことが、低抵抗で実績のある
配線材料を用いて配線し、かつ目合わせマージンを必要
としない集積密度の向上に適した配線の実現を可能にす
る。
【0022】また、本発明の第1の配線の製造方法にお
いては、上層の配線間を接続孔をエッチングして形成す
る際のエッチング阻止層で埋めることによって、接続孔
の材料と上層配線材料を別のものに選択し、かつ、配線
に対して接続孔を自己整合的に配置することが原理的に
可能となる。このことは、例えば、SiのLSI配線材
料として実績のあるAl系合金を配線材料として、自己
整合構造の配線の実現を可能にする。
【0023】また、本発明の第2の配線の製造方法にお
いては、接続孔用マスクの一部露出した配線領域から、
配線材料をサイドエッチングする工程によって、配線幅
と同じサイズまでマスク下の配線材料をエッチングし
て、接続孔を絶縁膜に開けるときに用いるエッチングマ
スクを形成する。この場合、配線の一部の露出でも、サ
イドエッチングによって、接続孔領域の配線幅を広げら
れる、レジストで形成する接続孔パターンに従来のよう
に目合わせマージンを含める必要が無い。このことが、
接続孔マスクのマージンによる微細化限界を原理的にな
くす上で有効に作用する。
【0024】また、本発明の第3の配線の製造方法にお
いては、配線以外の領域に形成されたエッチング阻止層
の溝を利用して、バリア金属、導電体の順で埋め込まれ
た場合、配線の側面がバリア金属で覆われた構造とな
り、エレクトロマイグレーションおよびストレスマイグ
レーション耐性を向上させる。
【0025】さらに、本発明の第4の配線の製造方法に
おいては、本発明の第3の配線の製造方法に加えて、配
線層が絶縁膜に埋め込まれて形成されることが、配線形
成後のパッシーション工程における平坦性を向上し、さ
らに上層に配線を形成する際の工程を容易にする。
【0026】さらに、本発明の第二の配線構造および本
発明の第5,第6の配線の製造方法では、珪素を化学量
論比よりも過剰に含む膜と、過剰に含まない膜とで、C
HF3 ガスを用いた反応性イオンエッチングにおいて、
選択エッチングが可能であることと、組成を選ぶことに
よって珪素を過剰に含む膜の絶縁性を保つことが可能で
あるという発明者の実験結果に基づいている。さらに、
本発明の第7の配線の製造方法では、CHF3 とCOの
混合ガスによって珪素を構成元素とする2酸化珪素膜と
珪素を過剰に含む酸化珪素膜(Siリッチ酸化膜)の選
択比を、CHF3 ガス単独よりも高くすることができる
という発明者の実験結果に基づいている。
【0027】さらに、本発明の第二の配線構造におい
て、珪素を化学量論比よりも過剰に含む膜は絶縁性が高
いため、エッチング阻止層として用いている珪素を過剰
に含む膜の除去工程が省略でき、工程短縮に有効に作用
する。また、珪素を過剰に含む層は、本発明の配線層上
にさらに上層の配線を形成した場合のビアホール形成に
おいてもエッチング阻止層として働き、プロセスマージ
ンを広くする作用がある。
【0028】さらに、本発明の第8の配線の製造方法で
は、例えばCHF3 ガスを用いたSi酸化膜とSiリッ
チ酸化膜の選択エッチングにおいて、酸素を添加するこ
とによって選択性をもたらすエッチング中の堆積膜(C
x など)を分解することによって、一酸化炭素(C
O)の場合とは逆に選択性を低下させ、例えば、選択エ
ッチングが必要ではないエッチング阻止層のエッチング
速度を向上させる。さらに、本発明の第9の配線の製造
方法では、珪素を化学量論比よりも過剰に含む絶縁層を
酸素雰囲気に晒す工程によって、過剰な珪素と酸素が反
応して酸化物が形成されることに、絶縁層の絶縁性を高
める作用がある。
【実施例】図1(a),(b)は本発明の第一の配線の
構造の一実施例を示す平面図と断面図である。本発明の
配線の構造の一実施例では、下層のn型多結晶シリコン
1からなる導電層上に、二酸化シリコン2からなる絶縁
膜を介して、配線幅0.25μm,厚さ0.25μmの
上層のAl合金配線3(Al中に不純物としてCuを
0.5重量%含むAl合金200nmと、下地のTiN
50nmを積層したもの)が0.25μmの間隔で形成
され、そのAl合金配線3の一部は、20nm厚さのT
iNを下地としたW接続柱4で下層のn型多結晶シリコ
ン1と電気的に接続されている。
【0029】例えば、図1の構造は、次に示す本発明の
第1の配線の製造方法により作製した。図2および図3
は、本発明の第1の配線の製造方法による一実施例を示
す断面(左側の図2の(a1)〜(d1)及び図3の
(a1)〜(c1))および平面図(右側の図2の(a
2)〜(d2)及び図3の(a2)〜(c2))であ
る。
【0030】まず、下層の導電層となるn型多結晶シリ
コン(Si)1上に平坦化した膜厚1μmの二酸化珪素
(SiO2 )膜2を形成した。次に、図2(a1),
(a2)に示しているようなAl合金配線3を、下地の
窒化チタンを50nm、Cuを0.5パーセント含有し
たAl合金を200nmの順で、スパッタ法により堆積
した後、塩素と三塩化ボロンの混合ガスを用いた異方性
エッチングにより加工して形成した。
【0031】次に、Al合金配線3の間を、エッチング
阻止層(多結晶シリコン)5で埋め込んだ。このエッチ
ング阻止層は、二酸化シリコン1に接続孔を開けるとき
のエッチングマスクとなる。エッチング阻止層5は、図
2(b1),(b2)に示している様に、多結晶シリコ
ンを全面に400℃で成長した後、エッチングバックし
て形成した。これにより、Al合金配線3間は多結晶シ
リコンで埋め込まれ、Al合金配線3の表面が露出し
た。
【0032】次に、図2(c1),(c2)に示してい
るように、フォトレジスト膜6による接続孔用のパター
ンを形成した。この時、フォトレジスト膜6に開いた開
口サイズは配線幅より広く設計し、図2(c2)右側の
平面図でみると、開口部に配線3とエッチング阻止層5
が一部露出した。
【0033】次に、図2(d1),(d2)に示してい
るように、図2(c1),(c2)で形成したマスクを
用いて、接続孔を設ける領域のAl合金配線を塩酸によ
り選択的にエッチング除去した。下地のTiNのエッチ
ングにはフッ酸水溶液を用いた。この工程において、配
線のエッチングを、塩素と三塩化ボロンの混合ガスを用
いた異方性エッチングにより行ってもよい。
【0034】次に、図3(a1),(a2)に示してい
るように、多結晶シリコンからなるエッチング阻止層5
とフォトレジスト6をマスクとして、四フッ化炭素(C
4)を用いて二酸化シリコン膜2に接続孔を開け、下
層に既に設けたn型の多結晶シリコン(Si)層1を選
択的に露出させた。
【0035】続いて、フォトレジスト6を酸素プラズマ
クリーニングと有機洗浄により除去した後、図3(b
1),(b2)に示しているように、CVD法によりタ
ングステン(W)を接続孔に埋め込み、接続柱4を形成
した。W接続柱4は、スパッタ法により20nm程度の
窒化チタン(TiN)を全面に下地として堆積した後、
全面にCVD法によるWの堆積を行い、六フッ化イオウ
(SF6 )ガスをエッチングガスとして、Al合金配線
3が露出するまでエッチングバックして形成した。
【0036】最後に、エッチング阻止層として用いた多
結晶シリコン5を除去し、図3の(c1)と(c2)に
示すように配線に自己整合的に配置されたW接続柱と、
Al合金配線からなる本発明の配線の構造が形成でき
た。
【0037】本実施例では、エッチング阻止層として、
多結晶シリコンを用いた例を示したが、エッチング阻止
層として、ポリイミド、フォトレジスト、非晶質Si、
酸化アルミニウムなどの酸化膜エッチングのマスクとな
る種々の材料を用いても良い。また、エッチング阻止層
として珪素を化学量論比より過剰に含む酸化膜(Siリ
ッチ酸化膜)、窒化膜(Siリッチ窒化膜)、Siリッ
チBPSG膜、SiリッチSiON膜等の膜を用いても
よい。また、エッチング阻止層として 絶縁膜を用いた
場合には、エッチング阻止層を除去する工程を省略して
も良い。
【0038】また、接続孔を埋め込む接続柱の材料も、
AlGf合金などのAl系の合金や、Cu,Au,Ti
N,Agなどを用いても良い。
【0039】また、配線材料についても、Cu,W,A
uなどの単層あるいは積層構造の材料を用いても良い。
【0040】次に、本発明の第2の配線の製造方法につ
いて、以下に実施例を用いて説明する。図4と図5は、
本発明の第2の配線の製造方法による一実施例を示す断
面(左側の図4の(a1)〜(d1)と図5の(a1)
〜(d1))および平面図(右側の図4の(a2)〜
(d2)と図5の(a2)〜(d2))である。本発明
の第2の配線の製造法と本発明の第1の配線の製造方法
の違いは、接続孔を開けるためのマスクを形成する工程
にある。本発明の第2の配線の製造方法では、フォトレ
ジストで形成する接続孔用のマスクに目合わせマージン
を見込んで孔を広めに設計する必要がない。これによっ
て、配線ルールの下限をさらに小さくすることが可能に
なる。
【0041】まず、下層の導電層となるn型多結晶シリ
コン(Si)1上に平坦化した膜厚1μmの二酸化珪素
(SiO2 )膜2を形成した。次に、図4(a1),
(a2)に示しているようなAl合金配線3を、下地の
窒化チタンを50nm、Cuを0.5パーセント含有し
たAl合金を200nmの順で、スパッタ法により堆積
した後、塩素および三塩化ボロンの混合ガスによる異方
性エッチングにより加工して形成した。
【0042】次に、Al合金配線3の間を、二酸化シリ
コン2に接続孔を開けるときのエッチングマスクとなる
エッチング阻止層(多結晶シリコン)5を図4(b1)
と(b2)に示している様に形成した。エッチング阻止
層の形成では、まず全面に1μmの厚さの多結晶シリコ
ン膜を堆積し、さらにエッチングバックして、Al合金
配線3の上の表面を露出させた。以上の工程は、本発明
の第1の配線の製造方法と同じである。
【0043】次に、図4(c1),(c2)に示してい
るように、フォトレジスト膜6による接続孔用のパター
ンを形成した。この時、フォトレジストに開いた開口サ
イズは配線幅と同じサイズとした。目合わせずれによっ
て、エッチングすべきAl配線の一部は、フォトレジス
トの下になった。
【0044】次に、図4(d1),(d2)に示してい
るように、図4(c1),(c2)で形成したフォトレ
ジストマスクを用いて、接続孔を設ける領域の配線を塩
酸により選択的に除去した。この時、サイドエッチング
を利用してマスクの下にあるAl合金配線もエッチング
した。これにより、下地の酸化膜をエッチングする際の
マスクとなる配線の開口幅が、配線幅を同じに広げられ
る。
【0045】次に、図5(a1),(a2)に示してい
るように、フォトレジスト6を酸素プラズマクリーニン
グと有機洗浄によって除去し、エッチング阻止層5であ
る多結晶シリコン5とAl合金配線3をマスクとして、
四フッ化炭素(CF4 )を用いて二酸化シリコン2に接
続孔を開け、下層に既に設けたn型多結晶シリコン(S
i)層1を選択的に露出させて図5(b1),(b2)
に示すようにした。
【0046】次に、図5(c1),(c2)に示してい
るように、接続孔を、CVD法により堆積したタングス
テン(W)接続柱4で埋め込んだ。W接続柱4は、スパ
ッタ法により20nm程度の窒化チタン(TiN)を全
面に下地として堆積した後、CVD法により全面にWを
堆積し、六フッ化イオウ(SF6 )ガスをエッチングガ
スとしてエッチバックして形成した。
【0047】最後に、エッチング阻止層として用いた多
結晶シリコンを除去し、Al合金配線3に自己整合的に
配置された接続柱4が図5(d1)と(d2)に示すよ
うに形成できた。
【0048】本実施例では、エッチング阻止層として、
多結晶シリコンを用いた例を示したが、本発明の第一の
配線の製造方法と同様に、エッチング阻止層として、ポ
リイミド、フォトレジスト、非晶質Si、酸化アルミニ
ウムなどの酸化膜エッチングのマスクとなる種々の材料
を用いても良い。また、エッチング阻止層として珪素を
化学量論比より過剰に含む酸化膜(Siリッチ酸化
膜)、窒化膜(Siリッチ窒化膜)、SiリッチBPS
G膜、SiリッチSiON膜等の膜を用いてもよい。ま
た、エッチング阻止層として 絶縁膜を用いた場合に
は、エッチング阻止層を除去する工程を省略しても良
い。
【0049】また、接続孔を埋め込む接続柱に、AlG
e合金などのAl系の合金や、CVDによるTiNある
いはAu,Cuなどを用いても良い。
【0050】また、配線材料についても、Cu,W,A
u,Agなどの単層あるいは積層構造の材料を用いても
良い。
【0051】次に本発明の第3の配線の製造方法につい
て、以下に実施例を用いて説明する。図6と図7は本発
明の第3の配線の製造方法の一実施例を示す断面図(図
6左側の(a1)〜(d1)と図7の左側の(a1)〜
(d1))および平面図(図6右側の(a2)〜(d
2)と図7右側の(a2)〜(d2))である。
【0052】まず、図6(a1),(a2)に示されて
いるように、平坦化された絶縁膜2上に、多結晶シリコ
ンからなるエッチング阻止層5により、配線の反転パタ
ーンを形成した。
【0053】次に、図6(b1),(b2)に示されて
いるように、配線下地のバリア金属7としてTiNを膜
厚20nm、熱CVDにより全面に堆積した。さらに、
550℃の基板温度でAlCu合金8をスパッタ法によ
り堆積し、配線溝に埋め込んだ。この時、基板温度が高
いため、金属は柔らかくなり表面が平坦化する。
【0054】次に、図6(c1),(c2)に示してい
るように、全面を塩素ガスを用いてエッチング阻止層5
の表面が露出するまで、エッチバックした。
【0055】次に、図6(d1),(d2)に示してい
るように、フォトリソグラフィーによって、コンタクト
ホールの開口のためのフォトレジストマスク6を形成し
た。
【0056】次に、図7(a1),(a2)に示してい
るように、先に形成したフォトレジストマスクを用い
て、塩酸系のエッチング液により、コンタクトホール部
の配線を除去した。
【0057】次に、図7(b1),(b2)に示してい
るように、エッチング阻止層5と配線をマスクとして、
コンタクトホールを下層の導電層が現れるまで、CF4
ガスを用いた反応性イオンエッチングで開口した。
【0058】次に、図7(c1),(c2)に示してい
るように、コンタクトホールをW接続柱4で埋め込ん
だ。このW接続柱は、本発明の第2の配線の製造方法と
同様である。
【0059】最後に、図7(d1),(d2)に示して
いるように、エッチング阻止層5をSF6 ガスを用いた
反応性イオンエッチングにより除去して完成した。
【0060】本実施例では、エッチング阻止層として多
結晶シリコンを用いた例を示したが、代わりにポリイミ
ドなどを用いてもよい。また、エッチング阻止層として
珪素を化学量論比より過剰に含む酸化膜(Siリッチ酸
化膜)、窒化膜(Siリッチ窒化膜)、SiリッチBP
SG膜、SiリッチSiON膜等の膜を用いてもよい。
また、エッチング阻止層として 絶縁膜を用いた場合に
は、エッチング阻止層を除去する工程を省略しても良
い。
【0061】また、接続柱をAl系の金属、Cu,A
u,Ag等によって埋め込むことも可能である。
【0062】次に本発明の第4の配線の製造方法につい
て、以下に実施例を用いて説明する。図8と図9は本発
明の第4の配線の製造方法の一実施例を示す断面図(図
8の左側(a1)〜(e1)と図9の左側(a1)〜
(d1))および平面図(図8の右側(a2)〜(e
2)と図9の右側(a2)〜(d2))である。
【0063】まず、図8(a1),(a2)に示されて
いるように、絶縁膜2上にエッチング阻止層として、多
結晶シリコン膜9、二酸化シリコン膜10をそれぞれ膜
厚200nmずつ堆積した。
【0064】次に、図8(b1),(b2)に示されて
いるように、CF4 ガスを用いた反応性イオンエッチン
グにより深さ800nmの配線溝を形成した。
【0065】次に、図8(c1),(c2)に示されて
いるように、配線下地のバリア金属7としてTiNを膜
厚20nm、熱CVDにより全面に堆積した。さらに、
550℃の基板温度でAlCu合金8をスパッタ法によ
り堆積し、配線溝に埋め込んだ。この時、基板温度が高
いため、金属は柔らかくなり表面が平坦化する。
【0066】次に、図8(d1),(d2)に示してい
るように、全面を塩素ガスを用いてエッチング阻止層で
ある二酸化シリコン膜10の表面が露出するまで、エッ
チバックした。
【0067】次に、図8(e1),(e2)に示してい
るように、フォトリソグラフィーによって、コンタクト
ホールの開口のためのフォトレジストマスク6を形成し
た。
【0068】次に、図9(a1),(a2)に示してい
るように、先に形成したフォトレジストマスクを用い
て、塩素ガスと三塩化ボロンガスの混合ガスを用いた反
応性イオンエッチングにより、コンタクトホール部の配
線を除去した。
【0069】次に、図9(b1),(b2)に示してい
るように、エッチング阻止層である多結晶シリコン膜9
と配線をマスクとして、コンタクトホールを下層の導電
層が現れるまで、CF4 ガスを用いた反応性イオンエッ
チングで開口した。
【0070】次に、図9(c1),(c2)に示してい
るように、全面にTiN膜11を20nm、W膜12を
400nmだけCVD法で堆積した。
【0071】最後に、図9(d1),(d2)に示して
いるように、余分のW膜とTiN膜をエッチバックし、
さらにエッチング阻止層である多結晶シリコン膜9を除
去して完成した。
【0072】本実施例ではエッチング阻止層として多結
晶シリコン膜を用いた例を示したが、エッチング阻止層
として珪素を化学量論比より過剰に含む酸化膜(Siリ
ッチ酸化膜)、窒化膜(Siリッチ窒化膜)、Siリッ
チBPSG膜、SiリッチSiON膜等の膜を用いても
よい。また、エッチング阻止層として 絶縁膜を用いた
場合には、エッチング阻止層を除去する工程を省略して
も良い。
【0073】次に、本発明の第二の配線の構造の一実施
例について図を用いて説明する。図10は、本発明の第
二の配線の一実施例の断面構造を表している。図10の
実施例では、基板上に形成されているn型多結晶シリコ
ン1からなる1層目の配線と2層目のAl合金配線3と
が、二酸化シリコン2からなる層間絶縁膜中に選択的に
形成されたコンタクト(ビア)プラグを介して接続され
ている。また、Al合金配線3は二酸化シリコン2とシ
リコンリッチ酸化膜13に選択的に形成された配線溝に
埋め込んで形成されている。また、2層目のAl合金配
線3上には、層間絶縁膜(二酸化シリコン)14を挟ん
で上層配線(Al合金)15が形成され、その上層配線
と2層目のAl合金配線がビアプラグによって接続され
ている。
【0074】本実施例では、配線材料として1層目、2
層目ともにAl合金の例を示したが、他の材料、Cu,
Au,W,多結晶Siおよびそれらの合金の組み合わせ
を用いても良い。また、珪素を化学量論比よりも過剰に
含む酸化膜(Siリッチ酸化膜SRO)の代わりに、S
iリッチ窒化膜(SiN)、Siリッチ窒化酸化膜(S
iON)、Siリッチ燐ドープ酸化膜(PSG)、Si
リッチボロン・燐ドープ酸化膜(BPSG)さらに、S
iドープアルミナ(Al2 3 )などを用いてもよい。
2層目の配線と上層配線の層間絶縁膜に珪素を過剰に含
む層を設けることによって、1層目の配線と2層目の配
線同様な層間絶縁膜構成であっても良い。また、本実施
例では、3層の多層配線構造であるが、さらに多くの配
線層を上に重ねても良い。
【0075】図10に示している実施例の配線構造は、
例えば、本発明の第5の配線の製造方法によって次のよ
うにして製造する。
【0076】図11(a1)〜(c1)と図12(a
1)〜(c1)は、本発明の第5の配線の製造方法の一
実施例の製造方法の例を示している。
【0077】まず初めに、基板上にn型多結晶シリコン
1を加工して1層目の配線を形成する。次に、二酸化シ
リコン2よりなる層間絶縁膜を減圧化学的気相成長(L
P−CVD)によって膜厚800nm堆積する。続い
て、膜中の酸素の組成比が0.55のシリコンリッチ酸
化膜(SRO)13を膜厚200nm堆積する。SRO
の堆積は、二酸化シリコン膜2の堆積と連続してLP−
CVDによって、原料ガスの流量比(N2 0/Si
4 )を1(通常10程度)に低減するだけで簡単に堆
積でき、図11(a1)に示している構造が得られる。
【0078】次に、図11(b1)に示しているよう
に、配線の反転パターンをレジストで形成して、選択的
にエッチングすることによってSRO13と二酸化シリ
コンに配線溝16を形成する。このエッチングには、S
ROと二酸化シリコンのエッチング選択比が小さいCH
3 ガス単独の条件を用いた。ここで、本発明の第8の
配線の製造方法によって、酸素を添加してもよく、例え
ば、CHF3 に酸素を30%添加したガスによるエッチ
ングを用いることができる。
【0079】次に図11(c1)に示しているように、
配線溝を跨ぐように選択的に設けられた、コンタクトホ
ールエッチング用のフォトレジスト膜6とSRO13を
マスクとして本発明の第9の配線の製造方法にかかる例
として、CHF3 +COガスを用いて、下層のn型多結
晶シリコン1層からなる配線に達するまでエッチングし
て、コンタクトホール17を形成する。酸化膜とSRO
の選択比の酸素組成依存性を測定した結果、図13に示
したように、酸素組成比が低下するに従って、選択比は
向上した。酸素組成比0.5から0.6で、約10の選
択比が得られる。また、膜の抵抗率は、図14に示して
いるように、酸素組成比が低下するに従って低下する
が、0.5から0.6の酸素組成比の膜では1012Ωc
m以上の高抵抗値となり従来の多結晶シリコンよりはる
かに優れた絶縁性が得られる。本発明の第9の配線の製
造方法によって、例えば酸素プラズマなどの酸素雰囲気
中で例えば600℃に加熱する工程を加えることによっ
て、絶縁性をさらに向上できる。
【0080】次に、フォトレジスト膜を除去し、コンタ
クトホールの洗浄を行った後、図12(a1)に示して
いるようにコンタクトホール17と配線溝にAl合金を
埋め込んで、Al合金配線3とコンタクトプラグを形成
する。Al合金配線は、例えば、下地として、全面にT
i/TiN/Tiを30nm/50nm/30nm堆積
した後、基板温度500℃で、AlCu(Cu濃度:
0.5重量%)をスパッタ蒸着し、化学的機械研磨によ
って、不要なAlCu合金を除去して形成する。
【0081】次に、さらに上層の配線を形成する。図1
2(b1)に示しているように、上層配線との層間絶縁
膜14として常圧CVD法によって、二酸化シリコン膜
を膜厚400nmだけ堆積し、フォトレジスト膜6によ
るマスクを用いて酸化膜を選択エッチングし、ビアホー
ルを形成する。
【0082】フォトレジストを除去し洗浄を行った後、
図12(c1)に示しているようにビアプラグと上層配
線15を形成する。形成手順としては、下地としてTi
/TiN/Tiをそれぞれ30nm/50nm/30n
mずつ堆積し、基板温度500℃でAlCu合金をスパ
ッタ蒸着する。次に、上層配線のパターンをフォトレジ
ストで形成して、AlCu合金を加工し、上層配線を形
成した。
【0083】本実施例では、上層配線と2層目のAl合
金配線との接続ビアホールエッチングの際に、図12
(b1)に示しているように、ビアホールとAl合金配
線3とのズレが生じていても、層間絶縁膜14とシリコ
ンリッチ酸化膜13との選択比があるため、オーバーエ
ッチング等によって接続不良が生じる心配が低減され
る。また、本実施例では、Siリッチ酸化膜を例として
示したが、Siリッチ酸化膜の代わりに、Siリッチ窒
化膜(SiN)、Siリッチ窒化酸化膜(SiON)、
Siリッチ燐ドープ酸化膜(PSG)、Siリッチボロ
ン・燐ドープ酸化膜(BPSG)さらに、Siドープア
ルミナ(Al2 3 )などを用いてもよい。
【0084】また、本実施例では、上層配線を従来の配
線形成方法と同様に、金属膜の堆積とエッチングによる
加工によって形成したが、本発明の配線の形成方法を繰
り返すことによって、さらに上層に同様の製造方法で積
層することも可能である。
【0085】また、本発明の配線の製造方法において、
構造で述べたように多種の金属材料や層間絶縁膜材料を
用いても良く、それに対応して、金属の埋め込み方法と
して、W,Cu,Al,Au等のCVDを用いても良
い。さらには、不要な金属の除去を反応性イオンエッチ
ング(RIE)もしくはイオンミリング法などを用いて
も良い。
【0086】次に、本発明の第6の配線の製造方法の実
施例について説明する。
【0087】図15(a1)〜(c1)と図16(a
1)〜(c1)は、本発明の第6の配線の製造方法の一
実施例を説明するための図である。
【0088】まず初めに、基板上にn型多結晶シリコン
1を加工して1層目の配線を形成する。次に、二酸化シ
リコン2よりなる層間絶縁膜を減圧化学的気相成長(L
P−CVD)によって膜厚900nm堆積する。続い
て、膜中の酸素の組成比が0.5のシリコンリッチ酸化
膜(SRO)13を膜厚100nm堆積する。SROの
堆積は、二酸化シリコン膜2の堆積と連続してLP−C
VDによって、原料ガスの流量比(N2 0/SiH4
を0.6(通常10程度)に低減するだけで簡単に堆積
でき、図15(a1)に示している構造が得られる。
【0089】次に図15(b1)に示しているように、
コンタクトホールパターンをレジストで形成して、選択
的にエッチングすることによってSRO13にビアホー
ルのパターンを転写する。このエッチングには、SRO
と二酸化シリコンのエッチング選択比が小さいCHF3
ガス単独の条件を用いた。ここで、本発明の第8の配線
の製造方法によって、酸素を添加してもよく、例えば、
CHF3 に酸素を30%添加したガスによるエッチング
を用いることができる。
【0090】次に図15(c1)に示しているように、
配線溝エッチング用のフォトレジスト膜6とSRO13
をマスクとして本発明の第7の配線の製造方法の例とし
て、CHF3 +COガスを用いて、下層のn型多結晶シ
リコン1層からなる配線に達するまでエッチングして、
コンタクトホール17を形成する。
【0091】次に、図16(a1)に示しているよう
に、CHF3 ガスを用いてSRO13と二酸化珪素膜2
をエッチングして、配線溝16を形成する。この時、本
発明の第8の製造方法の例として、30%の酸素を添加
してSRO13をエッチングしてもよい。
【0092】次に、レジストを除去しコンタクトホール
の洗浄を行った後、図16(b1)に示しているよう
に、コンタクトホール17と配線溝16にAl合金18
を埋めこむ。この時、例えば下地として、全面にTi/
TiN/Tiを30nm/50nm/30nm堆積した
後、基板温度500℃で、AlCu(Cu濃度:0.5
重量%)をスパッタ蒸着する。
【0093】次に図16(c1)に示しているように、
化学的機械研磨によって、不要なAl合金、SROを除
去して、セルフアラインで形成されたAl合金コンタク
トプラグとAl合金配線が完成する。
【0094】次に、さらに上層の配線を本発明の第5の
配線の製造方法の実施例で示したように形成する。
【0095】本実施例では、上層配線を従来の配線形成
方法と同様に、金属膜の堆積とエッチングによる加工に
よって形成したが、本発明の配線の形成方法を繰り返す
ことによって、さらに上層に同様の製造方法で積層する
ことも可能である。
【0096】また、本発明の配線の製造方法において、
構造で述べたように多種の金属材料や層間絶縁膜材料を
用いても良く、それに対応して、金属の埋め込み方法と
して、W,Cu,Al,Au等のCVDを用いても良
い。さらには、不要な金属の除去を反応性イオンエッチ
ング(RIE)もしくはイオンミリング法などを用いて
も良い。
【0097】本発明の第9の配線の製造方法は、例え
ば、上で述べた本発明の第5の配線の製造方法の実施例
において、図11(c1)の工程の後に、フォトレジス
ト膜6を除去した後、酸素雰囲気中に基板温度600℃
で、20分間保つ工程を加える。この場合、SRO13
の表面は酸化され、より絶縁性が向上する。
【0098】
【発明の効果】以上説明したように本発明の第一の配線
の構造では、配線と接続孔のずれがなく、しかも、配線
金属と接続孔のプラグの材料が異なる材料で構成されて
いる。例えば、技術の成熟度が高く低抵抗のAl合金系
の配線と、埋め込み金属として優れたW系プラグの組み
合わせといった材料の選択ができるという効果がある。
【0099】また、本発明の第1の配線の製造方法によ
れば、配線間に埋め込んだエッチング阻止層を、接続孔
エッチングの際に用いることによって、本発明の第一の
配線の構造を容易に形成できる効果がある。
【0100】さらに本発明の第2の配線の製造方法によ
れば、接続孔用のマスクパターンを配線幅より目合わせ
マージン分だけ広くする必要がないため、この目合わせ
マージンによって生じる配線間隔の限界(目合わせマー
ジンの2倍)を回避することができ、さらに配線ルール
の縮小が可能となるという効果がある。
【0101】また、本発明の第3の配線の製造方法によ
れば、以上の効果に加えて、配線以外の領域に形成され
たエッチング阻止層の溝を利用して、バリア金属、導電
体の順で埋め込まれた場合、配線の側面がバリア金属で
覆われた構造となり、エレクトロマイグレーションおよ
びストレスマイグレーション耐性の向上する効果があ
る。
【0102】さらに、本発明の第4の配線の製造方法に
よれば、本発明の第3の配線の製造方法に加えて、配線
層が絶縁膜に埋め込まれて形成されるため、配線形成後
のパッシーション工程における平坦性を向上し、さらに
上層に配線を形成する際の工程を容易にする効果があ
る。
【0103】また、本発明の第二の配線の構造および第
5,第6の配線の製造方法によれば、前述のように、多
結晶シリコンをエッチング阻止層とした場合に比較し
て、絶縁性のよいSROを用いることによってエッチン
グ阻止層を除去する工程が不要となり、工程数の低減効
果がある。また、残されたSRO層は、さらに上層との
ビアホールエッチングのエッチング阻止層としても働
き、ビアホールエッチングのプロセスマージンを広くす
る効果がある。
【0104】また、本発明の第7の配線の製造方法で
は、CHF3 とCOの混合ガスを用いることによって、
珪素過剰の度合いの少ない例えばSiリッチ酸化膜や、
Siリッチ窒化膜を用いることができ、配線間の絶縁性
を向上できる効果がある。
【0105】また、本発明の第8の配線の製造方法で
は、エッチングガスに酸素を添加することによって、例
えば珪素を過剰に含む膜のエッチングの際に生じるCF
x などの堆積物を分解し、エッチングを促進させる効果
がある。
【0106】また、本発明の第9の配線の製造方法で
は、酸化による絶縁性の向上により配線間の絶縁性を高
める効果がある。
【0107】また、珪素を過剰に含む層は、組成を変化
させるだけであり、材料として新たな元素を導入する必
要がなく、従来プロセスとの整合性がよいという利点も
ある。
【図面の簡単な説明】
【図1】本発明の第一の配線の構造の一実施例を示す平
面図および断面図である。
【図2】本発明の第1の配線の製造方法の一実施例を示
す断面図および平面図である。
【図3】本発明の第1の配線の製造方法の一実施例を示
す断面図および平面図であり、図2の続きである。
【図4】本発明の第2の配線の製造方法の一実施例を示
す断面図および平面図である。
【図5】本発明の第2の配線の製造方法の一実施例を示
す断面図および平面図であり、図4の続きである。
【図6】本発明の第3の配線の製造方法の一実施例を示
す断面図および平面図である。
【図7】本発明の第3の配線の製造方法の一実施例を示
す断面図および平面図であり、図6の続きである。
【図8】本発明の第4の配線の製造方法の一実施例を示
す断面図および平面図である。
【図9】本発明の第4の配線の製造方法の一実施例を示
す断面図および平面図であり、図8の続きである。
【図10】本発明の第二の配線の構造の一実施例を示す
断面図である。
【図11】本発明の第5の配線の製造方法の一実施例を
示す断面図である。
【図12】本発明の第5の配線の製造方法の一実施例を
示す断面図図であり、図11の続きである。
【図13】本発明にかかる珪素を化学量論比より過剰に
含む酸化膜(シリコンリッチ酸化膜)と二酸化シリコン
膜との選択エッチングを説明するための実験結果を示す
図である。
【図14】本発明にかかる珪素を化学量論比より過剰に
含む酸化膜(シリコンリッチ酸化膜)の絶縁性を説明す
るための実験結果を示す図である。
【図15】本発明の第6の配線の製造方法の一実施例を
示す断面図である。
【図16】本発明の第6の配線の製造方法の一実施例を
示す断面図であり、図11の続きである。
【符号の説明】
1 n型多結晶シリコン 2 二酸化シリコン 3 Al合金配線 4 W接続柱 5 エッチング阻止層(多結晶シリコン) 6 フォトレジスト 7 バリア金属(TiN) 8 配線金属(AlCu合金) 9 多結晶シリコン膜 10 二酸化シリコン膜 11 TiN膜 12 W膜 13 珪素を過剰に含む層(Siリッチ酸化膜) 14 層間絶縁膜 15 上層配線 16 配線溝 17 コンタクトホール 18 Al合金

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項1】導電層と、前記導電層上に設けられた絶縁
    膜と、前記絶縁膜上に設けられ、前記絶縁膜に選択的に
    形成されている接続孔を介して前記導電層と電気的に接
    続された上層配線とから少なくとも構成されている多層
    配線において、 前記上層配線と前記接続孔との位置が、前記上層配線の
    幅方向に自己整合的に形成され、前記接続孔が前記上層
    配線の幅方向に前記上層配線からはみ出しておらず、
    記接続孔の導電材料と前記上層配線の導電層の材料とが
    異なることを特徴とする配線の構造。
  2. 【請求項2】前記上層配線の導電層の材料は、Al系合
    金,Cu,W,Au,Agのいずれかであり、前記接続
    孔の導電材料は、Al系合金,W,Cu,Au,Ti
    N,Agのいずれかであることを特徴とする請求項1記
    載の配線の構造。
  3. 【請求項3】導電層上に絶縁層を形成する工程と、 前記絶縁層上に上層配線を形成する工程と、 前記上層配線をエッチング阻止膜で覆う工程と、 前記上層配線上のエッチング阻止膜を選択的に除去して
    前記上層配線の上面を露出する工程と、 露出した配線を含むように、接続孔を形成する領域以外
    の領域を覆う接続孔マスクを形成する工程と、 前記接続孔マスクを用いて選択的に接続孔領域の配線層
    を除去する工程と、 配線間に残留したエッチング阻止膜からなるエッチング
    阻止層と前記接続孔マスクをマスクとして配線下の絶縁
    層を選択的にエッチングして接続孔を形成する工程と、 前記接続孔を導電性材料で埋め込み上層配線層と電気的
    に接続する工程とを少なくとも含むことを特徴とする配
    線の製造方法。
  4. 【請求項4】導電層上に絶縁層を形成する工程と、 前記絶縁層上に上層配線を形成する工程と、 前記上層配線をエッチング阻止膜で覆う工程と、 前記上層配線上のエッチング阻止膜を選択的に除去して
    前記上層配線の上面を露出する工程と、 露出した配線の少なくとも一部を含むように、接続孔を
    形成する領域以外の領域を覆うマスクを形成する工程
    と、 前記マスクを用いて選択的に接続孔領域の配線層を除去
    する工程と、 配線間に残留したエッチング阻止膜からなるエッチング
    阻止層と配線をマスクとして配線下の絶縁層を選択的に
    エッチングして接続孔を形成する工程と、 前記接続孔を導電性材料で埋め込み上層配線層と電気的
    に接続する工程とを少なくとも含むことを特徴とする配
    線の製造方法。
  5. 【請求項5】導電層上に絶縁層を形成する工程と、 前記絶縁層上に上層配線の反転パターンをエッチング阻
    止層で形成する工程と、 前記エッチング阻止層パターンで形成された溝を配線の
    下地となるバリア金属と他の導電体で順次埋め込む工程
    と、 埋め込まれた領域を残して不要部分のバリア金属と他の
    導電体を除去し、エッチング阻止層の上面を露出させる
    工程と、 配線の少なくとも一部を含むように、接続孔を形成する
    領域以外の領域を覆うマスクを形成する工程と、 前記マスクを用いて選択的に接続孔領域の配線層を除去
    する工程と、 配線間のエッチング阻止層と配線をマスクとして配線下
    の絶縁層を選択的にエッチングして接続孔を形成する工
    程と、 前記接続孔を導電性材料で埋め込み上層配線層と電気的
    に接続する工程とを少なくとも含むことを特徴とする配
    線の製造方法。
  6. 【請求項6】導電層上に絶縁層を形成する工程と、 前記絶縁層上に上層配線の反転パターンをエッチング阻
    止層で形成する工程と、 前記エッチング阻止層パターンをマスクとして下地の前
    記絶縁膜を選択的にエッチングして、配線用の溝を形成
    する工程と、 前記溝を配線の下地となるバリア金属と他の導電体で順
    次埋め込む工程と、 埋め込まれた領域を残して不要部分のバリア金属と他の
    導電体を除去し、エッチング阻止層の上面を露出させる
    工程と、 配線の少なくとも一部を含むように、接続孔を形成する
    領域以外の領域を覆うマスクを形成する工程と、 前記マスクを用いて選択的に接続孔領域の配線層を除去
    する工程と、 配線間のエッチング阻止層と配線をマスクとして配線下
    の絶縁層を選択的にエッチングして接続孔を形成する工
    程と、 前記接続孔を導電性材料で埋め込み上層配線層と電気的
    に接続する工程とを少なくとも含むことを特徴とする配
    線の製造方法。
  7. 【請求項7】導電体と絶縁膜を含んでなる配線構造にお
    いて、 珪素を構成元素とする層間絶縁膜の一部に珪素を化学量
    論比よりも過剰に含有する層もしくは珪素を不純物とし
    て含む層を有し、前記の珪素を化学量論比よりも過剰に
    含有する層もしくは珪素を不純物として含む層に選択的
    に形成された溝に配線が埋め込まれており、該配線に対
    して下層の導電層への接続孔が自己整合的に形成され、
    該接続孔が該配線の幅方向にはみださないように形成さ
    れていることを特徴とする配線の構造。
  8. 【請求項8】前記珪素を化学量論比よりも過剰に含有す
    る層もしくは珪素を不純物として含む層は、Siリッチ
    酸化膜,Siリッチ窒化膜,Siリッチ窒化酸化膜,S
    iリッチ燐ドープ酸化膜,Siリッチボロン・燐ドープ
    酸化膜、Siドープアルミナ(Al2 3 )のいずれか
    であることを特徴とする請求項7記載の配線の構造。
  9. 【請求項9】珪素を構成元素として含む第1の層間絶縁
    膜を堆積する工程と、 前記第1の層間絶縁膜上に珪素を化学量論比よりも過剰
    に含有する第2の層を形成する工程と、 前記第1の層間絶縁膜と第2の層の両方か、もしくは第
    2の層に配線溝を形成する工程と、 前記配線溝上にビアホールのマスクパターンを形成する
    工程と、 前記第2の層とマスクパターンをマスクとして、第1の
    層間絶縁膜をエッチングしてビアホールを形成する工程
    と、 前記配線溝とビアホールに導電体を埋め込んで配線とビ
    アプラグを形成する工程とを含むことを特徴とする多層
    配線の製造方法。
  10. 【請求項10】珪素を構成元素として含む第1の層間絶
    縁膜を堆積する工程と、 前記第1の層間絶縁膜上に珪素を化学量論比よりも過剰
    に含有する第2の層を形成する工程と、 前記第2の層をビアホールのパターンに加工する工程
    と、 前記パターン上に配線溝のマスクパターンを形成する工
    程と、 前記第2の層と配線溝のマスクパターンをマスクとし
    て、第1の層間絶縁膜をエッチングしてビアホールを形
    成する工程と、 前記配線溝パターンをマスクとして少なくとも第2の層
    を加工して配線溝を形成する工程と、 前記配線溝とビアホールに導電体を埋め込んで配線とビ
    アプラグを形成する工程とを含むことを特徴とする多層
    配線の製造方法。
  11. 【請求項11】請求項9または10記載の多層配線の製
    造方法において、 前記ビアホールを形成する工程において一酸化炭素(C
    O)を含むガスを用いてエッチングすることを特徴とす
    る多層配線の製造方法。
  12. 【請求項12】請求項9または10記載の配線の製造方
    法において、第2の層を加工する工程として酸素を含む
    ガスを用いてエッチングすることを特徴とする多層配線
    の製造方法。
  13. 【請求項13】珪素を化学量論比より過剰に含む層を形
    成した後に、この層を酸素を含む雰囲気に晒す工程を含
    んでいることを特徴とする請求項9または10に記載の
    多層配線の製造方法。
JP4327908A 1991-12-10 1992-12-08 配線の構造およびその製造方法 Expired - Lifetime JP2503849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4327908A JP2503849B2 (ja) 1991-12-10 1992-12-08 配線の構造およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32583691 1991-12-10
JP3-325836 1991-12-10
JP4327908A JP2503849B2 (ja) 1991-12-10 1992-12-08 配線の構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0613339A JPH0613339A (ja) 1994-01-21
JP2503849B2 true JP2503849B2 (ja) 1996-06-05

Family

ID=18181157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4327908A Expired - Lifetime JP2503849B2 (ja) 1991-12-10 1992-12-08 配線の構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2503849B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
JP2739846B2 (ja) * 1995-07-28 1998-04-15 日本電気株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58207640A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置の製造方法
JPH01253939A (ja) * 1988-04-04 1989-10-11 Mitsubishi Electric Corp 半導体装置
JPH03257935A (ja) * 1990-03-08 1991-11-18 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0613339A (ja) 1994-01-21

Similar Documents

Publication Publication Date Title
US5266525A (en) Microelectronic interlayer dielectric structure and methods of manufacturing same
US5985765A (en) Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings
US5756396A (en) Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JPH06125013A (ja) 半導体装置及びその製造方法
US20020113317A1 (en) A semiconductor device having hydogen diffusion and barrier layers and a method of producing the same
JP2001110745A (ja) 半導体集積回路を製造する方法
JP2001135723A (ja) 半導体装置及びその製造方法
US5759912A (en) Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers
JP3281260B2 (ja) 半導体装置の製造方法
JP2503849B2 (ja) 配線の構造およびその製造方法
US6429116B1 (en) Method of fabricating a slot dual damascene structure without middle stop layer
CN1114942C (zh) 在集成电路中形成接触销且同时平面化衬底表面的方法
JP2001176965A (ja) 半導体装置及びその製造方法
JP3534589B2 (ja) 多層配線装置及びその製造方法
JP3463961B2 (ja) 半導体装置
KR100297901B1 (ko) 고성능집적회로용의저rc다중레벨배선방법
JPH10242269A (ja) 半導体装置の製造方法
JPH04355951A (ja) 半導体装置及びその製造方法
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
JP3065003B2 (ja) 半導体装置及びその製造方法
US6313535B1 (en) Wiring layer of a semiconductor integrated circuit
JP2596848B2 (ja) 半導体装置の製造方法
JPH1084041A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 17