JP2008016464A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008016464A
JP2008016464A JP2006182906A JP2006182906A JP2008016464A JP 2008016464 A JP2008016464 A JP 2008016464A JP 2006182906 A JP2006182906 A JP 2006182906A JP 2006182906 A JP2006182906 A JP 2006182906A JP 2008016464 A JP2008016464 A JP 2008016464A
Authority
JP
Japan
Prior art keywords
film
metal nitride
nitride film
semiconductor device
mim capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006182906A
Other languages
English (en)
Inventor
Shinichiro Hayashi
慎一郎 林
Koichiro Yuki
康一郎 幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006182906A priority Critical patent/JP2008016464A/ja
Publication of JP2008016464A publication Critical patent/JP2008016464A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】膜厚の縮小とキャパシタ容量の増加を実現すると共に、界面反応を抑制してMIMキャパシタの信頼性を向上することを目的とする。
【解決手段】MIMキャパシタ11の少なくとも下部電極をスタッフト結晶構造を有する導電性金属窒化膜6から形成することにより、膜厚の縮小とキャパシタ容量の増加を実現すると共に、界面反応が抑制してMIMキャパシタの信頼性を向上することができる。
【選択図】図1

Description

本発明は、MIM(Metal−Insulator−Metal)キャパシタ、アナログ回路等を有する半導体装置及び半導体装置の製造方法に関するものである。
アナログ系回路を含む半導体装置には、一般に、上部電極と下部電極との間に容量絶縁膜を有するMIMキャパシタが搭載されている。半導体装置の微細化に伴い、MIMキャパシタの薄膜化やそこでの高性能化、さらには製造時の信頼性の向上が要求される。
前記MIMキャパシタは、半導体基板上に配置された層間絶縁膜内に互いに離隔された上部金属配線及び下部金属電極が配置されている。前記上部金属配線、前記下部金属電極、及び前記層間絶縁膜を覆う金属層間絶縁膜を貫いてビアホールが配置され、前記ビアホールは前記下部金属電極を露出させている。前記金属層間絶縁膜内に前記ビアホールの上部を横切る上部金属配線が配置されている。また前記金属層間絶縁膜を貫いて前記少なくとも一つのキャパシタトレンチ領域が配置され、前記下部金属電極を露出させている。前記上部金属配線のグループを埋め込み、前記ビアホールを介して前記下部金属電極に電気的に接続された上部金属配線が配置されている。前記少なくとも一つのキャパシタトレンチ領域の内部面を覆った金属薄膜の内部面を覆う誘電膜が配置され、前記誘電膜によって取り囲まれた前記少なくとも一つのキャパシタトレンチ領域を埋め込む上部金属電極が配置されている(例えば、特許文献1参照)。
前記金属薄膜はTi、Ta、W、TiN、TaN、WN、TiSiN、TaSiN及びWSiNの一群から選択されたいずれか一つである構成を取っている。
特開2005−354080号公報
特許文献1に開示された発明によるMIMキャパシタ及びその製造方法には、前記下部電極や前記上部電極と前記誘電膜との間での界面反応が相変らず存在し、MIMキャパシタの信頼性の劣化が相変わらず起こるという問題点があった。
要するに、界面反応を減らし製造コストの節減でき得るMIMキャパシタ及びその製造方法が切望され、特に前記誘電膜が50nm以下の膜厚領域で膜厚の縮小とともにキャパシタ容量の増加が実現でき、信頼性が高く、実用的なMIMキャパシタ及びその製造方法が切実に要求されている。
本発明の半導体装置及び半導体装置の製造方法は、膜厚の縮小とキャパシタ容量の増加を実現すると共に、界面反応を抑制してMIMキャパシタの信頼性を向上することを目的とする。
上記目的を達成するために、本発明の請求項1記載の半導体装置は、絶縁膜を介して複数層の配線層が形成され、MIMキャパシタが設けられる半導体装置であって、前記MIMキャパシタが、前記配線層の内の1層上に形成されてスタッフト結晶構造を有する導電性金属窒化膜からなる下部電極と、前記下部電極の上に形成される絶縁性金属窒化膜よりなる容量絶縁膜と、前記容量絶縁膜の上に形成される上部電極とを備えることを特徴とする。
請求項2記載の半導体装置は、絶縁膜を介して複数層の配線層が形成され、MIMキャパシタが設けられる半導体装置であって、前記MIMキャパシタが、前記絶縁膜上に形成されてスタッフト結晶構造を有する導電性金属窒化膜からなる下部電極と、前記下部電極の上に形成される絶縁性金属窒化膜よりなる容量絶縁膜と、前記容量絶縁膜の上に形成される上部電極とを備えることを特徴とする。
請求項3記載の半導体装置は、請求項2記載の半導体装置において、前記下部電極が形成された配線層の上層の配線層を用いて前記上部電極が形成されることを特徴とする。
請求項4記載の半導体装置は、請求項1または請求項2または請求項3のいずれかに記載の半導体装置において、前記上部電極がスタッフト結晶構造を有する導電性金属窒化膜からなることを特徴とする。
請求項5記載の半導体装置は、請求項1または請求項2または請求項3または請求項4のいずれかに記載の半導体装置において、前記導電性金属窒化膜は、高融点金属窒化膜の結晶粒界に非金属窒化膜を含有することにより、前記スタッフト結晶構造を構成することを特徴とする。
請求項6記載の半導体装置は、請求項5に記載の半導体装置において、前記導電性金属窒化膜は、A1−xN(但し、xは、0.05≦x≦0.4の関係を満たす)よりなり、前記金属元素Aは、Ti、Ta、W、Zr、Hfの一群から少なくとも一つ選択された高融点金属元素であり、前記金属元素Bは、Al、Si、Ni、Cuの一群から少なくとも一つ選択された非金属元素であることを特徴とする。
請求項7記載の半導体装置は、請求項1または請求項2または請求項3または請求項4または請求項5または請求項6のいずれかに記載の半導体装置において、前記絶縁性窒化膜として、窒化シリコン、窒化アルミニウム、窒化ガリウム一群から少なくとも一つを選択することを特徴とする。
請求項8記載の半導体装置は、請求項1または請求項2または請求項3または請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体装置において、前記上部電極の導電層部がアルミニウム合金、または銅もしくはその合金よりなることを特徴とする。
請求項9記載の半導体装置の製造方法は、絶縁膜を介して1層または複数層の配線層を有する半導体装置のMIMキャパシタを形成するに際し、最上部にスタッフト結晶構造を有する導電性金属窒化膜が形成された第1の配線層を所定の領域に形成する工程と、前記第1の配線層上に絶縁性金属窒化膜よりなる容量絶縁膜を堆積する工程と、前記容量絶縁膜上に導電層を堆積する工程と、前記容量絶縁膜及び前記導電層を選択的にエッチングして前記MIMキャパシタを形成する工程とを有し、前記MIMキャパシタの下部電極として前記導電性金属窒化膜、上部電極として前記導電層を用いることを特徴とする。
請求項10記載の半導体装置の製造方法は、絶縁膜を介して1層または複数層の配線層を有する半導体装置のMIMキャパシタを形成するに際し、前記絶縁膜上にスタッフト結晶構造を有する導電性金属窒化膜を形成する工程と、前記導電性金属窒化膜上に絶縁性金属窒化膜を堆積する工程と、前記絶縁性金属窒化膜を選択的にエッチングして前記MIMキャパシタの容量絶縁膜を形成する工程と、前記容量絶縁膜上及び露出した導電性金属窒化膜上に導電層を堆積する工程と、前記容量絶縁膜及び前記導電層を選択的にエッチングして前記MIMキャパシタ及び前記配線層の内の1層を形成する工程とを有し、前記MIMキャパシタの下部電極として前記導電性金属窒化膜、上部電極として前記導電層を用いることを特徴とする。
請求項11記載の半導体装置の製造方法は、請求項9または請求項10のいずれかに記載の半導体装置の製造方法において、前記上部電極となる導電層がアルミニウム合金、または銅もしくはその合金よりなることを特徴とする。
請求項12記載の半導体装置の製造方法は、請求項9または請求項10または請求項11のいずれかに記載の半導体装置の製造方法において、前記導電性金属窒化膜は、高融点金属窒化膜の結晶粒界に非金属窒化膜を含有することにより、前記スタッフト結晶構造を構成することを特徴とする。
請求項13記載の半導体装置の製造方法は、請求項9または請求項10または請求項11または請求項12のいずれかに記載の半導体装置の製造方法において、前記導電性金属窒化膜は、スパッタ装置により形成され、前記スパッタ装置で使用するスパッタターゲットは高融点金属と非金属を含有した合金よりなり、前記スパッタ装置において基板と前記スパッタターゲットの距離を10cm以上40cm以下とすることにより、前記導電性金属窒化膜をスタッフト結晶構造とすることを特徴とする。
請求項14記載の半導体装置の製造方法は、請求項9または請求項10または請求項11または請求項12または請求項13のいずれかに記載の半導体装置の製造方法において、前記絶縁性窒化膜として、窒化シリコン、窒化アルミニウム、窒化ガリウム一群から少なくとも一つを選択することを特徴とする。
以上により、膜厚の縮小とキャパシタ容量の増加を実現すると共に、界面反応を抑制してMIMキャパシタの信頼性を向上することができる。
以上のように、MIMキャパシタの少なくとも下部電極をスタッフト結晶構造を有する導電性金属窒化膜から形成することにより、膜厚の縮小とキャパシタ容量の増加を実現すると共に、界面反応が抑制してMIMキャパシタの信頼性を向上することができる。
(第1の実施形態)
以下、本発明の第1の実施形態に関わるMIMキャパシタを有する半導体装置及びその製造方法について、図1を参照しながら説明する。
図1は第1の実施形態におけるMIMキャパシタを有する半導体装置の構造を示す断面図である。
第1の実施の形態によると、図1に示すように、基板1上に形成された第1の絶縁膜2の上にバリアメタルとしてTiとTiNからなる積層膜4、AlCu膜5(第1の導電膜)及びスタッフト結晶構造を有する導電性金属窒化膜(第2の導電膜)6が順に積層されてなる電気的に寄与する第1の配線7が形成されている。該第1の配線層7の最上層となる該スタッフト結晶構造を有する導電性金属窒化膜6を下部電極として、絶縁性金属窒化物よりなる容量絶縁膜8、AlCu膜9並びにTiN膜10が順に積層されてなる上部電極から構成されるMIMキャパシタ11が形成されている。
MIMキャパシタ11、第1の配線7を覆うように第2の絶縁膜3が形成されており、該第2の絶縁膜3にW膜が埋め込まれたコンタクト12a及び12bが形成されている。第2の絶縁膜3の上にコンタクト12aを介してMIMキャパシタ11と接続される第2の配線16aが形成されている。また、第2の絶縁膜3の上にコンタクト12bを介して第1の配線7と接続される第2の配線16bが形成されている。
なお、該第2の配線16a及び16bは、バリアメタルとしてTiとTiNからなる積層膜13、AlCu膜14及びTiN膜15が順に積層されてなる電気的に寄与する同一の膜層により形成されている。
以上のように、本実施形態によると、MIMキャパシタ11の下部電極は、スタッフト結晶構造を有する導電性金属窒化膜から形成されており、下部電極と容量絶縁膜との界面反応を抑制できる。すなわち、スタッフト結晶構造は結晶粒界にスタッフィング(詰め物)した構造であるので、金属の相互拡散の経路となる空隙のある結晶粒界が排除でき、界面反応が抑制できるため、MIMキャパシタの信頼性を向上することができる。
また、容量絶縁膜は絶縁性金属窒化膜よりなり、下部電極も導電性金属窒化膜よりなる構成であるので、ともに窒化物である。すなわち、例えばどちらかが酸化物である場合に起こるような、非金属部分の相互拡散による界面反応を抑制して下部電極近傍での低誘電率層の生成を排除できるので、膜厚の縮小によるキャパシタ容量の増加を実現することができる。
(第2の実施形態)
図2は本発明の第2の実施形態におけるMIMキャパシタを有する半導体装置の断面図であり、MIMキャパシタと一般の配線部分を示している。
図2に示すように、基板21上に形成された第1の絶縁膜22の上にバリアメタルとしてTiとTiNからなる積層膜24、AlCu膜25及びTiN膜26が順に積層されてなる電気的に寄与する同一の膜層よりなる第1の配線27a及び27bが形成されている。該第1の配線層27a及び27bを覆うように第2の絶縁膜23が形成されており、該第1の絶縁膜23にはW膜が埋め込まれたコンタクト28a、28b及び28cが形成されている。第2の絶縁膜23及びコンタクト28aの上に、スタッフト結晶構造を有する導電性金属窒化膜(第1の導電膜)29よりなる下部電極、絶縁性金属窒化物よりなる容量絶縁膜30、及びAlCu膜31(第2の導電膜)並びにTiN膜32が順に積層されてなる上部電極から構成されるMIMキャパシタ33aが形成されている。
また、第2の絶縁膜23及びコンタクト28bの上に、スタッフト結晶構造を有する導電性金属窒化膜29、AlCu膜31及びTiN膜32が順に積層されてなる電気的に寄与する第2の配線33b及び33cが形成されている。なお、コンタクト28aは第1の配線27aとMIMキャパシタ33aとを接続しており、コンタクト28bは第1の配線27aと第2の配線33bとを接続しており、コンタクト28cは第1の配線27bと第2の配線33cとを接続している。
MIMキャパシタ33a、第2の配線33b及び33cを覆うように第3の絶縁膜34が形成されており、該第3の絶縁膜34にW膜が埋め込まれたコンタクト35a及び35bが形成されている。第3の絶縁膜34の上にコンタクト35aを介してMIMキャパシタ33aと接続される第3の配線39aが形成されている。また、第3の絶縁膜34の上にコンタクト35bを介して第2の配線33bと接続される第3の配線39bが形成されている。
なお、該第3の配線39a及び39bは、バリアメタルとしてTiとTiNからなる積層膜36、AlCu膜37及びTiN膜38が順に積層されてなる電気的に寄与する同一の膜層により形成されている。
以上のように、本実施形態によると、MIMキャパシタ33aの下部電極は、スタッフト結晶構造を有する導電性金属窒化膜から形成されており、下部電極と容量絶縁膜との界面反応を抑制できる。すなわち、スタッフト結晶構造は結晶粒界にスタッフィング(詰め物)した構造であるので、金属の相互拡散の経路となる空隙のある結晶粒界が排除でき、界面反応が抑制できるため、MIMキャパシタの信頼性を向上することができる。
また、容量絶縁膜は絶縁性金属窒化膜よりなり、下部電極も導電性金属窒化膜よりなる構成であるので、ともに窒化物である。すなわち、例えばどちらかが酸化物である場合に起こるような、非金属部分の相互拡散による界面反応を抑制して下部電極近傍での低誘電率層の生成を排除できるので、膜厚の縮小によるキャパシタ容量の増加を実現することができる。
さらに、MIMキャパシタ33aの上部電極は、チップ内部の集積回路における第3の絶縁膜34で被覆された層内で用いられる配線層を利用して形成されているので、配線を構成する膜とは別に新たな膜を用いて上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、上部電極に相当する膜厚分の段差を低減することができる。
(第3の実施形態)
図3は第3の実施形態におけるMIMキャパシタを有する半導体装置の構造を示す断面図であり、MIMキャパシタとその近辺の一般の配線部分を示している。尚、図3においては、前記図1で示したような同様機能を有する部分については同一符号を用いている。
第3の実施形態によると、図3に示すように、基板1上に形成された第1の絶縁膜2の上にバリアメタルとしてTiとTiNからなる積層膜4、AlCu膜5(第1の導電膜)及びスタッフト結晶構造を有する導電性金属窒化膜(第2の導電膜)6が順に積層されてなる電気的に寄与する第1の配線7が形成されている。該第1の配線層7の最上層となる該スタッフト結晶構造を有する導電性金属窒化膜6を下部電極として、絶縁性金属窒化物よりなる容量絶縁膜8、スタッフト結晶構造を有する導電性金属窒化膜17及びAlCu膜9並びにTiN膜10が順に積層されてなる上部電極から構成されるMIMキャパシタ11が形成されている。
MIMキャパシタ11、第1の配線7を覆うように第2の絶縁膜3が形成されており、該第2の絶縁膜3にW膜が埋め込まれたコンタクト12a及び12bが形成されている。第2の絶縁膜3の上にコンタクト12aを介してMIMキャパシタ11と接続される第2の配線16aが形成されている。また、第2の絶縁膜3の上にコンタクト12bを介して第1の配線7と接続される第2の配線16bが形成されている。
なお、該第2の配線16a及び16bは、バリアメタルとしてTiとTiNからなる積層膜13、AlCu膜14及びTiN膜15が順に積層されてなる電気的に寄与する同一の膜層により形成されている。
以上のように、本実施形態によると、MIMキャパシタ11の下部電極と上部電極は、ともにスタッフト結晶構造を有する導電性金属窒化膜から形成されており、下部電極及び上部電極と容量絶縁膜との両方の界面反応を抑制できる。すなわち、スタッフト結晶構造は結晶粒界にスタッフィング(詰め物)した構造であるので、金属の相互拡散の経路となる空隙のある結晶粒界が排除でき、界面反応が抑制できるため、MIMキャパシタの信頼性を向上することができる。
また、容量絶縁膜は絶縁性金属窒化膜よりなり、下部電極も導電性金属窒化膜よりなる構成であるので、ともに窒化物である。すなわち、例えばどちらかが酸化物である場合に起こるような、非金属部分の相互拡散による界面反応を抑制して下部電極近傍での低誘電率層の生成を排除できるので、膜厚の縮小によるキャパシタ容量の増加を実現することができる。
さらに、第3の実施形態では、第1の実施形態に比較して、上部電極もスタッフト結晶構造を有する導電性金属窒化膜から形成されており、MIMキャパシタ形成後の熱処理や応力が負荷されるプロセスにおいて上部電極近傍での低誘電率層の生成も排除でき、MIMキャパシタの劣化が発生しない。
(第4の実施形態)
図4は第4の実施形態におけるMIMキャパシタを有する半導体装置の構造を示す断面図であり、MIMキャパシタとその近辺の一般の配線部分を示している。尚、図4においては、前記図2で示したような同様機能を有する部分については同一符号を用いている。
図4に示すように、基板21上に形成された第1の絶縁膜22の上にバリアメタルとしてTiとTiNからなる積層膜24、AlCu膜25及びTiN膜26が順に積層されてなる電気的に寄与する同一の膜層よりなる第1の配線27a及び27bが形成されている。該第1の配線層27a及び27bを覆うように第2の絶縁膜23が形成されており、該第1の絶縁膜23にはW膜が埋め込まれたコンタクト28a、28b及び28cが形成されている。第2の絶縁膜23及びコンタクト28aの上に、スタッフト結晶構造を有する導電性金属窒化膜(第1の導電膜)29よりなる下部電極、絶縁性金属窒化物よりなる容量絶縁膜30、スタッフト結晶構造を有する導電性金属窒化膜40及びAlCu膜31(第2の導電膜)並びにTiN膜32が順に積層されてなる上部電極から構成されるMIMキャパシタ33aが形成されている。
また、第2の絶縁膜23及びコンタクト28bの上に、スタッフト結晶構造を有する導電性金属窒化物40、AlCu膜31及びTiN膜32が順に積層されてなる電気的に寄与する第2の配線33b及び33cが形成されている。なお、コンタクト28aは第1の配線27aとMIMキャパシタ33aとを接続しており、コンタクト28bは第1の配線27aと第2の配線33bとを接続しており、コンタクト28cは第1の配線27bと第2の配線33cとを接続している。
MIMキャパシタ33a、第2の配線33b及び33cを覆うように第3の絶縁膜34が形成されており、該第3の絶縁膜34にW膜が埋め込まれたコンタクト35a及び35bが形成されている。第3の絶縁膜34の上にコンタクト35aを介してMIMキャパシタ33aと接続される第3の配線39aが形成されている。また、第3の絶縁膜34の上にコンタクト35bを介して第2の配線33bと接続される第3の配線39bが形成されている。
なお、該第3の配線39a及び39bは、バリアメタルとしてTiとTiNからなる積層膜36、AlCu膜37及びTiN膜38が順に積層されてなる電気的に寄与する同一の膜層により形成されている。
以上のように、本実施形態によると、MIMキャパシタ33aの下部電極と上部電極は、スタッフト結晶構造を有する導電性金属窒化膜から形成されており、下部電極及び上部電極と容量絶縁膜との界面反応を抑制できる。すなわち、スタッフト結晶構造は結晶粒界にスタッフィング(詰め物)した構造であるので、金属の相互拡散の経路となる空隙のある結晶粒界が排除でき、界面反応が抑制できるため、MIMキャパシタの信頼性を向上することができる。
また、容量絶縁膜は絶縁性金属窒化膜よりなり、下部電極及び上部電極も導電性金属窒化膜よりなる構成であるので、ともに窒化物である。すなわち、例えばどちらかが酸化物である場合に起こるような、非金属部分の相互拡散による界面反応を抑制して下部電極近傍での低誘電率層の生成を排除できるので、膜厚の縮小によるキャパシタ容量の増加を実現することができる。
さらに、MIMキャパシタ33aの上部電極は、チップ内部の集積回路における第3の絶縁膜34で被覆された層内で用いられる配線層を利用して形成されているので、配線を構成する膜とは別に新たな膜を用いて上部電極を形成する必要がなくなる。このため、微細素子を有する高集積半導体装置において、上部電極に相当する膜厚分の段差を低減することができる。
さらに、第4の実施形態では、第2の実施形態に比較して、上部電極もスタッフト結晶構造を有する導電性金属窒化膜から形成されており、MIMキャパシタ形成後の熱処理や応力が負荷されるプロセスにおいて上部電極近傍での低誘電率層の生成も排除でき、MIMキャパシタの劣化が発生しない。
加えて、第2の配線33b、33cの下層はスタッフト結晶構造を有する導電性金属窒化膜から形成されており、熱的安定性や応力安定性が増すため、エレクトロマイグレーションやストレスマイグレーション耐性が向上する。
(第5の実施形態)
図5(a)〜(d)は第5の実施形態におけるMIMキャパシタを有する半導体装置の製造方法を示す工程断面図であり、特に、前記図1や図3に示したようなMIMキャパシタを含む半導体装置の製造方法を示している。尚、図5においては、前記図1で示したような同様機能を有する部分については同一符号を用いている。
まず、図5(a)に示すように、半導体基板1上に形成された第1の絶縁膜2の上に、バリアメタルとしてTiとTiNからなる積層膜4、AlCu膜5(第1の導電層)及びスタッフト結晶構造を有する導電性金属窒化膜6(第2の導電膜)として膜厚が50nmであるTi0.75Al0.25N膜、が順に積層されてなる第1の導電層7’が形成されている。
該スタッフト結晶構造を有する導電性金属窒化膜6は、ロングスロースパッタ法により、所望の組成を有するTiとAlの合金からなるスパッタターゲットを使用して、スパッタガスとしてアルゴンと窒素を使用し、基板1と該スパッタターゲットの距離を30cmにして、スパッタ圧力を0.3Paとし、膜厚が50nmであるTi0.75Al0.25N膜として堆積する。このようにして、スパッタ時間と形成された膜厚が比例する関係となり、いわゆるインキュベーション時間がなく、制御性に優れ、工業的に使用することができるスパッタが可能となる。
その上に、図5(b)に示すように、レジストパターン18をマスクにして、スタッフト結晶構造を有する導電性金属窒化膜(Ti0.75Al0.25N膜)6、AlCu膜5、Ti及びTiNからなる積層膜4を選択的にドライエッチングすることにより、第1の配線層7と、その一部としてMIMキャパシタの下部電極となる導電性金属窒化膜6を形成する。
次に、図5(c)に示すように、アッシングと洗浄技術とによりレジストパターン18を除去した後に、基板温度350℃でモノシラン及びNOガスからなる雰囲気下で、CVD法によりスタッフト結晶構造を有する導電性金属窒化膜6の上に膜厚が40nmである窒化シリコン膜からなる容量絶縁膜8を堆積する。さらに、スパッタ法により所望の組成を有するAlとCuの合金からなるスパッタターゲットを使用して、スパッタガスとしてアルゴンを使用し、基板1と該スパッタターゲットの距離を3cmにして、スパッタ圧力を3Paとし、膜厚が100nmであるAlCu膜9を堆積する。その後、AlCu膜9上に膜厚が50nmであるTiN膜10を堆積する。
次に、図5(a)〜(b)と同様にして、MIMキャパシタを形成する領域(第1の領域)にTiN膜10、AlCu膜9、窒化シリコン膜8を選択的にパターニングすることにより、MIMキャパシタ11を形成する。
最後に、図5(d)に示すように、第2の絶縁膜2の上に、MIMキャパシタ11を覆うように表面が平坦化された第3の絶縁膜3を形成する。そして、第3の絶縁膜3にコンタクトホールを形成した後、該コンタクトホールにW膜を埋め込んでコンタクト12a及び12bを形成する。その後、第3の絶縁膜3及びコンタクト12a及び12bの上に第2の配線16a及び16bを形成する。
なお、該第2の配線16a及び16bは、バリアメタルとしてTiとTiNからなる積層膜13、AlCu膜14及びTiN膜15が順に積層されてなる電気的に寄与する同一の膜層により形成されている。
以上のようにして完成したMIMキャパシタ11を構成する下部電極はスタッフト結晶構造を有する導電性金属窒化膜(Ti0.75Al0.25N膜)6よりなり、上部電極はAlCu膜9とTiN膜10との積層膜よりなる。また、下部電極は第1の配線7の最上層を兼ねているため、上部電極及び下部電極へ電圧を印加することができる。
以上のように、本実施形態によると、MIMキャパシタ11の下部電極は、スタッフト結晶構造を有する導電性金属窒化膜から形成されており、下部電極と容量絶縁膜との界面反応を抑制できる。すなわち、スタッフト結晶構造は結晶粒界にスタッフィング(詰め物)した構造であるので、金属の相互拡散の経路となる空隙のある結晶粒界が排除でき、界面反応が抑制できるため、MIMキャパシタの信頼性を向上することができる。また、容量絶縁膜は絶縁性金属窒化膜よりなり、下部電極も導電性金属窒化膜よりなる構成であるので、ともに窒化物である。すなわち、例えばどちらかが酸化物である場合に起こるような、非金属部分の相互拡散による界面反応を抑制して下部電極近傍での低誘電率層の生成を排除できるので、膜厚の縮小によるキャパシタ容量の増加を実現することができる。
さらに、第3の実施形態のように上部電極もスタッフト結晶構造を有する導電性金属窒化膜から形成すれば、MIMキャパシタ形成後の熱処理や応力が負荷されるプロセスにおいて上部電極近傍での低誘電率層の生成も排除でき、MIMキャパシタの劣化が発生しない。
(第6の実施形態)
図6(a)〜(c)及び図7(a)〜(b)は第6の実施形態におけるMIMキャパシタを有する半導体装置の製造方法を示す工程断面図であり、特に、前記図2や図4に示したようなMIMキャパシタを含む半導体装置の製造方法を示している。尚、図6においては、前記図2で示したような同様機能を有する部分については同一符号を用いている。
まず、図6(a)に示すように、半導体基板21上に形成された第1の絶縁膜22の上に、バリアメタルとしてTiとTiNからなる積層膜24、AlCu膜25及びTiN膜26が順に積層されてなる電気的に寄与する同一の膜層よりなる第1の配線27a及び27bが形成されている。第1の配線27a及び27bを形成した後、該第1の配線27a及び27bを覆うように表面が平坦化された第2の絶縁膜23を形成する。次に、該第2の絶縁膜23に第1の配線27a及び27bの上面と連通するコンタクトホールとを形成した後、該コンタクトホールにW膜を埋め込んでコンタクト28a及び28b並びに28cを形成する。
次に、図6(b)に示すように、第2の絶縁膜23及びコンタクト28a、28b並びに28cの上に、ロングスロースパッタ法により、所望の組成を有するTiとAlの合金からなるスパッタターゲットを使用して、スパッタガスとしてアルゴンと窒素を使用し、ロングスロースパッタ装置内に配置された基板21と該スパッタターゲットの距離を30cmにして、スパッタ圧力を0.3Paとし、スタッフト結晶構造を有する導電性金属窒化膜29(第1の導電膜)として膜厚が50nmであるTi0.75Al0.25N膜を堆積する。このようにして、スパッタ時間と形成された膜厚が比例する関係となり、いわゆるインキュベーション時間がなく、制御性に優れ、工業的に使用することができるスパッタが可能となる。
さらに、基板温度350℃でモノシラン及びNOガスからなる雰囲気下で、CVD法によりスタッフト結晶構造を有する導電性金属窒化膜29の上に、絶縁性窒化膜からなる容量絶縁膜30となる膜厚が40nmである窒化シリコン膜(容量絶縁膜)を堆積する。そして、窒化シリコン膜の上であって且つMIMキャパシタを形成する領域(第1の領域)にレジストパターン41を形成した後、レジストパターン41をマスクにしてCFとCHFとからなる混合ガスを用いて窒化シリコン膜を選択的にドライエッチングして絶縁性窒化膜からなる容量絶縁膜30を形成する。
そして、図6(c)に示すように、アッシングと洗浄技術とによりレジストパターン41を除去した後、スパッタ法によりスタッフト結晶構造を有する導電性金属窒化膜29及び絶縁性窒化膜からなる容量絶縁膜30の上に膜厚が400nmであるAlCu膜31(第2の導電膜)を堆積する。その後、AlCu膜31上に膜厚が50nmであるTiN膜32を順次堆積してなる第2の配線33’を形成する。
次に、TiN膜32の上であって且つ配線を形成する領域(第2の領域)とTiN膜32の上であって且つMIMキャパシタを形成する領域であって下方に絶縁性窒化膜からなる容量絶縁膜30が存在する領域とにレジストパターン42を形成する。
そして、図6(d)に示すように、レジストパターン42をマスクにしてTiN膜32 、AlCu膜31、窒化シリコン膜30及びスタッフト結晶構造を有する導電性金属窒化膜(Ti0.75Al0.25N膜)29を選択的にドライエッチングすることにより、MIMキャパシタ33a及び第2の配線33b及び33cを形成する。
さらに、第2の絶縁膜23の上に、MIMキャパシタ33a及び第2の配線33b及び33cを覆うように表面が平坦化された第3の絶縁膜34を形成する。そして、第3の絶縁膜34にコンタクトホールを形成した後、該コンタクトホールにW膜を埋め込んでコンタクト35a及び35bを形成する。
最後に、図6(e)に示すように、第3の絶縁膜34及びコンタクト35a及び35bの上に第3の配線39a及び39bを形成する。該第3の配線39a及び39bは、バリアメタルとしてTiとTiNからなる積層膜36、AlCu膜37及びTiN膜38が順に積層されてなる電気的に寄与する同一の膜層により形成されている。
以上のようにして完成したMIMキャパシタ33aを構成する下部電極はスタッフト結晶構造を有する導電性金属窒化膜(Ti0.75Al0.25N膜)29よりなり、上部電極はAlCu膜31とTiN膜32との積層膜よりなる。また、下部電極はコンタクト28aを介して第1の配線27aに接続されると共に、上部電極は第3の配線39aに接続される。このため、上部電極及び下部電極へ電圧を印加することができる。
以上のように、本実施形態によると、MIMキャパシタ33aの下部電極は、スタッフト結晶構造を有する導電性金属窒化膜から形成されており、下部電極と容量絶縁膜との界面反応を抑制できる。すなわち、スタッフト結晶構造は結晶粒界にスタッフィング(詰め物)した構造であるので、金属の相互拡散の経路となる空隙のある結晶粒界が排除でき、界面反応が抑制できるため、MIMキャパシタの信頼性を向上することができる。
また、容量絶縁膜は絶縁性金属窒化膜よりなり、下部電極も導電性金属窒化膜よりなる構成であるので、ともに窒化物である。すなわち、例えばどちらかが酸化物である場合に起こるような、非金属部分の相互拡散による界面反応を抑制して下部電極近傍での低誘電率層の生成を排除できるので、膜厚の縮小によるキャパシタ容量の増加を実現することができる。
また、本実施形態によると、チップ内部の集積回路における第3の絶縁膜34で被覆された層内で用いられる配線を製造する工程を利用してスタッフト結晶構造を有する導電性金属窒化膜(Ti0.75Al0.25N膜)29、AlCu膜31及びTiN膜32を形成する工程に加えて、絶縁性窒化膜からなる容量絶縁膜30としての窒化シリコン膜を形成する工程を追加するだけでMIMキャパシタ33aを形成することができる。従って、コンタクトホールにW膜を埋め込んでコンタクトを形成する必要がある高密度微細素子に対応した半導体装置を製造する工程数を削減することができると共に製造コストを低減することができる。
さらに、第4の実施形態のように上部電極もスタッフト結晶構造を有する導電性金属窒化膜、例えばTi0.75Al0.25N膜やTa0.7Si0.3N膜から形成すれば、MIMキャパシタ形成後の熱処理や応力が負荷されるプロセスにおいて上部電極近傍での低誘電率層の生成も排除でき、MIMキャパシタの劣化が発生せず、第2の配線33b、33cの下層はスタッフト結晶構造を有する導電性金属窒化膜から形成されており、熱的安定性や応力安定性が増すため、エレクトロマイグレーションやストレスマイグレーション耐性が向上する。
(第7の実施形態)
図8は第7の実施形態における半導体装置の製造方法のロングスロースパッタ条件を示す図であり、特にスタッフト結晶構造を有する導電性金属窒化膜を製造するロングスロースパッタを使用する際に好適な条件を示す図である。また、図9は第7の実施形態における半導体装置の製造方法を用いた場合の容量特性を示す図であり、該好適な条件により製造されたMIMキャパシタでの容量特性を示す図である。さらに、図10は第7の実施形態における半導体装置の製造方法を用いた場合の導電性金属窒化膜の組成と容量特性の関係を示す図であり、該好適な条件により製造された、スタッフトバリア結晶構造を有する導電性金属窒化膜の組成を変えたときのMIMキャパシタでの容量特性を示す図である。
図8では、前記の本発明の第5から6の実施形態に係る半導体装置の製造方法で使用した、ロングスロースパッタ条件のうち、スパッタ圧力を0.3Paとし、基板とスパッタターゲットの距離を変えて、MIMキャパシタの容量特性を測定した。図9では、ロングスロースパッタ条件を好適な条件で製造した時の、MIMキャパシタの容量絶縁膜の膜厚を変えて、MIMキャパシタの容量特性を測定した。
上記測定したMIMキャパシタは1辺が5μmの四角形状であり、面積総和が1mmとなるように4万個のアレイ状とした。また、MIMキャパシタの膜厚は40nmとし、印加した電圧は3.6Vである。
図8から分かるように、基板とスパッタターゲットの距離が相対的に長くなり、ロングスロースパッタ条件となって、MIMキャパシタの容量特性が向上することがわかる。好適な条件としては、スパッタレートのトレードオフの関係で決まり、ロングスロースパッタが安定して使用できる条件は最大値の概80%であるので、基板とスパッタターゲットの距離は10cm以上40cm以下であることが分かる。同様にして基板とスパッタターゲットの距離を30cmにしたときのスパッタ圧力を変えてMIMキャパシタの容量特性を評価した。その結果、同様に0.1Pa以上1Pa以下が好ましいことが分かった。
図9は上記ロングスロースパッタ条件が好適な一条件下、基板とスパッタターゲットの距離が30cmであり、スパッタ圧力が0.3Paで、MIMキャパシタの容量絶縁膜の膜厚を変えたときの結果である。図9から分かるように、本発明の第7の実施形態による、スタッフトバリア結晶構造を有する導電性金属窒化膜を使用することにより、容量絶縁膜が50nm以下のMIMキャパシタも実用でき、10nmまで実用可能であることが分かる。
図10は上記ロングスロースパッタ条件が好適な一条件下、基板とスパッタターゲットの距離が30cmであり、スパッタ圧力が0.3Paで、MIMキャパシタのスタッフト結晶構造を有する絶縁性窒化膜の組成を変えたときの結果である。図10から分かるように、本発明の第7の実施形態による、スタッフト結晶構造を有する導電性金属窒化膜を使用することにより、x値が0.05以上0.4以下とすることにより、実用的なMIMキャパシタが製造できることが分かる。
前記第1〜第7の各実施形態においては、スタッフト結晶構造を有する導電性金属窒化膜として、Ti1−xAlNやTa1−xSiN膜等の、高融点金属窒化膜の結晶粒界に非金属窒化膜を含有する構成を使用して説明したが、該導電性金属窒化膜は、A1−xN(但し、xは、0.05≦x≦0.4の関係を満たす)よりなり、該金属元素Aは、Ti、Ta、W、Zr、Hfの一群から少なくとも一つ選択された高融点金属元素であり、該金属元素Bは、Al、Si、Ni、Cuの一群から少なくとも一つ選択された非金属元素であればよい。
また、前記第1〜第7の各実施形態においては、上部電極や下部電極にスタッフト結晶構造を有する導電性金属窒化膜として、Ti1−xAlNやTa1−xSiN膜等の、高融点金属窒化膜の結晶粒界に非金属窒化膜を含有する構成を使用して説明したが、該上部電極と下部電極に使用する該導電性金属窒化膜は、同一材料同一組成でも、同一材料異なる組成でも、異なる材料でもよい。特に異なる材料を使用した場合は、MIMキャパシタ形成後の熱処理や応力が負荷されるプロセスにおいて、形状変化が上下で同一方向に助長して発生する効果も排除でき、熱的安定性や応力安定性が増すため、エレクトロマイグレーションやストレスマイグレーション耐性が向上する。
また、前記第1〜第7の各実施形態においては、絶縁性窒化膜からなる容量絶縁膜として窒化シリコンや窒化アルミニウムを用いて説明したが、窒化ガリウムでもよい。
また、上部電極となる導電膜としてAlCu膜を例に説明したが、アルミニウム合金、または銅もしくはその合金を用いることもできる。
さらに、前記第1〜第7の各実施形態においては、バリアメタル膜の材料としてTiN膜又はTiN膜及びTi膜よりなる積層膜を用いたが、これに限定されるものではなく本発明の実施形態に適合するような、Ti膜、W膜、Ta膜等の高融点金属膜、高融点金属シリサイド膜、高融点金属炭化物膜も好適であるので、これらの材料を単体として又は絶縁膜に対する密着層であるTi膜等と組み合わせて使用することもできる。
また、半導体装置の配線層数も任意である。
本発明の半導体装置及び半導体装置の製造方法は、膜厚の縮小とキャパシタ容量の増加を実現すると共に、界面反応を抑制してMIMキャパシタの信頼性を向上することができ、MIMキャパシタ、アナログ回路等を有する半導体装置及び半導体装置の製造方法等に有用である。
第1の実施形態におけるMIMキャパシタを有する半導体装置の構造を示す断面図 第2の実施形態におけるMIMキャパシタを有する半導体装置の構造を示す断面図 第3の実施形態におけるMIMキャパシタを有する半導体装置の構造を示す断面図 第4の実施形態におけるMIMキャパシタを有する半導体装置の構造を示す断面図 第5の実施形態におけるMIMキャパシタを有する半導体装置の製造方法を示す工程断面図 第6の実施形態におけるMIMキャパシタを有する半導体装置の製造方法を示す工程断面図 第6の実施形態におけるMIMキャパシタを有する半導体装置の製造方法を示す工程断面図 第7の実施形態における半導体装置の製造方法のロングスロースパッタ条件を示す図 第7の実施形態における半導体装置の製造方法を用いた場合の容量特性を示す図 第7の実施形態における半導体装置の製造方法を用いた場合の導電性金属窒化膜の組成と容量特性の関係を示す図
符号の説明
1、21 基板
2、22 第1の絶縁膜
3、23 第2の絶縁膜
4、24 積層膜
5、25 AlCu膜
6、29、17、40 スタッフト結晶構造を有する導電性金属窒化膜
7、7’、27a、27b 第1の配線
8、30 絶縁性窒化膜からなる容量絶縁膜
9 AlCu膜
10 TiN膜
11、33a MIMキャパシタ
12a、12b、28a、28b、28c、35a、35b コンタクト
13、36 積層膜
14、37 AlCu膜
15、38 TiN膜
18、41,42 レジストパターン
16a、16b、33’33b、33c 第2の配線
26 TiN膜
31 AlCu膜
32 TiN膜
34 第3の絶縁膜
39a、39b 第3の配線

Claims (14)

  1. 絶縁膜を介して複数層の配線層が形成され、MIMキャパシタが設けられる半導体装置であって、
    前記MIMキャパシタが、
    前記配線層の内の1層上に形成されてスタッフト結晶構造を有する導電性金属窒化膜からなる下部電極と、
    前記下部電極の上に形成される絶縁性金属窒化膜よりなる容量絶縁膜と、
    前記容量絶縁膜の上に形成される上部電極と
    を備えることを特徴とする半導体装置。
  2. 絶縁膜を介して複数層の配線層が形成され、MIMキャパシタが設けられる半導体装置であって、
    前記MIMキャパシタが、
    前記絶縁膜上に形成されてスタッフト結晶構造を有する導電性金属窒化膜からなる下部電極と、
    前記下部電極の上に形成される絶縁性金属窒化膜よりなる容量絶縁膜と、
    前記容量絶縁膜の上に形成される上部電極と
    を備えることを特徴とする半導体装置。
  3. 前記下部電極が形成された配線層の上層の配線層を用いて前記上部電極が形成されることを特徴とする請求項2記載の半導体装置。
  4. 前記上部電極がスタッフト結晶構造を有する導電性金属窒化膜からなることを特徴とする請求項1または請求項2または請求項3のいずれかに記載の半導体装置。
  5. 前記導電性金属窒化膜は、高融点金属窒化膜の結晶粒界に非金属窒化膜を含有することにより、前記スタッフト結晶構造を構成することを特徴とする請求項1または請求項2または請求項3または請求項4のいずれかに記載の半導体装置。
  6. 前記導電性金属窒化膜は、A1−xN(但し、xは、0.05≦x≦0.4の関係を満たす)よりなり、
    前記金属元素Aは、Ti、Ta、W、Zr、Hfの一群から少なくとも一つ選択された高融点金属元素であり、
    前記金属元素Bは、Al、Si、Ni、Cuの一群から少なくとも一つ選択された非金属元素であることを特徴とする請求項5に記載の半導体装置。
  7. 前記絶縁性窒化膜として、窒化シリコン、窒化アルミニウム、窒化ガリウム一群から少なくとも一つを選択することを特徴とする請求項1または請求項2または請求項3または請求項4または請求項5または請求項6のいずれかに記載の半導体装置。
  8. 前記上部電極の導電層部がアルミニウム合金、または銅もしくはその合金よりなることを特徴とする請求項1または請求項2または請求項3または請求項4または請求項5または請求項6または請求項7のいずれかに記載の半導体装置。
  9. 絶縁膜を介して1層または複数層の配線層を有する半導体装置のMIMキャパシタを形成するに際し、
    最上部にスタッフト結晶構造を有する導電性金属窒化膜が形成された第1の配線層を所定の領域に形成する工程と、
    前記第1の配線層上に絶縁性金属窒化膜よりなる容量絶縁膜を堆積する工程と、
    前記容量絶縁膜上に導電層を堆積する工程と、
    前記容量絶縁膜及び前記導電層を選択的にエッチングして前記MIMキャパシタを形成する工程と
    を有し、前記MIMキャパシタの下部電極として前記導電性金属窒化膜、上部電極として前記導電層を用いることを特徴とする半導体装置の製造方法。
  10. 絶縁膜を介して1層または複数層の配線層を有する半導体装置のMIMキャパシタを形成するに際し、
    前記絶縁膜上にスタッフト結晶構造を有する導電性金属窒化膜を形成する工程と、
    前記導電性金属窒化膜上に絶縁性金属窒化膜を堆積する工程と、
    前記絶縁性金属窒化膜を選択的にエッチングして前記MIMキャパシタの容量絶縁膜を形成する工程と、
    前記容量絶縁膜上及び露出した導電性金属窒化膜上に導電層を堆積する工程と、
    前記容量絶縁膜及び前記導電層を選択的にエッチングして前記MIMキャパシタ及び前記配線層の内の1層を形成する工程と
    を有し、前記MIMキャパシタの下部電極として前記導電性金属窒化膜、上部電極として前記導電層を用いることを特徴とする半導体装置の製造方法。
  11. 前記上部電極となる導電層がアルミニウム合金、または銅もしくはその合金よりなることを特徴とする請求項9または請求項10のいずれかに記載の半導体装置の製造方法。
  12. 前記導電性金属窒化膜は、高融点金属窒化膜の結晶粒界に非金属窒化膜を含有することにより、前記スタッフト結晶構造を構成することを特徴とする請求項9または請求項10または請求項11のいずれかに記載の半導体装置の製造方法。
  13. 前記導電性金属窒化膜は、スパッタ装置により形成され、前記スパッタ装置で使用するスパッタターゲットは高融点金属と非金属を含有した合金よりなり、前記スパッタ装置において基板と前記スパッタターゲットの距離を10cm以上40cm以下とすることにより、前記導電性金属窒化膜をスタッフト結晶構造とすることを特徴とする請求項9または請求項10または請求項11または請求項12のいずれかに記載の半導体装置の製造方法。
  14. 前記絶縁性窒化膜として、窒化シリコン、窒化アルミニウム、窒化ガリウム一群から少なくとも一つを選択することを特徴とする請求項9または請求項10または請求項11または請求項12または請求項13のいずれかに記載の半導体装置の製造方法。
JP2006182906A 2006-07-03 2006-07-03 半導体装置及び半導体装置の製造方法 Pending JP2008016464A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006182906A JP2008016464A (ja) 2006-07-03 2006-07-03 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006182906A JP2008016464A (ja) 2006-07-03 2006-07-03 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008016464A true JP2008016464A (ja) 2008-01-24

Family

ID=39073235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006182906A Pending JP2008016464A (ja) 2006-07-03 2006-07-03 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008016464A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680599B2 (en) 2010-08-27 2014-03-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
WO2014051761A1 (en) * 2012-09-28 2014-04-03 Intel Corporation High breakdown voltage iii-n depletion mode mos capacitors
CN108123038A (zh) * 2017-12-15 2018-06-05 深圳市晶特智造科技有限公司 Mim电容器及其制作方法
US10134727B2 (en) 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680599B2 (en) 2010-08-27 2014-03-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
WO2014051761A1 (en) * 2012-09-28 2014-04-03 Intel Corporation High breakdown voltage iii-n depletion mode mos capacitors
CN104584217A (zh) * 2012-09-28 2015-04-29 英特尔公司 高击穿电压ⅲ-n耗尽型mos电容器
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
CN104584217B (zh) * 2012-09-28 2017-05-03 英特尔公司 高击穿电压ⅲ‑n耗尽型mos电容器
US10134727B2 (en) 2012-09-28 2018-11-20 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
CN108123038A (zh) * 2017-12-15 2018-06-05 深圳市晶特智造科技有限公司 Mim电容器及其制作方法

Similar Documents

Publication Publication Date Title
US7675175B2 (en) Semiconductor device having isolated pockets of insulation in conductive seal ring
WO2009104233A1 (ja) 半導体装置及びその製造方法
KR100773256B1 (ko) 평행한 커패시터들에 대한 스택형 구조 및 제조 방법
JP2004343125A (ja) 金属配線及び金属抵抗を含む半導体素子並びにその製造方法
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
TWI469257B (zh) 形成具有電容器及通孔接觸之半導體設備的方法
CN107452714A (zh) 形成低电阻率贵金属互连的装置及方法
US10256183B2 (en) MIMCAP structure in a semiconductor device package
JP4878434B2 (ja) 半導体装置およびその製造方法
JP2008016464A (ja) 半導体装置及び半導体装置の製造方法
US7830019B2 (en) Via bottom contact and method of manufacturing same
JP2004214617A (ja) 金属−絶縁体−金属キャパシターの製造方法
JP2005116788A (ja) 半導体装置
JP2008010551A (ja) 半導体装置およびその製造方法
JP2007129030A (ja) 半導体装置及びその製造方法
JP2011061005A (ja) 電子デバイス
JP2006228977A (ja) 半導体装置及び半導体装置の製造方法
JP5461128B2 (ja) スタック型mimキャパシタおよびその製造方法
CN100424868C (zh) 半导体装置及其制造方法
JP2004172337A (ja) 半導体装置およびその製造方法
KR100808794B1 (ko) 반도체 소자의 제조 방법
JP5394291B2 (ja) スタック型抵抗素子およびその製造方法
JP5326386B2 (ja) 半導体装置およびその製造方法
JP2006073635A (ja) 半導体装置およびその製造方法
JP2005251938A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430