JP5461128B2 - スタック型mimキャパシタおよびその製造方法 - Google Patents
スタック型mimキャパシタおよびその製造方法 Download PDFInfo
- Publication number
- JP5461128B2 JP5461128B2 JP2009216882A JP2009216882A JP5461128B2 JP 5461128 B2 JP5461128 B2 JP 5461128B2 JP 2009216882 A JP2009216882 A JP 2009216882A JP 2009216882 A JP2009216882 A JP 2009216882A JP 5461128 B2 JP5461128 B2 JP 5461128B2
- Authority
- JP
- Japan
- Prior art keywords
- mim
- hole
- electrode
- holes
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
このスタック型MIMキャパシタの製造方法によれば、平坦性の確保が困難となる上層に向かうほど誘電体膜が厚く形成される。これにより。各MIM電極間の幅が大きくなり、各MIM電極間における短絡を抑えることができるようなスタック型MIM構造を形成することが可能となる。
まずは、図1を参照して、本発明に係るスタック型MIMキャパシタ10の構造について説明する。図1は、本発明に係るスタック型MIMキャパシタ10の構造を示す断面図であり、図2はスタック型MIMキャパシタ10の引き出し電極18A,18Bの構造を示す上面図であり、図3はスタック型MIMキャパシタ10のスタック型MIM構造を示す模式図である。
次に、図4を参照して、本発明の第1実施形態に係るスタック型MIMキャパシタ10の製造方法について説明する。図4は、本発明の第1実施形態に係るスタック型MIMキャパシタ10を製造する各工程におけるスタック型MIMキャパシタ10の構造を示す断面図である。
次に、図5を参照して、本発明の第2実施形態に係るスタック型MIMキャパシタ20の製造方法について説明する。図5は、本発明の第2実施形態に係るスタック型MIMキャパシタ20の製造方法を示す模式図である。
次に、図6を参照して、本発明の第3実施形態に係るスタック型MIMキャパシタ30の製造方法について説明する。図6は、本発明の第3実施形態に係るスタック型MIMキャパシタ30の製造方法を示す模式図である。
(まとめ)
従来のスタック型MIMキャパシタの製造方法では、MIM電極のマスクおよびスルーホール形成用マスクがそれぞれスタック型MIMキャパシタの層数分必要であった。これに対して、本発明によれば、スタック型MIMキャパシタの層の数に限らず、MIM電極のマスクが2パターン、スルーホール形成用マスクが1パターン、引き出し用電極マスクが1パターン、計4パターンのマスクでよく、単層MIMキャパシタを製造するのに必要なマスク数と同じマスク数で複数層のスタック型MIM構造を有するスタック型MIMキャパシタを形成することができる。
11 半導体基板
12 保護膜
13A,13B MIM電極
14 誘電体膜
15 小空孔
16 大空孔
17A,17B スルーホール
18A,18B 引き出し用電極
19 層間絶縁膜
Claims (12)
- 複数の大空孔と複数の小空孔とを有する第1のパターン形状の複数の第1のMIM電極と、複数の大空孔と複数の小空孔とを有し、前記第1のパターン形状とは異なる第2のパターン形状の複数の第2のMIM電極とが、誘電体膜を介して交互に積層され、前記第1のMIM電極の前記大空孔の中心位置と前記第2のMIM電極の前記小空孔の中心位置とが同一であり、前記第1のMIM電極の前記小空孔の中心位置と前記第2のMIM電極の前記大空孔の中心位置と同一であり、径が前記大空孔の径よりも小さくかつ前記小空孔の径以上であるスルーホールが前記大空孔、前記小空孔の中心位置に形成されることを特徴とするスタック型MIMキャパシタ。
- 前記誘電体膜は、上層に向かうほど厚く形成されることを特徴とする請求項1記載のスタック型MIMキャパシタ。
- 前記第1および第2のMIM電極は、タングステンまたはタングステン合金を用いて形成されることを特徴とする請求項1または2記載のスタック型MIMキャパシタ。
- 前記スルーホールの最上部もしくは最下部、または任意の第1、第2のMIM電極の位置で接続される引き出し用電極が形成されることを特徴とする請求項1〜3のいずれか1項に記載のスタック型MIMキャパシタ。
- 複数の大空孔と複数の小空孔とを有する第1のパターン形状の複数の第1のMIM電極と、複数の大空孔と複数の小空孔とを有し、前記第1のパターン形状とは異なる第2のパターン形状の複数の第2のMIM電極とを、前記第1のMIM電極の前記大空孔の中心位置と前記第2のMIM電極の前記小空孔の中心位置とを同一とし、前記第1のMIM電極の前記小空孔の中心位置と前記第2のMIM電極の前記大空孔の中心位置とを同一として、誘電体膜を介して交互に積層する工程と、
径が前記大空孔の径よりも小さくかつ前記小空孔の径以上であるスルーホールを前記大空孔、前記小空孔の中心位置に形成して、前記スルーホールを介して前記複数の第1のMIM電極同士を接続し、前記複数の第2のMIM電極同士を接続する工程と、
を含むことを特徴とするスタック型MIMキャパシタの製造方法。 - 複数の大空孔と複数の小空孔とを有する第1のパターン形状の第1のMIM電極と、複数の大空孔と複数の小空孔とを有し、前記第1のパターン形状とは異なる第2のパターン形状の第2のMIM電極とを、前記第1のMIM電極の前記大空孔の中心位置と前記第2のMIM電極の前記小空孔の中心位置とを同一とし、前記第1のMIM電極の前記小空孔の中心位置と前記第2のMIM電極の前記大空孔の中心位置とを同一として、誘電体膜を介して積層したのち、径が前記大空孔の径よりも小さくかつ前記小空孔の径以上であるスルーホールを前記大空孔、前記小空孔の中心位置に形成して、一部の前記スルーホールと前記第1のMIM電極とを接し、残りの前記スルーホールと前記第2のMIM電極とを接する工程と、
前記第2のMIM電極上に前記第1のパターン形状の第3のMIM電極を、前記第2のMIM電極の前記大空孔の中心位置と前記第3のMIM電極の前記小空孔の中心位置とを同一とし、前記第2のMIM電極の前記小空孔の中心位置と前記第3のMIM電極の前記大空孔の中心位置とを同一として、誘電体膜を介して積層する工程と、
前記第3のMIM電極上に前記第2のパターン形状の第4のMIM電極を、前記第3のMIM電極の前記大空孔の中心位置と前記第4のMIM電極の前記小空孔の中心位置とを同一とし、前記第3のMIM電極の前記小空孔の中心位置と前記第4のMIM電極の前記大空孔の中心位置とを同一として、誘電体膜を介して積層したのち、径が前記大空孔の径よりも小さくかつ前記小空孔の径以上であるスルーホールを前記大空孔、前記小空孔の中心位置に形成して、前記スルーホールを介して前記第1のMIM電極と前記第3のMIM電極とを接続し、前記第2のMIM電極と前記第4のMIM電極とを接続する工程と、
を含むことを特徴とするスタック型MIMキャパシタの製造方法。 - 複数の大空孔を有するパターン形状の複数の第1のMIM電極と、複数の大空孔を有し、前記パターン形状とは異なるパターン形状の複数の第2のMIM電極とを、前記第1のMIM電極の前記大空孔の中心位置と前記第2のMIM電極の前記大空孔の中心位置とが一致しないように、誘電体膜を介して交互に積層する工程と、
径が前記大空孔の径よりも小さいスルーホールを前記大空孔の中心位置に形成して、前記スルーホールを介して前記複数の第1のMIM電極同士を接続し、前記複数の第2のMIM電極同士を接続する工程と、
を含むことを特徴とするスタック型MIMキャパシタの製造方法。 - 前記第1および第2のMIM電極は、前記大空孔と前記小空孔とが同じ数になるか、または前記大空孔若しくは前記小空孔が1つ多くなるように形成されることを特徴とする請求項5記載のスタック型MIMキャパシタの製造方法。
- 前記第1、第2、第3および第4のMIM電極は、前記大空孔と前記小空孔とが同じ数になるか、または前記大空孔若しくは前記小空孔が1つ多くなるように形成されることを特徴とする請求項6記載のスタック型MIMキャパシタの製造方法。
- 前記誘電体膜は、上層に向かうほど厚く形成されることを特徴とする請求項5〜9のいずれか1項に記載のスタック型MIMキャパシタの製造方法。
- 前記第1および第2のMIM電極は、タングステンまたはタングステン合金を用いて形成されることを特徴とする請求項5、8または10記載のスタック型MIMキャパシタの製造方法。
- 前記第1、第2、第3および第4のMIM電極は、タングステンまたはタングステン合金を用いて形成されることを特徴とする請求項6または9記載のスタック型MIMキャパシタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009216882A JP5461128B2 (ja) | 2009-09-18 | 2009-09-18 | スタック型mimキャパシタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009216882A JP5461128B2 (ja) | 2009-09-18 | 2009-09-18 | スタック型mimキャパシタおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011066284A JP2011066284A (ja) | 2011-03-31 |
JP5461128B2 true JP5461128B2 (ja) | 2014-04-02 |
Family
ID=43952207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009216882A Expired - Fee Related JP5461128B2 (ja) | 2009-09-18 | 2009-09-18 | スタック型mimキャパシタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5461128B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9831238B2 (en) * | 2014-05-30 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including insulating film having opening portion and conductive film in the opening portion |
JP6639736B2 (ja) * | 2017-04-28 | 2020-02-05 | ゼンテルジャパン株式会社 | キャパシタ装置とその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2809138B2 (ja) * | 1995-06-30 | 1998-10-08 | 日本電気株式会社 | 強誘電体容量構造 |
JP2002008942A (ja) * | 2000-06-16 | 2002-01-11 | Fujitsu Ltd | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール |
JP4795521B2 (ja) * | 2000-10-16 | 2011-10-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP3987703B2 (ja) * | 2001-10-12 | 2007-10-10 | Necエレクトロニクス株式会社 | 容量素子及びその製造方法 |
JP2004134613A (ja) * | 2002-10-11 | 2004-04-30 | Toshiba Corp | 半導体装置 |
JP2005203680A (ja) * | 2004-01-19 | 2005-07-28 | Murata Mfg Co Ltd | インターポーザキャパシタの製造方法 |
JP2006303043A (ja) * | 2005-04-18 | 2006-11-02 | Murata Mfg Co Ltd | 誘電体薄膜キャパシタの製造方法および誘電体薄膜キャパシタ |
JP2008294008A (ja) * | 2005-07-15 | 2008-12-04 | Murata Mfg Co Ltd | 薄膜キャパシタおよびその製造方法 |
-
2009
- 2009-09-18 JP JP2009216882A patent/JP5461128B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011066284A (ja) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100869741B1 (ko) | 나선형 인덕터 | |
US8841749B2 (en) | Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method | |
CN107689299B (zh) | 薄膜陶瓷电容器 | |
CN100390929C (zh) | 形成半导体器件的方法和半导体器件 | |
JP6927544B2 (ja) | 薄膜キャパシター及びその製造方法 | |
JP2002141417A (ja) | 並列キャパシタの積層構造と製造方法 | |
SE520173C2 (sv) | Förfarande för tillverkning av en kondensator i en integrerad krets | |
CN111029327B (zh) | 一种半导体结构和制作方法 | |
JP2008205180A (ja) | 半導体装置及びその製造方法 | |
JPH05136132A (ja) | 半導体素子の多層構造の段差を緩和させる方法及び多層構造の段差緩和用ダミー層を備えた半導体素子 | |
US10720280B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
US7511939B2 (en) | Layered capacitor architecture and fabrication method | |
JP4425707B2 (ja) | 半導体装置およびその製造方法 | |
US9881917B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5461128B2 (ja) | スタック型mimキャパシタおよびその製造方法 | |
US7327011B2 (en) | Multi-surfaced plate-to-plate capacitor and method of forming same | |
US20130015556A1 (en) | Suspended beam for use in mems device | |
JP2011253898A (ja) | 半導体装置及び製造方法 | |
JP2018133363A (ja) | 電子部品内蔵基板及び基板実装構造体 | |
JP2008016464A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN108133939B (zh) | 三维半导体元件及其制造方法 | |
EP1943666B1 (en) | Capacitor structure | |
JP5394291B2 (ja) | スタック型抵抗素子およびその製造方法 | |
JP4872341B2 (ja) | 集積化インダクタおよびその製造方法 | |
KR100854925B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120530 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5461128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |