JP2819869B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2819869B2 JP2819869B2 JP3180648A JP18064891A JP2819869B2 JP 2819869 B2 JP2819869 B2 JP 2819869B2 JP 3180648 A JP3180648 A JP 3180648A JP 18064891 A JP18064891 A JP 18064891A JP 2819869 B2 JP2819869 B2 JP 2819869B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- forming
- metal film
- entire surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に金属薄膜の形成方法に関する。
関し、特に金属薄膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程においては、配線
等の形成のための金属薄膜の形成工程がある。従来、こ
の種の金属薄膜の形成方法としては、スパッタリング法
及び気相化学成長法が主に用いられている。
等の形成のための金属薄膜の形成工程がある。従来、こ
の種の金属薄膜の形成方法としては、スパッタリング法
及び気相化学成長法が主に用いられている。
【０００３】スパッタリングによる方法では、真空中で
金属をイオン衝撃すると、衝突によって表面から金属原
子が飛散して基板に付着することで、金属薄膜を形成す
ることができる。
金属をイオン衝撃すると、衝突によって表面から金属原
子が飛散して基板に付着することで、金属薄膜を形成す
ることができる。
【０００４】気相化学成長による方法では、反応系分子
の気体、またはこれと不活性なキャリアガスとの混合気
体を反応室に流し、熱エネルギーを単独に利用するか、
カトー（ＫＡＴＯ）等によりエクステンデッド アブス
トラクツ オブ ジ エイティーンス カンファレンス
オン ソリッド ステート デバイシィズ アンドマ
テリアルズ〔Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ
ｏｆ ｔｈｅ １８ｔｈ（１９８６ Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ）ＣｏｎｆｅｒｅｎｃｅＯｎＳｏｌｉｄ Ｓ
ｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌ
ｓ〕Ｔｏｋｙｏ，１９８６，ｐｐ．４９５−１９８に報
告されているように、マグネトロンプラズマと基板の熱
のエネルギーを併用するなどして、反応系分子を分解し
基板上に金属薄膜を形成することができる。
の気体、またはこれと不活性なキャリアガスとの混合気
体を反応室に流し、熱エネルギーを単独に利用するか、
カトー（ＫＡＴＯ）等によりエクステンデッド アブス
トラクツ オブ ジ エイティーンス カンファレンス
オン ソリッド ステート デバイシィズ アンドマ
テリアルズ〔Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ
ｏｆ ｔｈｅ １８ｔｈ（１９８６ Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ）ＣｏｎｆｅｒｅｎｃｅＯｎＳｏｌｉｄ Ｓ
ｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌ
ｓ〕Ｔｏｋｙｏ，１９８６，ｐｐ．４９５−１９８に報
告されているように、マグネトロンプラズマと基板の熱
のエネルギーを併用するなどして、反応系分子を分解し
基板上に金属薄膜を形成することができる。
【０００５】
【発明が解決しようとする課題】上述した従来のスパッ
タリングによる方法は、段差部の被覆性が悪く、形成し
た薄膜が配線に利用される場合には断線を起こすという
欠点がある。また、気相化学成長法では、段差被覆性の
よい膜を形成できるが、滑らかな表面形状の金属薄膜を
形成することが一般に困難である。凹凸の多い表面形状
の荒れた金属膜は、後に続くリソグラフィ工程で入射光
を乱反射させ、レジストの解像度を劣化させるため、微
細な配線を形成する場合断線等を生じ、半導体装置の信
頼性及び歩留りを低下させるという問題点がある。
タリングによる方法は、段差部の被覆性が悪く、形成し
た薄膜が配線に利用される場合には断線を起こすという
欠点がある。また、気相化学成長法では、段差被覆性の
よい膜を形成できるが、滑らかな表面形状の金属薄膜を
形成することが一般に困難である。凹凸の多い表面形状
の荒れた金属膜は、後に続くリソグラフィ工程で入射光
を乱反射させ、レジストの解像度を劣化させるため、微
細な配線を形成する場合断線等を生じ、半導体装置の信
頼性及び歩留りを低下させるという問題点がある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜を形成したのちパター
ニングし接続孔を形成する工程と、この接続孔を含む全
面に気相化学成長法により第１の金属からなる第１の金
属膜を形成したのちスパッタリング法または蒸着法によ
り第１の金属を主成分とする第２の金属膜を形成し接続
孔を埋める工程とを含むものである。ここで、前記気相
化学成長法を行う前に、接続孔を含む全面での核密度が
高くなるような前処理を施すことを特徴とする。
造方法は、半導体基板上に絶縁膜を形成したのちパター
ニングし接続孔を形成する工程と、この接続孔を含む全
面に気相化学成長法により第１の金属からなる第１の金
属膜を形成したのちスパッタリング法または蒸着法によ
り第１の金属を主成分とする第２の金属膜を形成し接続
孔を埋める工程とを含むものである。ここで、前記気相
化学成長法を行う前に、接続孔を含む全面での核密度が
高くなるような前処理を施すことを特徴とする。
【０００７】
【作用】気相化学成長で絶縁膜上に堆積させた金属薄膜
は、膜厚が薄い場合には表面形状が滑らかで、膜厚が増
すにしたがって凹凸の多い荒れた表面形状になること
が、Ａｌ，Ｃｕ，Ｗ等で知られている。膜厚が薄くて
も、気相化学成長で形成した膜の段差被覆性はよい。一
方、スパッタリングで形成した膜は段差被覆性が悪いも
のの、表面形状が滑らかである。これらの特徴を組み合
わせて活かし、まず半導体基板上の絶縁膜に開口した直
径０．４μｍ以下の接続孔をほぼ完全に埋め込める程度
の０．２μｍ厚の薄く平坦性の比較的良好な第１の金属
薄膜を気相化学成長で形成した後、スパッタリングによ
って所望の膜厚までさらに第２の金属薄膜を堆積させる
ことで、段差被覆性、平坦性共に優れた金属薄膜を形成
できる。
は、膜厚が薄い場合には表面形状が滑らかで、膜厚が増
すにしたがって凹凸の多い荒れた表面形状になること
が、Ａｌ，Ｃｕ，Ｗ等で知られている。膜厚が薄くて
も、気相化学成長で形成した膜の段差被覆性はよい。一
方、スパッタリングで形成した膜は段差被覆性が悪いも
のの、表面形状が滑らかである。これらの特徴を組み合
わせて活かし、まず半導体基板上の絶縁膜に開口した直
径０．４μｍ以下の接続孔をほぼ完全に埋め込める程度
の０．２μｍ厚の薄く平坦性の比較的良好な第１の金属
薄膜を気相化学成長で形成した後、スパッタリングによ
って所望の膜厚までさらに第２の金属薄膜を堆積させる
ことで、段差被覆性、平坦性共に優れた金属薄膜を形成
できる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）は本発明の一実施例を説明する
ための主要工程によって形成された半導体チップの断面
図である。本実施例は、シリコン集積回路におけるアル
ミニウム薄膜の形成に適用した場合を例示する。
る。図１（ａ）〜（ｃ）は本発明の一実施例を説明する
ための主要工程によって形成された半導体チップの断面
図である。本実施例は、シリコン集積回路におけるアル
ミニウム薄膜の形成に適用した場合を例示する。
【０００９】まず、図１（ａ）に示すように、標準的な
集積回路製作方法を用いて、シリコン基板１上にＣＶＤ
法により酸化シリコン膜２を形成したのちパターニング
し、接続孔３を形成する。
集積回路製作方法を用いて、シリコン基板１上にＣＶＤ
法により酸化シリコン膜２を形成したのちパターニング
し、接続孔３を形成する。
【００１０】次に図１（ｂ）に示すように、有機アルミ
ニウム材料を用いた気相化学成長法で、接続孔３の半径
以上の膜厚まで第１の金属膜としてアルミニウム膜４Ａ
を堆積させる。すなわち、ジメチルアルミニウムハイド
ライドを用いた気相化学成長法によって、キャリア水素
流量６０ｓｃｃｍ、成長室圧力３Ｔｏｒｒ、基板温度２
５０℃の条件でアルミニウム膜を約０．２μｍの厚さに
堆積させる。気相化学成長を行う前に、シリコン基板１
をＴｉが０．１％溶解している沸酸溶液に浸した後、乾
燥させるという前処理を施すことで、酸化シリコン膜２
上に０．２μｍの膜厚でも平坦性の高いアルミニウム膜
を形成できる。これによって酸化シリコン膜２に開口し
た接続孔３はほぼ完全に平坦に埋め込まれる。
ニウム材料を用いた気相化学成長法で、接続孔３の半径
以上の膜厚まで第１の金属膜としてアルミニウム膜４Ａ
を堆積させる。すなわち、ジメチルアルミニウムハイド
ライドを用いた気相化学成長法によって、キャリア水素
流量６０ｓｃｃｍ、成長室圧力３Ｔｏｒｒ、基板温度２
５０℃の条件でアルミニウム膜を約０．２μｍの厚さに
堆積させる。気相化学成長を行う前に、シリコン基板１
をＴｉが０．１％溶解している沸酸溶液に浸した後、乾
燥させるという前処理を施すことで、酸化シリコン膜２
上に０．２μｍの膜厚でも平坦性の高いアルミニウム膜
を形成できる。これによって酸化シリコン膜２に開口し
た接続孔３はほぼ完全に平坦に埋め込まれる。
【００１１】次に図１（ｃ）に示すように、スパッタリ
ング法によって第２の金属膜としてＳｉを含むアルミニ
ウム膜４Ｂを堆積させる。第２のアルミニウム膜４Ｂの
膜厚が０．３μｍ程度でも、堆積した膜の表面形状は滑
らかで十分に平坦性は高いものとなる。なお、第１の金
属膜形成後から第２の金属膜形成前の間に大気や酸素に
基板をさらして、第１の金属膜の表面に酸化膜が形成さ
れた場合には、第２の金属膜形成前に逆スパッタリング
などによって酸化膜を除去し、第１の金属膜と第２の金
属膜が導電するようにしておく必要がある。
ング法によって第２の金属膜としてＳｉを含むアルミニ
ウム膜４Ｂを堆積させる。第２のアルミニウム膜４Ｂの
膜厚が０．３μｍ程度でも、堆積した膜の表面形状は滑
らかで十分に平坦性は高いものとなる。なお、第１の金
属膜形成後から第２の金属膜形成前の間に大気や酸素に
基板をさらして、第１の金属膜の表面に酸化膜が形成さ
れた場合には、第２の金属膜形成前に逆スパッタリング
などによって酸化膜を除去し、第１の金属膜と第２の金
属膜が導電するようにしておく必要がある。
【００１２】気相化学成長を行う前のシリコン基板のＴ
ｉによる前処理は特に行わなくても、基板温度より気相
温度が高くなるような気相化学成長炉を用いたり、酸化
シリコン膜上での核密度が高くなるような他の前処理を
用いても同様の効果が得られる。
ｉによる前処理は特に行わなくても、基板温度より気相
温度が高くなるような気相化学成長炉を用いたり、酸化
シリコン膜上での核密度が高くなるような他の前処理を
用いても同様の効果が得られる。
【００１３】また、アルミニウムの気相化学成長用原料
として、トリイソブチルアルミニウムやトリメチルアミ
ンアランなどを用いても同様な薄膜が形成できることは
言うまでもない。
として、トリイソブチルアルミニウムやトリメチルアミ
ンアランなどを用いても同様な薄膜が形成できることは
言うまでもない。
【００１４】また、スパッタリング法で形成する第２の
金属膜にＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ
−Ｃｕ合金等を用いてもかまわない。この場合には、ス
パッタリング後の熱処理によって合金中のＳｉ，Ｃｕ等
が気相成長法によって形成された第１のアルミニウム膜
３２中に拡散し、アルミ配線のエレクトロマイグレーシ
ョンやストレスマイグレーションの耐性を向上させる効
果も合わせ持つ。
金属膜にＡｌ−Ｓｉ合金、Ａｌ−Ｃｕ合金、Ａｌ−Ｓｉ
−Ｃｕ合金等を用いてもかまわない。この場合には、ス
パッタリング後の熱処理によって合金中のＳｉ，Ｃｕ等
が気相成長法によって形成された第１のアルミニウム膜
３２中に拡散し、アルミ配線のエレクトロマイグレーシ
ョンやストレスマイグレーションの耐性を向上させる効
果も合わせ持つ。
【００１５】絶縁膜として、ボロンドープドガラス、リ
ンドープドガラス、窒化シリコン膜などを用いても同様
の効果が得られる。
ンドープドガラス、窒化シリコン膜などを用いても同様
の効果が得られる。
【００１６】気相化学成長法で堆積させる第１の金属膜
としては、ＷＦ6、Ｗ（ＣＯ）6を用いることによって堆
積が可能なＷや、Ｃｕ、Ａｕ等でもよい。また、蒸着あ
るいはスパッタリングで堆積させる金属、合金はＷ、Ｃ
ｕでも同様の効果が得られる。第１の金属膜と第２の合
金膜を形成した後焼鈍すれば、金属膜全体を容易に合金
化することができる。
としては、ＷＦ6、Ｗ（ＣＯ）6を用いることによって堆
積が可能なＷや、Ｃｕ、Ａｕ等でもよい。また、蒸着あ
るいはスパッタリングで堆積させる金属、合金はＷ、Ｃ
ｕでも同様の効果が得られる。第１の金属膜と第２の合
金膜を形成した後焼鈍すれば、金属膜全体を容易に合金
化することができる。
【図１】本発明の一実施例の主要工程を示す断面図。
１ シリコン基板 ２ 酸化シリコン膜 ３ 接続孔 ４Ａ 第１のアルミニウム膜 ４Ｂ 第２のアルミニウム膜
Claims (5)
- 【請求項１】 半導体基板上に絶縁膜を形成したのちパ
ターニングし接続孔を形成する工程と、この接続孔を含
む全面での核密度が高くなるような前処理を施し、この
接続孔を含む全面に気相化学成長法により第１の金属か
らなる第１の金属膜を形成したのちスパッタリング法ま
たは蒸着法により第１の金属を主成分とする第２の金属
膜を形成し接続孔を埋める工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 半導体基板上に絶縁膜を形成したのちパ
ターニングし接続孔を形成する工程と、前記半導体基板
をチタンが溶解している沸酸溶液に浸した後乾燥させ、
前記接続孔を含む全面に気相化学成長法により第１の金
属からなる第１の金属膜を形成したのちスパッタリング
法または蒸着法により第１の金属を主成分とする第２の
金属膜を形成し接続孔を埋める工程とを含むことを特徴
とする半導体装置の製造方法。 - 【請求項３】 半導体基板上に絶縁膜を形成したのちパ
ターニングし接続孔を形成する工程と、この接続孔を含
む全面に基板温度より気相温度を高くして気相化学成長
法により第１の金属からなる第１の金属膜を形成したの
ちスパッタリング法または蒸着法により第１の金属を主
成分とする第２の金属膜を形成し接続孔を埋める工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項４】 第２の金属膜は合金膜である請求項１〜
３のいずれかに記載の半導体装置の製造方法。 - 【請求項５】 第１の金属膜がアルミニウム膜であり第
２の金属膜がアルミニウム合金膜である請求項１〜３の
いずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180648A JP2819869B2 (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3180648A JP2819869B2 (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529258A JPH0529258A (ja) | 1993-02-05 |
| JP2819869B2 true JP2819869B2 (ja) | 1998-11-05 |
Family
ID=16086870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3180648A Expired - Fee Related JP2819869B2 (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819869B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342790A (ja) * | 1993-05-31 | 1994-12-13 | Nec Corp | 半導体装置の製造方法 |
| US6605531B1 (en) * | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| US8906773B2 (en) * | 2012-12-12 | 2014-12-09 | Freescale Semiconductor, Inc. | Integrated circuits including integrated passive devices and methods of manufacture thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237548A (ja) * | 1987-03-26 | 1988-10-04 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
| JP2890419B2 (ja) * | 1988-09-28 | 1999-05-17 | 日本電気株式会社 | 半導体集積回路の製造方法 |
-
1991
- 1991-07-22 JP JP3180648A patent/JP2819869B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529258A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5310602A (en) | Self-aligned process for capping copper lines | |
| US5760475A (en) | Refractory metal-titanium nitride conductive structures | |
| US4732801A (en) | Graded oxide/nitride via structure and method of fabrication therefor | |
| US5656860A (en) | Wiring structure for semiconductor device and fabrication method therefor | |
| EP0261846A1 (en) | Method of forming a metallization film containing copper on the surface of a semiconductor device | |
| US20020020922A1 (en) | Ohmic contact plug having an improved crack free TiN barrier metal in a contact hole and method of forming the same | |
| JPS63275114A (ja) | 基板上に低応力耐火金属層を形成する方法 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| JP2819869B2 (ja) | 半導体装置の製造方法 | |
| JP2606548B2 (ja) | Ｃｕ配線およびその形成方法 | |
| US6255734B1 (en) | Passivated copper line semiconductor device structure | |
| JP3119505B2 (ja) | 半導体装置 | |
| KR960030372A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP3149912B2 (ja) | 半導体装置およびその製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JPH0888224A (ja) | 半導体装置およびその製造方法 | |
| JP3288010B2 (ja) | 半導体素子の金属配線形成方法 | |
| KR100414745B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2565292B2 (ja) | 半導体装置 | |
| JP2783004B2 (ja) | 金属薄膜の形成方法 | |
| TW477050B (en) | Method to avoid generating aluminum whisker defect in the manufacturing process of W-plug structure | |
| KR940011005B1 (ko) | 알킬 알루미늄 하이드라이드를 이용한 퇴적막 형성법 | |
| JPH07130849A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| LAPS | Cancellation because of no payment of annual fees |