JPS63237548A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63237548A JPS63237548A JP7235387A JP7235387A JPS63237548A JP S63237548 A JPS63237548 A JP S63237548A JP 7235387 A JP7235387 A JP 7235387A JP 7235387 A JP7235387 A JP 7235387A JP S63237548 A JPS63237548 A JP S63237548A
- Authority
- JP
- Japan
- Prior art keywords
- silicide
- polysi
- oxide film
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000008018 melting Effects 0.000 claims abstract description 6
- 238000002844 melting Methods 0.000 claims abstract description 6
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 229910008814 WSi2 Inorganic materials 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高密度集積回路に用いられるバリアメタルを
有する半導体装置の製造方法に関する。
有する半導体装置の製造方法に関する。
本発明は、ＰＩ融点金属シリサイド（以下シリサイドと
略称する。）をバリアメタルとしてＭ Ｓ ｉと８１基
板のコンタクトをとる場合に、シリサイドと層間絶縁膜
の間にＰｏｌｙＳｉを配することにより、シリサイドと
層間絶縁膜の密着性の悪さを改善したものである。
略称する。）をバリアメタルとしてＭ Ｓ ｉと８１基
板のコンタクトをとる場合に、シリサイドと層間絶縁膜
の間にＰｏｌｙＳｉを配することにより、シリサイドと
層間絶縁膜の密着性の悪さを改善したものである。
集積回路の集積密度が向上するにつれて、コンタクトサ
イズの微小化に伴うＳｉ析出によるコンタクト抵抗の増
大や、接合のシセロー化に伴）Ｍの接合突き扱けに対す
る対策として、バリアメタルを介してＭとＳｉｌ板をコ
ンタクトさける方法が一般に行われている。従来、バリ
アメタルとしてシリサイドを用いる場合には、第２図（
ａ）〜（ｄ）に示すようにシリサイドを直接絶縁膜の上
に配する方法が用いられていた。第２図（ａ）はＳｔ基
板に酸化膜２を形成する工程、第２図（ｂ）はレジスト
アをマスクにして酸化膜２をエツチングしＮ＋拡散層８
を露出させる工程、第２図（Ｃ）はレジストア除去後Ｗ
Ｓｉ２５をＮ＋拡散層８及びＡＩ２化膜２上に堆積した
後、ＷＳｉ２５上にＭ Ｓ ｉ ６を堆積する工程、第
２図（ｄ）はｔ＜ ｓ ｒ ６及びＷＳｉ２５をエツチ
ングし配線を形成する工程である。
イズの微小化に伴うＳｉ析出によるコンタクト抵抗の増
大や、接合のシセロー化に伴）Ｍの接合突き扱けに対す
る対策として、バリアメタルを介してＭとＳｉｌ板をコ
ンタクトさける方法が一般に行われている。従来、バリ
アメタルとしてシリサイドを用いる場合には、第２図（
ａ）〜（ｄ）に示すようにシリサイドを直接絶縁膜の上
に配する方法が用いられていた。第２図（ａ）はＳｔ基
板に酸化膜２を形成する工程、第２図（ｂ）はレジスト
アをマスクにして酸化膜２をエツチングしＮ＋拡散層８
を露出させる工程、第２図（Ｃ）はレジストア除去後Ｗ
Ｓｉ２５をＮ＋拡散層８及びＡＩ２化膜２上に堆積した
後、ＷＳｉ２５上にＭ Ｓ ｉ ６を堆積する工程、第
２図（ｄ）はｔ＜ ｓ ｒ ６及びＷＳｉ２５をエツチ
ングし配線を形成する工程である。
しかし、従来法ではＷ Ｓ ｉ ２などの高融点金属シ
リサイドが酸化膜などの絶縁膜との密着性が悪いために
、第２図（Ｃ）に示すようにＷＳｉ２５が酸化膜２から
部分的に剥離するために配線が明所するとか剥離したシ
リサイドの断片が俊工程の製造装置を）り染するという
問題があった。
リサイドが酸化膜などの絶縁膜との密着性が悪いために
、第２図（Ｃ）に示すようにＷＳｉ２５が酸化膜２から
部分的に剥離するために配線が明所するとか剥離したシ
リサイドの断片が俊工程の製造装置を）り染するという
問題があった。
上記問題点を解決するために本発明はＰｏ ｌ ｙＳ
ｉ層を介してシリサイドと絶縁膜を接触させることにし
た。
ｉ層を介してシリサイドと絶縁膜を接触させることにし
た。
〔作用）
シリサイドとＰｏｌｙＳｉ、及び、Ｐｏ Ｉ ｙＳ ｉ
と絶縁膜は密着性がよいため、従来法で生じたシリサイ
ド剥離が生じなくなった。
と絶縁膜は密着性がよいため、従来法で生じたシリサイ
ド剥離が生じなくなった。
以下に本発明の実施例を図面にもとづいて説明する。第
１図（ａ）〜第１図（ｄ）は、本発明の半導体装置の製
造方法を説明するための工程順断面図である。第１図（
ａ）は、Ｓｉ基板１上に酸化膜２を熱酸化法により形成
した後、酸化膜２上にＰｏｌｙＳｉ３を化学気相成長法
（以下ＣＶＤ法と略称する。）により堆積する工程を示
す。Ｎ＋拡散層２はｓ ＋ Ｂ＜板１上に酸化膜２の形
成前あるいは形成後に、熱拡散法あるいはイオン注入法
により選択的に形成する。次に、ＰｏｌｙＳｉ３上に形
成したレジストパターン４をマスクにして、たとえばＣ
Ｆ４ ／＞どのガスを用いるドライエツチング法により
ＰｏｌｙＳｉ３と酸化膜２を開孔しＮ＋拡散層８を露出
させる（第１図（ｂ））。次に、たとえばＷ Ｓｉ２な
どの高融点金属シリサイド５をＣＶＤ法またはスパッタ
法によりＰｏｌｙＳｉ３上に堆積した後、％ Ｓ ｉ
５をＷＳｉ２５上にスパッタ法により堆積する（第１図
（Ｃ））。次に、Ｍ Ｓ ｉ ｅ上に形成したレジスト
パターンをマスクにして、たとえばＣｃｉ！４などのガ
スを用いるドライエツチング法によりＡｊ！ Ｓ ｉ
６とＷＳｉ２５とＰｏ１ｉｉ３をエツチングして配線を
形成しレジストを除去する（第１図（ｄ））。Ｎ＋拡散
層８とＭ Ｓ ｉ ６はシリサイド５を介して導通する
ためＭＳ ｉ ５どＮ＋拡散層８界而での８１析出によ
るコンタクト抵抗の増大やｐｔ ｓ ｒ ６がＮ１拡散
層８を突扱けてＳｉ基轡１ど導通するといった問題を防
止できる。
１図（ａ）〜第１図（ｄ）は、本発明の半導体装置の製
造方法を説明するための工程順断面図である。第１図（
ａ）は、Ｓｉ基板１上に酸化膜２を熱酸化法により形成
した後、酸化膜２上にＰｏｌｙＳｉ３を化学気相成長法
（以下ＣＶＤ法と略称する。）により堆積する工程を示
す。Ｎ＋拡散層２はｓ ＋ Ｂ＜板１上に酸化膜２の形
成前あるいは形成後に、熱拡散法あるいはイオン注入法
により選択的に形成する。次に、ＰｏｌｙＳｉ３上に形
成したレジストパターン４をマスクにして、たとえばＣ
Ｆ４ ／＞どのガスを用いるドライエツチング法により
ＰｏｌｙＳｉ３と酸化膜２を開孔しＮ＋拡散層８を露出
させる（第１図（ｂ））。次に、たとえばＷ Ｓｉ２な
どの高融点金属シリサイド５をＣＶＤ法またはスパッタ
法によりＰｏｌｙＳｉ３上に堆積した後、％ Ｓ ｉ
５をＷＳｉ２５上にスパッタ法により堆積する（第１図
（Ｃ））。次に、Ｍ Ｓ ｉ ｅ上に形成したレジスト
パターンをマスクにして、たとえばＣｃｉ！４などのガ
スを用いるドライエツチング法によりＡｊ！ Ｓ ｉ
６とＷＳｉ２５とＰｏ１ｉｉ３をエツチングして配線を
形成しレジストを除去する（第１図（ｄ））。Ｎ＋拡散
層８とＭ Ｓ ｉ ６はシリサイド５を介して導通する
ためＭＳ ｉ ５どＮ＋拡散層８界而での８１析出によ
るコンタクト抵抗の増大やｐｔ ｓ ｒ ６がＮ１拡散
層８を突扱けてＳｉ基轡１ど導通するといった問題を防
止できる。
（発明の効果）
本発明は以上説明したように、シリリ゛イドと絶縁膜が
Ｐｏ ｌ ｙＳ ｉを介して接するため、従来法にあっ
たシリサイドの膜はがれの問題を防止できる。
Ｐｏ ｌ ｙＳ ｉを介して接するため、従来法にあっ
たシリサイドの膜はがれの問題を防止できる。
第１図（ａ）〜第１図（ｄ）は本発明の半導体装置の製
造方法にかかる工程順断面図、第２図（ａ）〜第２図（
ｄ）は従来の半導体装置の製造方法にかかる工程順断面
図である。 １・・・Ｓｉ基板、２・・・酸化膜、３・・・Ｐｏｌｙ
Ｓｉ、４，７・・・レジスト、５・・・ＷＳｉ２．６・
・・Ｍ、８・・・Ｎ＋拡散層。
造方法にかかる工程順断面図、第２図（ａ）〜第２図（
ｄ）は従来の半導体装置の製造方法にかかる工程順断面
図である。 １・・・Ｓｉ基板、２・・・酸化膜、３・・・Ｐｏｌｙ
Ｓｉ、４，７・・・レジスト、５・・・ＷＳｉ２．６・
・・Ｍ、８・・・Ｎ＋拡散層。
Claims (2)
- （１）半導体基板上に絶縁膜を形成する工程と、前記絶
縁膜上にＰｏｌｙＳｉを形成する工程と、前記絶縁膜及
び前記ＰｏｌｙＳｉを開孔する工程と、前記開孔部及び
前記ＰｏｌｙＳｉ上に高融点金属シリサイドを形成する
工程と、前記高融点金属シリサイド上にメタルを形成す
る工程と、前記メタルと前記高融点金属シリサイドと前
記ＰｏｌｙＳｉをエッチングし配線を形成する工程とか
らなる半導体装置の製造方法。 - （２）前記メタルがＡｌＳｉであることを特徴とする特
許請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235387A JPS63237548A (ja) | 1987-03-26 | 1987-03-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235387A JPS63237548A (ja) | 1987-03-26 | 1987-03-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63237548A true JPS63237548A (ja) | 1988-10-04 |
Family
ID=13486864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7235387A Pending JPS63237548A (ja) | 1987-03-26 | 1987-03-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63237548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529258A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
-
1987
- 1987-03-26 JP JP7235387A patent/JPS63237548A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529258A (ja) * | 1991-07-22 | 1993-02-05 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63237548A (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPS63237547A (ja) | 半導体装置の製造方法 | |
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| JPH0388351A (ja) | 半導体装置の製造方法 | |
| KR100317495B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH02114641A (ja) | 半導体装置の製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH04296019A (ja) | メタルプラグの形成方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPS628542A (ja) | 半導体装置の製造方法 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPS6143855B2 (ja) | ||
| JPH04296018A (ja) | メタルプラグの形成方法 | |
| JPH02105529A (ja) | 半導体装置の製造方法 | |
| JPH04288834A (ja) | 半導体装置の製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPH06104339A (ja) | 半導体装置およびその製造方法 |