KR0132402B1 - 전자 부품 및 그 제조 방법 - Google Patents

전자 부품 및 그 제조 방법

Info

Publication number
KR0132402B1
KR0132402B1 KR1019930016657A KR930016657A KR0132402B1 KR 0132402 B1 KR0132402 B1 KR 0132402B1 KR 1019930016657 A KR1019930016657 A KR 1019930016657A KR 930016657 A KR930016657 A KR 930016657A KR 0132402 B1 KR0132402 B1 KR 0132402B1
Authority
KR
South Korea
Prior art keywords
film
thin film
metal wiring
alloy
amorphous thin
Prior art date
Application number
KR1019930016657A
Other languages
English (en)
Other versions
KR940004755A (ko
Inventor
히로시 도요다
히사시 가네꼬
마사히꼬 하스누마
다까시 가와노우에
히로시 도미따
아끼히로 가지따
마사미 미야우치
다까시 가와꾸보
사치요 이또
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR940004755A publication Critical patent/KR940004755A/ko
Application granted granted Critical
Publication of KR0132402B1 publication Critical patent/KR0132402B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 신뢰성 높은 금속 배선을 구비한 전자 부품을 제공하는 것을 목적으로 한다.
본 발명의 전자 부품은 기판상에 형성된 비정질 박막, 이 비정질 박막 표면상에 형성된 금속 배선을 구비하고, 상기 비정질 박막의 회절측정에서 나타나는 헤일로우 패턴의 피크에 대응하는 원자간 거리, 상기 금속 배선의 제1인접 원자간 거리로 규정되는 소정의 결정면의 면간격이 거의 정합해 있는 것을 특징으로 한다.

Description

전자 부품 및 그 제조 방법
제1도는 본 발명의 작용을 설명하는 단면도.
제2도는 본 발명의 층구조를 도시하는 단면도.
제3도는 본 발명의 금속 배선 구조를 도시하는 단면도.
제4도는 본 발명의 패드를 도시하는 확면도.
제5도는 본 발명에 이용하는 멀티 타켓 스퍼터 장치를 도시하는 도면.
제6도는 본 발명의 제1 실시예에 관한 단면도.
제7도는 본 발명의 제3 실시예에 관한 단면도.
제8도는 본 발명의 제5 실시예에 관한 단면도.
제9도는 본 발명의 제6 실시예에 관한 단면도.
제10도는 본 발명의 제7 실시예에 관한 단면도.
제11도는 본 발명의 제8 실시예에 관한 단면도.
제12도는 본 발명의 제9 실시예에 관한 배선의 형성 방법을 도시하는 도면.
제13도는 본 발명의 제9 실시예에 관한 가속 시험 결과를 도시하는 도면.
제14도는 본 발명의 제10 실시예에 관한 단면도.
제15도는 본 발명의 제10 실시예에 관한 배선부를 갖는 시험 기판을 도시하는 도면.
제16도는 본 발명의 제14 실시예에 관한 단면도.
제17도는 본 발명의 제16 실시예에 관한 단면도.
제18도는 본 발명의 제17 실시예에 관한 단면도.
제19도는 본 발명의 제18 실시예에 관한 단면도.
제20도는 본 발명의 제19 실시예에 관한 단면도.
제21도는 본 발명의 제20 실시예에 관한 단면도.
제22도는 본 발명의 제21 실시예에 관한 단면도.
제23도는 본 발명의 제23 실시예에 관한 공정순 단면도.
제24도는 본 발명의 제25 실시예에 관한 단면도.
제25도는 본 발명의 제27 실시예에 관한 단면도.
제26도는 본 발명의 제30 실시예에 관한 A1 막의 결정 구조를 도시하는 RHEED 사진.
제27도는 본 발명이 제38 실시예에 관한 단면도.
제28도는 본 발명의 제43 및 44 실시예에 관한 단면도.
제29도는 본 발명의 제 46 실시예에 관한 결정 구조를 도시하는 SEM 사진.
제30도는 본 발명의 제48 실시예에 관한 도면.
제31도는 본 발명의 제54 실시예에 관한 4 단자 패턴을 도시하는 도면.
*도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 금속 배선
3 : 비정질 박막 5 : 절연층
6 : 배리어층 7 : 확산층
30, 38 : 홈 37 : 결정화층
50 : 제어층
본 발명은 IC 등 전자 부품에 관한 것으로, 전자 이동(electromigration)내성 등 금속 배선의 신뢰성 향상을 도모한 전자 부품과 그 제조 방법에 관한 것이다.
근래 전자 부품, 예를 들면 DRAM으로 대표되는 메로리 집적 회로에 있어서는 고집적화가 현저하고, 따라서 각 소자간을 전기적으로 결합하는 배선이 미세화되고 있다. 이러한 미세화로 보다 높은 전류 밀도와 동작 밀도가 요구됨과 동시에 이것에 반비례하는 전자 이동 내성을 향상해서 높은 신뢰성 확보가 요구된다. 현재 이러한 배선에는 A1 혹은 A1 합금의 금속 박막이 가장 빈번하게 이용된다. 이와같은 금속 배선의 전자 이동 내성은 Cu, Ti 등의 천이 금속의 미량 첨가나 결정립 성장에 의한 대나무 마디 모양의 결정 입계 구조(대나무 구조)화에 의해 향상될 수 있었으나, 이러한 내성의 향상만으로는 0.1μ 레벨의 배선의 신뢰성을 확보하기 곤한하다. 최근의 연구에 따르면, 이러한 전자 이동 내성 혹은 배선중에서 야기되는 인장 응력에 의한 응력 이동(stress imigration)에 대한 내성은 단결정 배선을 이용함으로써 현저히 향상하는 것이 명백해져서, 금속 박막의 결정성을 가능한 한 단결정에 근접시키는 것이 높은 신뢰성을 실현하는 현실적인 수단으로 생각되고 있다.
현재 메모리 집적 회로 등의 전자 부품에 있어서는 금속 배선은 베리어 층의 유뮤는 있으나 통산 Sio2층간 절연막으로 대표되는 비정질 박막 표면상에 형성된다. 따라서, 베드 결정 배열을 계속해서 단결정 박막을 형성시키는, 이른바 에피택셜 결정 성장법을 이용해서 높은 결정성을 갖는 금속 박막을 형성할 수 없고, 따라서 매우 우수한 전자 이동 내성을 가지고 신뢰성 높은 금속 배선을 얻기는 곤란했다.
상기한 바와같이 종래의 전자 부품에 있어서는 신뢰성 높은 금속 배선을 얻기는 곤란하다는 문제가 있었다.
본 발명은 이와 같은 문제를 해결하기 위해 신뢰성 높은 금속 배선을 구비한 전자 부품과 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 이와 같은 문제를 해결하기 위해 소자의 미세화, 고집적화, 고전류 밀도화, 동작 환경의 고온화를 가능하게 한 전자 부품을 제공하는 것을 목적으로 한다.
본 발명은, 또 결정성이 높은 금속 박막을 형성함으로써 신뢰성 높은 금속 배선을 구비한 전자 부품을 제공하는 것을 목적으로 한다.
본 발명은, 또 접촉부에 있어서의 접속이 양호하고 가공이 용이한 베드를 가지고, 또 그 위에 결정성이 높은 금속 박막을 형성함으로써 신뢰성 높은 금속 배선을 구비한 전자 부품을 제공하는 것을 목적으로 한다.
본 발명은, 또 배선 파단과 단락을 동시에 억제할 수 있는 신뢰성 높은 금속배선을 갖는 전자 부품을 제공하는 것을 목적으로 한다.
본 발명은, 또 전자 이동 내성, 응력 이동 내성을 향상한 금속 배선을 갖는 전자 부품을 제공하는 것을 목적으로 한다.
결정성이 높은 금속 박막을 얻기 위해 가장 문제로 되는 점은 퇴적하는 베드위에 퇴적 초기에 박막의 성장 기점으로 되는 많은 결정핵이 동시에 형성되어 버리는 것이다. 이들 결정핵은 막 성장 단계에서 퇴적 입자의 흡수 혹은 핵과 핵의 합체에 의해 결정 성장이 진행해가나, 이 기구에서 결정립이 성장가능한 크기에는 한계가 있고, 최종적으로 얻어지는 박막은 각 결정립별로 방위 배열이 다른 다결정으로 된다. 따라서 높은 결정성을 갖는 박막을 큰 영역에 형성하기 위해서는 핵의 발생을 극력 억제하는 것이 중요해진다.
고전적 논의에서 핵발생을 생각해보면 (1) 식으로 표시되는 퇴적 물질과 베드 물질 사이의 표면·계면 에너지 상관
rf rs - ri (1)
rf : 퇴적 물질의 표면 에너지
rs : 베드 물질의 표면 에너지
ri : 계면 에너지
가 성립하는(누설각이 0) 경우에는 이른바 충상 성장이 성립해서 유도되는 핵 발생 밀도가 0으로 된다.
여기서, 계면 에너지 ri는 결정-결정에 있어서, 1. 퇴적 물질과 베드 물질과의 격자 정합, 2. 퇴적 물질과 베드 물질 사이의 원자간의 결합 에너지에 의해 지배된다. 그러나 반도체 장체에 있어서의 금속 배선 형성시와 같이 베드 물질로서 비정질 물질이 이용되는 경우 베드 표면 에너지 및 계면 에너지가 어떻게 지배되는지 명확하지 않았다.
그래서, 본 발명자들이 예의 연구해서 계면에서의 원자 배열 상관을 상세히 조사한 결과, 비정질 물질을 베드로하는 경우에 있어서도 계면의 원자 혹은 분자배열이 퇴적 물질의 결정 배열에 중요한 영향을 미치는 것을 발견했다. 즉 비정질 물질에 있어서도, 그 구조는 완전히 무질서가 아닌, 작은 범위의 규칙 구조가 성립해 있는 것이 x선 혹은 전자선 등의 회절 현상으로 명백해져 있다. 상기와 같이, 계면에서의 원자 배열을 결정하는 계면 에너지의 대소는, 2∼3주기의 격자 정합 정도로 결정되고, 여기서 이 격자의 크기는 비정질 물질의 회절 측정으로 나타나는 헤일로우(halo)패턴의 정점에 대응하는 원자가 거리와 거의 대등하다.
따라서 본 발명에 있어서는, 원자간 거리를 퇴적 물질의 원자 혹은 분자의 어느면 간격과 일치시킴으로써 계면 에너지가 감소되고, 결과로서 매우 결정성이 높은 박막을 형성할 수 있다는 예측이 가능하다. 즉, 본 발명은 기판 상에 형성된 비정질 박막과 이 표면상에 형성된 고배향의 금속 배선을 구비하고, 상기 비정질 박막의 회절 측정으로 나타나는 헤일로우 패턴의 피크에 대응하는 원자간 거리와 상기 금속 배선의 제1 인접 원자간 거리로 규정되는 소정의 결정면의 면간격이 거의 정합해 있는 것을 특징으로 하는 전자 부품을 제공하는 것이다.
이때, 비정질 박막의 원자감 거리 ds와 금속 배선의 면간격 df가 정합해 있는 것이 가장 좋으나, 다소의 변이는 허용가능하고,
ldf-ds /ds ≤ 0.25
인 것이 좋다. 또 금속 배선의 제1 인접 원자간 거리로 규정되는 측정 결정면은 예를 들면 fcc 구조이면 (111), (200), (220), bcc이면 (200), (110), 육방 정계에서는 (002), (110)이고, 반드시 배향면으로 한정되지는 않는다. 또 비정징 박막의 조성에 따라 정합 정도는 변화하고, 이때 비정빌 박막중에 금속배선을 구성하는 주된 원소를 함유함으로써 정합 가능하다.
또, 계면 에너지를 지배하는 또 하나의 요소로서 결정-결정계와 마찬가지로 결합 에너지가 있다. 즉 결합 에너지를 강하게함으로써 계면 에너지를 저감할수 있다. 그러기 위해서는 역시 비정질 박막중에 금속 배선의 주성분으로 되는 금속 원소 M을 함유시키면 된다.
또 비정질 박막중에 상기 원소 M과 금속간 화합물을 형성하는 원소 A를 함유하거나 또는 비정질 박막중에 상기 원소 M과 완전고용(固溶)하던가, 완전 고용 영역을 갖는 원소 B를 함유하는 것이 좋다. 또 금속 배선의 주성분으로 되는 금속 원소 M으로서는 통상 A1, Cu, Au, Ag, W등이 이용된다.
한편, 베드 물질의 표면 에너지 rs는 클수록 퇴적 물질이 충상 성장하기 쉽다. 그러나 표면 에너지는 피측정 물질의 융점 부근의 상태에서 측정되기 때문에 결정화 온도융점인 비정질 물질의 표면 에너지 측정은 사실상 불가능하다. 그래서 비정질 물질의 표면 에너지가 어떻게 영향을 미치는지를 검토한 결과, 그 결정 상태에 있어서 표면 에너지와 상관이 있는 것을 알았다. 즉 베드 물질의 표면 에너지 rs를 크게 하기 위해서는 비정질 박막을 구성하는 물질의 결정 상태에서의 표면 에너지가 적어도 퇴적 물질인 금속 배선을 구성하는 물질의 표면 에너지 보다 높은것이 좋고, 때문에 표면 에너지와 상관이 있는 융점은 높은 것이 좋다. 단 복수의 원소로 이루어지는 물질의 표면 에너지는 각 구성 원소의 표면 에너지를 원자비로 평균한 값으로 된다.
본 발명에서의 기판은 특별히 한정되는 것이 아니고, 통상의 Si 기판, GaAs기판 등, 반도체 기판, ITO 등을 구비한 글래스 기판 등을 이용할 수 있다. 그 형상은 평탄해도, 홈이 있어도 좋다.
기판상에 형성되는 비정질 박막으로서는 비정질화 가능한 단금속, 합금 혹은 도전성을 나타내는 화합물 등이 이용된다. 또 상기한 바와 같이 원소 M, A, B의 적어도 1종을 함유하는 조성이 좋고, 비정질 형성 능력을 고려하면 천이 금속, 반금속(메탈로이드), 반도체 합금 혹은 화합물인 것이 보다 좋다.
구체적으로는 금속 원소 M, IIIB족 원소(Sc, Y, La 계열), IVB족 원소(Ti, Zr, Hf), VB족 원소(V, Nb, Ta), VIB족 원소(Cr, Mo, W), VIII족 원소(Fe, Ru, Os, Co, Rh, Ir, Ni, Pd, Pt) 및 B, C, N, O, P, Si, Ge에서 선택된 2종 이상을 함유하는 조성이 있다. 또 비정질 박막으로서 페로브스카이드(perovskite)형 산화물 조성을 갖는 화합물을 이용해도 좋다.
또 본 발명에서의 비 정질 박막은 RHEED 등의 전자선 회절이나 X선 회절로 대표되는 회절 측정에서 산만(브로드)한 회절 강도, 다시 말하면 헤일로우 피크가 관측되면 되고, 비정질의 불완전함에 기인하는 금속간 화합물들의 미결정에서의 회절선이 나타나도 아무런 문제는 없다. 또 전제가 비정질일 필요없이 결정질 박막의 표면만이 비정질화애 있어도 좋다.
또 두께는 얇은쪽이 좋으나, 기판이 노출하지 않는 정도에서 10 ∼ 1000 Å이 좋다. 단 그 이상이라도 이 위에 형성되는 금속 박막의 결정성을 향상할수 있다.
또 제2도에 도시하는 바와 같이 비정질 박막(3)은 단층 배선의 베드로서 이용될 뿐만 아니라 다층 배선에 있어서도 각 배선층을 구성하는 금속 배선(2)의 베드로서 이용되고, 또 세로 방향의 도전 접속 부위, 예를 들면 비어(4) 또는 관통 구멍의 베드로서도 이용된다.
또 기판(1)상에 직접 형성되어도 Sio2열산화막 등의 절연막(5), Ti, TiN 등의 배리어층(6) 밀착층 또는 별도의 배선등의 개재층을 통애 형성되어도 좋다. 이때 이들의 개개층은 평탄해도, 홈이 있어도 좋다. 도면중 5는 소자 분리 영역으로 되는 Sio2등의 절연막, 7은 도트층이다.
또 본 발명에 있어서는, 금속 배선의 베드로서 비정질 박막을 형성해서 열처리 혹은 전자 이동으로 발생하는 히록 수도 격감시킬 수 있다.
즉 통상의 히록은 박막 혹은 금속 배선 중에 야기되는 압축 응력에 의해 발생한다고 생각되고, 압축 응력을 발생하는 과잉 체적이 히록으로서 방출된다. 이때 히록의 발생부는 응력 집중부이고, 여기서의 박막 변형에 대한 저항이 히록의 발생 유무를 결정한다. 종래의 W 혹은 TiN 박막의 피목에서는, 이들 박막이 다결정으로 되기 때문에, 결정 입계(粒界)부가 응력 집중부로 되어 균열이 생기고, 여기부터 히록이 발생한다.
본 발명자들은 다결정체 특유의 상기 약점을 비정질화함으로써 회피할 수 있다는 것을 알았다. 즉 비정질 박막을 이용함으로써 히록 발생점인 응력 집중부에서의 변형 저항을 상승시켜서 히록 발생을 현저히 억제할 수 있었다. 특히 이러한 효과는 비정질 박막증에 앞서 설명한 원소 M, A, B를 포함하는 경우에 현저해진다. 이 경우 금속 배선을 구성하는 주된 원소와 비정질 박막증의 원소와의 결합력이 증대하기 때문에, 금속 배선에 생긴 압축 응력 집중을 비정질 박막으로 균일하게 분산시킬 수 있게 되고, 결과적으로 히록의 발생 비도가 격감한다고 생각된다.
또 상기와 같은 히록의 발생 방지의 관점에서는 비정질 박막은 특히 금속 배선의 베드로서 구성할 필요가 없고, 금속 배선의 일부를 피복하고 있으면 된다. 예를 들면 제3도(a) (b) (c) (d)에 도시하는 바와 같이, 비정질 박막(101)을 금속 배선(100)의 상부 혹은 주위등에 형성해도 좋다. 또 비정질 박막을 금속 배선의 상부에 형성하는 경우, 히록 발생 방지의 효과는 상기와 같이 비정질 박막과 금속 배선과의 원자간의 결합력에 기인하기 때문에 당연히 비정질 박막을 형성하기 전의 금속 배선의 표면 상태에도 의존한다. 예를 들면 A1을 주체로 하는 금속 배선의 경우, 통상 그 표면은 반사형 고속 전자선 회절(RHEED)에 의해 확인할 수 있도록 A1 산화물로 덮혀 있다. 즉 한번 대기로 노출한 A1 배선 표면을 RHEED로 관찰하면 표면에 생성한 비정질 산화 피막에 의해, 비정질 특유의 헤일오우 패턴 밖에 얻어지지 않는다. 그러나 표면 층을 Ar 스퍼터링 등에 의해 제거하면, A1 박막에 기인하는 링 또는 배향한 회절 패턴이 얻어지게 된다. 따라서 이와 같은 A1 금속 표면을 실현한 후에 비정질 박막을 형성하면 히록 억제 능력은 더욱 향상된다.
또, 저저항 배선 재료로서의 Cu를 금속 배선으로 이용한 경우에는 레지스트 제거 공정에 있어서의 O2 에 대한 내산화성이 문제로 된다. 이때 특히 Ti, Zr, Hf, V, Ta, Nb를 함유한 비정질 박막을 결정 입계를 경로로 하는 산소의 막내로의 확산을 억제해서 Cu의 내산화성을 향상시킨다.
또 본 발명에 있어서는 기판과 금속 배선사이에 비정질 박막을 형성함으로써 종래 기술에서 발생해온 입계 확산에 의한 반응을 억제할 수 있다. 그중에도 비정질 박막으로서 A1 비정질 합금은 A1을 주체로 하는 금속 배선과의 사이에서 고저항의 반응층을 형성하지 않기 때문에 신뢰성 높은 접촉부를 제공할 수 있다. 또 A1비정질 합금으로서 Ta, Nb, V, Mo, W 중 1종을 포함하는 합금을 이용함으로써 A1을 주체로 하는 금속 배선과 동시에 미세 가공이 가능해서, 다른 비정질 합금에 비해 공정수를 삭감할 수 있다. 이때 A1 함유량은 비정질화를 도모하는데 15 at% 이상인 것이 좋고, 또 비정질 박막의 표면 에너지를 높게 유지하기 위해 보다 양호하게는 15∼80 at%가 좋다. 이와같이 A1 비정질 합금으로서는 구체적으로는 TaxA11-x(0.20≤x≤0.85), NbxA11-x(0.20≤x≤0.85), VxA11-x(0.20≤x≤0.60), WxA11-x(0.15≤x≤0.50), MoxA11-x(0.25≤x≤0.80)이 있다. 또 Cu 비정질 합금은 Cu를 주체로 하는 금속 배선과의 밀착성이 양호해서 신뢰성 높은 접촉 부를 제공할 수 있다. 이와 같은 Cu 비정질 합금으로서는 구체적으로는 TixCu1-x(0.18≤x0.70), ZrxCu1-x(0.18≤x≤0.70), HfxCu1-x(0.20≤x≤0.70), YxCu1-x(0.10≤x≤0.53), TaxCu1-x(0.20≤x≤0.80)이 있다. 또 저저항이 요구되는 Cu에 있어서는 VxCo1- x(0.15≤x≤0.80), NbxCr1-x(0.25≤x≤0.45), NbxCo1-x(0.22≤x≤0.55), TaCr1-x(0.25≤x≤0.40), TaxCo1-x(0.25≤x≤0.45), CrxCo1-x(0.50≤x≤0.70), MoxCo1-x(0.20≤x≤0.60), WxCo1-x(0.20≤x≤0.60) 등 의 비정질 합금도 Cu를 주체로 하는 금속 배선과의 사이에서 고용체를 생성하지 않고 반응에 의한 저항 상승을 억제할수 있어서 이용할 수 있다, 또 이들 비정질 합금에 있어서도 Si, Ge, P, B 등의 이른바 메탈로이드 원소를 함유함으로써 비정질로서의 안정성을 더욱 개선할 수 있다.
또, 비정질 박막은 다른 비정질 물질을 적층한 복층 구조라도 좋다. 이때, 최상면이 상기한 바와 같은 표면 에너지가 높은 비정질 합금 등으로 구성되는 것이 좋고, 복층 구조의 하층측에서는 B. P를 포함하는 Sio2, 폴리아미드, TEOS, SiN 등을 이용해도 좋다.
상기한 바와 같은 비정질 박막상에 형성된는 금속 배선은 특정 면방향으로 배향한 결정성이 높은 고배향 결정으로 이루어지는 것으로, 고배향 결정인 경우 각 결정립의 가장 조밀한 면의 법선 방향과 금속 배선의 저면의 법선 방향과의 이루는 각이 80 % 이내인 것이 좋다. 또 단결정으로 이루어지는 경우에는 가장 조밀면과 배선 길이 방향의 이루는 각도가 20。 아래가 좋다. 이때 금속 배선의 결정 구조가 fcc 구조인 경우는 최조밀면인(111)면, bcc 구조인 경우는 (110)면, 6방정 구조인 경우는 (0001)면을 각각 배선 길이 방향과 평행에 가까운 형으로 금속 배선을 형성한다. 또, 배선 설계상의 자유도를 고려한 경우, 최조밀면이 상면, 즉 최조밀면 배향의 금속 배선을 형성하는 것이 좋다.
또 본 발명에 있어서는 금속 배선이 특히 입계 에너지가 고체의 표면 에너지의 1/3로 정의되는 다결정에 있어서 통상의 랜덤 입계의 88 % 아래의 아(亞) 입계를 분산시킨 고배향 결정으로 이루어지는 것이 좋다. 이와 같은 낮은 입계 에너지를 가진 아입계로서는 예를 들면 인접하는 결정립의 배향축을 중심으로 한 경사, 회전 및 그 조합의 상대 각도가 10도 이내로 규정되는 소각 입계나 입계의 ∑값이 10 아래인 대응 입계, 그 대응 입계에서의 변이가 3도 이내인 입계가 있다. 여기서 아입계는 1/2 이상이면 되고, 보다 양호하게는 90 % 이상이다. 본 발명에서는 이와 같은 아입계의 존재에 의해 웅력 이동에 의해 보이드가 발생하는 측이 금속 배선측이 금속 배선중에 의도적으로 설치되고, 특히 입게 에너지가 작기 때문에 1개당의 보이드 체적을 작게 억제할 수 있어서 보이드의 일부 집중에 의한 금속 배선의 단선을 피할 수 있다. 따라서 이와같은 고배향 결정으로 이루어지는 금속 배선은 베드의 비정질 박막이 존재하지 않는 상태에서도 양호한 신뢰성이 얻어진다.
이금속 배선은 단층 배선 뿐만 아니라 다층 배선이나 그 세로 방향의 도전 접속 부위, 즉 비어 혹은 관통 구멍에도 이용할 수 있다. 특히 세로 방향의 도전 접속 부위와 그 상하의 배선층이 다른 재료인 때에도 금속 배선의 결정 배향성의 연속성을 유지할 수 있어서 신뢰성을 향상시킬수 있다. 또 금속 배선은 종류가 다른 금속이나 결정 상태가 다른 금속을 적층한 복층 구조라도 좋다.
이와같은 금속 배선의 배선 재료로서 저 전기 저항이고, fcc구조를 갖는 순 Al, 순Cu, 순 Au, 순 Ag, Al-Cu, Al-Ti, Al-Cr, Al-Ta, Al-Mg, Al-In, Al-Li, Cu-Be, Cu-Ag, Cu- Pt, Au-Ag, Au-Pd, Au-Cu, bcc구조를 갖는 순 W등이 있고, 합금의 경우 그 용질 첨가량은 완전 고용범위인 것이 좋다. 또 이 경우 Si를 1wt%까지 함유하고 있어도 좋다. 또 합금화에 의해 금속 배선의 표면 에너지(퇴적 물질의 표면 에너지 gamma f) 를 낮출 수도 있다.
또 이와 같은 금속 배선 중, 예를 들면 그 입계나 금속 배선의 상하층에 배선 재료보다 저융점이고, 금속 배선을 구성하는 원소와 금속성 화합물을 형성하지 않고, 또 기판 혹은 개재층과의 친화력이 금속 배선을 구성하는 원소보다 작은 원소를 포함해도 좋다. 예를 들면 Al 또는 Al 합금을 금속 배선으로 이용하는 경우, Ga, In, Cd, Bi, Pb, Sn, Tl 중 적어도 1종의 원소, 또 Cu 또는 Cu 합금인 때에 Pb, Tl 중 적어도 1종의 원소 있다.
또 금속 배선상을 고융점 금속 결정 혹은 고융점 금속의 규화물, 질화물, 산화물, 탄화물로 피복해도 좋다.
이와 같은 구조를 갖는 본 발명의 전자 부품은 아래와 같이 제조할 수 있다.
먼저, 기판상에 필요에 따라 절연층이나 배리어층, 밀착층 등을 설치한 후, 스퍼티 법등 공지의 퇴적 방법에 의해 이 위에 형성되는 금속 배선의 특정 결정면의 면간격과 정합하도록 비정질 박막을 형성한다. 다음에 진공을 깨지 않고, 금속 배선을 형성한다. 또는 비정질 박막을 형성 후 한 번 대기에 노출한 경우는 통상 Ar의 바이어스 스퍼터링 등으로 표면을 세정한 후 금속 배선을 형성한다. 단 비정질 박막이 B, C, N, O 등을 함유하고, 비정질 박막의 높은 표면 에너지 상태가 산소 혹은 질소 분위기 중에서도 유지되는 경우는 비정질 박막을 대기로 노출해도 표면에 산화막층이 거의 형성되지 않으므로 표면을 세정하지 않고, 금속 배선을 형성해도 좋다. 금속 배선을 형성하는데 있어서의 금속 박막의 성막 방법중, 물리증착으로서는 스퍼터 성막, 바이어스 스퍼터 성막, 이온 비임 성막이 좋다. 또 화학 증착으로서는, 예를 들면 AICVD법의 경우는 TIBA등 알킬 알루미늄이나 DMAH등 알킬 알루미늄 하이드라이드 등을 소스 가스로 하고 열 CVD법으로 성막하는 것이 좋다. 이때 Si나 Cu등으로 성막중에 소스 가스 중으로 혼입시키거나, 설막후 이온 주입 혹은 스퍼터등으로 적층하여 열처리함으로써 합금화해도 좋다.
또 마찬가지로, 이 위에 절연층 등을 통해 비정질 박막 및 금속 배선을 형성해도 다층 배선으로 해도 좋다. 또 이때 성막후 열처리해서 시트에서 결정을 성장시켜도 좋다. 이 경우 시트가, 예를 들면 Si인 경우 전처리로서 최종적으로 희 HF 처리 후 물로 세척하지 않던가, 용존 산소량이 10 ppb 아래의 초순수 환경하에서 세정하고, 그후 노점이 -90 ℃ 아래인 질소중에서 건조하는 것이 좋다.
또 성막 기판 표면을 가공해서 그라포에피택시법을 이용해도 좋다. 먼저 본 발명에서는 표면 에너지가 놓은 베드의 비정질 박막상에 성막한 금속 박막의 결정 배향성이 매우 높고, 특히 특정의 면방향으로 배향하는 것을 설명했다. 이것은 베드의 표면 에너지가 높으면 증착한 핵의 베드와의 누설각이 작아서, 예를 들면 Al의 경우 에너지가 낮은(111) 면이 안정 성장하기 때문으로 생각된다. 그러나 이때 성장핵의 면내 방위는 랜덤하고, 배선 신뢰성을 더욱 향상시키기 위해서는 더욱 면내 방위 제어가 필수적이다. 그러나 본 발명에서는 표면에 흠이 형성된 비정질 박막을 베드로 함으로써 성막되는 금속 박막의 결정성 뿐만 아니라 면내 방위의 제어성이 충분히 향상한다. 여기서 비정질 박막은 흠의 저부 및 측벽부가 동일 물질 또는 물질로 구성되어도 좋으나, 특히 흠의 저부 및 측벽부를 다른 물질로 구성해서 금속 박막의 성막시에 이들 부분에서의 표면 에너지의 차를 이용하는 것이 좋다. 어쨋든 이와 같은 구성에 따르면 홈의 저부 및 측벽부 중 표면 에너지가 보다 놓은 부분에 퇴적하는 물질이 우선적으로 핵 발생하여 배향 성장하는 한편 다른 표면 에너지가 낮은 부분과의 경계에서 또 1 측의 방위 제어를 받은 결과, 단결정에 가까운 금속 박막을 성막할 수 있기 때문이다. 또 이경우는 속 박막의 성막전 혹은 성막후에 비정질 박막에 열처리해서 결정화해도 높은 결정성을 갖는 금속 박막을 얻을 수 있다.
이때 흠의 형상은 단핵상 혹은 장방형, 정방형, 정3각형중 어느것 또는 그 조합의 다수개 나열한 상태가 좋고, 특히 각각의 1변이 ±5도 이내 정도로 평행 나열되고, 또 각각의 흠의 면적이 금속 배선이 평균 결정 면적 아래이고, 볼록부분의 면적도 홈과 마찬가지로 금속 배선의 평균 결정 면적 아래가 좋다. 또 단핵상의 흠의 경우 흠의 폭, 볼록부의 폭이 금속 배선의 평균 결정 입경 아래인 것이 좋다.
비정질 박막상에 금속 배선을 형성하는 경우, 상기와 같이 비정질 박막에 표면 산화막이 형성되어 있지 않는 것이 중요하다. 비정질 박막의 표면 산화막을 제거하는 방법으로서는 금속 박막 성막 직전에 플라즈마 에칭하는 것이 좋고, 에칭후에는 진공도가 1 ×10-6Torr 아래로 유지하는 것이 중요하다. 금속 박막의 성박 방법으로서는 CVD법, PVD법 어느것이든 좋으나, 기판 온도를 높혀서 증착 입자의 이동을 촉진하는 것이 좋고, 저항 가열 이외에 전자선 조사, 레이져 비임 조사라도 좋다. 또 기판에 대해 비스듬히 증착 입자 흐름이 입사하는 경사 증착법도 좋다.
또 상기한 바와 같은 고배향 결정으로 이루어지는 금속 배선은 Al 또는 Al 합금 혹은 Cu 또는 Cu 합금으로 이루어지는 도전체층을 퇴적해서 금속 박막을 성막할 때, 상기 도전체층의 퇴적전 또는 퇴적중에 표면 에너지가 작은 원소를 공급해서도 실현가능하다.
보다 구체적으로는 예를 들면 Al 또는 Al 합금으로 이루어지는 금속 배선을 형성하는 경우에는 Ga, In, Cd, Bi, Pb, Sn, Tl로 이루어지는 군에서 선택된 1또는 2 종류 이상의 원소, Cu 또는 Cu 합금으로 이루어지는 금속 배선을 형성하는 경우에는 Pb, Tl로 이루어지는 군에서 선택한 1 또는 2 종류의 원소를 공급한다. 여기서, 이와 같은 원소를 공급해서 1 원자층 이상의 제어층을 형성한 때의 gammaf와 gammai의 상관 관계를 제1도를 이용해서 살펴보자. 제1도에서 1은 기판, 5는 열산화막으로 이루어지는 절연층, 50 은 제어층, 2는 금속 배선을 도시한다.
이 경우에는 제어층을 구성하는 원소의 표면 에너지가 작으므로, 제1도(a)의 상태보다 도(b) 상태의 쪽이 gammaf와 gammaI의 합은 작아진다. 따라서 상기한 바와 같은 원소를 기판상에 공급하고, 그 위에 금속 배선으로 되는 도전체층을 퇴적시키면 자유 에너지를 최소로 하기 위해 상기 원소가 도전체층 표면으로 확산하다. 그 결과 퇴적 물질의 표면 에너지가 외관상 감소해서 그 결정 성장이 층상 성장에 근접하고, 나아가 베드가 기판상에 형성된 절연층, 배리어층, 밀착층, 비정질 박막층중 어느것이라도 결정성이 높은 금속 박막을 성막할 수 있다. 이것은 특히 도전체층의 퇴적중에 상기 원소를 공급하는 경우에 현저하고, 상기 원소의 공급량은 1/2원자층 이상이면 충분하다. 또 상기 원소를 공급함으로써 퇴적 물질의 표면 확산이 현저히 촉진되어, 결정의 대입경화도 아울러 달성된다. 이것을 제29도를 이용해서 설명한다. 제29도(a)는 SiO2절 연막상에 Al을 500 Å 증착한 때의 표면 SEM 사진이고, 제29도(b)는 Al의 증착시에 1 원자층의 Bi를 공급한 때의 표면 SEM사진이다. 도면에서 알 수 있는 바와 같이, 도전체층의 퇴적중에 Bi를 공급하면, Bi를 공급하지 않는 경우에는 400 ℃, 3시간 진공중 열처리로 얻어지는 박막 형태(막 응집)이 기판을 가열하지 않고 특히 퇴적 직후에 얻을 수 있다.
또 기판상의 화합물이나 합금으로 이루어지는 배리어층, 밀착층 등을 베드층으로서 성막하고, 또 열처리한 후 도전체층을 퇴적하는 경우, 도전체층을 퇴적하는 전처리로서 상기 화합물 혹은 합금을 구성하는 원소를 적어도 1 종류 함유시킨 플라즈마로 베드층을 에칭해서도 결정성, 배향성이 높은 금속 박막을 성막할 수 있게 된다. 그 이유는 상기 에칭으로 화합물이나 합금으로 이루어지는 베드층 표면의 산화가 방지되고, 또 표면의 활성층을 제거해서 안정한 계면을 형성할 수 있기 때문이다. 예를 들면, 베드층이 질화물이 경우, 불활성 가스에 질소를 혼합한 플라즈마로 표면을 에칭하고, 그 위에 도전체층을 에칭하는 것이 좋고, 이때 도전체층의 퇴적은 진공중에서 연속 에칭하는 것이 좋으나, 단시간 대기에 노출하는 것은 무관하다. 또 에칭에서 혼합 가스에 의한 에칭 후 화합물 또는 합금을 구성하는 원소만을 플라즈마에 노출하는 것은 무관하다. 또 이들 에칭은 기판에 바이어스 전위를 인가한 상태에서 하는 것이 좋고, 그 전압은 -100V 아래가 좋다. 그후 도전체층의 퇴적 방법은 스퍼터증착법, 저항증착가열법을 필두로 물리증착법, 각종 CVD법 등이 있다. 또 이때 도전체층을 형성하는 물질은 Si 또는 WSi, MoSi, 순 Al, Al 합금, 순 Cu, Cu 합금, W, Au, Ag 중 어느 것도 좋다. 또 Al 합금인 경우 Al-Cu합금, Al-Cr합금, Al-Mg 합금이 특히 좋다. 또 이를 물질을 적층상으로 성막해도 좋다.
예를 들면, AlCVD법의 경우는 TIBA 등의 알킬 알루미늄이나 DMAH 등 알킬 알루미늄 하이드라이드를 소스 가스로 해서, 열 CVD법으로 성막하는 것이 좋다. 이때 Si 나 Cu등으로 성막중에 소스 가스중에 혼입시키거나, 성막후 이온 주입 또는 스퍼터법 등으로 적층해서 열처리해서 합금화해도 좋다.
이와 같이 해서 금속 박막의 결정성을 향상시킴으로서 내응력 이동이나 내 전자 이동 등 금속 배선의 신뢰성이 우수한 전자 부품을 얻을 수 있다.
또 기판 상에 절연층 등을 통해 금속 배선을 형성한 후에 금속 배선에 전류를 흘림으로서 금속 배선의 응력 이동 내성의 향상, 서멀에치피트의 발생을 억제 할 수 있게 된다. 또 전류의 통전으로 비정질 박막을 형성하지 않는 경우에도 동일한 효고가 얻어지고, 또 다른막이 개재해 있어도 무관하다. 그러나 이러한 처리에 의해 효과가 있는 것은 금속 배선중의 입계가 적은 경사각 입계나 쌍정입계 에너지가 낮은 입계로 형성되어 있는 경우이고, 여기서도 상기 낮은 입계 에너지를 가진 아입계를 분산시킨 고배향 결정으로 이루어지는 금속 배선을 형성하는 것이 좋다. 어쨌든, 이와 같은 아입계에서는 전류를 흘림으로서 입계가 이동 가능하고, 입계가 금속 배선에서 배출되어 보다 단결정에 근접하기 때문이다. 또 전류 통전량으로서는 5×106A/ cm2부터 2× 107A/ cm2범위의 전류를 흘리는 것이 좋다.
전류 밀도의 한정 이유로서는 5×106A/ cm2아래이면 통전 효과가 나타나지 않고, 2×107A/ cm2을 넘으면 배선 자신의 주울열이 현저해지는 결과로서의 온도 분포에 의해 원자 흐름 다발의 발산량이 증대해서 전자 이동에 의한 보이드가 발생해버려서, 배선 형상을 저해하고 신뢰성을 악화시키기 때문이다. 또 통전 시간으로서는 금속 배선의 길리 형상에 따라 적정 범위가 다르나, 통전에 의한 발열 안정성 및 전위 배출 속도의 점에서 1분 이상이 좋고, 그 이상이면 문제는 없다. 또 기판 온도는 실온이라도, 가열해도 무관하나, 300℃ 아래가 좋고, 그 이상으로 가열하면 서멀에치피트가 생길 우려가 있다.
다층 배선의 경우 통전은 각 금속 배선 형성별로 하는 것이 좋으나, 2층 이상의 금속 배선을 동시에 통전해도 무방하다. 이 경우 양호하게는 비어의 매립부(도전 접속 부위)도 금속 배선과 동종의 재료를 이용하나, 첨가 물량의 차는 첨가 총량의 합계가 10%이내이면 무관하다.
또, 본 실시예에 있어서는 상기한 바와 같이 기판상에 비정질 박막 및 금속 배선을 차례로 형성해서 본 발명의 전자 부품을 제조한 후에 고배향 결정으로 이루어지는 금속 배선에서의 더욱 결정립 성장을 목적으로해서 소정 열처리해도 좋다. 이때 상기 열처리에 의해 비정질 박막이 결정화 혹은 소실해도 어떤 문제도 없고, 오히려 상기 고배향 결정의 입자 성장에 기인해서 그 결정성이 놓아지기 때문에 금속 배선의 신뢰성을 한층 향상시킬 수 있다.
또, 본 발명은 상기와 같이 금속 배선의 신뢰성 향상에 관한 것으로, 같은 기술은 전자 부품중의 캐패시터나 저항 발열체의 전극부동에도 응용할 수 있다.
예를 들면, 캐패시터의 하부 전극을 형성할 때, 그 베드로 되는 비정질 박막의 희절 측정으로 나타나는 헤일로루 패턴의 피크 위치에 대응하는 원자간 거리와 하부 전극의 제1 인접 원자간 거리로 규정되는 특정 결정면의 면간격이 대략 정합해 있어서, 비정질 박막과 하부 전극 사이에 계면 에너지가 감소되어, 매우 결정성이 높은 하부 전극을 형성할 수 있다. 따라서 그 위에 형성되는 유전체 박막의 결정성도 향상된다.
또 저항 발열체로서 비정질 박막을 이용함으로써 균일하고 시간 경과에 따른 변화가 적은 전기 저항 특성이 얻어진다. 또 이러한 비정질 박막상에 비정질 박막의 원자간 거리와 전극의 면간격이 각각 정합하도록 전극막을 퇴적하면 전극의 결정성이 개선되어 대전류 인가시에도 열화가 억제된다.
또, 본 발명에서는 금속 배선과 접속하는 패드부를 금속 배선과 마찬가지로 단결정 혹은 앞에서 설명한 낮은 입계 에너지를 가진 아입계를 갖는 고배향 결정으로 구성하고, 또 그 형상을 금속 배선에서 차례로 분기한 세선의 집합체로 함으로써 패드부의 신뢰성을 높일 수 있다. 여기서 순차 분기란 제4도에 도시하는 바와 같이 금속 배선을 중심축으로 하고, 상하 방향으로 가지 모양으로 세선이 증가해 가는 것으로 분기수는 상하 동수일 필요는 없다. 또 분기는 금속 배선에 직교할 필요는 없고, 각도 theta 는 90도 아래이면 된다. 따라서, 배선애에서 발생 이동해 온 보이드가 배선 상층의 것은 차차 패드부 하방의 세선으로 이동하고 배선폭 이상에서 보이드는 성장하지 않고 패드부 외주부의 세선에 머무른다. 그리고 최외주부의 세선에서 보이드에 의해 세선 형성 원소가 없어지면, 보이드는 인접하는 다음 세선에 머무르고, 외부 전원과 이어지는 외이어가 몰딩된 패드부 중심부에는 결합을 종결시키지 않기 때문에 패드부의 수명을 매우 길게 할 수 있다.
또 분기가 차례로 진행하는 구조이기 때문에 금속 배선과의 접속부에서의 전류 밀도의 급격한 변화를 피할 수 있고, 전류 밀도의 변화에 따르는 플럭스 발산(flux divergence)의 완화가 가능해서(-)패드부의 보이드 뿐만 아니라(+)패드부에서의 히록의 분산에도 효과가 있다. 또 분기하는 간격은 등간격일 필요는 없다.
또 분기한 세선은 세로 방향으로 뻗는 세선에서 션결되는 것이 좋다. 또 세선의 폭은 금속 배선폭 이상이 좋다.
또 패드부에 있어서, 전류 밀도가 금속 배선의 1/10 이상인 영역을 세선의 집합체로 하는 것이 효과적이고, 그 아래의 전류 밀도 영역에서는 연속막이라도 무관하다.
아래 본 발명을 실시예에 따라 설명한다.
[실시예1]
제 5도, 제6도를 이용해서 본 실시예을 설명한다.
4000 Å 열 산화막(SiO2)로 이루어지는 절연층(5)를 갖는 6인치 실리콘 웨이퍼 기판(1)을 이용해서, 아래에 도시하는 바와 같이 비정질 박막(3) 및 금속 배선(2)를 차례로 스퍼터 형성했다. 즉 먼저 제 5도에 도시하는 벌티 타겟 스퍼터 장치에 의해 비정질 박막(3)으로서 AlTa막을 형성했다. 스퍼터 조건을 아래에 나타낸다. 제5도에서 8 은 고주파 전원, 9는 정합회로, 10은 매스 플로우 컨트롤러, 11은 타겟을 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100 mm Φ의 AlTa 모자이크 타겟(동심원상)
기판 온도 : 실온 (25 ℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/ cm2
막 두께 : 500 Å
조성 분석 결과, 형성된 막은Al40Ta60(수치는 원자 조성비로 아래도 동일하다)이었다. 또 X선 회절에서 막은 비정질이고, 헤일로우 패턴의 정점에 대응하는 원자간 거리 ds는 2.34 Å이었다. 한편 Al은 (111)의 면간격 df가 2.34 Å이므로 vert df-ds vert /ds=0으로 되고, 금속 배선을 구성하는 주된 원소를 비정질 박막 중에 함유하고, 적당한 조성으로 함으로써 금속 배선의 특정 결정면의 면간격과 정합시킬 수 있는 것을 알았다. 또 본 실시예에서는 모자이크 타겟을 이용했으나, 2원 타겟을 이용한 동시 스퍼터법이나, 각원소를 적층하는 등의 방법으로 성막해도 마찬가지로 비정질 박막이 얻어졌다.
이어서, 진공을 깨지 않고 Al40Ta60막상에 Al을 스퍼터 했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100mm Φ의 Al 타겟
기판온도 : 실온(25 ℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5W/ cm2
막 두께 : 4000 Å
이렇게 제조한 Al막을 X선 회전에 의해 배향성 및 결정성을 평가한 바, (111) 록킹 곡선의 반값폭(半値幅)(배향 반값폭)은 1.2。 이고, 또 (hhh) 반사 이외의 블랙 반사(예를 들면(200), (220)등)은 전혀 관측되지 않았다.
그리고 이와 같이 제조된 제 6도에 도시하는 층구조의 막을 폭 0.5 mu m, 길이 1mm인 4 단자 패턴으로 가공해서 전자 이동(EM) 시험을 행했다. 시험 조건은 배선 온도 200℃, 전류 밀도 2 × 106A/ cm2이다. 그 결과 1000 시간의 통전 후에도 파단하지 않고, 양호한 신회성이 얻어지는 것이 확인되었다. 여기서는 EM가속 시험중의 전기 저항이 시험 개시 직후값의 10% 상승한 시점에서 배선 파단으로 간주하고, 아래에 대해서도 동일하게 한다.
마찬가지로 해서(비정질 박막/금속 배선)의 조합으로서( Pt21Zr79/Pt) ,( Cu50 Ti50/Cu) ,( Ag55Cu45/Ag) ,( Fe80B20/Fe) 로 되는 것을 제조하고, 마찬가지로 배향 반값폭을 평가한 바 Pt, Cu, Ag는 (111) 배향에서 1/2값폭이 각각 1.4°,1.8°,1.6°이고, Fe는 (110) 배향에서 (110) 반사의 배향 반값폭이 1.7°였다.
[실시예2]
실시예 1과 마찬가지로 해서 Ni30Ta70(융점 1500℃)로 이루어지는 비정질 박막을 형성하고, 이위에 Al(융점 600℃)로 이루어지는 금속 배선을 형성했다. 즉 비정질 박막은 금속 배선 보다 융점이 높고, 금속 배선을 구성하는 주된 원소와의 사이에서 금속간 화합물을 형성하여 얻은 원소를 포함하고 있다. 이때Ni30Ta70의 헤일로우 패턴의 정점에 대응하는 원자간 거리 ds는 2.33Å으로 Al(111)의 면간격 df=2.34Å과 대략 정합한다. 이것을 실시예 1과 마찬가지로 평가한 바(111)배향 반값폭이 0.9°라는 향호한 결정성이 관측되고, 또 EM 시험에서도, 1000시간 통전에서 파단없이 양호한 신뢰성이 얻어지는 것이 확인되었다.
마찬가지로 해서(비정질 박막/금속 배선)의 조합으로서( Pd80Si20/Al) ,( Ag55Cu45/Al) ,( W70Zr30/Al) 로 되는 것을 제조하고, 마찬가지로 평가한 바, (111)배향 반값폭은 가각 1.9°,1.8°,1.2°였다.
[실시예3]
실시예 1과 마찬가지로 해서 Co기 합금인 Co80Zr9Nb11로 이루어지는 비정질 박막을 제조하고, 이위에 Al로 이루어지는 금속 배선을 형성했다. 이 때 Co80Zr_9 Nb11의 헤일로우이 정점에 대응하는 원자간 거리 ds는 2.04 Å으로 Al(200) 면간격 거리 df=2.02 Å과 대략 정합하고 있다. 이것을 실시예 1과 마찬가지로 평가한 바, (111) 배향 및 양호한 결정성이 관측되고, 도 EM 시험에서 도 1000 시간 통전에도 판단하지 않고 양호한 신뢰성이 얻어지는 것이 확인되었다.
마찬가지로 해서 (비정질 박막/금속 배선)의 조합으로서 (Co80Zr8Nb12/Al) ,(Co85Zr6Nb9/Al) ,(Co88Zr8Ta9/Al) ,(Co_90 Hf6Pd4/Al) 인 것을 제조하여 동일하게 평가한 바, 모두 (111)배향 반값폭이 1.2°라는 양호한 결정성이 얻어지는 것이 확인되었다. 또 제 7도에 도시하는 바와 같은 절연층(5) 상에 배리어층(6)으로 다결정인 TiN/Ti 층을 형성한 후, 이위에 비정질 박막(3)(Co80Zr9Nb11) 을 형성할 것이나, 또는 표 1에 나타내는 바와 같이 이후 일단 대기에 노출한 것, 그 후 Ar의 바이어스 스퍼터링을 행한것들의 위에, 각 Al금속 배선(2)를 형성하고, 이들 결정 배향성을 Cu k alpha 선을 이용한 X선 회절에 의해 Al (111)록킹 곡선의 반값폭에서 평가 했다. 표 1에 도시하는 바와 같이, 비정질 박막을 설치하지 않는 것, 대기에 노출해서 Ar 배리어 스퍼터링을 하지 않은 것은 결정 배향이 현저히 저하해 있다.
○ … 유 ­… 무
[실시예4]
실시예 1과 마찬가지로 해서 표 2에 나타내는 비정질 박막 및 금속 배선을 형성했다. 표 2에 아울러 나타내는 바와 같이, 본 실시예에 있어서는 비정질 박막으로 결정 상태에서 금속 배선보다 표면 에너지가 큰 것을 이용한다.
어느것이나 비정길 박막에서의 헤일로우 패턴의 정점에서 대응하는 면 간격 ds와 Al의 격자간 거리 df는 대략 정합한다. 이들을 실시예 1과 마찬가지로 평가한 바, 표 2에 나타내는 바와 같이 어느 것이나(111) 배향 및 양호한 결정성이 확인되고, 또 EM 시험에서도 1000시간 통전에서 파단하지 않고 양호한 신뢰성이 얻어지는 것이 확인 되었다.
이때, 비정질 박막으로서 이용하는 TiB2 등의 봉화물, 그 밖의 탄화물, 질화물 등은 그 표면 에너지가 커서 좋다. 또 이때의 표면 에너지는
근사식 : △ E =Y λ /4 π X
△ E : 표면 에너지
Y : 영률
λ : 원자사이에서 힘이 미치는 거리( X에 근사)
X: 원자간 거리
로 구할 수 있다.
동시에, 비교예로서 SiO상에 직접 금속 배선을 실시예 1과 마찬가지로 형성했다. SiO의 헤일로우 패턴의 정점에 대응하는 원자간 거리 ds와 가장 가까운 Al(111)면 간격 cf는 거의 정합하지 않고, 또 SiO의 표면 에너지는 Al보다 작다. 이것을 실시예 1과 마찬가지로 평가한 바, (111) 배향 반값폭은 8.2°로 크지고, 또 동일 조건의 EM 시험에 있어서도 10 시간 이내에서 배선이 파단되었다.
[실시예5]
제8도를 이용해서 본 실시예를 설명한다.
본 실시예에 있어서는, 제8도에 도시하는 바와 같은 세로 방향의 도전 접속 부위, 즉 비어(4)가 형성되어 있다. 구체적으로는 먼저 Si 기판(1) 상에 막두께 1000 Å인 SiO열 산화막을 절연층(5)로서 형성한 후, 하층 금속 배선(2')로서 Al, Cu, W 혹은 MoSi로 이루어지는 박막을 4000 Å퇴적 했다.
이 박막상에 열 CVD법에 의해 SiO층간 절연막(5')를 3000 Å 퇴적했다. 층간 절연막(5')에 통상의 PEP, RIE 공정에 의해 직경 50 mu m인 비어(4) (혹은 관통 구멍)을 형성했다. 다음에 비어(4)중에 선택 CVD법을 이용해서 W를 매립하고, 에칭으로 평탄화한 후, 본 발명에 의한 비정질 박막(3)으로서 CoZrNb박막을 스퍼터링에 의해 200 Å 형성했다. 이어서, 한번 대기에 노출된 CoZrNb표면에 대해 Ar의 Rf 플라즈마 세정후 스퍼터링에 의해 금속 배선(2)로서 순 Al 박막을 4000 Å 퇴적하고, 그 Al 박막의 결정 배향성을 Cu-Kα선을 이용해서 측정된 Al(111) 록킹 곡선의 반값폭에 의해 평가 했다. 이때 입사 X선을 콜리메터에 의해 phi 50 mu m까지 조절해서 비어 근방의 반값폭의 변화와 그 분포를 조사했으나 장소에 따른 변화는 없고 일정하게 반값폭은 1.3°로 양호한 결정 배향성을 나타냈다.
[실시예6]
제9도를 이용해서 본 실시예를 설명한다.
실시예 5와 마찬가지로, 비어(4)를 형성한 후, 제9도에 도시하는 바와 같이 비정질 박막(3)으로서 NiNb을 300 Å스퍼터링에 의해 형성했다. 그 결과 제9도에 도시하는 바와 같이 비어의 다소 얇아지나, 고르게Ni-Nb 층이 형성되었다. 이 위에 1 × 10 Torr아래의 진공을 유지하면서, 연속적으로 스퍼터링에 의해 금속 배선(2)로서 순 Al 박막 4000Å 형성 했다. 실시예 5와 마찬가지로 평가한 바, 고르게 반값폭 1.35°가 얻어졌다.
[실시예7]
제10도를 이용해서 본 실시예를 설명한다.
실시예5와 마찬가지로 비어(4)를 형성한 후, 제10도에 도시하는 바와 같이 비정질 박막(3)으로서 AlTa을 스퍼터링에 의해 형성했다. 이때 비어(4)를 형성한 기판과 타겟사이에 콜리메터를 설치함으로써 퇴적 입자의 직진성을 향상시킨 결과, 비어(4)의 측벽에는 거의 비정질층이 형성되지 않고, 비어(4)의 저면과 층간 절연막(5') 상에 100 Å의 Al-Ta 비정질 박막(3)을 형성할 수 있었다. 한 번 대기에 노출해서 Ar의 RF 바이어스 스퍼터링을 행한 후, 금속 배선(2)로서 순 Al 박막을 스퍼터링에 의해 4000 Å 퇴적했다. 실시예 5와 동일하게 평가한 바, 일정하게 반값폭 1.1°가 얻어졌다.
[실시예 8]
제11도를 이용해서 본 실시예를 설명한다.
제11도에 도시하는 바와 같이 하층의 금속 배선(2')를 형성할 때에 먼저 SiO열산화막으로 이루어지는 절연층(5)상에 비정질 박막(3')로서 AlTa을 형성한 후 1 × 10 Torr아래의 진공을 유지하면서 연속적으로 순 Al로 이루어지는 하층 금속 배선(2')를 4000 Å 퇴적했다. 하층 금속 배선(2')의 록킹 곡선의 반값폭은 1.2°였다. 이 Al 하층 금속 배선(2') 상에 실시예 5와 마찬가지로 SiO층간 절연막(5') 및 비어(4)를 형성했다. 다음에 TIBA(트리이소부틸알루미늄)을 원료 가스로 한 열 CVD법에 의해 비어(4)를 Al로 선택적으로 매립했다. 비어(4)를 배립한 Al은 아래어 있는 Al의 결정 배향성을 계속해서 하층 금속 배선(2')와 같은 록킹 곡선의 반값폭을 나타낸다. 이어서 연속적으로 비정질 박막(3)으로서 AlTa을 스퍼터링하여 250 Å 퇴적했다. 일단 대기에 노출하고, Ar의 RF 플라즈마에 의한 바이어스 세정후 스퍼터링 혹은 TIBA를 이용한 열 CVD법에 의해 금속 배선(2)로서 Al막을 4000 Å 퇴적했다. Al 막의 결정 배향성의 분포는 일정하고, 그 록킹 반값폭은 1.2°였다. Al은 퇴적하기 전에 통상의 PEP 공정과 이온 밀링 공정에 의해 비어(4) 부분의 비정질 박막(3)을 제거한 후 Al을 퇴적한 것에 있어서도 비어 부분도 포함해도 역시 배향성은 균일하고, 반값 폭도 1.2°로 변화하지 않았다.
한편 비교예로서 본 발명에 의한 비정질 박막을 개재시키지 않는 경우에는 어떤 경우도 비정질 SiO상의 Al의 반값폭은 약 8°이고, 또 배향성의 균일성도 나쁘며, 특히 비어 부분에서의 배향성도 현저히 혼란스러웠다.
[실시예 9]
제12도, 제13도를 이용해서 본 실시예를 설명한다.
제12도(a)에 도시하는 바와같이 비정질 SiO로 이루어지는 절연층이 표면에 형성된 Si 기판(1)을 준비하고, 먼저 비정질 SiO상에 스퍼터링법에 의해 비정질 박막(3)을 1000 Å 퇴적한 후(제12도(b)), 배선을 형성하는 부분을 남기고, 남은 비정질 박막(3)을 에칭으로 제거했다(제12도(c)), 이 위에 막 두께 5000 Å인 비정질 SiOs로 이루어지는 절연층(5)를 균일하게 퇴적했다(제12도(d)), 다음에 비정질 박막(3)상의 SiO만을 에칭 제거하고,배 선을 매립하기 위한 홈을 형성했다(제12도(e)). 그 결과, 홈의 저면은 비정질 박막(3)으로 되어었다. 본 실시예 에서는 이 홈의 폭, 즉 금속 배선폭은 0.8 mu m로 했다. 또 홈의 깊이는 4000 Å으로 했다. 이렇게 준비한 배선용 홈을 갖는 기판(1)상에 저에너지의 이온 비임을 조사해서 비정질 박막(3) 표면의 산화막을 제거한 후 트리이소부틸 알루미늄((CH)Al)을 원료 가스로 하는 열 CVD법에 의해 알루미늄을 퇴적해서 금속 배선(4)를 얻었다(제12도(f)). 홈 중에만 알루미늄이 퇴적하는 선택 성장은 기판 온도를 300℃ 아래로 함으로서 실현했다. 표 3에 비정질 박막(3)으로서 Al 비정질 합금을 홈저면에 형성한 경우 홈주의 알루미늄 퇴적 속도를 기판 온도에 대해 나타낸다. Al 비정질 합금으로서는 AlTa, AlNb, AlV을 선택했다. 또 선택 성장을 확인하기 위해 홈부 이외의 SiO와의 선택 성장 유무를 표3에 아울러 나타낸다. 또 비교예로서 홈저부에 비정질 SiO, 다결성 실리콘, 다결정은 형성한 경우의 알루미늄 퇴적 속도와 선택 성장 유무를 나타낸다. Al 비정질 합금상에 비해 비정질 SiO상, 다결정실리콘 상에서는 300℃ 아래에서 충분한 알루미늄 퇴적 속도를 실현할 수 없어서 매립된 알루미늄의 표면 형상도 나쁘다. 또, 다결정은상의 퇴적 속도도 Al 미정질 합금상에 비해 작고, 또 배선길이 방향에 대해 알루미늄이 불연속으로 매립된 곳이 발견되었다.
다음에 선택적으로 매립된 알루미늄이 불연속으로 매립된 곳이 발견되었다.
다음에 선택적으로 매립된 알루미늄의 결정성을 X선 회절로 조사한 결과를 표 4에 나타낸다. 여기서 알루미늄의 배향성 평가는 Al(111)회절 피크의 록킹 커브의 반값폭을 측정해서 행했다. Al비정질 합금을 베드로 하는 홈에 배립된 알루미늄은 (111)반값폭이 약 1°인 (111)고배향 상태이다.
또 Al 비정질 합금을 저면으로하는 홈에 배립된 알루미늄을 투과 전자 현미경으로 관찰한 바, 알루미늄 결정입경은 배선폭과 대략 같은 1 mu m정도이고, 배선 길이 방향으로 이들(111) 결정립이 아입계(소각 입계)에 의해 접하는 구조로 되어 있는 것을 알았다. 또 부분적이지만 배선 길이 방향으로 길이 10 mu m이 상에 걸쳐 1개의 결정립으로 되어 있는 영역도 존재하는 것이 확인 되었다. 이것은 (111)고배향 상태보다도 더욱 응력 이동 내성, 전자 이동 내성이 우수한 단결정 알루미늄 배선이 부분적으로 실현되어 있는 것을 나타내고 있다.
마지막으로, 본 실시예에서 형성한 알루미늄 매립 배선의 전자 이동 내성을 조사하기 위해 실시한 가속 시험 결과를 제13도에 도시한다. 시험 조건은 기판 온도 150℃, 전류 밀도1 × 10 A/cm 이다. 저항 변화율의 시간 경과에 따른 변화에서 종래의 알루미늄 배선에 비해 배우 높은 신뢰성을 가지는 것이 확인되었다.
[실시예 10]
제14도를 이용해서 본 실시예를 설명한다.
제14도에 도시하는 바와 같이, 기능 소자(31)이 형성된 반도체 기판(1) 상에 CVD법을 이용해서 SiO절연막(5)를 형성하고, 접촉부로 되는 영역을 에칭으로 제거해서 접속 구명(32)를 설치한다. 접촉 특성을 양호하게 하기 위해 접속 구멍 저면의 반도체 기판(1) 상에 형성된 자연 산화막을 불산 세정으로 제거하고, 재산화를 방지하기 위해 산소 함유량이 낮은 초순수로 린스하고, 고순도 질소 가스 퍼지(purge)에 의해 건조한다. 이 기판상에 멀티타겟 스퍼터 장치에 의해 Al-Ta 비정질 박막(3)을 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100mm phi 의 Al-Ta 모자이크 타겟
기판 온도 : 실온(25 ℃)
스퍼터 가스: Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/cm2
막 두께 : 400 Å
조성 분석 결과, 형성된 막은 AlTa였다. 또 X선 회절로 막은 비정질이었다. 또 본 실시예서는 Al 비정질 박막(3)을 스퍼터법에 의해 제조했으나, CVD법이나 증착법 등에 의해서도 동등한 비정질 박막을 형성할 수 있다. 또 Al 비정질 박막(3)의 스퍼터에 있어서 Al-Ta 모자이크 타겟을 이용했으나, Al과 Ta의 2원 타겟을 이용한 동시 스퍼터법이나 Al 및 Ta를 교대로 얇게 적층하는 등의 방법에 의해서도 같은 비정질 박막이 얻어진다.
또 이위에 진공을 진공을 않고 Al막을 스퍼터법으로 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100 mm phi 의 Al 타겟
기판 온도 : 실온 (25 ℃)
스퍼터 가스 : Ar
가스 입력 : 1 Pa
인가 전력 : 5 W/cm
막 두께 : 4000 Å
이렇게 제조한 Al막을 X선 회절에 의해 배향성 및 결정성을 평가한 바, (111)록킹 곡선의 반값폭은 1.0°이고, 양호한 배향성이 관측되었다. 또, 본실시예에서는 Al막을 스퍼터법에 의해 형성했으나, CVD법이나 증착법에 의해 형성해도 같은 효과가 얻어진다.
이후, 통상의 리소그래피 기술에 의해 원하는 패턴에 레지스트를 형성하고, 염소를 포함하는 에칭 가스를 이용해서 Al 막 및 Al-Ta 비정질 박막(3)을 동시에 드라이 에칭하고, Al막을 금속 배선(2)로 가공했다. 가공후 SEM에 의해 관찰했으나, 잔사도 없고 가공성은 양호했다. 이 시료를 포밍 가스(N2:H2=9:1) 중에서 450℃, 15분 열처리한 후, 접합부의 리크 전류 및 접촉 저항을 측정했으나 열처리 전과 같이 양호한 배리어성이 확인되었다.
[실시예 11]
제 15도를 이용해서 본 실시예를 설명한다.
Al 배선의 전자 이동 내성을 조사하기 위해, 산화막이 부착된 실리콘 기판상에 Al-Ta 비정질 박막과 Al막을 실시에 10과 동일한 조건에서 성막하고, 이것을 이용해서 제15도에 도시하는 바와 같은 양극(21), 음극(2) 및 이들 각 전극을 접속하며, 0.8 mu m의 배선폭을 갖는 배선부(23)을 구비한 시표 기판(24)를 제조했다. 이 시료 기판의 Al 막을 X선 회절에 의해 배향성 및 결정성을 평가한 바 실시예 10과 같이 (111)록킹 곡선의 반값폭은 1.0°였다.
시료 기판(24)에 대해 시험 온도를 200 ℃로 하고, 전류 밀도가 2× 10 A/cm 에 상당하는 전류를 흘리고, 그 평균 고장 시간을 측정한 바 1000시간 이상의 값을 나타내고, 높은 전자 이동 내성을 갖는 것을 알았다.
[실시예 12]
실시예 10과 마찬가지 방법으로 기능 소자를 형성한 기판 상에 Al-Mo 비정질 박막을 형성했다. 조성 분석 결과, 형성된 막을 AlMo이었다. 또 X선 회절에서 막은 비정질이었다. 이 위에 제조한 Al막을 X선 회절에 의해 배향성 및 결정성을 평가한 바, (111)의 록킹 곡선의 반값폭은 1.1˚이고, 양호한 배향성이 관측되었다.
이후, 통상의 리소그래피 기술에 의해 원하는 패턴으로 레지스트를 형성하고, 염소를 포함하는 에칭 가스를 이용해서 Al막 및 Al-Mo 비정질 박막을 동시에 드라이 에칭하고, Al막을 금속 배선으로 가공했다. 가공후 SEM으로 관측했으나 잔사도 발견되지 않고 가공성은 양호했다. 이 시료를 포밍 가스(N2:H2 = 9:1)중에서 450℃, 15분 열처리한 후 접합부의 단면을 관찰한 바 어로이 스파이크는 발견되지 않고 양호한 배리어성이 확인되었다.
[실시예 13]
실시예 10과 동일한 방법으로 기능 소자를 형성한 기판 상에 Al-Nb-Si 비정질 박막을 형성했다. 조성 분석 결과 형성된 막은 AlNbSi였다. 또 X선 회절에서 막은 비정질이었다. 이 위에 제조한 Al막을 X선 회절에 의해 배향성 및 결정성을 평가한 바, (111)록킹 곡선의 반값 1.3˚이고 양호한 배향성이 관측되었다. 이후 통상의 리소그래피 기술에 의해 원하는 패턴으로 레지스트를 형성하고, 염소를 포함하는 에칭 가스를 이용해서 Al막 및 Al-Nb-Si 비정질 박막을 동시에 드라이에칭하고, Al막을 금속 배선으로 가공했다. 가공후 SEM에 의해 관찰했으나 잔사도 발견되지 않고 가공성은 양호했다. 이 시료를 포밍 가스(N:H=9:1) 중에서 450℃, 15분 열처리한 후, 접합부 단면을 관찰한 바 어로이 스파이크는 발견되지 않고, 양호한 배리어성이 확인되었다. 또 Si를 포함하므로써 비정질 박막의 열안정성은 향상되어 보다 고온의 열처리에 의해서도 결정화나 반응은 없었다. 또 이러한 효과는 Ge, P, B에서도 동일했다.
[실시예 14]
제 16도를 이용해서 본 실시예를 설명한다.
4000Å 열산화막으로 이루어지는 절연층(5)를 갖는 6인치 실리콘 웨이퍼기판(1)을 이용해서 먼저 제 5도에 도시하는 멀티타겟 스퍼터 장치에 의해 PtZr 비정질 박막(3)을 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 PtZr 모자이크 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 500Å
조성 분석 결과, 형성된 막은 PtZr였다. 또 X선 회절 측정에 의한 막은 비정질이었다.
이어서, 진공을 파괴하지 않고 PtZr 막상에 Pt를 스퍼터했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Pt 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 1000Å
이렇게 제조한 하부 전극으로서의 Pt막(33)을 X선 회절에 의해 배향성 및 결정성을 평가한 바, (111)배향 반값폭이 1.4˚로 양호한 배향성이 관측되었다.
다음에 이 하부 전극상에 RF 마그네트론 스퍼터링법에 의해 유전체 박막으로서 티탄산 스트론듐막(34)를 형성했다. 타겟은 티탄산 스트론듐 소결체를 이용했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 SrTio타겟
기판 온도 : 500℃
스퍼터 가스 : Ar/O
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 5000Å
X선 회절에 의해 얻어진 유전체 박막의 배향성 및 결정성을 평가한 바, Pt막(33)의 (111)배향을 계속하고 (111)배향 반값폭은 1.5˚로 되었다. 이러한 유전체 박막상에 상부 전극으로서 Au막(35)를 증착하고, 캐패시터 특성을 평가한바, 비유전율, 누설 전류 모두 양호한 값이었다. 한편 열산화막 상에 직접 형성한 Pt막의 배향 반값폭은 9.2˚이고, 이 위에 상기와 동일 조건에서 티탄산 스트론튬막을 형성한 경우, 배향 반값폭은 9.5˚였다.
[실시예 15]
실시예 14와 마찬가지로 4000Å 열산화막이 부착된 6인치 실리콘 웨이퍼 기판을 이용해서 멀티타겟 스퍼터 장치에 의해 비정질막으로서 PtZr막을 형성했다.
이어서 진공을 파괴하지 않고 비정질 PtZr막상에 스퍼터에 의해 하부 전극으로서 PtTi막을 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Pt/Ti 2원 타겟
기판 온도 : 실온(20℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 1000Å
이렇게 제조한 PtTi막을 조성 분석한 결과 Pt88Ti12였다. X선 회절에 의해 배향성 및 결정성을 평가한 바, (111) 배향 반값폭은 1.4로 양호한 결정성이 관측되었다.
다음에 하부 전극상에 RF 마그네트론 스퍼터링법에 의해 티탄산 지르콘산 납의 강유전체 박막을 성장시켰다. 타겟은 산화 아연을 10mol% 과잉으로 가한 티탄산 지르콘산 납의 분말을 1200℃에서 소결한 것을 이용했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Pb(ZrTi)0타겟(Pbo 10mol% RICH)
기판 온도 : 600℃
스퍼터 가스 : Ar/O
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 5000Å
X선 회절에 의해 얻어진 강유전체 박막의 배향성 및 결정성을 평가한 바 PtTi막의 (111) 배향을 계속하고, (111)배향 반값폭은 1.9˚로 되었다. 한편 열산화막 상에 직접 형성한 Pt막의 배향 반값폭은 9.2˚이고, 이 위에 상기와 동일 조건에서 티탄산 지르콘산 납을 형성한 경우, 배향 반값폭은 9.8˚였다.
[실시예 16]
제17도를 이용해서 본 실시예를 설명한다.
글래스 기판(1')상에 제 5도에 도시하는 바와같은 멀티 타겟 스퍼터 장치에 의해 저항 발열체막(12)로서 AlTa 비정질 박막을 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Ta 2원 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
조성 분석 결과, 형성된 막은 AlTa였다. X선 회절 측정에 의한 이 막은 비정질이었다. 이위에 동일 챔버내에서 Al 박막을 스퍼터했다. 스퍼터 조건을 아래에 도시한다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
제조한 Al막의 결정성을 X선 회절에 의해 평가한 바, (111)록킹 곡선의 반값 전체폭이1.0˚의 배향성막이었다.
다음에 Al막을 리소그래피 공정 및 에칭 공정에 의해 가공해서 전극(13 및 13')로 하고, 또 산화 방지, 내마모성 향상을 위해 SiO절연막(14)를 코팅했다. 이렇게 제조한 서멀 헤드를 실제로 프린터에 장착해서 기록 시험을 행한 바, 미세한 패턴에서도 기록 농도의 변동이 종래에 비해 작았다. 또 Al 전극도 악화가 발생하지 않았다.
[실시예 17]
제18도를 이용해서 본 실시예를 설명한다.
볼록부를 갖는 글래스 기판(1') 상에 제 5도에 도시하는 바와 같은 멀티 타겟 스퍼터 장치에 의해 저항 발열체(12)로서 AlNb 박막(12)를 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Nb 2원 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
조성 분석 결과, 형성된 막은 AlNb이었다. 또 X선 회절 측정에 의한 이 막은 비정질이었다.
AlNb막을 리소그래피 공정 및 에칭 공정에 의해 가공해서 볼록부와 그 주변에만 남겼다. 다시 챔버내로 반송해서 Ar 바이어스 세정 후 Al막을 스퍼터했다. 그 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
평탄부에 형성된 Al막의 결정성을 X선 회절로 평가한 바 (111)록킹 곡선의 반값 전체폭이 1.2˚의 배향막이었다.
다음에 Al막을 리소그래피 공정 및 에칭 공정에 의해 가공해서 전극(13 및 13')로 하고, 다시 산화 방지, 내마모성 향상을 위한 SiO절연막(14)를 코팅했다. 이렇게 실시예 16과 동일 조건에서 기록 시험을 행한 바 우수한 특성을 나타냈다.
[실시예 18]
제19도를 이용해서 본 실시예를 설명한다.
4000Å의 열산화막으로 이루어지는 절연층(5)를 갖는 6인치 실리콘 웨이퍼 기판(1)을 이용해서, 먼저 제 5도에 도시하는 바와 같은 멀티 타겟 스퍼터 장치에 의해 AlTa 비정질 박막(3)을 형성하였다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Ta 2원 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 5 W/㎠
막 두께 : 1000Å
조성 분석 결과, 형성된 막은 AlTa였다. 또 X선 회절 측정에 의한 막은 비정질이었다.
이어서, AlTa 비정질 박막(3) 표면에 통상의 리소그래피 공정 및 RIE 공정에 의해 홈(38)을 형성했다. 홈(38)의 깊이는 100Å, 홈(38)의 폭은 1000Å으로 했다.
다음에 홈(38)을 가공한 AlTa 비정질 박막(3)에 Ar 바이어스 세정후 Al막을 스퍼터했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 4000Å
이렇게 제조한 Al막을 X선 회절에 의해 배향성 및 결정성을 평가한 바, (111) 배향 값폭은 1.2˚로 양호한 결정성이 관측되었다.
또, 투과형 전자 현미경(TEM) 관찰에 따르면 비정질 박막(3)에 형성된 홈(38)의 길이 방향으로 Al의 211 방향을 고르게 한 결과, 아입계만이 형성된 막으로 되어 있는 것을 알았다.
다음에 Al막을 가공해서 금속 배선(2)로 하고, EM 시험을 행했다. 시험 부재를 제조하는 공정을 아래에 설명한다. 상기 Al막에 대한 통상의 리소그래피 공정 및 RIE 공정에 의해 제15도에 도시하는 바와 같이 양극(21), 음극(22) 및 이들을 접속하여 0.8㎛의 배선폭을 갖는 배선부(23)을 구비한 시험 기판(24)를 제조했다. 시험 기판(24)의 배선부(23)에 대한 시험 온도를 200℃로 해서 전류 밀도가 2×106 A/㎠에 상당하는 전류를 흘렸으나 1000 시간 경과 후에도 파단은 발생하지 않았다. 이것은 Al막이 고배향이고 위에 아입계만이 형성된 막이기 때문에 전자 이동 내성이 비약적으로 향상한 것을 나타낸다.
[실시예 19]
제20도를 이용해서 본 실시예를 설명한다.
4000Å 열산화막으로 이루어지는 절연층(5)를 갖는 6인치 실리콘 웨이퍼 기판(1)을 이용해서 통상의 리소그래피 공정 및 RIE 공정에 의해 홈을 형성했다.
기판(1) 상에 제5도에 도시하는 바와 같은 멀티 타겟 스퍼터 장치에 의해 NiTa 비정질 각막(3)을 형성했다.
스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Ni/Ta 2원 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 1000Å
조성 분석 결과 형성된 막은 NiTa이었다. X선 회절 측정에 의한 막은 비정질이었다. 또, 단면을 주사형 전자 현미경(SME)으로 관측한 바, NiTa 비정질 박막(3) 표면에는 홈(30)이 균일하게 형성되어 있고, 홈(30)의 깊이는 100Å, 홈(30)의 폭은 1000Å이었다.
다음에 홈(30)을 갖는 NiTa 비정질 박막(3)에 Ar 바이어스 세정한 후 실시예 18과 마찬가지로 Al을 스퍼터 했다. 제조한 Al 막을 X선 회절에 의해 배향성 및 결정성을 평가한 바 (111)배향 반값폭은 0.9˚로 양호한 결정성이 관측되었다.
또 투과한 전자 현미경(TEM) 관찰에 따르면, 비정질 박막(3)에 형성된 홈(30)의 길이 방향으로 Al의 211방향이 고르게 된 결과 아입계만이 형성된 막으로 되어 있는 것을 알았다.
[실시예 20]
4000Å 열산화막이 부착된 6인치 실리콘 웨이퍼 기판을 이용해서 제 5도에 도시하는 바와 같은 멀티 타겟 스퍼터 장치에 의해 AlNb 비정질 박막을 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Nb 2원 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 1000Å
조성 분석 결과, 형성된 막은 AlNb이었다. 또 X선 회절 측정에 의한 막은 비정질이었다.
이어서, AlNb 비정질 박막에 통상의 리소그래피 공정 및 RIE 공정에 의해 홈을 형성했다. 홈의 깊이는 100Å, 폭은 1000Å으로 했다.
다음에 홈을 가공한 AlNb 비정질 박막에 Ar 바이어스 세정 후 금속 박막으로서 Al-0.1at% Cu 합금을 스퍼터했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 AlCu 합금 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 4000Å
이렇게 제조한 AlCu막을 X선 회절에 의해 배향성 및 결정성을 평가한 바, (111)배향 반값폭은 0.9˚로 양호한 결정성이 관측되었다. 또 이막에 450℃로 30분간 열처리하면 (111)배향은 더욱 향상되어, (111) 배향 반값폭은 0.7˚로 되었다.
또 투과형 전자 현미경(TEM) 관찰에 따르면 비정질 박막에 형성된 홈의 길이 방향으로 Al의 211 방향이 고르게 된 결과 아입계만이 형성된 막으로 되어 있는 것을 알았다. 또 실시예 18과 동일 조건으로 금속 배선을 형성해서 EM 시험을 행한 바, 1000 시간 경과후에도 배선 파단을 일으키지 않았다.
[실시예 21]
제21도, 제22도를 이용해서 본 실시예를 설명한다.
Si(100) 6인치 기판(1) 상에 열산화막을 절연층(5)로서 1000Å 형성한 후 아래에 나타내는 7 시료를 제조했다. 즉 첫째는 비정질 SiO표면 에너지 : 605 erg/㎠) 리소그래피 공정 및 RIE 공정에 의해 L/S(0.3/0.3㎛)에서 홈의 깊이 200Å으로 표면을 가공했다(제21도(a)). L/S는 제22도에 도시한다. 둘째는 열산화막상에 다결정 Ta(표면 에너지 : 2150 erg/㎠)를 스퍼터해서 500Å의 Ta막(39)를 형성하고, 또 비정질 SiO를 스퍼터해서 200Å의 SiO막(43)을 형성한 후 SiO막(43)을 L/S(0,3/0.3㎛)에서 홈의 깊이 200Å으로 가공했다.(제21도(b)). 세 번째는 열산화막상에 다결정 Ta를 스퍼터해서 200Å의 Ta막(39)를 형성한 후, Ta막(39)를 L/S(0.3/0.3㎛)에서 홈의 깊이 200Å으로 가공했다(제21도(c)). 네 번째는 열산화막성에 비정질 NI62Nb38(표면 에너지 :1326 erg/㎠)을 스퍼터해서 200Å의 NiNb막(40)을 형성한 후 NiNb막(40)을 L/S(0.3/0.3㎛)에서 홈의 깊이 200Å으로 가공했다(제21도(d)). 다섯 번째는 열산화막에 비정질 Ta-60 at%Al(표면 에너지 : 1640 erg/㎠)를 스퍼터해서 200Å의 TaAl막(41)을 형성한 후 TaAl막(41)을 L/S(0.3/0.3㎛)에서 홈의 깊이 200Å으로 가공했다(제21도(e)). 여섯째는 열산화막상에 비정질 Ta60at% Al을 스퍼터해서 100Å의 TaAl막(41)을 형성하고, 다시 비정질 SiO를 스퍼터하여 100Å의 SiO막(43)을 형성한 후, SiO막(43) 및 TaAl막(41)을 L/S(0.3/0.3㎛)에서 홈의 깊이 200Å으로 가공했다(제21도(f)). 일곱째는 열산화박상에 200 의 다결정 Si(표면에너지 : 730 erg/cm2) 막(42)를 형성한 후, Si막(42)를 L/S(0.3/0.3 ㎛)에서 홈의 깊이 200 으로 가공했다(제21도(g)). 이상 각각의 최종 형상의 단면도를 제21도에 도시한다. 이어서 이상의 베드상에 각각 순 Al 기판 온도 200℃에서 4000Å 성막한 후, 4단자 형상으로 가공하여 EM 시험했다. 측정부 배선폭은 1㎛, 길이 2000㎛이다. EM 시험은 150℃, 1×107A/㎠이다. 결과를 표 5에 나타낸다.
각종 베드상의 Al의 EM 시험 결과
◎ : 매우 양호
○ : 양호
× : 단시간에 파단
[실시예 22]
Si(100) 6인치 기판상에 열산화막을 1000Å 형성한 후 Ta-40at% Al을 스퍼터에 의해 200Å 성막하고, 각각 표 6내에 나타내는 L/S RIE에 의해 가공해서 홈을 형성했다. 이들에 대해 도달 진공도 10-10. torr 대인 고진공 스퍼터내에서 Al-Ta 막 표면의 표면 산화막을 Ar 플라즈마 에칭에 의해 제거된 후 이어서 순 Al을 4000Å
이후 EM 시험을 실시예 21과 마찬가지로 행했다. 결과를 표 6에 나타낸다.
◎ : 매우 양호
○ : 양호
× : 단시간에 파단
[실시예 23]
제23도를 이용해서 본 실시예를 설명한다.
4000Å 열산화막으로 이루어지는 절연층(5)를 갖는 6인치 실리콘 웨이퍼 가판(1)을 이용해서(제23도(a)), 통상의 리소그래피 공정 및 RIE 공정에 의해 홈(36)를 형성했다.(제23도(b)), 홈의 깊이는 100Å, 홈(36)의 폭은 1500Å으로 했다.
이 위에 제 5도에 도시하는 바와 같은 멀티 타겟 스퍼터 장치에 의한 AlTa 비정질 박막(3)을 형성했다.(제 23도(c)). 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Ta 2원 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 1000Å
조성 분석 결과, 형성된 막은 Al75Ta25였다. X막 회절 측정에 따른 막은 비정질이었다. 이어서, 기판(1)을 450℃ 30분 가열한 바, AlTa 비정질 박막(3)은결정화해서 Al3Ta의 금속간 화합물을 형성하고, 입경 1∼2㎛에서 아입계를 갖는 다결정막(37)로 되었다(제23도(d)). 이 위에 동일 챔버 내에서 Al막(2)를 스퍼터했다(제23도(e)).
스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 4000Å
제조한 Al막(2)를 X선 회절에 의해 배향성 및 결정성을 평가한 바, (111) 배향 반값폭은 0.3˚까지 향상하고, 또 Al 막중에 잔존하는 결정 입계는 거의가 아입계였다.
다음에 이 Al막을 가공해서 금속 배선으로 하고, EM 시험을 했다. 시험편을 제조하는 공정을 아래에 설명한다. 상기 Al 막에 대해 통상의 리소그래피 공정 및 RIE 공정에 의해 제 15도에 도시하는 바와 같이 양극(21), 음극(22) 및 이들을 접속하고, 0.8㎛의 배선폭을 갖는 배선부(23)을 구비한 시험 기판(24)를 제조했다. 시험 기판(24)의 배선부(23)에 대한 시험 온도를 200℃로 하고, 전류 밀도가 2×106 A/㎠에 상당하는 전류를 흘렸으나, 1000 시간 경과 후에도 파단은 일어나지 않았다. 이것은 Al막이 단결정에 가깝기 때문에 전자 이동 내성이 비약적으로 향상한 것을 나타낸다.
[실시예24]
4000Å 열산화막이 부착한 6인치 실리콘 웨이퍼 기판을 이용해서 통상의 리소그래피 공정 및 RIE 공정에 의해 홈을 형성했다. 홈의 깊이는 500Å, 홈의 폭은 5000Å, 홈과 홈의 간격은 3000Å으로 했다.
이 기판상에 제 5도에 도시하는 바와 같은 멀티 타겟 스퍼터 장치에 의해 AlNb 비정질 박막을 형성했다.
스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Nb 2원 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 400Å
조성 분석 결과, 형성된 막은 Al75Nb25였다. 또 X선 회절 측정에 따른 막은 비정질이었다. 이어서 기판을 450℃로 30분 가열한 바, AlNb 비정질 박막은 결정화해서 Al3Nb의 금속간 화합물을 형성함과 동시에 홈중에 매립되어 단결정으로 되었다. 이후, 기판 표면을 연마(polishing)해서 평탄화했다. 이어서 다시 챔버내로 반송해서 Ar 바이어스 세정 후 금속 박막으로서 Al-0.1at%의 Cu합금을 스퍼터했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 AlCu 합금 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 4000Å
이렇게 제조한 AlCu막을 RIE 공정으로 가공해서 금속 배선을 형성하고, 실시예 23과 동일 조건에서 EM 시험을 행한 바, 1000 시간 후에도 배선 파단을 일으키지 않았다.
[실시예 25]
제 24도를 이용해서 본 실시예를 실시한다.
제 24도에 도시하는 바와 같이, 절연층(25)로서 열산화막을 1000Å 형성한 Si 웨이퍼 기판(1) 상에 금속 배선(2)로 되는 순 Al 박막을 4000Å 스퍼터에 의해 형성했다. 이 Al 박막을 형성한 후,1×10-7Torr의 진공을 유지하고, 계속해서 Al-Ta 비정질 박막(3)의 두께를 100, 300, 500Å으로 변경한 것을 각각 Al와 Ta의 모자이크로 되는 타겟을 이용한 스퍼터에 의해 형성해서 인출했다. 또 일부의 시료는 Al 박막 형성 후, 한 번 대기에 노출한 후, 다시 스퍼터 장치내로 웨이퍼를 도입하고, Al-Ta 비정질 박막(3)을 순 Al 박막 상에 형성했다. 이때, 대기에 노출된 시료는 비정질 박막(3)을 형성하기 전에 기판(1)측을 전극으로한 RF-Ar 플라즈마에 의해 표면 산화물을 제거했다. 단, 표면 산화물 제거에 있어서는 RHEED를 이용해서 Al 박막의 명료한 회절 패턴이 관찰될 때까지 플라즈마 에칭했다. 또 비정질 박막(3)의 조성은 Al20Ta80이었다.
이와 같이 형성한 순 Al 박막으로 이루어지는 금속 배선(2) 및 Al-Ta 비정질 박막(3)의 적층 구조에 대해 금속 배선(2)에서의 히록의 발생 빈도를 조사하기 위해 이들 박막 시료에 대해 포밍 가스(N2-H2) 중에서 450℃로 30분간 열처리를 행했다. 광학 현미경 및 촉침식 막두께계를 이용해서 측정한 히록 밀도를 표 7에 나타낸다. 표 7에서 나타내는 바와 같이, 비정질 박막(3)의 존재에 따라 히록수가 현저히 감소하고, 또 비정질 박막(3)의 두께가 100Å에 있어서도 이러한 효과가 유지될 수 있는 것을 알았다.
//는 RF에 의한 Ar 스퍼터링해서 RHEED에 의해 표면 산화물의 제거를 확인한 후, 본 발명에 의한 비정질 박막을 형성한 것을 나타낸다. 촉침식 막 두께계에서 500Å 이상의 볼록한 피크를 히록으로 간주해서 계수했다.
[실시예 26]
절연층으로서 열산화막을 1000Å 형성한 Si 웨이퍼 기판 상에, 금속 배선으로 되는 순 Cu 박막을 4000Å 스퍼터에 의해 형성했다. Cu 박막을 형성한 후 1×10 Torr의 진공을 유지한 채, 계속해서 Cu-Zr 비정질 박막을 100, 300, 500Å 혹은 Ni-Nb 비정질 박막을100, 300, 500Å 2원 스퍼터 중착에 의해 형성했다. 또, 일부의 시료는 Cu 박막을 형성한 후 일단 대기에 노출한 후, 다시 스퍼터 장치내로 웨이퍼를 도입하고, Cu-Zr 혹은 Ni-Nb 비정질 박막을 순 Cu 박막상에 형성했다. 이때, 대기에 노출한 시료는 비정질 박막을 형성하기 전에 기판측을 전극으로 한 RF-Ar 플라즈마에 의해 표면 산화물을 제거했다. 단 표면 산화물 제거에 있어서는 RHEED에 의해 Cu 박막의 명료한 회절 패턴이 관측될 때까지 플라즈마 에칭했다. 또 비정질 박막의 조성은 Cu50Zr50 혹은 Ni65Nb35였다.
이와같이 해서 형성한 순 Cu 박막으로 이루어지는 금속 배선 및 Cu-Zr 혹은 Ni-Nb 비정질 박막의 적층 구조에 대한 박막의 내산화성을 조사하기 위해 이들의 박막 시료에 대해 500℃로 30분간 열처리를 대기중에서 행했다. 또 여기서 Cu와 Ni는 완전 고용(固溶)이다. 결과를 표 8에 나타낸다. 표 8에 나타내는 바와같이 순 Cu 박막에서는, 산화의 진행에 따른 체적 패창으로 박막 표면에 현저한 요철을 일으키는데 비해 Cu-Zr 혹은 Ni-Nb 비정질 박막을 적충한 것은 촉침식 막두게계를 이용한 표면 거찬기 평가에서는 표 8에 나타내는 바와 같이 큰차는 생기지 않았다.
//는 RF에 의한 Ar 스퍼터링해서 RHEED에 의해 표면 산화물의 제거를 확인한 후, 본 발명에 의한 비정질 박막을 형성한 것을 나타낸다.
[실시예 27]
제 25도를 이용해서 본 실시예를 설명한다.
4000Å의 열산화막으로 이루어지는 절연막(5)를 갖는 6인치 실리콘 웨이퍼 기판(1)을 이용하여, 먼저 Sn을 1 원자층(ML) 기판상에 중착해서 Sn 막(51)을 퇴적했다. 이때 K셀 온도는 1100℃, 기판 온도는 450℃이다. 이어서 진공을 파괴하지 않고 Sn막(50)을 퇴적한 기판(1)상에 Al막을 1000Å 중착했다. 이때 K셀 온도는 1050℃, 기판 온도는 실온이다.
이렇게 제조한 Al막을 X선 회절에 의해 배향성을 평가한 바, (111) 배향 반값폭 2.0˚의 양호한 결정성이 관측되었다.
Sn외 Ga, In, Cd, Bi, Pb, Ti 등에 대해서도 같은 효과가 얻어졌다.
[실시예 28]
4000Å 열산화막으로 이루어지는 절연층을 갖는 6인치 실리콘 웨이퍼 기판을 이용해서, 먼저 Pb를 1 원자층 기판상에 증착했다. 증착 조건은 K셀 온도 600℃, 기판 온도는 실온이다. 이어서 진공을 파괴하지 않고 Pb를 증착한 기판상에 Cu막을 1000Å 증착했다. 이때의 K셀 온도는 1200℃, 기판 온도는 실온이다.
이렇게 제조한 Cu막을 X선 회절에 의해 배향성을 평가한 바, (111) 배향 반값폭 4.0˚의 양호한 결정성이 관측되었다.
Tl에 대해서도 같은 효과가 얻어졌다.
[실시예 29]
4000Å의 열 산화막으로 이루어지는 절연층을 갖는 6인치 실리콘 웨이퍼 기판을 이용해서, 멀티 타겟 스퍼터 장치에 의해 Al-Ta 비정질 박막층을 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al-Ta 합금 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
막 두께 : 400Å
조성 분석 결과, 형성된 막은 AlTa였다. 또 X선 회절에 따른 막은 비정질이었다.
이어서, 이 위에 진공을 파괴하지 않고, Sn을 1 원자층을 증착했다. 증착조건은 실시예 27과 동일하다. 또 진공을 파괴하지 않고 Sn을 증착한 기판상에 Al막을 1000Å 증착했다. 이때의 K셀 온도는 1050℃, 기판 온도는 실온이다.
이렇게 제조한 Al 막을 X선 회절에 의해 배향성을 평가한 바, (111) 배향 반값폭 1.6˚의 양호한 결정성이 관측되었다.
[실시예 30]
(111) 5인치 실리콘 웨이퍼 기판을 이용해서 0.5 및 1 원자층(ML)의 Bi를 각각 중착했다. 이때의 K셀 온도는 600℃, 기판 온도는 실온이다. 이어서 Bi를 중착한 각각의 기판상에 진공을 파괴하지 않고 Al막을 100Å 증착했다. 이때의 K셀 온도는 1050℃, 기판 온도는 실온이다. 또 비교를 위해, 기판 상에 직접 Al 막을 증착한 시료로 제조했다. 이와 같이 제조한 Al막을 RHEED 및 X선 회절에 의해 배향성 및 결정성을 평가했다. 결과를 제 26도에 도시한다. Bi를 증착하지 않는 시료에 있어서는 제 26도(a)에 도시하는 바와 같이 (111)과 (100) 배항이 혼합한 RHEED 패턴으로 되었다. 한편 Bi를 1 원자층 증착한 시료에 있어서는 제 26도(b)에 도시하는 바와 같이 (100) 배향은 관측되지 않고, (111) 배향 반값폭 0.3°의 양호한 결정이 얻어졌다. 또 Bi를 0.5 원자층 증착한 시료에 있어서는 (111) 배향 반값폭은 0.5˚이나, 역시 (100) 배항은 관측되지 않았다. 또 Al 막의 표면 형상을 SEM을 이용해서 관찰한 바, Bi를 증착한 시료에서는 높은 표면 평활성을 갖는 것이 확인되었다.
또 Al막의 조성을 AES를 이용해서 분석한 바, Bi가 Al막 표면, Al막의 입계, Al막과 열 산화막의 계면에 존재하는 것을 알았다. BI 외에 Ga, In, Cd, Sn, Pb, Ti에 대해서도 같은 결과가 얻어졌다.
[실시예 31]
4000Å의 열산화막으로 이루어지는 절연층을 갖는 6인치 실리콘 웨이퍼 기판을 이용해서, 먼저 Bi를 1원자층 증착했다. 이때 K셀 온도는 600℃, 기판 온도는 실온이다. 이어서, Bi를 중장착한 각각의 기판상에 진공을 파괴하지 않고 Al막을 500Å 증착했다. 이때의 K셀의 온도는 1050℃, 기판 온도는 실온이다. 또 비교를 위해, 기판상에 직접 Al막을 증착한 시료를 제조했다.
얻어진 Al막을 SEM을 이용해서 관찰한 바, Bi를 증착한 시료에서는 결정립이 입경 1890±20Å까지 입자 성장해 있는데 비해, Bi를 증착하지 않은 시료에서는 결정립의 입경은 980±20Å이었다.
또, Al막의 조성을 AES를 이용해서 분석한 바, Bi가 Al막 표면, Al막의 입계, Al막과 열산화막의 계면에 존재하고 있는 것을 알았다.
Bi외에 Ga, In, Cd, Sn, Pb, Ti에 대해서도 같은 효과가 얻어졌다.
[실시예 32]
4000Å의 열산화막으로 이루어지는 절연층을 갖는 6인치 실리콘 웨이퍼 기판을 이용해서, Bi를 1층 원자층 기판상에 증착했다. 증착조건은 실시예 31과 동일하다. 이어서 진공을 파괴하지 않고, Bi를 증착한 기관상에 Al막을 500Å 증착했다. 이때의 K셀 온도는 1050℃, 기판 온도는 400℃ 이다. 또 비교를 위해 기판상에 직접 Al막을 증착한 시료를 제조했다.
얻어진 Al막을 SEM을 이용해서 관찰한 바, Bi를 증착한 시료에서는 결정립이 입경 3130±20Å까지 입자 성장해 있는 데 비해, Bi를 증착하지 않은 시료에서는 결정립의 입경은 1230±15Å이었다.
Bi외에 Ga, In, Cd, Sn, Pb, Ti에 대해서도 같은 결과가 얻어졌다.
[실시예 33]
4000Å 열산화막으로 이루어지는 절연층을 갖는 6인치 실리콘 웨이퍼 기판을 이용해서 먼저 멀티 타겟 스퍼터 장치에 의해 Al-Ta 비정질 박막을 형성했다. 스퍼터 조건을 아래에 나타냈다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al-Ta 합금 타겟
기판 온도 : 실온(25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
막 두께 : 400Å
조성 분석 결과, 형성된 막은 Al55Ta45였다. 또 X선 회절에 따른 막은 비정질이었다.
이어서, 이 위에 진공을 파괴하지 않고, Bi를 1원자층 증착했다. 증착조건을 실시예 31과 동일하다. 또 진공을 파괴하지 않고 Bi를 증착한 기판상에 Al 막을 500Å 증착했다. 이때의 K셀 온도는 1050℃, 기판온도는 실온이다. 또 비교를 위해 Al-Ta 비정질 박막층 상에 직접 Al막을 증착한 시료를 제조했다.
얻어진 Al 막을 SEM을 이용해서 관찰한 바, Bi를 증착한 시료에서는 결정립이 입경 2970±20Å까지 입자 성성해있는데 비해 Bi를 증착하지 않은 시료에서는 결정립의 입경은 960±10Å이었다.
[실시예 34]
고저항 Si(100) 및 Si(111) 기판에 대해, 용존(溶存) 산소 농도 10ppb의 순수를 이용해서1% HF 처리 및 수세를 행한 후, Si(100) 상에 Cu막을 Si(111)상에 Al막을 함께 도달 진공 1×10-8 Torr 아래의 스퍼터 장치에서 성막했다. 단 성막시의 Ar 압력은 1×10-3 Torr이다. 그후, 진공중에서 450℃, 1시간 열처리해서 폭 1㎛, 길이 100㎛인 4단자 배선을 가공했다. 주사형 전자 현미경(SEM)의 채널링 해석에 의해 입계 종류를 동일하게 정한 바, 90% 이상이 상대 각도 10˚ 아래인 소각 입계나, ∑값이 10 아래인 쌍정 입계와 그 상대 각도가 3˚이내인 입계였다. 이 입계중 표 9에 나타내는 특정한 입계에 한해서 배선 온도 200℃, 전류 밀도 2×106 A/㎠에서 전자 이동(EM) 시험을 행했다. 또, Cu막 및 Al막을 배선폭 0.5㎛, 총배선 길이 1m인 패턴으로 가공하고, 열 CVD로 막 두께 4000Å인 PSG막, 플라즈마 CVD로 막 두께 4500Å인 SiN을 성막한 후, 150℃에서 1000 시간 유지함으로써 응력 이동(SM) 시험을 행한 바, 불량율 0%로 양호했다.
[실시예 35]
고저항(111) 실리콘 웨이퍼 기판상에 고진공 스퍼터에 의해 (111) 면 배향의 Al막을 4000Å 형성했다. 이때의 전처리로서, 표 10에 나타내는 바와 같이 1% HF 처리후 용존 산소 5ppb의 초순수로 대기와 차단해서 혹은 대기중에서 수세, 1% HF 처리후 용존 산호 50ppb의 초순수로 대기와 차단해서 혹은 대기중에서 수세, 또는 1% HF 처리후 용존 산소 1 ppm의 초순수에서 대기와 차단해서 혹은 대기중에서 수세한 6 종류의 시료를 제조했다. 그후 폭 0.5㎛, 측정부의 길이가 100㎛인 4단자 패턴을 제조하고, 200℃ 환경하에서 2 × 10 A/㎠의 통전 시험에서 전자 이동 내성을 조사했다. 또, 실시예 34와 마찬가지로 SM 시험을 했다. 또, 접촉부에서의 특성 평가를 위해 P를 이온 주입한 직경 0.5㎛ 접촉부를 이용해서 전치리로서 클린 처리, 희 HF 처리, 상기 수세를 차례로 행한 각각에 대한 Al을 성막해서 켈빈 패턴으로 가공하고, 또 N:H=8:2의 포밍 가스 중에서 450℃, 30분 열처리한 후의 접촉 저항을 측정했다.
배선 가공성은 SEM으로 배선 가공 후의 형상을 평가했다. 또 입계 상태는 배선 시료를 박편화하고, 전자 현미경으로 제한 시야 회절하여 인접하는 결정립의 상태 각도를 조사했다. 이들 결과를 표 10에 나타냈다.
또 1% HF 처리후 용존 산소 5ppb의 초순수 대기와 차단해서 수세한 시료를 X선 라우에(Laue)법으로 결정 방위를 동일하게 정하고, 배선 길이 방향으로 (111)면에 평행으로 가공하여, 상기 응력 이동 시험한 것을 함께 SEM에서 관찰한 바, 응력 이동에 의해 발생한 보이드 형상은, 배선에 대략 평행하게 받침 형상으로 생성하고 단선을 관찰되지 않았다.
[실시예 36]
MgO(100) 기판상에 초고진공 스퍼터에 의해 Cu막을 4000Å 성막했다. 전자 현미경으로 관찰한 바, Cu막에 입계는 관찰되지 않았으나 쌍정이 관찰되고, 쌍정을 포함한 에피택셜막이 제조되었다. 다음에 Cu막을 폭 0.5㎛, 길이 1mm인 4단자 패턴으로 가공해서 금속 배선을 형성하고, 전자 이동을 시험했다. 시험 조건은 배선 온도 300℃, 전류밀도 2 × 10 A/㎠이다. 이 결과 배선내에는 쌍정은 관찰되었으나, 1000 시간 통전 시험 후에도 파단하지 않았다.
[실시예 37]
고저항(111) 실리콘 웨이퍼 기판 상에 고진공 스퍼터에 의해 (111)면 배향의 Al막을 4000Å 형성했다, 이때 전처리로서 1% HF처리후 용존 산소 5ppb의 초순수로 대기와 차단해서 수세했다. 그후 폭 0.5㎛, 측정부의 길이가 1000㎛인 4단자 패턴을 제조해서 금속 배선을 형성했다. 이어서 150℃ 환경하에서 표 11에 기재한 5종류의 전류 밀도로 통전한 후, N:H=8:2의 포밍 가스 중에서 400℃로 30분간 열처리했다. 그후, SEM에서 배선내의 피트의 발생 유무를 조사했다. 또 L/S가 1㎛/1㎛인 배선 패턴을 제조해서 동일한 처리를 한 후, X선으로 Al(111) 배향 반값폭을 조사한 결과도 표 11에 나타낸다.
[실시예 38]
제 27도를 이용해서 본 실시예를 설명한다.
Si(100) 기판(1) 상에 절연층(5)로서 SiO열 산화막을 1000Å 형성 후, AlTa인 조성의 비정질 Ta-Al막(52)를 300Å 2원 동시 스퍼터에 의해 성막했다. 성막 후 리소그래피로 L/S가 1500Å/1500Å에서 깊이 300Å의 홈(54)를 형성했다. 또 1×10 Torr 아래의 진공 중에서 기판 바이어스 전압 -50V를 인가한 바이어스 세정으로 5분 플라즈마에 노출함으로서 Ta-Al막(52)상의 산화막을 제거한 후, 계속해서 Al막을 4000Å 성막했다. 한편 비교재로서 SiO2상에 직접 Al막을 4000Å 성막한 것 및 Ta-Al을 성막 후 Ta-Al을 가공하지 않고 Al을 4000Å 성막한 것을 준비했다. 다음에, 이들 Al막을 폭 0.5㎛, 측정부의 길이가 1000㎛인 4단자 패턴으로 가공해서 금속 배선(2)을 형성하고, 200℃ 환경하에서 1×10 A/㎠의 전류를 표 12에 나타내는 시간 통전한 후, N2:H2=8:2의 포밍 가스중에서 400℃, 30분 열처리했다. 그후 SEM으로 배선내의 피트의 발생 유무를 조사해서, 결과를 표 12에 나타낸다.
또 이들 각 시료에 대해 L/S가 1㎛/1㎛인 배선 패턴을 제조해서 동일한 처리를 한 후, X선으로 Al (111)배항 반값폭을 조사한 결과도 표 12에 아울러 나타낸다.
[실시예 39]
고저항 (111)실리콘 웨이퍼 기판 상에 고진공 스퍼터 및 열 CVD에 의해 (111)면 배향의 Al막을 4000Å 형성했다. 이때의 전처리로서 1% HF 처리후 용존 산소 5ppb의 초순수에서 대기와 차단해서 수세 후, 수분 농도 10ppb 아래의 N분위기 중에서 건조했다. 또 고진공 스퍼터는 도달 진공도 1 ×10 Torr, 성막시는 노점이 -90도 아래의 Ar압이 1×10 Torr이고, 한편 열 CVD는 가스 소스로 TIBA를 이용했다. 이어서 성막후의 Al막을 투과형 전자 현미경으로 관찰하면 스퍼터 Al막을 전위열에서 형성된 아입계를 포함하고, X선 회절 결과 (111)배향 반값폭이 0.3도의 단결정막인데 비해 CVD막은 아입계도 포함하지 않는 단결정막이고, X선 회절에 의한 (111) 배향 반값폭도 0.17도였다.
또 이상의 막을 배선부의 폭이 0.5㎛, 길이 100㎛인 4단자 패턴으로 가공하고, 금속 배선 및 패드부를 형성했다. 이때 패드는 제 4도의 형상을 한 세선의 집합체로 형성되고, 세선의 폭 0.5㎛, 세선 간격 0.5㎛, 분기점 간격도 0.5㎛이다. 이상의 패턴으로 200℃ 환경하 전류 밀도 2×10 A/㎠의 통전 시험에서 전자 이동 내성을 SEM으로 현장에서 관찰했다. 그 결과 어떤막도 배선내를 이동해온 보이드는 패드부내로 진행하면 분기점을 점차로 이동해서 패드부 가장 외주부의 세선으로 이동하기 때문에, 패드부 중심부의 세선은 안전해서 전기 저항의 상승·파단은 관찰되지 않았다.
또 배선 가공후 열 CVD에 의해 배선상에 SiO2를 4000Å, 플라즈마 CVD에 의해 SiN을 7500Å 성막후 같은 통정 시험을 행한 바, SM에 의해 배선내에 발생한 보이드는 마찬가지로 패드부의 가장 외주부의 세선에 퇴적해서 패드부 중심부에서 전기 저항의 상승, 파단을 관찰되지 않았다.
[실시예 40]
MgO(100) 기판상에 초고진공 스퍼터에 의해 Cu막을 4000Å 성막했다. 전자 현미경 관찰을 행한 바, Cu막에 입계는 관찰되지 않았으나 쌍정이 관찰되고, 쌍정을 포함한 에피택셜층이 제조되었다.
Cu막을 배선부의 폭 0.5㎛, 길이 100㎛인 4단자 패턴으로 가공하고, 금속 배선 및 패드부를 형성했다. 이때 패드는 제 4도의 형상을 한 세선의 집합체로 형성되고 세선의 폭 0.5㎛, 세선 간격도 0,5㎛, 분기점 간격도 0.5㎛이다. 이상의 패턴에 250℃ 환경하, 전류 밀도 2×10 A/㎠의 통전 시험에서 전자 이동 내성을 SEM으로 현장에서 관찰했다. 그 결과 배선내를 이동해 온 보이드는 패드부내로 진행하면 분기점을 차례로 이동해서 패드부 가장 외주부의 세선으로 이동하기 때문에 패드부 중심부의 세선을 안전해서 전기 저항의 상승, 파단은 관찰되지 않았다.
[실시예 41]
(100)Si 기판에 절연층으로서 열산화막을 1000Å 형성한 후 화합물층으로서 TiN막을 형성하고, N분위기에서 600℃ 열처리했다. 이어서 Ar:N = 1:11 × 10 Torr의 플라즈마중에서 기판에 표 13에서 나타내는 각종 바이어스 전압을 인가하고, TiN막을 스퍼터 에칭했다. 그후 Al막을 스퍼터로 4000Å 성막했다. 이 막을 폭 0.5㎛, 길이 1mm인 4단자 패턴으로 가공해서 금속 배선을 형성해서 EM 시험했다. 시험 조건은 배선 온도 200℃, 전류 밀도 2 × 10 A/㎠이다. 결과를 표 13에 나타낸다. 또 비교재로서, TiN막을 스퍼터 에칭하지 않는 것, 스퍼터 에칭후 N플라즈마에 노출한 것의 결과도 표 13에 병기한다.
[실시예 42]
Si(100) 6인치 기판상에 절연층으로서 SiO열산화막을 1000Å 형성한 후, 각각 표 14에 기재한 조성의 비정질 각막을 모자이크 타켓을 이용한 스퍼터 혹은 다원 타겟을 이용한 동시 타켓에 의해 성막하고, 이어서 Cu막을 4000 Å 성막했다. 이때 베드로되는 각종 비정질 박막은 한번 대기에 노출해 있기 때문에, 표면의 산화막 제거를 목적으로 해서 Cu막을 성막하기 전에 스퍼터 에칭에 의해 비정질 박막의 표면을 세정했다. 표면 세정 조건은 Ar 가스압:1.0 × 10 Torr, 100MHz의 RF 출력 : 100 W, 기판 바이어스 전압 : -50 V, 세정시간 : 4분이다.
또 베드의 결정성은 RHEED에서 그때마다 확인해서 베드가 비정질 박막인 것을 확인했다.
Cu막의 성막은 표면 세정후 1 × 10 Torr 이상으로 진공이 악화하지 않는 조건중에서 행해지고, Ar 가스압 : 1.0 × 10 Torr, 100MHz의 RF 출력 : 400 W, 캐소드 바이어스 전압 : -300 V, 성막 속도 : 40 Å/초의 조건에서 행해졌다.
성막후 X선으로 Cu막의 결정성을 평가했다. 또 전자 이동 내성을 평가하기 위해 배선폭 : 1㎛, 배선 길이 : 300㎛인 4 단자 패턴으로 가공해서 금속 배선을 형성한 후 배선 온도 300℃, 전류 밀도 2 × 106 A/㎠의 조건에서 통전 시험했다. 이상 결과를 표 14에 나타낸다.
또 비교예로서 SiO열 산화상막에 직접 Cu막을 성막한 것도 같이 평가해서 표 14에 나타낸다.
베드가 비정질이면, 표 14에 나타낸 조성에서 변화해도 같은 결과가 얻어진다. 또 내식성, 가공성, 배리어성등을 향상시킬 목적으로 소량의 첨가물을 첨가해도 무관한다.
또 비정질 각막을 성막후 1 × 10 Torr 아래의 진공에서 유지하고, 그후 연속해서 Cu막을 성막하는 경우는 표면 세정을 특별히 필요로 하지 않는다.
a : 비정질
◎ : 100 시간 초과한 것도 파단 않음
× : 100 시간 아래에서 파단
[실시예 43]
제28도를 이용해서 본 실시예를 설명한다.
열화산막으로 이루어지는 절연층(5)가 1000 Å 형성되어 이루어지는 Si 기판(1)상에 Ar 가스를 이용한 다원 동시 스퍼터법에 의해 각각 TiNb, TiTa, ZrNb, ZrTa, TiW, ZrMo, TiY, ZrY의 합금 박막(56)을 100 Å 형성했다. 이때 합금 박막(56)의 조성이 각각 TiNb, TiTa, ZrNbZrTa, TiW, ZrMo, TiY, ZrY으로 되도록 각각의 타겟으로 투입하는 전력을 조정했다. 이어서 진공을 유지한 채, 가스를 질소 가스로 치환해서 기판(1)을 전극으로 한 RF 방전에 의해 합금 박막(56)의 표면을 질소 플라즈마에 노출했다. 그후 RHEED에 의해 합급 박막(56)의 결정성을 평가한 바, 적어도 표면에 비정질층이 형성되어 있는 것이 확인되고, 또 오거(Anger) 전자 분량 분석에 따르면 비정질층 중에는 질소 원소가 포함되고, 비정질층은 비정질 잔화물로 이루어지는 것으로 추측되었다. 또 비교예로서 질소 플라즈마 처리하지 않는 시료도 제조했다. 다음에 이와같이 해서 형성된 합금 박막(56)을 한번 대기에 노출한 후 스퍼터법에 의해 순 Al 또는 Cu 박막으로 이루어지는 금속 배선(2)를 4000 Å, 합금 박막(56)상에 형성했다. 이때 금속 배선(2)를 형성하기 전에 Ar 플라즈마에 의해 베드의 합금 박막(56) 표면을 에칭한 것 및 하지 않은 것을 제조했다. 이어서 얻어진 순 Al 박막 또는 순 Cu 박막의 결정 배향성을 CuKα선을 이용한 X선 회절법에 의해 Al 및 Cu의 (111)록킹 곡선의 반값폭을 측정함으로써 평가했다. 결과를 표 15에 나타낸다. 그 결과 질소 플라즈마 처리한 합금 박막(56)상에서는 합금 박막(56)을 대기중에 노출해도 미리 표면의 Ar 플라즈마에 의한 에칭을 하지 않고 높은 (111) 결정 배향성을 갖는 순 Al 또는 순 Cu 박막의 급속 배선(2)가 형성되는 것을 알았다.
[실시예 44]
열산화막으로 이루어지는 절연충이 1000 Å 형성된 Si 기판 상에 금속 타겟과 탄소 타겟을 이용한 다원 동시 Ar 스퍼터법에 의해 표 16에 나타내는 탄화물 합금 박막을 각각 100 Å 형성했다. 이때 탄화물 합금 박막이 각각 표 16에 나타낸 조성으로 되도록 각각의 타겟에 투입하는 전력을 조정했다. 성막후의 박막 표면의 결정성을 RHEED에 의해 평가한 바, 비정질인 것을 나타내는 헤일 로우 패턴이 얻어졌다. 다음에 이와 같이 해서 형성된 탄화물 합금 박막을 한번 대기에 노출한 후 스퍼터법에 의해 순 Al 또는 Cu 박막으로 이루어지는 금속 배선을 4000 Å 탄화물 합금 박막상에 형성했다. 이때 금속 배선을 형성하기 전에 Ar 플라즈마에 의해 베드의 탄화물 합금 박막 표면을 에칭한 것 및 에칭하지 않느 것을 제조했다. 이어서, 얻어진 순 Al 또는 Cu 박막의 결정 배향성을 CuKα 선을 이용한 X선 회절법에 의해 Al 및 Cu의 (111)록킹 곡선의 반값폭을 측정함으로써 평가했다. 결과를 표 16에 나타낸다. 그 결과 이들 탄화물 합금 박상막에는 대기에 노출해도, 미리 표면의 Ar 플라즈마에 의한 에칭을 하지 않고 높은 (111)결정 배향성을 갖는 순 Al 또는 Cu 박막의 금속 배선이 형성되는 것을 알았다.
[실시예 45]
1000Å의 열산화막을 부착한 6인치 실리콘 웨이퍼를 기판으로서 이용해서, Bi를 기판상에 증착했다. 증착 조건은 실시예 31과 동일하다. 진공을 파괴하지 않고 Bi를 증착한 기판상에 Al을 200 Å ∼ 1000Å 증착했다. K 셀 온도는 12000℃, 기판 온도는 실온이다. 성막후 기판 온도를 400℃까지 승온해서 3시간 열처리했다.
최적후의 Al 막의 표면 상태를 SEM 및 TEM을 이용해서 관찰한 바, Bi가 있는 경우 Al 막의 입경은 7810 ± 30Å이고, Bi가 없는 경우의 Al 입경은 1680 ± 20Å이었다. Bi가 있는 경우의 Al막이 없는 경우의 Al 막보다 입경이 큰 것이 확인되었다. Ga, In, Cd, Sn, Pb, Ti에 대해서도 동일한 결과가 얻어졌다.
[실시예 46]
1000Å의 열산화막을 부착한 6인치 실리콘 웨이퍼를 기판으로서 이용해서 이 기판을 회전시키면서 Al 200∼1000Å과 Bil ML을 기판상에 Al 퇴적 초기에 동시에 증착했다. Bi의 증착 조건은 실시예 31과 동일하고, Al 증착의 K셀 온도는 1200℃, 기판 온도는 실온이다.
퇴적 후 Al막의 표면 상태를 SEM 및 TEM을 이용해서 관찰한 바 Bi가 있는 경우의 Al막의 입경은 4370 ± 20Å이고, Bi가 없는 경우의 Al막의 입경은 1170 ± 15℃이었다. Bi가 있는 경우의 Al막의 쪽이 Bi가 없는 경우의 Al막 보다 입경이 큰 것이 확인되었다. 이 시료에 있어서의 SEM 사진을 제29도(a), (b)에 도시했다. 제29도(a)는 SiO상에 Al을 500Å 성막한 시료의 표면 SEM 사진이고, 제29도(b)는 SiO상에 Al을 500Å과 Bi를 1 ML 동시에 성막한 시료의 표면 SEM 사진이다. 또 Al의 퇴적중의 중기 혹은 퇴적 종료전에 Bi를 퇴적해도 동일한 효과가 얻어졌다. Ga, In, Cd, Sn, Pb, Tl에 대해서도 동일한 결과가 얻어졌다.
[실시예 47]
1000Å의 열산화막을 부착한 6인치 실리콘 웨이퍼를 기판으로서 이용하고, 이 기판 상에 열 CVD 장치를 이용해서 기판에 대해 (111) 배향을 갖는 Al 결정립을 성막했다. 성막의 조건은 아래와 같다.
원료 가스 : 트리이소부틸 알루미늄
원료 가스 공급 : 아르곤에 의한 버블링 방법
기판 온도 : 400℃
아르곤 가스 유량 : 20 sccm
이 조건에서 성막된 Al 결정립의 밀도는 5 × 10 ∼ 1 × 10 개/㎠이었다.
이 기판에 Bi를 실시예 31과 같은 조건에서 증착했다. 진공을 파괴하지 않고 Bi를 증착한 기판상에 Al을 200∼1000Å 증착했다. K셀 온도는 1200℃ 기판 온도는 실온이다.
퇴적후의 Al막의 표면 형상을 SEM 및 TEM을 측정해서 관찰한 바, Bi가 있는 경우의 Al막의 입경은 3610 ± 15Å이고, Bi가 없는 경우의 Al막의 입경은 1140 ± 20Å이었다. Bi가 있는 경우의 Al막쪽이 Bi가 없는 경우의 Al막 보다 입경이 큰 것이 확인되었다. 또, 이렇게 제조한 Al막의 결정성을 X선 회절에 의해 평가한 바, (111)록킹 곡선의 반값폭은 1.0˚ 다. Al결정립을 성막하지 않은 실리콘 열산화막상에 Bi 및 Al을 갖는 조건에서 성막한 경우의 반값폭은 2.0˚ 고, 결정립의 존재에 의해 Al막의 결정성이 향상되는 것이 명백해졌다.
Ga, In, Cd, Sn, Pb, Tl에 대해서도 동일한 결과가 얻어졌다.
[실시예 48]
4000Å의 열산화막이 부착된 6인치 실리콘 웨이퍼에 제30도(a)에 도시한 바와같은 홈을 형성했다. 이 기판상에 Al을 200Å 증착했다. Al 증착의 K셀 온도는 1200℃, 기판 온도는 실온이다. Al막의 표면, 단면 형상을 SEM을 이용해서 관찰한 바, 제 30도(b)에 도시한 바와 같이, 홈 부분에도 홈 이외의 SiO2 표면에도 Al은 고르게 퇴적되었다.
또 동일한 홈이 있는 기판상에서 상기와 동일한 조건에서 Al막을 200Å 증착했다. 기판 온도는 실온이다. 또 진공을 파괴하지 않고 400℃로 3시간 열처리 했다. 열처리 후의 Al막의 표면, 단면 형상을 SEM을 이용해서 관찰한 바, 제30도(c)에 도시하는 바와 같이 기판의 홈 부분은 Al에 의해 거의 완전히 매립되고, 한편 홈 이외의 SiO표면에는 Al은 거의 퇴적해 있지 않은 것이 확인되었다.
다음에 동일한 홈이 있는 기판 상에 Al 200Å과 BiML을 Al 퇴적 초기에 동시에 증착했다. Bi의 증착 조건은 실시예 31과 동일하고, Al의 증착 조건은 상기에 나타낸 바와 같다. 기판 온도는 마찬가지로 실온이다. 이렇게 제조한 Al막의 표면 및 단면 형상을 SEM을 이용해서 관찰한 바, 제30도(d)에 도시하는 바와 같이 홈 부분은 Al에 의해 거의 완전히 매립되고, 한편 홈 이외의 SiO표면에는 Al이 거의 퇴적해 있지 않은 것이 확인되었다. 즉 실온에서 성막한 직후이나 Bi의 존재에 의해 열처리 후도 동일한 효과가 얻어졌다.
Gx, In, Cd, Sn, Pb, Tl에 대해서도 동일한 효과가 얻어졌다.
[실시예 49]
4000Å 열산화막이 부착된 6인치 실리콘 웨이퍼를 기판으로 이용해서 멀티타겟 스퍼터 장치에 의해 AlTa막을 형성했다. 이용한 스퍼터 장치의 개략도를 제5도에, 스피커 조건을 아래에 도시한다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Ta 2원 타겟
기판 온도 : 실온 (25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 50Å
조성 분석 결과, 형성된 막은 AlTa였다. 또 X선 회절 측정에 의해 이막은 비정질이었다.
비정질 AlTa 박막상에 도전성 박막으로서 Al을 스퍼터했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al 타겟
기판 온도 : 실온 (25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 4000Å
이렇게 제조한 Al막을 X선 회절에 의해 배향성을 평가한 바, Al(111)피크의 록킹 곡선의 반값폭은 1.0˚ (111) 배향막이었다. 이 박막에 300℃ 15분 열처리하면 반값폭은 0.8˚ 향상했다. 또 500℃로 15분간 열처리한 바, 비정질 박막층과 도전성 박막이 반응해서 Al3Ta상을 형성해서 비정질 박막층이 소실되었다. 그러나 도전성 박막의 비저항은 변화하지 않은채 배항은 더욱 향상해서 0.60로 되고, 열산화막 상에 고배향막이 형성되는 것을 알았다.
다음에 도전성 박막을 가공해서 배선으로 하고, 전자 이동 시험을 행했다. 시험편을 제조하는 공정을 아래에 설명한다. 상기 도전성 박막에 대해 통상의 리소그래피 공정 및 RIE 공정에 의해 제15도에 도시하는 바와 같이 앙극(21), 음극(22) 및 이들을 접속하고 0.8㎛의 배선폭을 갖는 배선부(23)을 구비한 시험 기판(24)를 제조했다. 시험 기판(24)의 배선부(23)에 대한 시험 온도를 200℃로 하고, 전류 밀도가 2 × 10 A/㎠에 상당하는 전류를 흘렸으나 1000 시간 경과 후도 파단은 발생하지 않았다. 이것은 도전성 박막인 Al 박막의 (111)배향성이 향상되어 전자 이동 내성이 비약적으로 향상한 것을 나타낸다.
[실시예 50]
4000Å 열산화막이 부착된 6인치 실리콘 웨이퍼를 기판으로 이용해서, 실시예 48과 동일한 멀티 타겟 스퍼터 장치에 의해 AlNb 막을 형성했다. 스퍼터 조건을 아래에 도시한다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Nb 2원 타겟
기판 온도 : 실온 (25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 500Å
조성 분석 결과 형성된 막은 AlNb였다. 또 X선 회절 측정에 따른 이막은 비정질이었다. 비정질 AlNb 박막상에 도전성 박막으로서 실시예 49와 동일한 조건에서 Al을 스퍼터했다. 이렇게 제조한 Al막을 X선 회절에 의해 배향성을 평가한 바, 록킹 곡선의 반값폭 1.5˚의 (111) 배향막이었다. 또 이 박막을 400℃ 15분 열처리한 바, 비정질 박막층이 결정화해서 비정질 박막층이 소실됨과 동시에 반값폭은 0.9˚로 향상되고, 또 실시예 49와 동일 조건에서 전자 이동 시험한 바, 1000시간 후도 파단은 발생하지 않았다.
[실시예 51]
4000Å 열산화막이 부착된 6인치 실리콘 웨이퍼를 기판으로서 이용해서 실시예 49와 동일한 멀티타겟 스퍼터 장치에 의해 CuTi막을 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Cu/Ti 2원 타겟
기판 온도 : 실온 (25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 500Å
조성 분석 결과 형성된 막은 CuTi이었다. 또 X선 회절 측정에 의한 이막을 비정질이었다. 이 비정질 CuTi 박막을 대기에 노출한 후, Ar 플라즈마에 의한 세정을 행하고, 도전성 박막으로서 AlCu 합금을 스퍼터했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 AlCu 합금 타겟(Cu 0.1 atm%)
기판 온도 : 실온 (25℃)
스퍼터 가스 : Ar
가스 압력 : 1 Pa
인가 전력 : 5 W/㎠
막 두께 : 4000Å
이렇게 제조한 AlCu막을 X선 회절에 의해 배향성을 평가한 바, 록킹 곡선의 반값폭 0.9의 (111) 배향막이었다. 이 박막에 400℃로 15분 열처리하면 비정질 박막층이 결정화해서 비정질 박막층이 소실됨과 동시에 AlCu막의 (111) 배향은 더욱 향상해서 반값폭은 0.6°로 되었다.
[실시예 52]
6인치 실리콘 웨이퍼상에 확산 방지층으로서 TiN/Ti층을 형성하고, 이 위에 스퍼터에 의해 AlTi막을 형성했다. 스퍼터 조건을 아래에 나타낸다.
스퍼터 방식 : RF 마그네트론 방식
타겟 : 100㎜φ의 Al/Ta 2원 타겟
기판 온도 : 실온 (25℃)
스퍼터 가스 : Ar
가스 압력 : 0.20 Pa
인가 전력 : 10 W/㎠
막 두께 : 100Å
조성 분석 결과 형성된 막은 AlTa이었다. 또 X선 회절 측정에 의하면 이막은 비정질이었다. 비정질 AlTa 박막상에 도전성 박막으로서 실시예 49와 동일 조건에서 Al을 스퍼터했다. 이렇게 제조한 Al막을 X선 회절에 의해 배향성을 평가한 바, 록킹 곡선의 반값폭 1.3˚인 (111) 배향막이었다. 또 500℃로 15분 열처리한 바, 비정질 박막층과 도전성 박막이 반응해서 AlTa층을 형성하고 비정질 박막층이 소실되었다. 그러나 도전성 박막의 비저항은 변화하지 않고 배항은 향상해서 0.8˚로 되고, TiN/Ti층에 의해 실리콘과의 반응이 억제되는 것을 알았다. 또 실시예 49와 같은 조건에서 전자 이동 시험을 행한 바, 1000 시간후도 파단이 발생하지 않았다.
[실시예 53]
4000Å의 열산화막이 부착된 6인치 실리콘 웨이퍼를 기판상에 실시예 49와 같은 멀티 타겟 스퍼터 장치를 이용해서 Al 및 V, Nb, Ta, Mo, W의 타겟에 투입하는 전력을 조정해서 표 17에 나타내는 조성의 비정질 VAl, NbAl, TaAl, MoxAl, WAl를 100Å 형성했다. 각각의 시료는 X선 회절에 의해 비정질인 것을 확인했다. 표 17에 나타내는 바와 같이, V, Nb, Ta, Mo, W의 비정질중에 있어서의 원자 농도가 매우 높거나 낮은 영역에서 비정질 특유의 헤일로우 피크가 관측되지 않게 되었다. 이들 시료를 다시 스퍼터링 장치내로 인도해서 Ar 플라즈마에 의한 세정을 행한 후, 순 Al막을 4000Å 퇴적했다. 퇴적한 Al박막의 (111) 배향 반값폭을 X선에 의해 평가한 결과로 표 17에 나타내고, 비정질의 (111)배향 제어성을 확인했다. 이어서 이들 박막을 통상의 PEP 및 RIE 공정에 의해 제 15도에 도시하는 0.8㎛의 배선폭을 갖는 전자 이동(EM) 가속 시험 패턴으로 가공했다. EM 가속 시험은 시험온도 200℃, 전류 밀도 2x10 A/㎠의 조건에서 행하고, 배선의 전기 저항이 시험 개시 직후의 저항의 10% 상승을 배선 파단으로 간주한다. 그 결과 표 17에 나타내는 바와 같이 본 발명에 의한 비정질 배드상에 형성된 Al 배선은 1000 시간 경과후에도 배선 파단에 이르지 않고, 높은 EM 내성을 갖는 것이 확인되었다. 비교로서 비정질 베드를 퇴적하지 않고 열산화막에 직접 Al을 퇴적하고, 동일한 가속 시험 패턴을 형성했다. 동일한 가속 시험 조건에서 이들 비교예는 10시간 이내에 배선이 파단되었다.
※1 : FWHM(Full Width Half Maximum)
※2 : EM 내성(시험온도 : 200℃, 전류밀도 : 2 × 106A/㎠)
1000 시간 이상의 내성 : ○
500 시간 이상 1000 시간 미만의 내성 : △
500 시간 아래의 내성 : ×
※1 : FWHM(Full Width Half Maximum)
※2 : EM 내성(시험온도 : 200℃, 전류밀도 : 2 × 106A/㎠)
1000 시간 이상의 내성 : ○
500 시간 이상 1000 시간 미만의 내성 : △
500 시간 아래의 내성 : ×
※1 : FWHM(Full Width Half Maximum)
※2 : EM 내성(시험온도 : 200℃, 전류밀도 : 2 × 106A/㎠)
1000 시간 이상의 내성 : ○
500 시간 이상 1000 시간 미만의 내성 : △
500 시간 아래의 내성 : ×
※1 : FWHM(Full Width Half Maximum)
※2: EM 내성(시험온도 : 200℃, 전류밀도 : 2 × 106A/㎠)
1000 시간 이상의 내성 : ○
500 시간 이상 1000 시간 미만의 내성 : △
500 시간 아래의 내성 : ×
※1 : FWHM(Full Width Half Maximum)
※2 : EM 내성(시험온도 : 200℃, 전류밀도 : 2 × 106A/㎠)
1000 시간 이상의 내성 : ○
500 시간 이상 1000 시간 미만의 내성 : △
500 시간 아래의 내성 : ×
[실시예 54]
Si(100) 6인치 기판상에 열산화막을 100Å 형성한 후, 표 18-12 표 18-14에 기재하는 각종 합금 조성의 막을 모자이크 타겟 혹은 다원 동시 스퍼터에 의해 1000Å 성막후, 진공을 파괴하지 않고, 연속해서 Cu막을 4000Å 성막하고, 또 진공중에서 450℃로 30분 열처리했다. 성막후 Cu막의 결정 배향성을 X선 회절 측정으로 Cu(111)의 록킹 곡선 측정을 해서 그 반값폭을 표에 나타낸다.
또, 베드막의 결정성은 별도의 베드막을 성막한 단계에서 인출한 시료를 X선 회절 측정으로 평가하고, 아몰퍼스로 기인하는 헤일로우 피크의 유무를 확인했다.
Cu 성막을 도달 진공도 1×10-7Torr이상으로 진공이 악화되지 않는 조건에서 행하고, Ar 가스압 : 1.0×10-3Torr, 100MHz의 RF 츨력 : 400W, 케소드 바이어스 전압 : -300V, 성막 속도 : 40Å/초의 조건에서 행해진다.
또 베드막의 조성에 관해 스퍼터로 이용한 타겟이 순도가 나쁜 것에서는 3N이고, 특히 불순물로서는 정제시에 분리가 어려운 동족 원소 (예를 들면 Nb에 대해서는 Ta 등)이 주로 포함되나, 아몰퍼스와, 그 위의 Cu의 결정 배향성에는 영향이 없었다.
또 Cu 배선의 신뢰성을 조사하기 위해 Si 기판상에 SiO2를 3㎛ 성막한 후 PEP, RIE에 의해 제31도에 도시하는 4단자 전기 저항 측정 패턴의 홈을 형성했다. 저항 측정부의 배선폭 1.0㎛, 길이 4500Å, 배선길이 1mm이다.
이상의 SiO2가공후, 콜리메트 스퍼터에 의해 각종 베드막을 500Å 성막하고, 이어서 Cu를 6000Å 성막하고, 450℃로 30분 열처리한 것을 CMP (Chemical Mechanical Polishing)에 의해 여분의 Cu를 제거해서 신뢰성 시험편으로 했다.
신뢰성 시험은, 시험 온도 300℃, 전류밀도 2×106A/㎠ 진공중에서 해서 그 결과도 표에 기재한다. 또 배선의 열처리후 배선 저항은 비저항 값으로 환산해서 약 1.7μΩ㎝로, Cu의 벌크값과 대략 동등하고, 열처리에 의한 베드막과 Cu에서의 반응은 발견되지 않았다. 또 열처리 방법은 본 실시예에서는 진공 열처리했으나 수소 분위기 혹은 수소와 질소의 혼합 가스(포밍 가스)중이라도 좋다.
또 베드막 성형후 Cu를 연속해서 성막했으나, 베드막 성형후 일단 대기로 시료를 노출한 경우, Cu 성막전에 진공중에서 베드 표면을 플라즈마 세정해서 자연 산화막을 제거한 후 Cu를 성막해도 좋다.
또 베드막에 Ti, Zr, Hf, V, Nb, Ta, Cr이 포함되어 있는 것 및 포함되어 있지 않은 것은 1∼10%의 베드막이 아몰퍼스인 범위내에서 상기 원소중 어느 것을 베드막에 첨가하고, Cu 배선 형성후의 단계에서 NH3혹은 N2분위기 증에서 600∼750℃로 가열함으로써 Cu 표면 및 베드막과 Cu 막과의 계면에 산화막을 형성하면 그 후의 TEOS 성막후에 있어서도 전기 저항의 상승없이 산화성이 매우 향상되었다.
또 Cu 성막시에 기판에 -20∼-50V의 바이어스를 인가함으로서 Cu막의 배향성이 표 18-13(기판 바이어스 -30V인 경우)에 나타내는 바와 같이 배향성이 향상된 EM 내성이 양호한 조성 범위가 넓어졌다.
또 표 18-12, 18-13에 비교재로서 베드막이 없는 Cu막의 결과를 기록했다.
[실시예 55]
4000Å의 열산화막이 부착된 6인치 실리콘 웨이퍼에 제30도(a)에 도시한 것과 동일 형상으로, 깊이가 2000Å, 홈의 폭이 1㎛인 홈을 형성했다. 이 기판상에 Al을 2000Å 증착했다. Al 증착의 K셀 온도는 1200℃, 기판온도는 실온이다. Al막의 표면, 단면 형상을 SEM을 이용해서 관찰한 바, 제30도(b)에 도시한 것과 마찬가지로 홈 부분에도, 홈 이외의 SiO2표면에도 Al이 고르게 퇴적되어 있다.
또 동일한 홈이 있는 기판상에 상기와 동일한 조건에서 Al막을 2000Å 증착했다. 기판 온도는 실온이다. 또 진공을 파괴하지 않고 400℃로 3시간 열처리했다. 열처리후의 Al막의 표면, 단면 형상을 SEM을 이용해서 관찰한 바, 제30도(c)에 도시한 것과 마찬가지로 기판의 홈 부분은 Al에 의해 거의 완전하게 매립되고, 한편 홈 이외의 SiO2표면에는 Al은 거의 퇴적되지 않는 것이 확인되었다.
다음에 동일한 홈이 있는 기판상에 Al 2000Å과 BilML을 Al 퇴적 초기에 동시에 증착했다. 기판 온도는 마찬가지로 실온이다. 이렇게 제조한 Al막의 표면 및 단면 형상 SEM을 이용해서 관찰한 바, 홈 부분는 홈 이외의 부분과 비교하면 Al 퇴적량이 많으나 홈 이외의 SiO2표면에도 Al이 퇴적되어 있다. 이어서 이 시료를 진공을 파괴하지 않고 200℃ 3시간 열처리 했다. 열처리후의 Al막의 표면, 단면 형상을 SEM을 이용해서 관찰한 바, 제30도(d)에 도시한 것과 마찬가지로 홈 부분은 Al에 의해 거의 완전하게 매립되고, 한편 홈 이외의 SiO2표면에는 Al이 거의 퇴적되지 않은 것이 확인되었다.
Ga, In, Cd, Sn, Pb, Tl에 대해서도 같은 결과가 얻어졌다.
※1 : FWHM(Full Width Half Maximum)
※2 : EM 내성(시험온도 : 300℃, 전류밀도 : 2 × 106A/㎠)
1000 시간 이상의 내성 : ○
500 시간 이상 1000 시간 미만의 내성 : △
500 시간 아래의 내성 : ×
이상 설명한 바와 같이 본 발명에 의해 신뢰성 높은 금속 배선을 구비한 전자 부품을 제공할 수 있다.

Claims (20)

  1. 기판상에 형성된 비정질 박막과 이 비정질 박막 표면상에 형성된 금속 배선을 구비하고, 상기 비정질 박막의 회절 측정에서 나타나는 헤일로우 패턴의 피크에 대응하는 원자간 거리와 상기 금속 배선의 제 1인접 원자간 거리로 규정되는 소정의 결정면의 면간격이 정합해 있는 것을 특징으로 하는 전자 부품.
  2. 제1항에 있어서, 상기 기판과 상기 비정질 박막 사이에 절연층, 배리어층 또는 밀착층이 끼워져 있는 것을 특징으로 하는 전자 부품.
  3. 제1항에 있어서, 상기 비정질 박막 표면에 홈이 설치되어 있는 것을 특징으로 하는 전자 부품.
  4. 제1항에 있어서, 상기 금속 배선은 fcc 구조를 갖는 순 Al, 순 Cu, 순 Au, 순 Ag, Al-Cu 합금, Al-Ti 합금, Al-Cr 합금, Al-Ta 합금, Al-Mg 합금, Al-In 합금, Al-Li 합금, Cu-Be 합금, Cu-Ag 합금, Au-Pt 합금, Au-Ag 합금, Au-Pd 합금, Au-Cu 합금 및 bcc 구조를 갖는 순 W 중 어느 하나를 주체로 하는 것을 특징으로 하는 전자 부품.
  5. 제1항에 있어서, 상기 비정질 박막을 구성하는 물질의 결정 상태에 있어서의 표면 에너지가 상기 금속 배선을 구성하는 물질의 표면 에너지보다도 큰 것을 특징으로 하는 전자 부품.
  6. 제1항에 있어서, 상기 금속 배선의 주성분으로 되는 금속 원소가 Al, Cu, Au, Ag, W 중 어느 하나인 것을 특징으로 하는 전자 부품.
  7. 제 6항에 있어서, 상기 금속 배선이 1wt% 이하의 Si를 함유하는 것을 특징으로 하는 전자 부품.
  8. 제6항에 있어서, 상기 금속 배선의 주성분으로 되는 금속 원소가 Al이고, 상기 비정질 박막이 TaxAl1-x(0.20≤x≤0.85), NbxAl1-x(0.20≤x≤0.85), VxAl1-x(0.20≤x≤0.60), WxAl1-x(0.15≤x≤0.50), MoxAl1-x(0.25≤x≤0.80) 중 어느 하나를 주체로 하는 것을 특징으로 하는 전자 부품.
  9. 제6항에 있어서, 상기 금속 배선의 주성분으로 되는 금속 원소가 Cu이고, 상기 비정질 박막이 VxCo1-x(0.15≤x≤0.80), NbxCr1-x(0.25≤x≤0.45), NbxCo1-x(0.22≤x≤0.55), TaxCr1-x(0.25≤x≤0.40), TaxCo1-x(0.25≤x≤0.45), CrxCo1-x(0.50≤x≤0.70), MoxCo1-x(0.20≤x≤0.60),xCo1-x(0.20≤x≤0.60), TixCu1-x(0.18≤x≤0.70), ZrxCu1-x(0.18≤x≤0.70), HfxCu1-x(0.20≤x≤0.70), YxCu1-x(0.10≤x≤0.53), TaxCu1-x(0.20≤x≤0.80) 중 어느 하나를 주체로 하는 것을 특징으로 하는 전자 부품.
  10. 제6항에 있어서, 상기 금속 배선의 주성분으로 되는 금속 원소, 이 금속 원소와 금속간의 화합물을 형성하여 얻어지는 원소, 및 상기 금속 원소에 완전 용융되어 얻어지는 원소 중 1개 이상이 상기 비정질 박막중에 함유되는 것을 특징으로 하는 전자 부품.
  11. 제10항에 있어서, 상기 금속 배선의 주성분으로 되는 금속 원소, ⅢB족 원소, ⅣB족 원소, ⅤB족 원소, ⅥB족 원소, Ⅷ족 원소 및 B, C, N, O, P, Si, Ge로 이루어지는 원소군에서 선택된 2개 이상이 상기 비정질 박막중에 함유되는 것을 특징으로 하는 전자 부품.
  12. 전입계(全粒界)의 1/2 이상이 인접하는 결정립의 배향축을 중심으로 한 경사, 회전 및 그 조합에서의 상대 각도가 10도 이내의 입계(粒界), Σ값이 10이하인 대응 입계, 대응 입계에서의 변이가 3도 이내인 입계 중 어느 것으로 규정되는 아입계(亞粒界)인 고배향 결정으로 이루어지는 금속 배선을 구비한 것을 특징으로 하는 전자 부품.
  13. 제 12항에 있어서, 상기 금속 배선의 주성분으로 되는 금속 원소가 Al, Cu, Au, Ag, W 중 어느 하나인 것을 특징으로 하는 전자 부품.
  14. 제 13항에 있어서, 상기 금속 배선이 1wt% 이하의 Si를 함유하는 것을 특징으로 하는 전자 부품.
  15. 제 12항에 있어서, 상기 금속 배선이 fcc 구조를 갖는 순 Al, 순 Cu, 순 Au, 순 Ag, Al-Cu 합금, Al-Ti 합금, Al-Cr 합금, Al-Ta 합금, Al-Mg 합금, Al-In 합금, Al-Li 합금, Cu-Be 합금, Cu-Ag 합금, Au-Pt 합금, Au-Ag 합금, Au-Pd 합금, Au-Cu 합금 및 bcc 구조를 갖는 순 W 중 어느 하나를 주체로 하는 것을 특징으로 하는 전자 부품.
  16. 제 12항에 있어서, 입계에 Ga, In, Cd, Bi, Pd, Sn, Tl로 이루어지는 군에서 선택된 1개 이상을 함유하는 것을 특징으로 하는 전자부품.
  17. 제 12항에 있어서, 상기 금속 배선이 비정질 박막 표면상에 형성되고, 상기 비정질 박막의 회절 측정에서 나타나는 헤일로우 패턴의 피크에 대응하는 원자간 거리와 상기 금속 배선의 제1인접 원자간 거리로 규정되는 소정 결정면의 면간격이 정합해 있는 것을 특징으로 하는 전자 부품.
  18. 전입계의 1/2 이상이 인접하는 결정립의 배향축을 중심으로 한 경사, 회전 및 그 조합에서의 상대 각도가 10도 이내의 입계, Σ값이 10 이하인 대응 입계, 대응 입계에서의 변이가 3도 이내인 입계 중 어느 것으로 규정되고 아입계인 고배향 결정 또는 단결정으로 이루어지는 금속 배선 및 패드부를 구비하고, 상기 패드부는 상기 금속 배선에서 차례로 분기한 금속 세선의 집합체인 것을 특징으로 하는 전자 부품.
  19. 제18항에 있어서, 상기 금속 배선 및 상기 패드부가 비정질 박막 표면상에 형성되고, 상기 비정질 박막의 회절 측정에서 나타나는 헤일로우 패턴의 피크에 대응하는 원자간 거리와 상기 금속 배선 및 상기 패드부의 제1인접 원자간 거리로 규정되는 소정의 결정면의 면간격이 정합해 있는 것을 특징으로 하는 전자 부품.
  20. 기판 상에 절연층, 배리어층, 밀착층 또는 비정질 박막층을 개재하여 Al 및 Cu 중 어느 하나를 주성분으로 하는 도전체 층을 퇴적시키는 공정을 구비한 전자 부품의 제조 방법에 있어서, 상기 도전체층의 퇴적전 또는 퇴적중에 Ga, In, Cd, Bi, Pb, Sn, Tl로 이루어지는 군에서 선택된 1개 이상을 제공하는 것을 특징으로 하는 전자 부품 제조 방법.
KR1019930016657A 1992-08-27 1993-08-26 전자 부품 및 그 제조 방법 KR0132402B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP22826492 1992-08-27
JP92-228264 1992-08-27
JP93-080108 1993-03-15
JP8010893 1993-03-15

Publications (2)

Publication Number Publication Date
KR940004755A KR940004755A (ko) 1994-03-15
KR0132402B1 true KR0132402B1 (ko) 1998-04-15

Family

ID=26421158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016657A KR0132402B1 (ko) 1992-08-27 1993-08-26 전자 부품 및 그 제조 방법

Country Status (3)

Country Link
EP (2) EP0725439B1 (ko)
KR (1) KR0132402B1 (ko)
DE (2) DE69333966T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230007762A (ko) * 2021-07-06 2023-01-13 한국과학기술연구원 이종 접합 반도체 기판, 그의 제조방법 및 그를 이용한 전자소자

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6516030B1 (en) 1998-05-14 2003-02-04 Interval Research Corporation Compression of combined black/white and color video signal
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
SG79235A1 (en) * 1998-07-16 2001-03-20 Univ Singapore Highly selective and complete interconnect metal line and via/contact hole filling by electroless plating
US6190732B1 (en) 1998-09-03 2001-02-20 Cvc Products, Inc. Method and system for dispensing process gas for fabricating a device on a substrate
US6268284B1 (en) * 1998-10-07 2001-07-31 Tokyo Electron Limited In situ titanium aluminide deposit in high aspect ratio features
US6570924B1 (en) 1998-11-20 2003-05-27 Interval Research Corp Low cost video compression using fast, modified Z-coding of wavelet pyramids
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6245655B1 (en) 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
US6440849B1 (en) * 1999-10-18 2002-08-27 Agere Systems Guardian Corp. Microstructure control of copper interconnects
US6627995B2 (en) 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
US6444263B1 (en) 2000-09-15 2002-09-03 Cvc Products, Inc. Method of chemical-vapor deposition of a material
JP2004179327A (ja) * 2002-11-26 2004-06-24 Sharp Corp 半導体用合金材料、該合金材料を用いた半導体チップ及びその製造方法
US7749361B2 (en) 2006-06-02 2010-07-06 Applied Materials, Inc. Multi-component doping of copper seed layer
CN110364538A (zh) * 2018-04-11 2019-10-22 Agc株式会社 布线膜和布线膜的形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57500669A (ko) * 1979-11-30 1982-04-15
US4352239A (en) * 1980-04-17 1982-10-05 Fairchild Camera And Instrument Process for suppressing electromigration in conducting lines formed on integrated circuits by control of crystalline boundary orientation
US4742014A (en) * 1985-05-10 1988-05-03 Texas Instruments Incorporated Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor
US5019891A (en) * 1988-01-20 1991-05-28 Hitachi, Ltd. Semiconductor device and method of fabricating the same
JPH01302842A (ja) * 1988-05-31 1989-12-06 Nec Corp 多層配線構造の半導体装置
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法
ATE174450T1 (de) * 1990-07-06 1998-12-15 Tsubochi Kazuo Verfahren zur herstellung einer metallschicht
JP3131239B2 (ja) * 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
JP2937613B2 (ja) * 1991-07-16 1999-08-23 日本電気株式会社 薄膜配線およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230007762A (ko) * 2021-07-06 2023-01-13 한국과학기술연구원 이종 접합 반도체 기판, 그의 제조방법 및 그를 이용한 전자소자

Also Published As

Publication number Publication date
EP0594286B1 (en) 1998-11-25
DE69333966D1 (de) 2006-04-06
EP0725439B1 (en) 2006-01-18
EP0725439A3 (en) 1996-10-30
EP0594286A2 (en) 1994-04-27
DE69333966T2 (de) 2006-09-14
EP0594286A3 (en) 1994-07-13
DE69322233D1 (de) 1999-01-07
DE69322233T2 (de) 1999-07-08
EP0725439A2 (en) 1996-08-07
KR940004755A (ko) 1994-03-15

Similar Documents

Publication Publication Date Title
KR0132402B1 (ko) 전자 부품 및 그 제조 방법
US5709958A (en) Electronic parts
US6001461A (en) Electronic parts and manufacturing method thereof
KR950004589B1 (ko) 반도체장치 및 반도체장치의 제조방법
US6339020B1 (en) Method for forming a barrier layer
Al-Shareef et al. Electrodes for ferroelectric thin films
KR100187601B1 (ko) 반도체장치 및 그 제조방법
TW412787B (en) Single step process for blanket-selective CVD aluminum deposition
US6787912B2 (en) Barrier material for copper structures
JP3878839B2 (ja) ヒロックのないアルミニウム配線層およびその形成方法
EP0526889B1 (en) Method of depositing a metal or passivation fabric with high adhesion on an insulated semiconductor substrate
US7015495B2 (en) Metallic very thin film, metallic very thin film multilayer body, and method for manufacturing the metallic very thin film or the metallic very thin film laminate
EP0645471A1 (en) Stacked thin film assembly and method of forming same
JP3315211B2 (ja) 電子部品
JP2002524837A (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
Abe et al. Texture and electromigration performance in damascene interconnects formed by reflow sputtered Cu film
JP4230713B2 (ja) 電子部品及びその製造方法
US5759868A (en) Aluminum interconnection
CN114783980A (zh) Cu互连集成电路用多层合金扩散阻挡层及其制备方法
US7468557B2 (en) Method of producing an ultra thin electrically conducting film with very low electrical resistance
JPH06140401A (ja) 集積回路装置
KR950004590B1 (ko) 반도체장치
KR100457372B1 (ko) 힐록이 없는 알루미늄 배선층 및 그 제조 방법
Abe et al. Cu damascene interconnects with crystallographic texture control and its electromigration performance
JPH06275620A (ja) 半導体集積回路配線構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee