KR950004590B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR950004590B1
KR950004590B1 KR1019950000210A KR19950000210A KR950004590B1 KR 950004590 B1 KR950004590 B1 KR 950004590B1 KR 1019950000210 A KR1019950000210 A KR 1019950000210A KR 19950000210 A KR19950000210 A KR 19950000210A KR 950004590 B1 KR950004590 B1 KR 950004590B1
Authority
KR
South Korea
Prior art keywords
film
wiring
single crystal
layer
electrode wiring
Prior art date
Application number
KR1019950000210A
Other languages
English (en)
Inventor
마사히코 하스누마
히사시 가네코
아츠히토 사와베
다카시 가와노우에
요시코 고하나와
슈이치 고마츠
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019900009894A external-priority patent/KR950004589B1/ko
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Application granted granted Critical
Publication of KR950004590B1 publication Critical patent/KR950004590B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치
제1도는 본 발명의 따른 반도체장치에 설치된 시험용 전극배선 패턴예를 나타낸 평면도.
제2도와 제4도, 제6도, 제8도, 제10도, 제11도, 제15도, 제16도, 제17도, 제18도, 제20도, 제22도, 제23도 및 제36도는 본 발명에 따른 반도체장치와 비교예의 반도체장치에 대해 신뢰성 평가시험의 결과를 비교해서 나타낸 특성도.
제3도(a)~(e)와 제5도(a)~(e), 제21도(a)~(c), 제26도(a)~(e), 제30도(a)~(d) 및 제31도(a)~(f)는 본 발명에 따른 반도체장치의 제조공정을 모식적으로 나타낸 단면도.
제7도는 본 발명에 따른 반도체장치의 다른 구성례를 나타낸 단면도.
제9도(a), (b)는 신뢰성 평가시험후에 있어서의 반도체장치의 전극배선의 종단면을 나타낸 모식도.
제12도와 제24도, 제25도, 제32도, 제33도, 제34도 및 제35도는 본 발명에 따른 반도체장치의 전극배선용 박막형성에 이용되는 박막형성장치의 주요부 구성을 나타낸 단면도.
제13도는 본 발명에 따른 반도체장치에 있어서의 스텝형상의 전극배선예를 나타낸 평면도.
제14도는 본 발명에 따른 반도체장치의 주요부 단면도.
제19도(a), (b)는 반도체장치에 있어서의 전극배선의 단선기구를 모식적으로 나타낸 단면도.
제27도 및 제28도는 본 발명에 따른 반도체장치의 제조방법에 있어서 전극배선용 박막형성에 이용되는 반도체기판의 지지체 내지 커버의 구성례를 나타낸 단면도.
제29도는 본 발명에 따른 반도체장치의 제조방법에 있어서 전극배선용 단결정막의 제조태양을 나타낸 모식도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 1a : 열산화막
1b : 능동영역 1c : 게이트전극
2 : 단결정 A1막 3 : W선
3' : 제2W선 4 : PSG층
5 : SiN층 6 : Ti층
7 : TiN층 8 : 관통구멍
9a,9b : 결함 10 : 다결정 A1
11 : 스템형상의 패턴 및 박막형성장치
12 : 정전압착기판홀더(靜電壓着基板 Holder)
12a : 기판홀더 13 : 전자총
13a : 이온원(Ion 源) 14 : 전자빔(電子 Beam)
15 : 편향코일 16 : K셀
17 : 반사전자회절장치(反射電子回折裝置)
18 : 전극배선 19 : Cu층
20 : 홈 21 : 콘택트홀 매립금속
22 : 진공조 23 : MBE 증발원(MBE 蒸發源)
24 : 방전실 25 : 방전전극
26 : 셔터 27 : 질량분석기
28 : 가속전극용 전원 29 : 감속전극용 전원
30 : SiO2막 31 : 혼합절연층
32 : 패시베이션막 33 : 단결정지지체
34 : 커버 35 : 포토레지스트층
36 : 표면처리실 36a : 가스공급부
36b : 가스배출구 37 : ABE실
38 : CVD실 38a : 탱크
38b : 가열셀(加熱 Cell) 39 : 크랙커
39a : 히터 39b : 터빈실
39c : 고정익(固定翼) 39d : 회전축
39e : 회전익(回轉翼)
[산업상의 이용분야]
본 발명은 반도체장치 및 그 반도체장치의 제조방법에 관한 것으로, 특히 스트레스 마이그레이션(Stress Migretion)에 대한 내성 등을 개선·향상시킨 집적회로장치에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체장치중, 예컨대 D-RAM으로 대표되는 메모리 집적회로장치에 있어서는 소형화나 고집적화가 현저해지고 있는 바, 이와 같은 고집적화 등에 따라 능동영역(기능영역) 및 그 능동영역에 대한 전극배선도 미세화되고 있다. 즉, 일정한 크기의 반도체칩을 이용하여 그 반도체칩에 형성되는 능동영역의 수효가 증대될수록(능동영역이 미소화될수록) 이들 능동영역간을 접속시키는 전극배선도 필연적으로 미세화된다거나 다층배선화되고 있다.
상기한 반도체장치의 소형화에 의해 전극배선의 미세화가 진척됨에 따라 상기 전극배선에 요구되는 조건도 점점 더 엄격해지고 있다. 예컨대, 전압강하의 원인으로 되는 전기저항의 저저항화(低低抗化)는 물론이고, 고전류밀도화(高電流密度化)에 따르는 일렉트로 마이그레이션(Electro-migration)에 대한 내성, 각 능동영역 자체 내지 전극배선 션트부(電極配線 Shunt 部)등에서의 저항성 접촉(Ohmic Contact)과 절연막(절연층)과의 밀착성에 더하여 새로이 스트레스 마이그레이션에 대한 내성의 향상이 중요한 과제로 떠오르고 있다.
상기 스트레스 마이그레이션에 의한 단선이라하는 것은, 전극배선을 구성하는 금속과 그를 보호하기 위해 피복되는 패시베이션막과의 열팽창률 차이로 인하여 높은 온도하에서 패시베이션막을 형성한 후 실온까지 냉각시킨 경우에 생긴 열응력(熱應力)에 의해 그 이후의 사용중에 전극배선에 단선이 발생하는 현상을 뜻한다.
즉, 스트레스 마이그레이션 결함은 전극배선과 패시베이션막과의 열팽창률 차이에 기인한 열응력을 완화시키는 행정에서 생기는 배선결함으로, 그 결함장소는 결정입자경계(結晶粒界)이고, 또한 파단면(단선면)은 예컨대 Al-Si배선의 경우(111)면이라는 것이 밝혀졌다.
또한 다층배선화의 경우, 즉 다른 배선층간을 그 사이에 개재시킨 절연층에 미세한 구멍(관통구멍 ; Via Hole)을 형성하여 설치하고, 그 관통구멍을 예컨대 바이어스 스퍼터링이나 CVD법, CVD-W법, CVD-Al법 등에 의해 도전성 재료로 매립하여 배선층간의 접속을 수행하고 있다. 그러나, 배선폭의 미세화와 더불어 상기 관통구멍의 지름도 축소되기 때문에 높은 전류밀도에 노출되게 되어 일렉트로 마이그레이션에 대한 내성의 관점에서 문제가 생긴다.
상기 전극배선의 미세화에 따른 일렉트로 마이그레이션의 내성을 고려하여 단결정금속으로 전극배선을 구성(형성)하는 기술이 일본국 특허 공개번호 소64-37050호에 기재되어 있다. 그러나, 단결정금속으로 전극배선을 구성하는 경우에는 스트레스 마이그레이션에 대한 내성 등의 관점에서 충분한 신뢰성을 얻을 수 없다.
다결정배선의 스트레스 마이그레이션 내성을 향상시키는 대책으로서, 패시베이션막을 저온에서 형성함으로써 열응력을 억제한다거나, Al-Si-Cu 합금배선으로 대표되는 합금을 이용함으로써 결함발생 장소인 입자 경계부에 금속간 화합물을 석출해내어 입자 경계를 강화시키는 등의 작업이 이루어지고 있지만, 아직 충분한 결과를 얻지 못하고 있다.
한편, 상기 전극배선을 다음과 같이 구성되는 것도 시도되고 있다.
즉, 다결정금속 전극배선에 고융점금속 또는 고융점금속의 실리사이드나 질화물을 피복한 구성으로 하는 것이, 예컨대 일본국 특허 공개공보 소64-308348호와 소63-47951호에 공지되어 있다. 그러나, 이러한 구성에 있어서는 상기 피복된 고융점금속의 원소가 다결정금속의 입자 경계를 통해서 확산되기 때문에, 전극배선의 비저항(比低抗)이 상승한다거나 입자 경계에서 석출물이 석출되어 일렉트로 마이그레이션에 대한 내성이나 스트레스 마이그레이션에 대한 내성을 확보할 수 없는 등의 문제가 발생하여 전극배선의 신뢰성이 반대로 떨어진다. 예컨대, Al-2wt% Si합금으로 이루어진 배선에 W를 피복한 구성의 전극배선의 경우, 스트레스 마이그레이션 시험을 했을 때 피복된 W선의 단선은 나타나지 않은 반면 내측의 Al-Si배선에는 분명한 단선이 관찰되었는 바, 전극배선의 신뢰성을 충분히 확보할 수 없었다.
더욱이, 일렉트로 마이그레이션에 대한 내성의 향상에 관해서, 전극배선을 구성하는 박막결정의 배향성에 착안해 본다면, X선 측정에 의해 얻어지는 (111)과 (200)의 적분강도비[f(111)/f(200) ; 積分强度比]와 일렉트로 마이그레이션에 대한 내성과의 관계는 상기 비율이 크면 클수록 일렉트로 마이그레이션에 대한 내성이 양호해진다는 것이 알려져 있다[S. Vaidya et al. Thin Solid Film, 75(1981), 235]. 그러나, 그 중에서 (111)자체의 배향성에 관한 논의는 없고, 더욱이 일렉트로 마이그레이션에 대한 내성에 대해서는 하등 언급되어 있지 않다.
상기한 바와 같이 종래의 반도체장치에 있어서, 더욱 소자의 미세화와 고집적화를 도모하기 위해서는 전극배선의 일렉트로 마이그레이션(Electro-migration)에 대한 충분한 내성과 스트레스 마이그레이션(Stress-migration)에 대한 충분한 내성을 갖춘 것이 요구되고, 또 피복된 패시베이션막(passivation)막으로부터 불순물의 확산과 수분의 확산 등에 따른 일렉트로 마이그레이션에 대한 내성과 스트레스 마이그레이션에 대한 내성의 저하에 대한 충분한 대책이 요구되고 있다. 또한, 상기 전극배선은 가공성이 뛰어나고, 제조공정 등에 있어서의 각종 열처리 및 약품 처리에 대한 내성도 우수하며, 더욱이 제조 내지 형성이 용이하여 신뢰성이 높은 반도체장치를 언제나 얻을 수 있는 것이 요구되고 있다.
한편, 단결정배선의 형성수단에 대해 살펴보면 일반적으로 이온빔 스퍼터법, 열 CVD법, 이온클러스터빔법 등에 의해 직접 Si기판면 위에 금속막을 형성하고, 이 금속막에 대해 예컨대 포토에칭기술을 실시하여 배선패턴화를 수행하고 있다. 그러나, 실제적으로는 SiO2등의 층간절연막위에 필요한 단결정막의 형성이 곤란하다. 또, 단결정배선의 결정구조상의 방향성도 무시되고 있기 때문에 상기와 같은 일렉트로 마이그레이션에 대한 내성 스트레스 마이그레이션에 대한 내성에 있어서 문제점이 뒤따른다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로 일렉트로 마이그레이션에 대한 내성 및 스트레스 마이그레이션에 대한 내성이 개선, 향상된 전극배선을 갖춘 반도체장치와, 능동영역의 미세화 내지 고집적화를 가능하게 하는 반도체장치 및, 기능적으로 고신뢰성의 집적회로장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 능동영역의 미세화 내지 고집적화된 반도체장치에서의 각 전극 내지 배선 등의 전극배선을 형성하는 단결정의 최조밀면을, 배선의 최조밀면의 법선방향과 전극배선의 저면(능동영역측의 절연층을 매개로 접한 면)의 법선방향이 이루는 각도가 80˚이내로 되도록 배선하는 것을 특징으로 한다.
상기 본 발명에 따른 반도체장치에 있어서, 각 전극 내지 배선 등의 전극배선을 형성하는 결정의 최조밀면을 배선길이방향과 평행하게 설치하는 구성에서, 전극배선재료의 결정구조가 예컨대 fcc구조인 경우에는 최조밀면인 (111)면, bcc구조인 경우에는 (110)면, hcp구조인 경우에는 (0001)면을 배선의 길이방향과 평행하게 하여 전극배선을 설치한다. 또, 실제의 반도체장치에 있어서는 여러가지 방향으로 전극배선이 설치될 수 있으나, 이들 중에서 가장 배선길이가 긴 방향을 그 소자에 있어서의 배선의 길이방향으로 하고, 최조밀면을 배선의 길이방향으로 20도 이내의 각도로 설치하며, 한편 이와 비교해 직각으로 교차되는 방향의 배선은 그 폭을 보다 두껍게 함으로써 반도체장치 전체에 있어서의 스트레스 마이그레이션에 대한 내성의 안전률 향상을 도모할 수 있다. 혹은 예컨대 순Al을 단결정배선재료로서 사용한 경우, 그 결정구조가 fcc구조이므로 개개의 소자(능동영역)를 연결하는 배선과 배선간에 이루는 각도를 항상 60˚로 유지함으로써 배선의 전체를 그 배선의 길이방향과 결정의 최조밀면과 평행하게 위치시키며, 그로 인해 스트레스 마이그레이션에 대한 내성을 향상시킬 수 있다.
한편, 본 발명에 따른 반도체장치에 있어서 다결정의 최조밀면을 구성하는 상기 각면의 법선방향과 전극배선의 저면(능동영역측에 절연층을 매개로 접하는 면)의 법선방향이 이루는 각도가 80˚이내로 되도록 설치한다. 이 다결정배선구조의 경우에는 상기 다결정배선을 구성하는 개개의 결정이 95% 이상이 상기 조건을 충족시키고 있으면 된다. 상기 조건을 만족시켜야 할 최조밀면은 특히, 배선의 길이방향으로 직교하는 면의 각도가 60˚이내인 최조밀면이어야 하며, 본 발명에 있어서 최조밀면이란 상기의 조건을 충족시킬 수 있는 것이며, 이와 같은 배선을 고(高) 배향배선으로 정의한다. 한편, 상기 순Al 이외의 다른 fcc구조를 갖춘 단결정배선이더라도 물론 동일하게 하여 그 내성 향상을 도모할 수 있다. 이외에도 결정구조가 bcc구조인 경우는 (110)면, hcp구조의 경우는 (0001)면이 최조밀면이며, 이들과 배선의 길이방향을 상기한 20˚ 이하의 관계로 유지하는 것, 또 배선재료의 최조밀면의 법선방향과 전극배선의 저면(능동영역측에 절연층을 매개로 접하는 면)의 법선방향이 이루는 각도를 80˚이내로 설정함으로써 동일한 효과를 얻을 수 있다.
한편, 상기와 같이 결정방위를 규정함에 따른 스트레스 마이그레이션에 대한 내특성(耐特性)의 향상은 단층전극배선의 경우에 상당히 효과적이다. 본 발명에 있어서 반도체칩 내지 반도체기판에 설치되며, 반도체접합에 의해 구성된 능동영역(기능영역)사이 등을 전기적으로 접속하는 전극배선은 상기와 같은 조건으로 설정하는 한, 단결정금속 또는 고배향의 다결정금속의 단층구조이어도 되지만, 단결정금속층 및 다결정금속층의 피층구조 또는 다결정금속층 끼리의 피층구조이어도 된다.
더욱이, 단결정배선에 다결정인 부분을 상·하 또는 측면에 적층시키는 것에 의해 본래 다결정배선에 발생되는 보이드(void)를 그들의 다결정부분에 발생시킴으로써 주배선부분인 단결정배선의 보이드를 없애고, 배선이 국소적으로 가늘어지는 것을 회피하며, 그로 인해 배선저항의 증가를 방지하고, 신뢰성의 향상을 도모할 수 있다.
더욱이, 전극배선을 다층형으로 구성한 경우는 아래층의 비저항장치가 200μΩ㎝ 이하인 도체층표면, 또는 아래층의 절연체층 표면에 예컨대 장방형, 3각형태, 대(臺)형태 등의 凹凸를 형성하여 둠으로써 일렉트로 마이그레이션 및 스트레스 마이그레이션에 대한 우수한 내성을 부여할 수 있다. 그 이유는 상기와 같은 아래층에 상기 조작을 실시함으로써 위층으로서 형성되는 도체층의 배향성을 높일 수 있기 때문이라 할 수 있다. 여기서, 상기 凹凸(홈)은 저면이 반도체기판과 평행하고, 측벽면과 저면이 이루는 각도가 90˚이내로 홈의 폭이 0.5~1.5㎛, 깊이가 500~1500Å, 홈의 피치는 0.5~1.5㎛ 정도가 좋다. 또, 아래층면이 최조밀면으로 배향하고, 이 최조밀면의 법선방향과 위층의 전극배선저면의 법선방향이 이루는 각도가 10˚이내로 설정되는 다층형 전극배선의 경우는 적층배선을 구성하는 하나가 Al, Cu, Au, Ag 또는 이들의 합금층인 것이 바람직하다.
(작용)
상기와 같이 구성된 본 발명에 따른 반도체장치에 있어서, 전극배선을 구성하는 단결정전극배선은 그 내부에 입자 경계(粒界)를 갖지 않으므로, 스트레스 마이그레이션에 의한 단선고장이 발생되기는 상당히 어렵다. 단결정금속으로 구성된 배선에 있어서도 당연히 응력은 걸리고 있고, 이 응력은 장시간 동안에 무엇인가의 형태로 완화된다. 본 발명자들의 연구결과로는 단결정금속배선에서 배선에 걸린 응력은 보이드를 형성하는 형태로 완화되지만, 단결정금속의 최조밀면이 배선의 길이방향과 평행하게 형성된 경우에 발생되는 보이드는 배선의 길이방향으로 성장하며, 배선을 횡단하여 단선에 이르는 보이드는 발생되지 않는 것이 밝혀졌다.
따라서, 전극배선을 형성하는 결정의 최조밀면을 배선의 길이방향과 평행하게 하여 단결정전극배선을 설치하면, 스트레스 마이그레이션에 대한 내특성이 뛰어난 적층배선을 얻을 수가 있게 된다. 이때, 최조밀면과 배선의 길이방향이 평행관계로 위치하고 있는 것이 가장 효과적이지만, 이들간의 각도를 20˚ 이하로 함으로써 스트레스 마이그레이션에 대해 현전히 뛰어난 내성을 얻을 수 있으며, 상기 각도를 10˚ 이하로 하면, 보다 바람직한 스트레스 마이그레이션에 대한 내성을 얻을 수 있다.
한편, Al의 다결정배선재료를 이용했을때, 각 결정입자의 최조밀면인 (111)면의 법선방향과 전극배선의 저면(능동영역측에 절연층을 매개로 접하는 면)의 법선 방향이 이루는 각도를 80˚이내로 설정하여 설치함으로써, 최조밀면을 따라 보이드가 성장하여도 단선에 이르기까지의 보이드 체적이 크기 때문에 배선이 파단(破斷)에 이르기 전에 발생된 열응력을 충분히 완화시킴으로써 스트레스 마이그레이션에 대한 내성이 향상된다.
(실시예)
본 발명에 따른 반도체장치 및 반도체장치의 제조방법에 대한 실시예를 설명함에 있어, 먼저 본 발명의 기본적인 구성 내지 수단에 대해 일반적으로 설명한다.
본 발명에 따른 반도체장치 및 반도체장치의 제조방법에 있어서, 최조밀면을 배선길이방향과 평행하게 전극배선을 형성하는 배선재료로서는 fcc구조를 갖는 순Al, Al-Cu, Al-Ti, Al-Cr, Al-Ta, Al-Mg, Al-In, Al-Li, 순Cu, Cu-Be, Cu-Ag, 순Au, Au-Pt, Au-Ag, Au-Pd, Au-Cu, 순Ag 등을 들 있으며, 또 bcc구조를 갖는 순W 등을 들 수 있다. 또, 상기 합금의 경우, 용질 첨가량은 완전 고용범위(完全固溶範圍)인 것이 바람직하다. 또한, 이 경우 Si를 용질로 하여 1wt% 정도 함유하여도 지장은 없다. 또, 전극배선의 설계상의 자유도를 고려한 경우, 최조밀면이 윗면, 즉 최조밀면으로 배향한 단결정막으로 배선을 형성하는 것이 바람직하다.
더욱이, 신뢰성 확보를 위해 상기 단결정금속배선 또는 고배향의 다결정배선에 고융점금속 또는 그 실리사이드, 질화물, 산화물, 탄화물을 피복하는 경우는 상기 전극배선이 입자 경계를 갖지 않는 단결정금속으로 구성될 때에만 유효하다는 것이 확인되었다.
즉, 열산화막을 형성시킨 실리콘웨이퍼(기판)면에 스퍼터법으로 Ti를 퇴적시키고, 이 Ti층위에 Al을 퇴적시켜 450℃에서 1시간 동안 열처리를 실시한 시점에서, Al층 표면에 Ti가 검출되었다. 이 Al층 내부의 Ti농도를 분석한 결과, 입자 경계에 Ti의 편석이 확인되었다. 또, 상기와 마찬가지로 열산화막을 형성시킨 실리콘웨이퍼면에 반응성 스퍼터법으로서 TiN을 퇴적시키고, 이 TiN층위에 Al을 퇴적시켜 450℃에서 1시간 동안 열처리를 행하였던 바, 상기와 동일한 결과가 확인되었다. 더욱이, 열산화막을 형성시킨 실리콘웨이퍼면에 스퍼터법으로써 Al-0.5wt% Cu합금을 퇴적시키고, 이 Al-0.5wt% Cu합금층위에 스퍼터법으로 Ta를 퇴적시켜 450℃로 1시간 동안 열처리하였다. 이 열처리후 상기 Al-0.5wt% Cu합금의 조직을 조사한 바, 입계에 TaCu2의 석출이 확인되었다. 한편, 실리콘기판면에 트리이소부틸알루미늄을 원료로 한 열 CVD법으로 단결정 Al을 퇴적시키고, 이 Al층위에 Ti를 퇴적시켜 450℃로 1시간 동안 열처리를 실행하였던 바, 그 단결정 Al배선중에는 아무런 석출도 발견되지 않았다.
본 발명에 있어서, 전극배선을 구성하는 물질의 각 결정입자의 최조밀면의 법선방향과 전극배선의 저면(능동영역측에 절연층을 매개하여 접하는 면)의 접선방향이 이루는 각도를 80˚이내로 설정하고, 전극배선을 형성하는 배선재료로서는 fcc구조를 갖는 순Al, Al-Cu, Al-Ti, Al-Cr, Al-Ta, Al-Mg, Al-In, Al-Li 및 이들의 합금 순Cu, Cu-Be, Cu-Ag 및 이들의 합금, 순Au, Au-Pt, Au-Ag, Au-Pd, Au-Cu 및 이들의 합금, 순Ag 등을 들 있으며 또 bcc구조를 갖는 순W 등을 들 수 있다. 또, 상기 합금의 경우 용질첨가량은 완전고용범위인 것이 바람직하다. 또, 이 경우 Si를 용질로서 1wt%정도 함유시켜도 별지장은 없다.
본 발명에 따른 반도체장치에 대해 요약하면 다음과 같다.
(a) 전극배선을 단선시키는 원인이 되는 결정입자 경계를 갖지 않는 단결정으로 형성함에 있어서, 최조밀면을 배선길이방향과 평행하게 설치하여, 응력완화를 전극배선과 패시베이션막의 경계면에서 실행하도록 한 것과,
(b) 최하층전극배선을 단결정전극배선으로 한 적층전극배선을 이용한 것.
(c) 최상층전극배선을 단결정전극배선으로 하고, 최하층전극배선을 다결정전극배선으로 하여 이루어지는 적층전극배선을 이용한 것.
(d) 단결정전극배선의 상부 및 측면부 중 적어도 한쪽방향에 다결정전극배선을 설치하여 이루어지는 적층전극배선을 이용한 것.
(e) 단결정전극배선의 상부에 부분적으로 다결정금속부를 형성시킨 적층전극배선을 이용한 것.
(f) 최하층전극배선을 형성하는 단결정물질의 결정방위와는 다른 결정방위를 갖는 단결정물질로 이루어진 단결정전극배선을 상기 최하층전극배선에 적층시켜 이루어진 적층전극배선을 이용한 것.
(g) 적층전극배선을 구성하는 제1단결정배선과 제2단결정배선 사이에 제1 및 제2단결정배선을 형성하는 단결정 물질과는 다른 단결정물질로 이루어지는 박막을 설치하여 이루어지는 전극배선 등의 구조를 구체적으로 들 수 있다.
이하, 본 발명을 구체적으로 설명한다.
제1실시예
능동영역이 다수개 설치된 (111)-실리콘기판위에 트리이소부틸알루미늄을 원료로 한 열CVD법에 의해 (111)면배향의 단결정 Al막을 4000Å 두께로 형성하였다. X-선 라우에법으로 결정방위를 동일하게 정한 후, 제1도에 도시한 바와 같은 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선을 (111)면이 배선길이방향과 평행하게 되도록 가공·형성하였다. 상기와 같이 전극배선을 형성한 실리콘기판 면에 인도프(P-dope) SiO2[PSG]를 5000Å의 두께로, 또 플라즈마 CVD법으로 SiN을 7500Å의 두께로 막을 형성하여 피복시킨 후, 150℃에서 고온유지시험을 실시하였다. 제2도의 곡선(A)은 이 시험결과를 도시한 것으로, 150℃에서 3000시간 이 경과한 후에도 단선은 발생되지 않았다.
비교하기 위해, 상기 전극배선을 poly-Al으로 형성시킨 이외는 동일조건으로 구성한 경우, 상기 고온유지시험의 결과는 제2도의 곡선(a)에 나타낸 바와 같다.
제2실시예
능동영역이 다수개 설치된 (111)-실리콘기판(1)위에 트리이소부틸알루미늄을 원료로 한 플라즈마 CVD법으로 (111)면배향의 단결정 Al막(2)을 4000Å 두께로 형성하였다. 이어서, X-선 라우에법으로 결정방위를 동일하게 정한 후, 제3도(a)에 도시된 바와 같이 상기 단결정 Al막(2)위에 스퍼터법으로 두께 1500Å인 W막(3)을 피복·형성하였다. 그후, 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선을 (111)면이 배선의 길이방향과 평행하게 되도록 가공·형성하였다[제3도(b)]. 이어 불화텅스텐을 원료로 한 CVD법에 의해 1500Å인 제2W막(3')을 피복시켰다[제3도(c)].
상기 피복형성된 W막(3')을 이방성이 강한 드라이에칭법으로 에칭하여, W를 피복한 Al단결정배선을 형성하였다[제3도(d)].
상기와 같이 전극배선을 형성한 실리콘기판면에 인도프 SiO2[PSG ; 4]를 500Å의 두께로, 또 플라즈마 CVD법으로 SiN(5)을 7500Å의 두께로 막을 형성한 후[제3도(e)], 150℃에서 고온유지시험을 실행하였다. 제4도의 곡선(B)은 이 시험결과를 도시한 것으로 150℃에서 3000시간이 경과한 후에도 단선은 발생되지 않았다. 한편, 여기서는 배선저항의 상승률이 15%를 초과한 시점을 단선으로 간주하였다.
비교를 위해, 상기 전극배선을 poly-Al으로 형성한 이외는 동일 조건으로 구성한 경우, 상기 고온유지시험의 결과는 제4도의 곡선(b)에 도시된 바와 같다. 양자의 비교에 의해 알 수 있는 바와 같이, 본 발명에 따른 전극배선의 경우는 스트레스 마이그레이션에 대해 뛰어난 내성을 나타냈다.
더욱이, 상기 양전극배선에 5×106A/㎠의 전류를 200℃에서 통전시켜 일렉트로 마이그레이션 시험을 실시한 결과, 본 발명에 따른 전극배선에는 단선이 전혀 발견되지 않았음에 대해, 비교예의 전극배선에서는 30분이 경과한 후 단선이 관찰되었다. 한편, 피복재료로서 W 이외에 Mo, Ti, Ta, Nb, V등의 고융점 금속을 사용하여도 된다.
제3실시예
능동영역이 다수개 설치된 (111)-실리콘기판(1)위에 트리이소부틸알루미늄을 원료로 한 열 CVD법으로 (111)면으로 배향한 단결정 Al막(2)을 4000Å의 두께로 형성하였다. 이어서, X-선 라우에법에 의해 결정방위를 동일하게 정한 후, 제5도(a)에 도시한 바와 같이, 상기 단결정 Al막(2)위에 스퍼터법으로 두께 1500Å인 Ti막(6)을 피복·형성하였다. 그후, 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선을 (111)면이 배선길이방향과 평행하게 되도록 가공·형성하였다[제5도(b)]. 다음으로 반응성 스퍼터법으로써 두께가 1500Å인 TiN막(7)을 피복하였다[제5도(c)].
상기 피복·형성된 TiN막(7)을 이방성이 강한 드라이에칭을 이용하여 에칭을 실행하고, TiN을 피복한 Al 단결정배선을 형성하였다[제5도(d)].
더욱이, 상기 전극배선을 형성한 실리콘기판면에 인도프 SiO2(PSG ; 4)를 5000Å의 두께로, 또 플라즈마 CVD법으로 SiN(5)을 7500Å의 두께로 막을 형성한 후[제5도(e)], 150℃의 고온유지시험을 실행했다. 제6도의 곡선(C)은 이 시험 결과를 나타낸 것으로 150℃에서 3000시간이 경과한 후에도 단선은 발생되지 않았다. 여기서도 배선저항의 상승률이 15%를 초과한 시점을 단선으로 간주하였다.
비교를 위해, 상기 전극배선을 다결정 Al로 형성한 이외는 동일조건으로 구성한 경우, 상기 고온유지시험의 결과는 제6도의 곡선(c)에 나타낸 바와 같다. 양자의 비교에 의해 알 수 있는 바와 같이, 본 발명에 관한 전극배선의 경우는 스트레스 마이그레이션에 대한 뛰어난 내성을 나타냈다.
더욱이, 상기 양 전극배선에 5×106A/㎠의 전류를 200℃에서 통전시켜 일렉크로 마이그레이션 시험을 실시한 결과, 본 발명에 따른 전극배선에는 단선이 전혀 발견되지 않았음에 비해 비교예의 전극배선에서는 35분이 경과한 후 단선이 관찰되었다.
제4실시예
능동영역이 다수개 설치된 (111)-실리콘기판(1)위에 트리이소부틸알루미늄을 원료로 한 열 CVD법으로, (111)면으로 배향한 단결정 Al막(2)을 4000Å의 두께로 형성하였다. 이어서, 이 Al 단결정막(2)을 반응성 이온에칭으로 폭이 1㎛인 배선형태로 가공하였다. 그후, 플라즈마 CVD법으로 SiN의 층간절연막(5´)을 두께 8000Å으로 형성하고, 계속하여 PEP 및 화학적드라이 에칭법으로 직경이 약 0.8㎛인 관통구멍(8)을 형성하였다.
상기 관통구멍(8)을 형성한 후, 관통구멍(8) 저면의 산화막등을 에칭에 의해 제거하고 재차 열 CVD법으로 Al단결정막(2a)을 형성한 다음, 폭이 1㎛인 배선으로 가공하여 제7도에 단면으로 도시한 바와 같이, 다층배선을 구비한 반도체장치를 얻었다. 이때, 산화막 등의 제거로 노출된 Al단결정막(2) 표면이 에피택셜성장의 핵으로 되고, SiN층(5)위에 있어서도 형성된 Al막은 단결정을 이루고 있다.
비교를 위해, 상기 관통구멍접속의 형성에 있어서 에칭을 행하지 않고 열 CVD법으로 Al막을 형성, 혹은 에칭을 실행한 후 스퍼터링에 의해 Al막을 형성한 이외는 동일조건으로 반도체장치를 구성하였다.
상기와 같이 구성된 2층배선형의 실시예 및 비교예의 시료를 각각 100개 준비하고, 상기 관통구멍부에서의 전류밀도가 5×106A/㎠로 되도록 각각 전류를 흐르게 하며, 200℃에서 관통구멍부의 일렉트로 마이그레이션에 대한 내성을 평가하였다. 상기 관통구멍을 스퍼터링으로써 Al을 매립한 구성인 시료를 반분하는 위치에 단선이 생긴 시점에서, 전류부하를 정지시켜 각 시료의 관통구멍의 단면을 관찰하였다.
본 실시예에 따른 시료의 경우, 관통구멍은 아래층의 Al 배선으로부터 단결정 Al이 성장하고 있으며, 관통구멍의 내부에 있어서도 보이드가 전혀 관측되지 않았다. 한편, 관통구멍이 스퍼터링에 의해 Al로 매립된 구성인 시료의 경우, 관통구멍이 완전히 매립되어 있지 않으며, 100개중 50개가 관통구멍측면의 Al의 얇은 부분에서 단선되어 있었다. 또, 에치백(Etch-Back)없이 열 CVD법으로 관통구멍을 매립한 시료의 경우, 결정입자가 0.2㎛ 정도로 작으며, 결정입자 경계에 많은 보이드가 관측되어, 100개중 25개가 관통구멍부분에서 단선이 있었다.
제5실시예
능동영역이 다수개 설치된 (111)-실리콘기판위에 트리이소부틸알루미늄을 원료로 한 열 CVD법에 의해, (111)면으로 배향한 단결정 Al막을 4000Å의 두께로 형성하였다. 그후, X-선 라우에법에 의해 결정방위를 동일하게 정한 후, 제1도에 도시된 바와 같은 형태로 폭이 0.8㎛이고, 배선길이가 1m인 전극배선을 형성하고, 또 단결정 Al막의 (111)면이 배선의 길이방향과 평행하게 되도록 가공하였다. 이어서, 상기 단결정전극배선 위에 층간절연막으로서 B, P가 들어간 유리를 피복시키고, 그 유리층에 아래층배선과 접속시키기 위한 관통구멍을 형성하였다. 그후, 상기 유리층 위에 스퍼터법에 의해 Al을 8000Å의 두께로 퇴적시켰다. 더욱이, 퇴적된 Al을 배선폭이 1㎛이면서 배선길이가 1m인 배선으로 가공하였다. 그후, 보호막으로서 PSG(인·도프 유리)를 5000Å의 두께로, 또 플라즈마 SiN을 7500Å의 두께로 퇴적시켜 고온유지시험용의 시료로 하였다.
이어서, 대기중에서 150℃의 조건으로 이 시료를 쬐어 고온유지시험을 행하였다. 제8도의 곡선(D)은 이 고온유지시험결과를 도시한 것으로, 아래층의 단결정 Al 전극배선에는 150℃에서 3000시간이 경과한 후에도 단선은 발생되어 있지 않았다.
또, 비교예로서 최하층을 스퍼터법에 의해 퇴적시킨 다결정 Al로 이루어진 배선을 실시예의 경우와 동일한 크기로 형성하여 마찬가지의 고온유지시험을 행하였다. 이 결과를 제8도에 곡선(d)으로 도시하였으나, 이 다결정 Al배선에서는 단선이 발생되어 있으므로 단결정전극배선의 스트레스 마이그레이션에 대한 내성의 우위성은 자명하다.
제6실시예
능동영역이 다수개 설치된 (100)-실리콘 기판 위에 SiO2를 8000Å의 두께로 형성한 후, 직류마그네트론 스퍼터링법에 의해 (111)면으로 배향한 다결정알루미늄막을 2000Å 두께로 형성하고, 계속하여 Al-3wt% Mg 합금막을 2000Å 두께로 퇴적시킨다. 그후, 450℃에서 15분간의 신터(sinter)를 행하고, 단면의 TEM 관찰을 하였다. 다결정알루미늄막의 결정입자의 지름은 수 ㎛인데 대해 Al-3wt% Mg 합금막의 결정입자의 지름은 1~3㎜였다.
다음으로, Al-Mg 합금막 중 1개의 결정입자를 종결정(種結晶)으로 하여, 그로부터 레이저빔을 소정 방향으로 이동시키면서 조사(照射)하였다. 그 결과, Al-Mg 합금막의 레이저빔을 조사한 부분에는 대략 4㎠의 단결정이 얻어졌다. 이 부분을 이용하여 상기 제1도에 나타낸 형태와 마찬가지로 배선폭이 0.5㎛, 배선길이가, 1m인 패턴으로 가공하였다. 그후, PSG를 5000Å으로 하고, 그 위에 플라즈마 SiN을 7500Å의 두께로 형성하고 나서 150℃의 대기중에서 2000시간 동안의 고온 유지시험을 행하였다.
또 비교예로서, 능동영역이 다수개 설치된 (111)-실리콘기판위에 트리이소부틸알루미늄을 원료로 하여 열 CVD법에 의해 (111)면으로 배향한 단결정알루미늄막을 4000Å의 두께로 형성하고, 상기와 마찬가지의 패턴으로 가공하여 PSG, 플라즈마 SiN막을 형성한 후, 마찬가지로 고온유지시함을 행하였다.
그 결과, 단결정 Al에서만 배선층을 형성하고 있는 본 비교예에서는 배선의 단선은 없었지만, 수 10~수 100㎛마다 결함이 발생하였다.
한편, 본 발명에 따른 다결정 Al-단결정 Al-Mg막의 적층배선인 경우, 다결정 Al막의 배선부는 수 ㎛ 간격으로 결함이 생기고 또 단선도 생겼다. 그러나, 상부의 단결정 Al-Mg 합금배선부에서는 결함을 볼 수 없었으며 전체적으로 건전하였다.
이것은 단결정 Al 전극배선의 하부에 다결정을 퇴적시킴으로써, 단결정과 다결정중의 응력이 선택적으로 다결정중의 결정입계에 결함으로서 배출되어 응력을 완화할 수 있기 때문이다. 이 때문에 상부의 입자 경계를 포함하지 않은 단결정 Al 전극배선은 하등 손상되는 일 없이 응력완화를 행할 수 있어, 필요한 도통 기능을 건전하게 유지할 수 있다.
제7실시예
능동영역이 다수개 설치된 (111)-실리콘기판위에 트리이소부틸알루미늄을 원료로한 열 CVD법에 의해, (111)면배향의 단결정 Al막을 2000Å의 두께로 형성하였다. 그후, X-선 라우에법으로 결정방위를 동일하게 정하고, 직류마그네트론 스퍼터링 법에 의해 다결정 Al을 2000Å의 두께로 적층시켰다.
계속하여, 이것을 제1도에 나타낸 형태의 배선폭이 0.5㎛, 배선길이가 1m인 전극배선을 형성하도록, 또 (111)면이 배선길이방향과 평행하도록 가공하였다. 다음으로 PSG를 5000Å 두께로, 또 플라즈마 SiN을 7500Å의 두께로 막을 형성하여 입힌 후, 150℃의 대기중에서 3000시간 동안의 고온유지시험을 행하였다.
또 비교예로서, 능동영역이 다수개 설치된 (111)-실리콘기판위에 상기 열 CVD법에 의해 단결정 Al을 4000Å 두께로 형성하고, 실시예의 경우와 마찬가지의 크기로 형성(단, 방향성은 고려하지 않음)하여 고온유지시험을 행하였다. 그 결과를 표 2에 나타내었다. 또, 제9도(a,b)는 시험후의 배선부의 단면도이다. 비교예의 단결정 Al배선에서 단선부분은 없었지만, 제9도(a)에 나타낸 형태의 결함(9a)이 발생하였다. 한편, 본 발명에 따른 단결정 Al배선의 상부에 다결정 Al을 적층시킨 배선에서는 다결정배선층(10)에 제9도(b)에 나타낸 바와 같은 다수의 쐐기형 결함(9b)이나 단선도 발생되지만, 단결정 Al배선층에는 결함과 단선이 전혀 확인되지 않아 필요한 도통성을 건전하게 유지하고 있었다. 이것은 응력완화가 다결정배선층의 결정입자 경계부에서 선택적으로 행해져, 이로 인해 단결정배선층을 보호하기 때문이다.
[표 2]
또한, 단결정전극배선의 상부 혹은 측면부 중 적어도 한쪽으로 설치한 다결정전극배선은 단결정전극배선과 같은 종류 혹은 다른 종류이어도 무방하다.
제8실시예
능동영역이 다수개 설치된 (111)-실리콘기판위에 트리이소부틸알루미늄을 원료로한 열 CVD법에 의해 (111)면배향의 단결정 Al을 4000Å 두께로 형성하였다. 그리고, X-선 라우에법으로 결정방위를 동일하게 정한 후, 그 단결정 Al막 위에 직류마그네트론 스퍼터링법으로 다결정 Al막을 3000Å 두께로 형성하였다. 또한, 포토레지스트액을 도포하여 현상한 후, 다결정 Al막을 부분적으로 에칭하여 다결정 Al막을 부분적으로 적층한 구성으로 하였다.
이어서 상기 제1도에 나타낸 형태로, 배선폭이 0.5㎛, 배선길이가 1m인 전극 배선을 형성하고, 또 (111)면이 배선길이방향과 평행하도록 가공하였다. 그후, PSG를 5000Å의 두께로 하고, 플라즈마 SiN을 7500Å의 두께로 막을 형성하여 입힌 후, 150℃인 대기중에서의 고온유지시험을 3000시간 행하였다. 또한, 단결정 Al위의 다결정 Al의 길이는 1㎛, 다결정 Al과 다결정 Al의 간격은 3㎛로 하였다.
또 비교예로서, 단결정알루미늄으로 이루어진 배선을 상기의 방법으로 막을 형성할 때와 같은 크기로 형성(단, 방향성은 고려하지 않음)하고, 마찬가지로 고온유지시험을 행하였다. 그후, 전극배선길이 1m중 랜덤하게 1㎝구간을 3군데(시료 No. 1~3) 취하여 결함수를 세었다. 그 결과를 표 3에 나타내었다. 비교예의 단결정 알루미늄으로 이루어진 배선중에서는 다수의 결함을 볼 수 있었다. 그러나, 단결정 Al 배선의 상부에 다결정 Al을 부분적으로 설치한 본 발명에 따른 전극배선의 경우는 다결정 Al부에는 결함이 발견되었지만, 단결정 Al 배선부에는 결함이 전혀 확인되지 않아 필요한 도통성을 건전하게 유지하고 있었다. 이것은 단결정 Al 전극배선중의 응력이 부분적으로 설치된 다결정 Al금속중의 결정입계에 선택적으로 결함으로서 생기므로, 결정입계를 포함하지 않는 단결정 Al전극배선은 하등 손상되지 않게 응력완화를 행할 수 있기 때문이다.
[표 3]
또, 단결정 Al전극배선에 접하여 설치되는 다결정 Al금속부는 본 실시예와 같이 단결정 Al전극배선과 같은 종류의 재료 혹은 다른 종류의 재료로 구성되어 있어도 무방하다.
제9실시예
능동영역이 다수개 설치된 (111)-실리콘기판위에 bis-헥사플루오로아세틸아세토네이트카파[Cu(HFA)2]를 원료로 한 열 CVD법에 의해, (111)면으로 배향한 단결정 Cu막을 2000Å의 두께로 형성하였다. 그후, X-선 라우에법으로 결정방위를 동일하게 정하고 나서, 상기 단결정 Cu막 표면에 트리이소부틸알루미늄-[(CH3)2CH-CH2]Al-을 원료로 하여 CVD법으로 (100)면으로 배향한 단결정 Al박막을 2000Å의 두께로 형성하였다. 그후, 상기 제1도에 도시한 형태를 만들고, 또 배선폭이 0.5㎛이면서 배선길이가 1m인 전극 배선을 Cu의 (111)면이 배선길이방향과 평행하도록 가공하였다. 그리고 나서, PSG를 5000Å의 두께로 하고 플라즈마 SiN을 7500Å의 두께로 막을 형성하여 입히고 나서 고온유지시험용 시료로 하였다.
이어서, 상기 시료를 이용하여 150인 대기중에서의 고온유지시험을 행하였다. 또 비교예로서, 다결정알루미늄으로 이루어진 배선을 종래의 방법으로서 실시예와 같은 크기로 형성하고, 마찬가지의 고온유지시험을 행하였다.
그 결과, 본 발명에 따른 단결정적층배선은 150℃에서 5000시간이 경과한 후 에도 단선은 생기지 않았다. 한편, 비교예의 다결정알루미늄인 경우는 30시간 경과후부터 단선불량이 생기기 시작하여, 2000시간이 경과한때에 모든 배선이 단선되었다. 이 결과를 제10도에 도시하였다. 도면중 곡선(E)은 본 실시예의 특성을, 또 고선(e)은 비교예의 특성을 각각 나타내고 있다.
제10실시예
능동영역이 다수개 설치된 (111)-실리콘기판위에 트리이소부틸알루미늄을 원료로 하여 열 CVD법으로 (111)면으로 배향한 첫번째 층의 단결정 Al박막을 2000Å의 두께로 형성하였다. 그후, X-선 라우에법으로 결정방위를 동일하게 정하고 나서, 단결정 Al박막의 표면에 동일한 트리이소부틸알루미늄을 원료로 하여 열 CVD법으로 (100)면배향의 두번째 층의 단결정 Al박막을 2000Å의 두께로 형성하였다.
상기 첫번째 층과 두번째 층의 결정방위의 차이는 각 단결정 Al박막의 성장속도를 변화시킴으로써 제어하였다. 그후, 상기 제1도에 도시한 형태를 만들고, 또 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선을 위층 단결정막의 Al의 (111)면이 배선길이방향과 평행하도록 가공하였다. 그리고, PSG를 5000Å의 두께로 하고, 또 Si가 많이 포함되어 응력조건이 나쁜 플라즈마 SiN을 15000Å의 두께로 막을 만들어 입혀서 고온유지시험용 시료로 하였다.
상기 시료를 이용하여 150℃인 대기중에서의 고온유지시험을 행하였다. 또, 비교예로서 열 CVD법으로써 제작된 단층의 단결정알루미늄으로 이루어진 전극배선을 본 실시예와 마찬가지의 크기로 형성(단, 결정의 방향성 등은 고려하지 않음)하여, 마찬가지로 고온유지시험을 행하였다.
그 결과, 10000시간의 유지시험후에 비교예의 단층인 단결정배선에서는 단선고장이 발생하기 시작하였지만, 본 발명에 따른 단결정다층배선에 있어서는 전혀 고장이 발생하지 않았다.
이들 제9실시예 및 제10실시예에 도시한 바와 같은 구성에 있어서는 결정입자 경계를 갖지 않은 단결정다층배선을 이용하여 각각의 결정방위를 변환시킴으로써, 배선이 단선될 정도가 되도록 노치가 성장하여도 다른 결정방위를 갖는 배선에 의해 원하는 전기전도가 유지되므로, 배선내에서 생긴 노치의 악영향을 억제하는 것이 가능하게 된다. 따라서, 이와 같은 구조의 배선을 이용한 경우는 스트레스 마이그레이션(Stress-Migration)에 의한 단선의 발생이 현저하게 제어된다.
또, 이들 단결정전극배선의 적층회수는 얼마라도 좋지만, 2층 내지 3층이 바람직하다. 또한, 최상층의 배선은 최조밀면(最稠密面)을 배선길이방향과 평행하게 하는 것이 바람직하다. 또, 첫번째 층 및 두번째 층의 결정구조의 방위관계는 fcc/fcc에서는 <111>이 30˚회전한 관계, bcc/bcc에서는 <110>이 45˚회전한 관계, fcc~bcc에서는 <111>fcc와 <110>bcc가 45˚회전한 관계, fcc/hcp의 경우는 <111>fcc와 <1>hcp가 30˚회전한 관계가 바람직하다. 그러나, bcc/hcp의 경우는 <100>bcc와 <1121>이 30˚회전한 관계 이외가 바람직하다. 여기서, 각도관계는 ±10˚이내이면 지장이 없지만, ±5˚이내가 바람직하다. 또, 제3층 이후에 대해서 마찬가지의 관계를 계속하는 것이 바람직하다. 그런데, 이들 결정구조의 방위관계가 상기예에 한정되는 것이 아님은 물론이다.
제11실시예
능동영역이 다수개 설치된 (111)-실리콘기판위에 트리이소부틸알루미늄을 원료로 한 열 CVD법으로 (111)면으로 배향한 단결정 Al막을 제1층으로 하여, 2000Å의 막두께로 제작하였다. 또, 상기 박막제작시의 기판온도는 430℃, 성장속도는 8000Å/min이었다. 단결정 Al막의 기판과 방위관계를 회절법에 의해 동일하게 정한 후에, 진공증착법으로 Cu단결정박막[(111)면 배향]을 200Å두께로 적층하고(기판온도 : 400℃), 그 위에 제1층의 경우와 마찬가지로 하여 단결정 Al막[(111)면 배향을 2000Å의 두께로 적층하였다.
다음으로, 상기 제1도에 도시한 형태를 만들고, 또 배선폭이 0.5㎛, 배선길이가 1m인 전극배선을 (111)면이 배선길이방향과 평행하도록 가공하였다. 그리고, 그위에 PSG를 5000Å의 두께로, 또 플라즈마 SiN을 7500Å의 두께로 막을 형성하여 입힌 후에 150℃인 대기중에서의 고온유지시험을 행하였다.
또 비교예로서, 종래의 직류마그네트론 스퍼터링법으로 제작된 다결정알루미늄으로 이루어진 배선을 종래의 방법으로 본 실시예의 경우와 같은 크기로 형성하여, 마찬가지의 고온유지시험을 행하였다.
제11도에 곡선(F)으로 나타낸 바와 같이, 본 발명에 따른 단결정 Al적층배선은 150℃에서 5000시간이 경과한 후에도 단선은 전혀 발생하지 않았지만, 비교예의 다결정 Al배선인 경우는 곡선(f)으로 나타낸 바와 같이 30시간이 경과한 후부터 단선불량이 나타나기 시작하여 2000시간이 경과한 시점에서 모든 배선이 단선되었다.
제12실시예
능동영역이 다수개 설치된 (100)-실리콘기판위에 트리이소부틸알루미늄 및 실란을 원료로 한 열 CVD법으로 (100)면으로 배향한 단결정 Al-Si박막을 제1층으로 하여, 2000Å의 두께로 형성하였다. 상기 박막형성시의 기판온도는 370℃, 성장속도는 8000Å/min이었다. 단결정 Al-Si박막의 기판과의 방위관계를 회절법에 의해 같은 면으로 정한 후에, 진공증착법으로 Au를 2000Å의 두께로 적층[(100)면 배향]하고 (기판온도 : 400℃), 그위에 제1층과 마찬가지로 하여 단결정 Al-Si박막[(100)면 배향]을 2000Å의 두께로 적층하였다.
다음으로, 상기 제1도에 도시한 형태를 만들고, 또 배선폭이 0.5㎛, 배선길이가 1m인 전극배선을 (100)면이 배선길이방향과 평행하도록 가공·형성하였다.
그리고, 그 위에 PSG를 5000Å의 두께로, 또 Si가 많이 포함되어 응력조건이 나쁜 플라즈마 SiN을 1500Å의 두께로 막을 형성하여 입힌 후, 150℃인 대기중에서 고온유지시험을 행하였다.
또, 비교예로서 열 CVD법으로 형성한 단층인 단결정암루미늄으로 이루어진 배선을 종래의 방법으로, 실시예의 경우와 같은 크기로 형성하여 마찬가지의 고온유지시험을 행하였다.
그 결과, 10000시간의 유지시험후에 비교예의 단결정배선에서는 단선고장이 발생하기 시작하였지만, 본 발명에 따른 단결정 Al적층배선도 전혀 단선고장이 발생하지 않았다.
이상의 실시예(5~12)로부터 알 수 있는 바와 같이 단결정배선을 적층할때에 적층단결정박막의 층 사이에, 그 단결정배선 재료로는 다른 재료의 단결정박막을 끼워 넣음으로써 노치가 발생한 경우에도 층간막의 존재에 의해 그 성장을 억제할 수가 있다. 또, 이와 같은 구조를 갖는 경우는 단결정배선끼리의 결정방위관계를 한정할 필요가 전혀 없기 때문에, 여러가지의 재료로 응용할 수가 있다. 이러한 중간에 끼워지는 박막의 재료로서는 그 양쪽의 단결정배선의 재료보다도 전기저항이 작은 것이 이용되었다. 이와 같은 배선의 조합으로서는 (순 Al 또는 Al합금/순 Cu/순 Al 또는 Al합금), (순 Cu 또는 Cu합금/순 Ag/순 Cu 또는 Cu합금), 순 W 또는 W합금/순 Ag/순 Al 또는 Al합금), (순 Al 또는 Al합금/순 Au/순 W 또는 W합금)등의 조합을 일례로 들 수 있다.
또, 전극배선재료나 제1 및 제2배선재료 및 그들 층간에 배치하여 설치된 박막재료의 조합에 대해서는 상기 재료 및 조합에 한정되는 것은 아니다.
제13실시예
능동영역이 다수개 설치되고, 또 그 표면에 얇은 SiO2막이 설치된 실리콘기판을 준비하였다. 한편, 제12도에 주요부구성을 단면으로 나타낸 스탭형태의 패턴 및 박막형성장치를 준비하였다.
상기 실리콘기판(1)을 스텝형태의 패턴 및 박막형성장치(11)내의 정전압착(靜電壓着) 기판홀더(12)위에 유지시킨다. 한편, 상기 스텝형태의 패턴 및 박막형성장치(11)내를 10-10Torr로 배기(排氣)하여, 트리이소부틸알루미늄을 정전압착 기판홀더(12)위에 유지시킨 실리콘기판(1)면에 흡착시킨다. 그후 전자총(13)으로 빔(beam) 지름을 수 Å으로 접속시킨 전자빔(14)을 실리콘기판(1)면에 조사하여 트리이소부틸알루미늄을 분해시킴과 아울러 편향코일(15)로서 주사방향을 제어하면서, 폭이 3Å이면서 반복주기가 8Å인, 평행한 Al 스트라이프를 형성하였다. 그후, 전자빔의 주사방향을 90도 회전시켜 마찬가지의 조작을 행하여, 제13도에 평면적으로 나타낸 바와 같은 사면대칭성을 갖는 격자형태의 구조로 하였다.
이어서, 스텝형태의 패턴 및 박막형성장치(11)내에 설치되어 있는 K-cell(16)로 Al을 상기 실리콘기판(1)면 위에 10원자층을 퇴적시킨다. 이 퇴적시킨 층이 단결정인 것을 반사전자회절장치(17)로 확인한 후, 트리이소부틸알루미늄을 원료로한 열 CVD법으로 (100)면으로 배향한 단결정 Al막을 4000Å의 두께로 형성하였다. 또, 이때의 기판온도는 430℃이고, 막의 성장속도는 8000Å/min이었다.
상기 열 CVD법으로 형성된 단결정 Al막을 상기 제1도에 나타낸 바와 같이 배선 폭이 0.5㎛, 배선길이가 1m인 전극배선을 만들고, 또 (111)면이 배선길이방향과 평행하도록 가공하였다. 그리고나서, 상기 전극배선(18)의 형성면에 두께가 5000Å인 PSG 4층 및 두께가 7500Å인 플라즈마 SiN 5층을 차례로 막을 만들고, 제14도에 도시한 단면구성인 반도체장치를 구성하였다.
비교를 위해, 상기에 있어서의 전극배선(18)을 직류마그네트론 스퍼터링법에 의해 얻은 다결정 Al막으로 형성한 것 외에는 마찬가지의 조건으로 반도체장치를 구성하였다.
이들 반도체장치에 대해 150℃의 고온유지시험을 행한 결과를 15도에 나타내었다. 제15도에서 곡선(G)은 본 실시예의 경우로, 10000시간이 경과한 후에도 단선은 전혀 발생하지 않은데 대해, 곡선(g)의 비교예인 경우는 30시간이 경과한 후부터 단선불량이 확인되고, 2000시간이 경과한 후에는 모든 전극배선이 단선되었다.
제14실시예
능동영역이 다수개 설치되고, 또 그 표면에 얇은 SiO2막이 설치된 실리콘기판을 준비하였다. 한편, 상기 제12도에 주요부구성을 단면으로 나타낸 스텝형태의 패턴 및 박막형성장치를 준비하였다(단, 전자총을 이온원으로 대체).
상기 실리콘기판(1)을 스텝형태의 패턴 및 박막형성장치(11)내의 정전압착 기판홀더(12) 위에 유지시킨다. 한편, 상기 스텝형태의 패턴 및 박막형성장치(11)내를 10-10Torr로 배기하고, 트리이소부틸알루미늄을 정전압착기판홀더(12) 위에 유지시킨 실리콘기판(1)면에 흡착시킨다. 그후, 이온원(13a)으로 빔지름을 1000Å으로 접속시킨 이온빔(14a)을 실리콘기판(1)면에 조사하여 트리이소부틸알루미늄을 분해시킴과 아울러, 편향코일(15)로서 주사방향을 제어하면서 폭이 1000Å, 반복주기가 2㎛의 평행한 Al 스트라이프를 형성하였다.
이어서, 스텝형태의 패턴 및 박막형성장치내에 설치되어 있는 K-cell(16)로 Al을 상기 실리콘기판(1)면에 10원자층을 퇴적시켰다. 이 퇴적시킨 층이 단결정인 것을 반사전자회절장치(17)로 확인한 후, 트리이소부틸알루미늄을 원료로한 열 CVD법으로 (111)면으로 배향한 단결정 Al막을 4000Å의 두께로 형성하였다. 또, 이때의 기판온도는 430℃이고, 막의 성장속도는 8000Å/min이었다.
상기 열 CVD법으로 형성한 단결정 Al막을 450℃에서 15분간 열처리한 후, 상기 제1도에 나타낸 바와 같이 배선 폭이 0.5㎛이면서 배선길이가 1m인 전극배선을 만들고, 또 (111)면이 배선길이방향과 평행하도록 가공하였다. 그리고 나서, 상기 전극배선(18)형성면에 두께가 5000Å인 PSG 4층 및 두께가 7500Å인 플라즈마 SiN 5층을 차례로 막을 형성하여, 상기 제14도에 나타낸 바와 같은 단면구성인 반도체 장치를 구성하였다.
비교를 위해, 상기에 있어서의 전극배선(18)을 직류마그네트론 스퍼터링법에 의해 얻은 다결정 Al막으로 형성한 것 외에는 마찬가지의 조건으로 반도체장치를 구성하였다.
이들 반도체장치에 대해서 150℃의 고온유지시험을 행한 결과를 제16도에 나타내었다. 제16도에서 곡선(H)은 본 실시예의 경우로서 10000시간이 경과한 후에도 단선이 전혀 발생하지 않았음에 대해, 곡선(h)의 비교예인 경우는 30시간이 경과한 후부터 단선불량이 확인되고, 2000시간이 경과한 시점에서는 모든 전극배선이 단선되었다.
제15실시예
본 실시예는 전극배선을 결정구조가 육방정으로 이루어진 기판막과 적층구조로 한 경우에 있어서, 상기 육방정의 c축과 a축의 비(c/a)를 1.60 이상으로 설정한 것이다.
먼저, 능동영역이 다수형태 설치된 표면에 열산화법으로 두께가 8000Å인 SiO2막이 설치된 실리콘기판면에 Ti, Zr, Mg, AIN 혹은 NbN을 막두께가 500Å으로 퇴적시킨 후, 직류마그네트론 스퍼터링법으로 Al-1wt% Si-0.5wt% Cu를 막두께가 4000Å으로 퇴적시켜 다음과 같은 구성의 적층막을 형성하였다. 또한, AIN, NbN의 막형성은 반응성 스퍼터링으로 행하였다.
AI-Si-Cu/Ti/SiO2
AI-Si-Cu/Zr/SiO
AI-Si-Cu/Mg/SiO2
AI-Si-Cu/AIN/SiO2
AI-Si-Cu/Zn/SiO2
AI-Si-Cu/NbN/SiO2
상기와 같이 형성한 적층막에 대해, X선회절으로 2θ[Al(111)]를 고정하고, θ를 구동함으로써 Al(111)의 배향분포를 측정하였을때, Al(111)의 배향분포는 표 4에 나타낸 바와 같이 전반치폭(全半値幅 ; Full Width at Maximum)을 채택하였다. 또, 표 4에는 열산화층위의 육방정층, 즉 Al-Si-Cu가 접한 면(기판)의 c축과 a축의 비(比)도 함께 도시하였다. 또, 여기서 질화물조성은 양론조성에서 벗어나도 상관없다.
[표 4]
표 4에서 알 수 있는 바와 같이, 육방정의 c/a가 1.600 이상인 Al-Si-Cu막의 전반치폭(全半値幅)은 1˚~2˚로, 육방정의 c/a가 1.600 이하인 Al-Si-Cu막의 전반치폭 6˚~8˚에 비해 작아서 Al-Si-Cu막의 (111)배향성이 높다.
다음에, 상기 시료중 Al-Si-Cu/Ti/SiO2막 Al-Si-Cu/Mg/SiO2막에 대해, 상기 제1도에 나타난 바와 같이 배선폭 0.5㎛, 배선길이 1m인 전극배선으로 가공하였다. 그리고나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 두께가 7500Å인 플라즈마 SiN층을 차례로 막을 만들어 각각 반도체장치를 구성하였다.
이들 반도체장치에 대해 150℃의 고온유지시험을 4000시간 동안 행한 결과를 제17도에 나타내었다. 제17도에서 곡선(I)은 본 실시예의 경우로, 4000시간이 경과한 후에도 단선이 전혀 발생하지 않았음에 대해, 곡선(i)의 비교예인 경우는 4000시간이 지난 후의 단선율이 50%였다.
또, 상기 적층막의 구성을 다음과 같이, 더 다층화한 경우도 마찬가지의 효과 내지 기능이 확인되었다.
AI-Si-Cu/Zr/Ti/SiO2
AI-Si-Cu/Mg/Ti/SiO2
AI-Si-Cu/AIN/Ti/SiO2
AI-Si-Cu/Zn/Ti/SiO2
AI-Si-Cu/NbN/Ti/SiO2
또, 상기 적층구조의 전극배선이 적층을 구성하는 1개의 층을 Al, Ag, Au, Cu 혹은 이들의 2종 이상의 합금으로 구성된 경우 중 어떤 것이라도 상기와 마찬가지의 효과 내지 기능이 확인되었다.
제16실시예
능동영역이 다수개 설치되고, 또 그 표면에 열산화층이 형성된 (100)-실리콘기판위에 막두께가 4000Å인 Al막을 진공증착법으로 형성하였다. 상기와 같이 형성된 막은 Al의 <100> 방향이 실리콘기판의 <100> 방향과 동일한 방향으로 배향한 에피택셜성장 다결정막이었다. 또, 상기 Al다결정막의 최조밀면인 (111)의 법선방향은 배선저면(配線底面), 즉 실리콘기판면의 법선방향과 80도 이내의 각도를 이루고 있었다.
상기 Al다결정막에 대해, 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛이고 배선길이가 1m인 전극배선으로 가공하였다. 그리고 나서, 상기 전극배선형성면에 두께 5000Å인 PSG층 및 두께가 7500Å인 플라즈마 SiN층을 차례로 만들고 각각 반도체장치를 구성하였다.
비교를 위해, 상기에 있어서의 Al다결정막을 스퍼터링법으로 형성하였다. 이 막은 <111>방향으로 배향하고 있고, 또 최조밑면의 법선방향과 배선저면, 즉 실리콘기판면의 법선방향이 이루는 각도가 80도를 넘는 것이 7%였다. 이 Al다결정막에 대해, 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛이고, 배선길이가 1m인 전극배선으로 가공하였다. 그리고나서, 상기 전극배선형성면에 두께 5000Å인 PSG층 및 두께가 7500Å인 플라즈마 SiN층을 차례로 막을 만들고, 각각 반도체장치를 구성하였다.
이들 반도체장치에 대해, 150℃의 고온유지시험을 3000시간 동안 행한 결과를 제18도에 나타내었다. 제18도에서 곡선(J)은 본 실시예의 경우로, 3000시간이 경과한 후에도 단선이 전혀 발생하지 않은데 대해, 곡선(j)의 비교예인 경우는 1000시간이 지난 후의 단선율이 70%였다.
더욱이 상기의 시험 후에, 반도체장치를 분해하여 보이드(Void)의 성장상태를 관찰하였을때 제19도(a) 및 제19도(b)에 각각 모식적으로 나타낸 바와 같았다.
즉, 제19도(a)에 도시된 바와 같이, <100>방향으로 에피택셜성장시킨 다결정배선으로 한 본 실시예의 경우는 보이드의 성장이 확인된 단선에 이르지 않는다. 한편, 비교예의 경우에는 제19도(b)에 도시된 바와 같이 최조밑면에서 배향저면에 대해 거의 수직으로 보이드가 성장하여, 이 슬릿형태의 보이드에 의해 단선되어 있다.
제17실시예
능동영역이 다수개 설치되고, 또 그 표면에 두께가 8000Å인 열산화층이 형성된 실리콘기판면위에, 막두께가 200Å인 Zr층 및 막두께가 500Å인 ZrN층과 막두께가 4000Å인 Al막을 마그네트론 스퍼터링법으로 차례로 형성한 후, 450℃에서 15분간의 신터를 행하였다. 또, 상기 Zr막을 성장시킬때의 실리콘기판온도는 실온, 100℃, 200℃, 300℃ 또는 500℃로 설정하였지만, 다른 공정은 실온으로 하였다.
상기 적층막에 대해, 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛, 배선길이가 1m인 전극배선으로 가공하였다. 이 상태에서 X선회절을 행한 결과, Al은 fcc구조의 최조밑면인(111)로, Zr은 hcp구조의 최조밑면인 (0001)면으로 배향하고 있었다. 또, X선회절에 의해 2θ를 고정하고, θ를 단독구동(θ-scan)함으로써, Al 및 Zr의 배향분포를 측정하여 Al 및 Zr의 최조밑면의 법선방향과 배선저면의 법선방향이 이루는 각도를 측정한 결과를 표 5에 나타내었다.
표 5에서 알 수 있듯이, Zr막을 형성할때의 기판온도를 변화시킴에 따라 Zr의 결정배향분포가 변화하고, 또 Al의 결정배향분포도 변화한다.
그리고 나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 두께가 7500Å인 플라즈마 SiN층을 차례로 막을 만들고, 각각 반도체장치를 구성하였다.
이들 반도체장치에 대해서 150℃의 고온유지시험을 4000시간 동안 행한 결과를 제20도에 나타내었다. 제20도에서 곡선(K1, K2, K3, K4또는 K5)은 Zr막을 형성할 때의 실리콘기판온도인 실온, 100℃, 200℃, 300℃ 또는 500℃에 각각 대응하여 나타냈다. 이 적층배선구조에서는 Zr의 최조밑면의 법선방향과 배선저면의 법선방향이 이루는 각도가 10도 이내인 경우, 다선이 전혀 발생하지 않았다.
[표 5]
제18실시예
능동영역이 다수개 설치되고, 또 그 표면에 두께 8000Å인 열산화층이 형성된 실리콘기판면위에 막두께가 200Å인 W층, 막두께가 500Å인 Zr 혹은 Ti층 및 막두께가 4000Å인 Al막을 스퍼터링법으로 차례로 형성한 후, 450℃에서 15분간의 신터를 행하였다. 또, 상기 W막과 Zr 혹은 Ti막을 성장시킬 때의 실리콘기판 온도는 실온, 100℃, 200℃ 또는 300℃로 설정하였지만, 다른 공정은 실온으로 하였다.
상기 적층막에 대해서, 상기 제1도에 나타낸 바와같이 배선폭이 0.5㎛이고 배선길이가 1m인 전극배선으로 가공하였다. 이 상태에서 X선회절을 행한 결과, Al은 fcc 구조의 회조밀면인 (111)면으로, Zr 및 Ti는 hcp 구조의 최조밑면인 (0001)면으로 배향하고 있었다. 또, X선회절에 의해 2θ를 고정하고, θ를 단독구동(θ-scan)함으로써, Al, Ti 및 Zr의 배향분포를 측정하여 Al, Ti 및 Zr의 최조밑면의 법선방향과 배선저면의 법선방향이 이루는 각도를 측정한 결과를 표 6에 나타내었다.
또한, 표 6의 각도표시에서 왼쪽의 수치는 Al/Zr/W/SiO2/Si구조인 경우를, 또 오른쪽 수치는 Al/Ti/W/SiO2/Si 구조인 경우를 각각 나타낸다.
[표 6]
그리고 나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 두께가 7500Å인 폴리즈마 SiN층을 차례로 막을 만들고, 각각 반도체장치를 구성하였다.
이들 반도체장치에 대해서 150℃의 고온유지시험을 4000시간 행한 결과를 표 6에 함께 나타내었다. 이 적층배선구조에 있어서는 아래층을 이루는 Zr이나 Ti의 최조밑면의 법선방향과 Al배선저면의 법선방향이 이루는 각도가 10도 이내인 경우 단선이 전혀 발생하지 않았다.
제19실시예
미세한 능동영역이 다수개 설치되고, 또 그 표면에 두께가 8000Å인 열산화층이 형성된 실리콘기판면위에 막두께가 200Å인 W층, 막두께가 500Å인 AIN층, 막두께가 4000Å인 Al층을 스퍼터링법으로 형성하였다.
상기 적층막에 대해, 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선으로 가공하였다. 이 상태에서 X선회절을 행한 결과, Al은 fcc 구조의 최조밑면인 (111)면으로, AIN은 hcp구조의 최조밑면인 (0001)면으로 배향하고 있었다. 또, X선회절에 의해 2θ를 고정하고, θ를 단독구동(θ-scan)함으로써 Al 및 AIN의 배향분포를 측정하고, Al 및 AIN의 최조밑면의 법선방향과 배선저면의 법선방향이 이루는 각도를 측정한 결과, AIN은 4˚였고, Al도 4˚였다.
그리고 나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 두께가 7500Å인 플라즈마 SiN층을 차례로 막을 만들고 각각 반도체장치를 구성하였다.
이 반도체장치에 대해 150℃의 고온유지시험을 4000시간 동안 행한 시점에서, Ti층위의 Al배선에는 결함이 전혀 확인되었으나 단선은 전혀 확인되지 않았다.
비교를 위하여, 상기에 있어서의 열산화층 위에 막두께 2000Å인 MoSi2층, 막두께가 4000Å인 Al층을 스퍼터링법으로 형성하였다. X선회절의 결과, MoSi2는 무배향이고 Al은 (111)면으로 배향하고 있었다. 이 Al층의 (111)면--최조밑면--의 법선방향과 배선저면의 법선방향이 이루는 각도는 20도 이상의 분포가 되었다.
상기 Al층에 대해, 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛이고, 배선길이가 1m인 전극배선으로 가공하였다. 그리고나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 막두께가 7500Å인 플라즈마 SiN층을 차례로 막을 만들고, 각각 반도체장치를 구성하였다.
이 반도체장치에 대해 150℃의 고온유지시험을 4000시간 동안 행한 시점에서 MoSi2층위의 Al배선에는 결함 및 단선이 다수 확인되고 4000시간이 경과한 후의 불량률은 85%였다.
제20실시예
능동영역이 다수개 설치되고, 또 그 표면에 두께가 8000Å인 열산화층이 형성된 실리콘기판면위에 막두께가 200Å인 Ti층, 막두께가 500Å인 TiN층, 막두께가 4000Å인 Al막을 마그네트론 스퍼터링법으로 형성하였다.
상기 적층막에 대해, 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선으로 가공하였다. 이 상태에서 X선회절을 행한 결과, Al은 fcc 구조의 최조밑면인 (111)면으로, Ti는 hcp구조의 최조밑면인 (0001)면으로 배향하고 있었다. 또, X선회절에 의해 2θ를 고정하고, θ를 단독구동(θ-scan)함으로써 Al 및 Ti의 배향분포를 측정하고 Al 및 Ti의 최조밑면의 법선방향과 배선저면의 법선방향이 이루는 각도를 측정한 결과, Ti는 5˚, Al은 6˚였다.
그리고나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 두께가 7500Å인 플라즈마 SiN층을 차례로 막을 만든 후, 150℃의 고온유지시험을 4000시간 행한 시점에서 Ti층 위의 Al배선에는 결함이 전혀 확인되지 않았다.
비교를 위하여, 상기에 있어서의 열산화층 위에 막두께가 2000Å인 MoSi2층, 막두께가 4000Å인 Al층을 마그네트론 스퍼터링법으로 형성하였다. X선회절의 결과, MoSi2는 무배향이고 Al은 (111)면으로 배향하고 있었다. 이 Al층의 (111)면--최조밑면--의 법선방향과 배선저면의 법선방향이 이루는 각도는 20도 이상의 분포가 되었다.
상기 Al층을 대해, 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛, 배선길이가 1m인 전극배선으로 가공하였다. 그리고나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 막두께가 7500Å인 플라즈마 SiN층을 차례로 막을 만든 후, 150℃의 고온유지시험을 3000시간 행한 결과, MoSi2층의의 Al배선은 결함 및 단선이 다수 확인되고 4000시간이 경과한 후에서는 단선률이 85%였다.
제17실시예 및 제20실시예에서 알 수 있듯이, 전극배선저면의 법선방향과 이 전극배선을 형성하는 재료의 최조밀면의 법선방향이 이루는 각도가 일정한 범위 내에 있도록, 전극배선의 저면쪽에 높은 배향성을 개재(介在)시킴으로써 전극배선을 형성하는 Al층 등의 결정배향성이 향상되고, 단선이 전면적으로 방지된다.
제21실시예
능동영역이 다수개 설치되고, 또 그 표면에 두께가 8000Å인 열산화층(1a)이 형성된 (100)-실리콘기판(1)면 위에, 제1금속층으로서 막두께가 2000Å인 Cu층(19)을 마그네트론 스퍼터링법으로 차례로 형성하였다[제21도(a)]. 이 스퍼터링시의 출력은 500W, 압력이 4×10-3Torr, 퇴적시간은 15초이었다.
상기 퇴적된 Cu막(19)의 결정배향성을 X선회절법으로 고정하였다. 그 결과, Cu막(19)은 <111>방향이 실리콘기판(1)면에 대하여 수직이 되도록 배향하고 있고, θ스캔법에 의해 (111)회절파의 반치폭을 측정한 시점에서 8~10˚였다.
계속해서 상기 제1금속층(19 ; Cu막)에 대하여, 폭이 0.5㎛이고 깊이가 0.1㎥인 홈(20)을 간격 1㎛로 리액티브에칭으로써 만들어 표면을 요철화하였다[제21도(b)].
상기 요철화한 Cu막면 위에 제2금속층으로서 두께 3,000Å의 Al막을 직류마그네트론스퍼터법으로 퇴적하였다[제21도(c)]. 이 퇴적조건은 퇴적시간을 22.5초로 한 것 이외에 상기 제1금속층을 형성할 때와 같다. 도면에서 21은 콘택트홀매립금속을 나타낸다.
계속해서, 상기와 같이 형성된 Al막에 대하여 RTA(rapid thermal anneal)법으로 500℃에서 30초간의 열처리를 행한 후, Al막의 결정배향성을 X선회절(θ-스캔)으로 측정한 바, (111)회절선의 전반치폭은 약 1.6˚로 양호한 배향성을 나타냈다.
상기 적층막에 대해서, 배선폭이 0.5㎛인 전극배선으로 가공한 후, 그 배선면에 PSG를 5000Å, 플라즈마 SiN을 7500Å으로 피복하여, 스트레스 마이그레이션 시험을 행한 결과를 제22도에 곡선(L)으로 나타내었다. 제22도에는 비교를 위해, 상기 제1금속층면을 요철화하지 않는 것 이외에는 동일하게 구성한 경우의 스트레스마이그레이션 시험결과를 곡선(l)으로 나타냈다.
더욱이, 상기 배선폭이 0.5㎛인 경우에 있어서, 전류밀도가 5×106A/㎠이고, 온도가 200℃인 조건에서 일렉트론 마이그레이션시험을 수행한 바, 저항상승의 결과로부터 종래의 Al-Si-Cu 배선과 비교하여 약 10배의 수명을 보인다.
또한 상기한 구성에 있어서, 제1금속층면에 만든 홈 내지 요철은 단면장방형 모양, 3각형모양, 사다리꼴모양 등 어느것이라도 좋다. 또, 폭은 0.5~1.0㎛, 깊이는 500Å~1,000Å, 간격(피치)은 1.0~1.5㎛ 정도가 좋다.
또한 상기에 있어서, 제2금속층을 형성하는 금속으로서는 Al, Ag, Au, Cu 등이 좋고, 일반적으로는 제1금속층을 형성하는 금속과 같은 결정계로서 융점이 낮은 관계인 것을 선택한다.
제22실시예
능동영역이 다수 형성되고, 또 그 표면에 두께가 8000Å인 열산화층이 형성된 (100)-실리콘기판면 위에, 제1층으로서 막두께가 1000Å인 TiN층(비저항치 200μΩ㎝)을 직류마그네트론스퍼터링(N2가스중에서 반응성스퍼터)법으로 형성하였다. 이 스퍼터링시의 출력은 500W, 압력은 4×10-3Torr, 퇴적시간은 20초였다.
상기 퇴적된 TiN막의 결정배향성을 X선회절에 의해 동일하게 정하였다. 이 결과 TiN막은 <111>방향이 실리콘기판면에 대하여 수직이 되도록 배향하고 있고, θ스캔법으로 (111)회절파의 반치폭을 측정한 바, 8~10˚였다.
계속하여 제1층(TiN막)에 대하여, 폭이 0.5㎛이고 깊이가 500Å인 홈을 간격 1㎛로 리액티브에칭에 의해서 형성하여, 표면을 요철화하였다.
상기 요철화된 TiN막면 위에, 제2층으로서 두께 3000Å의 Al막을 직류마그네트론스퍼터법에 의해서 퇴적시켰다. 이 퇴적의 조건은 퇴적시간을 30초로 한 것 이외에는 상기 제1층을 형성할 때와 같다.
그리고, 상기 형성된 Al막에 대하여 RTA법으로 500℃에서 60초간의 열처리를 실시한 후, Al막의 결정배향성을 X선회절(θ스캔)으로 측정한 바, (111)회절선의 전반치폭은 약 1.8˚로 양호한 배향성을 나타냈다.
상기 적층막에 대하여, 배선폭이 0.5㎛인 전극배선으로 가공한 후, 그 배선면에 PSG를 5000Å, 플라즈마 SiN을 7500Å 두께로 피복하여, 스트레스 마이그레이션시험을 수행한 결과를 제23도에 곡선(M)으로 나타내었다. 제23도에는 비교를 위하여, 상기 제1층표면을 요철화하지 않은 것 이외에는 동일하게 구성한 경우의 스트레스 마이그레이션 시험결과를 곡선(m)으로 나타냈다.
더욱이, 상기 배선폭이 0.5㎛인 경우에서, 전류밀도가 5×106A/㎠이고, 온도가 150℃인 조건으로 일렉트로 마이그레이션시험을 수행한 바, 저항상승의 결과로부터 종래의 Al-Si-Cu 배선과 비교하여 약 10배의 수명을 보인다.
또 상기 구성에 있어서, 제1층면에 형성하는 홈 내지 요철은 단면장방형모양, 3각형모양, 사다리꼴모양 등 어느것이라도 좋다. 또, 폭은 0.5~1.0㎛, 깊이는 500Å~1000Å, 간격(피치)은 1.0~1.5㎛ 정도가 좋다.
또한 상기에 있어서, 제2층(도체층)을 형성하는 금속으로서는 Al, Ag, Au, Cu 등이 바람직하며, 일반적으로는 제1층을 형성하는 비저항치가 200μΩ㎝이하인 재료와 동일한 결정계로 융점이 낮은 관계인 것이 선택되고, 양호한 배향성을 부여하기 위하여, 제2층에 대하여 그 융점보다도 100~200℃ 낮은 온도에서 열처리하는 것이 좋다. 이 열처리는 예컨대 램프어닐의 경우 30초~5분, 전기로에 의한 어닐의 경우 20~40분정도로 된다.
제23실시예
능동영역이 다수 형성되고, 또 그 표면에 두께 5000Å인 비정질산화층이 형성된 실리콘기판을 준비하고, 이 실리콘기판을 제24도에 그 주요부구성을 단면으로 나타낸 박막형성장치의 진공조(22)내의 기판홀더(12a)위에 설치했다. 이어서 진공판(22)내를 1×10-10Torr까지 진공배기한 후, 실리콘기판 표면을 1000℃까지 상승시켜서 표면크리닝을 행하였다.
그런 후, 실리콘기판 온도를 박막형성시의 온도는 250℃로 설정하여 히터(23a)를 갖춘 MBE증발원(23)으로부터 Al을 증발시키는 한편, 방전실(24)내의 진공도를 1×10-5Torr정도로 하고 방전전극(25)에 전압을 인가하여, 방전을 개시시켜서 상기 증발된 Al을 단원자로 분해하였다. 이어서 셔터(26)를 개방하여 상기 단원자로 분해시킨 Al을 실리콘기판면 위에 퇴적시켰다. 또, 이때의 방전조건을 전극간전압이 1㎸, 방전전류가 400㎃였다.
상기와 같이 형성된 Al막은 고속반사전자회절(17)을 이용하여, 결정성을 즉시 관찰하면서 성장속도 10㎛/h로 형성되었다. 이와 같이 하여 형성된 Al막은 투과전자현미경으로 평가한 결과, 결함이 전혀 관찰되지 않은 양호한 단결정막이었다. 또, 이 Al단결정막은 실리콘기판의 비정질산화층에 접하는 면이 최조밀면을 이루고 있었다.
상기 형성된 단결정 Al막을 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선을 이루고, 또 최조밑면은 배선의 길이방향과 평행하게 되도록 가공하였다. 그런 후, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 두께가 7,500Å인 플라즈마 SiN층을 차례로 막을 형성한 후, 150℃의 고온유지실험을 행한 결과, 10,000시간이 경과한 후에도 단선은 전혀 생기지 않았다.
비교를 위해, 상기에 있어서의 Al막의 성장 내지 막의 형성을 통상의 MBE법으로 실행한 바, 단결정 Al을 성장시키기 위하여 실리콘기판의 온도를 400℃로 설정한 경우, 성장속도는 1㎛/h로서 반도체장치의 제조에는 많은 시간이 필요했다.
제24실시예
능동영역이 다수 형성되고, 또 그 표면에 두께가 5000Å의 비정질산화층이 형성된 실리콘기판을 준비하고, 이 실리콘기판을 제24도에 그 주요부구성을 단면으로 박막형성장치의 진공조(22)내의 기판홀더(12a) 위에 설치하였다. 이어서, 진공조(22)내를 1×10-10Torr까지 진공배기한 후, 실리콘기판표면을 1000℃까지 상승시켜 표면크리닝을 수행하므로, 1×10-8Torr정도로 되기까지 오존을 도입하여, 실리콘기판표면에 흡착되어 있는 수소를 산소로 치환하였다.
그리고 나서, 실리콘기판 온도를 박막형성시의 온도인 250℃로 설정하여 히터(23a)를 구비한 MBE증발원(23)으로부터 Al을 증발시키는 한편, 방전실(24)내의 진공도를 1×10-5Torr정도로 하고 방전전극(25)에 전압을 인가하여, 방전을 개시시켜 상기 증발된 Al을 단원자로 분해시켰다. 그리고, 셔터(26)를 개방하여 상기 단원자로 분해된 Al을 실리콘기판면 위에 퇴적시켰다. 또한, 이때의 방전조건은 전극간전압이 1㎸, 방전전류가 400㎃였다.
상기와 같이 형성된 Al막은 고속반사전자회절을 이용하여, 최초의 10원자층까지는 결정성을 즉시 관찰하면서 성장시키고, 그 후는 성장속도를 1~10㎛/h로 하여 막을 형성하였다. 이와같이 하여 형성된 Al막은 투과전자현미경으로 평가한 결과, 결함이 전혀 관찰되지 않은 양호한 단결정막이었다. 또, 이 Al단결정막은 실리콘기판의 비정질산화층에 접하는 면이 최조밑면을 이루고 있었다.
상기 형성된 단결정 Al막을 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선을 만들고, 또 최조밑면이 배선의 길이방향과 평행하게 되도록 가공하였다. 그리고 나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 두께가 7500Å인 플라즈마 SiN층을 차례로 막을 만든 후, 150℃의 고온유지시험을 행한 결과, 10,000시간이 경과한 후에도 단선은 전혀 생기지 않았다.
비교를 위해, 상기에 있어서는 Al막의 성장 내지 막형성을 통상의 MBE법으로 실행한 바, 단결정 Al을 성장시키는 것이 가능하였다.
제25실시예
능동영역이 다수 형성되고, 또 그 표면에 두께가 5000Å의 비정질산화층이 형성된 실리콘기판을 준비하고, 이 실리콘기판을 제25도에 그 주요부구성을 단면으로 나타낸 박막형성장치의 진공조(22)내의 기판홀더(12a) 위에 설치하였다. 이어서, 진공조(22)내를 1×10-10Torr까지 진공배기한 후, 실리콘기판표면을 1000℃까지 상승시켜서 표면크리닝을 행하였다.
그런 후, 실리콘기판 온도를 박막형성시의 온도인 250℃로 설정하여 히터(23a)를 구비한 MBE증발원(23)으로부터 Al을 증발시키는 한편, 방전실(24)내의 진공도를 1×10-5Torr정도로 하고 방전전극(25)에 전압을 인가하여, 방전을 개시시켜서 상기 증발된 Al을 단원자로 분해하였다. 그리고, 셔터(26)를 개방하여 상기 단원자로 분해된 Al증기를 질량분석기(27)를 통과시켜 단일에네르기의 단원자만을 분리하고, 이것을 실리콘기판면 위에 퇴적시켰다. 또한, 이때의 방전조건은 전극간 전압이 1㎸, 방전전류가 400㎃였다. 제25도에 있어서 28은 가속전극용 전원, 29는 감속전극용 전원이다.
상기와 같이 형성된 Al막은 고속반사전자회절을 이용하여, 결정성을 즉시 관찰하면서 성장속도를 10㎛/h로 성장시켜 막을 형성하였다. 이와 같이 하여 형성된 Al막은 투과전자현미경에 의해서 평가한 결과, 결함이 전혀 관찰되지 않은 양호한 단결정막이었다. 또, 이 Al단결정막은 실리콘기판의 비정질산화층에 접하는 면이 최조밑면을 이루고 있었다.
상기 형성된 단결정 Al막을 상기 제1도에 나타낸 바와 같이 배선폭이 0.5㎛이면서 배선길이가 1m인 전극배선으로 형성하고, 도 최조밑면이 배선의 길이방향과 평행하게 되도록 가공하였다. 그리고 나서, 상기 전극배선형성면에 두께가 5000Å인 PSG층 및 두께가 7500Å인 플라즈마 SiN층을 차례로 막형성한 후, 150℃에서 고온유지시험을 행한 결과, 10000시간이 경과한 후에도 단선은 전혀 생기지 않았다.
비교를 위해, 상기에 있어서의 Al막의 성장 내지 막형성을 통상의 MBE법으로 행한 바, 단결정 Al을 성장시키는 것이 가능하였다.
또, 상기 제25도에 도시한 장치를 이용하여, 상기 제24실시예와 동일한 조건으로 제조된 반도체장치의 경우에도 본 실시예와 마찬가지의 작용·효과가 확인되었다.
제26실시예
먼저, 제26도(a)에 나타낸 바와 같이 P형 실리콘기판(1)면위에 필요한 능동영역(1b)을 형성할 부분 이외의 영역을 마스킹한 후, As를 1017/㎠정도의 도핑량으로 도핑하여, 소스와 드레인의 능동영역(1b)을 형성하였다. 이어서, 도면(b)에 나타낸 바와 같이, 상기 실리콘기판(1)면 위에 열산화에 의해서 두께가 거의 200Å의 게이트산화막(1a)을 설치하고, 그 위에 게이트전극(1c)으로서 다결정실리콘막을 CVD법으로 거의 4000Å의 두께로 퇴적시키고, 이를 포토리소그래피에 의해 게이트전극(1c)으로 가공하였다.
상기 형성된 게이트전극(1c) 위 및 실리콘기판(1)위에 도면(c)에 나타낸 바와 같이, 상압(常壓)CVD법으로 SiO2를 두께 8000Å으로 퇴적시켜 패시베이션막(30)을 형성한 후, 포토리소그래피로 게이트전극(1c)위 이외의 영역에 형성되어 있는 패시베이션막(30)을 식각 제거하였다.
이어서, 도면(d)에 나타낸 바와 같이 트리이소부틸알루미늄을 원료로 하여, 기판온도를 430℃, 가스온도를 250℃로 콘트롤한 열CVD법으로, 상기 실리콘기판(1)위에 두께가 4000Å인 Al막(2)을 형성하였다. 형성된 Al막(2)의 결정방위를 X-레이 라우에법에 의해 동일하게 정한 바, 실리콘기판(1)위에서는 단결정을 이루고 있었다.
그리고 나서, 상기 실리콘기판(1)의 각 능동영역(1b) 이외의 부분(영역)에 상기 단결정 Al막(2)을 통하여 가속된 산소이온을 약 1021/㎠ 주입하였다. 그후, 열처리를 하여 상기 이온주입부를 산화시킴과 아울러 이온주입에 의해 배향성이 나빠진 Al막(2)의 결정성을 회복시켰다. 이렇게 하여, 도면(e)에 나타낸 바와 같이 단결정 Al막(2)과 실리콘기판(1)과의 경계면 근방에 Al2O3및 SiO2의 혼합계 절연층(31)을 생성시켰다.
상기와 같이 혼합계절연층(31)에 의해 각 능동영역(1b)을 분리한 후, 포토리소그래피에 의해 게이트전극(1c)위에 형성되어 있던 단결정 Al막(2)를 제거함과 아울러 실리콘기판(1)위의 단결정 Al막(2)을 전극배선으로 가공하였다. 이어서, 상기 전극배선형성면 등에 상압 CVD법으로 B 및 P가 도핑된 실리케이트글래스를 퇴적시켜, 층간절연 및 패시베이션막(32)을 형성하여 반도체장치를 제조하였다.
이 반도체장치에 대해, 150℃에서 고온유지시험을 행한 결과, 3000시간이 경과한 후에도 단선은 전혀 생기지 않으며, 단결정 Al배선막이 스트레스 마이그레이션에 대한 우수한 내성등을 갖는 것이 확인되었다.
비교를 위하여, 상기에 있어서의 능동영역(1b)을 분리하는 SiO2절연층(31)을 CVD법으로 형성한 후, 그위에 열CVD법으로 Al막을 성장시킨 경우는 다결정구조로 되어 단결정 Al를 성장시키는 것이 가능하였다. 또, 형성된 Al막을 전극배선으로 하여 상기와 마찬가지로 구성한 반도체장치의 경우는 상기 150℃의 고온유지시험에 있어서, Al막전극배선에 단선 등의 결함발생이 다수 확인되었다.
본 실시예에 있어서는 필요한 게이트전극을 설치하고, 더욱이 이 게이트전극 등에 절연막을 형성하였으므로, 이 절연막 위 및 그 주변의 능동영역이 형성된 실리콘기판면 위에 능동영역을 분리하는 SiO2절연층 등을 형성하기 전에, 열 CVD법으로 Al막 등을 성장시키고 있다. 그런데, 실리콘 등 반도체기판은 입방정형구조를 갖추고 있기 때문에, 이것과 유사한 결정구조를 갖는 Al단결정막이 용이하고 확실하게 형성되며, 스트레스 마이그레이션에 대해 우수한 내성 등을 갖는 Al배선으로서 기능한다.
제27실시예
본 실시예도 반도체장치의 제조법, 특히 단결정전극배선의 형성에 관한 것으로, 반도체기판의 배선형성면에 단결정전극배선을 구성하기 때문에 금속단결정막을 성장시키기에 적당하고, 상기 반도체기판의 배선형성면에 단결정으로 이루어지는 부재를 접촉시켜, 이 부재에 접하도록 단결정재료로 퇴적시킨 후, 그 퇴적된 단결정 재료를 상기 부재와 접하는 측으로부터 결정성장시키는 것이다.
본 실시예를 실시함에 있어서는 상기와 같이 반도체기판의 배선형성면에 단결정으로 이루어진 부재를 접촉시키는 것이 필요하고, 상기 단결정으로 이루어진 부재로서는 반도체기판을 유지하는 지지체 또는 반도체기판면에 설치되는 관통구멍 내지 창을 갖춘 커버가 적합하다.
제27도(a) 내지 제27도(e)는 상기 반도체기판을 유지하는 지지체의 구조예를 나타낸 것으로서, 도면(a)중의 금속단결정제 지지체(33)는 윗면에 반도체기판(1)을 끼울 수 있는 요부(33a : 凹部)를 갖추고, 이 요부(33a)의 표면에 비정질인 절연층(1a)이 형성된 반도체기판(1)이 끼워져서 배치된다. 또, 도면(b~e)중 금속단결정제 지지체(33)는 압박부(33b)가 주위에서 누르도록 설치되어 있고, 표면에 비정질인 절연층이 형성된 반도체기판(1)위에 덮어 끼우는 구성으로 되어 있다.
이와 같은 지지체를 사용하여 반도체기판면에 단결정재료를 예컨대 열 CVD법, 스퍼터링 또는 진공증착 등으로 퇴적시키면, 성장막의 일부를 지지체 위에도 형성되고, 이 부분으로부터 결정이 성장하여 반도체기판면의 절연층위의 성장막 뿐 아니라 전체적으로 단결정화한다. 따라서, 필요로 되는 막의 형성을 종료한 후, 상기 지지체와 반도체기판과의 경계부분의 성장막을 레이저빔 등으로 절단하면, 단결정도체금속박막이 형성된 반도체기판을 얻을 수 있다.
제28도 및 제29도는 반도체기판면에 설치된 다수의 관통구멍 내지 창(34a)을 갖춘 단결정제 커버(34)의 구성예이고, 상기 관통구멍 내지 창(34a)은 단결정재료의 퇴적후, 반도체기판면으로부터 이탈되기 쉽도록 역(逆)원추 형태로 형성되어 있다.
이와 같은 커버를 사용한 경우에는 반도체기판면에 섬형태로 단결정막이 형성되므로, 그후 커버를 제거하고 그 위에 단결정재료를 예컨대, 열 CVD법, 스퍼터링 또는 진공증착 등으로 퇴적시켜 열처리를 행함으로써 반도체기판면의 절연층 위에 필요한 단결정막을 성장시켜서 얻는다.
다음으로, 제30도(a) 내지 제30도(d)를 참조하여 구체적인 예를 설명한다.
필요한 능동영역을 형성한 면에 거의 5000Å의 두께인 SiO2를 설치한 실리콘기판을 준비하고, 상기 제28도 및 제29도에 도시한 구성인 Al단결정제의 커버(두께 1㎜, 관통구멍의 지름 1㎜, 틈간격 3㎜)를 끼어 입히고, 트리이소부틸알루미늄을 원료로 하고 기판온도를 430℃, 가스온도는 250℃로 콘트롤하여, 열 CVD법으로써 상기 실리콘기판(1)면 위에 1000Å인 Al막(2)을 섬형태로 퇴적시킨 후, 500℃로 30분간 열처리를 시행하였다. 이 열처리에 의해, 상기 커버에 접한 부분에 퇴적된 Al막에 단결정 성장이 일어났다.
이어서, 포토에칭프로세스에 의해 제30도(a)에 나타낸 바와 같이 레지스트층(35)을 설치하고 에칭처리하여, 제30도(b)에 나타낸 바와 같은 섬형태의 Al단결정막(2)이 되었다. 그런 후, 상기 섬형태로 형성된 Al단결정막 표면의 산화물을 스퍼터에칭으로 제거한 후, 다시 트리이소부틸알루미늄을 원료로 하여, 가스 온도를 250℃로 콘트롤한 열 CVD법에 의해 430℃로 가열된 상기 실리콘기판(1) 면위에 두께가 7000Å인 비단결정(非單結晶)Al막(10)을 형성하고[제30도(c)], 500℃에서 30분간 열처리를 행하였다. 이 열처리에 의해, 단결정 Al막을 핵으로 하여 단결정의 성장이 일어나고, 제30도(d)에 나타낸 바와 같이 실리콘기판(1)의 산화물층(1a) 위 전면에는 단결정 Al막이 형성되어 있었다. 이 단결정 Al막(2)은 배향성이 우수하게 되고, 결정입자 경계가 전혀 확인되지 않았다. 상기 실리콘기판(1) 위의 단결정 Al막(2)을 전극배선으로 가공한 후, 상기 전극배선형성면등에 상압 CVD법에 의해 B 및 P가 도핑된 실리게이트글래스를 퇴적시켜, 층간절연 및 패시베이션막을 형성하여 반도체장치를 제조하였다.
이 반도체장치에 대해 150℃의 고온유지시험을 행한 결과, 3000시간이 경과한 후에도 단선은 전혀 생기지 않았고, 단결정 Al배선막이 스트레스마이그레이션에 대해 우수한 내성 등을 갖는 것이 확인되었다.
또한 상기에 있어서, 실리콘기판면 위의 절연층으로서 SiO2대신에 인도프 SiO2, 붕소인도프 SiO2또는 플라즈마 SiN등의 비정질층으로도 동일한 결과를 얻을 수 있다.
제28실시예
먼저, 제31도(a)에 나타낸 바와 같이, (111)-실리콘기판(1´)면위에 트리이소부틸알루미늄을 원료로 하여, 가스온도를 250℃로 콘트롤한 열 CVD법에 의해 430℃로 가열된 상기 실리콘기판(1) 위에 두께가 4000Å인 단결정 Al막(2)을 퇴적형성하고, 또 그 위에 5000Å 두께의 PSG막(4)을 형성했다. 한편, 제31도(b)에 나타낸 바와 같이, 필요한 능동영역(1b)을 형성한 면에 두께 5000Å의 PSG막(4)을 설치한 실리콘기판(1)을 준비하여, 이들 양 실리콘기판(1, 1´)을 상기 PSG막(4, 4)면이 쌍으로 접하도록 거듭 맞추어서 에폭시수지계의 접착제를 매개하여 접착시킨 후, Al의 융점 이하의 온도로 가열하여 융착접합하였다.
계속해서, 랩핑으로 단결정 Al막(2)을 퇴적형성한 실리콘기판(1´)을 절삭하고, 그 위에 화학적에칭으로서 상기 실리콘기판(1´)을 완전히 제거하였다[제31도(c)]. 그후, 제31도(d)에 나타낸 바와 같이 노출된 Al단결정막(2)면에 레지스트층(35)을 피착형성하고, 리액티브이온에칭으로 실리콘기판(1)의 능동영역(1b)에 대응하는 콘택트홀(21)을 뚫었다[제31도(d)].
상기 콘택트홀(21)을 뚫은 상태에서, 레지스트층(35)위와 실리콘기판(1)의 능동영역(1b)면에서의 결정성장속도와의 차를 이용하여, 열CVD법으로 상기 콘택트홀(21)내로 Al(2´)을 매립한 후[제31도(e)], 리액티브이온에칭에 의해서 레지스트층(35)을 제거한 다음, 리액티브에온에칭으로 노출시킨 Al단결정막(2)을 폭이 1㎛인 전극배선으로 가공하였다[제31도(f)].
상기 단결정 Al막(2)을 전극배선으로 가공한 후, 상기 전극배선형성면 등에 상압 CVD법에 의해서 PSG글래스를 막두께가 5000Å으로, 또 SiN을 막두께 7500Å으로 퇴적시켜 막을 형성하여 반도체장치를 제조하였다.
이 반도체장치에 대하여 150℃의 고온유지시험을 행한 결과, 3000시간이 경과한 후에도 단선은 전혀 생기지 않고, 단결정 Al배선막이 스트레스 마이그레이션에 대해 우수한 내성 등을 갖는 것이 확인되었다.
본 실시예의 경우는 전극배선을 구성하는 금속단결정막을 지지기체면(支持基體面)에 형성시켜, 그 금속단 결정막면 위에 설치된 비교적 융점이 낮은 절연층의 융착성을 이용하여 전사적으로 배치하여 설치하는 것이다.
제29실시예
본 실시예도 전극배선의 형성에 관한 것으로, 반도체기판 면을 오존 혹은 산소 플라즈마로 처리한 후, 그 처리면에 막형성재료인 단원자층을 기초로 하여 형성하고, 이 단원자층상에 CVD법에 의해서 성막 재료를 퇴적하는 것을 요점으로 한다.
먼저, 제32도에 개략적인 구성을 단면적으로 나타낸 단결정 박막제조장치를 준비했다. 이 장치는 표면처리실(36), 원자빔 에피택시실(ABE ; 37 및 CVD ; 38)로 주요부가 구성되어 있고, 각 실(36, 37, 38)은 게이트밸브(39)에 의해 구분되면서 그 위에 처리되는 반도체기판(1)은 도시되어 있지 않은 반송장치에 의해 각 실(36, 37, 38)간의 이동 및 외부로의 출입이 가능하게 구성되어 있다.
면처리실(36)은 오존가스등을 공급하는 가스공급구(36a)와, 가스배기구(36b)를 구비하고 있고, ABE실(37)은 증착원(蒸着源 ; 37a) 및 단원자 방전전극(37b)을 갖추고 있고, 또 CVD실(38)은 통상 사용되고 있는 구성의 것이다.
능동영역이 다수 형성되고, 또 그 표면으로 두께 3000Å의 비정질산화층(非晶質酸化層 ; SiO2)이 형성된 실리콘기판(1)을 준비하고, 이 실리콘기판을 표면처리실(36) 내에서 오존분위기에 10분간 드러나게 했다. 이 처리에 의해서 SiO2막의 수소원자로 터미네이트된 댕글링결합이 잘려서, 산소원자로 치환됨과 더불어 수소원자 H2O의 형태로 제거된다.
계속하여, 상기 표면처리된 실리콘기판(1)을 게이트밸브(39)를 매개로 ABE실(37)내로 반송하고, ABE실(37)내를 5×10-10Torr까지 배기한 후, 실리콘기판(1)을 400℃로 가열하고, Al를 실리콘기판(1)면 상에 단원자층 1층분의 양 만큼 ABE셀로부터 증발 퇴적시킨다.
상기 단원자 층의 퇴적에 이어, Al-CVD실(38)내로 게이트밸브(39)를 매개로 반입하고, 트리이소부틸알루미늄을 원료(原料)로서, 가스 온도 250℃로 설정한 열CVD법에 의해서, 450℃로 가열된 실리콘기판(1)면 상에 Al를 거의 4000Å의 두께로 퇴적시킨다. 또한, 이 Al 성막 조작에서 트리이소부틸 알루미늄은 탱크(38a)로부터 공급하고, Ar가스에 의한 바블링에 의해서 기화시키고, 가열 셀(38b)로 온도를 제어해서 분자유(分子流)로서 실리콘기판 면으로 인도하였다.
상기에서 실리콘기판(1)면 상에 퇴적된 Al막(층)을 반사전자회절(反射電子回折) 및 투과 전자현미경에 의해 결정방위(結晶方位)를 조사하는 경우, (111)배향(配向)이 현저하게 뛰어난 단결정막으로, 또 결정입자경계(結晶粒界)도 전부 인정되지 않았다.
상기 형성한 단결정 Al막을 전기배선으로 가공한 후, 상기 전극배선 형성면 등에 상압(常壓) CVD법에 의해서 PSG유리를 막두께 5000Å, 더욱이 SiN을 막두께 7500Å를 퇴적·성막시킨 후, 150℃로 고온 유지시험을 행한 결과, 3000시간 경과 후에도 단선은 모두 생기지 않고, 단결정 Al배선막이 뛰어난 내스트레스 이동성 등을 가지는 것이 확인되었다.
본 실시예의 경우에는 전극배선을 구성하는 금속 단결정막을 Al로 형성한 예를 나타냈지만, Cu등을 이용해도 마찬가지의 결과가 인지된다. 또, 단결정막의 형성을 예를 들면 102~104의 원자로 이루어진 클러스터를 발생시키고, 이것을 이온화한 후, 가속 증착해서 실리콘기판면에서 단원자화시키는 클러스터 이온빔(cluster ion beam ; ICB) 증박법으로 행해도 마찬가지의 결과가 얻어진다.
제30실시예
먼저, 제33도에 개략적 구성을 단면적으로 나타낸 박막 형성장치를 준비했다. 즉, 진공조(22)와, 이 진공조(22)내의 상부에 배열 설치된 기판홀더(12a), 이 기판홀더(12a)의 아래쪽에 배열 설치된 MBE증발원(23), 이 MBE증발원(23)과 기판홀더(12a)의 사이에 배치된 크랙커(cracker ; 39) 및, 셔터(26)로 주요부가 구성되어 있다.
상기 크랙커(39)는 제34도에 확대해서 나타낸 바와 같이, 히터(39a)를 갖춘 통모양의 터빈실(39b)과, 이 터빈실(39b) 내에 그 축선에 직교시켜 다단으로 배치된 고정익(39c), 회전축(39d)에 에 방사상(放射狀)으로 장착되면서 상기 고정익(39c) 간에 배치되어 모터에 의해 고속 회전되는 회전익(39e) 등으로 구성되어 있다. 그러나, 제35도에 나타낸 바와같이 고정익(39c)과 회전익(39e)의 익단면(39e)의 익단면은 각각 반대측으로 경사진 구조로 되어 있다. 이 때문에, 증발된 가스는 원자상으로 분해되는 확률이 높아짐과 더불어, 예컨대 회전익(39e)을 화살표 A로 나타낸 주방향으로 회전시키면, 펌프작용에 의해 화살표 B방향으로 흡인력이 발생하여 증발원(23)으로부터 기판홀더(12a)측으로의 성막 물질원자의 흐름이 생기도록 된다.
본 실시예에서는 필요로 되는 능동영역을 표면에 설치한 실리콘기판(다결정)면에 비정질 산화막 막두께 5000Å 성장시킨 것을, 상기 장치의 진공조(22)내의 기판홀더(12a)에 설치한 후, 진공조(22)내를 1×10-10Torr까지 진공 배기했다. 다음에, 실리콘기판의 온도를 1000℃까지 온도를 높여서 표면의 클리닝을 수행한 후, 1×10-8Torr정도로 되기까지 오존을 도입하여 실리콘기판 면에 흡착되어 있는 수소를 산소로 치환하였다.
그후, 실리콘기판 온도를 250℃로 설정하고, MBE증발원(23)에서 Al를 증발시켜 터빈실(39b)내의 진공도를 1×10-7Torr정도로 하는 한편, 터빈실(39b)과, 고정익(39c) 및 회전익(39d)의 표면온도를 Al의 융점 이상인 700℃로 유지한 후, 회전익(39e)을 그 주속도(周速度)가 열운동 속도로 되는 10000rpm까지 회전시킨 다음, 실리콘기판 바로 아래의 셔터(26)를 열고, 크랙커(39)에 의해 증발원(23)으로부터 증발한 증기에 기계적 에너지를 부여하면서 성막을 개시하였다.
상기 성막·형성되는 Al의 결정성은 고속반사 전자회절(17)에 의해 그 장소를 관찰하면서 성막을 행했다. 최초의 10원자 층까지는 1층 마다의 층형상의 성장을 확인하면서 성막시키고, 그 후는 단결정 기판표면의 경우와 마찬가지의 1~10㎛/h의 성막 속도로 성장시켰다. 성장시킨 Al박막은 투과 전자현미경에 의해 평가한 결과, 결함이 전혀 없는 단결정 Al의 박막(薄膜)이었다.
상기와 같이 형성한 단결정 Al막을 상기 제1도에 나타낸 바와 같은 배선폭 0.5㎛, 배선 길이 1m의 전극배선을 만들면서 그 위에 (111)면이 배선 길이방향과 평행을 되도록 가공했다. 그 후, 상기 전극배선(18) 형성면에 두께 500Å의 PSG층 및 두께 7500Å의 플라즈마 SiN층을 순차로 막을 이룬 후, 150℃로 고온 유지시험을 행한 결과 10,000시간 경과 후에도 단선은 전혀 발생하지 않았다.
제31실시예
능동영역이 다수 형성되고, 또 그 표면에 막 두께가 약 8000Å의 SiO2막이 설치된 실리콘기판을 준비했다. 한편, 상기 제12도에 주요부구성을 단면적으로 나타낸 스텝상(step狀) 패턴 및 박막(薄膜) 형성장치를 준비했다.
상기 실리콘기판(1)을 스텝상 패턴 및 박막 형성장치(11) 내의 정전 압착기판 홀더(12)상에 유지시킨다. 한편, 상기 스텝상 패턴 및 박막 형성장치(11)내를 10-10Torr로 배기하고, 트리이소부틸 알루미늄을 정전압착기판 홀더(12)상에 유지된 실리콘기판(1) 면에 단분자상으로 흡착시킨다. 그 후에, 전자빔 지름을 수Å로 수속시킨 전자빔(14)을 실리콘기판(1) 면에 조사해서 트리이소부틸 알루미늄을 분해시킴과 함께, 편향코일(15)에 의해서 주사방향(走査方向)을 제어하면서 폭 3Å, 반복주기 8Å의 평행한 Al 스트라이브의 테라스를 형성했다.
계속해서, 스텝상 패턴 및 박막 형성장치 내에 설치되어 있는 K-cell(16)에서 Al를 상기 실리콘기판(1)면에 10원자층을 퇴적시킨다. 이 퇴적시킨 층이 단결정인 것을 반사전자회절장치(17)로 확인한 후, 도시되어 있지 않은 CVD장치 내로 이송했다. 또, 스텝상 패턴 및 박막 형성장치와 CVD장치는 게이트밸브를 매개로 접속되어 있다.
상기 CVD장치 내로 이송된 실리콘기판(1) 면에, 다시 트리이소부틸 알루미늄을 원료로 한 열 CVD법에 의해 (100)면 배향의 단결정 Al막을 4000Å 두께로 형성했다. 또, 이 때의 하부 온도는 430℃, 막의 성장속도는 8000Å/min이었다. 상기 형성한 단결정 Al막에 대해 기판과의 방향관계를 회절법에 의해 동일하게 정한 결과, 단결정이었다. 또, 투과 전자현미경에 의한 관찰로부터도 입자경계나, 적층결함등의 결정결함은 확인되지 않았다.
상기 열CVD법으로 형성한 단결정 AL막을 상기 제1도에 나타낸 바와 같은 배선 폭 0.5㎛, 배선길이 1m의 전극배선을 만들고, 또 (100)면이 배선 길이방향 전극배선을 만들며, 또 (111)면이 배선 길이방향과 평행으로 되도록 가공하였다. 그 후, 상기 전극배선 형성면에 두께 5000Å의 PSG층 및 두께 7500Å의 플라즈마 SiN층을 순차로 막을 이룬 후, 150℃로 고온 유지시험을 행한 결과, 10,000시간 경과 후에도 단선은 모두 생기지 않았다.
제32실시예
능동영역이 다수 형성되고, 또 그 표면에 얇은 SiO2막이 설치된 실리콘기판을 준비했다. 한편, 상기 제12도에 주요부구성을 단면적으로 나타낸 스텝상 패턴 및 박막 형성장치를 준비했다.
상기 실리콘기판(1)을 스텝상 패턴 및 박막 형성장치(11) 내의 정전 압착기판 홀더(12)상으로 유지시킨다. 한편, 상기 스텝상 패턴 및 박막 형성장치(11) 내를 10-10Torr로 배기하고, 모노실란(SiH4)을 정전 압착기판 홀더(12)상에 유지된 실리콘기판(1) 면에 단분자 상으로 흡착시킨다. 그 후에, 이온빔 지름을 5000Å로 수속시킨 이온빔(14a)을 실리콘기판(1) 면에 조사해서 모노실란을 분해시킴과 함께, 편향코일(15)에 의해서 주사방향을 제어하면서 폭 5000Å, 반복주기 2㎛의 평행한 스트라이브의 테라스를 형성했다.
계속해서, 스텝상 패턴 및 박막 형성장치내에 설치되어 있는 K-cell(16)에서 Si를 상기 실리콘기판(1)면에 10원자층 퇴적시킨다. 이 퇴적시킨 층이 단결정인 것을 반사전자 회절장치(17)로 확인한 후에, 도시되어 있지 않은 CVD장치내로 이송했다. 또, 스텝상 패턴 및 박막 형성장치와 CVD장치는 게이트밸브를 매개로 접속되어 있다.
상기 CVD장치내로 이송된 실리콘기판(1) 면에 다시 모노실란을 원료로 한 CVD법에 의해 (100)면 배향의 단결정 Si막을 4000Å 두께로 형성했다. 또, 이 때의 하부 온도는 360℃, 막의 성장속도는 500Å/min이었다. 상기 형성한 단결정 Si막은 적층 직후에는 결함이 존재하고 있기 때문에, CVD장치 내에서 900℃, 30분의 열처리를 실시한 후에 기판과의 방위관계를 회절법에 의해 동일하게 정한 결과, 단결정이었다. 또, 투과 전자현미경에 의한 관찰에서도 입자경계나, 적층결함등의 결정결함은 확인되지 않았다.
상기 실시예 31 및 32로부터 알 수 있는 바와 같이, 실리콘기판 등의 반도체기판 면상에 얇은 산화층을 매개로 전극배선용의 단결정막을 구성함에 있어서, 먼저 결정의 핵으로 되는 스텝 내지 테라스를 형성하기 위해 성막용 원자를 포함하는 단분자층을 흡착시키고, 이 단분자층을 분해시켜서 단원자층을 형성하는 것에 의해 원하는 결정방위를 갖춘 양질의 단결정층의 생성이 가능하게 된다. 그러나, 상기 단분자층의 분해는 전자선이나 이온빔 외에 다른 X선이나 자외선 등의 전자파의 조사에 의해서도 행할 수 있다.
또, 직선상의 스텝을 핵의 발생 장소로 할 때에는, 성장시키는 박막의 최조밀도가 반도체기판면과 평행으로 되도록 성장시키고, 2개의 스텝을 직교시키는 것과 같은 패턴을 형성시키면, 성장면이 (100)으로 되는 것과 같은 성장을 이룬다. 보다 고차인 결정면을 성장시키는 경우에는 그 결정면의 격자간격과 기하학적인 상이 관계를 갖춘 패턴을 이용하면 된다. 더욱이, 비교적 넓은 반도체기판 면에 전체적으로 단결정 박막을 성장시키고 싶은 경우에는 그 결정 면의 격자 간격과 기하학적인 상이관계를 갖춘 주기적 패턴을 이용하면 된다.
제33실시예
능동영역이 다수 형성되고, 또 그 표면으로 막 두께가 약 8000Å인 SiO2막이 설치된 실리콘기판을 준비했다. 이 Si기판의 SiO2막 상에, 가속전압 20㎸로 전자선을 조사해서 주기적으로 차지 포텐셜을 부여했다. 그 후, 직류마그네트론 스퍼터법에 의해 막 두께가 약 4000Å인 Al막을 퇴적시켰다. 또, 상기 스터퍼 조건은 출력 500W, 진공도 1×10-3Torr, 스터퍼시간 30초이었다.
상기 퇴적시킨 Al막의 결정 배향성을 X선 회절을 의해 동일하게 정한 경우, <111>방향이 기판면에 대해 수직이 되도록 배향해 두고, 또, θ스캔법에 의해 (111)회절선의 전반치 폭을 측정한 결과, 1~2˚이었다. 한편, 비교를 위해 전자선을 조사하지 않고서(주기적인 차지 포텐셜을 부여하지 않고서) SiO2막상에 성장시킨 Al막의 (111)회전선의 전반치폭을 측정한 결과, 6~8˚이었다.
상기 형성한 단결정 Al막을 상기 제1도에 나타낸 바와 같이 배선폭 1.0㎛, 0.6㎛ 혹은 0.4㎛, 배선길이 1m의 전극배선으로 가공했다. 그 후, 상기 전극배선 형성면에 두께 5000Å의 PSG층을 성막한 후, 150℃로 고온유지시험을 행한 결과를 제36도에 나타낸다. 제36도에서 곡선(N)은 본 실시예의 경우를, 곡선(n)은 비교예의 경우를 각각 나타낸다. 도면으로부터 알 수 있는 바와 같이, 실시예의 경우는 뛰어난 내스트레스 마이그레이션 특성을 나타냈다.
더욱이, 본 실시예에 있어서 배선폭을 3.3㎛로 하고, 전류밀도를 5×106A/㎠, 200℃의 조건으로 내일렉트로 마이그레이션 특성의 평가를 행하여 저항 상승의 결과로부터 종래의 Al전극배선의 경우에 비교해서 약 10배의 수명을 갖는 것으로 추정된다.
본 실시예에 있어서 상기 전극배선 대신 Si기판 상의 막두께가 약 8000Å인 SiO2막에 접속홀을 형성한 후, 상기와 마찬가지로 전자선을 조사해서 SiO2막에 차지 포텐셜을 부여해서 Al를 성장시켜 접속홀을 매립해서 형성한 접속층도 상기와 마찬가지의 결과가 확인되었다.
본 실시예의 경우에는 절연층(막)에 자치 포텐셜을 부여한 후, 배선용 금속막을 성막함으로써 특정의 결정방위에 따른 도전성막의 형성이 가능하게 된다.
제34실시예
능동영역이 다수개 설치된 (111)실리콘기판 면상에 트리이소부틸 알루미늄을 원료로한 열 CVD법에 의해 (111)면배향의 단결정 Al막을 4000Å 성막했다. 계속해서 주입 에너지 400KeV, 주입양 1019㎝-2로 하고, 산소를 상기 Al막과 Si기판의 경계면 부근에서 피크를 갖도록 이온 주입법에 의해 주입했다. 또, 이 이온 주입법 주입에 있어서 채널링을 방지하기 위해 입사방향을 8˚로 설정했다.
상기 산소 주입 후, 450℃, 30분간의 열처리를 진공열처리로 중에서 실시한 다음, Al막 표면을 역스퍼터에 따라서 에칭하고, 그 에칭한 면상에서 양을 변화시켜서 Cu, Mg, 혹은 Ti를 스터퍼링에 의해 적층했다. 계속해서, 450℃, 40시간의 열처리를 진공 열처리로 중에서 실시하고, 균질화한 다음 RBS에 의해서 분석한 결과, 상기 Al계 막의 조성은 표 7에 나타낸 것과 같았다.
또, RBS에 의해 채널현상이 확인되어 Al막은 단결정인 것이 확인되고, 더욱이 주입한 산소에 관해서는 Al/Si 경계면부에서 Al2O3및 SiO2가 생성되었다.
[표 7]
상기 산화막에서 실리콘기판과 절연된 Al 단결정 합금막을 상기 제1도에 나타낸 바와 같이 폭 0.5㎛, 배선길이 1m의 전극배선을 만들고, 또 (111)면이 배선 길이방향과 평행으로 되도록 가공했다. 다음에, 상기 전극배선 형성면에 두께 5000Å의 PSG층 및 두께 7500Å의 플라즈마 SiN층을 순차적으로 성막하여 각각 반도체 장치를 구성했다.
상기 구성한 반도체장치에 대해 150℃로 고온 유지시험을 행한 경우, 모두 10,000시간 경과 후의 불량률 발생은 0%이었다. 또, 표7에는 상기 Al 단결정 합극막의 배선가공성(◎ ---유량, ○ ---양호, × ---나쁨) 및 단위길이당의 노치수(개/㎝)를 함께 나타냈다.
상기 각 시료에 있어서는, 가공성을 가미하면
Al-Cu 합금 단결정의 경우, 0.5at%Cu 이하,
Al-Ti 합금 단결정의 경우, 0.1at%Ti 이하,
Al-Mg 합금 단결정의 경우, 0.5at%Mg 이하,
가 각각 바람직하다.
더욱이, 단결정의 합금화에 대해서는 CVD막 성막시에 CVD가스로서 도입하는 방법도 좋고, 또는 이온 주입법에 의해 행해도 좋다. 또, 적층 후 열처리해서 균질화하는 경우, 그 성막은 스퍼터만에 의하지 않고, 전자빔 증착법이나 저항가열 증착법으로 행해도 된다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 따르면, 스트레스 마이그레이션에 대한 내성을 개선, 향상시킨 반도체장치를 제공할 수 있다. 즉, 고밀도로 배선된 전극배선은 스트레스 마이그레이션에 의해 단선 등이 발생하기 어렵도록 결정성 내지 배향성을 교묘히 이용하여 소위 스트레스 마이그레이션에 대한 내성의 향상을 도모할 수 있으므로 고집적으로 신뢰성이 높은 반도체장치로서 기능하게 할 수 있고, 또 그와 같은 반도체장치를 용이하게 제공할 수 있다.

Claims (7)

  1. 소정 면에 서로 전기적으로 이격된 능동영역을 갖춘 반도체기판과, 이 반도체기판에 절연층을 매개로 단층 또는 다층으로 설치되는 전극배선을 구비하고, 상기 단층 또는 다층의 전극배선중 적어도 1층은 복수의 전극배선층이 적층되어 이루어지면서 이 적층되어 있는 상기 전극배선층내의 적어도 1층이 금속단결정으로 이루어지며, 나머지 적층된 전극배선층내의 적어도 1층이 금속다결정으로 이루어진 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 금속단결정의 최조밀면이 전극배선의 길이방향과 평행하게 설치되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 최하층의 전극배선층이 금속단결정으로 형성되어 있는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 최상층의 전극배선층이 금속단결정으로 형성되어 있는 것을 특징으로 하는 반도체장치.
  5. 제3항에 있어서, 최하층의 전극배선층 위에 최하층의 전극배선층의 결정방위와는 다른 결정방위를 갖는 금속단결정으로 이루어진 전극배선층을 형성한 것을 특징으로 하는 반도체장치.
  6. 제3항에 있어서, 최하층의 전극배선층 위에 최하층의 전극배선층과는 다른 종류의 물질을 매개로 제2금속단결정으로 이루어진 전극배선층을 형성한 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 최하층의 전극배선층의 아래에 6방정의 c축의 a축의 비(c/a)가 1.60이상이 결정구조를 갖춘 층을 개재시킨 것을 특징으로 하는 반도체장치.
KR1019950000210A 1989-07-01 1995-01-07 반도체장치 KR950004590B1 (ko)

Applications Claiming Priority (23)

Application Number Priority Date Filing Date Title
JP89-168308 1989-07-01
JP16830889 1989-07-01
JP24793889 1989-09-26
JP89-247944 1989-09-26
JP89-247946 1989-09-26
JP24794689 1989-09-26
JP24794489 1989-09-26
JP89-247938 1989-09-26
JP89-247941 1989-09-26
JP24794189 1989-09-26
JP89-251360 1989-09-27
JP25135889 1989-09-27
JP25135589 1989-09-27
JP89-251355 1989-09-27
JP25136089 1989-09-27
JP89-251361 1989-09-27
JP25136189 1989-09-27
JP25135689 1989-09-27
JP25135789 1989-09-27
JP89-251357 1989-09-27
JP89-251358 1989-09-27
JP89-251356 1989-09-27
KR1019900009894A KR950004589B1 (ko) 1989-07-01 1990-06-30 반도체장치 및 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR950004590B1 true KR950004590B1 (ko) 1995-05-02

Family

ID=27583472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000210A KR950004590B1 (ko) 1989-07-01 1995-01-07 반도체장치

Country Status (1)

Country Link
KR (1) KR950004590B1 (ko)

Similar Documents

Publication Publication Date Title
KR950004589B1 (ko) 반도체장치 및 반도체장치의 제조방법
JP3955386B2 (ja) 半導体装置及びその製造方法
US6339020B1 (en) Method for forming a barrier layer
KR940010520B1 (ko) 반도체장치 및 그 제조방법
KR100425655B1 (ko) 집적회로의금속화층사이의반응을최소화하기위한확산방지삼중층및제조방법
US7545040B2 (en) Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device
US5709958A (en) Electronic parts
US6001461A (en) Electronic parts and manufacturing method thereof
EP0594286A2 (en) Electronic parts with metal wiring and manufacturing method thereof
WO1993013555A1 (en) Semiconductor device
JP3315211B2 (ja) 電子部品
KR950004590B1 (ko) 반도체장치
JP4230713B2 (ja) 電子部品及びその製造方法
JP3330938B2 (ja) アルミニウムと窒化チタンとの間の界面の安定化
CN1619002A (zh) 用于互连的自密封的银合金
KR100360740B1 (ko) 집적 회로용 상호 접속체 및 그 제조 방법
JPH06140401A (ja) 集積回路装置
DE69034174T2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
KR100212007B1 (ko) 반도체 소자의 금속배선 형성방법
JP3329148B2 (ja) 配線形成方法
JP3638678B2 (ja) 配線孔、及び配線孔製造方法
DE69034237T2 (de) Elektrode für Halbleiteranordnung und Verfahren zur Herstellung
JPH02310919A (ja) 半導体装置における配線形成方法
JPH0794508A (ja) 半導体装置およびその製造方法
JPH0637042A (ja) 半導体集積回路装置及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
B901 Examination by re-examination before a trial
G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100428

Year of fee payment: 16

EXPY Expiration of term