以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置を示す概略斜視図である。図1を参照して、本発明の実施の形態1における半導体装置を説明する。図1に示すように、半導体装置10は、基板11と、半導体層12と、オーミック電極13と、配線などの導電膜である第2金属層14とを備えている。
半導体層12は、基板11上に形成されている。半導体層12は、バンドギャップが2.2eV以上のワイドギャップ半導体であることが好ましい。ワイドギャップ半導体は、炭化珪素、窒化ガリウム、窒化アルミニウム、酸化亜鉛、およびダイヤモンドからなる群より選ばれた少なくとも一種の物質よりなることが好ましい。
また、半導体層12は、オーミック電極13と接触する領域で、他の領域よりも不純物濃度が高い高濃度領域12aを含んでいることが好ましい。高濃度領域12aは、不純物濃度が1×1018cm-3以上であることが好ましい。
オーミック電極13は半導体層12(高濃度領域12aを含んでいるときは高濃度領域12a)上に形成されている。オーミック電極13は、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいることが好ましい。
第2金属層14は、オーミック電極13上に形成されている。第2金属層14は、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質よりなることが好ましい。
特に、オーミック電極13は、ニッケルが半導体層12(高濃度領域12aを含んでいるときは高濃度領域12a)と合金化された金属からなり、第2金属層14はタングステンからなることが好ましい。また、オーミック電極13はチタンおよびアルミニウムの少なくとも一方からなる金属が半導体層12(高濃度領域12aを含んでいるときは高濃度領域12a)と合金化された金属からなり、第2金属層14はタングステンからなることが好ましい。
次に、図1〜図6を参照して、本発明の実施の形態1における半導体装置の製造方法を説明する。実施の形態1における半導体装置の製造方法は、リフトオフにより行なう。なお、図2は、本発明の実施の形態1における半導体装置の製造方法を示すフローチャートである。図3は、本発明の実施の形態1における準備工程を示す概略断面図である。図4は、本発明の実施の形態1におけるレジストを形成する工程を示す概略斜視図である。図5は、本発明の実施の形態1における第1および第2金属層形成工程を示す概略斜視図である。図6は、本発明の実施の形態1における除去工程を示す概略斜視図である。
まず、図2および図3に示すように、半導体層12を準備する準備工程(S10)を実施する。準備工程(S10)では、図3に示すように、たとえば、基板11と基板11上に形成された半導体層12とを備える半導体を準備する。なお、半導体層12は、p型であってもn型であってもよい。
具体的には、図3に示すように、準備工程(S10)では、半導体層12において後述する第1金属層16の一部分と接触する領域を、半導体層12における他の領域よりも不純物濃度が高い高濃度領域12aを含んでいる半導体層12を準備することが好ましい。なお、接触する領域(高濃度領域12a)とは、半導体層12において、後述する第1金属層16の下部表面と接触する半導体層12の表面部分を含む領域である。高濃度領域12aは、たとえば半導体層12にイオン注入する方法、または不純物を取り込むようにエピタキシャル成長する方法などにより形成できる。
高濃度領域12aは、不純物濃度が1×1018cm-3以上であることが好ましく、1×1019cm-3以上1×1022cm-3以下であることがより好ましい。高濃度領域12aの不純物濃度を1×1018cm-3以上とすることにより、後述する合金化工程(S60)において、第1金属層が高濃度領域12aと反応して、オーミック電極を形成しやすくなる。1×1019cm-3以上とすることにより、オーミック電極をより形成しやすくなる。一方、1×1022cm-3以下とすることにより、過剰な不純物導入によるオーミック電極の劣化を防ぐことができる。
準備工程(S10)で準備される半導体層12は、バンドギャップが2.2eV以上のワイドギャップ半導体であることが好ましい。ワイドギャップ半導体は、炭化珪素、窒化ガリウム、窒化アルミニウム、酸化亜鉛、およびダイヤモンドからなる群より選ばれた少なくとも一種の物質よりなることが好ましい。
次に、図2および4に示すように、半導体層12上に、開口部15aを有するレジストパターン15を形成するレジスト形成工程(S20)を実施する。レジスト形成工程(S20)では、たとえば半導体層12において後述する第1金属層16の一部分と接触する領域である高濃度領域12a上を開口させたレジストパターン15を、フォトリソグラフィにより形成する。レジストパターン15は特に限定されず、一般公知のフォトレジストを用いることができる。
なお、レジストパターン15の開口部15aは、形成したいオーミック電極の形状にすることが好ましく、たとえば上方から見たときの平面形状が矩形や円形にする。
次に、図2および図5に示すように、半導体層12上に、オーミック電極材料からなる第1金属層16を形成する第1金属層形成工程(S30)を実施する。実施の形態1における第1金属層形成工程(S30)は、レジストパターン15が形成された半導体層12上にオーミック電極材料からなる第1金属層16を形成する。
具体的には、レジストを形成する工程(S20)で形成されたレジストパターン15を利用して、半導体層12上で、かつレジストパターン15の開口部15aに第1金属層16を、たとえば物理蒸着(PVD:Physical Vapor Deposition)や化学蒸着(CVD:Chemical Vapor Deposition)などの蒸着により形成する。なお、第1金属層16の形成方法は特に限定されず、一般公知の方法を採用できる。
第1金属層16は、オーミック電極の材料からなれば特に限定されないが、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質からなることがより好ましい。なお、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいるとは、たとえば、これらの物質との合金を含む。
また、第1金属層16は、複数の層からなっていてもよい。この場合には、半導体層12(高濃度領域12aを含んでいるときは高濃度領域12a)と接触する部分が、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質よりなることがより好ましい。
また、第1金属層16の厚みは、20nm以上1000nm以下が好ましく、50nm以上200nm以下であることがより好ましい。20nm以上とすることによって、後述する合金化工程(S60)で半導体層12と反応したカーボンなどの非金属が凝集して第1金属層16が絶縁化することを防止できる。50nm以上とすることによって、合金化工程(S60)で第1金属層16が絶縁化することをより防止できる。一方、1000nm以下とすることによって、第1金属層16が半導体層12から剥離することを防止できる。200nm以下とすることによって、第1金属層16が半導体層12から剥離することをより防止できる。
第1金属層16がニッケルからなる場合には、第1金属層16の厚みは300nm以下であることが好ましく、30nm以上200nm以下であることがより好ましい。300nm以下とすることによって、第1金属層16を形成するプロセスの安定化を確保することができ、第1金属層16が半導体層12から剥がれることを防止できる。200nm以下とすることによって、第1金属層16の剥がれをより防止できる。一方、30nm以上とすることによって、接触抵抗を向上して、第1金属層16を形成するプロセスの安定化を確保することができる。
また、第1金属層16が、チタンとアルミニウムとが半導体層12上にこの順で積層された積層膜(積層単位は1層以上)である場合には、チタンの厚みは10nm以上500nm以下であることが好ましく、アルミニウムの厚みは100nm以上2000nm以下であることが好ましい。チタンの厚みを10nm以上とすることによって、チタンの有する接触抵抗を低減する効果を有効に発現できる。チタンの厚みを500nm以下とすることによって、ショットキー特性を示しやすいチタンの性質を抑制できるとともに、アルミニウムとの積層効果を有効に発現できる。アルミニウムの厚みを100nm以上とすることによって、チタンとの積層効果を得られやすい。アルミニウムの厚みを2000nm以下とすることによって、アルミニウムとチタンとを合金化する温度はアルミニウムの融点よりも高いため、アルミニウムが溶けて周辺に流れて配線間短絡してしまうことを防止できる。
次に、第1金属層16上に、第2金属層14を形成する第2金属層形成工程(S40)を実施する。第2金属層14において第1金属層16と接触する部分は、後述する合金化工程(S60)での加熱温度より融点が高く、かつ第2金属層形成工程(S40)と合金化工程(S60)とを実施する環境下で反応しない金属からなる。また、第2金属層14において第1金属層16と接触する部分の融点は、オーミック材料の融点よりが高いものが好ましい。第2金属層形成工程(S40)により形成される第2金属層14は、配線などの導電膜である。
実施の形態1における第2金属層形成工程(S40)は、セルフアライン(self-aligned:自己整合)により、第2金属層14を形成する。
具体的には、レジストを形成する工程(S20)で形成されたレジストパターン15を利用して、第1金属層16上で、かつレジストパターン15の開口部15aに第2金属層14を、たとえば物理蒸着(PVD:Physical Vapor Deposition)や化学蒸着(CVD:Chemical Vapor Deposition)などの蒸着により形成する。なお、第2金属層14の形成方法は特に限定されず、一般公知の方法を採用できる。
第2金属層14において第1金属層16と接触する部分は、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質を含んでいることが好ましく、これらの物質からよりなることがより好ましい。なお、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質を含んでいるとは、たとえば、これらの物質との合金を含む。
また、第2金属層14は、複数の層(積層膜)からなっていてもよい。この場合には、第2金属層14において第1金属層16と接触している部分の材料が、第2金属層形成工程(S40)と合金化工程(S60)とを実施する環境下で第1金属層16と反応しない金属からなっていれば特に限定されない。すなわち、第2金属層14において第1金属層16と接触していない部分の材料は、第2金属層形成工程(S40)と合金化工程(S60)とを実施する環境下で第1金属層16と反応しない金属からなってもよいし、反応する金属からなってもよい。第2金属層14において第1金属層16と接触している部分は、第1金属層16との反応防止層の役割りを担っている。
また、第2金属層14の厚みは、厚い程好ましく、たとえば100nm以上であることが好ましい。100nm以上とすることによって、第2金属層14に電流を流しやすい。なお、第2金属層14がニッケルからなる場合には厚く形成することが難しいので、複数層にして厚みを100nm以上とすることが好ましい。また、オーミック電極がゲート電極である場合には、第2金属層14の厚みは、100nm以下であっても好ましい。
第2金属層14において第1金属層16と接触している部分の材料がタングステン、モリブデン、またはタンタルである場合には、タングステン、モリブデン、またはタンタルの厚みは50nm以上5μm以下であることが好ましい。50nm以上とすることによって、第2金属層14の厚みの制御性、および後述する除去工程(S50)での加工性などの半導体装置を形成するための安定性が向上する。タングステンの厚みが大きいほど抵抗が下がるので好ましいが、5μm以下とすることよって、半導体層12との応力を低減して反りを低減できる。また、タングステン、モリブデン、およびタンタルのうち、タングステンは最も抵抗率が低いため、タングステンを上記厚みにすることがより好ましい。
特に、第1金属層形成工程(S30)でニッケルからなる第1金属層16を形成し、かつ第2金属層形成工程(S40)で第2金属層14において第1金属層16と接触する部分はタングステンからなる第2金属層14を形成することが好ましい。ニッケルからなる第1金属層16は、半導体層12がn型およびp型のいずれであってもオーミック電極となり、特にn型で良好なオーミック特性を示す。タングステンからなる第2金属層14において第1金属層16と接触する部分は、低い抵抗率を示す。第1および第2金属層16,14を上記組み合わせにすることによって、第1および第2金属層16,14のそれぞれの特性を引き出すことができる。なお、第2金属層14は、ニッケルからなる第1金属層16の特性をより引き出すことができるため、タングステンからなることがより好ましい。
また、第1金属層形成工程(S30)でチタンおよびアルミニウムの少なくとも一方からなる第1金属層16を形成し、かつ第2金属層形成工程(S40)で第2金属層16において第1金属層16と接触する部分はタングステンからなる第2金属層16を形成することが特に好ましい。チタンおよびアルミニウムの少なくとも一方からなる第1金属層16は、半導体層12がp型で良好なオーミック特性を示す。タングステンからなる第2金属層14において第1金属層16と接触する部分は、低い抵抗率を示す。第1および第2金属層16,14を上記組み合わせにすることによって、第1および第2金属層16,14のそれぞれの特性を引き出すことができる。なお、第1金属層16は、半導体層12がp型でより良好なオーミック特性を示すため、チタンとアルミニウムとが半導体層12上にこの順で積層された積層膜であることがより好ましい。また、第2金属層14は、チタンとアルミニウムからなる第1金属層16の特性をより引き出すことができるため、タングステンからなることがより好ましい。
次に、図2および図6に示すように、第1および第2金属層16,14の一部分を半導体層12上に残存させる一方、他の部分を半導体層12上から除去する除去工程(S50)を実施する。実施の形態1における除去工程(S50)では、レジストパターン15を除去することにより、開口部15aにおいて第1および第2金属層16,14の一部分を半導体層12上に残存させる。なお、第1金属層16の一部分とは、合金化工程を実施した後に、オーミック電極として作用する部分を意味する。また、第2金属層14の一部分とは、第1および第2金属層16,14の積層構造のうち、第1金属層16の一部分の上に形成された部分を意味する。第1および第2金属層16,14の一部分の形状は、たとえば上方から見たときの平面形状が矩形や円形とする。
具体的には、レジストパターン15を、たとえば有機溶剤や剥離液などを用いてエッチングにより除去する。これにより、レジストパターン15上に形成された第1および第2金属層16,14(他の部分)を除去できる。このようなリフトオフにより、図6に示すように、半導体層12上に第1金属層16が形成され、第1金属層16上に第2金属層14が形成される。
次に、第1金属層16の一部分を半導体層12と合金化する合金化工程(S60)を実施する。合金化工程(S60)により、除去工程(S50)で残存された第1金属層16の一部分は、半導体層12と反応してオーミック電極に形成でき、第2金属層14は変化しないため、配線などの導電膜に形成できる。
具体的には、第1金属層14をオーミック電極に形成できる温度であって、第2金属層14の融点未満の温度で、熱処理を行なう。たとえば第1金属層16がニッケル、チタン、およびアルミニウムからなる群より選ばれた少なくとも一種の物質よりなる場合には、900℃以上1100℃以下で熱処理を行なうことが好ましい。900℃以上とすることによって、ショットキー電極にならずにオーミック電極を形成できる。1100℃以下とすることによって、第1金属層14をオーミック電極に形成する反応以外の反応の進行を抑制できる。
たとえば、半導体層12がSiCからなる場合には、第1金属層16のシリサイドを行なう。すなわち、半導体層12のシリコンと、第1金属層16の金属とを化合させて金属ケイ素にする。
合金化工程(S60)を実施することによって、図1に示すように、第1金属層16を反応させてなるオーミック電極13にすることができる。
以上の工程(S10〜S60)を実施することによって、図1に示す半導体装置10を製造できる。
以上説明したように、本発明の実施の形態1における半導体装置10の製造方法によれば、半導体層12を準備する準備工程(S10)と、半導体層12上に、オーミック電極材料からなる第1金属層16を形成する第1金属層形成工程(S30)と、第1金属層16上に、第2金属層14を形成する第2金属層形成工程(S40)と、第1および第2金属層16,14の一部分を半導体層12上に残存させる一方、他の部分を半導体層12上から除去する除去工程(S50)と、除去工程(S50)後に、第1金属層14の一部分を半導体層12と合金化する合金化工程(S60)とを備え、第2金属層14において第1金属層16と接触する部分は、合金化工程(S60)での加熱温度より融点が高く、かつ第2金属層形成工程(S40)と合金化工程(S60)とを実施する環境下で第1金属層16と反応しない金属からなる。
実施の形態1における半導体装置10の製造方法では、第2金属層形成工程(S40)で第1金属層16上に第2金属層14を形成した後に、合金化工程(S60)を実施している。そのため、セルフアラインにより、第1金属層16を形成した後に第2金属層14を形成できる。すなわち、第1金属層16を形成するために形成したレジストパターン15を流用して、第2金属層14を形成する。これにより、第1および第2金属層16,14(オーミック電極13および配線などの導電膜となる第2金属層14)を形成するために、従来では少なくとも2度フォトリソグラフィを実施する必要があったが、実施の形態1では1度のフォトリソグラフィにより形成できる。また、第2金属層14において第1金属層16と接触する部分を、合金化工程(S60)での加熱温度より融点が高い金属を用いることによって、合金化工程(S60)で第1金属層16をオーミック電極にできるとともに、第2金属層14は変化しないため、第2金属層14を配線などの導電膜にできる。したがって、半導体装置10のオーミック電極13および該オーミック電極13上に配置される導電膜を容易に形成することができる。
また、従来は、オーミック電極を形成するためのフォトリソグラフィと、第2金属層を形成するためのフォトリソグラフィとを実施していたため、図24に示すように、オーミック電極206と配線209との間に位置ずれが生じていた。しかし、実施の形態1では、第1金属層16と第2金属層14とをセルフアラインで形成できる。そのため、第1金属層形成工程(S30)で既に形成されたレジストパターン15を第2金属層形成工程(S40)で流用するため、レジストパターンの位置合わせをせずに第2金属層形成工程(S40)を実施できる。そのため、第2金属層形成工程(S40)において、レジストパターン15の精度を向上できる。したがって、オーミック電極13および配線などの導電膜(第2金属層14)の微細化に有利である。
さらに、オーミック電極13が酸化されやすい場合には、第2金属層14の材料として第1金属層16よりも酸化されにくい材料を選択することによって、第2金属層14が酸化防止層の役割りを担う。そのため、従来、図21に示すようにオーミック電極206に酸化された層207が形成されていたのに対し、実施の形態1では、オーミック電極13の酸化を防ぐことができる。したがって、実施の形態1では、オーミック特性を向上できるオーミック電極13を形成できる。
上記半導体装置10の製造方法において好ましくは、半導体層12において第1金属層14の部分と接触する高濃度領域12aの不純物濃度が1×1018cm-3以上である。これにより、合金化工程(S60)において、第1金属層16が高濃度領域12aと反応しやすくなり、オーミック電極13を形成しやすくなる。
上記半導体装置10の製造方法において好ましくは、第1金属層16は、ニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質を含んでいる。これらの物質は、合金化される温度が低いので、合金化工程(S60)を容易に実施できる。また、これらの物質は、オーミック抵抗が小さいので、オーミック電極として優れた特性を有する半導体装置10を製造できる。
上記半導体装置10の製造方法において好ましくは、第2金属層14において第1金属層14と接触する部分は、タングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質を含んでいる。これらの物質は融点が高いので、合金化工程(S60)を実施できる温度範囲が広いので、合金化工程(S60)を容易に実施できる。また、これらの物質は、抵抗が小さいので、配線などの導電膜として優れた特性を有する半導体装置10を製造できる。
上記半導体装置10の製造方法において好ましくは、第1金属層16はニッケルからなり、第2金属層14において第1金属層16と接触する部分はタングステンからなる。ニッケルからなる第1金属層16は、特にn型の半導体層12上で高いオーミック特性を有する。タングステンからなる第2金属層14は、抵抗率が非常に低い。そのため、第1金属層16はニッケルからなり、第2金属層14はタングステンからなると、非常に高いオーミック特性および非常に低い抵抗を有する導電膜を含む半導体装置10を製造できる。
上記半導体装置10の製造方法において好ましくは、第1金属層16はチタンおよびアルミニウムの少なくとも一方からなり、第2金属層14において第1金属層16と接触する部分はタングステンからなる。チタンおよびアルミニウムの少なくとも一方からなる第1金属層16は、特にp型の半導体層12上で高いオーミック特性を有する。タングステンからなる第2金属層14は、抵抗率が非常に低い。そのため、第1金属層16はチタンおよびアルミニウムの少なくとも一方からなり、第2金属層14はタングステンからなると、非常に高いオーミック特性および非常に低い抵抗を有する導電膜を含む半導体装置10を製造できる。
なお、第1金属層16は、チタンおよびアルミニウムが、この順で半導体層12上に形成される積層膜であることがより好ましい。この場合には、さらにオーミック特性を向上できる。
上記半導体装置10の製造方法において好ましくは、半導体層12は、バンドギャップが2.2eV以上のワイドギャップ半導体である。これにより、高耐圧低損失の半導体装置を製造できる。
(実施の形態2)
本発明の実施の形態2における半導体装置は、図1に示す実施の形態1における半導体装置10と同様である。
次に、図1、図2、図6〜図9を参照して、本発明の実施の形態2における半導体装置の製造方法について説明する。実施の形態2における半導体装置の製造方法は、エッチングにより行なう。なお、図7は、本発明の実施の形態2における半導体装置の製造方法を示すフローチャートである。図8は、本発明の実施の形態2における第1および第2金属層形成工程を示す概略断面図である。図9は、本発明の実施の形態2におけるレジストを形成する工程を示す概略断面図である。図10は、本発明の実施の形態2における除去工程を示す概略断面図である。
まず、図3および図7に示すように、半導体層12を準備する準備工程(S10)を実施する。準備工程(S10)は、実施の形態1と同様であるので、その説明は繰り返さない。
次に、図7および図8に示すように、半導体層12上に、オーミック電極材料からなる第1金属層16を形成する第1金属層形成工程(S30)を実施する。実施の形態2における第1金属層形成工程(S30)は、半導体層12の表面全体の上に第1金属層16を形成する点においてのみ、実施の形態1における第1金属層形成工程(S30)と異なる。
次に、図7および図8に示すように、第1金属層16上に、第2金属層14を形成する第2金属層形成工程(S40)を実施する。実施の形態2における第2金属層形成工程(S40)は、半導体層12の表面全体の上に形成された第1金属層16の表面全体の上に第2金属層を形成する点においてのみ、実施の形態2における第2金属層形成工程(S40)と異なる。
次に、第2金属層14上に、開口部15bを有するレジストパターン15を形成するレジスト形成工程(S20)を実施する。レジスト形成工程(S20)では、半導体層12上の第2金属層14上にレジストパターン15を形成する点、および第1金属層14においてオーミック電極となるべき領域以外の領域上を開口させたレジストパターン15を形成する点においてのみ、実施の形態1におけるレジスト形成工程(S20)と異なる。
次に、図6、図7、および図10に示すように、および第1および第2金属層16,14の一部分を半導体層12上に残存させる一方、他の部分を半導体層12上から除去する除去工程(S50)を実施する。除去工程(S50)では、図10に示すように、レジストパターン15に覆われていない第1および第2金属層16,14の他の部分をエッチングにより除去する。そして、レジストパターン15を除去する。これにより、図6に示すように、半導体層12(高濃度領域12aを含んでいるときは高濃度領域12a)上に第1金属層16を形成でき、第1金属層16上に第2金属層14を形成さすることができる。
次に、第1金属層16の一部分を半導体層12と合金化する合金化工程(S60)を実施する。実施の形態2における合金化工程(S60)は、実施の形態1における合金化工程(S60)と同様であるので、その説明は繰り返さない。
以上の工程(S10〜S60)を実施することによって、図1に示す実施の形態2における半導体装置10を製造できる。
以上説明したように、本発明の実施の形態2における半導体装置10の製造方法によれば、エッチングにより第1金属層16および第2金属層14を連続して形成している。そのため、リフトオフで第1金属層16および第2金属層14を連続して形成する実施の形態1と同様に、半導体装置のオーミック電極および該オーミック電極上に配置される導電膜を容易に形成することができるとともに、高いオーミック特性および導電膜の低抵抗を維持する半導体装置を製造できる。
(実施の形態3)
図11を参照して、本発明の実施の形態3における半導体装置を説明する。図11に示すように、実施の形態3における半導体装置100は、RESURF型接合電界効果トランジスタ(JFET)である。なお、図11は、本発明の実施の形態3における半導体装置を示す概略斜視図である。
具体的には、半導体装置100は、基板101と、p型半導体層102と、n型半導体層103と、p型半導体層104と、n型高濃度領域121,122と、p型高濃度領域123,124と、オーミック電極131〜134と、下部配線としての第2金属層141〜144と、上部配線151,154と、絶縁膜160とを備えている。
基板101は、たとえばSiCからなる。p型半導体層102は、基板101上に形成され、たとえばp型SiCからなる。n型半導体層103は、p型半導体層102上に形成され、たとえばn型SiCからなる。p型半導体層104は、n型半導体層103上に形成され、たとえばp型SiCからなる。また、p型半導体層104およびn型半導体層103の一部は、メサ110が形成されている。実施の形態3では、電流通路となるn型半導体層103をp型半導体層102,104で挟み込んだダブルRESURF構造としている。
n型高濃度領域121,122は、p型半導体層104およびn型半導体層103の一部にn型不純物を他の領域よりも高濃度に注入されてなる。p型高濃度領域123は、n型半導体層103およびp型半導体層102の一部に、p型高濃度領域124は、p型半導体層104およびn型半導体層103の一部にp型不純物を他の領域よりも高濃度に注入されてなる。半導体装置100の表面の一方から他方にかけて、n型高濃度領域121、p型高濃度領域122、n型高濃度領域123、およびp型高濃度領域124が、この順に形成されている。
オーミック電極131〜134は、それぞれp型高濃度領域121、n型高濃度領域122、p型高濃度領域123、およびn型高濃度領域124上に形成されている。オーミック電極131〜134は、たとえばニッケル、チタン、アルミニウム、白金、パラジウム、および珪素からなる群より選ばれた少なくとも一種の物質が合金化されてなる。
第2金属層141〜144は、オーミック電極131〜134上にそれぞれ形成されている。第2金属層141〜144は、たとえばタングステン、モリブデン、およびタンタルからなる群より選ばれた少なくとも一種の物質よりなる。第2金属層143は、ゲート配線の役割りを担う。
上部配線151は、第2金属層141,142上に形成され、ソース配線の役割りを担う。上部配線154は、第2金属層144上に形成され、ドレイン配線の役割りを担う。上部配線151,154は、たとえば他の半導体装置(図示せず)を電気的に並列接続するための部材である。
絶縁膜160は、層間絶縁膜として、メサ110、p型半導体層104、オーミック電極131〜134、第2金属層141〜144、および上部配線151,154の一部を覆うように形成されている。
次に、図2および図11〜図16を参照して、本発明の実施の形態3における半導体装置の製造方法を説明する。実施の形態3における半導体装置100の製造方法は、実施の形態1と同様にリフトオフにより行なう。なお、図12は、本発明の実施の形態3における準備工程を示す概略斜視図である。図13は、本発明の実施の形態3におけるn型およびp型高濃度層を形成した半導体層を示す概略斜視図である。図14は、本発明の実施の形態3における第1および第2金属層形成工程を示す概略斜視図である。図15は、本発明の実施の形態3における合金化工程を示す概略斜視図である。図16は、本発明の実施の形態3における絶縁膜を形成する工程を示す概略斜視図である。
まず、図2、図12および13に示すように、半導体層を準備する準備工程(S10)を実施する。実施の形態3における準備工程(S10)では、まず、図12に示すように、たとえばSiCからなる基板101上に、たとえばSiCからなるp型半導体層102をCVD法によりエピタキシャル成長させる。そして、p型半導体層102上にたとえばSiCからなるn型半導体層103をCVD法によりエピタキシャル成長させる。そして、n型半導体層103上にたとえばSiCからなるp型半導体層104をCVD法により成長させる。そして、不純物のドーピングには、n型として窒素を、p型不純物としてジボラン(B2H6)やトリメチルアルミニウム(TMA)を用いる。そして、p型半導体層104およびn型半導体層103の一部に、メサ110を形成する。
そして、図13に示すように、ソースおよびドレインのオーミック電極となるべき部分と接触する領域に、n型の不純物密度を選択的に高めた領域を形成する。具体的には、たとえば、加速されたイオンを阻止する膜を半導体層前面に形成し、不純物導入を行なう領域の部分をエッチングにより開口する。そして、数百kVの電圧でリンや窒素のイオンを加速して注入する。これにより、n型高濃度領域121,122を形成できる。
そして、チャネルとそれを制御するゲートのオーミック電極となるべき部分と接触する領域に、p型の不純物密度を選択的に高めた領域を形成する。具体的には、たとえば、数百kVの電圧でアルミニウムやホウ素のイオンを加速して注入する。これにより、p型高濃度領域123,124を形成できる。
なお、n型高濃度領域121,122およびp型高濃度領域123,124に、たとえばアルゴン雰囲気中で1700℃程度に加熱して、活性化アニールを施すことが好ましい。
次に、半導体層12上に、開口部を有するレジストパターンを形成するレジスト形成工程(S20)を実施する。レジスト形成工程(S20)は、実施の形態1と同様であるので、その説明は繰り返さない。
次に、図14を参照して、n型半導体層103またはp型半導体層104上に、オーミック電極材料からなる第1金属層171〜174を形成する第1金属層形成工程(S30)を実施する。実施の形態3における第1金属層形成工程(S30)は、n型およびp型高濃度領域121〜124上に第1金属層171〜174を形成する点を除き、実施の形態1における第1金属層形成工程(S30)と同様である。なお、第1金属層171〜174は、たとえばニッケルからなっており、厚みはたとえば100nmである。
次に、図14を参照して、第1金属層171〜174上に、第2金属層141〜144を形成する第2金属層形成工程(S40)を実施する。第2金属層形成工程(S40)は、実施の形態1と同様であるので、その説明は繰り返さない。なお、第2金属層141〜144は、たとえばタンタルからなっており、厚みはたとえば100nmである。
次に、図14に示すように、第1および第2金属層171〜174,141〜144の一部分をn型半導体層103またはp型半導体層104上に残存させる一方、他の部分をn型半導体層103またはp型半導体層104上から除去する除去工程(S50)を実施する。除去工程(S50)は、実施の形態1と同様であるので、その説明は繰り返さない。
次に、図15に示すように、第1金属層171〜174の一部分をn型半導体層103またはp型半導体層104と合金化する合金化工程(S60)を実施する。実施の形態3における合金化工程(S60)は、n型半導体層103またはp型半導体層104のうち、n型高濃度領域121,122およびp型高濃度領域123,124と、第1金属層171〜174とを合金化している点を除き、実施の形態1における合金化工程(S60)と同様である。実施の形態3における合金化工程(S60)は、たとえば1000℃で合金化を行なう。これにより、第1金属層171〜174は、オーミック電極131〜134になる。
次に、図16に示すように、絶縁膜160を形成する絶縁膜形成工程を実施する。絶縁膜形成工程では、たとえば層間絶縁膜として、二酸化ケイ素(SiO2)からなる絶縁膜160を、たとえばCVD法により形成する。
次に、図11に示すように、上部配線151,154を形成する。上部配線151,154は、たとえば蒸着などの方法により形成できる。
以上の工程(S10〜S60)を実施することにより、図11に示す実施の形態3の半導体装置100を製造できる。
以上説明したように、実施の形態3における半導体装置100の製造方法によれば、半導体装置100のオーミック電極131〜134および該オーミック電極131〜134上に配置される導電膜(第2金属層141〜144,上部配線151,154)を容易に形成することができるとともに、高いオーミック特性および導電膜(第2金属層141〜144,上部配線151,154)の低抵抗を維持する半導体装置を製造できる。そのため、SiCなどの半導体層の特性を最大限に生かした高耐圧で低損失のRESURF型接合電界効果トランジスタを、容易に製造できる。
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
10,100 半導体装置、11,101 基板、12 半導体層、12a 高濃度領域、13,131 オーミック電極、14,141〜144 第2金属層、15 レジストパターン、15a,15b 開口部、16,171〜174 第1金属層、102,104 p型半導体層、103 n型半導体層、110 メサ、121,122 n型高濃度領域、123,124 p型高濃度領域、151,154 上部配線、160 絶縁膜。