CN117393680B - 一种倒装发光二极管芯片及其制备方法 - Google Patents
一种倒装发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN117393680B CN117393680B CN202311695378.3A CN202311695378A CN117393680B CN 117393680 B CN117393680 B CN 117393680B CN 202311695378 A CN202311695378 A CN 202311695378A CN 117393680 B CN117393680 B CN 117393680B
- Authority
- CN
- China
- Prior art keywords
- layer
- reflector
- metal
- negative photoresist
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010410 layer Substances 0.000 claims abstract description 378
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 19
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 70
- 238000005566 electron beam evaporation Methods 0.000 claims description 17
- 238000001704 evaporation Methods 0.000 claims description 10
- 230000001154 acute effect Effects 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000010894 electron beam technology Methods 0.000 abstract description 7
- 238000005019 vapor deposition process Methods 0.000 abstract description 7
- 238000007740 vapor deposition Methods 0.000 abstract description 4
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000004528 spin coating Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 230000009429 distress Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体器件领域，尤其涉及一种倒装发光二极管芯片及其制备方法，该倒装发光二极管芯片包括衬底以及在所述衬底上依次设置的外延层、连接层、绝缘层和焊盘层。通过先进行匀胶、曝光、显影形成一两端梯形开口，然后利用第一电子束蒸镀工艺蒸镀反射镜层金属，接着进行第二次显影，然后利用第二电子束蒸镀工艺蒸镀反射镜保护层金属，然后利用金属剥离工艺同时去除掉不需要的反射镜金属和反射镜保护层金属，由此只需要光刻一次，金属剥离一次，且通过反射镜保护层对反射镜层进行包覆，由此可防止剥离不需要的反射镜层时造成需要留在底材上的反射镜层也被剥离掉。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种倒装发光二极管芯片及其制备方法。
背景技术
近年来发光二极管芯片工艺在快速发展，被广泛的应用于通用照明、特种照明、直显显示屏、背光显示屏、车灯等各个领,倒装发光二极管芯片更是具有耐大电流冲击、可靠性高、光效高等优点，
现有的倒装发光二极管的方法为先进行反射镜的光刻既匀胶、曝光、显影形成一光刻胶开口，然后利用电子束蒸镀工艺蒸镀上反射镜金属，然后利用金属剥离工艺去除掉不需要的反射镜金属，然后去除光刻胶，接着进行反射镜保护层光刻，既再次匀胶、曝光、显影形成一比反射镜面积大的光刻胶开口，然后利用电子束蒸镀工艺蒸镀反射镜保护层金属，然后再次利用金属剥离工艺去除掉不需要的反射镜保护金属，便得到了反射镜层及反射镜保护层，
可见现有技术中需要经过两次光刻及两次金属剥离，一般的反射镜底层金属为Ag金属，由于Ag金属与底层材料粘附性较差，所以金属反射镜层金属剥离的时候容易将需要留在底层材料上的发射镜金属也剥离掉，造成发光二极管芯片良率降低。
发明内容
基于此，本发明的目的是提供一种需要留在底材上的反射镜层不易被剥离掉的倒装发光二极管芯片及其制备方法。
一种倒装发光二极管芯片，包括衬底以及在所述衬底上依次设置的外延层、连接层、绝缘层和焊盘层，所述连接层包括设置在所述外延层上的反射镜层以及在所述反射镜层与所述外延层上设置的反射镜保护层，所述反射镜保护层将所述反射镜层完全包覆，所述外延层上设有贯穿孔，所述贯穿孔内设有电极层，所述绝缘层上开设有多个通孔，所述焊盘层通过所述通孔与所述反射镜保护层和电极层电性连接；
所述反射镜保护层由靠近所述反射镜层的第一子层和背离所述反射镜层的第二子层组成，所述第一子层包括周期性依次层叠的第一金属层及第二金属层，所述第二子层包括周期性依次层叠的第三金属层及第二金属层，所述第一子层单个周期中第一金属层与第二金属层的厚度比例从靠近所述反射镜层到背离所述反射镜层线性降低，所述第二子层单个周期中第三金属层与第二金属层的厚度比例从靠近所述反射镜层到背离所述反射镜层线性降低。
进一步的，所述第一金属层为Al，所述第二金属层为Ti，所述第三金属层为Ni；所述第一子层的每个周期中第一金属层与第二金属层的厚度比例介于5:1-3:1，所述第二子层的每个周期中第三金属层与第二金属层的厚度比例介于0.2:1-1:1。
进一步的，所述第一子层的周期为3~5，所述第二子层的周期为3~5。
进一步的，所述反射镜层包括依次层叠于所述外延层上的Ag层、Ni层及Ti层。
进一步的，所述外延层包括在所述衬底上依次设置的N型半导体层、有源发光层和P型半导体层，所述反射镜层设置在部分所述P型半导体层背离所述有源发光层的一面上，依次贯穿所述P型半导体层和有源发光层至所述N型半导体层形成所述贯穿孔，位于所述贯穿孔上的所述N型半导体层作为N型半导体层导电台阶，所述电极层与所述N型半导体层导电台阶连接；
所述焊盘层包括通过所述通孔与所述反射镜保护层电性连接的P型焊盘以及通过另一所述通孔与所述电极层电性连接的N型焊盘。
进一步的，所述电极层包括Cr、Ni、Al、Ti、Au金属中的一种或多种；所述P型焊盘和所述N型焊盘包括Cr、Ni、Al、Ti、Au金属中的一种或多种。
一种倒装发光二极管芯片的制备方法，用于制备上述的倒装发光二极管芯片，所述倒装发光二极管芯片的制备方法包括以下步骤：
S1：提供一衬底，在所述衬底上沉积所述外延层；
S2：在所述外延层表面涂布第一负性光刻胶，接着在所述第一负性光刻胶表面涂布第二负性光刻胶，接着去除掉部分的所述第一负性光刻胶和所述第二负性光刻胶，形成两端梯形开口；
S3：利用第一电子束蒸镀工艺在所述两端梯形开口内及所述外延层上蒸镀所述反射镜层；
S4：去除掉部分所述两端梯形开口的侧壁，使得所述第一负性光刻胶的侧壁距离所述反射镜层侧壁之间形成一间隙；
S5：利用第二电子束蒸镀工艺在所述两端梯形开口内的所述反射镜层上和所述间隙内蒸镀所述反射镜保护层，使所述反射镜保护层对所述反射镜层实现完全包覆；
S6：去除掉剩余的所述第一负性光刻胶和第二负性光刻胶，便在所述外延层上制备了所述反射镜层和所述反射镜保护层；
S7：去除掉部分所述外延层形成所述贯穿孔；
S8：在所述外延层上蒸镀电极层，所述电极层位于所述贯穿孔内；
S9：在所述反射镜保护层、N型电极和外延层上沉积所述绝缘层，接着去除掉部分绝缘层形成置于所述反射镜保护层和置于所述N型电极之上的绝缘层通孔；
S10：在部分所述绝缘层上和所述绝缘层通孔内蒸镀P型焊盘和N型焊盘，使所述P型焊盘与所述反射镜保护层形成电性连接，所述P型焊盘与所述N型电极形成电性连接。
进一步的，所述第一负性光刻胶粘度小于所述第二负性光刻胶粘度，所述第一负性光刻胶显影速率大于第二负性光刻胶显影速率；
所述第一电子束蒸镀过程中镀锅与金属靶材所在平面所夹锐角角度为γ，所述第二电子束蒸镀过程中镀锅与金属靶材所在平面所夹锐角角度为θ，其中，θ＞γ。
进一步的，所述第一负性光刻胶的梯形开口的侧壁与外延层所在平边夹角为β，所述第二负性光刻胶的梯形开口的侧壁与外延层所在平边夹角为α，其中，α＞β。
进一步的，所述间隙长度为1μm -3μm。
本发明通过先进行匀胶、曝光、显影形成一两端梯形开口，然后利用第一电子束蒸镀工艺蒸镀反射镜层金属，接着进行第二次显影，然后利用第二电子束蒸镀工艺蒸镀反射镜保护层金属，然后利用金属剥离工艺同时去除掉不需要的反射镜金属和反射镜保护层金属，由此本发明只需要光刻一次，金属剥离一次，且本发明通过先制备负应力的反射镜保护层对反射镜层进行包覆，然后同时剥离不需要的反射镜层金属和反射镜保护层金属，由此可防止剥离不需要的反射镜层时造成需要留在底材上的反射镜层也被剥离掉，达到良率提高的效果。
附图说明
图1为本发明衬底和外延层的立体结构示意图。
图2为本发明第一负性光刻胶和第二负性光刻胶的立体结构示意图。
图3为本发明反射镜层的立体结构示意图。
图4为本发明间隙的立体结构示意图。
图5为本发明反射镜保护层的立体结构示意图。
图6为本发明防漏机构的第一种立体结构示意图。
图7为本发明去除第一负性光刻胶和第二负性光刻胶的立体结构示意图。
图8为本发明形成贯穿孔的立体结构示意图。
图9为本发明电极层的立体结构示意图。
图10为本发明P型焊盘和N型焊盘的立体结构示意图。
主要元件符号说明：
10-衬底，111-N型半导体层、112-有源发光层、113-P型半导体层，121-第一负性光刻胶，122-第二负性光刻胶，131-反射镜层，132-反射镜保护层，114-N型半导体层导电台阶，133-电极层，14-绝缘层，151-P型焊盘，152-N型焊盘。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
一种倒装发光二极管芯片，如图10所示，包括衬底10以及在所述衬底10上依次设置的外延层、连接层、绝缘层14和焊盘层，所述外延层与所述连接层上设置的所述绝缘层14，所述绝缘层14上开设有两个通孔，所述焊盘层通过所述通孔与所述连接层电性连接。
其中，连接层与外延层电性连接，焊盘层通过连接层与外延层电性连接，且通过焊盘层一部分漏在外面可方便焊盘与LED支架电性连接，由此使该倒装发光二极管芯片方便安装，且通过绝缘层14可对外延层、连接层和焊盘层进行保护，可防止芯片造成短路也可便于人们在将芯片安装到LED支架上时，别的金属材料不会直接与外延层或者连接层接触造成该倒装发光二极管芯片损坏。
所述外延层包括在所述衬底10上利用MOCVD工艺依次生长的N型半导体层111、有源发光层112和P型半导体层113，依次贯穿所述P型半导体层113和有源发光层112至所述N型半导体层111形成贯穿孔，位于所述贯穿孔上的N型半导体层111作为N型半导体层导电台阶114。
其中，利用电感耦合等离子体刻蚀工艺去除掉部分P型半导体层113和有源发光层112形成贯穿孔，通过此贯穿孔可方便连接层与N型半导体层111电性连接。
所述连接层包括利用电子束蒸镀工艺在所述P型半导体层上蒸镀的反射镜层131以及在所述反射镜层131与所述P型半导体层上利用电子束蒸镀工艺蒸镀的反射镜保护层132，所述反射镜保护层132将所述反射镜层131完全包覆，所述N型半导体层导电台阶114上利用电子束蒸镀工艺蒸镀有电极层133，所述焊盘层包括通过所述通孔与所述反射镜保护层132电性连接的P型焊盘151以及通过另一所述通孔与所述电极层133电性连接的N型焊盘152，所述反射镜保护层132由靠近所述反射镜层131的第一子层和背离所述反射镜层131的第二子层组成，所述第一子层由Al/Ti金属组成，所述第二子层由Ni/Ti金属组成。
其中，电极层133由Cr、Ni、Al、Ti、Au金属中的一种或多种组成，P型焊盘151和N型焊盘152由Cr、Ni、Al、Ti、Au金属中的一种或多种组成，且反射镜保护层132将反射镜层131完全包覆可使反射镜层131不易从P型半导体层113上脱落，且通过反射镜保护层132和反射镜层131可便于P型焊盘151与P型半导体层113电性连接，通过电极层133可便于N型焊盘152与N型半导体层111电性连接。
所述第一子层由3-5组Al/Ti金属叠层组成，其中每一组叠层中Al与Ti的厚度比例介于5:1-3:1，所述第一子层从靠近所述反射镜层131到背离所述反射镜层131的方向Al与Ti的厚度比例呈线性降低，所述第二子层由3-5组Ni/Ti金属叠层组成，其中每一组叠层中Ni与Ti的厚度比例介于0.2:1-1:1，所述第二子层从靠近所述反射镜层131到背离所述反射镜层131的Ni与Ti的厚度比例呈线性降低，所述绝缘层14的材质是SiO2，所述反射镜层131由Ag/Ni/Ti金属组成，所述电极层133由Cr、Ni、Al、Ti、Au金属中的一种或多种组成。
其中，通过上述设置可得到负应力的反射镜保护层132，具体的，反射镜保护层132将对反射镜层131产生向下的力，可有效避免在加工过程中反射镜层131从P型半导体层113上脱落。
一种倒装发光二极管芯片的制备方法，所述倒装发光二极管芯片的制备方法包括以下步骤：
步骤一：如图1所示，首先提供一衬底10，然后在所述衬底10上利用MOCVD工艺在依次生长N型半导体层、有源发光层、P型半导体层，三者共同构成外延层；
步骤二：如图2所示，接着在所述P型半导体层表面涂布第一负性光刻胶121，接着在所述第一负性光刻胶121表面涂布第二负性光刻胶122，所述第一负性光刻胶121粘度小于所述第二负性光刻胶122粘度，所述第一负性光刻胶121显影速率大于第二负性光刻胶122显影速率；接着曝光、接着利用显影液去除掉未曝光部分的第一及第二负性光刻胶122，形成两端梯形开口，所述第一负性光刻胶121梯形开口的侧壁与P型半导体层所在平边夹角为β，所述第二负性光刻胶122梯形开口的侧壁与P型半导体层所在平边夹角为α，所述α角度大于β角度；这样设置可以使后续电子束蒸镀过程中金属分子更容易进入光刻胶开口内；
步骤三：如图3所示，接着在利用第一电子束蒸镀工艺在所述光刻胶开口内的P型半导体层上和剩余的第二负性光刻胶122上依次蒸镀Ag/Ni/Ti金属作为反射镜层131，所述第一电子束蒸镀过程中镀锅与金属靶材所在平面所夹锐角角度为γ；
步骤四：如图4所示，接着继续浸泡显影液，利用显影液显影掉部分步骤二中所述两端梯形开口的侧壁，使得第一负性光刻胶121开口的侧壁距离反射镜层131侧壁之间形成一间隙，所述间隙距离a介于1μm -3μm；这样设置便于后续反射镜保护层132的金属对反射镜层131形成完全包覆；
步骤五：如图5所示，接着利用第二电子束蒸镀工艺在所述两端梯形开口内的反射镜层131上及两端梯形开口侧壁与反射镜层131侧壁的间隙内及第二负性光刻胶122上面的反射镜层131上面依蒸镀反射镜保护层132，所述第二电子束蒸镀过程中镀锅与金属靶材所在平面所夹锐角角度为θ，所述θ角度＞γ角度；这样设置可以使反射镜保护层132蒸镀至两端梯形开口侧壁与反射镜侧壁的间隙内，对反射镜实现完全包覆；所述反射镜保护层132由第一子层和第二子层组成，靠近反射镜层131的为第一子层，背离反射镜层131的为第二子层，所述第一子层由3-5组Al/Ti金属叠层组成，其中每一组叠层中Al与Ti的厚度比例介于5:1-3:1，所述第一子层从靠近反射镜层131到背离反射镜层131的方向Al与Ti的厚度比例呈线性降低，这样设置可以得到负应力的反射镜保护层132，所述第二子层由3-5组Ni/Ti金属叠层组成，其中每一组叠层中Ni与Ti的厚度比例介于0.2:1-1:1，所述第二子层从靠近反射镜层131到背离反射镜层131的方向Ni与Ti的厚度比例呈线性降低，这样可以降低反射镜保护层132的应力，避免后续金属剥离的过程中，反射镜层131从P型半导体层表面脱落；
步骤六：如图6所示，接着利用金属剥离工艺去除掉位于光刻胶上面的反射镜层131和反射镜保护层132，然后去除第一负性光刻胶121、第二负性光刻胶122，这样，便在P型半导体层上制备了反射镜层131和反射镜保护层132；
步骤七：如图7所示，接着在所述反射镜保护层132及未被反射镜层131和反射镜保护层132覆盖的P型半导体层表面涂布光刻胶，然后曝光、显影去除掉部分P型半导体层之上的光刻胶，暴露出这部分P型半导体层，然后利用电感耦合等离子体刻蚀工艺去除掉暴露出的P型半导体层及其下面有源发光层，直至暴露出N型半导体层形成贯穿孔，然后去除光刻胶，便得到了N型半导体层导电台阶114；
步骤八：如图8所示，接着在所述反射镜保护层132及未被反射镜层131和反射镜保护层132覆盖的P型半导体层表面以及N型半导体层导电台阶114表面涂布光刻胶，然后曝光、显影去除掉部分N型半导体层导电台阶114表面的光刻胶，接着利用电子电子束蒸镀工艺蒸镀Cr、Ni、Al、Ti、Au金属中的一种或多种作为电极层133，接着利用金属剥离工艺去除掉多余的金属，然后去除光刻胶；
步骤九：如图9所示，接着利用PECVD工艺在所述反射镜保护层132及N型电极以及没有被覆盖的P型半导体层和N型导电台阶表面沉积SiO2作为绝缘层14，然后再所述绝缘层14表面涂布光刻胶，然后曝光、显影去除掉部分反射镜保护层132及电极层133之上的光刻胶，暴露出这里的绝缘层14，然后利用电感耦合等离子体刻蚀工艺去除掉暴露出的绝缘层14，形成置于反射镜保护层132和置于N型电极之上的绝缘层14通孔，然后去除光刻胶；
步骤十：如图10所示，接着在所述绝缘层14及绝缘层14通孔内涂布光刻胶，然后曝光、显影去除掉部分光刻胶，然后利用电子束蒸镀工艺蒸镀Cr、Ni、Al、Ti、Au金属中的一种或多种，然后利用金属剥离工艺去除掉多余金属，然后去除光刻胶，便得到了P型焊盘151和N型焊盘152，所述P型焊盘151通过置于反射镜保护层132之上的绝缘层14通孔与反射镜保护层132形成电性连接，所述P型焊盘151通过置于电极层133之上的绝缘层14通孔与N型电极形成电性连接。
综上所述，本发明先进行匀胶、曝光、显影形成一光刻胶开口，然后利用第一电子束蒸镀工艺蒸镀反射镜层131金属，接着进行第二次显影，然后利用第二电子束蒸镀工艺蒸镀反射镜保护层132金属，然后利用金属剥离工艺同时去除掉不需要的反射镜金属和反射镜保护层132金属。本发明只需要光刻一次，金属剥离一次，且本发明通过先制备负应力的反射镜保护层132对反射镜层131进行包覆，然后同时金属剥离不需要的反射镜层131和反射镜保护层132，避免了现有工艺中剥离不需要的反射镜层131造成需要留在底材上的反射镜层131也被剥离掉。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种倒装发光二极管芯片，其特征在于，包括衬底以及在所述衬底上依次设置的外延层、连接层、绝缘层和焊盘层，所述连接层包括设置在所述外延层上的反射镜层以及在所述反射镜层与所述外延层上设置的反射镜保护层，所述反射镜保护层将所述反射镜层完全包覆，所述外延层上设有贯穿孔，所述贯穿孔内设有电极层，所述绝缘层上开设有多个通孔，所述焊盘层通过所述通孔与所述反射镜保护层和电极层电性连接；
所述反射镜保护层由靠近所述反射镜层的第一子层和背离所述反射镜层的第二子层组成，所述第一子层包括周期性依次层叠的第一金属层及第二金属层，所述第二子层包括周期性依次层叠的第三金属层及第二金属层，所述第一子层单个周期中第一金属层与第二金属层的厚度比例从靠近所述反射镜层到背离所述反射镜层线性降低，所述第二子层单个周期中第三金属层与第二金属层的厚度比例从靠近所述反射镜层到背离所述反射镜层线性降低；
所述第一金属层为Al，所述第二金属层为Ti，所述第三金属层为Ni；所述第一子层的每个周期中第一金属层与第二金属层的厚度比例介于5:1-3:1，所述第二子层的每个周期中第三金属层与第二金属层的厚度比例介于0.2:1-1:1。
2.根据权利要求1所述的倒装发光二极管芯片，其特征在于，所述第一子层的周期为3~5，所述第二子层的周期为3~5。
3.根据权利要求1所述的倒装发光二极管芯片，其特征在于，所述反射镜层包括依次层叠于所述外延层上的Ag层、Ni层及Ti层。
4.根据权利要求1所述的倒装发光二极管芯片，其特征在于，所述外延层包括在所述衬底上依次设置的N型半导体层、有源发光层和P型半导体层，所述反射镜层设置在部分所述P型半导体层背离所述有源发光层的一面上，依次贯穿所述P型半导体层和有源发光层至所述N型半导体层形成所述贯穿孔，位于所述贯穿孔上的所述N型半导体层作为N型半导体层导电台阶，所述电极层与所述N型半导体层导电台阶连接；
所述焊盘层包括通过所述通孔与所述反射镜保护层电性连接的P型焊盘以及通过另一所述通孔与所述电极层电性连接的N型焊盘。
5.根据权利要求4所述的倒装发光二极管芯片，其特征在于，所述电极层包括Cr、Ni、Al、Ti、Au金属中的一种或多种；所述P型焊盘和所述N型焊盘包括Cr、Ni、Al、Ti、Au金属中的一种或多种。
6.一种倒装发光二极管芯片的制备方法，用于制备如权利要求1-5任一项所述的倒装发光二极管芯片，其特征在于，所述倒装发光二极管芯片的制备方法包括以下步骤：
S1：提供一衬底，在所述衬底上沉积所述外延层；
S2：在所述外延层表面涂布第一负性光刻胶，接着在所述第一负性光刻胶表面涂布第二负性光刻胶，接着去除掉部分的所述第一负性光刻胶和所述第二负性光刻胶，形成两端梯形开口；
S3：利用第一电子束蒸镀工艺在所述两端梯形开口内及所述外延层上蒸镀所述反射镜层；
S4：去除掉部分所述两端梯形开口的侧壁，使得所述第一负性光刻胶的侧壁距离所述反射镜层侧壁之间形成一间隙；
S5：利用第二电子束蒸镀工艺在所述两端梯形开口内的所述反射镜层上和所述间隙内蒸镀反射镜保护层，使所述反射镜保护层对所述反射镜层实现完全包覆；
S6：去除掉剩余的所述第一负性光刻胶和第二负性光刻胶，便在所述外延层上制备了所述反射镜层和所述反射镜保护层；
S7：去除掉部分所述外延层形成所述贯穿孔；
S8：在所述外延层上蒸镀电极层，所述电极层位于所述贯穿孔内；
S9：在所述反射镜保护层、电极层和外延层上沉积所述绝缘层，接着去除掉部分绝缘层形成置于所述反射镜保护层和置于所述电极层之上的绝缘层通孔；
S10：在部分所述绝缘层上和所述绝缘层通孔内蒸镀P型焊盘和N型焊盘，使所述P型焊盘与所述反射镜保护层形成电性连接，所述N型焊盘与所述电极层形成电性连接。
7.根据权利要求6所述的制备方法，其特征在于，所述第一负性光刻胶粘度小于所述第二负性光刻胶粘度，所述第一负性光刻胶显影速率大于第二负性光刻胶显影速率；
所述第一电子束蒸镀过程中镀锅与金属靶材所在平面所夹锐角角度为γ，所述第二电子束蒸镀过程中镀锅与金属靶材所在平面所夹锐角角度为θ，其中，θ＞γ。
8.根据权利要求6所述的制备方法，其特征在于，所述第一负性光刻胶的梯形开口的侧壁与外延层所在平边夹角为β，所述第二负性光刻胶的梯形开口的侧壁与外延层所在平边夹角为α，其中，α＞β。
9.根据权利要求6所述的制备方法，其特征在于，所述间隙长度为1μm-3μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311695378.3A CN117393680B (zh) | 2023-12-12 | 2023-12-12 | 一种倒装发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311695378.3A CN117393680B (zh) | 2023-12-12 | 2023-12-12 | 一种倒装发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117393680A CN117393680A (zh) | 2024-01-12 |
| CN117393680B true CN117393680B (zh) | 2024-04-12 |
Family
ID=89468717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311695378.3A Active CN117393680B (zh) | 2023-12-12 | 2023-12-12 | 一种倒装发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117393680B (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179347A (ja) * | 2002-11-26 | 2004-06-24 | Matsushita Electric Works Ltd | 半導体発光素子 |
| CN107452848A (zh) * | 2012-06-28 | 2017-12-08 | 首尔伟傲世有限公司 | 发光二极管及其制造方法以及制造发光二极管模块的方法 |
| CN108389955A (zh) * | 2018-02-28 | 2018-08-10 | 华南理工大学 | 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法 |
| CN113363363A (zh) * | 2021-06-02 | 2021-09-07 | 厦门三安光电有限公司 | 半导体发光二极管及其制备方法 |
| CN113594330A (zh) * | 2021-08-05 | 2021-11-02 | 江西乾照光电有限公司 | 一种led及其制备方法 |
| CN113782649A (zh) * | 2021-09-01 | 2021-12-10 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制备方法 |
| CN114388667A (zh) * | 2021-12-23 | 2022-04-22 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片电极及制备方法 |
| CN114725264A (zh) * | 2016-11-03 | 2022-07-08 | 苏州乐琻半导体有限公司 | 半导体器件和包括该半导体器件的半导体器件封装 |
| CN115172561A (zh) * | 2021-07-22 | 2022-10-11 | 厦门三安光电有限公司 | 发光二极管及其制备方法 |
| CN115172164A (zh) * | 2022-07-28 | 2022-10-11 | 北海惠科半导体科技有限公司 | 肖特基二极管及其制备方法 |
| CN115579438A (zh) * | 2022-12-09 | 2023-01-06 | 江西兆驰半导体有限公司 | 一种倒装银镜发光二极管芯片及其制备方法 |
| CN115602775A (zh) * | 2022-09-07 | 2023-01-13 | 江西兆驰半导体有限公司（Cn） | 一种倒装高压发光二极管芯片及其制备方法 |
| CN116072793A (zh) * | 2021-11-01 | 2023-05-05 | 广东中科半导体微纳制造技术研究院 | 高光效发光二极管器件结构及其制作方法 |
| CN116207203A (zh) * | 2021-07-20 | 2023-06-02 | 厦门三安光电有限公司 | 一种发光二极管芯片 |
| CN116646435A (zh) * | 2023-07-26 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116936711A (zh) * | 2023-09-19 | 2023-10-24 | 江西兆驰半导体有限公司 | 一种垂直发光二极管及其制备方法、led灯板 |
| CN116960253A (zh) * | 2023-09-19 | 2023-10-27 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
-
2023
- 2023-12-12 CN CN202311695378.3A patent/CN117393680B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179347A (ja) * | 2002-11-26 | 2004-06-24 | Matsushita Electric Works Ltd | 半導体発光素子 |
| CN107452848A (zh) * | 2012-06-28 | 2017-12-08 | 首尔伟傲世有限公司 | 发光二极管及其制造方法以及制造发光二极管模块的方法 |
| CN114725264A (zh) * | 2016-11-03 | 2022-07-08 | 苏州乐琻半导体有限公司 | 半导体器件和包括该半导体器件的半导体器件封装 |
| CN108389955A (zh) * | 2018-02-28 | 2018-08-10 | 华南理工大学 | 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法 |
| CN113363363A (zh) * | 2021-06-02 | 2021-09-07 | 厦门三安光电有限公司 | 半导体发光二极管及其制备方法 |
| CN116207203A (zh) * | 2021-07-20 | 2023-06-02 | 厦门三安光电有限公司 | 一种发光二极管芯片 |
| CN115172561A (zh) * | 2021-07-22 | 2022-10-11 | 厦门三安光电有限公司 | 发光二极管及其制备方法 |
| CN113594330A (zh) * | 2021-08-05 | 2021-11-02 | 江西乾照光电有限公司 | 一种led及其制备方法 |
| CN113782649A (zh) * | 2021-09-01 | 2021-12-10 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制备方法 |
| CN116072793A (zh) * | 2021-11-01 | 2023-05-05 | 广东中科半导体微纳制造技术研究院 | 高光效发光二极管器件结构及其制作方法 |
| CN114388667A (zh) * | 2021-12-23 | 2022-04-22 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片电极及制备方法 |
| CN115172164A (zh) * | 2022-07-28 | 2022-10-11 | 北海惠科半导体科技有限公司 | 肖特基二极管及其制备方法 |
| CN115602775A (zh) * | 2022-09-07 | 2023-01-13 | 江西兆驰半导体有限公司（Cn） | 一种倒装高压发光二极管芯片及其制备方法 |
| CN115579438A (zh) * | 2022-12-09 | 2023-01-06 | 江西兆驰半导体有限公司 | 一种倒装银镜发光二极管芯片及其制备方法 |
| CN116646435A (zh) * | 2023-07-26 | 2023-08-25 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116936711A (zh) * | 2023-09-19 | 2023-10-24 | 江西兆驰半导体有限公司 | 一种垂直发光二极管及其制备方法、led灯板 |
| CN116960253A (zh) * | 2023-09-19 | 2023-10-27 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117393680A (zh) | 2024-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105977232B (zh) | 在基板中安装器件的方法、安装有器件的基板结构和电子装置 | |
| US10446726B2 (en) | Wafer level packaging of electronic devices | |
| CN109461824B (zh) | 一种显示面板的制作方法及显示面板 | |
| KR101885316B1 (ko) | 파장 변환층을 갖는 발광 다이오드 소자 | |
| US8486733B2 (en) | Package having light-emitting element and fabrication method thereof | |
| WO2014178583A1 (ko) | 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드 | |
| WO2014069880A1 (en) | Lens and light emitting module for surface illumination | |
| JP2012089816A (ja) | パッケージ基板及びその製造方法 | |
| WO2014092392A1 (ko) | 엘이디 금속기판 패키지 및 그 제조방법 | |
| CN113299803B (zh) | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 | |
| CN106133930B (zh) | 半导体单元、半导体器件、发光装置、显示装置和半导体器件制造方法 | |
| CN114709307A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN114156306B (zh) | 显示面板的制作方法、显示面板以及显示装置 | |
| CN115863514A (zh) | 一种垂直led芯片及其制备方法 | |
| CN117393680B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| JP5442554B2 (ja) | 発光ダイオードの製造方法 | |
| CN116230733B (zh) | 一种Micro LED芯片及其制备方法 | |
| WO2011019145A2 (ko) | 마스크를 적용하여 측면 반사면을 금속 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법 | |
| JP6756346B2 (ja) | 発光モジュールの製造方法 | |
| US10553640B2 (en) | Electrodeless light-emitting diode display and method for fabricating the same | |
| TW202114198A (zh) | 微型半導體晶片、微型半導體元件結構、以及轉移裝置 | |
| CN112582507B (zh) | Led芯片及显示面板 | |
| JP7004948B2 (ja) | 発光モジュールの製造方法 | |
| CN115621401A (zh) | 微型led封装结构及其封装方法 | |
| CN117393681B (zh) | 一种倒装发光二极管芯片的制备方法及发光二极管芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |