CN108389955A - 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法 - Google Patents

一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法 Download PDF

Info

Publication number
CN108389955A
CN108389955A CN201810168552.1A CN201810168552A CN108389955A CN 108389955 A CN108389955 A CN 108389955A CN 201810168552 A CN201810168552 A CN 201810168552A CN 108389955 A CN108389955 A CN 108389955A
Authority
CN
China
Prior art keywords
layer
hole
trepanning
etching
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810168552.1A
Other languages
English (en)
Other versions
CN108389955B (zh
Inventor
李国强
张云鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201810168552.1A priority Critical patent/CN108389955B/zh
Publication of CN108389955A publication Critical patent/CN108389955A/zh
Application granted granted Critical
Publication of CN108389955B publication Critical patent/CN108389955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法,包括在外延衬底上制备n型掺杂GaN层,InGaN/GaN多量子阱层,p型掺杂GaN层。在LED外延片表面制备纳米Ag基反射镜、反射镜保护层、N MESA开孔、绝缘层,再开出n‑pad圆孔图形;利用无氧干法刻蚀n‑pad圆孔内的SiO2,填充孔内N金属电极,制备键合层金属;剥离旧的生长衬底,制备MESA切割道、钝化层PA、P电极图案、P电极金属,形成LED芯片。本发明通过控制SiO2与光刻胶的刻蚀比,解决了3D通孔超结构LED芯片的电压过高问题。将整片LED wafer的驱动电压良率大幅提升,片内电压均值可降至3.0V以下。

Description

一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的 方法
技术领域
本发明涉及LED制造领域,特别涉及一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法。
背景技术
随着LED在照明领域的逐步应用,市场对白光LED光效的要求越来越高,3D 通孔超结构LED芯片走进人们的视野当中来,3D 通孔超结构LED芯片是采用光刻配合干法刻蚀的方法在外延片p-GaN表面进行打孔,孔一直延伸至n-GaN,在孔内沉积金属电极。因此,孔周围是一个3D层面的电流扩展,远优于垂直线形结构的2D电流扩展;分布均匀的孔能够提升n-GaN表面的2D电流扩展能力;所以,3D 通孔超结构除了完美继承垂直线形结构的优点之外,还将线形结构的2D电流扩展能力转化为3D电流扩展能力,使其电流分布均匀性,光效大幅提升。其二,优异的电流扩展能力能够给通孔结构芯片带来优秀的超电流驱动能力,超电流驱动LED照明已成为发展趋势,未来将有更多领域将要应用大功率LED照明,如车用照明,商用照明,路灯照明,智能家居照明等等。因此,超驱动照明具有强大的市场发展前景和潜力。
虽然3D通孔超结构LED芯片在拥有如此多的优点,但其也存在不小的难度,通孔内部SiO2去除不干净就是其中存在的重要问题, 我们需要将贯穿p型GaN,多量子阱,延伸到n型GaN内的N型孔的孔壁采用SiO2钝化层包裹起来,同时需要将孔底部与n-GaN接触的区域采用标准光刻及蚀刻工艺暴露出来,进而在n-GaN处沉积金属电极形成欧姆接触,而内部通孔内部SiO2通常存在去除不干净的问题,去除不干净会导致电压良率不达标, 进而导致LED芯片电性能不达标。
目前去除通孔内部SiO2的蚀刻方式主要有两种,一种是采用BOE溶液进行湿法腐蚀,另外一种是通过电感耦合等离子体刻蚀工艺进行干法刻蚀。湿法腐蚀存在严重的侧向腐蚀, 光刻胶无法阻挡超声震荡的BOE溶液通过光刻胶的undercut边,侧向钻进覆盖N孔侧壁的SiO2钝化层,导致钝化层被腐蚀失效, 若不加超声又会因为BOE溶液在微米级的通孔内产生毛细现象而无法腐蚀掉底部与n-GaN接触的SiO2钝化层。而干法刻蚀虽然没有湿法所面临的侧向腐蚀问题,但常用的刻蚀SiO2的干法刻蚀气体一般为O2/SF6混合气体,氧等离子体可以加速刻蚀速率,但也存在以下两大明显缺陷,一是氧等离子体在刻蚀SiO2的同时也会刻掉光刻胶,而且SiO2/光刻胶的刻蚀比比较小,会造成光刻胶过薄低于lift-off剥离要求的最低临界厚度,而无法进行lift-off工艺;二是氧等离子体在刻蚀的过程中会造成孔底部暴露的n-GaN氧化形成Ga2O3,这是一种弱n型的高阻氧化物,在表面形成较高的势垒,从而造成金属和n-GaN的欧姆接触不良,进而造成芯片电压升高。无论是目前的干法刻蚀或者湿法腐蚀工艺,均会造成孔内SiO2刻蚀不干净或形成高阻氧化物进而造成相应LED芯片的电压升高,电性良率下降,因此解决上述难题是实现高性能、高良率3D通孔超结构LED芯片制备的必由之路,也是实现大功率,超驱动LED照明技术的必由之路。
发明内容
为了克服现有技术的上述缺点与不足,本发明的目的在于提供一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法,能够解决湿法腐蚀或者干法刻蚀孔内SiO2中存在的SiO2腐蚀不干净和GaN氧化的关键问题,从而实现高性能、高良率3D通孔超结构LED芯片制备,也是实现大功率,超驱动LED照明技术。
首先在外延衬底上外延生长LED外延片,包括生长在外延衬底上的n型掺杂GaN薄膜,生长在n型掺杂GaN薄膜上的InGaN/GaN多量子阱,生长在InGaN/GaN量子阱上的p型掺杂GaN薄膜。
接着,在LED外延片表面使用磁控溅射或电子束蒸发工艺,配合标准光刻及lift-off工艺制程备具有孔图形的纳米Ag基反射镜,反射镜保护层。通过标准光刻工艺及干法刻蚀工艺制备N MESA 开孔,利用PECVD工艺制备绝缘层,再利用标准光刻工艺在N孔对应的绝缘层内部开出n-pad圆孔图形;利用无氧干法刻蚀n-pad圆孔图形内的SiO2,将底部的n-GaN暴露出来,用金相显微镜检测孔底部的SiO2是否刻蚀干净(是否还有彩色干涉条纹),用台阶仪测量孔内外 MESA高度差,与实际外延层厚度相对比较是否一致;用EL机台点测孔内及孔外p电极金属层,确认底部n-GaN和p-GaN能够导通,用FIB-SEM-EDS测量孔内n-GaN的表面成分和表面形貌。利用标准光刻工艺、磁控溅射或电子束蒸发及lift-off工艺填充孔内的N金属电极,再制备键合层金属;利用键合机将LED外延层转移至高掺杂导电的Si(100)衬底上,并结合减薄机、化学腐蚀方法剥离旧的生长衬底;接着采用干湿法相结合的方法进行MESA切割道的制备;再采用PECVD制备钝化层PA;其后再次通过标准光刻工艺及干法湿法刻蚀工艺制备P电极图案,使用磁控溅射或电子束蒸发及lift-off工艺制备P电极金属,最终形成完整的硅基垂直3D打孔结构LED芯片的制备。
本发明的目的具体通过以下技术方案实现。
一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法,包括以下步骤:
(1)提供外延衬底,在外延衬底上外延生长LED外延片,包括生长在外延衬底上的n型掺杂GaN层,生长在n型掺杂GaN层上的InGaN/GaN多量子阱层,生长在InGaN/GaN多量子阱层上的p型掺杂GaN层;(2)在LED外延片表面使用磁控溅射或电子束蒸发工艺,蒸镀纳米Ag基反射镜,将制备的纳米Ag基反射镜置于快速退火炉内进行高温退火,再将退火后的纳米Ag基反射镜通过光刻及湿法腐蚀进行处理,获得第一开孔;
(3)在腐蚀后的纳米Ag基反射镜上制备反射镜保护层,并配合光刻及lift-off方法得到第二开孔;所述反射镜保护层覆盖所述第一开孔的底部及侧壁;所述反射镜保护层的材料为TiW、Au、Ti、Pt、Ni、Al和Cr中的一种或者几种的组合;
(4)在步骤(3)的第二开孔内形成贯穿所述p型掺杂GaN层及InGaN/GaN多量子阱层的第三开孔,第三开孔的底部位于所述n型掺杂GaN层内,并未贯穿n型掺杂GaN层;刻蚀上电极功率为100W-300W,下电极功率为50W-200W,刻蚀速率为10埃/秒-25埃/秒;
(5)在所述第三开孔形成第一绝缘层,所属第一绝缘层覆盖所述第三开孔的底部及侧壁,所述第一绝缘层的材料是二氧化硅;
(6)利用PECVD工艺制备绝缘层,再利用标准光刻工艺在第三开孔N孔对应的绝缘层内部开出n-pad第四开孔图形;
(7)利用无氧干法刻蚀n-pad第四开孔图形内的SiO2,将底部的n型掺杂GaN层暴露出来;所述第四开孔暴露出位于所述第三开孔底部n型掺杂GaN层,去除该区域对应所述第四开孔区域的第一绝缘层,所述无氧干法刻蚀的气体是SF6、SF6/Ar、SF6/N2和SF6/He中的一种或者几种的组合,所述无氧干法刻蚀的上电极功率为300W-500W,下电极功率为100W-250W,刻蚀速率为25埃/秒-45埃/秒,刻蚀温度为-30~100度,钝化层与光刻胶的刻蚀比为6:1—20:1;
(8)在无氧干法刻蚀之后在ICP内加入一步非氧化性气体吹扫,所述吹扫的气体为Ar、N2或He;
(9)用金相显微镜检测孔底部的SiO2是否刻蚀干净(是否还有彩色干涉条纹),用台阶仪测量孔内外 MESA高度差,与实际外延层厚度相对比较是否一致;用EL机台点测孔内及孔外p电极金属层,确认底部n型掺杂GaN层和p型掺杂GaN层能够导通,用FIB-SEM-EDS测量孔内n型掺杂GaN层的表面成分和表面形貌;
(10)在第四开孔内填充N电极金属,所述N电极金属的上表面与所述第一绝缘层的上表面在同一水平线,所述N电极金属为Al、Ti、W、Au、Cr、Mo、Pt和Ag中的一种或者几种的组合;
(11)在步骤(5)得到的结构表面形成第一金属键合层;提供键合衬底,在所述第一金属键合层的正面形成第二金属键合层,在所述键合衬底的背面形成第一背金层,所述键合衬底通过所述第一及第二金属键合层键合于所述第一绝缘层,所述第一键合层和第二键合层的金属为Sn-Ni,替代Au-Sn大幅降低键合成本;
(12)剥离外延生长衬底,所述剥离外延生长衬底的方法为机械研磨加化学蚀液腐蚀,将n型掺杂GaN层的背面完全暴露出来,并采用化学溶液对n型掺杂GaN层进行粗化处理,以减少GaN-空气界面的全反射效应;所述化学蚀液是氢氟酸、硝酸和冰醋酸的一种或者几种的组合,所述化学溶液为显影液、KOH/NaOH的热溶液或KOH/NaOH的熔融物;
(13)在粗化后的n型掺杂GaN层表面,制备SiO2掩模层,再采用标准光刻工艺做好MESA切割道图形,去除MESA切割道处图形的SiO2,再采用电感耦合等离子体刻蚀机台配合酸洗机湿法蚀刻MESA切割道图形处的GaN;
(14)在步骤(12)得到样品表面制备第二绝缘层,并配合标准光刻、刻蚀、电子束蒸发及lift-off工艺形成P电极,得3D通孔超结构LED芯片;所述P电极的金属为Cr、Pt、Au、Ni、Ti和TiW中的一种或者几种的组合。
优选的,步骤(1)所述外延衬底是硅衬底、GaN衬底、蓝宝石衬底、LSAT(钽铝酸锶镧)衬底、LiGaO2 (镓酸锂)衬底、Cu衬底或Al衬底。
优选的,所述Si衬底以(111) 面为外延面。
优选的,步骤(2)所述纳米Ag基反射镜的厚度为25~300 nm,所述湿法腐蚀用氨水双氧水混合液或盐酸溶液腐蚀。
优选的,步骤(3)所述反射镜保护层的厚度为100nm-5000nm。
优选的,步骤(5)所述第一绝缘层的厚度为400nm-4000nm。
优选的,步骤(8)所述吹扫的时间为20—600秒。
优选的,步骤(10)所述N电极金属的厚度为200nm-2000nm。
优选的,步骤(11)所述第一键合层的厚度为500nm-5000nm,所述第二键合层的厚度为300nm-2000nm。
优选的,步骤(14)所述P电极的厚度为1-5um。
优选的,所述孔内无氧干法刻蚀的方法是将目前的BOE溶液刻蚀孔内SiO2和采用O2/SF6气体干法刻蚀SiO2的方法替换成为采用SF6、SF6/Ar、SF6/N2、SF6/He的一种或者几种气体的组合刻蚀孔内的SiO2,通过调节不同气体的组分比例进而控制SiO2与光刻胶的刻蚀比,从而调节最终可是效果。不仅可以解决目前常规的湿法腐蚀中存在的严重侧向腐蚀及孔内毛细现象导致的SiO2腐蚀不干净,还可以解决目前常规干法刻蚀存在的孔内n-GaN被氧化以及氧等离子体刻蚀掉光刻胶而影响lift-off工艺的问题,进而解决因上述原因造成的3D通孔超结构LED芯片电压高的问题。
在无氧干法刻蚀之后在ICP内加入一步非氧化性气体吹扫,目的是吹扫掉刻蚀后残留的SiO2颗粒及其光刻胶颗粒,通过调节所述吹扫气体的种类及所述吹扫时间,可以保证后续的n-pad蒸镀工艺正常进行且使得lift-off工艺得到改善。将整片LED wafer的驱动电压(VF2)良率大幅提升,片内电压均值可以降至2.9V以下。
与现有技术相比,本发明具有以下优点和有益效果:
(1)本发明采用的方法不仅可以解决目前常规的湿法腐蚀中存在的严重侧向腐蚀及孔内毛细现象导致的SiO2腐蚀不干净,还可以解决目前常规干法刻蚀存在的孔内n-GaN被氧化以及氧等离子体刻蚀掉光刻胶而影响lift-off工艺的问题,进而解决因上述原因造成的3D通孔超结构LED芯片电压高的问题。
(2)本发明将整片LED wafer的驱动电压(VF2)良率大幅提升,可达到90%以上,片内电压均值可以降至2.9V以下。
(3)本发明的方法可以保证3D通孔超结构LED芯片N孔内钝化层再开孔的工艺精确度及工艺质量,进而保证了后续数步光刻制程的顺利进行。
(4)本发明所得的3D通孔超结构LED芯片,除了完美继承垂直线形结构的优点之外,还将线形结构的2D电流扩展能力转化为3D电流扩展能力,使其电流分布均匀性得到大幅提升,光效大幅提升。
附图说明
图1为本发明一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法的流程图。
图2为本发明所得3D通孔超结构LED芯片的开孔俯视分布图。
图3为本发明所得3D通孔超结构LED芯片的开孔截面图。
图4为常用湿法腐蚀钝化层开孔的孔内显微镜图片。
图5为采用有氧干法刻蚀钝化层开孔的孔内显微镜图片。
图6为采用有氧干法腐蚀钝化层开孔方法制成的LED芯片的VF2 mapping图。
图7为采用湿法刻蚀钝化层开孔的方法制成的LED芯片的VF2 mapping图。
图8为实施例1采用无氧干法刻蚀钝化层开孔的孔内显微镜图片。
图9为实施例2采用无氧干法刻蚀钝化层开孔的孔内显微镜图片。
图10为实施例1采用无氧干法刻蚀钝化层开孔的方法制成的LED芯片的VF2mapping图。
图11为实施例2采用无氧干法刻蚀钝化层开孔的方法制成的LED芯片的VF2mapping图。
具体实施方式
下面结合实施例,对本发明作进一步地详细说明,但本发明的实施方式不限于此。
本发明一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法的流程图如图1所示,所得3D通孔超结构LED芯片的开孔俯视分布图、开孔截面图分别如图2、图3所示。该3D通孔超结构LED芯片包括n型掺杂GaN层104, InGaN/GaN多量子阱层105,p型掺杂GaN层106,Ag基反射镜层107,反射镜保护层108,第一绝缘层109, N电极金属层110。
实施例1
一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法,包括以下制备步骤:
(1)提供硅衬底,在硅衬底上外延生长LED外延片,包括生长在硅衬底上的n型掺杂GaN薄膜,生长在n型掺杂GaN薄膜上的InGaN/GaN多量子阱,生长在InGaN/GaN多量子阱上的p型掺杂GaN薄膜。所述Si衬底以(111) 面为外延面。所述n型掺杂GaN薄膜的厚度为1.8um;所述InGaN/GaN多量子阱为10个周期的InGaN阱层/GaN垒层,其中InGaN阱层的厚度为5nm, GaN垒层的厚度为14nm; 所述p型掺杂GaN薄膜的厚度为250nm;
(2)在LED外延片表面使用磁控溅射工艺溅射纳米Ag基反射镜,溅射功率为4.5kW, 溅射速率为20Å每秒,溅射最大温度为88℃,溅射压力为0.04mbar。将制备的纳米Ag基反射镜置于快速退火炉内进行高温退火,退火温度为490℃,退火时间为500秒。,并将退火后的纳米Ag基反射镜通过标准光刻制程(匀胶60秒,曝光20秒,显影35秒)及湿法腐蚀进行处理,获得第一开孔100。所述纳米Ag基反射镜的厚度为125nm。所述湿法腐蚀用氨水双氧水混合液,氨水双氧水混合液中氨水、双氧水的体积比为1:5,腐蚀200秒。
(3)在步骤(2)所得反射镜上采用磁控溅射方法制备反射镜保护层,溅射功率为6Kw,并配合标准光刻(匀胶60秒,曝光30秒,显影35秒)及蓝膜lift-off方法得到第二开孔101。所述反射镜保护层覆盖所述第一开孔的底部及侧壁;所述反射镜保护层的材料为TiW/Au/Ni=2800/800/400nm, 所述反射层保护层的厚度为4000nm。
(4)在步骤(3)的第二开孔内采用ICP干法刻蚀贯穿所述p型GaN层及发光层多量子阱的第三开孔102,第三开孔的底部位于所述n-GaN层内,并未贯穿n-GaN;所述刻蚀上电极功率为300W,所述下电极功率为200W,所述刻蚀速率为25埃/秒。
(5)在所述第三开孔采用PECVD制备第一绝缘层,生长温度为500℃,所属第一绝缘层覆盖所述第三开孔的底部及侧壁。所述第一绝缘层的材料是二氧化硅,所述第一绝缘层的厚度为4000nm。
(6)利用标准光刻工艺(匀胶60秒,曝光20秒,显影35秒)在第三开孔N孔对应的绝缘层内部显影出n-pad第四开孔103图形;
(7)利用ICP无氧干法刻蚀n-pad第四开孔图形内的SiO2,将底部的n-GaN暴露出来;所述第四开孔暴露出位于所述第三开孔底部所述n型GaN层,去除该区域对应所述第四开孔区域的第一绝缘层。所述无氧干法刻蚀的气体是SF6/Ar(流量比为20:1),所述无氧干法刻蚀的上电极功率为500W,下电极功率为250W,刻蚀速率为45埃/秒,刻蚀温度为-20℃,钝化层与光刻胶的刻蚀比为10:1。
(8)在无氧干法刻蚀之后在ICP内加入一步非氧化性气体吹扫,所述吹扫气体为Ar,所述吹扫的时间为300秒。
(9)用金相显微镜检测孔底部的SiO2是否刻蚀干净(是否还有彩色干涉条纹),用台阶仪测量孔内外 MESA高度差,与实际外延层厚度相对比较是否一致;用EL机台点测孔内及孔外p电极金属层,确认底部n-GaN和p-GaN能够导通,用FIB-SEM-EDS测量孔内n-GaN的表面成分和表面形貌。
(10)在所述第四开孔内采用磁控溅射填充N电极金属,溅射功率为5kW,溅射速率为25Å每秒,溅射最大温度为100℃,溅射压力为0.15mbar。所述N电极金属的上表面与所述第一绝缘层的上表面在同一水平线。所述N电极金属为Al/Ti/W/Au,所述N电极金属的厚度为2000nm。
(11)采用电子束蒸发在步骤(5)得到的结构表面形成第一金属键合层;同样,提供键合衬底,在所述键合层的正面形成第二金属键合层。在所述键合衬底的背面形成第一背金层,蒸发速率均为8Å/s,蒸发温度为室温。所述键合衬底通过所述第一及第二金属键合层键合于所述第一绝缘层。所述第一键合层和所述第二键合层的金属为Sn-Ni,替代Au-Sn大幅降低键合成本。所述第一键合层的厚度为5000nm,所述第二键合层的厚度为2000nm。
(12)剥离外延生长衬底,所述剥离外延生长衬底的方法为机械研磨加化学蚀液腐蚀,机械研磨采用研磨机进行粗磨,化学腐蚀液采用体积比为1:5的HF/HNO3混合溶液,将n-GaN的背面完全暴露出来,并采用化学溶液对n-GaN进行粗化处理,粗化溶液为显影液,粗化时间为15分钟,粗化方式为超声震荡加鼓氮,以减少GaN-空气界面的全反射效应。
(13)在粗化后的n-GaN表面,采用PECVD制备SiO2掩模层,生长温度为400℃,再采用标准光刻工艺(匀胶60秒,曝光20秒,显影35秒)做好MESA切割道图形,采用BOE溶液去除MESA切割道处图形的SiO2,再采用电感耦合等离子体刻蚀机台干法蚀刻MESA切割道图形处的GaN,刻蚀气体为Cl/BCl3混合气(流量比为10:1)。
(14)在所述步骤(12)得到样品表面采用PECVD制备第二绝缘层,生长温度为430℃,并配合标准光刻(匀胶60秒,曝光30秒,显影35秒)、刻蚀(同步骤(4))、电子束蒸发(同步骤(11))及蓝膜lift-off工艺形成P电极,得3D通孔超结构LED芯片。所述P电极的金属为Cr/Pt/Ni/Ti。所述P电极厚度为5um。
(15) 图8为本实施例所得LED芯片的金相显微镜图,如图所示,孔与孔之间界限清晰,没有如图4所示的严重的侧向腐蚀现象,也没有如图5所示掉胶的问题;图10为本实施例中采用无氧干法刻蚀钝化层开孔的方法制成的LED芯片的VF2 mapping图,片内电压平均值为2.85V,片内电压良率值为99.3%,相对于图6、7的高电压的低电压良率相比有非常明显的提升。
实施例2
一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法,包括以下制备步骤:
(1)提供Cu衬底,在Cu衬底上外延生长LED外延片,包括生长在Cu衬底上的n型掺杂GaN薄膜,生长在n型掺杂GaN薄膜上的InGaN/GaN多量子阱,生长在InGaN/GaN多量子阱上的p型掺杂GaN薄膜。所述Cu衬底以(111) 面为外延面。所述n型掺杂GaN薄膜的厚度为3.5um;所述InGaN/GaN多量子阱为6个周期的InGaN阱层/GaN垒层,其中InGaN的厚度为6nm, GaN垒层的厚度为11nm; 所述p型掺杂GaN薄膜的厚度为400nm;
(2)在LED外延片表面使用电子束蒸发工艺蒸镀纳米Ag基反射镜,蒸发速率为2Å/s,蒸发温度为50℃。将制备的纳米Ag基反射镜进在快速退火炉内进行高温退火,退火温度为490℃,退火时间为500秒。并将退火后的纳米Ag基反射镜通过标准光刻制程(匀胶60秒,曝光20秒,显影35秒)及湿法腐蚀进行处理,获得第一开孔100。所述纳米Ag基反射镜的厚度为225nm。所述湿法腐蚀可用氨水双氧水混合液腐蚀,氨水双氧水混合液中氨水、双氧水的体积比为1:5,腐蚀200秒。
(3)在步骤(2)所得反射镜上采用电子束蒸发工艺蒸镀反射镜保护层,蒸发速率均为3Å/s,蒸发温度为100℃。并配合标准光刻(匀胶60秒,曝光30秒,显影35秒)及蓝膜lift-off方法得到第二开孔101。所述反射镜保护层覆盖所述第一开孔的底部及侧壁;所述反射镜保护层材料为Cr/Pt/Au/Ti/Pt(100/3000/1000/500/400nm),所述反射层保护层的厚度为5000nm。
(4)在步骤(3)所述的第二开孔内采用ICP干法刻蚀形成贯穿所述p型GaN层及发光层多量子阱的第三开孔102,第三深孔的底部均位于所述n-GaN层内,并未贯穿n-GaN;所述刻蚀上电极功率为290W,下电极功率为180W,刻蚀速率为22埃/秒。
(5)在所述第三开孔采用PECVD制备第一绝缘层,生长温度为430℃,所属第一绝缘层覆盖所述第三开孔的底部及侧壁。所述第一绝缘层的材料是二氧化硅,所述第一绝缘层的厚度为3000nm。
(6)采用利用PECVD工艺制备绝缘层,再利用标准光刻工艺(匀胶60秒,曝光20秒,显影35秒)在第三开孔N孔对应的绝缘层内部显影出n-pad第四开孔103图形;
(7)利用ICP无氧干法刻蚀n-pad第四开孔图形内的SiO2,将底部的n-GaN暴露出来;所述第四开孔暴露出位于所述第三开孔底部所述n型GaN层,去除该区域对应所述第四开孔区域的第一绝缘层。所述无氧干法刻蚀的气体是SF6/He(流量比为18:1),所述无氧干法刻蚀的上电极功率为450W,所述下电极功率为200W,所述刻蚀速率为30埃/秒,刻蚀温度为-10℃,所述钝化层与光刻胶的刻蚀比为8:1。
(8)在无氧干法刻蚀之后在ICP内加入一步非氧化性气体吹扫,所述吹扫气体可以为N2,所述吹扫的时间为500秒。
(9)用金相显微镜检测孔底部的SiO2是否刻蚀干净(是否还有彩色干涉条纹),用台阶仪测量孔内外 MESA高度差,与实际外延层厚度相对比较是否一致;用EL机台点测孔内及孔外p电极金属层,确认底部n-GaN和p-GaN能够导通,用FIB-SEM-EDS测量孔内n-GaN的表面成分和表面形貌。
(10)在所述第四开孔内采用电子束蒸发工艺填充N电极金属,蒸发速率均为1Å/s,蒸发温度为60℃,所述N电极金属的上表面与所述第一绝缘层的上表面在同一水平线。所述N电极金属为Cr/Mo/Pt/Ag,所述N电极金属的厚度为1800nm。
(11)采用电子束蒸发在步骤(5)得到的结构表面形成第一金属键合层。提供键合衬底,在所述键合层的正面形成第二金属键合层。在所述键合衬底的背面形成第一背金层,蒸发速率均为8Å/s,蒸发温度为室温。。所述键合衬底通过所述第一及第二金属键合层键合于所述第一绝缘层。所述第一键合层和所述第二键合层的金属为Sn-Ni,替代Au-Sn大幅降低键合成本。所述第一键合层的厚度为4000nm,所述第二键合层的厚度为1500nm。
(12)剥离外延生长衬底,所述剥离外延生长衬底的方法为机械研磨加化学蚀液腐蚀,机械研磨采用自主设计研磨机进行粗磨,化学腐蚀液采用体积比为1:2:5的HF/HNO3/醋酸混合溶液。将n-GaN的背面完全暴露出来,并采用化学溶液对n-GaN进行粗化处理,以减少GaN-空气界面的全反射效应。所述粗化溶液为KOH/NaOH的热溶液,粗化时间为7分钟,粗化方式为水浴加热加垂直震荡的方式。
(13)在粗化后的n-GaN表面,采用PECVD制备SiO2掩模层,生长温度为370℃,再采用标准光刻工艺(匀胶60秒,曝光20秒,显影35秒)做好MESA切割道图形,采用BOE溶液去除MESA切割道处图形的SiO2,再采用电感耦合等离子气体干法刻蚀MESA切割道图形处的GaN,刻蚀气体为Cl/BCl3混合气(流量比为9:1)。
(14)在所述步骤(12)得到样品表面采用PECVD制备第二绝缘层,生长温度为400℃,并配合标准光刻匀胶60秒,曝光30秒,显影35秒)、刻蚀(同步骤(4))、电子束蒸发(同步骤(11))及蓝膜lift-off工艺形成P电极,得3D通孔超结构LED芯片。所述P电极的金属为TiN/Mo/Pt/Au。所述P电极厚度为6um。
(15) 图9为本实施例中通过一种孔内无氧干法刻蚀方法制备的3D通孔超结构LED芯片的金相显微镜图,如图所示,孔与孔之间界限清晰,没有如图4所示的严重的侧向腐蚀现象,也没有如图5所示掉胶的问题;图11为实施例2中采用无氧干法刻蚀钝化层开孔的方法制成的LED芯片的VF2 mapping图,片内电压平均值为2.89V,片内电压良率值为96.7%,相对于图6、7的高电压的低电压良率相比有非常明显的提升。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受所述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (9)

1.一种孔内无氧干法刻蚀降低3D通孔超结构LED芯片电压的方法,其特征在于,包括以下步骤:
(1)提供外延衬底,在外延衬底上外延生长LED外延片,包括生长在外延衬底上的n型掺杂GaN层,生长在n型掺杂GaN层上的InGaN/GaN多量子阱层,生长在InGaN/GaN多量子阱层上的p型掺杂GaN层;
(2)在LED外延片表面使用磁控溅射或电子束蒸发工艺,蒸镀纳米Ag基反射镜,将制备的纳米Ag基反射镜置于快速退火炉内进行高温退火,再将退火后的纳米Ag基反射镜通过光刻及湿法腐蚀进行处理,获得第一开孔;
(3)在腐蚀后的纳米Ag基反射镜上制备反射镜保护层,并配合光刻及lift-off方法得到第二开孔;所述反射镜保护层覆盖所述第一开孔的底部及侧壁;所述反射镜保护层的材料为TiW、Au、Ti、Pt、Ni、Al和Cr中的一种或者几种的组合;
(4)在步骤(3)的第二开孔内形成贯穿所述p型掺杂GaN层及InGaN/GaN多量子阱层的第三开孔,第三开孔的底部位于所述n型掺杂GaN层内,并未贯穿n型掺杂GaN层;刻蚀上电极功率为100W-300W,下电极功率为50W-200W,刻蚀速率为10埃/秒-25埃/秒;
(5)在所述第三开孔形成第一绝缘层,所属第一绝缘层覆盖所述第三开孔的底部及侧壁,所述第一绝缘层的材料是二氧化硅;
(6)利用PECVD工艺制备绝缘层,再利用标准光刻工艺在第三开孔N孔对应的绝缘层内部开出n-pad第四开孔图形;
(7)利用无氧干法刻蚀n-pad第四开孔图形内的SiO2,将底部的n型掺杂GaN层暴露出来;所述第四开孔暴露出位于所述第三开孔底部n型掺杂GaN层,去除该区域对应所述第四开孔区域的第一绝缘层,所述无氧干法刻蚀的气体是SF6、SF6/Ar、SF6/N2和SF6/He中的一种或者几种的组合,所述无氧干法刻蚀的上电极功率为300W-500W,下电极功率为100W-250W,刻蚀速率为25埃/秒-45埃/秒,刻蚀温度为-30~100℃,钝化层与光刻胶的刻蚀比为6:1—20:1;
(8)在无氧干法刻蚀之后在ICP内加入一步非氧化性气体吹扫,所述吹扫的气体为Ar、N2或He;
(9)用金相显微镜检测孔底部的SiO2是否刻蚀干净,用台阶仪测量孔内外 MESA高度差,与实际外延层厚度相对比较是否一致;用EL机台点测孔内及孔外p电极金属层,确认底部n型掺杂GaN层和p型掺杂GaN层能够导通,用FIB-SEM-EDS测量孔内n型掺杂GaN层的表面成分和表面形貌;
(10)在第四开孔内填充N电极金属,所述N电极金属的上表面与所述第一绝缘层的上表面在同一水平线,所述N电极金属为Al、Ti、W、Au、Cr、Mo、Pt和Ag中的一种或者几种的组合;
(11)在步骤(5)得到的结构表面形成第一金属键合层;提供键合衬底,在所述第一金属键合层的正面形成第二金属键合层,在所述键合衬底的背面形成第一背金层,所述键合衬底通过所述第一及第二金属键合层键合于所述第一绝缘层,所述第一键合层和第二键合层的金属为Sn-Ni;
(12)剥离外延生长衬底,所述剥离外延生长衬底的方法为机械研磨加化学蚀液腐蚀,再对剥离外延生长衬底后的芯片表面使用干法刻蚀去除芯片缓冲层,将n型掺杂GaN层的背面完全暴露出来,并采用化学溶液对n型掺杂GaN层进行粗化处理,以减少GaN-空气界面的全反射效应;所述化学蚀液是氢氟酸、硝酸和冰醋酸的一种或者几种的组合,所述化学溶液为KOH/NaOH的热溶液或KOH/NaOH的熔融物;
(13)在粗化后的n型掺杂GaN层表面,制备SiO2掩模层,再采用标准光刻工艺做好MESA切割道图形,去除MESA切割道处图形的SiO2,再采用电感耦合等离子体刻蚀机台配合酸洗机湿法蚀刻MESA切割道图形处的GaN;
(14)在步骤(12)得到样品表面制备第二绝缘层,并配合标准光刻、刻蚀、电子束蒸发及lift-off工艺形成P电极,得3D通孔超结构LED芯片;所述P电极的金属为Cr、Pt、Au、Ni、Ti和TiW中的一种或者几种的组合。
2.根据权利要求1所述的方法,其特征在于,步骤(1)所述外延衬底是硅衬底、GaN衬底、蓝宝石衬底、LSAT衬底、LiGaO2衬底、Cu衬底或Al衬底。
3.根据权利要求1所述的方法,其特征在于,步骤(2)所述纳米Ag基反射镜的厚度为25~300 nm,所述湿法腐蚀用氨水双氧水混合液或盐酸溶液腐蚀。
4.根据权利要求1所述的方法,其特征在于,步骤(3)所述反射镜保护层的厚度为100nm-5000nm。
5.根据权利要求1所述的方法,其特征在于,步骤(5)所述第一绝缘层的厚度为400nm-4000nm。
6.根据权利要求1所述的方法,其特征在于,步骤(8)所述吹扫的时间为20—600秒。
7.根据权利要求1所述的方法,其特征在于,步骤(10)所述N电极金属的厚度为200nm-2000nm。
8.根据权利要求1所述的方法,其特征在于,步骤(11)所述第一键合层的厚度为500nm-5000nm,所述第二键合层的厚度为300nm-2000nm。
9.根据权利要求1所述的方法,其特征在于,步骤(14)所述P电极的厚度为1-5um。
CN201810168552.1A 2018-02-28 2018-02-28 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法 Active CN108389955B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810168552.1A CN108389955B (zh) 2018-02-28 2018-02-28 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810168552.1A CN108389955B (zh) 2018-02-28 2018-02-28 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法

Publications (2)

Publication Number Publication Date
CN108389955A true CN108389955A (zh) 2018-08-10
CN108389955B CN108389955B (zh) 2020-02-18

Family

ID=63069096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810168552.1A Active CN108389955B (zh) 2018-02-28 2018-02-28 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法

Country Status (1)

Country Link
CN (1) CN108389955B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713101A (zh) * 2018-12-28 2019-05-03 映瑞光电科技(上海)有限公司 GaN基LED垂直结构芯片及其制备方法
CN112670387A (zh) * 2020-12-31 2021-04-16 华南理工大学 一种表面等离激元增强型led及其制备方法
CN113725723A (zh) * 2021-07-21 2021-11-30 华芯半导体研究院(北京)有限公司 基于SiN钝化层保护的VCSEL芯片电镀种子层金属刻蚀方法
CN113782649A (zh) * 2021-09-01 2021-12-10 佛山市国星半导体技术有限公司 一种倒装led芯片及其制备方法
CN117393680A (zh) * 2023-12-12 2024-01-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700734A (zh) * 2012-09-28 2014-04-02 上海蓝光科技有限公司 一种发光二极管的制造方法
CN104638086A (zh) * 2015-03-09 2015-05-20 武汉大学 一种含高电流密度三维电极结构的led芯片
CN104952993A (zh) * 2014-03-24 2015-09-30 山东华光光电子有限公司 一种电流扩展层带有二维光学结构的反极性AlGaInP发光二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700734A (zh) * 2012-09-28 2014-04-02 上海蓝光科技有限公司 一种发光二极管的制造方法
CN104952993A (zh) * 2014-03-24 2015-09-30 山东华光光电子有限公司 一种电流扩展层带有二维光学结构的反极性AlGaInP发光二极管
CN104638086A (zh) * 2015-03-09 2015-05-20 武汉大学 一种含高电流密度三维电极结构的led芯片

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109713101A (zh) * 2018-12-28 2019-05-03 映瑞光电科技(上海)有限公司 GaN基LED垂直结构芯片及其制备方法
CN112670387A (zh) * 2020-12-31 2021-04-16 华南理工大学 一种表面等离激元增强型led及其制备方法
CN112670387B (zh) * 2020-12-31 2024-04-02 华南理工大学 一种表面等离激元增强型led及其制备方法
CN113725723A (zh) * 2021-07-21 2021-11-30 华芯半导体研究院(北京)有限公司 基于SiN钝化层保护的VCSEL芯片电镀种子层金属刻蚀方法
CN113725723B (zh) * 2021-07-21 2023-03-03 华芯半导体研究院(北京)有限公司 基于SiN钝化层保护的VCSEL芯片电镀种子层金属刻蚀方法
CN113782649A (zh) * 2021-09-01 2021-12-10 佛山市国星半导体技术有限公司 一种倒装led芯片及其制备方法
CN113782649B (zh) * 2021-09-01 2023-06-02 佛山市国星半导体技术有限公司 一种倒装led芯片及其制备方法
CN117393680A (zh) * 2023-12-12 2024-01-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN117393680B (zh) * 2023-12-12 2024-04-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN108389955B (zh) 2020-02-18

Similar Documents

Publication Publication Date Title
CN108389955A (zh) 一种孔内无氧干法刻蚀降低3d通孔超结构led芯片电压的方法
US10461217B2 (en) Vertical structure LEDs
JP5859053B2 (ja) 金属支持膜を使用した縦方向デバイスの製作方法
CN205723599U (zh) 表面覆盖ITO的反极性AlGaInP基LED
CN101322255A (zh) 半导体发光元件和半导体发光元件的制造方法
CN109216399A (zh) 倒装结构微尺寸光子晶体led阵列芯片及其制备方法
CN116314536B (zh) 具有氧化层结构反极性圆孔发光led芯片及其制作方法
CN108389952B (zh) 一种无漏电mesa切割道3d通孔超结构led芯片及其制备方法
CN108365078B (zh) 一种3d通孔超结构led芯片及其制备方法
CN108336197A (zh) 一种两步法制备Ag反射镜的垂直结构LED芯片及其制备方法
CN109346564A (zh) 一种倒装发光二极管芯片的制作方法
WO2023137814A1 (zh) 一种高压led芯片的制作方法
CN107026226A (zh) 具有反射效果切割道的垂直led芯片结构及其制备方法
KR100714626B1 (ko) 질화물 반도체 발광소자 및 제조방법
CN107910406A (zh) 薄膜结构的led芯片及其制造方法
CN207116466U (zh) 一种GaN基倒装薄膜结构近紫外LED芯片
JP2005210089A (ja) 窒化物系化合物半導体素子の製造方法
CN100461476C (zh) GaN基功率型LED的N型欧姆接触电极的制备方法
CN108461586A (zh) 一种基于NiO纳米点反射镜的垂直结构LED芯片及其制备方法
CN107611231B (zh) 基于纳米压印制备具有表面等离子体的垂直结构的发光二极管的方法
CN109524524A (zh) 一种用于LED的GaN深沟平坦化的制作方法
CN107968137A (zh) 一种GaN基倒装薄膜结构近紫外LED的制备方法
CN105702824B (zh) 一种采用晶圆级Si图形衬底制作LED垂直芯片的方法
CN208014722U (zh) 一种两步法制备Ag反射镜的垂直结构LED芯片
TWI288492B (en) Light emitting diode and the method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant