CN115602775A - 一种倒装高压发光二极管芯片及其制备方法 - Google Patents
一种倒装高压发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN115602775A CN115602775A CN202211098939.7A CN202211098939A CN115602775A CN 115602775 A CN115602775 A CN 115602775A CN 202211098939 A CN202211098939 A CN 202211098939A CN 115602775 A CN115602775 A CN 115602775A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- insulating
- type
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 207
- 229910052751 metal Inorganic materials 0.000 claims abstract description 207
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000009616 inductively coupled plasma Methods 0.000 claims description 11
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 292
- 239000010936 titanium Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种倒装高压发光二极管芯片及其制备方法，该芯片包括设于衬底之上的多个发光单元，相邻两个发光单元之间通过隔离槽分隔，每个发光单元均包括设于P型半导体层之上的第一金属反射层；还包括第一绝缘层、第二绝缘层与第三绝缘层；第一绝缘层层叠设于第一金属反射层远离P型半导体层的一侧表面，第一绝缘层远离第一金属反射层的一侧表面层叠设有第二金属反射层，第一绝缘层与第二金属反射层覆盖隔离槽，并且，第二金属反射层的面积为衬底面积的85％以上。本发明解决了现有技术中倒装高压发光二极管芯片普遍存在反射层在隔离槽处的厚度变薄，导致反射层的反射能力降低，最终导致倒装高压发光二极管芯片的外量子效率低的问题。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种倒装高压发光二极管芯片及其制备方法。
背景技术
目前，LED市场蓬勃发展，竞争激烈，技术越来越成熟，而如何提升LED芯片的外量子效率，使得LED芯片更节能，是人们一直追求的目标。
现有技术中，倒装高压发光二极管芯片设置有反射层，通常为布拉格反射镜，一般由氧化硅或氧化钛制成，然而，倒装高压发光二极管芯片还设有隔离槽将芯片的外延结构分隔成多个发光单元，布拉格反射镜在隔离槽处呈倾斜状设置，这就导致了布拉格反射镜在隔离槽处厚度变薄，使得布拉格反射镜的反射能力降低，并最终导致倒装高压发光二极管芯片的外量子效率低。
因此，现有技术中倒装高压发光二极管芯片普遍存在反射层在隔离槽处的厚度变薄，导致反射层的反射能力降低，最终导致倒装高压发光二极管芯片的外量子效率低。
发明内容
针对现有技术的不足，本发明的目的在于提供一种倒装高压发光二极管芯片及其制备方法，旨在解决现有技术中倒装高压发光二极管芯片普遍存在反射层在隔离槽处的厚度变薄，导致反射层的反射能力降低，最终导致倒装高压发光二极管芯片的外量子效率低的问题。
本发明的一方面在于提供一种倒装高压发光二极管芯片，所述芯片包括设于衬底之上的多个发光单元，相邻两个发光单元之间通过隔离槽分隔，每个所述发光单元均包括设于P型半导体层之上的第一金属反射层，还包括第一绝缘层、第二绝缘层与第三绝缘层；
其中，所述第一绝缘层层叠设于所述第一金属反射层远离所述P型半导体层的一侧表面，所述第一绝缘层远离所述第一金属反射层的一侧表面层叠设有第二金属反射层，所述第一绝缘层与所述第二金属反射层覆盖所述隔离槽，所述第二绝缘层层叠设于所述第二金属反射层远离所述第一绝缘层的一侧表面，所述第二绝缘层远离所述第二金属反射层的一侧表面层叠设有导电金属层，所述第三绝缘层层叠设于所述导电金属层远离所述第二绝缘层的一侧表面，所述第三绝缘层远离所述导电金属层的一侧表面层叠设有与所述导电金属层电性连接的焊盘层，所述第二金属反射层的面积为衬底面积的85％以上。
根据上述技术方案的一方面，相邻两个所述发光单元之间，所述隔离槽的角度为40-80°。
根据上述技术方案的一方面，所述第一绝缘层贯穿设有多个P型第一绝缘通孔与多个N型第一绝缘通孔，所述第二绝缘层贯穿设有多个P型第二绝缘通孔与多个N型第二绝缘通孔，所述第三绝缘层贯穿设有多个P型第三绝缘通孔与多个N型第三绝缘通孔；
其中，每个发光单元的所述P型第一绝缘通孔与所述P型第二绝缘通孔的正向投影完全重合，每个发光单元的所述N型第一绝缘通孔与所述N型第二绝缘通孔的正向投影完全重合。
根据上述技术方案的一方面，所述导电金属层包括P型导电金属层与N型导电金属层，所述焊盘层包括P型焊盘层和N型焊盘层；
其中，所述P型焊盘层通过所述P型第三绝缘通孔与第一发光单元的所述P型导电金属层接触以实现电性连接，所述P型导电金属层通过所述P型第二绝缘通孔、P型第一绝缘通孔与所述第一金属反射层接触以实现电性连接；
所述N型焊盘层通过所述N型第三绝缘通孔与第N发光单元的所述N型导电金属层接触以实现电性连接，所述N型导电金属层通过所述N型第二绝缘通孔、N型第一绝缘通孔与所述N型半导体层的导电台阶接触形成电性连接。
根据上述技术方案的一方面，所述导电金属层还包括导电金属连接层，所述导电金属连接层的一端通过第一发光单元的N型第二绝缘通孔、N型第一绝缘通孔与第一发光单元的N型半导体层的导电台阶接触以形成电性连接；所述导电金属连接层的另一端通过第N发光单元的P型第二绝缘通孔、P型第一绝缘通孔与第N发光单元的第一金属反射层接触以实现电性连接，所述第一金属反射层与第N发光单元的P型半导体电性连接。
根据上述技术方案的一方面，所述第一金属反射层与第二金属反射层均由Ag、Ti、Pt材料中的任意一种或多种制成。
根据上述技术方案的一方面，所述第一金属反射层与第二金属反射层均包括层叠设置的Ag金属、Ti金属与Pt金属，所述Ag金属的厚度为
所述Ti金属的厚度为
所述Pt金属的厚度为
本发明的另一方面在于提供一种倒装高压发光二极管芯片的制备方法，所述方法用于制备上述技术方案当中所述的倒装高压发光二极管芯片，所述方法包括：
提供一衬底并在所述衬底之上生长外延层，所述外延层包括依次层叠的N型半导体层、有源发光层与P型半导体层；
在所述外延层上制作隔离槽，以将所述外延层隔离成N个发光单元；
在所述P型半导体层上制作第一金属反射层；
在所述第一金属反射层上制作第一绝缘层；
在所述第一绝缘层上制作第二金属反射层；
在所述第二金属反射层上制作第二绝缘层；
在所述第二绝缘层上制作导电金属层；
在所述导电金属层上制作第三绝缘层；
在所述第三绝缘层上制作焊盘层，所述焊盘层与所述导电金属层接触以实现电性连接。
根据上述技术方案的一方面，在所述第一金属反射层上制作第一绝缘层的步骤之后，所述方法还包括：
采用电感耦合等离子体刻蚀工艺在每一发光单元分别去除至少部分的第一绝缘层，以在所述第一绝缘层上分别形成贯穿的P型第一绝缘通孔与贯穿的N型第一绝缘通孔；
在所述第二金属反射层上制作第二绝缘层的步骤之后，所述方法还包括：
采用电感耦合等离子体刻蚀工艺在每一发光单元分别去除至少部分的第二绝缘层，以在所述第二绝缘层上分别形成贯穿的P型第二绝缘通孔与贯穿的N型第二绝缘通孔；
在所述导电金属层上制作第三绝缘层的步骤之后，所述方法还包括：
采用电感耦合等离子体刻蚀工艺在每一发光单元分别去除至少部分的第三绝缘层，以在所述第三绝缘层上分别形成贯穿的P型第三绝缘通孔与贯穿的N型第三绝缘通孔。
根据上述技术方案的一方面，所述在所述第一绝缘层上制作第二金属反射层的步骤，具体包括：
在所述第一绝缘层表面涂布负性光刻胶，曝光、显影以形成图形；
采用电子束蒸镀工艺依次在所述第一绝缘层表面蒸镀
金属Ag、
金属Ti、
金属Pt、
金属Ti；
采用Lift-Off工艺剥离掉部分金属，去除光刻胶以形成第二金属反射层，其中，所述第二金属反射层面积为衬底面积的85％以上。
与现有技术相比，采用本发明所示的倒装高压发光二极管芯片及制备方法，有益效果在于：
该倒装高压发光二极管芯片通过在外延结构的P型半导体层上设置第一金属反射层，该第一金属反射层能够对光线进行反射以及起到电流横向扩展的作用，并且在第一反射金属层之上设置第一绝缘层、第二绝缘层，在第一绝缘层与第二绝缘层之间设置有第二金属反射层，该第二金属反射层能够有效覆盖相邻发光单元之间的隔离槽，且第二金属反射层的面积占衬底面积的85％以上，使得该倒装高压发光二极管芯片发出的光线能够更多的经过第二金属反射层进行反射，从而有效保证该倒装高压发光二极管芯片的反射能力，并最终提升该倒装高压发光二极管芯片的外量子效率。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明一实施例当中所示倒装高压发光二极管芯片的结构示意图；
图2为图1中A-A向的剖视示意图；
图3为本发明第二实施例当中所示倒装高压发光二极管芯片制备方法的流程示意图；
附图符号说明：
衬底21、N型半导体层221、有源发光层222、P型半导体层223、导电台阶224、隔离槽225、第一金属反射层23、第一绝缘层24、第一发光单元的P型第一绝缘通孔2411、第二发光单元的P型第一绝缘通孔2412、第三发光单元的P型第一绝缘通孔2413、第一发光单元的N型第一绝缘通孔2421、第二发光单元的N型第一绝缘通孔2422、第三发光单元的N型第一绝缘通孔2423、第二金属反射层25、第二绝缘层26、第一发光单元的P型第二绝缘通孔2611、第二发光单元的P型第二绝缘通孔2612、第三发光单元的P型第二绝缘通孔2613、第一发光单元的N型第二绝缘通孔2621、第二发光单元的N型第二绝缘通孔2622、第三发光单元的N型第二绝缘通孔2623、导电金属层27、P型导电金属层271、N型导电金属层272、导电金属连接层273、第三绝缘层28、P型第三绝缘通孔281、N型第三绝缘通孔282、焊盘层29、P型焊盘层291、N型焊盘层292。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
实施例一
请参阅图1-2，本发明的第一实施例提供了一种倒装高压发光二极管芯片，所述芯片包括设于衬底21之上的多个发光单元，相邻两个发光单元之间通过隔离槽225分隔；具体而言，衬底21之上的外延结构通过隔离槽225分隔形成多个相互独立的发光单元，例如为两个发光单元时，两个发光单元共用一个衬底21，而这两个发光单元是相互独立的。
需要说明的是，形成于外延结构上的隔离槽225是采用刻蚀工艺去除外延结构中P型半导体层223、有源发光层222与N型半导体层221相互对应的部分区域，暴露出衬底21以在刻蚀去除的区域形成隔离槽225，从而将外延结构分隔成多个相互独立的发光单元。
在一些可行的实施例当中，用于将外延结构进行分隔的隔离槽225的角度为40-80°，即隔离槽225的任一侧壁与隔离槽225以外的衬底21上表面之间的夹角为40-80°。
示例而非限定，在本实施例当中，用于将外延结构进行分隔的隔离槽225的角度为45°，在隔离槽225的角度为45°时，相比于现有技术中隔离槽角度为80°以上，本实施例当中所示倒装高压发光二极管芯片中，覆盖于隔离槽225内功能层的宽度与厚度能够有效增加，如此便能够有效提升该倒装高压二极管芯片的EOS能力，在面对大电流冲击时不易烧毁芯片。
请重点参阅图2，在本实施例当中，每个所述发光单元均包括设于P型半导体层223之上的第一金属反射层23，还包括第一绝缘层24、第二绝缘层26与第三绝缘层28。
其中，所述第一绝缘层24层叠设于所述第一金属反射层23远离所述P型半导体层223的一侧表面，所述第一绝缘层24远离所述第一金属反射层23的一侧表面层叠设有第二金属反射层25，所述第一绝缘层24与所述第二金属反射层25覆盖所述隔离槽225，所述第二绝缘层26层叠设于所述第二金属反射层25远离所述第一绝缘层24的一侧表面，所述第二绝缘层26远离所述第二金属反射层25的一侧表面层叠设有导电金属层27，所述第三绝缘层28层叠设于所述导电金属层27远离所述第二绝缘层26的一侧表面，所述第三绝缘层28远离所述导电金属层27的一侧表面层叠设有焊盘层29且与所述导电金属层27电性连接，所述第二金属反射层25的面积为衬底21面积的85％以上。
也即，在本实施例当中，衬底21以及每个发光单元的N型半导体层221、有源发光层222与P型半导体层223是依次层叠设置的，而第一绝缘层24、第二金属层、第二绝缘层26、导电金属层27、第三绝缘层28以及焊盘层29是依次层叠设于P型半导体层223之上的。
需要重点说明的是，由于通过刻蚀工艺刻蚀去除了P型半导体层223、有源发光层222以及N型半导体层221的部分区域形成了隔离槽225；那么，形成于P型半导体层223之上的第一绝缘层24在两个发光单元之间，是覆盖于隔离槽225的底部与衬底21相接触的；同样的，在两个发光单元之间，形成于第一绝缘层24之上的第二金属反射层25也是覆盖于第一绝缘层24之上的。如此设置，便能够使得第二金属反射层25的面积足够大，在一些优选的实施例当中，第二金属反射层25的面积为衬底21面积的85％以上，则该倒装高压发光二极管芯片在工作时发出的光线能够更多的经过第二金属反射层25进行反射，有效保证倒装高压发光二极管芯片的反射能力，并最终提升倒装高压发光二极管芯片的外量子效率。
如表1所示，表1为第二金属反射层占比面积参数与芯片亮度提升的对照表：
表1
| 第二金属反射层占比面积 | 芯片亮度提升 |
| 85％ | 0.3-0.6％ |
| 95％ | 0.8％-1.5％ |
根据表1可知，当第二金属反射层占比面积在85％时，芯片的亮度提升为0.3％-0.6％，而当第二金属反射层占比面积在95％时，芯片的亮度提升为0.8％-1.5％，也就是说，第二金属反射层的占比面积越大，其对于芯片亮度的提升越有利。
具体而言，第一金属反射层23与第二金属反射层25均由金属材料制成，通常是Ag材料或其它高反射性材料，与现有技术中氧化硅、氧化钛等材料制作的布拉格反射镜不同，本实施例当中第一金属反射层23与第二金属反射层25的反射能力不受厚度影响。以第一金属反射层23为例进行说明，采用本实施例当中所示的芯片，第一金属反射层23的反射能力在其厚度为1nm时与厚度为100nm时是一样的，厚度的变化对第一金属反射层23的反射能力没有明显影响；也即，第一金属反射层23即使是在相邻两个发光单元之间的隔离槽225的边界处厚度变薄，也不会降低第一金属反射层23的反射能力，因此，通过第一金属反射层23既能对该倒装高压发光二极管芯片发出的光线进行有效反射，也能够对于电流的横向扩展具有一定作用，不易阻挡电流横向扩展。
因此，本实施例当中，通过尽可能的减小隔离槽225的角度，能够使得覆盖于隔离槽225内第一绝缘层24与第二金属反射层25的面积足够大，那么就能够使得该倒装高压发光二极管芯片在工作时发出的管线能够更多的经过第二金属反射层25进行反射，保证了芯片的整体反射能力，提升了芯片的外量子效率。
在一些优选的实施例当中，所述第一金属反射层23与第二金属反射层25均由Ag、Ti、Pt材料中的任意一种或多种制成；更为优选的，所述第一金属反射层23与第二金属反射层25均由
的Ag金属、
的Ti金属与
的Pt金属叠合制成；由于厚度的变化对于金属反射层的反射能力没有明显影响，在本实施例当中，第一金属反射层23与第二金属反射层25的厚度相对较小，能够节省一定的贵金属材料，从而达到节省成本的目的。
作为芯片而言，芯片中的部分功能层之间是需要相互接触以实现电性连接的，具体到本实施例当中，发光单元的数量为3，分别为第一发光单元、第二发光单元与第三发光单元；所述第一绝缘层24贯穿设有P型第一绝缘通孔241与N型第一绝缘通孔242，其中，P型第一绝缘通孔241包括第一发光单元的P型第一绝缘通孔2411、第二发光单元的P型第一绝缘通孔2412、第三发光单元的P型第一绝缘通孔2413，N型第一绝缘通孔242包括第一发光单元的N型第一绝缘通孔2421、第二发光单元的N型第一绝缘通孔2422、第三发光单元的N型第一绝缘通孔2423；所述第二绝缘层26贯穿设有P型第二绝缘通孔261与N型第二绝缘通孔262，其中，P型第二绝缘通孔261包括P型第二绝缘通孔2611、第二发光单元的P型第二绝缘通孔2612、第三发光单元的P型第二绝缘通孔2613，N型第二绝缘通孔262包括第一发光单元的N型第二绝缘通孔2621、第二发光单元的N型第二绝缘通孔2622、第三发光单元的N型第二绝缘通孔2623。
在本实施例当中，所述第三绝缘层28贯穿设有P型第三绝缘通孔281与N型第三绝缘通孔282；并且，每个发光单元的所述P型第一绝缘通孔与所述P型第二绝缘通孔的正向投影完全重合，每个发光单元的所述N型第一绝缘通孔与所述N型第二绝缘通孔的正向投影完全重合；以及，所述导电金属层27包括P型导电金属层271与N型导电金属层272，所述焊盘层29包括P型焊盘层291和N型焊盘层292。
其中，所述P型焊盘层291通过所述P型第三绝缘通孔281与第一发光单元的所述P型导电金属层271接触以实现电性连接，所述P型导电金属层271通过第一发光单元的P型第二绝缘通孔2611、第一发光单元的P型第一绝缘通孔2411与所述第一金属反射层23接触以实现电性连接；
所述N型焊盘层292通过所述N型第三绝缘通孔282与第三发光单元的所述N型导电金属层272接触以实现电性连接，所述N型导电金属层272通过所述第三发光单元的N型第二绝缘通孔2623、第三发光单元的N型第一绝缘通孔2423与第三发光单元的N型半导体层导电台阶2243接触形成电性连接。
在本实施例当中，所述导电金属层27还包括导电金属连接层273，第一发光单元的所述导电金属连接层2731的一端通过第一发光单元的N型第二绝缘通孔2621、第一发光单元的N型第一绝缘通孔2421与第一发光单元的N型半导体层导电台阶2241接触以形成电性连接；第一发光单元的所述导电金属连接层2731的另一端通过第二发光单元的P型第二绝缘通孔2612、第二发光单元的P型第一绝缘通孔2412与第二发光单元的第一金属反射层232接触以实现电性连接，所述第一金属反射层232与第二发光单元的P型半导体电性连接。
综上，采用本实施例当中所示的倒装高压发光二极管芯片，有益效果至少包括：
该倒装高压发光二极管芯片通过在外延结构的P型半导体层223上设置第一金属反射层23，该第一金属反射层23能够对光线进行反射以及起到电流横向扩展的作用，并且在第一反射金属层之上设置第一绝缘层24、第二绝缘层26，在第一绝缘层24与第二绝缘层26之间设置有第二金属反射层25，该第二金属反射层25能够有效覆盖相邻发光单元之间的隔离槽225，且第二金属反射层25的面积占衬底21面积的85％以上，使得该倒装高压发光二极管芯片发出的光线能够更多的经过第二金属反射层25进行反射，从而有效保证该倒装高压发光二极管芯片的反射能力，并最终提升该倒装高压发光二极管芯片的外量子效率。
实施例二
请参阅图3，所示为本发明的第二实施例提供了的一种倒装高压发光二极管芯片的制备方法的流程示意图，所述方法用于制备上述实施例当中所述的倒装高压发光二极管芯片，所述方法包括步骤S10-S90：
步骤S10，提供一衬底并在所述衬底之上生长外延层，所述外延层包括依次层叠的N型半导体层、有源发光层与P型半导体层。
其中，所述衬底可以为Si衬底、Al2O3衬底、SiC衬底或GaN衬底。
步骤S20，在所述外延层上制作隔离槽，以将所述外延层隔离成N个发光单元。
具体而言，在P型半导体层表面涂布光刻胶，然后曝光、显影，在P型半导体上形成图形，暴露出部分P型半导体层，采用电感耦合等离子体刻蚀工艺去除掉暴露出的P型半导体层和P型半导体下面的有源发光层以及部分N型半导体层，暴露出重掺的N型半导体层即N型半导体层导电台阶，然后去除光刻胶。
以及，采用电感耦合等离子体刻蚀工艺去除掉暴露出N型半导体层导电台阶，直至衬底形成隔离槽，将外延层隔离成N个单独的发光单元。
步骤S30，在所述P型半导体层上制作第一金属反射层。
具体而言，在P型半导体层上涂布负性光刻胶，曝光、显影形成图形，采用电子束蒸镀技术依次蒸镀
金属Ag、
金属Ti、
金属Pt，以及采用Lift-Off工艺剥离掉部分金属，然后去除光刻胶，形成置于每个发光单元之上且面积小于P型半导体层的第一金属反射层。
步骤S40，在所述第一金属反射层上制作第一绝缘层。
具体而言，采用物理化学气相沉积工艺在第一金属反射层的表面沉积SiO2、SiN、TiO2、Ti3O5中的一种或多种，形成第一绝缘层。并采用光刻工艺，在第一绝缘层表面形成图形，暴露出部分第一绝缘层。
在得到第一绝缘层之后，所述方法还采用电感耦合等离子体刻蚀工艺分别去除每一发光单元中至少部分的第一绝缘层，以分别形成P型第一绝缘通孔和N型第一绝缘通孔。
步骤S50，在所述第一绝缘层上制作第二金属反射层。
具体而言，在第一绝缘层的表面涂布负性光刻胶，曝光、显影形成图形，采用电子束蒸镀工艺依次蒸镀
金属Ag、
金属Ti、
金属Pt、
金属Ti，采用Lift-Off工艺剥离掉部分金属，然后去除光刻胶，形成第二金属反射层，其中，所述第二金属反射层的面积为芯片面积的85％以上。
步骤S60，在所述第二金属反射层上制作第二绝缘层。
具体而言，采用物理化学气相沉积技术在晶圆表面沉积SiO2、SiN、TiO2、Ti3O5中的一种或多种，形成第二绝缘层。并采用光刻技术在第二绝缘层表面形成图形，暴露出部分第二绝缘层。
在得到第二绝缘层之后，所述方法还采用电感耦合等离子体刻蚀工艺分别去除每一发光单元中至少部分的第二绝缘层，以分别形成P型第二绝缘通孔和N型第二绝缘通孔。
步骤S70，在所述第二绝缘层上制作导电金属层。
具体而言，在第二绝缘层的表面涂布负性光刻胶，曝光、显影形成图形，采用电子束蒸镀技术依次在第二绝缘层的表面蒸镀
金属Cr、
金属Al、
金属Ti、
金属Pt、
金属Ti、
金属Pt、
金属Au、
金属Pt、
金属Ti。然后采用Lift-Off工艺剥离掉部分金属，去除光刻胶以形成导电金属层，其中，所述导电金属层包括P型导电金属层、导电金属连接层与N型导电金属层。
步骤S80，在所述导电金属层上制作第三绝缘层。
具体而言，采用物理化学气相沉积技术在导电金属层的表面沉积SiO2、SiN、TiO2、Ti3O5中的一种或多种，形成第三绝缘层。并采用光刻工艺在第三绝缘层表面形成图形，暴露出部分第三绝缘层。
在得到第三绝缘层之后，所述方法还采用电感耦合等离子体刻蚀工艺分别去除每一发光单元中至少部分的第三绝缘层，以分别形成P型第三绝缘通孔和N型第三绝缘通孔。
步骤S90，在所述第三绝缘层上制作焊盘层，所述焊盘层与所述导电金属层接触以实现电性连接。
具体而言，在第三绝缘层的表面涂布负性光刻胶，曝光、显影形成图形，采用电子束蒸镀技术依次在第三绝缘层的表面蒸镀
金属Al、
金属Ti、
金属Pt、
金属Ti、
金属Pt、
金属Ni、
金属Au，采用Lift-Off工艺剥离掉部分金属，去除光刻胶以形成焊盘层，其中，所述焊盘层包括P型焊盘层和N型焊盘层。
综上，采用本实施例当中所示制备方法制作的倒装高压发光二极管芯片，有益效果至少包括：
该倒装高压发光二极管芯片通过在外延结构的P型半导体层上设置第一金属反射层，该第一金属反射层能够对光线进行反射以及起到电流横向扩展的作用，并且在第一反射金属层之上设置第一绝缘层、第二绝缘层，在第一绝缘层与第二绝缘层之间设置有第二金属反射层，该第二金属反射层能够有效覆盖相邻发光单元之间的隔离槽，且第二金属反射层的面积占衬底面积的85％以上，使得该倒装高压发光二极管芯片发出的光线能够更多的经过第二金属反射层进行反射，从而有效保证该倒装高压发光二极管芯片的反射能力，并最终提升该倒装高压发光二极管芯片的外量子效率。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种倒装高压发光二极管芯片，所述芯片包括设于衬底之上的多个发光单元，相邻两个发光单元之间通过隔离槽分隔，其特征在于，每个所述发光单元均包括设于P型半导体层之上的第一金属反射层，还包括第一绝缘层、第二绝缘层与第三绝缘层；
其中，所述第一绝缘层层叠设于所述第一金属反射层远离所述P型半导体层的一侧表面，所述第一绝缘层远离所述第一金属反射层的一侧表面层叠设有第二金属反射层，所述第一绝缘层与所述第二金属反射层覆盖所述隔离槽，所述第二绝缘层层叠设于所述第二金属反射层远离所述第一绝缘层的一侧表面，所述第二绝缘层远离所述第二金属反射层的一侧表面层叠设有导电金属层，所述第三绝缘层层叠设于所述导电金属层远离所述第二绝缘层的一侧表面，所述第三绝缘层远离所述导电金属层的一侧表面层叠设有与所述导电金属层电性连接的焊盘层，所述第二金属反射层的面积为衬底面积的85％以上。
2.根据权利要求1所述的倒装高压发光二极管芯片，其特征在于，相邻两个所述发光单元之间，所述隔离槽的角度为40-80°。
3.根据权利要求1所述的倒装高压发光二极管芯片，其特征在于，所述第一绝缘层贯穿设有多个P型第一绝缘通孔与多个N型第一绝缘通孔，所述第二绝缘层贯穿设有多个P型第二绝缘通孔与多个N型第二绝缘通孔，所述第三绝缘层贯穿设有多个P型第三绝缘通孔与多个N型第三绝缘通孔；
其中，每个发光单元的所述P型第一绝缘通孔与所述P型第二绝缘通孔的正向投影完全重合，每个发光单元的所述N型第一绝缘通孔与所述N型第二绝缘通孔的正向投影完全重合。
4.根据权利要求3所述的倒装高压发光二极管芯片，其特征在于，所述导电金属层包括P型导电金属层与N型导电金属层，所述焊盘层包括P型焊盘层和N型焊盘层；
其中，所述P型焊盘层通过所述P型第三绝缘通孔与第一发光单元的所述P型导电金属层接触以实现电性连接，所述P型导电金属层通过所述P型第二绝缘通孔、P型第一绝缘通孔与所述第一金属反射层接触以实现电性连接；
所述N型焊盘层通过所述N型第三绝缘通孔与第N发光单元的所述N型导电金属层接触以实现电性连接，所述N型导电金属层通过所述N型第二绝缘通孔、N型第一绝缘通孔与所述N型半导体层的导电台阶接触形成电性连接。
5.根据权利要求4所述的倒装高压发光二极管芯片，其特征在于，所述导电金属层还包括导电金属连接层，所述导电金属连接层的一端通过第一发光单元的N型第二绝缘通孔、N型第一绝缘通孔与第一发光单元的N型半导体层的导电台阶接触以形成电性连接；所述导电金属连接层的另一端通过第N发光单元的P型第二绝缘通孔、P型第一绝缘通孔与第N发光单元的第一金属反射层接触以实现电性连接，所述第一金属反射层与第N发光单元的P型半导体电性连接。
6.根据权利要求1所述的倒装高压发光二极管芯片，其特征在于，所述第一金属反射层与第二金属反射层均由Ag、Ti、Pt材料中的任意一种或多种制成。
7.根据权利要求6所述的倒装高压发光二极管芯片，其特征在于，所述第一金属反射层与第二金属反射层均包括层叠设置的Ag金属、Ti金属与Pt金属，所述Ag金属的厚度为
所述Ti金属的厚度为
所述Pt金属的厚度为
8.一种倒装高压发光二极管芯片的制备方法，其特征在于，所述方法用于制备权利要求1-7任一项所述的倒装高压发光二极管芯片，所述方法包括：
提供一衬底并在所述衬底之上生长外延层，所述外延层包括依次层叠的N型半导体层、有源发光层与P型半导体层；
在所述外延层上制作隔离槽，以将所述外延层隔离成N个发光单元；
在所述P型半导体层上制作第一金属反射层；
在所述第一金属反射层上制作第一绝缘层；
在所述第一绝缘层上制作第二金属反射层；
在所述第二金属反射层上制作第二绝缘层；
在所述第二绝缘层上制作导电金属层；
在所述导电金属层上制作第三绝缘层；
在所述第三绝缘层上制作焊盘层，所述焊盘层与所述导电金属层接触以实现电性连接。
9.根据权利要求8所述的倒装高压发光二极管芯片的制备方法，其特征在于，在所述第一金属反射层上制作第一绝缘层的步骤之后，所述方法还包括：
采用电感耦合等离子体刻蚀工艺在每一发光单元分别去除至少部分的第一绝缘层，以在所述第一绝缘层上分别形成贯穿的P型第一绝缘通孔与贯穿的N型第一绝缘通孔；
在所述第二金属反射层上制作第二绝缘层的步骤之后，所述方法还包括：
采用电感耦合等离子体刻蚀工艺在每一发光单元分别去除至少部分的第二绝缘层，以在所述第二绝缘层上分别形成贯穿的P型第二绝缘通孔与贯穿的N型第二绝缘通孔；
在所述导电金属层上制作第三绝缘层的步骤之后，所述方法还包括：
采用电感耦合等离子体刻蚀工艺在每一发光单元分别去除至少部分的第三绝缘层，以在所述第三绝缘层上分别形成贯穿的P型第三绝缘通孔与贯穿的N型第三绝缘通孔。
10.根据权利要求8所述的倒装高压发光二极管芯片的制备方法，其特征在于，所述在所述第一绝缘层上制作第二金属反射层的步骤，具体包括：
在所述第一绝缘层表面涂布负性光刻胶，曝光、显影以形成图形；
采用电子束蒸镀工艺依次在所述第一绝缘层表面蒸镀
金属Ag、
金属Ti、
金属Pt、
金属Ti；
采用Lift-Off工艺剥离掉部分金属，去除光刻胶以形成第二金属反射层，其中，所述第二金属反射层面积为衬底面积的85％以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211098939.7A CN115602775A (zh) | 2022-09-07 | 2022-09-07 | 一种倒装高压发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211098939.7A CN115602775A (zh) | 2022-09-07 | 2022-09-07 | 一种倒装高压发光二极管芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115602775A true CN115602775A (zh) | 2023-01-13 |
Family
ID=84843700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211098939.7A Pending CN115602775A (zh) | 2022-09-07 | 2022-09-07 | 一种倒装高压发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115602775A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117393680A (zh) * | 2023-12-12 | 2024-01-12 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465691A (zh) * | 2013-09-16 | 2015-03-25 | 上海蓝光科技有限公司 | 一种高压发光二极管结构及其制造方法 |
| CN106935607A (zh) * | 2015-12-31 | 2017-07-07 | 晶能光电（江西）有限公司 | 一种倒装高压led芯片及其制备方法 |
| CN106981550A (zh) * | 2017-03-29 | 2017-07-25 | 广东工业大学 | 一种易封装易散热倒装高压led芯片 |
-
2022
- 2022-09-07 CN CN202211098939.7A patent/CN115602775A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465691A (zh) * | 2013-09-16 | 2015-03-25 | 上海蓝光科技有限公司 | 一种高压发光二极管结构及其制造方法 |
| CN106935607A (zh) * | 2015-12-31 | 2017-07-07 | 晶能光电（江西）有限公司 | 一种倒装高压led芯片及其制备方法 |
| CN106981550A (zh) * | 2017-03-29 | 2017-07-25 | 广东工业大学 | 一种易封装易散热倒装高压led芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117393680A (zh) * | 2023-12-12 | 2024-01-12 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN117393680B (zh) * | 2023-12-12 | 2024-04-12 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
| KR101188634B1 (ko) | 발광 다이오드 구조체 및 그 제조 방법 | |
| JP2014222771A (ja) | 発光素子パッケージ及びその製造方法 | |
| CN104285306A (zh) | 发光二极管(led)触点结构及其制造方法 | |
| WO2024114604A1 (zh) | 发光元件、发光组件及制作方法 | |
| CN111477647A (zh) | 发光元件及其制造方法 | |
| CN115602775A (zh) | 一种倒装高压发光二极管芯片及其制备方法 | |
| CN102460743A (zh) | 发光半导体器件及其制造方法 | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| CN113782658B (zh) | 发光半导体及其制备方法 | |
| CN114464710B (zh) | 一种led芯片及其制备方法 | |
| CN115663079A (zh) | 一种发光二极管及其制备方法 | |
| CN113594330B (zh) | 一种led及其制备方法 | |
| CN115472729A (zh) | 一种小型发光二极管结构及其制作方法 | |
| CN113284997B (zh) | 倒装led芯片及其制备方法 | |
| CN214176057U (zh) | 一种led芯片 | |
| CN112002789B (zh) | 一种大功率发光芯片及其制作方法 | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
| CN109994583B (zh) | 一种大功率紫外发光二极管及其制作方法 | |
| CN114975718A (zh) | 一种高稳定性倒装led芯片及其制备方法 | |
| CN109980063B (zh) | 一种发光二极管及其制作方法 | |
| US20210193875A1 (en) | Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| CN116487502B (zh) | 倒装led芯片及其制备方法 | |
| CN113644180B (zh) | 倒装led芯片及其制备方法 | |
| CN212874526U (zh) | 倒装led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |