KR101188634B1 - 발광 다이오드 구조체 및 그 제조 방법 - Google Patents

발광 다이오드 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR101188634B1
KR101188634B1 KR1020110081962A KR20110081962A KR101188634B1 KR 101188634 B1 KR101188634 B1 KR 101188634B1 KR 1020110081962 A KR1020110081962 A KR 1020110081962A KR 20110081962 A KR20110081962 A KR 20110081962A KR 101188634 B1 KR101188634 B1 KR 101188634B1
Authority
KR
South Korea
Prior art keywords
layer
conductivity type
contact hole
forming
contact
Prior art date
Application number
KR1020110081962A
Other languages
English (en)
Other versions
KR20120018080A (ko
Inventor
창-신 처
궈-휘 유
Original Assignee
치메이 라이팅 테크놀로지 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 치메이 라이팅 테크놀로지 코퍼레이션 filed Critical 치메이 라이팅 테크놀로지 코퍼레이션
Publication of KR20120018080A publication Critical patent/KR20120018080A/ko
Application granted granted Critical
Publication of KR101188634B1 publication Critical patent/KR101188634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

발광 다이오드(LED) 구조체 및 그 제조 방법이 개시된다. LED 구조체는 기판, 발광성 에피택셜 구조체, 제 1 도전형 및 제 2 도전형 접촉층, 투명 절연층, 제 1 및 제 2 반사층, 제 1 및 제 2 배리어층 및 제 1 도전형 및 제 2 도전형 전극을 포함한다.

Description

발광 다이오드 구조체 및 그 제조 방법{LIGHT-EMITTING DIODE STRUCTURE AND METHOD FOR MANUFACTURING THE SAME}
관련 특허 출원의 상호 참조
이 비가출원은 그 전체 내용이 본 명세서에 참조로서 포함되어 있는 2010년 8월 20일 출원된 타이완에서 출원된 특허 출원 제099127966호의 35 U.S.C. §119(a) 하에서의 우선권을 주장한다.
발명의 분야
본 발명은 발광 구조체에 관한 것으로서, 더 구체적으로는 발광 다이오드(LED) 구조체 및 그 제조 방법에 관한 것이다.
도 1은 종래의 LED 구조체의 개략 단면도이다. LED 구조체(124)는 기판(100), 버퍼층(102), n-형 반도체층(104), 활성층(발광층)(106), p-형 반도체층(108), p-형 저항 접촉층(112), 반사층(114), n-형 저항 접촉층(116), n-형 전극(118), p-형 전극(120) 및 부동태화층(122)을 포함한다.
LED 구조체(124)에서, 버퍼층(102)은 기판(100) 상에 배치된다. n-형 반도체층(104)은 버퍼층(102) 상에 배치된다. 활성층(106)은 n-형 반도체층(104)의 부분 상에 배치되어, n-형 반도체층(104)이 노출된 부분(110)을 갖게 된다. p-형 반도체층(108)은 활성층(106) 상에 배치된다. p-형 저항 접촉층(112) 및 반사층(114)은 p-형 반도체층(108) 상에 차례로 적층된다. p-형 전극(120)은 반사층(114)의 부분 상에 배치된다. 더욱이, n-형 저항 접촉층(116) 및 n-형 전극(118)은 n-형 반도체층(104)의 노출된 부분(110) 상에 차례로 적층된다. 부동태화층(122)은 p-형 전극(120), 반사층(114), p-형 저항 접촉층(112), p-형 반도체층(108), 활성층(106), n-형 반도체층(104), n-형 저항 접촉층(116) 및 n-형 전극(118)을 덮고, p-형 전극(120)의 부분 및 n-형 전극(118)의 부분을 노출시킨다.
종래의 LED 구조체(124)에서, p-형 저항 접촉층(112)은 반사층(114)과 함께 p-형 반도체층(108)에 직접 접촉한다. LED 구조체(124)가 장시간 동안 큰 전류 하에서 작동할 때, 활성층(116)에 의해 발생된 열은 반사층(114)을 쉽게 열화시키고, 따라서 디바이스의 전력이 감쇠될 뿐만 아니라 디바이스의 발광 효율이 영향을 받을 수 있다.
더욱이, 플립-칩 프로세스는 n-형 전극(118) 및 p-형 전극(120)이 큰 면적을 갖는 것을 요구한다. 그러나, 종래의 LED 구조체(124)의 n-형 전극(118)은 n-형 저항 접촉층(116) 상에 직접 배치되어, n-형 반도체층(104)이 형성될 때, 큰 면적을 갖는 n-형 저항 접촉층(116) 및 n-형 전극(118)을 배치하기 위해 n-형 반도체층(104)의 노출된 부분(110)이 큰 면적을 갖는 것이 가능하도록 더 큰 면적이 제거되어야 한다. 또한, 도 1에 도시된 바와 같이, n-형 저항 접촉층(116) 및 n-형 전극(118)의 면적의 증가는 활성층(108)의 발광 면적을 상대적으로 감소시키고, 따라서 LED 구조체(124)의 발광 효율을 감소시킨다.
따라서, 본 발명의 양태는 LED 구조체 및 그 제조 방법에 관한 것이다. 투명 절연층이 반사층과 발광성 에피택셜 구조체를 분리하여, 따라서 고출력 작동 중에 반사층의 안정성에 대한 발광성 에피택셜 구조체에 의해 발생된 열의 영향을 감소시키도록 사용된다.
본 발명의 다른 양태는 LED 구조체 및 그 제조 방법에 관한 것이고, 여기서 2개의 도전형 전극이 투명 절연층 위에 모두 배치될 수 있어, 따라서 접촉 전극의 면적을 감소시키고, 전체 발광 면적을 증가시키고, LED 구조체의 발광 효율을 더 향상시킨다.
본 발명의 또 다른 양태는 LED 구조체 및 그 제조 방법에 관한 것이고, 여기서 적어도 하나의 패턴 구조체가 LED 구조체의 광 출력 방향 및 각도를 제어하기 위해 투명 절연층 위에 제조될 수 있고, 따라서 광 추출 효율을 향상시킨다.
본 발명의 추가의 양태는 LED 구조체 및 그 제조 방법에 관한 것이고, 여기서 2개의 도전형 전극이 접촉층으로 연장하는 접촉 플러그를 갖고, 접촉 플러그는 발광성 에피택셜 구조체의 열 유동 통로로서 기능할 수 있어, 따라서 LED 구조체 위에서 작동시에 발생되는 열의 영향을 감소시킨다.
본 발명의 대안 실시예는 LED 구조체 및 그 제조 방법에 관한 것이고, 여기서 2개의 도전형 전극이 상승되어 투명 절연층 위에 배치되어, 전극의 면적이 증가될 뿐만 아니라 2개의 도전형 전극이 동일한 평면 내에 배치될 수 있게 되고, 이는 플립-칩의 어려움을 감소시키고, 따라서 플립-칩 프로세스의 신뢰성을 향상시킨다.
본 발명의 일 양태에서, LED 구조체가 제공된다. 일 실시예에서, LED 구조체는 기판, 발광성 에피택셜 구조체, 제 1 도전형 접촉층, 제 2 도전형 접촉층, 투명 절연층, 제 1 반사층, 제 2 반사층, 제 1 배리어층, 제 2 배리어층, 제 1 도전형 전극 및 제 2 도전형 전극을 포함한다. 발광성 에피택셜 구조체는 기판 위에 배치된 제 1 도전형 반도체층, 제 1 도전형 반도체층의 제 1 부분 위에 배치되어 제 1 도전형 반도체층의 제 2 부분을 노출시키는 활성층, 및 활성층 위에 배치되고 제 1 도전형 반도체층과는 상이한 도전형을 갖는 제 2 도전형 반도체층을 포함한다. 제 1 도전형 접촉층은 제 1 도전형 반도체층의 제 2 부분 위에 배치된다. 제 2 도전형 접촉층은 제 2 도전형 반도체층 위에 배치된다. 투명 절연층은 발광성 에피택셜 구조체, 제 1 도전형 접촉층 및 제 2 도전형 접촉층을 덮고, 표면을 갖고, 투명 절연층은 제 1 도전형 접촉층의 부분 및 제 2 도전형 접촉층의 부분을 각각 노출시키는 제 1 접촉 구멍 및 제 2 접촉 구멍을 포함한다. 제 1 반사층은 제 1 접촉 구멍 및 투명 절연층의 표면의 부분 위로 연장하여 이들을 덮는다. 제 2 반사층은 제 2 접촉 구멍 및 투명 절연층의 표면의 다른 부분 위로 연장하여 이들을 덮는다. 제 1 배리어층 및 제 2 배리어층은 제 1 반사층 및 제 2 반사층을 각각 덮는다. 제 1 도전형 전극은 제 1 배리어층 위에 배치되고 제 1 접촉 구멍을 충전한다. 제 2 도전형 전극은 제 2 배리어층 위에 배치되고 제 2 접촉 구멍을 충전한다.
본 발명의 다른 양태에서, LED 구조체가 또한 제공된다. 일 실시예에서, LED 구조체는 기판, 발광성 에피택셜 구조체, 제 1 도전형 접촉층, 제 2 도전형 접촉층, 제 1 반사층, 제 2 반사층, 투명 절연층, 제 1 배리어층, 제 2 배리어층, 제 1 도전형 전극 및 제 2 도전형 전극을 포함한다. 발광성 에피택셜 구조체는 기판 위에 배치된 제 1 도전형 반도체층, 제 1 도전형 반도체층의 제 1 부분 위에 배치되어 제 1 도전형 반도체층의 제 2 부분을 노출시키는 활성층, 및 활성층 위에 배치되고 제 1 도전형 반도체층과는 상이한 도전형을 갖는 제 2 도전형 반도체층을 포함한다. 제 1 도전형 접촉층은 제 1 도전형 반도체층의 제 2 부분 위에 배치된다. 제 2 도전형 접촉층은 제 2 도전형 반도체층 위에 배치된다. 제 1 반사층은 제 1 도전형 접촉층 위에 적층된다. 제 2 반사층은 제 2 도전형 접촉층 위에 적층된다. 투명 절연층은 발광성 에피택셜 구조체, 제 1 반사층 및 제 2 반사층을 덮고, 표면을 갖고, 투명 절연층은 제 1 반사층의 부분 및 제 2 반사층의 부분을 각각 노출시키는 제 1 접촉 구멍 및 제 2 접촉 구멍을 포함한다. 제 1 배리어층이 제 1 접촉 구멍 및 투명 절연층의 표면의 부분 위로 연장하여 이들을 덮는다. 제 2 배리어층이 제 2 접촉 구멍 및 투명 절연층의 표면의 다른 부분 위로 연장하여 이들을 덮는다. 제 1 도전형 전극이 제 1 배리어층 위에 배치되고 제 1 접촉 구멍을 충전한다. 제 2 도전형 전극이 제 2 배리어층 위에 배치되고 제 2 접촉 구멍을 충전한다.
본 발명의 일 실시예에 따르면, 제 1 도전형 전극 및 제 2 도전형 전극은 동일한 평면 내에 배치된다.
본 발명의 다른 실시예에 따르면, 제 1 접촉 구멍의 측벽 및 제 2 접촉 구멍의 측벽은 모두 발광성 에피택셜 구조체에 대해 경사진다.
본 발명의 다른 양태에서, LED 구조체의 제조 방법이 제공된다. 일 실시예에서, 방법은 이하의 단계를 포함한다. 발광성 에피택셜 구조체가 기판 위에 형성된다. 발광성 에피택셜 구조체는, 기판 위에 배치된 제 1 도전형 반도체층, 제 1 도전형 반도체층의 제 1 부분 위에 배치되어 제 1 도전형 반도체층의 제 2 부분을 노출시키는 활성층, 및 활성층 위에 배치되고 제 1 도전형 반도체층과는 상이한 도전형을 갖는 제 2 도전형 반도체층을 포함한다. 제 1 도전형 접촉층이 제 1 도전형 반도체층의 제 2 부분 위에 형성된다. 제 2 도전형 접촉층이 제 2 도전형 반도체층 위에 형성된다. 발광성 에피택셜 구조체, 제 1 도전형 접촉층 및 제 2 도전형 접촉층을 덮는 투명 절연층이 형성된다. 제 1 접촉 구멍 및 제 2 접촉 구멍이 투명 절연층 내에 형성되고, 여기서 제 1 접촉 구멍 및 제 2 접촉 구멍은 제 1 도전형 접촉층의 부분 및 제 2 도전형 접촉층의 부분을 각각 노출시킨다. 제 1 접촉 구멍 및 투명 절연층의 표면의 부분 위로 연장하여 이들을 덮는 제 1 반사층이 형성된다. 제 2 접촉 구멍 및 투명 절연층의 표면의 다른 부분 위로 연장하여 이들을 덮는 제 2 반사층이 형성된다. 제 1 반사층 및 제 2 반사층을 각각 덮는 제 1 배리어층 및 제 2 배리어층이 형성된다. 제 1 도전형 전극이 제 1 배리어층 위에 형성되고 제 1 접촉 구멍을 충전한다. 제 2 도전형 전극이 제 2 배리어층 위에 형성되고 제 2 접촉 구멍을 충전한다.
본 발명의 또 다른 양태에서, LED 구조체의 제조 방법이 또한 제공된다. 일 실시예에서, 방법은 이하의 단계를 포함한다. 발광성 에피택셜 구조체가 기판 위에 형성된다. 발광성 에피택셜 구조체는, 기판 위에 배치된 제 1 도전형 반도체층, 제 1 도전형 반도체층의 제 1 부분 위에 배치되어 제 1 도전형 반도체층의 제 2 부분을 노출시키는 활성층, 및 활성층 위에 배치되고 제 1 도전형 반도체층과는 상이한 도전형을 갖는 제 2 도전형 반도체층을 포함한다. 제 1 도전형 접촉층이 제 1 도전형 반도체층의 제 2 부분 위에 형성된다. 제 2 도전형 접촉층이 제 2 도전형 반도체층 위에 형성된다. 제 1 반사층이 제 1 도전형 접촉층 위에 형성된다. 제 2 반사층이 제 2 도전형 접촉층 위에 형성된다. 발광성 에피택셜 구조체, 제 1 반사층 및 제 2 반사층을 덮는 투명 절연층이 형성된다. 제 1 접촉 구멍 및 제 2 접촉 구멍이 투명 절연층 내에 형성되고, 제 1 접촉 구멍 및 제 2 접촉 구멍은 각각 제 1 반사층의 부분 및 제 2 반사층의 부분을 노출시킨다. 제 1 접촉 구멍 및 투명 절연층의 표면의 부분 위로 연장하여 이들을 덮는 제 1 배리어층이 형성된다. 제 2 접촉 구멍 및 투명 절연층의 표면의 다른 부분 위로 연장하여 이들을 덮는 제 2 배리어층이 형성된다. 제 1 도전형 전극이 제 1 배리어층 위에 형성되고 제 1 접촉 구멍을 충전한다. 제 2 도전형 전극이 제 2 배리어층 위에 형성되고 제 2 접촉 구멍을 충전한다.
본 발명의 일 실시예에 따르면, 제 1 접촉 구멍 및 제 2 접촉 구멍을 형성하는 단계는 발광성 에피택셜 구조체에 대해 모두 경사지게 제 1 접촉 구멍의 측벽 및 제 2 접촉 구멍의 측벽을 제조하는 것을 추가로 포함한다.
본 발명의 다른 실시예에 따르면, LED 구조체 제조 방법은 제 1 접촉 구멍 및 제 2 접촉 구멍을 형성하는 단계와 제 1 배리어층을 형성하는 단계 사이에 투명 절연층의 표면에 적어도 하나의 패턴 구조체를 형성하는 단계를 추가로 포함한다.
본 발명의 실시예에 따르면, 투명 절연층은 반사층 및 발광성 에피택셜 구조체를 분리하여, 따라서 LED 디바이스의 고전력 작동 중에 발생되는 열의 영향을 효과적으로 감소시키는데 사용된다. 더욱이, 2개의 도전형 전극은 모두 상승되고 투명 절연층 위에 배치되기 때문에, 전체 발광 면적이 증가되고 전극의 면적이 확장된다. 2개의 도전형 전극은 동일한 평면 내에 배치될 수 있는데, 이는 플립-칩 프로세스의 어려움을 감소시키는데 있어 유리하고, 따라서 플립-칩 프로세스의 신뢰성을 향상시킨다. 더욱이, 적어도 하나의 패턴 구조체는 LED 구조체의 발광 방향을 제어하기 위해 투명 절연층 위에 배치될 수 있고, 따라서 디바이스의 광 추출 효율을 향상시킨다. 한편, 2개의 도전형 전극은 접촉층으로 연장하는 접촉 플러그를 갖는다. 접촉 플러그는 발광성 에피택셜 구조체의 열 유동 통로로서 기능할 수 있기 때문에, LED 구조체 위에서 작동시에 발생된 열의 영향이 감소될 수 있다.
첨부 도면은 본 발명의 하나 이상의 실시예를 도시하고 있고, 기재된 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다. 가능한 경우에, 동일한 도면 부호가 실시예의 동일한 또는 유사한 요소를 칭하기 위해 도면 전체에 걸쳐 사용된다.
본 발명에 따르면, LED 디바이스의 고전력 작동 중에 발생되는 열의 영향을 효과적으로 감소시킬 수 있고, 전체 발광 면적이 증가되고 전극의 면적이 확장될 수 있고, 플립-칩 프로세스의 신뢰성을 향상시킬 수 있고, 디바이스의 광 추출 효율을 향상시킬 수 있고, LED 구조체 위에서 작동시에 발생된 열의 영향이 감소될 수 있는 효과를 갖는다.
도 1은 종래의 LED 구조체의 개략 단면도.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 LED 구조체의 프로세스를 도시하는 단면도.
도 2f는 본 발명의 일 실시예에 따른 LED 구조체의 제 1 도전형 접촉층, 제 2 도전형 접촉층 및 대응 접촉 구멍의 분포의 개략도.
도 2g는 본 발명의 일 실시예에 따른 LED 구조체의 패키지 구조체의 개략 단면도.
도 3은 본 발명의 다른 실시예에 따른 LED 구조체의 단면도.
도 4a 내지 도 4e는 본 발명의 또 다른 실시예에 따른 LED 구조체의 프로세스를 도시하는 단면도.
본 발명이 이제 본 발명의 예시적인 실시예가 도시되어 있는 첨부 도면을 참조하여 이하에 더 완전히 설명될 것이다. 그러나, 본 발명은 다수의 상이한 형태로 실시될 수 있고, 본 명세서에 설명된 실시예에 한정되는 것으로서 해석되어서는 안된다. 오히려, 이들 실시예는 이 개시 내용이 철저하고 완전할 수 있도록 그리고 당 기술 분야의 숙련자들에게 본 발명의 범주를 완전히 전달할 수 있도록 제공된다. 유사한 도면 부호는 전체에 걸쳐 유사한 요소를 지칭한다.
예시적인 실시예가 예시적인 실시예의 이상적인 실시예(및 중간 구조체)의 개략도인 단면도를 참조하여 본 명세서에 설명된다. 이와 같이, 예를 들어 제조 기술 및/또는 공차의 결과로서 도면의 형상으로부터의 변형이 예측된다. 따라서, 예시적인 실시예는 본 명세서에 예시된 영역의 형상에 한정되는 것이 아니라 예를 들어 제조로부터 발생하는 형상의 편차를 포함하도록 해석되어야 한다. 예를 들어, 직사각형으로서 도시된 주입된 영역은 통상적으로 주입된 영역으로부터 주입되지 않은 영역으로의 2원 변형보다는 그 에지에서 둥근 또는 만곡된 특징부 및/또는 임플란트 농도의 구배를 가질 수 있다. 마찬가지로, 몇몇 주입에서 주입에 의해 형성된 매립된 영역은 주입이 발생하는 표면과 매립된 영역 사이의 영역을 생성할 수 있다. 따라서, 도면에 도시된 영역은 사실상 개략적이고, 이들의 형상은 디바이스의 영역의 실제 형상을 예시하도록 의도된 것은 아니고, 예시적인 실시예의 범주를 한정하도록 의도된 것도 아니다.
요소 또는 층이 다른 요소 또는 층 "위에 있고", "접속되고", "결합되고" 또는 "덮고 있는" 것으로서 언급될 때, 이는 다른 요소 또는 층에 직접적으로 위에 있고, 접속되고, 결합되거나 덮고 있을 수도 있고, 또는 개재 요소 또는 층이 존재할 수도 있다. 대조적으로, 요소가 다른 요소 "위에 직접 있는" 것으로서 언급될 때, 어떠한 개재 요소도 존재하지 않는다. 본 명세서에 사용될 때, 용어 "및/또는"은 관련 열거된 항목 중 하나 이상의 임의의 및 모든 조합을 포함한다.
용어 제 1, 제 2, 제 3 등이 다양한 요소, 구성 요소, 영역, 층 및/또는 섹션을 설명하기 위해 본 명세서에 사용될 수 있지만, 이들 요소, 구성 요소, 영역, 층 및/또는 섹션은 이들 용어에 의해 한정되어서는 안된다는 것이 이해될 수 있을 것이다. 이들 용어는 단지 일 요소, 구성 요소, 영역, 층 또는 섹션을 다른 요소, 구성 요소, 영역, 층 또는 섹션과 구별하기 위해 사용된다. 따라서, 이하에 설명되는 제 1 요소, 구성 요소, 영역, 층 또는 섹션은 본 발명의 교시로부터 벗어나지 않고 제 2 요소, 구성 요소, 영역, 층 또는 섹션을 명명할 수 있다.
본 명세서에 사용된 용어는 단지 특정 실시예를 설명하기 위한 것이고, 본 발명의 한정으로 의도되는 것은 아니다. 본 명세서에 사용될 때, 단수 형태의 용어는 문맥상 명백하게 달리 지시되지 않으면, 마찬가지로 복수의 형태를 포함하는 것으로 의도된다. 용어 "포함한다" 및/또는 "포함하는" 또는 "구비한다" 및/또는 "구비하는" 또는 "갖는다" 및/또는 "갖는"은 본 명세서에서 사용될 때, 언급된 특징부, 영역, 완전체, 단계, 동작, 요소 및/또는 구성 요소의 존재를 설명하지만, 하나 이상의 다른 특징부, 영역, 완전체, 단계, 동작, 요소, 구성 요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하는 것은 아니라는 것이 또한 이해될 수 있을 것이다.
더욱이, "하부" 또는 "저부" 및 "상부" 또는 "위"와 같은 상대적인 용어는 도면에 도시된 바와 같이 다른 요소에 대한 일 요소의 관계를 설명하기 위해 본 명세서에 사용될 수 있다. 상대적인 용어는 도면에 도시된 배향에 추가하여 디바이스의 상이한 배향을 포함하도록 의도된다는 것이 이해될 수 있을 것이다. 예를 들어, 도면 중 하나 내의 디바이스가 전복되면, 다른 요소의 "하부"측에 있는 것으로서 설명된 요소는 다른 요소의 "상부"측에 배향될 수 있다. 따라서, 예시적인 용어 "하부"는 도면의 특정 배향에 따라, "하부" 및 "상부"의 배향의 모두를 포함할 수 있다. 유사하게, 도면 중 하나 내의 디바이스가 전복되면, 다른 요소의 "아래" 또는 "하부에" 있는 것으로서 설명된 요소는 다른 요소의 "위에" 배향될 수 있다. 따라서 예시적인 용어 "하부" 또는 "아래"는 상부 및 하부의 배향의 모두를 포함할 수 있다.
달리 정의되지 않으면, 본 명세서에 사용된 모든 용어(기술적 및 과학적 용어를 포함함)는 본 발명이 속하는 기술 분야의 숙련자에 의해 통상적으로 이해되는 바와 동일한 의미를 갖는다. 통상적으로 사용된 사전에 정의된 것들과 같은 용어는 관련 기술 및 본 발명의 개시 내용과 관련하여 이들의 의미와 일치하는 의미를 갖는 것으로서 해석되어야 하고, 본 명세서에 명시적으로 그와 같이 정의되지 않으면 이상화된 또는 과도하게 형식적인 개념으로 해석되어서는 안된다는 것이 또한 이해될 수 있을 것이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 LED 구조체의 제조 프로세스를 도시하는 단면도이다. 이 실시예에서, 먼저 투명 기판(200)이 제공된다. 기판(200)의 재료는 예를 들어 사파이어일 수 있다. 다음에, 버퍼층(202)이 에피택시(epitaxy), 예를 들어, 금속 유기 화학 기상 증착(MOCVD)에 의해 기판(200) 위에 선택적으로 형성된다. 버퍼층(202)의 재료는 비도핑 반도체, 예를 들어 비도핑 GaN-시리즈 재료일 수 있다. 그 후에, 발광성 에피택셜 구조체가 에피택시, 예를 들어 MOCVD에 의해 버퍼층(202) 위에 성장된다. 이 실시예에서, 발광성 에피택셜 구조체는 버퍼층(202) 상에 차례로 적층된 제 1 도전형 반도체층(204), 활성층(210) 및 제 2 도전형 반도체층(212)을 포함할 수 있다. 제 1 도전형 반도체층(204) 및 제 2 도전형 반도체층(212)은 상이한 도전형을 갖는다. 예를 들어, 제 1 도전형 반도체층(204) 및 제 2 도전형 반도체층(212) 중 하나는 n-형이고, 다른 하나는 p-형이다. 발광성 에피택셜 구조체의 재료는 예를 들어 GaN-시리즈 재료일 수 있다. 활성층(210)은 예를 들어 다수의 양자 우물(MQW) 구조체일 수 있다.
도 2a에 도시된 바와 같이, 발광성 에피택셜 구조체가 성장된 후에, 발광성 에피택셜 구조체는 예를 들어 제 2 도전형 반도체층(212)의 부분, 활성층(210)의 부분 및 제 1 도전형 반도체층(204)의 부분을 제거하여, 따라서 메사(mesa)를 형성하기 위해 리소그래피 및 에칭에 의해 형성된다. 메사가 형성된 후에, 제 1 도전형 반도체층(204)은 제 1 부분(206) 및 제 2 부분(208)을 갖고, 여기서 제 2 도전형 반도체층(212) 및 활성층(210)이 제 1 도전형 반도체층(204)의 제 1 부분(206) 위에 배치되고 제 2 부분(208)이 노출되어 있다.
다음에, 제 1 도전형 접촉층(214) 및 제 2 도전형 접촉층(216)은 예를 들어 증발에 의해 형성된다. 도 2b에 도시된 바와 같이, 제 1 도전형 접촉층(214) 및 제 2 도전형 접촉층(216)은 각각 제 1 도전형 반도체층(204)의 제 2 부분(208) 및 제 2 도전형 반도체층(212)의 부분 위에 배치된다. 제 1 도전형 접촉층(214) 및 제 2 도전형 접촉층(216)은 저항 접촉층일 수 있다. 제 1 도전형이 n-형일 때, 제 1 도전형 접촉층(214)의 재료는 예를 들어, 인듐 주석 산화물(ITO), TiAl, Cr/Pt/Au 또는 Cr/Au일 수 있다. 제 2 도전형이 p-형일 때, 제 2 도전형 접촉층(216)은 투명 산화물 구조체, 예를 들어, ITO, ZnO, AZO, GZO, In2O3 및 SnO2의 단층 또는 다층 구조체일 수 있다. 다른 실시예에서, 제 2 도전형 접촉층(216)의 재료는 Ni/Au 또는 Ni/Ag일 수 있다.
그 후에, 도 2c에 도시된 바와 같이, 발광성 에피택셜 구조체의 투명 절연층(218)이 제 1 도전형 반도체층(204), 활성층(210) 및 제 2 도전형 반도체층(212), 뿐만 아니라 제 1 도전형 접촉층(214) 및 제 2 도전형 접촉층(216)을 덮기 위해 증착 또는 코팅, 예를 들어 스핀 코팅에 의해 형성된다. 투명 절연층(218)은 바람직하게는 평탄화된 표면(220)을 갖고, 표면(220)은 발광성 에피택셜 구조체에 대향하여 배치된다. 예에서, 투명 절연층(218)의 재료는 예를 들어 스핀 온 글래스(SOG), 고분자, SiO2 또는 TiO2일 수 있다. 투명 절연층(218)의 두께는 바람직하게는 0.5 ㎛ 내지 100 ㎛이다. 일 실시예에서, 투명 산화물층은 투명 절연층(218)으로서 기능하기 위해 스핀 코팅에 의해 형성된다.
다음에, 투명 절연층(218)의 부분은 투명 절연층(218) 내에 접촉 구멍(222, 224)을 형성하기 위해 예를 들어 에칭에 의해 제거된다. 도 2d에 도시된 바와 같이, 접촉 구멍(222, 224)은 제 1 도전형 접촉층(214)의 부분 및 제 2 도전형 접촉층(216)의 부분을 각각 노출시킨다.
LED 구조체는 적어도 하나의 제 1 도전형 접촉층(214) 및 적어도 하나의 제 2 도전형 접촉층(216)을 포함할 수 있는데, 즉 제 2 도전형 접촉층(214) 및 제 2 도전형 접촉층(216)의 수는 각각 하나 이상일 수 있다. 도 2f는 본 발명의 일 실시예에 따른 LED 구조체의 제 1 도전형 접촉층, 제 2 도전형 접촉층 및 대응하는 접촉 구멍의 분포의 개략 평면도이다. 각각의 제 1 도전형 접촉층(214)은 접촉 구멍 사전 설정 영역(222a)을 갖고 구성되고, 각각의 제 2 도전형 접촉층(216)은 접촉 구멍 사전 설정 영역(224a)을 갖고 구성된다. 접촉 구멍(222)은 제 1 도전형 접촉층(214)의 접촉 구멍 사전 설정 영역(222a) 위에 형성되고, 접촉 구멍(224)은 제 2 도전형 접촉층(216)의 접촉 구멍 사전 설정 영역(224a) 위에 형성된다.
도 2e를 참조하면, 다음에, 반사층(226, 230)이 형성된다. 반사층(226)은 접촉 구멍(222) 및 투명 절연층(218)의 표면(220)의 부분 위로 연장하여 이들을 덮는다. 반사층(230)은 접촉 구멍(224) 및 투명 절연층(218)의 표면(220)의 다른 부분 위로 연장하여 이들을 덮는다. 반사층(226, 230)은 접촉하지 않는다. 일 실시예에서, 반사층(226, 230)은 바람직하게는 적어도 2개의 층의 구조를 갖는다. 즉, 적어도 하나의 부착 필름이 먼저 형성되고, 다음에 반사 필름이 부착 필름 위에 형성된다. 부착 필름의 재료는 예를 들어 Ti, Ni 또는 TiW 합금일 수 있고, 반사 필름의 재료는 예를 들어 Al 또는 Ag일 수 있다.
다음에, 반사층(226, 230)을 각각 덮는 배리어층(228, 232)이 선택적으로 형성된다. 배리어층(228, 232)은 접촉하지 않는다. 배리어층(228, 232)의 재료는 예를 들어, Ti, TiW 합금, W, Pt, Ni 또는 이들의 임의의 조합일 수 있다. 배리어층(228, 232)은 이하의 프로세스에서 형성된 반사층(226)과 제 1 도전형 전극(234) 사이의 확산 및 이하의 프로세스에서 형성된 반사층(230)과 제 2 도전형 전극(236) 사이의 확산을 각각 방지할 수 있다.
그 후에, 제 1 도전형 전극(234) 및 제 2 도전형 전극(236)은 예를 들어 증발, 스퍼터링, 전해 도금 또는 화학 도금에 의해 형성될 수 있고, 따라서 LED 구조체(242)의 제조를 완료한다. 제 1 도전형 전극(234)은 배리어층(228) 위에 배치되고 접촉 구멍(222)을 충전한다. 제 2 도전형 전극(236)은 배리어층(232) 위에 배치되고 접촉 구멍(224)을 충전한다. 접촉 구멍(222) 위에 배치된 제 1 도전형 전극(234)의 부분은 접촉 플러그(238)라 칭할 수 있고, 접촉 구멍(224) 위에 배치된 제 2 도전형 전극(236)의 부분은 접촉 플러그(240)라 칭할 수 있다. 일 실시예에서, 제 1 도전형 전극(234) 및 제 2 도전형 전극(236)은 다층 구조체, 예를 들어 Au 또는 Ni 및 Au 또는 Ni 상에 배치된 AuSn 또는 AgSnCu의 공정 금속(eutectic metal)을 포함할 수 있다.
일 실시예에서, 접촉 플러그(238, 240)에 추가하여, 제 1 도전형 전극(234) 및 제 2 도전형 전극(236)은 바람직하게는 도 2e에 도시된 바와 같이 동일 평면 내에 배치된다. LED 구조체(242)의 제조가 완료된 후에, LED 구조체(242)의 패키징 프로세스가 수행될 수 있다. 이 실시예에서, LED 구조체(242)는 플립-칩 패키징 프로세스에 적합하다. LED 구조체(242)의 플립-칩 패키징 프로세스 중에, 땜납 범프(254, 256)가 제 1 도전형 전극(234) 및 제 2 도전형 전극(236) 각각 위에 먼저 형성될 수 있다. 한편, 패키지 기판(258)이 제공된다. 다음에, 도 2g에 도시된 바와 같이, LED 구조체(242)는 반전되고 패키지 기판(258)의 사전 설정 영역 위에 덮여져서, 따라서 실질적으로 LED 구조체(242)의 플립-칩 패키징을 완료한다. LED 구조체(242)의 제 1 도전형 전극(234) 및 제 2 도전형 전극(236)은 땜납 범프(254, 256)에 의해 각각 패키지 기판(258) 위의 사전 설정 회로에 전기적으로 접속된다.
제 1 도전형 전극(234) 및 제 2 도전형 전극(236)은 동일한 평면 내에 배치되기 때문에, LED 구조체(242)의 플립-칩의 어려움이 상당히 감소하여, 따라서 플립-칩 프로세스의 신뢰성을 향상시킨다.
본 발명에 있어서, 패턴 구조체는 또한 LED 구조체의 광 출력 방향을 제어하기 위해 LED 구조체의 투명 절연층 위에 제조될 수 있다. 도 3은 본 발명의 다른 실시예에 따른 LED 구조체의 단면도이다. LED 구조체(252)의 아키텍처는 상기 실시예에서 LED 구조체(242)의 것과 실질적으로 동일하다. 2개의 차이점은 LED 구조체(242)의 2개의 접촉 구멍(222, 224)의 측벽이 실질적으로 발광성 에피택셜 구조체에 수직이고, 반면에 접촉 구멍(244)의 측벽(246)과 LED 구조체(252)의 접촉 구멍(248)의 측벽(250)은 발광성 에피택셜 구조체에 대해 모두 경사진다는 것이다.
이 실시예에서, 투명 절연층(218) 내에 접촉 구멍(244, 248)을 형성할 때 접촉 구멍(244)의 측벽(246) 및 접촉 구멍(248)의 측벽(250)을 발광성 에피택셜 구조체에 대해 경사지게 제조함으로써, 반사층(226, 230)으로 방출된 광의 반사 방향이 변경될 수 있고, 따라서 LED 구조체(252)의 각도 및 광 출력 방향을 제어한다.
다른 실시예에서, 발광성 에피택셜 구조체에 대한 접촉 구멍의 측벽의 경사진 각도를 변경하는 것에 추가하여, 투명 절연층(218)의 표면(220)은 투명 절연층(218)의 표면(220)이 하나 이상의 패턴 구조체, 예를 들어 규칙적인 패턴 구조체 또는 불규칙적인 패턴 구조체를 갖도록 패터닝될 수 있다. 투명 절연층(218) 내에 접촉 구멍(222, 224) 또는 접촉 구멍(244, 248)을 형성하는 단계와 반사층(226, 230)을 형성하는 단계 사이에 투명 절연층(218)의 표면(220) 위에 적어도 하나의 패턴 구조체를 배치함으로써, LED 구조체(242 또는 252)의 광 출력 방향 및 각도가 제어될 수 있다.
도 4a 내지 도 4e는 본 발명의 또 다른 실시예에 따른 LED 구조체의 제조 프로세스를 도시하는 단면도이다. 이 실시예에서, 먼저, 투명 기판(300)이 제공되고, 여기서 기판(300)의 재료는 예를 들어 사파이어일 수 있다. 다음에, 버퍼층(302)은 선택적으로 에피택시, 예를 들어 MOCVD에 의해 기판(300) 위에 선택적으로 성장된다. 버퍼층(302)의 재료는 비도핑 반도체, 예를 들어 비도핑 GaN-시리즈 재료일 수 있다.
그 후에, 발광성 에피택셜 구조체가 에피택시, 예를 들어 MOCVD에 의해 버퍼층(302) 위에 성장된다. 이 실시예에서, 발광성 에피택셜 구조체는 버퍼층(302) 위에 차례로 적층된 제 1 도전형 반도체층(304), 활성층(310) 및 제 2 도전형 반도체층(312)을 포함할 수 있다.
제 1 도전형 반도체층(304) 및 제 2 도전형 반도체층(312)은 상이한 도전형을 갖는다. 예를 들어, 제 1 도전형 반도체층(304) 및 제 2 도전형 반도체층(312) 중 하나는 n-형이고, 다른 하나는 p-형이다. 발광성 에피택셜 구조체의 재료는 예를 들어 GaN-시리즈 재료일 수 있다. 활성층(310)은 예를 들어 MQW 구조체일 수 있다. 다음에, 도 4a에 도시된 바와 같이, 발광성 에피택셜 구조체는 예를 들어 제 2 도전형 반도체층(312)의 부분, 활성층(310)의 부분 및 제 1 도전형 반도체층(304)의 부분을 제거하여, 따라서 메사를 형성하기 위해 리소그래피 및 에칭에 의해 형성된다. 발광성 에피택셜 구조체가 형성된 후에, 제 1 도전형 반도체층(304)은 제 1 부분(306) 및 제 2 부분(308)을 갖는다. 제 2 도전형 반도체층(312) 및 활성층(310)은 제 1 도전형 반도체층(304)의 제 1 부분(306) 위에 배치되고 제 2 부분(308)이 노출되어 있다.
다음에, 제 1 도전형 접촉층(314) 및 제 2 도전형 접촉층(318)이 예를 들어 증발에 의해 제 1 도전형 반도체층(304)의 제 2 부분(308) 및 제 2 도전형 반도체층(312)의 부분 위에 각각 형성된다. 마찬가지로, LED 구조체는 적어도 하나의 제 1 도전형 접촉층(314) 및 적어도 하나의 제 2 도전형 접촉층(318)을 포함할 수 있다. 즉, 제 1 도전형 접촉층(314)의 수 및 제 2 도전형 접촉층(318)의 수는 모두 적어도 하나이다. 바람직하게는, 제 1 도전형 접촉층(314) 및 제 2 도전형 접촉층(318)은 예를 들어 저항 접촉층일 수 있다. 제 1 도전형이 n-형일 때, 제 1 도전형 접촉층(314)의 재료는 예를 들어, ITO, TiAl, Cr/Pt/Au 또는 Cr/Au일 수 있다. 제 2 도전형이 p-형일 때, 제 2 도전형 접촉층(318)은 투명 산화물 구조체, 예를 들어, ITO, ZnO, AZO, GZO, In2O3 및 SnO2의 단층 또는 다층 구조체일 수 있다. 다른 실시예에서, 제 2 도전형 접촉층(318)의 재료는 Ni/Au 또는 Ni/Ag일 수 있다.
그 후에, 도 4b에 도시된 바와 같이, 반사층(316, 320)이 제 1 도전형 접촉층(314) 및 제 2 도전형 접촉층(318) 위에 각각 형성된다. 일 실시예에서, 반사층(316, 320)은 바람직하게는 적어도 2개의 층의 구조를 갖고, 여기서 반사층(316, 320)의 각각은 차례로 적층된 적어도 하나의 부착 필름 및 반사 필름을 포함한다. 부착 필름의 재료는 예를 들어 Ti, Ni 또는 TiW 합금일 수 있고, 반사 필름의 재료는 예를 들어 Al 또는 Ag일 수 있다.
다음에, 도 4c에 도시된 바와 같이, 투명 절연층(322)이 발광성 에피택셜 구조체의 제 1 도전형 반도체층(304), 활성층(310) 및 제 2 도전형 반도체층(312), 뿐만 아니라 제 1 도전형 접촉층(314), 제 2 도전형 접촉층(318), 반사층(316, 320)을 덮기 위해 증착 또는 코팅, 예를 들어 스핀 코팅에 의해 형성된다. 투명 절연층(322)은 바람직하게는 평탄화된 표면(324)을 갖고, 표면(324)은 발광성 에피택셜 구조체에 대향하여 배치된다. 예에서, 투명 절연층(322)의 재료는 투명 산화물층, 예를 들어 SOG, 고분자, SiO2 또는 TiO2일 수 있다. 투명 절연층(322)의 두께는 바람직하게는 0.5 ㎛ 내지 100 ㎛이다.
다음에, 도 4d에 도시된 바와 같이, 투명 절연층(322)의 부분은 투명 절연층(322) 내에 접촉 구멍(326, 328)을 형성하기 위해 예를 들어 에칭에 의해 제거된다. 접촉 구멍(326, 328)은 반사층(316)의 부분 및 반사층(320)의 부분을 각각 노출시킨다.
그 후에, 도 4e를 참조하면, 배리어층(330, 332)이 선택적으로 형성된다. 배리어층(330)은 접촉 구멍(326)과 투명 절연층(322)의 표면(324)의 부분 위로 연장하여 이들을 덮는다. 배리어층(332)은 접촉 구멍(328)과 투명 절연층(322)의 표면(324)의 다른 부분 위로 연장하여 이들을 덮는다. 배리어층(330, 332)은 접촉하지 않는다. 배리어층(330, 332)의 재료는 예를 들어, Ti, TiW 합금, W, Pt, Ni 또는 이들의 임의의 합금일 수 있다. 배리어층(330, 332)은 이하의 프로세스에서 형성된 반사층(316)과 제 1 도전형 전극(334) 사이의 확산 및 이하의 프로세스에서 형성된 반사층(320)과 제 2 도전형 전극(336) 사이의 확산을 방지하기 위해 각각 사용된다.
다음에, 도 4e에 도시된 바와 같이, 제 1 도전형 전극(334) 및 제 2 도전형 전극(336)은 예를 들어 증발, 스퍼터링, 전해 도금 또는 화학 도금에 의해 형성될 수 있고, 따라서 LED 구조체(342)의 제조를 완료한다. 제 1 도전형 전극(334)은 배리어층(330) 위에 배치되고 접촉 구멍(326)을 충전한다. 제 2 도전형 전극(336)은 배리어층(332) 위에 배치되고 접촉 구멍(328)을 충전한다. LED 구조체(324)에서, 접촉 구멍(326) 위에 배치된 제 1 도전형 전극(334)의 부분은 접촉 플러그(338)라 칭할 수 있고, 접촉 구멍(328) 위에 배치된 제 2 도전형 전극(336)의 부분은 접촉 플러그(340)라 칭할 수 있다. 일 실시예에서, 제 1 도전형 전극(334) 및 제 2 도전형 전극(336)은 다층 구조체를 포함할 수 있고, 다층 구조체는 예를 들어 Au 또는 Ni 및 Au 또는 Ni 상에 배치된 AuSn 또는 AgSnCu의 공정 금속을 포함한다.
일 실시예에서, 도 4e에 도시된 바와 같이, 접촉 플러그(338, 340)에 추가하여, 제 1 도전형 전극(334) 및 제 2 도전형 전극(336)은 바람직하게는 동일 평면 내에 배치된다. LED 구조체(342)의 제조가 완료된 후에, 패키징 프로세스가 수행될 수 있다. 이 실시예에서, LED 구조체(342)는 플립-칩 패키징 프로세스에 적합하다. 제 1 도전형 전극(338) 및 제 2 도전형 전극(340)은 동일한 평면에 배치되기 때문에, LED 구조체(342)의 플립-칩의 어려움이 상당히 감소되고, 따라서 플립-칩 프로세스의 신뢰성을 향상시킨다.
이 실시예에서, 도 3의 실시예와 유사하게, LED 구조체(342)의 2개의 접촉 구멍(326, 328)의 측벽이 발광성 에피택셜 구조체에 대해 모두 경사져서, 따라서 LED 구조체(342)의 광 출력 방향 및 각도를 제어한다. 더욱이, 적어도 하나의 패턴 구조체, 예를 들어 규칙적인 패턴 구조체 또는 불규칙적인 패턴 구조체가 또한 LED 구조체(342)의 광 출력 방향 및 각도를 변경하기 위해, 투명 절연층(322) 내에 접촉 구멍(326, 328)을 형성하는 단계와 배리어층(330, 332)을 형성하는 단계 사이에 투명 절연층(322)의 표면(324) 위에 배치될 수 있다.
상기 실시예로부터, 무엇보다도, 본 발명의 장점은 본 발명이 반사층과 발광성 에피택셜 구조체를 분리하기 위해 투명 절연층을 사용하고, 따라서 고출력 작동 중에 발광성 에피택셜 구조체에 의해 발생된 열의 반사층의 안정성에 대한 영향을 감소시킨다는 것을 알 수 있다.
상기 실시예로부터, 무엇보다도, 본 발명의 다른 장점은 본 발명의 LED 구조체의 2개의 도전형 전극이 투명 절연층 위에 모두 배치될 수 있고, 따라서 접촉 전극의 면적을 감소시키고 전체 발광 면적을 증가시키고, 또한 LED 구조체의 발광 효율을 더 향상시키는 것이라는 것을 알 수 있다.
상기 실시예로부터, 무엇보다도, 본 발명의 또 다른 장점은 본 발명의 LED 구조체를 제조하기 위한 방법에서, 적어도 하나의 패턴 구조체가 LED 구조체의 광 출력 방향 및 각도를 제어하기 위해 투명 절연층 위에 제조될 수 있어, 따라서 광 추출 효율을 향상시키는 것이라는 것을 알 수 있다.
상기 실시예로부터, 무엇보다도, 본 발명의 다른 장점은 본 발명의 2개의 도전형 전극이 접촉층으로 연장하는 접촉 플러그를 갖고 접촉 플러그가 발광성 에피택셜 구조체의 열 유동 통로로서 기능할 수 있어, 따라서 LED 구조체 위에서 작동시에 발생되는 열의 영향을 감소시키는 것이라는 것을 알 수 있다.
상기 실시예로부터, 무엇보다도, 본 발명의 대안의 장점은 본 발명의 2개의 도전형 전극이 상승되어 투명 절연층 위에 배치될 수 있어 전극의 면적을 확장시킬 수 있게 되고, 2개의 도전형 전극이 동일한 평면에 배치될 수 있어, 이는 플립-칩의 어려움을 상당히 감소시켜, 따라서 플립-칩 프로세스의 신뢰성을 향상시키는 것이라는 것을 알 수 있다.
본 발명의 예시적인 실시예의 상기 설명은 단지 예시 및 설명을 목적으로 제시된 것이고, 개시된 정확한 형태로 본 발명을 한정하거나 제한하는 것으로 의도되는 것은 아니다. 다수의 수정 및 변형이 상기 교시의 관점에서 가능하다.
실시예는 당 기술 분야의 숙련자들이 고려되는 특정 용도에 적합한 바와 같이 본 발명 및 다양한 실시예를 다양한 수정을 갖고 이용할 수 있게 하기 위해 본 발명 및 이들의 실용적인 용례의 원리를 설명하기 위해 선택되고 설명되었다. 대안적인 실시예는 그 사상 및 범주로부터 벗어나지 않고 본 발명이 속하는 기술 분야의 숙련자들에게 명백하게 될 것이다. 따라서, 본 발명의 범주는 본 명세서에 설명된 상기 설명 및 예시적인 실시예보다는 첨부된 청구범위에 의해 규정된다.
200: 기판 202: 버퍼층
204: 제 1 도전형 반도체층 206: 제 1 부분
208: 제 2 부분 210: 활성층
212: 제 2 도전형 반도체층 214: 제 1 도전형 접촉층
216: 제 2 도전형 접촉층 218: 투명 절연층
222: 접촉 구멍 226, 230: 반사층
228, 232: 배리어층 234: 제 1 도전형 전극
236: 제 2 도전형 전극 242: LED 구조체

Claims (20)

  1. 기판과;
    발광성 에피택셜 구조체로서,
    상기 기판 위에 배치된 제 1 도전형 반도체층;
    상기 제 1 도전형 반도체층의 제 1 부분 위에 배치되어 상기 제 1 도전형 반도체층의 제 2 부분을 노출시키는 활성층; 및
    상기 활성층 위에 배치되고 상기 제 1 도전형 반도체층과는 상이한 도전형을 갖는 제 2 도전형 반도체층을 포함하는 상기 발광성 에피택셜 구조체와;
    상기 제 1 도전형 반도체층의 제 2 부분 위에 배치된 제 1 도전형 접촉층과;
    상기 제 2 도전형 반도체층 위에 배치된 제 2 도전형 접촉층과;
    상기 발광성 에피택셜 구조체, 상기 제 1 도전형 접촉층 및 상기 제 2 도전형 접촉층을 덮고 표면을 갖는 투명 절연층으로서, 상기 제 1 도전형 접촉층의 부분 및 상기 제 2 도전형 접촉층의 부분을 각각 노출시키는 제 1 접촉 구멍 및 제 2 접촉 구멍을 포함하는 상기 투명 절연층과;
    상기 제 1 접촉 구멍 및 상기 투명 절연층의 표면의 부분 위로 연장하여 이들을 덮는 제 1 반사층과;
    상기 제 2 접촉 구멍 및 상기 투명 절연층의 표면의 다른 부분 위로 연장하여 이들을 덮는 제 2 반사층과;
    상기 제 1 반사층 위에 배치되고 상기 제 1 접촉 구멍을 충전하는 제 1 도전형 전극과;
    상기 제 2 반사층 위에 배치되고 상기 제 2 접촉 구멍을 충전하는 제 2 도전형 전극을 포함하는 발광 다이오드(LED) 구조체.
  2. 제 1 항에 있어서, 상기 제 1 반사층과 상기 제 1 도전형 전극 사이에 배치된 제 1 배리어층 및 상기 제 2 반사층과 상기 제 2 도전형 전극 사이에 배치된 제 2 배리어층을 추가로 포함하는 LED 구조체.
  3. 제 1 항에 있어서, 상기 제 1 도전형 전극 및 상기 제 2 도전형 전극은 동일한 평면 내에 배치되는 LED 구조체.
  4. 제 1 항에 있어서, 상기 제 1 접촉 구멍의 측벽 및 상기 제 2 접촉 구멍의 측벽은 모두 상기 발광성 에피택셜 구조체에 대해 경사지는 LED 구조체.
  5. 제 1 항에 있어서, 상기 투명 절연층은 적어도 하나의 패턴 구조체를 포함하는 LED 구조체.
  6. 기판과;
    발광성 에피택셜 구조체로서,
    상기 기판 위에 배치된 제 1 도전형 반도체층;
    상기 제 1 도전형 반도체층의 제 1 부분 위에 배치되어 상기 제 1 도전형 반도체층의 제 2 부분을 노출시키는 활성층; 및
    상기 활성층 위에 배치되고 상기 제 1 도전형 반도체층과는 상이한 도전형을 갖는 제 2 도전형 반도체층을 포함하는 상기 발광성 에피택셜 구조체와;
    상기 제 1 도전형 반도체층의 제 2 부분 위에 배치된 제 1 도전형 접촉층과;
    상기 제 2 도전형 반도체층 위에 배치된 제 2 도전형 접촉층과;
    상기 제 1 도전형 접촉층 위에 적층된 제 1 반사층과;
    상기 제 2 도전형 접촉층 위에 적층된 제 2 반사층과;
    상기 발광성 에피택셜 구조체, 상기 제 1 반사층 및 상기 제 2 반사층을 덮고 표면을 갖는 투명 절연층으로서, 상기 제 1 반사층의 부분 및 상기 제 2 반사층의 부분을 각각 노출시키는 제 1 접촉 구멍 및 제 2 접촉 구멍을 포함하는 상기 투명 절연층과;
    상기 투명 절연층 위에 배치되고 상기 제 1 접촉 구멍을 충전하는 제 1 도전형 전극과;
    상기 투명 절연층 위에 배치되고 상기 제 2 접촉 구멍을 충전하는 제 2 도전형 전극을 포함하는 발광 다이오드(LED) 구조체.
  7. 제 6 항에 있어서,
    상기 제 1 접촉 구멍, 상기 투명 절연층의 표면의 부분 및 상기 제 1 도전형 전극 사이에 배치된 제 1 배리어층; 및
    상기 제 2 접촉 구멍, 상기 투명 절연층의 표면의 다른 부분 및 상기 제 2 도전형 전극 사이에 배치된 제 2 배리어층을 추가로 포함하는 LED 구조체.
  8. 제 6 항에 있어서, 상기 제 1 도전형 전극 및 상기 제 2 도전형 전극은 동일한 평면 내에 배치되는 LED 구조체.
  9. 제 6 항에 있어서, 상기 제 1 접촉 구멍의 측벽 및 상기 제 2 접촉 구멍의 측벽은 모두 상기 발광성 에피택셜 구조체에 대해 경사지는 LED 구조체.
  10. 제 6 항에 있어서, 상기 투명 절연층은 적어도 하나의 패턴 구조체를 포함하는 LED 구조체.
  11. 발광 다이오드(LED) 구조체 제조 방법에 있어서,
    기판 위에 발광성 에피택셜 구조체를 형성하는 단계로서, 상기 발광성 에피택셜 구조체는,
    상기 기판 위에 배치된 제 1 도전형 반도체층;
    상기 제 1 도전형 반도체층의 제 1 부분 위에 배치되어 상기 제 1 도전형 반도체층의 제 2 부분을 노출시키는 활성층; 및
    상기 활성층 위에 배치되고 상기 제 1 도전형 반도체층과는 상이한 도전형을 갖는 제 2 도전형 반도체층을 포함하는 상기 발광성 에피택셜 구조체를 형성하는 단계와;
    상기 제 1 도전형 반도체층의 제 2 부분 위에 제 1 도전형 접촉층을 형성하는 단계와;
    상기 제 2 도전형 반도체층 위에 제 2 도전형 접촉층을 형성하는 단계와;
    상기 발광성 에피택셜 구조체, 상기 제 1 도전형 접촉층 및 상기 제 2 도전형 접촉층을 덮는 투명 절연층을 형성하는 단계와;
    상기 투명 절연층 내에 제 1 접촉 구멍 및 제 2 접촉 구멍을 형성하는 단계로서, 상기 제 1 접촉 구멍 및 상기 제 2 접촉 구멍은 상기 제 1 도전형 접촉층의 부분 및 상기 제 2 도전형 접촉층의 부분을 각각 노출시키는, 상기 제 1 접촉 구멍 및 제 2 접촉 구멍을 형성하는 단계와;
    상기 제 1 접촉 구멍 및 상기 투명 절연층의 표면의 부분 위로 연장하여 이들을 덮는 제 1 반사층을 형성하는 단계와;
    상기 제 2 접촉 구멍 및 상기 투명 절연층의 표면의 다른 부분 위로 연장하여 이들을 덮는 제 2 반사층을 형성하는 단계와;
    상기 제 1 반사층 및 상기 제 2 반사층을 각각 덮는 제 1 배리어층 및 제 2 배리어층을 형성하는 단계와;
    상기 제 1 배리어층 위에 제 1 도전형 전극을 형성하고 상기 제 1 접촉 구멍을 충전하는 단계와;
    상기 제 2 배리어층 위에 제 2 도전형 전극을 형성하고 상기 제 2 접촉 구멍을 충전하는 단계를 포함하는 발광 다이오드(LED) 구조체 제조 방법.
  12. 제 11 항에 있어서, 상기 제 1 도전형 전극 및 상기 제 2 도전형 전극은 동일한 평면 내에 배치되는 LED 구조체 제조 방법.
  13. 제 11 항에 있어서, 상기 투명 절연층 형성 단계는 상기 투명 절연층으로서 기능하도록 스핀 코팅에 의해 투명 산화물층을 형성하는 것을 포함하는 LED 구조체 제조 방법.
  14. 제 11 항에 있어서, 상기 제 1 접촉 구멍 및 상기 제 2 접촉 구멍을 형성하는 단계는 상기 발광성 에피택셜 구조체에 대해 모두 경사지게 상기 제 1 접촉 구멍의 측벽 및 상기 제 2 접촉 구멍의 측벽을 제조하는 것을 포함하는 LED 구조체 제조 방법.
  15. 제 11 항에 있어서, 상기 제 1 접촉 구멍 및 제 2 접촉 구멍을 형성하는 단계와 상기 제 1 반사층을 형성하는 단계 사이에 상기 투명 절연층의 표면에 적어도 하나의 패턴 구조체를 형성하는 것을 추가로 포함하는 LED 구조체 제조 방법.
  16. 발광 다이오드(LED) 구조체 제조 방법에 있어서,
    기판 위에 발광성 에피택셜 구조체를 형성하는 단계로서, 상기 발광성 에피택셜 구조체는,
    상기 기판 위에 배치된 제 1 도전형 반도체층;
    상기 제 1 도전형 반도체층의 제 1 부분 위에 배치되어 상기 제 1 도전형 반도체층의 제 2 부분을 노출시키는 활성층; 및
    상기 활성층 위에 배치되고 상기 제 1 도전형 반도체층과는 상이한 도전형을 갖는 제 2 도전형 반도체층을 포함하는 상기 발광성 에피택셜 구조체를 형성하는 단계와;
    상기 제 1 도전형 반도체층의 제 2 부분 위에 제 1 도전형 접촉층을 형성하는 단계와;
    상기 제 2 도전형 반도체층 위에 제 2 도전형 접촉층을 형성하는 단계와;
    상기 제 1 도전형 접촉층 위에 제 1 반사층을 형성하는 단계와;
    상기 제 2 도전형 접촉층 위에 제 2 반사층을 형성하는 단계와;
    상기 발광성 에피택셜 구조체, 상기 제 1 반사층 및 상기 제 2 반사층을 덮는 투명 절연층을 형성하는 단계와;
    상기 투명 절연층 내에 제 1 접촉 구멍 및 제 2 접촉 구멍을 형성하는 단계로서, 상기 제 1 접촉 구멍 및 상기 제 2 접촉 구멍은 상기 제 1 반사층의 부분 및 상기 제 2 반사층의 부분을 각각 노출시키는 상기 제 1 접촉 구멍 및 제 2 접촉 구멍을 형성하는 단계와;
    상기 제 1 접촉 구멍 및 상기 투명 절연층의 표면의 부분 위로 연장하여 이들을 덮는 제 1 배리어층을 형성하는 단계와;
    상기 제 2 접촉 구멍 및 상기 투명 절연층의 표면의 다른 부분 위로 연장하여 이들을 덮는 제 2 배리어층을 형성하는 단계와;
    상기 제 1 배리어층 위에 제 1 도전형 전극을 형성하고 상기 제 1 접촉 구멍을 충전하는 단계와;
    상기 제 2 배리어층 위에 제 2 도전형 전극을 형성하고 상기 제 2 접촉 구멍을 충전하는 단계를 포함하는 발광 다이오드(LED) 구조체 제조 방법.
  17. 제 16 항에 있어서, 상기 제 1 도전형 전극 및 상기 제 2 도전형 전극은 동일한 평면 내에 배치되는 LED 구조체 제조 방법.
  18. 제 16 항에 있어서, 상기 투명 절연층 형성 단계는 상기 투명 절연층으로서 기능하도록 스핀 코팅에 의해 투명 산화물층을 형성하는 것을 포함하는 LED 구조체 제조 방법.
  19. 제 16 항에 있어서, 상기 제 1 접촉 구멍 및 상기 제 2 접촉 구멍을 형성하는 단계는 상기 발광성 에피택셜 구조체에 대해 모두 경사지게 상기 제 1 접촉 구멍의 측벽 및 상기 제 2 접촉 구멍의 측벽을 제조하는 것을 추가로 포함하는 LED 구조체 제조 방법.
  20. 제 16 항에 있어서, 상기 제 1 접촉 구멍 및 제 2 접촉 구멍을 형성하는 단계와 상기 제 1 배리어층을 형성하는 단계 사이에 상기 투명 절연층의 표면에 적어도 하나의 패턴 구조체를 형성하는 것을 추가로 포함하는 LED 구조체 제조 방법.
KR1020110081962A 2010-08-20 2011-08-18 발광 다이오드 구조체 및 그 제조 방법 KR101188634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099127966A TW201210074A (en) 2010-08-20 2010-08-20 Light-emitting diode structure and method for manufacturing the same
TW099127966 2010-08-20

Publications (2)

Publication Number Publication Date
KR20120018080A KR20120018080A (ko) 2012-02-29
KR101188634B1 true KR101188634B1 (ko) 2012-10-09

Family

ID=44947292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110081962A KR101188634B1 (ko) 2010-08-20 2011-08-18 발광 다이오드 구조체 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8410505B2 (ko)
EP (1) EP2421059A2 (ko)
JP (1) JP2012044171A (ko)
KR (1) KR101188634B1 (ko)
TW (1) TW201210074A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010014177A1 (de) * 2010-04-01 2011-10-06 Jenoptik Polymer Systems Gmbh Oberflächenemittierende Halbleiter-Leuchtdiode
TW201340396A (zh) * 2012-03-23 2013-10-01 Chi Mei Lighting Tech Corp 發光二極體元件及其製造方法
TWI473298B (zh) * 2012-04-20 2015-02-11 Genesis Photonics Inc 半導體發光元件及覆晶式封裝元件
JP2013232477A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 発光モジュール
CN105609612A (zh) * 2012-05-14 2016-05-25 新世纪光电股份有限公司 半导体发光元件及覆晶式封装元件
US9306124B2 (en) * 2012-05-17 2016-04-05 Epistar Corporation Light emitting device with reflective electrode
KR101399524B1 (ko) * 2012-12-28 2014-05-29 한국광기술원 발광 소자 패키지 장치와, 발광 소자 패키지 모듈 및 발광 소자 패키지 장치의 제작 방법
JP2014150245A (ja) * 2013-01-08 2014-08-21 Rohm Co Ltd 発光素子および発光素子パッケージ
WO2015053600A1 (ko) * 2013-10-11 2015-04-16 주식회사 세미콘라이트 반도체 발광소자
CN103794695A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片
KR101471894B1 (ko) * 2014-04-03 2014-12-11 한국광기술원 발광 소자 패키지 장치와 발광 소자 패키지 장치의 제작 방법
TWI641285B (zh) 2014-07-14 2018-11-11 新世紀光電股份有限公司 發光模組與發光單元的製作方法
TWI548123B (zh) * 2014-12-03 2016-09-01 隆達電子股份有限公司 發光二極體結構
KR102427641B1 (ko) * 2015-09-16 2022-08-02 삼성전자주식회사 반도체 발광소자
TWI772253B (zh) 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
DE102017113389B4 (de) 2017-06-19 2021-07-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
US11024775B2 (en) 2017-10-17 2021-06-01 Lumileds Llc LED emitters with integrated nano-photonic structures to enhance EQE
CN110518105B (zh) * 2019-08-02 2023-11-28 晶能光电股份有限公司 倒装led芯片反射电极制备方法及其结构
CN110970537A (zh) * 2019-12-19 2020-04-07 京东方科技集团股份有限公司 Led、驱动电路基板、显示面板及制作方法、显示装置
CN114188447A (zh) * 2020-09-14 2022-03-15 厦门乾照光电股份有限公司 一种具有平坦化绝缘层的led芯片及其制作方法
TWI751809B (zh) 2020-11-18 2022-01-01 隆達電子股份有限公司 增進接合良率的發光二極體結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237620A1 (en) 2007-03-30 2008-10-02 Ching-Chuan Shiue Light emitting diode apparatus
EP2197051A2 (en) 2008-12-12 2010-06-16 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4211329B2 (ja) * 2002-09-02 2009-01-21 日亜化学工業株式会社 窒化物半導体発光素子および発光素子の製造方法
KR100568269B1 (ko) 2003-06-23 2006-04-05 삼성전기주식회사 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법
JP4956902B2 (ja) * 2005-03-18 2012-06-20 三菱化学株式会社 ＧａＮ系発光ダイオードおよびそれを用いた発光装置
JP5156347B2 (ja) * 2007-11-21 2013-03-06 ローム株式会社 半導体発光素子およびその製造方法
US8569735B2 (en) 2008-06-16 2013-10-29 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, electrode and manufacturing method for the element, and lamp
JP2010062425A (ja) 2008-09-05 2010-03-18 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237620A1 (en) 2007-03-30 2008-10-02 Ching-Chuan Shiue Light emitting diode apparatus
EP2197051A2 (en) 2008-12-12 2010-06-16 Kabushiki Kaisha Toshiba Light emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20120018080A (ko) 2012-02-29
JP2012044171A (ja) 2012-03-01
US20120043571A1 (en) 2012-02-23
US8410505B2 (en) 2013-04-02
EP2421059A2 (en) 2012-02-22
TW201210074A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR101188634B1 (ko) 발광 다이오드 구조체 및 그 제조 방법
US10749075B2 (en) Semiconductor light-emitting device
KR102606543B1 (ko) 발광 디바이스
US8263998B2 (en) Light-emitting device
CN102386295B (zh) 发光元件
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
CN109244197B (zh) 一种倒装结构发光二极管芯片及其制备方法
TWI472062B (zh) 半導體發光裝置及其製造方法
CN111433921B (zh) 一种发光二极管
CN102447016A (zh) 发光二极管结构及其制作方法
US11764332B2 (en) Semiconductor light-emitting device
JP2012529170A (ja) 発光半導体装置及び製造方法
CN103811608A (zh) 一种发光二极管的制造方法
KR20130044909A (ko) 발광소자 및 그 제조방법
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
CN113345986A (zh) 倒装Mini LED芯片及其制造方法
CN103594589B (zh) 一种发光二极管
KR100716646B1 (ko) 경사진 광 방출면을 갖는 발광소자 및 그것을 제조하는방법
CN103606604B (zh) 一种发光二极管的制造方法
US20240136472A1 (en) Semiconductor light-emitting device
CN116779741A (zh) 一种提升发光亮度的led芯片及其制备方法
CN103594598A (zh) 一种发光二极管

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee