CN109244197B - 一种倒装结构发光二极管芯片及其制备方法 - Google Patents

一种倒装结构发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN109244197B
CN109244197B CN201810997251.XA CN201810997251A CN109244197B CN 109244197 B CN109244197 B CN 109244197B CN 201810997251 A CN201810997251 A CN 201810997251A CN 109244197 B CN109244197 B CN 109244197B
Authority
CN
China
Prior art keywords
layer
type
type electrode
chip
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810997251.XA
Other languages
English (en)
Other versions
CN109244197A (zh
Inventor
刘胜
周圣军
徐浩浩
刘星童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN201810997251.XA priority Critical patent/CN109244197B/zh
Publication of CN109244197A publication Critical patent/CN109244197A/zh
Application granted granted Critical
Publication of CN109244197B publication Critical patent/CN109244197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

本发明涉及发光二极管技术领域，公开了一种新型结构的倒装发光二极管芯片及其制备方法。该倒装发光二极管芯片由外延片、阶梯状银基p型电极、第一层SiO2绝缘层、DBR绝缘层、中间金属层、第二层SiO2绝缘层、n型焊盘和p型焊盘依次组成。本发明引入阶梯状电极结构，通过Ag金属反射层与TiW/Pt/TiW/Pt/TiW/Pt金属阻挡层构成银基p型电极，可以有效的提高银薄膜的欧姆接触特性和反射率。第一层SiO2绝缘层与DBR绝缘层组成的复合反射层，将大部分芯片发光面均完全包裹，可以将反射率均值提高至95％以上，预计可以提高LED的亮度约1％。本发明通过以上方式降低光消耗，增强LED的出光效率。

Description

一种倒装结构发光二极管芯片及其制备方法
技术领域
本发明涉及半导体发光器件技术领域，特别是涉及一种倒装结构发光二极管芯片及其制备方法。
背景技术
发光二极管(Light Emitting Diodes，简称“LED”)作为一种新型的高效固态光源，因其具有效率高、寿命长、节能环保、色彩丰富等特点广泛应用于固态照明、交通、军事以及医疗等领域。随着LED技术的逐渐成熟和产业化市场化的需要，对LED器件的发光效率及其他性能也有了更加严格的要求。
由于蓝宝石衬底不导电的特性，传统正装LED的p型电极和n型电极处于外延层的同侧，导致部分由p-GaN面出射的光被金属电极和键合的引线吸收或遮挡。并且由于蓝宝石的导热性能差等特点，极大限制了水平结构大功率芯片的性能。因此，倒装结构LED芯片技术得到了极大的关注和发展。通过将传统正装LED倒置封装，倒装结构LED使光从蓝宝石面出射，很大程度上避免了金属电极对光的吸收，同时提升了LED的散热能力。但是，n型电极对光的吸收仍然存在。
此外，对大功率倒装结构LED而言，拥有高反射率、高电导率、高热导率的金属Ag被广泛采用制作p型欧姆接触电极。然而，由于Ag的热稳定性和粘附性差等问题，在溅射与退火过程中会出现严重团簇等现象，严重影响LED器件的光学和电学性能。研究人员通常采用AgAl、AgCu合金或者通过在Ag和p-GaN之间插入一层高功函金属Ni来解决此类问题，由于金属Ni对于可见光的吸收，这些方法都不可避免的降低Ag薄膜的反射率。
因此，为了克服现有技术的不足，有必要设计一种新型的银基倒装LED电极结构来进一步提高倒装结构LED芯片的出光效率。
发明内容
本发明所要解决的技术问题在于提供一种倒装结构LED芯片及其制备方法，旨在进一步提升倒装结构LED芯片的出光效率。
本发明的技术方案可以通过以下技术措施来实现：
一种倒装结构发光二极管芯片的制备方法，包括以下步骤：
步骤一，在蓝宝石衬底上生成外延层，形成LED外延片，所述外延层包括由内而外的n型氮化镓层、多量子阱有源层、p型氮化镓层。
步骤二，清洗所得LED外延片。
步骤三，通过刻蚀技术对所述外延层进行蚀刻，直至暴露出n型氮化镓层，在LED外延层内形成n型电极孔阵列。
步骤四，在所述p型氮化镓上先溅射一层银薄膜，然后在银薄膜上交替沉积金属阻挡层，将Ag薄膜边界完全包裹形成阶梯状结构，形成阶梯状银基p型电极，通过剥离工艺去除n型电极孔中的银薄膜与金属阻挡层。
步骤五，采用ICP刻蚀方法对所述LED外延片进行刻蚀，刻蚀深度直至蓝宝石衬底，得到隔离沟槽侧壁呈倾斜状的芯片阵列。
步骤六，在所述阶梯状银基p型电极表面沉积第一层SiO2绝缘层，然后在第一层SiO2绝缘层表面蒸镀由高折射率材料层和低折射率材料层形成DBR绝缘层，第一层SiO2绝缘层与DBR绝缘层构成复合反射层，通过刻蚀形成穿过复合反射层、银基p型电极直至p型氮化镓层的p型电极孔，同时去除n型电极孔底部的SiO2和DBR。
步骤七，在所述n型电极孔、p型电极孔和复合反射层上沉积一层连续的中间金属层，通过剥离工艺去除部分中间金属层形成隔离沟槽，以防止短路。小面积的中间金属层和n型电极孔侧壁的复合反射层形成高反射、低欧姆接触电阻的互连n型电极阵列，同时填充p型电极孔连接阶梯状银基p型电极。
步骤八、在所述中间金属层沉积第二层SiO2绝缘层，光刻后通过刻蚀形成p型电极接触孔和n型电极接触孔；
步骤九、在所述第二层SiO2绝缘层、p型电极接触孔和n型电极接触孔上蒸镀第二层金属层，通过剥离工艺去除中间部分第二层金属层形成n型焊盘和p型焊盘。所述p型焊盘通过第二层SiO2绝缘层上的p型电极接触孔与阶梯状银基p型电极相连接，所述n型焊盘通过第二层SiO2绝缘层上的n型电极接触孔相连接。
优选地，步骤一所述的外延层包括依次外延生长的：低温GaN成核层、GaN缓冲层、n型氮化镓层、超晶格应力释放层、多量子阱有源层、低温p型氮化镓层、p-AlGaN电子阻挡层、p型氮化镓层。
优选地，步骤四所述交替沉积的金属阻挡层为TiW/Pt/TiW/Pt/TiW/Pt。TiW/Pt/TiW/Pt/TiW/Pt金属阻挡层将Ag薄膜边界完全包裹形成阶梯状结构，以此调控阶梯状银基p型电极薄膜内的应力，抑制在溅射与退火过程中由于Ag金属反射层与TiW/Pt/TiW/Pt/TiW/Pt金属阻挡层热膨胀系数不一致所造成的翘曲与团簇现象，避免制造过程中水蒸气进入Ag薄膜与p型氮化镓接触面引起的Ag薄膜局部脱落现象，可以有效的提高银薄膜的欧姆接触特性和反射率，进一步增强芯片可靠性。
优选地，步骤四所述交替沉积金属阻挡层的工艺条件为：600℃退火温度下，使金属阻挡层将银薄膜边界完全包裹并超出其边界5-8μm。最终形成反射率高于95％且比欧姆接触电阻为7.33×10-2Ωcm2的阶梯状银基p型电极。
优选地，步骤五所述ICP刻蚀方法的具体步骤如下：在所述倒装结构芯片旋涂8μm厚的EXP-1520T正型光刻胶，将光刻胶图形化为矩形阵列以进行芯片之间隔离沟槽的刻蚀；光刻出矩形阵列之后升温至120℃，使光刻胶达到热回流温度，控制热回流时间，液态的光刻胶为了平衡外部张力在矩形阵列边缘形成倾斜临界角；控制刻蚀工艺参数在光刻胶阵列边缘刻蚀出具有一定倾斜角度的隔离沟槽侧壁结构，刻蚀深度直至蓝宝石衬底。所述基于光刻胶热回流技术的ICP刻蚀过程制备具有一定倾斜角度的隔离沟槽侧壁结构，解决了直接在垂直侧壁上进行蒸镀的第一层SiO2绝缘层与DBR绝缘层组成的复合反射层不易附着的问题，避免了隔离沟槽侧壁复合反射层产生的断层现象，令芯片隔离沟槽倾斜侧壁复合反射层附着更加均匀一致。
优选地，步骤六所述第一层SiO2绝缘层与DBR绝缘层组成的复合反射层将阶梯状银基p型电极薄膜边界完全包裹，包裹部分包括n型电极孔侧壁未覆盖阶梯状银基p型电极薄膜的区域以及芯片间隔离沟槽倾斜侧壁。复合反射层将阶梯状银基p型电极薄膜边界完全包裹，覆盖电极孔周围未覆盖阶梯状银基p型电极薄膜的区域，避免金属电极与p型氮化镓直接接触引起的光损失；所述复合反射层覆盖电极孔侧壁，侧壁的复合反射层可以反射有源区发出的光，避免了n型电极对光的吸收；所述复合反射层完全覆盖芯片间隔离沟槽倾斜侧壁，使射向芯片侧壁的光经复合反射层反射从蓝宝石衬底出射，进一步提高了单颗芯片的光输出功率与出光效率。
优选地，步骤六所述复合反射层中DBR绝缘层包括两层单DBR堆栈结构，所述各单DBR堆栈结构均由7层交替层叠的高折射率材料层和低折射率材料层组成，所述高折射率材料层为TiO2、Ti3O5、Ta2O5、Nb2O5中的至少一种，所述的低折射率材料层为SiO2、SiNx、Al2O3中的至少一种，第一个单DBR堆栈包括材料为TiO2/SiO2(厚度分别为46.4nm/78.8nm)的高/低折射率材料介电层，第二个单DBR堆栈包括材料为TiO2/SiO2(厚度分别为60.4nm/102.7nm)的高/低折射率材料介电层。
优选地，步骤七所述中间金属层厚度为1μm～2μm；所选的金属材料为Cr/Al/Ti/Pt/Au层叠结构。
优选地，步骤九所述n型焊盘和p型焊盘左右分布且间隔≥150μm，p型焊盘大于n型焊盘，所述p焊盘和n焊盘厚度均为1μm～2μm，由Cr/Al/Ti/Pt/Au或Au/Sn层叠结构组成。
本发明还公开了一种倒装结构发光二极管芯片，由上述的方法制备得到。
与现有技术相比，本发明通过在n型电极孔上沉积一层中间金属层，将n型电极均匀分布在整个芯片表面，并采用电流扩展性能性极强的银作为p型欧姆接触电极，使芯片的电流扩展更加均匀，从而提高LED芯片的外量子效率、降低芯片大电流下驱动的结温和增强芯片的热稳定性。
附图说明
利用附图对本发明作进一步说明，但附图中的实施例不构成对本发明的任何限制。
图1是本发明一种倒装结构发光二极管芯片的制备方法流程图；
图2是本发明实施例提供的倒装结构LED外延层的结构示意图；
图3是本发明实施例提供的倒装结构LED形成n型电极孔的结构示意图；
图4是本发明实施例提供的倒装结构LED形成n型电极孔阵列的结构示意图；
图5是本发明实施例提供的倒装结构LED形成阶梯状银基p型电极的结构示意图；
图6是本发明实施例提供的倒装结构LED剥离工艺去除n型电极孔中的金属的结构示意图；
图7是本发明实施例提供的倒装结构LED隔离沟槽侧壁具有一定倾斜角度的芯片阵列结构示意图；
图8是本发明实施例提供的倒装结构LED芯片侧壁横截面扫描电镜图像；
图9是本发明实施例提供的倒装结构LED蒸镀第一层SiO2绝缘层与DBR绝缘层组成的复合反射层结构示意图；
图10是本发明实施例提供的倒装结构LED刻蚀去除n型电极孔中复合反射层的结构示意图；
图11是本发明实施例提供的倒装结构LED银薄膜、势垒扩散阻挡金属层与复合反射层堆叠状况的结构示意图；
图12是本发明实施例提供的倒装结构LED形成p型电极孔的结构示意图；
图13是本发明实施例提供的倒装结构LED形成p型电极孔阵列的结构示意图；
图14是本发明实施例提供的倒装结构LED形成第一金属连接层的结构示意图；
图15是本发明实施例提供的倒装结构LED形成隔离沟槽的结构示意图；
图16是本发明实施例提供的倒装结构LED形成隔离沟槽的顶面结构示意图；
图17是本发明实施例提供的倒装结构LED沉积SiO2绝缘层的结构示意图；
图18是本发明实施例提供的倒装结构LED刻蚀暴露n型接触孔17和p型接触孔的结构示意图；
图19是本发明实施例提供的倒装结构LED刻蚀暴露n型接触孔17和p型接触孔的顶面结构示意图；
图20是本发明实施例提供的倒装结构LED蒸镀第二层金属层的结构示意图；
图21是本发明实施例提供的倒装结构LED形成n型焊盘和p型焊盘的结构示意图；
图22是本发明实施例提供的倒装结构LED形成n型焊盘和p型焊盘的顶面结构示意图。
图中的附图标注为：
1，蓝宝石衬底；2，低温GaN成核层；3，GaN缓冲层；4，n型氮化镓层；5，超晶格应力释放层；6，多量子阱有源层；7，低温p型氮化镓；8，p-AlGaN电子阻挡层；9，p型氮化镓；10，n型电极孔；11，银基p型电极；12，芯片阵列；13，复合反射层；14，银薄膜；15，金属阻挡层；16，P型电极孔，；17，中间金属层；18，隔离沟槽；19，第二层SiO2绝缘层；20，n型电极接触孔；21，p型接触孔；22，第二层金属层；23，n型焊盘；24，p型焊盘。
具体实施方式
为使本发明更加容易理解，下面将结合附图进一步阐述本发明的具体实施例。
图1为本发明实施例的倒装结构发光二极管芯片的制备流程，包括以下步骤：
S101：在蓝宝石衬底上依次外延生长低温GaN成核层、GaN缓冲层、n型氮化镓层、超晶格应力释放层、多量子阱有源层、低温p型氮化镓层、p-AlGaN电子阻挡层、p型氮化镓层，得到外延片。参见图1。
S102：清洗LED外延片。
S103：通过刻蚀技术对所述外延层进行蚀刻，直至暴露出n型氮化镓层，在LED外延层内形成n型电极孔阵列。参见图3、4。
S104：在所述p型氮化镓上先溅射一层银薄膜，然后在银薄膜上交替沉积金属阻挡层TiW/Pt/TiW/Pt/TiW/Pt，使得金属阻挡层将银薄膜边界完全包裹，并超出其边界5-8μm形成阶梯状结构，通过剥离工艺去除n型电极孔中的银薄膜与金属阻挡层。参见图5、6。
S105：采用光刻胶热回流技术的ICP刻蚀方法对所述LED外延片整体进行刻蚀，刻蚀深度直至蓝宝石衬底，得到隔离沟槽侧壁具有一定倾斜角度的芯片阵列。参见图7。
S106：在所述阶梯状银基p型电极表面沉积第一层SiO2绝缘层，参见图9，然后在第一层SiO2绝缘层表面蒸镀由高折射率材料层和低折射率材料层组成的DBR绝缘层，第一层SiO2绝缘层与DBR绝缘层构成复合反射层，参见图10。银薄膜、金属阻挡层与复合反射层的堆叠状况如图11所示。通过刻蚀形成穿过复合反射层、银基p型电极直至p型氮化镓层的p型电极孔，同时去除n型电极孔底部的SiO2和DBR，参见图12、13。图8为执行步骤S106后，LED芯片阵列侧壁横截面的扫描电镜图像，图中可见芯片阵列的倾斜角度为45°。
S107：在所述n型电极孔、p型电极孔和复合反射层上沉积一层连续的中间金属层，中间金属层构成n型电极和p型电极的金属连接层，参见图14。通过剥离工艺去除部分中间金属层形成隔离沟槽，用来分离p型电极和n型电极以防止短路，参见图15、16。
S108：在所述中间金属层沉积第二层SiO2绝缘层，参见图17，光刻后通过刻蚀暴露出p型电极接触孔和n型电极接触孔，参见图18、19。
S109：在所述第二层SiO2绝缘层、p型电极接触孔和n型电极接触孔上蒸镀第二层金属层，参见图20，通过剥离工艺去除中间部分第二层金属层形成n型焊盘和p型焊盘，参见图21、22。
本发明实施例中，测量了本款倒装LED芯片和传统正装LED芯片的电流-电压(I-V)特性，对比实验中选用的芯片为相同表面积美国普瑞45mil正装大功率LED芯片，在750mA的注入电流下，本款倒装LED芯片的正向电压为3.0V，比普瑞45mil正装大功率LED芯片电压低0.8V；同样对比了本款倒装LED芯片和普瑞45mil正装大功率LED芯片的光输出功率(LOP)特性，在750mA的注入电流下，本款倒装LED芯片的光输出功率为965.2mW，比普瑞45mil正装大功率LED芯片高23.3％；因此本发明实施例中芯片的电流-电压特性与光输出功率均优于相同表面积传统正装LED芯片。
本发明实施例中，测量了本款双DBR结构Ag/TiW倒装LED芯片、常规ITO/DBR结构倒装LED芯片和常规插指型结构Ag/TiW倒装LED芯片的电流-电压(I-V)特性，对比实验中选用的常规ITO/DBR结构倒装LED芯片是在本发明实施例的基础上采用ITO/DBR结构代替双DBR与Ag/TiW结构，对比实验中选用的常规插指型结构Ag/TiW倒装LED芯片是在本发明实施例的基础上采用插指装n型电极代替n型电极阵列，除此之外三款芯片结构完全相似(控制对比实验中各芯片的结构变量)，在750mA的注入电流下，本款双DBR结构Ag/TiW倒装LED芯片的正向电压略小于其他两款；同样对比了三种不同规格倒装LED芯片的外量子效率(EQE)，经测试在大电流注入下，三款LED芯片的外量子效率分别为46.8％、44.5％和42.0％，本款双DBR结构Ag/TiW倒装LED芯片相比于ITO/DBR结构倒装LED芯片和插指型结构Ag/TiW倒装LED芯片具有更高的外量子效率；因此本发明实施例中芯片的电流-电压特性与外量子效率均优于常规ITO/DBR结构倒装LED芯片和常规插指型结构Ag/TiW倒装LED芯片。
本发明引入阶梯状电极结构，通过Ag金属反射层与TiW/Pt/TiW/Pt/TiW/Pt金属阻挡层构成银基p型电极，可以有效的提高银薄膜的欧姆接触特性和反射率。第一层SiO2绝缘层与DBR绝缘层组成的复合反射层，将大部分芯片发光面均完全包裹，可以将反射率均值提高至95％以上，预计可以提高LED的亮度约1％。本发明通过以上方式降低光消耗，增强LED的出光效率。
最后所应当说明的是，以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制，尽管参照较佳实施例对本发明作了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的实质和范围。

Claims (9)

1.一种倒装结构发光二极管芯片的制备方法，其特征在于，包括以下步骤：
步骤一，在蓝宝石衬底上生成外延层，形成LED外延片，所述外延层包括由内而外的n型氮化镓层、多量子阱有源层、p型氮化镓层；
步骤二，清洗所得LED外延片；
步骤三，通过刻蚀技术对所述外延层进行蚀刻，直至暴露出n型氮化镓层，在LED外延层内形成n型电极孔阵列；
步骤四，在所述p型氮化镓上先溅射一层银薄膜，然后在银薄膜上交替沉积金属阻挡层，将Ag薄膜边界完全包裹形成阶梯状结构，形成阶梯状银基p型电极，通过剥离工艺去除n型电极孔中的银薄膜与金属阻挡层，所述交替沉积的金属阻挡层为TiW/Pt/TiW/Pt/TiW/Pt；
步骤五，采用ICP刻蚀方法对所述LED外延片进行刻蚀，刻蚀深度直至蓝宝石衬底，得到隔离沟槽侧壁呈倾斜状的芯片阵列；
步骤六，在所述阶梯状银基p型电极表面沉积第一层SiO2绝缘层，然后在第一层SiO2绝缘层表面蒸镀由高折射率材料层和低折射率材料层组成的DBR绝缘层，第一层SiO2绝缘层与DBR绝缘层构成复合反射层，通过刻蚀形成穿过复合反射层、银基p型电极直至p型氮化镓层的p型电极孔，同时去除n型电极孔底部的SiO2和DBR；
步骤七，在所述n型电极孔、p型电极孔和复合反射层上沉积一层连续的中间金属层，通过剥离工艺去除部分中间金属层形成隔离沟槽，以防止短路；
步骤八、在所述中间金属层沉积第二层SiO2绝缘层，光刻后通过刻蚀形成p型电极接触孔和n型电极接触孔；
步骤九、在所述第二层SiO2绝缘层、p型电极接触孔和n型电极接触孔上蒸镀第二层金属层，通过剥离工艺去除中间部分第二层金属层形成n型焊盘和p型焊盘。
2.如权利要求1所述的倒装结构发光二极管芯片的制备方法，其特征在于，步骤一所述的外延层包括依次外延生长的：低温GaN成核层、GaN缓冲层、n型氮化镓层、超晶格应力释放层、多量子阱有源层、低温p型氮化镓层、p-AlGaN电子阻挡层、p型氮化镓层。
3.如权利要求1所述的倒装结构发光二极管芯片的制备方法，其特征在于，步骤四所述交替沉积金属阻挡层的工艺条件为：600℃退火温度下，使金属阻挡层将银薄膜边界完全包裹并超出其边界5-8μm。
4.如权利要求1所述的倒装结构发光二极管芯片的制备方法，其特征在于，步骤五所述ICP刻蚀方法的具体步骤如下：在所述倒装结构芯片旋涂8μm厚的EXP-1520T正型光刻胶，将光刻胶图形化为矩形阵列以进行芯片之间隔离沟槽的刻蚀；光刻出矩形阵列之后升温至120℃，使光刻胶达到热回流温度，控制热回流时间，液态的光刻胶为了平衡外部张力在矩形阵列边缘形成倾斜临界角；控制刻蚀工艺参数在光刻胶阵列边缘刻蚀出具有一定倾斜角度的隔离沟槽侧壁结构，刻蚀深度直至蓝宝石衬底。
5.如权利要求1所述的倒装结构发光二极管芯片的制备方法，其特征在于，步骤六所述第一层SiO2绝缘层与DBR绝缘层组成的复合反射层将阶梯状银基p型电极薄膜边界完全包裹，包裹部分包括n型电极孔侧壁未覆盖阶梯状银基p型电极薄膜的区域及芯片间隔离沟槽倾斜侧壁。
6.如权利要求1所述的倒装结构发光二极管芯片的制备方法，其特征在于，步骤六所述复合反射层中DBR绝缘层包括两层单DBR堆栈结构，所述各单DBR堆栈结构均由7层交替层叠的高折射率材料层和低折射率材料层组成，所述高折射率材料层为TiO2、Ti3O5、Ta2O5、Nb2O5中的至少一种，所述的低折射率材料层为SiO2、SiNx、Al2O3中的至少一种，且第一个单DBR堆栈包括材料为TiO2/SiO2(46.4nm/78.8nm)的高/低折射率材料介电层，第二个单DBR堆栈包括材料为TiO2/SiO2(60.4nm/102.7nm)的高/低折射率材料介电层。
7.如权利要求1所述的倒装结构发光二极管芯片的制备方法，其特征在于，步骤七所述中间金属层厚度为1μm～2μm；所选的金属材料为Cr/Al/Ti/Pt/Au层叠结构。
8.如权利要求1所述的倒装结构发光二极管芯片的制备方法，其特征在于，步骤九所述n型焊盘和p型焊盘左右分布且间隔≥150μm，p型焊盘大于n型焊盘，所述p型 焊盘和n型 焊盘厚度均为1μm～2μm，由Cr/Al/Ti/Pt/Au或Au/Sn层叠结构组成。
9.一种倒装结构发光二极管芯片，其特征在于，由权利要求1～8任一项所述的方法制备得到。
CN201810997251.XA 2018-08-29 2018-08-29 一种倒装结构发光二极管芯片及其制备方法 Active CN109244197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810997251.XA CN109244197B (zh) 2018-08-29 2018-08-29 一种倒装结构发光二极管芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810997251.XA CN109244197B (zh) 2018-08-29 2018-08-29 一种倒装结构发光二极管芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN109244197A CN109244197A (zh) 2019-01-18
CN109244197B true CN109244197B (zh) 2020-04-10

Family

ID=65068877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810997251.XA Active CN109244197B (zh) 2018-08-29 2018-08-29 一种倒装结构发光二极管芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN109244197B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729282B (zh) * 2019-10-08 2021-02-19 武汉大学 一种Micro-LED显示芯片及其制备方法
CN111200046B (zh) * 2020-01-13 2022-06-03 广东省半导体产业技术研究院 Led芯片结构及其制作方法
CN111864019B (zh) * 2020-07-10 2021-11-30 武汉大学 一种具有嵌入式散射层的倒装发光二极管及其制备方法
CN112018223B (zh) * 2020-08-28 2021-09-24 武汉大学 粘合层转印的薄膜倒装结构Micro-LED芯片及其制备方法
CN112201650B (zh) * 2020-10-14 2023-03-14 厦门乾照光电股份有限公司 一种mini-LED芯片及其制作方法
CN112968104B (zh) * 2020-11-05 2022-04-19 重庆康佳光电技术研究院有限公司 发光芯片的制作方法
CN113540311B (zh) * 2021-07-15 2022-11-22 厦门三安光电有限公司 一种倒装发光二极管和发光装置
CN114373834B (zh) * 2021-12-02 2023-08-22 武汉大学 一种MicroLED芯片及其制造方法
CN115863514B (zh) * 2023-03-03 2023-05-12 江西兆驰半导体有限公司 一种垂直led芯片及其制备方法
CN116646435B (zh) * 2023-07-26 2023-09-19 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN117712245A (zh) * 2024-02-05 2024-03-15 江西兆驰半导体有限公司 一种倒装led芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105591002A (zh) * 2016-02-01 2016-05-18 大连德豪光电科技有限公司 一种含有反射层的led倒装芯片及其制备方法
CN105655459A (zh) * 2016-02-25 2016-06-08 武汉大学 一种紫外发光二极管芯片及其制备方法
CN108365073A (zh) * 2017-12-28 2018-08-03 映瑞光电科技(上海)有限公司 一种反射层金属结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105591002A (zh) * 2016-02-01 2016-05-18 大连德豪光电科技有限公司 一种含有反射层的led倒装芯片及其制备方法
CN105655459A (zh) * 2016-02-25 2016-06-08 武汉大学 一种紫外发光二极管芯片及其制备方法
CN108365073A (zh) * 2017-12-28 2018-08-03 映瑞光电科技(上海)有限公司 一种反射层金属结构及其制造方法

Also Published As

Publication number Publication date
CN109244197A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
CN109244197B (zh) 一种倒装结构发光二极管芯片及其制备方法
US10749075B2 (en) Semiconductor light-emitting device
KR102606543B1 (ko) 발광 디바이스
KR101188634B1 (ko) 발광 다이오드 구조체 및 그 제조 방법
TWI472062B (zh) 半導體發光裝置及其製造方法
US9190569B2 (en) Flip-chip light emitting diode and fabrication method
CN111433921B (zh) 一种发光二极管
US11764332B2 (en) Semiconductor light-emitting device
US20230317888A1 (en) Light emitting device and light emitting apparatus having the same
TW202029529A (zh) 發光元件及其製造方法
CN102082216B (zh) 一种发光二极管芯片及其制造方法
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN116779634B (zh) 一种高压倒装结构的紫外led芯片及其制作方法
CN116885072A (zh) 发光二极管及发光模块
CN217361616U (zh) 垂直结构的薄膜led芯片及微型led阵列
CN107808890B (zh) 一种led芯片及其制备方法
KR20200114133A (ko) 발광 다이오드 칩
CN112510133A (zh) 发光二极管芯片、发光二极管及发光二极管芯片制备方法
CN218602469U (zh) 一种倒装发光二极管芯片
CN210325841U (zh) 发光二极管芯片及发光二极管
CN114373834B (zh) 一种MicroLED芯片及其制造方法
CN216120333U (zh) 半导体发光元件
US20230317765A1 (en) Light-emitting device
CN117525238A (zh) 一种发光芯片结构及其制作方法和发光背板
CN116960250A (zh) 发光二极管及发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant