KR20130044909A - 발광소자 및 그 제조방법 - Google Patents
발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20130044909A KR20130044909A KR1020110109258A KR20110109258A KR20130044909A KR 20130044909 A KR20130044909 A KR 20130044909A KR 1020110109258 A KR1020110109258 A KR 1020110109258A KR 20110109258 A KR20110109258 A KR 20110109258A KR 20130044909 A KR20130044909 A KR 20130044909A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive semiconductor
- semiconductor layer
- light emitting
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 200
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 465
- 239000000758 substrate Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052703 rhodium Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- -1 LiMgO Chemical compound 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
발광소자가 개시되며, 상기 발광소자는 광 방출 방향을 기준으로 상부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 하부에 위치하는 활성층 및 상기 활성층의 하부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물, 상기 발광구조물에서 상기 제2도전성 반도체층 및 활성층을 관통하여 상기 제1 도전성 반도체층의 일부가 노출되게 형성된 복수의 콘택홀, 상기 제2 도전성 반도체층의 하부면 중 상기 복수의 콘택홀이 형성된 영역을 제외한 영역에 플라즈마 또는 이온 주입에 의해 형성된 전류 블록층, 상기 전류 블록층의 하부면에 형성된 오믹층, 상기 복수의 콘택홀을 통해 상기 제1 도전성 반도체층과 전기적으로 연결되는 제1 전극, 상기 오믹층 및 전류 블록층을 통해 상기 제2 도전성 반도체층과 전기적으로 연결되는 제2 전극을 포함할 수 있다.
Description
본원은 발광소자 및 그 제조방법에 관한 것으로, 전류 밀도의 집중으로 인한 광효율(여기서, "광효율" 은 소자에 인가된 전력 대비 실질적으로 방출된 광량의 비율을 지칭함) 저하를 방지할 수 있는 발광소자 및 그 제조방법에 관한 것이다.
발광소자(Light Emitting Device: LED)는 광전소자의 일종으로써, p-n 접합을 포함한 복수의 반도체층으로 이루어지는 발광구조물을 포함하여, 전기에너지를 광에너지로 방출한다.
이러한 발광소자는, 광원으로 이용되는 다른 장치에 비해, 저전압으로 고휘도의 광을 방출할 수 있어, 높은 에너지효율을 갖는 장점이 있다. 특히, 발광구조물이 질화갈륨계(GaN) 반도체물질로 형성되는 경우, 발광소자는 적외선 내지 자외선의 광범위한 파장영역의 광을 선택적으로 방출하도록 설계될 수 있다. 이에 따라, 발광소자는 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시장치, 가전제품 등의 각종 기기에 다양하게 응용될 수 있는 장점, 및 비소(As), 수은(Hg) 등의 환경 유해물질을 필요로 하지 않는 장점이 있어, 차세대 광원으로 각광받고 있다.
일반적으로 발광소자의 발광구조물은 n-형 반도체층과 p-형 반도체층뿐만 아니라, n- 형 반도체층과 p-형 반도체층 사이에 끼워진 활성층을 포함한다. 여기서, 활성층은 n-형 반도체층과 p-형 반도체층 각각으로 주입된 전자와 정공의 결합으로 광을 발생시킨다.
따라서, n-형 반도체층에는 N형 전극이 전기적으로 연결되도록 형성되고, p-형 반도체층에는 P형 전극이 전기적으로 연결되도록 형성된다.
그러나, 종래에는 P형 전극과 인접한 P형 반도체층 영역에서는 전류가 집중(current crowding) 되고, P 형 전극과 인접하지 않은 P 형 반도체층 영역에서는 전류가 분산되어 동일한 반도체층 내에서 전류 밀도 불균일 현상이 발생하게 된다.
P 형 전극 및 P형 반도체층과 마찬가지로, N 형 전극과 인접한 N형 반도체층 영역에서는 전류가 집중되고, N 형 전극과 인접하지 않은 N 형 반도체층 영역에서는 전류가 분산되어 동일한 반도체층 내에서 전류 밀도 불균일 현상이 발생하게 된다.
이와 같은 전류 밀도 불균일 현상에 의해 전류가 집중된 영역의 활성층에서는 높은 휘도의 광이 발생하나, 전류가 분산된 영역에서는 낮은 휘도의 광이 발생하여 휘도 불균일 현상이 발생하게 된다.
또한, 전류가 집중된 영역에서는 많은 전류의 흐름으로 인해 높은 열이 발생하고, 높은 열로 인해 열화 현상이 일어난다. 종래에는 열화 현상으로 인해 발광소자의 전체적인 발광 효율이 떨어지는 문제점이 있다.
본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 전류 집중 현상을 방지하여 발광소자의 열화 현상을 방지하고, 광 효율을 향상시킬 수 있는 발광소자 및 그의 제조방법을 제공하는 것을 목적으로 한다.
상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제1 측면에 따른 발광소자는, 광 방출 방향을 기준으로 상부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 하부에 위치하는 활성층 및 상기 활성층의 하부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물, 상기 발광구조물에서 상기 제2도전성 반도체층 및 활성층을 관통하여 상기 제1 도전성 반도체층의 일부가 노출되게 형성된 복수의 콘택홀, 상기 제2 도전성 반도체층의 하부면 중 상기 복수의 콘택홀이 형성된 영역을 제외한 영역에 플라즈마 또는 이온 주입에 의해 형성된 전류 블록층, 상기 전류 블록층의 하부면에 형성된 오믹층, 상기 복수의 콘택홀을 통해 상기 제1 도전성 반도체층과 전기적으로 연결되는 제1 전극, 상기 오믹층 및 전류 블록층을 통해 상기 제2 도전성 반도체층과 전기적으로 연결되는 제2 전극을 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 전류 블록층은 주입되는 상기 플라즈마 또는 이온과 상기 제 2 도전성 반도체층이 반응하여 상기 제 2 도전성 반도체층의 하부면에 저항 성분을 갖는 층일 수 있다.
본원의 일 구현예에 따르면, 상기 전류 블록층은 저항 성분을 갖는 복수의 저항체로 이루어져 있으며, 상기 복수의 저항체는 원형, 사각형, 오각형 및 육각형 중 어느 하나의 형태를 갖도록 형성될 수 있다.
본원의 일 구현예에 따르면, 상기 전류 블록층은 저항 성분을 갖는 복수의 저항체로 이루어져 있으며, 상기 복수의 저항체는 삼각형, 사각형, 오각형 중 어느 하나의 형태를 가지며, 상기 복수의 저항체는 꼭지점을 공유하되 선분은 접촉하지 않는다.
본원의 일 구현예에 따르면, 상기 제1 도전성 반도체층의 상면에는 요철면이 형성될 수 있다.
한편, 본원의 제2 측면에 따른 발광소자 제조방법은, 광 방출 방향을 기준으로 상부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 하부에 위치하는 활성층 및 상기 활성층의 하부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물을 형성하는 단계, 상기 제 2 도전성 반도체층의 하부면에 저항 성분을 갖는 전류 블록층을 형성하는 단계, 상기 전류 블록층의 하부면에 상기 제 2 도전성 반도체층과 오믹 콘택하는 오믹층을 형성하는 단계, 상기 오믹층 및 상기 전류 블록층을 통해 상기 제 2 도전성 반도체층과 전기적으로 연결되는 제 2 전극을 형성하는 단계를 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 전류 블록층을 형성하는 단계는, 상기 제 2 도전성 반도체층의 하부면에 복수의 개구부와 차단부로 이루어진 마스크층을 형성하는 단계, 상기 마스크층의 복수의 개구부를 통해 플라즈마 또는 이온을 주입하는 단계, 상기 마스크층을 제거하는 단계를 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 전류 블록층은 상기 복수의 개구부에 대응되는 복수의 저항체를 포함할 수 있다.
본원의 일 구현예에 따르면, 발광소자의 제조방법은 상기 발광구조물에서 상기 제 2 도전성 반도체층 및 활성층을 관통하여 상기 제 1 도전성 반도체층의 일부가 노출되는 복수의 콘택홀을 형성하는 단계, 상기 복수의 콘택홀을 통해 상기 제 1 도전성 반도체층과 전기적으로 연결되는 제 1 전극을 형성하는 단계를 더 포함할 수 있다.
한편, 본원의 제3 측면에 따른 발광소자는, 광 방출 방향을 기준으로 하부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 상부에 위치하는 활성층 및 상기 활성층의 상부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물, 상기 제2도전성 반도체층 및 활성층을 관통하여 상기 제1 도전성 반도체층의 일부가 노출되게 형성된 복수의 콘택홀, 상기 제2 도전성 반도체층의 상부면 중 상기 복수의 콘택홀이 형성된 영역을 제외한 영역에 플라즈마 또는 이온 주입에 의해 형성된 전류 블록층, 상기 전류 블록층의 상부면에 형성된 오믹층, 상기 복수의 콘택홀을 통해 상기 제1 도전성 반도체층과 전기적으로 연결되는 제1 전극, 상기 오믹층 및 전류 블록층을 통해 상기 제2 도전성 반도체층과 전기적으로 연결되는 제2 전극을 포함할 수 있으며, 상기 전류 블록층은 저항 성분을 갖는 복수의 저항체와, 상기 제 1 전극에 대응되는 위치에 형성된 제 1 단일 저항체와, 상기 제 2 전극에 대응되는 위치에 형성된 제 2 단일 저항체를 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 제 1 단일 저항체의 단면적은 상기 제 1 전극의 단면적보다 클 수 있다.
본원의 일 구현예에 따르면, 상기 제 2 단일 저항체의 단면적은 상기 제 2 전극의 단면적보다 클 수 있다.
본원의 일 구현예에 따르면, 상기 복수의 저항체는 동일한 간격으로 형성될 수 있고, 상기 제 2 전극에서 멀어질수록 간격이 커지도록 형성될 수 있다.
본원의 일 구현예에 따르면, 상기 제 2 전극은 상기 오믹층의 상부면 중 일부에 형성되고, 상기 제 2 전극은 연장되는 핑거 전극을 포함할 수 있다.
한편, 본원의 제4 측면에 따른 발광소자 제조방법은, 광 방출 방향을 기준으로 하부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 상부에 위치하는 활성층 및 상기 활성층의 상부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물을 형성하는 단계, 상기 제 2 도전성 반도체층의 상부면에 저항 성분을 갖는 전류 블록층을 형성하는 단계, 상기 전류 블록층의 상부면에 상기 제 2 도전성 반도체층과 오믹 콘택하는 오믹층을 형성하는 단계, 상기 제 1 도전성 반도체층과 전기적으로 연결되는 제 1 전극을 형성하는 단계, 상기 오믹층 및 상기 전류 블록층을 통해 상기 제 2 도전성 반도체층과 전기적으로 연결되는 제 2 전극을 형성하는 단계를 포함할 수 있으며, 상기 전류 블록층은 복수의 저항체와, 상기 제 1 전극에 대응되는 위치에 형성되는 제 1 단일 저항체와, 상기 제 2 전극에 대응되는 위치에 형성되는 제 2 단일 저항체를 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 전류 블록층을 형성하는 단계는, 상기 제 2 도전성 반도체층의 하부면에 복수의 개구부와 차단부로 이루어진 마스크층을 형성하는 단계, 상기 마스크층의 복수의 개구부를 통해 플라즈마 또는 이온을 주입하는 단계, 상기 마스크층을 제거하는 단계를 포함할 수 있으며, 상기 복수의 개구부는 상기 복수의 저항체에 대응되는 복수의 제 1 개구부와, 상기 제 1 단일 저항체에 대응되는 제 2 개구부와, 상기 제 2 단일 저항에 대응되는 제 3 개구부를 포함할 수 있다.
본원의 일 구현예에 따르면, 상기 제 1 단일 저항체의 단면적은 상기 제 1 전극의 단면적보다 클 수 있다.
본원의 일 구현예에 따르면, 상기 제 2 단일 저항체의 단면적은 상기 제 2 전극의 단면적보다 클 수 있다.
본원의 일 구현예에 따르면, 상기 복수의 저항체는 동일한 간격으로 형성될 수 있고, 상기 제 2 전극에서 멀어질수록 간격이 커지도록 형성될 수 있다.
본원의 일 구현예에 따르면, 상기 제 2 전극은 상기 오믹층의 상부면 중 일부에 형성되고, 상기 제 2 전극은 연장되는 핑거 전극을 포함할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 오믹층과 제 1 도전성 반도체층 사이에 저항 성분을 갖는 전류 블록층을 형성함으로서, 오믹층을 통해 전류가 확산되는 속도를 높여 전극 인접 영역에서 전류가 밀집되는 현상을 방지할 수 있다.
또한, 전류 밀집 현상을 방지하여, 전류 밀집 영역이 열화되는 현상을 방지할 수 있고, 열화로 인한 발광 효율 저하를 방지할 수 있다.
더하여, 오믹층을 통해 전류가 고르게 확산되어 전체적으로 균일한 휘도의 광을 발생시킬 수 있다.
도 1 은 본원의 제 1 실시예에 따른 발광소자를 도시한 단면도이다.
도 2 내지 도 16 은 도 1에 도시된 발광소자의 제조방법을 나타내는 공정도이다.
도 17 은 본원의 제 2 실시예에 따른 발광소자를 도시한 단면도이다.
도 18 내지 도 24는 도 17 에 도시된 발광소자의 제조방법을 나타내는 공정도이다.
도 2 내지 도 16 은 도 1에 도시된 발광소자의 제조방법을 나타내는 공정도이다.
도 17 은 본원의 제 2 실시예에 따른 발광소자를 도시한 단면도이다.
도 18 내지 도 24는 도 17 에 도시된 발광소자의 제조방법을 나타내는 공정도이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
도 1 은 본원의 제 1 실시예에 따른 발광소자를 도시한 단면도이고, 도 2 내지 도 16 은 도 1에 도시된 발광소자의 제조방법을 나타내는 공정도이다.
도 1 내지 도 16 에서는 발광소자(100)를 구성하는 구성요소 사이의 연결 관계를 설명하기 위해서, 발광소자(100)에서 광이 방출되는 방향을 기준으로 상부와 하부를 정의한다.
도 1 에 도시된 바와 같이, 본원의 제 1 실시예에 따른 발광 다이오드(100)는 발광구조물(10), 제 1 전류 블록층(13a), 제 1 오믹층(21), 반사층(22), 커버층(23), 제 1 절연층(31), 제 2 절연층(32), 연결층(41), 지지기판(50), 접착층(51), 제 1 전극(61), 제 2 전극(62) 및 형광체층(80)을 포함한다.
발광구조물(10)은 제1 도전성 반도체층(11), 활성층(12) 및 제 2 도전성 반도체층(13)을 포함한다. 활성층(12)은 제 1 도전성 반도체층(11)과 제 2 도전성 반도체층(13) 사이에 개재된다.
제 1 도전성 반도체층(11)에서 생성되는 전자와 제 2 도전성 반도체층(13)에서 생성되는 정공은 활성층(12)에서 결합하여 광을 발생시킨다.
발생된 광은 제 1 도전성 반도체층(11) 및 형광체층(80)을 통해 외부로 방출된다.
본원에서는 저항이 상대적으로 작은 n형 반도체층으로 제 1 도전성 반도체층(11)을 형성하여, 제 1 도전성 반도체층(11)의 두께를 상대적으로 두껍게 형성한다. 따라서, 제 1 도전성 반도체층(11)의 상부면에 요철면(11a)을 형성하는 것이 용이하며, 요철면(11a)은 활성층(12)의 광 추출 효율을 향상시킨다.
발광구조물(10)은 제 2 도전성 반도체층(13) 및 활성층(12)을 관통하여 제 1 도전성 반도체층(11)을 노출시키는 복수의 콘택홀(도 3, 10a 참조)을 가진다.
본원에서는 발광구조물(10)에 복수의 콘택홀(10a)을 형성함으로써, 발광구조물(10) 내에 속박된 광의 입사각이 변동될 수 있어, 광추출 효율을 향상시킬 수 있다. 광이 생성되면서 발생되는 발광구조물(10)내의 열이 복수의 콘택홀(10a)을 통해서 방열되어 발광소자(100)의 열화 현상을 감소시킬 수 있다.
제 2 도전성 반도체층(13)의 하부면 중 복수의 콘택홀(10a)이 형성된 영역을 제외한 영역에는 플라즈마 또는 이온 주입에 의해 제 1 전류 블록층(13a)이 형성된다. 제 1 전류 블록층(13a)을 형성하는 방법에 대해서는 아래의 도 4 및 도 5를 참조하여 설명하도록 한다.
제 2 도전성 반도체층(13)의 하부면에는 오믹 콘택할 수 있는 제 1 오믹층(21)이 형성되고, 제 1 오믹층(21)의 하부면에는 활성층(12)에서 생성된 광을 반사시킬 수 있는 반사층(22)이 형성된다.
커버층(23)은 제 1 오믹층(21)의 측면과 반사층(22)의 측면 및 하부면을 감싸도록 형성되고, 커버층(23)의 상부면 중 일부에는 커버층(23)으로 제 2 극성의 전압을 인가하는 제 2 전극(62)이 접촉된다.
보다 구체적으로, 제 2 전극(62)은 형광체층(80), 제 1 도전성 반도체층(11), 활성층(12), 제 2 도전성 반도체층(13), 제 1 전류 블록층(13a), 제 1 오믹층(21), 반사층(22), 제 1절연층(31)의 일부를 식각하여 노출된 커버층(23)의 일부에 접촉된다.
제1 절연층(31)은 제 1 도전성 반도체층(11)의 일부를 노출시키는 제 1 접촉 영역(도 11, 31a참조)을 제외하면서 복수의 콘택홀(10a)에 노출된 발광구조물(10)의 측벽을 덮도록 형성된다. 향후 공정에 따라 제 1 절연층(31)에 제 1 접촉 영역(31a)이 형성됨에 따라 제 1 도전성 반도체층(11)의 일부를 노출시킬 수도 있다. 따라서, 제 1 절연층(31)은 복수의 콘택홀(10a)이 형성되면서 노출된 제 1 도전성 반도체층(11)과 활성층(12)을 커버층(23)으로부터 절연시킬 수 있다.
제 2 절연층(32)은 제 1 도전성 반도체층(11)의 하부면 중 일부를 노출시키는 제 1 접촉 영역(31a)을 제외하고 제 1 절연층(31) 및 커버층(23)을 덮도록 형성된다.
연결층(41)은 제 1 접촉 영역(31a)을 통해서 제 1 도전성 반도체층(11)과 연결되도록 복수의 콘택홀(10a)의 내부에 충진되면서, 제 2 절연층(32)의 전체를 덮도록 형성된다.
제 1 접촉 영역(31a)은 제 1 절연층(31) 및 제 2 절연층(32)이 형성된 이후의 공정에 따라 형성되는 영역으로, 제 1 도전성 반도체층(11)을 노출시키기 위해 제 1 절연층(31) 및 제 2 절연층(32)의 일부를 식각한 영역이다.
접작층(51)은 연결층(41)의 하부면에 형성되고, 지지기판(50)은 접착층(51)을 이용하여 연결층(41)에 부착될 수 있다.
지지기판(50)의 하부면에는 제 1 극성의 전압을 인가하는 제 1 전극(61)이 형성된다.
본원의 제 1 실시예에 따른 발광소자(100)는 제 1 전극(61)을 통해 인가되는 전류(예를 들면, 캐리어)가 지지기판(50), 접착층(51) 및 연결층(41)을 통해 제 1 도전성 반도체층(11)에 전달되고, 제 2 전극(62)을 통해 인가되는 전류가 커버층(23), 반사층(22), 제 1 오믹층(21) 및 제 1 전류 블록층(13a)을 통해 제 2 도전성 반도체층(13)에 전달된다.
그러면, 제 1 도전성 반도체층(11)에서 생성되는 전자와 제 2 도전성 반도체층(13)에서 생성되는 정공이 활성층(12)에서 반응하여 광이 생성되고, 생성된 광은 요철면(11a), 형광체층(80)을 통해 외부로 방출된다.
이때, 제 1 전류 블록층(13a)은 제 1 오믹층(21)과 제 2 도전성 반도체층(13) 사이에 형성된 것으로, 제 1 전류 블록층(13a)의 저항 성분에 의해 제 2 전극(62)을 통해 인가되는 전류가 제 1 오믹층(21)에 넓게 확산될 수 있도록 한다. 제 1 오믹층(21)을 따라 넓게 확산된 전류는 제 2 도전성 반도체층(13)에 균일하게 주입될 수 있다.
아래에서는 도 1 의 발광소자를 제조하는 과정에 대해 도 2 내지 도 16을 이용하여 보다 구체적으로 설명한다.
도 2 는 성장기판(70)에 발광구조물(10)이 적층된 상태를 나타내는 도면으로, 도 2 에서 성장기판(70)은 Al2O3, SiC, GaN, Si, ZnS, ZnO, AlN, LiMgO, GaAs, MgAl2O3 및 InAlGaN 중 어느 하나로 선택될 수 있다.
성장기판(70)와 발광구조물(10) 사이에는 성장 기판(70)과 발광구조물(10)의 격자 부정합을 완화하기 위해 버퍼층(71)이 개재되어 있다.
버퍼층(71)은 성장기판(70)의 주면에 듬성듬성하게 적층된 절연물질 및 저온성장된 반도체물질 중 어느 하나로 이루어질 수 있다. 이때, 절연물질은 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx) 중 하나 일 수 있으며, 반도체물질은 언도프(undoped) 반도체물질 또는 제 1 도전성 반도체층(11)과 동일한 도전성을 띄도록 도핑된 반도체물질 중 하나 일 수 있다. 여기서, 저온성장된 반도체물질이란, 발광구조물(10)보다 낮은 온도에서 성장된 반도체물질을 지칭한다.
본원에서는 성장기판(70)과 발광구조물(10)이 동일한 재료이면서 동일한 격자구조 및 동일한 열팽창계수를 갖는 경우, 버퍼층(71)을 생략할 수도 있다.
버퍼층(71) 의 하부면에 형성되는 발광구조물(10)은 제 1 도전성 반도체층(11), 활성층(12) 및 제 2 도전성 반도체층(13)을 포함한다.
제 1 도전성 반도체층(11)과 제 2 도전성 반도체층(13)은 Ⅲ-N계열의 화합물 반도체로 형성될 수 있으며, 각각은 단일층 또는 다중층일 수 있다.
제 1 도전성 반도체층(11)과 제 2 도전성 반도체층(13)은 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy, MBE) 등의 공정에 의해 버퍼층(71) 하부면에 성장될 수 있다.
바람직하게, 제 1 도전성 반도체층(11)은 Si와 같은 n-형 불순물로 도핑되어 전자이동도가 높은 n형 반도체물질로 선택되고, 제 2 도전성 반도체층(13)은 Mg와 같은 p-형 불순물로 도핑되어 정공이동도가 높은 P형 반도체물질로 선택될 수 있다. 따라서, 제1 도전성은 n형이고, 제2 도전성은 p형이다.
활성층(12)은 양자우물구조(Multiple quantum well, MQW)의 반도체물질로 선택된다. 이러한 활성층(12)은 제 1 도전성 반도체층(11)과 제 2 도전성 반도체층(13)으로부터 각각 주입된 전자와 정공의 결합으로, 광을 발생시킨다.
예를 들어, 발광구조물(10)이 질화갈륨계 반도체물질로 선택되는 경우, 활성층(12)은 Inx(AlyGa(1-y))N의 장벽층과 Inx(AlyGa(1-y))N의 우물층으로 이루어진 단일 양자우물 구조 또는 다중 양자우물 구조로 형성될 수 있다. 이때, 장벽층과 우물층의 질화물반도체(InGaN, GaN)가 갖는 조성비에 따라, 발광구조물(10)에서 방출되는 광의 파장영역이 장파장에서 AlN(~6.4eV) 밴드갭을 갖는 단파장까지 자유롭게 결정된다.
도 3 은 도 2 의 발광구조물(10)에 복수의 콘택홀(10a)을 형성하는 제조 공정을 나타내는 도면으로, 도 3 (a)는 복수의 콘택홀이 형성된 발광구조물의 평면도이고, 도 3 (b)는 (a)의 절취선 A-A를 따라 취해진 단면도이다.
도 3 (a) 및 (b)에 도시된 바와 같이, 발광구조물(10)의 제 2 도전성 반도체층(13) 및 활성층(12)을 패터닝하여 제 1 도전성 반도체층(11)을 일부 노출시키는 복수의 콘택홀(10a)을 형성한다. 발광구조물(10)은 사진 및 식각 공정을 사용하여 패터닝될 수 있다.
도 3 (a) 에서는 복수의 콘택홀(10a)을 원형으로 도시하였으나, 본원은 이에 한정되는 것은 아니며 다양한 형상을 가질 수 있다. 제 2 도전성 반도체층(13) 및 활성층(12)은 복수의 콘택홀(10a)의 측벽에 노출된다. 복수의 콘택홀(10a)의 측벽은 도시한 바와 같이 경사지게 형성될 수 있다.
도 4 는 도 3 의 제 2 도전성 반도체층(13)의 하부면에 제 1 전류 블록층(13a)을 형성하는 제조 공정을 나타내는 도면으로, 도 5 (a) 및 도 5 (c)는 도 4 의 제 1 마스크층(90)을 도시한 도면이고, 도 5 (b)는 도 5 (a)의 제 1 마스크층(90)에 의해 형성되는 제 1 전류 블록층(13a)이고, 도 5 (d)는 도 5 (c)의 제 1 마스크층(90)에 의해 형성되는 제 1 전류 블록층(13a)이다.
도 4 에 도시된 바와 같이, 제 2 도전성 반도체층(13)의 하부면에 제 1 마스크층(90)을 형성한다. 제 1 마스크층(90)은 개구부(90a)와 차단부(90b)로 이루어져 있으며, 제 1 마스크층(90)의 개구부(90a)를 통해 플라즈마 또는 이온 임플란테이션이 제 2 도전성 반도체층(13)의 하부면에 주입된다.
그러면, 주입된 플라즈마 또는 이온과 반응하여 제 2 도전성 반도체층(13)의 하부면에는 수 메가 옴 이상의 저항을 갖는 제 1 전류 블록층(13a)이 형성된다.
본원에서 제 1 마스크층(90)의 두께(T)는 0.1~100㎛이고, 바람직하게는 0.1~10㎛이며, 제 1 마스크층(90)의 재료는 폴리머 또는 금속층도 가능하다.
도 5 (a) 내지 도 5 (d)에 도시된 바와 같이, 제 1 전류 블록층(13a)은 제 1 마스크층(90)의 개구부(90a)에 대응되는 고저항 패턴을 갖는다.
보다 구체적으로, 도 5 (a)와 같이 개구부(90a)가 원형일 때, 제 1 전류 블록층(13a)에 형성되는 고저항 패턴은 복수의 저항체(101)로 이루어질 수 있다. 다만, 본원은 이에 한정되는 것은 아니며 개구부 및 복수의 저항체(101)는 사각형, 오각형, 육각형 등의 다양한 형태를 가질 수 있다.
또한, 도 5 (c)와 같이 개구부(90a)가 꼭지점이 연결되는 사각형일 때, 제 1 전류 블록층(13a)에 형성되는 복수의 저항체(101)는 꼭지점이 연결되는 사각형으로 이루어질 수 있다. 다만, 본원은 이에 한정되는 것은 아니며 개구부 및 복수의 저항체(101)는 삼각형, 오각형이 연결되는 패턴의 음각 또는 양각 중 하나일 수 있다.
도 4 에서는 도시하지 않았지만, 제 2 도전성 반도체층(13)의 하부면에 제 1 전류 블록층(13a)이 형성된 후에는 상기한 제 1 마스크층(90)을 제거한다.
도 6 은 도 4 의 제 1 전류 블록층(13a)의 하부면에 제 1 오믹층(21)과 반사층(22)을 형성하는 제조 공정을 나타내는 도면이다.
도 6 에 도시된 바와 같이, 제 1 전류 블록층(13a)의 하부면에는 제 1 오믹층(21)을 형성하고, 제 1 오믹층(21)의 하부면에는 반사층(22)을 형성한다.
보다 구체적으로, 제 1 오믹층(21)은 제 2 전극(62)을 통해 주입된 전류를 제 2 도전성 반도체층(13)에 넓게 확산시키기 위한 것으로, 면저항이 적고 광 투과율이 좋은 재료로 선택된다. 예를 들어, 제 1 오믹층(21)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IZTO, IGTO, AZO, AIO 및 GZO 등과 같은 금속산화물, 및 Al, Ag, Pd, Rh 및 Rt와 같은 금속 중 어느 하나의 단일층, 또는 어느 둘 이상의 복수층 또는 합금으로 선택될 수 있다.
또한, 반사층(22)은 반사성을 갖는 재료로 형성되어, 광을 제2 도전성 반도체층(13) 측으로 반사시킨다. 이러한 반사층(22)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Mf, IZO/Ni, AZO/Ag, IZO/Ag/Ni 및 AZO/Ag/Ni 중 어느 하나의 단일층, 또는 어느 둘 이상의 복수층 또는 합금으로 선택될 수 있다.
도 7 은 도 6 의 하부면에 노출된 모든 영역을 덮도록 제 1 절연층(31)을 형성하는 제조 공정을 나타내는 도면이다.
도 6 의 하부면에 노출된 영역은 반사층(22)의 하부면, 반사층(22)의 측면, 제 1 오믹층(21)의 측면, 제 1 전류 블록층(13a)의 하부면, 복수의 콘택홀(10a)이다. 따라서, 제 1 절연층(31)은 상기한 노출된 모든 영역을 덮도록 형성된다.
여기서, 제 1 절연층(31)은 실리콘 산화막 또는 실리콘 질화막의 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수 있다. 더욱이, 제 1 절연층(31)은 굴절률이 서로 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복하여 적층한 분포 브래그 반사기일 수 있다.
도 8 은 도 7 의 제 1 절연층(31)의 일부를 식각하는 제조 공정을 나타내는 도면이다.
도 8 에 도시된 바와 같이, 제 1 오믹층(21)의 측면, 반사층(22)의 하부면 및 측면, 제 1 전류 블록층(13a)의 하부면 중 일부가 노출되도록 제 1 절연층(31)의 일부를 식각한다.
도 9 는 도 8 에서 제 1 절연층(31)의 식각에 의해 노출된 영역에 커버층(23)을 형성하는 제조 공정을 나타내는 도면이다.
도 9 에 도시된 바와 같이, 커버층(23)은 도 8의 공정에서 노출된 제 1 오믹층(21)의 측면, 반사층(22)의 하부면 및 측면, 제 1 절연층(31)의 일부를 덮도록 형성된다.
커버층(23)은 제 1 오믹층(21)과 반사층(22)의 재료들이 고열, 고압으로 인해 확산(diffusion)되는 것을 방지하기 위한 것이다. 이러한 커버층(23)은 Ti, Ni, Cu, N, Zr, Cr, Ta 및 Rh 중 어느 하나의 단일층, 또는 어느 둘 이상의 복수층 또는 합금으로 선택될 수 있다.
도 10 은 도 9 의 하부면에 노출된 모든 영역을 덮도록 제 2 절연층(32)을 형성하는 제조 공정을 나타내는 도면이다.
도 9 의 하부면에 노출된 영역은 커버층(23) 및 제 1 절연층(31)이다. 따라서, 제 2 절연층(32)은 상기한 노출된 모든 영역을 덮도록 형성된다.
여기서, 제 2 절연층(32)은 실리콘 산화막 또는 실리콘 질화막의 단일층으로 형성될 수 있으나, 이에 한정되는 것은 아니며 다중층으로 형성될 수 있다. 더욱이, 제 2 절연층(32)은 굴절률이 서로 다른 절연층들, 예컨대 SiO2/TiO2 또는 SiO2/Nb2O5를 반복하여 적층한 분포 브래그 반사기일 수 있다.
도 11 은 도 10 의 제 1 절연층(31) 및 제 2 절연층(32)의 일부를 식각하는 제조 공정을 나타내는 도면이다.
도 11 에 도시된 바와 같이, 복수의 콘택홀(10a) 내에서 제 1 도전성 반도체층(11)이 일부 노출되도록 제1 절연층(31) 및 제 2 절연층(32)의 일부를 식각한다. 제 1 도전성 반도체층(11)이 노출되도록 제 1 절연층(31) 및 제 2 절연층(32)이 식각된 부분을 도 11에서는 제 1 접촉 영역(31a) 으로 도시하였다.
도 12 는 도 11 의 제1 접촉 영역(31a)과 전기적으로 연결되는 연결층(41)을 형성하는 제조 공정을 나타내는 도면이다.
도 12 에 도시된 바와 같이, 연결층(41)은 제 1 접촉 영역(31a)을 통해 제 1 도전성 반도체층(11)과 접촉하고, 제 2 절연층(32)의 하부면을 전체적으로 덮도록 형성된다.
이때, 연결층(41)은 Ti, Ni, Cu, N, Zr, Cr, Ta 및 Rh 중 어느 하나의 단일층, 또는 어느 둘 이상의 복수층 또는 합금으로 선택될 수 있다.
도 13 은 도 12의 연결층(41)의 하부면에 접착층(51)과 지지기판(50)을 형성하는 제조 공정을 나타내는 도면이다.
도 13 에 도시된 바와 같이, 연결층(41)의 하부면에는 접착층(51)이 형성된다.
접착층(미도시)은 Ti, Au, Sn, Ni, Cr, In, B, Cu, Ag 및 Ta 중 어느 하나의 단일층, 또는 둘 이상의 적층 또는 합금으로 선택될 수 있다.
다음으로, 접착층(51)의 하부면에는 지지기판(50)이 형성된다.
지지기판(50)은 발광구조물(10)로 선택된 적어도 하나의 반도체물질과 유사한 격자구조를 가지면서도, 발광구조물 중 어느 하나의 반도체물질과 외부를 전기적으로 연결할 수 있는 도전성 재료로 선택된다.
도 14 는 도 2 내지 도 13 까지의 제조 공정에 의해 제조된 발광소자를 180도 회전시키고, 회전된 발광소자에서 성장기판(70)과 버퍼층(71)을 제거한 제조 공정을 나타내는 도면이다.
도 2 내지 도 13까지의 제조 공정에 의해 제조된 발광소자는 성장기판(70)과 버퍼층(71)을 포함하나, 도 14 의 제조 공정에서는 도 13 까지 제조된 발광소자를 180도 회전한 상태에서 제 1 도전성 반도체층(11)이 노출되도록 성장기판(70)과 버퍼층(71)가 제거된다.
여기서, 성장기판(70)과 버퍼층(71)은 레이저 리프트 오프(Laser Lift― off, LLO)와 같은 광학적 기술 또는 기계적 연마 또는 화학적 에칭 기술을 이용하여 제거될 수 있다.
도 15 는 도 14 의 제 1 도전성 반도체층(11)의 상부면에 요철면(11a)를 형성하고, 요철면(11a)의 상부면에 형광체층(80)을 형성하는 제조 공정을 나타내는 도면이다.
도 15 에 도시된 바와 같이, 노출된 제 1 도전성 반도체층(11)의 상부면에는 화학적 에칭을 이용하여 비교적 돌출 또는 함몰된 요철면(11a)을 형성한다.
제 1 도전성 반도체층(11)의 요철면(11a)의 상부에는 발광구조물(10)에서 방출되는 광과 반응하여 특정 파장영역의 광을 방출하는 형광물질로 이루어진 형광체층(80)이 형성된다.
도 16 은 도 15 까지의 발광소자에서 커버층(23)의 일부가 노출되도록 일부층을 식각하는 제조 공정을 나타내는 도면이다.
도 16 에 도시된 바와 같이, 커버층(23)의 일부가 노출되도록 형광체층(80), 제 1 도전성 반도체층(11), 활성층(12), 제 2 도전성 반도체층(13), 제 1 전류 블록층(13a), 제 1 오믹층(21), 반사층(22), 제 1절연층(31)의 일부를 식각한다.
도 1 에 도시된 바와 같이, 식각으로 인해 노출된 커버층(23)의 상부면 일부에는 제 2 전극(62)이 형성되고, 지지기판(50)의 하부면에는 제 1 전극(61)이 형성된다.
이와 같이, 도 2 내지 도 16 의 제조 과정을 통해 도 1 의 발광소자(100)가 제조될 수 있다.
본원의 제 1 실시예에서는 제 1 전극(61)을 통해서 제 1 극성을 갖는 전압이 인가되고, 제 2 전극(62)을 통해서는 제 2 극성을 갖는 전압이 인가된다.
그러면, 발광소자(100)는 제 1 전극(61)을 통해 인가되는 전류가 지지기판(50), 접착층(51) 및 연결층(41)을 통해 제 1 도전성 반도체층(11)에 전달되고, 제 2 전극(62)을 통해 인가되는 전류가 커버층(23), 반사층(22), 제 1 오믹층(21) 및 제 1 전류 블록층(13a)을 통해 제 2 도전성 반도체층(13)에 전달된다.
제 1 도전성 반도체층(11)에서 생성되는 전자와 제 2 도전성 반도체층(13)에서 생성되는 정공이 활성층(12)에서 반응하여 광이 생성되고, 생성된 광은 요철면(11a), 형광체층(80)을 통해 외부로 방출된다.
본원의 제 1 실시예에서는 제 1 오믹층(21)과 제 2 도전성 반도체층(13) 사이에 제 1 전류 블록층(13a)이 형성되어 있다. 이러한 제 1 전류 블록층(13a)은 고저항 성분을 가지므로, 제 1 오믹층(21)을 통해 인가되는 전류는 제 1 전류 블록층(13a)의 저항 성분에 의해 제 1 오믹층(21)을 따라 확산되게 된다.
즉, 본원의 제 1 실시예에서는 제 1 전류 블록층(13a)의 저항 성분에 의해 종래에 비해 제 1 오믹층(21)에서 전류의 확산이 용이해져, 제 2 전극(62)에 인접한 영역에서 전류가 밀집되는 전류 밀집 현상을 방지할 수 있다.
본원의 제 1 실시예에서는 전류 밀집 현상을 방지함으로써, 종래 전류 밀집 영역이 열화되는 현상을 방지할 수 있으며, 열화로 인한 발광 효율 저하를 방지할 수 있다.
더하여, 본원의 제 1 실시예에서는 전류가 고르게 확산되어 전체적으로 균일한 휘도의 광을 발생시킬 수 있다.
도 17 은 본원의 제 2 실시예에 따른 발광소자를 도시한 단면도이고, 도 18 내지 도 24는 도 17 에 도시된 발광소자의 제조방법을 나타내는 공정도이다.
도 17 내지 도 24 에서는 발광소자(200)를 구성하는 구성요소 사이의 연결 관계를 설명하기 위해서, 발광소자(200)에서 광이 방출되는 방향을 기준으로 상부와 하부를 정의한다.
본원의 제 2 실시예에 따른 발광소자(200)의 제조 과정 중 성장 기판(70) 및 버퍼층(71)에 발광구조물(10)를 형성하는 과정 및 발광구조물(10)에 복수의 콘택홀(10a)을 형성하는 과정은 본원의 제 1 실시예에 따른 발광소자(100)의 제조 과정을 나타내는 도 2 및 도 3의 과정과 동일하여, 이에 대한 구체적인 설명은 생략하도록 한다.
도 17 에 도시된 바와 같이, 본원의 제 2 실시예에 따른 발광소자(200)는 발광구조물(10), 제 2 오믹층(24), 제3 절연층(33), 제 3 전극(63) 및 제 4 전극(64), 성장기판(70) 및 버퍼층(71)을 포함한다.
발광구조물(10)은 제 1 도전성 반도체층(11), 활성층(12) 및 제2 도전성의 제 2 도전성 반도체층(13)을 포함한다. 활성층(12)은 제 1 도전성 반도체층(11)과 제 2 도전성 반도체층(13)은 사이에 개재된다.
제 1 도전성 반도체층(11)에서 생성되는 전자와 제 2 도전성 반도체층(13)에서 생성되는 정공은 활성층(12)에서 결합하여 광을 발생시킨다.
발생된 광은 제 2 도전성 반도체층(13) 및 제 2 오믹층(24)을 통해 외부로 방출된다.
발광구조물(10)은 제 2 도전성 반도체층(13) 및 활성층(12)을 관통하여 제 1 도전성 반도체층(11)을 노출시키는 복수의 콘택홀(도 3, 10a 참조)을 가진다.
제 2 도전성 반도체층(13)의 상부면 중 복수의 콘택홀(10a)이 형성된 영역을 제외한 영역에는 플라즈마 또는 이온 주입에 의해 제 2 전류 블록층(13b)이 형성된다. 제 2 전류 블록층(13b)을 형성하는 방법에 대해서는 아래의 도 18 및 도 19를 참조하여 설명하도록 한다.
제 2 전류 블록층(13b)의 상부면에는 오믹 콘택할 수 있는 제 2 오믹층(24)이 형성된다.
제 3 절연층(33)은 제 1 도전성 반도체층(11)의 일부를 노출시키는 제 2 접촉 영역(도 22, 33a 참조)과, 제 2 오믹층(24) 중 제 4 전극(64)이 형성되는 제 3 접촉 영역(도 22, 33b 참조)을 제외하면서, 복수의 콘택홀(10a)에 노출된 발광구조물(10)의 측벽을 덮도록 형성된다. 따라서, 제 3 절연층(33)은 복수의 콘택홀(10a)이 형성되면서 노출된 제 1 도전성 반도체층(11)을 제 2 오믹층(24)으로부터 절연시킬 수 있다.
제 3 전극(63)은 제 2 접촉 영역(33a)을 통해 제 1 도전성 반도체층(11)과 연결되도록 제 3 절연층(33)의 상부면에 형성된다.
제 4 전극(64)은 제 3 접촉 영역(33b)을 통해 제 2 오믹층(24)과 연결되도록 제 2 오믹층(24)의 상부면 중 일부에 형성된다.
본원의 제 2 실시예에 따른 발광소자(200)는 제 3 전극(63)을 통해 인가되는 전류(예를 들어, 캐리어)가 제 1 도전성 반도체층(11)에 전달되고, 제 4 전극(64)을 통해 인가되는 전류가 제 2 오믹층(24) 및 제 2 전류 블록층(13b)을 통해 제 2 도전성 반도체층(13)에 전달된다.
그러면, 제 1 도전성 반도체층(11)에서 생성된 전자와 제 2 도전성 반도체층(13)에서 생성된 정공이 활성층(12)에서 반응하여 광이 생성되고, 생성된 광은 제 2 오믹층(24)을 통과하여 외부로 방출된다.
이때, 제 2 전류 블록층(13b)는 제 2 오믹층(24)과 제 2 도전성 반도체층(13) 사이에 형성되어, 저항 성분에 의해 제 4 전극(64)을 통해 인가되는 전류가 제 2 오믹층(24)에 넓게 확산될 수 있도록 한다.
도 18 은 도 3 의 제 2 도전성 반도체층(13)의 하부면에 제 2 전류 블록층(13b)을 형성하는 제조 공정을 나타내는 도면으로, 도 19 (a) 및 도 19 (c)는 도 18 의 제 2 마스크층(95)의 단면도이고, 도 19 (b)는 도 19 (a)의 제 2 마스크층(95)에 의해 형성되는 제 2 전류 블록층(13b)의 단면도이고, 도 19 (d)는 도 19 (c)의 제 2 마스크층(95)에 의해 형성되는 제 2 전류 블록층(13b)의 단면도이다.
도 18 에 도시된 바와 같이, 제 2 도전성 반도체층(13)의 상부면에 제 2 마스크층(95)을 형성한다. 제 2 마스크층(95)은 개구부(95a) 및 차단부(95b)로 이루어져 있다.
또한, 본원의 제 2 실시예에서 제 2 마스크층(95)은 제 3 전극(63)에 대응하는 위치에 형성되면서 제 3 전극(63)의 단면적보다 큰 단면적을 갖는 개구부(95c)를 포함하고, 제 4 전극(64)에 대응하는 위치에 형성되면서 제 4 전극(64)의 단면적보다 큰 단면적을 갖는 개구부(95d)를 포함한다.
제 2 마스크층(95)의 개구부(95a, 95c, 95d)를 통해 플라즈마 또는 이온 임플란테이션이 제 2 도전성 반도체층(13)의 상부면에 주입된다.
그러면, 주입된 플라즈마 또는 이온과 반응하여 제 2 도전성 반도체층(13)의 상부면에는 수 메가 옴 이상의 저항을 갖는 제 2 전류 블록층(13b)이 형성된다.
본원에서 제 2 마스크층(95)의 두께(T)는 0.1~100㎛이며, 바람직하게는 0.1~10㎛이며, 제 2 마스크층(95)의 재료는 폴리머 또는 금속층도 가능하다.
도 19 (a) 내지 도 19 (d)에 도시된 바와 같이, 제 2 전류 블록층(13b)의 고저항 패턴은 제 2 마스크층(95)의 개구부(95a)에 대응되는 복수의 저항체(201)와, 개구부(95c)에 대응되는 제 1 단일 저항체(202)와, 개구부(95d)에 대응되는 제 2 단일 저항체(203)를 포함한다.
이때, 제 1 단일 저항체(202)의 단면적은 제 3 전극(63)의 단면적보다 크게 형성될 수 있으며, 제 2 단일 저항체(203)의 단면적은 제 4 전극(64)의 단면적보다 크게 형성될 수 있다.
이로 인해, 본원의 제 2 실시예에서는 제 1 단일 저항체(202) 및 제 2 단일 저항체(203)가 제3 전극(63) 및 제 4 전극(64)의 단면적보다 크게 형성되어, 제 3 전극(63) 및 제 4 전극(64)로 인가되는 전류가 제 1 및 제 2 단일 저항체(202, 203)를 통과하지 못 하고 확산된다.
따라서, 본원의 제 2 실시예에서는 제 3 및 제 4전극(63, 64)의 근처에서 전류가 밀집되는 것을 방지하면서, 제 2 오믹층(24)에서 전류가 보다 빠르게 확산될 수 있다.
도 19 (a)와 같이 개구부(95a)가 일정한 간격을 가질 때, 제 2 전류 블록층(13b)의 복수의 저항체(201)는 일정한 간격으로 형성된다.
그러나, 도 19 (c)와 같이 개구부(95a)가 개구부(95d)를 기준으로 개구부(95d)에서 개구부(95c)로 갈수록 개구부(95a) 사이의 간격이 커질 때, 제 2 전류 블록층(13b)의 복수의 저항체(201)는 제 2 단일 저항체(203)에서 제 1 단일 저항체(202)로 갈수록 복수의 저항체(201) 사이의 간격이 커질 수 있다.
이와 같이, 본원에서는 제 4 전극(64)이 인가되는 영역에서 멀어질수록 고저항 패턴의 밀도를 낮추어 저항 성분을 낮춤으로써, 제 4 전극(64)을 통해 인가되는 전류가 제 3 전극(63)을 향해 더 빨리 확산되게 할 수 있다.
도 19 에서는 개구부(95a) 및 복수의 저항체(201)를 원형으로 도시하였으나, 본원은 이에 한정되는 것은 아니며 개구부(95a) 및 복수의 저항체(201)는 사각형, 오각형, 육각형 등의 다양한 형태를 가질 수 있다.
또한, 개구부(95a) 및 복수의 저항체(201)는 도 5 (c)에 도시된 바와 같이, 삼각형, 사각형, 오각형 등이 연결되는 패턴의 음각 또는 양각 중 하나일 수 있다.
한편, 도 18 에서는 도시하지 않았지만, 제 2 도전성 반도체층(13)의 상부면에 제 2 전류 블록층(13b)이형성된 후에는 상기한 제 2 마스크층(95)를 제거한다.
도 20 은 도 18 의 제 2 전류 블록층(13b)의 상부면에 제 2 오믹층(24)을 형성하는 제조 공정을 나타내는 도면이다.
도 20 에 도시된 바와 같이, 제 2 오믹층(24)은 제 4 전극(64)을 통해 주입된 전류를 제 2 도전성 반도체층(13)에 넓게 확산시키기 위한 것으로, 면저항이 적고 광 투과율이 좋은 재료로 선택된다. 예를 들어, 제 2 오믹층(24)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IZTO, IGTO, AZO, AIO 및 GZO 등과 같은 금속산화물, 및 Al, Ag, Pd, Rh 및 Rt와 같은 금속 중 어느 하나의 단일층, 또는 어느 둘 이상의 복수층 또는 합금으로 선택될 수 있다.
도 21 은 도 20 에 제 3 절연층(33)을 형성하는 제조 공정을 나타내는 도면이다.
도 21 에 도시된 바와 같이, 제 3 절연층(33)은 제 2 오믹층(24) 및 복수의 콘택트홀(10a)의 상부면을 전체 덮도록 형성된다.
도 22 는 도 21 의 제 3 절연층(33)을 식각하여 제 2 접촉 영역(33a) 및 제 3 접촉 영역(33b)을 형성하는 제조 공정을 나타내는 도면이다.
도 22 에 도시된 바와 같이, 제 2 오믹층(24)의 일부가 오픈되도록 제 3 절연층(33)의 일부를 식각하여 제 3 접촉 영역(33b)이 형성되고, 복수의 콘택홀(10a)내에서 제 1 도전성 반도체층(11)이 노출되도록 제 3 절연층(33)의 일부를 식각하여 제 4 접촉 영역(33a)이 형성된다.
도 23 은 도 22 에 제 3 전극(63) 및 제 4 전극(64)을 형성하는 제조 공정을 나타내는 도면이고, 도 23 (a)는 제 3 전극(63) 및 제 4 전극(64)이 형성된 발광소자의 평면도이고, 도 23 (b) 는 (a)의 절취선 A-A를 따라 취해진 단면도이고, 도 24 (a) 및 도 24 (b) 는 도 23 (b)의 Q1 영역 및 Q2 영역을 확대한 도면이다.
도 23 에 도시된 바와 같이, 제 2 접촉 영역(33a)와 접촉하고 제 3 절연층(33)의 일부를 덮도록 제 3 전극(63)이 형성되고, 오픈된 제 2 오믹층(24)의 전체인 제 3 접촉 영역(33b)을 덮도록 제 4 전극(64)이 형성된다.
이때, 제 4 전극(64)에는 도 23 (a)와 같이 제 4 전극(64)에서 연장되는 핑거 전극(64a)이 형성될 수 있다.
본원에서는 제 4 전극(64)에 연장되는 핑거 전극(64a)을 형성함으로서, 제 4 전극(64)을 통해 인가되는 전류가 넓은 영역에 걸쳐 제 2 오믹층(24)으로 전달될 수 있다.
도 24 (a)에 도시된 바와 같이, 제 4 전극(64)의 하부에는 제 4 전극(64)의 단면적보다 큰 단면적을 갖는 제 2 전류 블록층(13b)의 제 2 단일 저항체(203)가 형성되어 있다. 이와 같이, 본원의 제 2 실시예에서는 제 4 전극(64)을 통해 인가되는 전류가 제 2 단일 저항체(203)의 저항 성분에 의해 제 2 오믹층(24)을 따라 빠르게 확산될 수 있다.
또한, 도 24 (b)에 도시된 바와 같이, 제 2 오믹층(24)의 하부면에는 복수의 저항체(201)가 형성되어 있다.
이와 같이, 본원의 제 2 실시예에서는 제 2 전류 블록층(13b)의 복수의 저항체(201) 및 제 1 및 제 2 단일 저항체(202, 203)에 의해 제 2 오믹층(24)을 통해 전류가 보다 빠르게 확산될 수 있다.
즉, 제 3 전극(63) 및 제 4 전극(64)을 통해 인가되는 전류가 제 2 오믹층(24)을 통해 빠르게 확산됨으로서, 전극 근처에서 전류가 밀집되는 전류 밀집 현상을 방지할 수 있다.
본원의 제 2 실시예에서는 전류 밀집 현상을 방지함으로써, 종래 전류 밀집 영역이 열화되는 현상을 방지할 수 있으며, 열화로 인한 발광 효율 저하를 방지할 수 있다.
더하여, 본원의 제 2 실시예에서는 전류가 고르게 확산되어 전체적으로 균일한 휘도의 광을 발생시킬 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.
10: 발광구조물, 10a: 복수의 콘택홀
11: 제 1 도전성 반도체층, 11a: 요철면
12: 활성층, 13: 제 2 도전성 반도체층
13a, 13b: 제 1 전류 블록층, 제 2 전류 블록층
21, 24: 제 1 오믹층, 제 2 오믹층
22: 반사층
23: 커버층
31, 32, 33: 제 1 절연층, 제 2 절연층, 제 3 절연층
41: 연결층
50: 지지기판
51: 접착층
61, 62, 63, 64: 제 1 전극, 제 2 전극, 제 3 전극, 제 4 전극
70: 성장기판
71: 버퍼층
80: 형광체층
90, 95: 제 1 마스크층, 제 2 마스크층
11: 제 1 도전성 반도체층, 11a: 요철면
12: 활성층, 13: 제 2 도전성 반도체층
13a, 13b: 제 1 전류 블록층, 제 2 전류 블록층
21, 24: 제 1 오믹층, 제 2 오믹층
22: 반사층
23: 커버층
31, 32, 33: 제 1 절연층, 제 2 절연층, 제 3 절연층
41: 연결층
50: 지지기판
51: 접착층
61, 62, 63, 64: 제 1 전극, 제 2 전극, 제 3 전극, 제 4 전극
70: 성장기판
71: 버퍼층
80: 형광체층
90, 95: 제 1 마스크층, 제 2 마스크층
Claims (28)
- 발광소자에 있어서,
광 방출 방향을 기준으로 상부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 하부에 위치하는 활성층 및 상기 활성층의 하부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물,
상기 발광구조물에서 상기 제2도전성 반도체층 및 활성층을 관통하여 상기 제1 도전성 반도체층의 일부가 노출되게 형성된 복수의 콘택홀,
상기 제2 도전성 반도체층의 하부면 중 상기 복수의 콘택홀이 형성된 영역을 제외한 영역에 플라즈마 또는 이온 주입에 의해 형성된 전류 블록층,
상기 전류 블록층의 하부면에 형성된 오믹층,
상기 복수의 콘택홀을 통해 상기 제1 도전성 반도체층과 전기적으로 연결되는 제1 전극, 및
상기 오믹층 및 전류 블록층을 통해 상기 제2 도전성 반도체층과 전기적으로 연결되는 제2 전극을 포함하는 발광소자. - 제1항에 있어서,
상기 전류 블록층은 주입되는 상기 플라즈마 또는 이온과 상기 제 2 도전성 반도체층이 반응하여 상기 제 2 도전성 반도체층의 하부면에 저항 성분을 갖는 층으로 형성되는 발광소자. - 제1항에 있어서,
상기 전류 블록층은 저항 성분을 갖는 복수의 저항체로 이루어져 있으며, 상기 복수의 저항체는 원형, 사각형, 오각형 및 육각형 중 어느 하나의 형태를 갖는 발광소자. - 제1항에 있어서,
상기 전류 블록층은 저항 성분을 갖는 복수의 저항체로 이루어져 있으며, 상기 복수의 저항체는 삼각형, 사각형, 오각형 중 어느 하나의 형태를 가지며, 상기 복수의 저항체는 꼭지점을 공유하되 선분은 접촉하지 않는 발광소자. - 제1항에 있어서,
상기 제1 도전성 반도체층의 상면에는 요철면이 형성되어 있는 발광소자. - 발광소자의 제조방법에 있어서,
광 방출 방향을 기준으로 상부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 하부에 위치하는 활성층 및 상기 활성층의 하부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물을 형성하는 단계,
상기 제 2 도전성 반도체층의 하부면에 저항 성분을 갖는 전류 블록층을 형성하는 단계,
상기 전류 블록층의 하부면에 상기 제 2 도전성 반도체층과 오믹 콘택하는 오믹층을 형성하는 단계, 및
상기 오믹층 및 상기 전류 블록층을 통해 상기 제 2 도전성 반도체층과 전기적으로 연결되는 제 2 전극을 형성하는 단계를 포함하는 발광소자의 제조방법. - 제6항에 있어서,
상기 전류 블록층을 형성하는 단계는,
상기 제 2 도전성 반도체층의 하부면에 복수의 개구부와 차단부로 이루어진 마스크층을 형성하는 단계,
상기 마스크층의 복수의 개구부를 통해 플라즈마 또는 이온을 주입하는 단계, 및
상기 마스크층을 제거하는 단계를 포함하는 발광소자의 제조방법. - 제7항에 있어서,
상기 전류 블록층은 상기 복수의 개구부에 대응되는 복수의 저항체를 포함하는 발광소자의 제조방법. - 제8항에 있어서,
상기 전류 블록층의 복수의 저항체는 원형, 사각형, 오각형 및 육각형 중 어느 하나의 형태를 갖는 발광소자의 제조방법. - 제8항에 있어서,
상기 전류 블록층의 복수의 저항체는 삼각형, 사각형, 오각형 중 어느 하나의 형태를 가지며, 상기 복수의 저항체는 꼭지점을 공유하되 선분은 접촉하지 않는 발광소자의 제조방법. - 제6항에 있어서,
상기 발광구조물에서 상기 제 2 도전성 반도체층 및 활성층을 관통하여 상기 제 1 도전성 반도체층의 일부가 노출되는 복수의 콘택홀을 형성하는 단계, 및
상기 복수의 콘택홀을 통해 상기 제 1 도전성 반도체층과 전기적으로 연결되는 제 1 전극을 형성하는 단계를 더 포함하는 발광소자의 제조방법. - 발광소자에 있어서,
광 방출 방향을 기준으로 하부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 상부에 위치하는 활성층 및 상기 활성층의 상부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물,
상기 제2도전성 반도체층 및 활성층을 관통하여 상기 제1 도전성 반도체층의 일부가 노출되게 형성된 복수의 콘택홀,
상기 제2 도전성 반도체층의 상부면 중 상기 복수의 콘택홀이 형성된 영역을 제외한 영역에 플라즈마 또는 이온 주입에 의해 형성된 전류 블록층,
상기 전류 블록층의 상부면에 형성된 오믹층,
상기 복수의 콘택홀을 통해 상기 제1 도전성 반도체층과 전기적으로 연결되는 제1 전극, 및
상기 오믹층 및 전류 블록층을 통해 상기 제2 도전성 반도체층과 전기적으로 연결되는 제2 전극을 포함하며,
상기 전류 블록층은 저항 성분을 갖는 복수의 저항체와, 상기 제 1 전극에 대응되는 위치에 형성된 제 1 단일 저항체와, 상기 제 2 전극에 대응되는 위치에 형성된 제 2 단일 저항체를 포함하는 발광소자. - 제12항에 있어서,
상기 제 1 단일 저항체의 단면적은 상기 제 1 전극의 단면적보다 큰 발광소자. - 제12항에 있어서,
상기 제 2 단일 저항체의 단면적은 상기 제 2 전극의 단면적보다 큰 발광소자. - 제12항에 있어서,
상기 복수의 저항체는 동일한 간격으로 형성된 발광소자. - 제12항에 있어서,
상기 복수의 저항체는 상기 제 2 전극에서 멀어질수록 간격이 커지도록 형성된 발광소자. - 제12항에 있어서,
상기 복수의 저항체는 원형, 사각형, 오각형 및 육각형 중 어느 하나의 형태를 갖는 발광소자. - 제12항에 있어서,
상기 복수의 저항체는 삼각형, 사각형, 오각형 중 어느 하나의 형태를 가지며, 상기 복수의 저항체는 꼭지점을 공유하되 선분은 접촉하지 않는 발광소자. - 제12항에 있어서,
상기 제 2 전극은 상기 오믹층의 상부면 중 일부에 형성되고, 상기 제 2 전극은 연장되는 핑거 전극을 포함하는 발광소자. - 발광소자의 제조방법에 있어서,
광 방출 방향을 기준으로 하부에 위치하는 제 1 도전성 반도체층, 상기 제1 도전성 반도체층의 상부에 위치하는 활성층 및 상기 활성층의 상부에 위치하는 제2 도전성 반도체층을 포함하는 발광구조물을 형성하는 단계,
상기 제 2 도전성 반도체층의 상부면에 저항 성분을 갖는 전류 블록층을 형성하는 단계,
상기 전류 블록층의 상부면에 상기 제 2 도전성 반도체층과 오믹 콘택하는 오믹층을 형성하는 단계,
상기 제 1 도전성 반도체층과 전기적으로 연결되는 제 1 전극을 형성하는 단계, 및
상기 오믹층 및 상기 전류 블록층을 통해 상기 제 2 도전성 반도체층과 전기적으로 연결되는 제 2 전극을 형성하는 단계를 포함하며,
상기 전류 블록층은 복수의 저항체와, 상기 제 1 전극에 대응되는 위치에 형성되는 제 1 단일 저항체와, 상기 제 2 전극에 대응되는 위치에 형성되는 제 2 단일 저항체를 포함하는 발광소자의 제조방법. - 제20항에 있어서,
상기 전류 블록층을 형성하는 단계는,
상기 제 2 도전성 반도체층의 하부면에 복수의 개구부와 차단부로 이루어진 마스크층을 형성하는 단계,
상기 마스크층의 복수의 개구부를 통해 플라즈마 또는 이온을 주입하는 단계, 및
상기 마스크층을 제거하는 단계를 포함하며,
상기 복수의 개구부는 상기 복수의 저항체에 대응되는 복수의 제 1 개구부와, 상기 제 1 단일 저항체에 대응되는 제 2 개구부와, 상기 제 2 단일 저항에 대응되는 제 3 개구부를 포함하는 발광소자의 제조방법. - 제20항에 있어서,
상기 제 1 단일 저항체의 단면적은 상기 제 1 전극의 단면적보다 큰 발광소자의 제조방법. - 제20항에 있어서,
상기 제 2 단일 저항체의 단면적은 상기 제 2 전극의 단면적보다 큰 발광소자의 제조방법. - 제20항에 있어서,
상기 복수의 저항체는 원형, 사각형, 오각형 및 육각형 중 어느 하나의 형태를 갖는 발광소자의 제조방법. - 제20항에 있어서,
상기 복수의 저항체는 삼각형, 사각형, 오각형 중 어느 하나의 형태를 가지며, 상기 복수의 저항체는 꼭지점을 공유하되 선분은 접촉하지 않는 발광소자의 제조방법. - 제20항에 있어서,
상기 복수의 저항체는 동일한 간격으로 형성되는 발광소자의 제조방법. - 제20항에 있어서,
상기 복수의 저항체는 상기 제2 전극에서 멀어질수록 간격이 커지도록 형성되는 발광소자의 제조방법. - 제20항에 있어서,
상기 제 2 전극은 상기 오믹층의 상부면 중 일부에 형성되고, 상기 제 2 전극은 연장되는 핑거 전극을 포함하는 발광소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110109258A KR20130044909A (ko) | 2011-10-25 | 2011-10-25 | 발광소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110109258A KR20130044909A (ko) | 2011-10-25 | 2011-10-25 | 발광소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130044909A true KR20130044909A (ko) | 2013-05-03 |
Family
ID=48657216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110109258A KR20130044909A (ko) | 2011-10-25 | 2011-10-25 | 발광소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130044909A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170071906A (ko) * | 2015-12-16 | 2017-06-26 | 엘지이노텍 주식회사 | 자외선 발광소자 및 발광소자 패키지 |
| CN109997234A (zh) * | 2016-11-24 | 2019-07-09 | Lg伊诺特有限公司 | 半导体元件和包括该半导体元件的半导体元件封装 |
| WO2022065683A1 (ko) * | 2020-09-23 | 2022-03-31 | 삼성전자주식회사 | 마이크로 led 및 이를 구비한 디스플레이 모듈 |
| EP3891816A4 (en) * | 2018-12-03 | 2022-08-31 | Nanosys, Inc. | LIGHT EMITTING DIODES WITH DEACTIVATED AREAS AND METHOD FOR THEIR MANUFACTURE |
-
2011
- 2011-10-25 KR KR1020110109258A patent/KR20130044909A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170071906A (ko) * | 2015-12-16 | 2017-06-26 | 엘지이노텍 주식회사 | 자외선 발광소자 및 발광소자 패키지 |
| CN109997234A (zh) * | 2016-11-24 | 2019-07-09 | Lg伊诺特有限公司 | 半导体元件和包括该半导体元件的半导体元件封装 |
| CN109997234B (zh) * | 2016-11-24 | 2022-08-23 | 苏州立琻半导体有限公司 | 半导体元件和包括该半导体元件的半导体元件封装 |
| EP3891816A4 (en) * | 2018-12-03 | 2022-08-31 | Nanosys, Inc. | LIGHT EMITTING DIODES WITH DEACTIVATED AREAS AND METHOD FOR THEIR MANUFACTURE |
| US11908974B2 (en) | 2018-12-03 | 2024-02-20 | Glo Technologies Llc | Light emitting diodes containing deactivated regions and methods of making the same |
| WO2022065683A1 (ko) * | 2020-09-23 | 2022-03-31 | 삼성전자주식회사 | 마이크로 led 및 이를 구비한 디스플레이 모듈 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6661009B2 (ja) | オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 | |
| TWI583020B (zh) | 發光元件及發光裝置 | |
| JP5876792B2 (ja) | 半導体チップ及び半導体チップ製造方法 | |
| TWI472062B (zh) | 半導體發光裝置及其製造方法 | |
| US7919784B2 (en) | Semiconductor light-emitting device and method for making same | |
| US8304795B2 (en) | Semiconductor light emitting device with concave-convex pattern and method for manufacturing the same | |
| KR100631840B1 (ko) | 플립칩용 질화물 반도체 발광소자 | |
| US20170012176A1 (en) | Light emitting diode module for surface mount technology and method of manufacturing the same | |
| US9099627B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
| US9978911B2 (en) | Light-emitting diode device for enhancing light extraction efficiency and current injection efficiency | |
| KR101537330B1 (ko) | 질화물 반도체 발광 소자 제조 방법 | |
| EP1929545A1 (en) | Semiconductor light-emitting device and method for making same | |
| KR20120018080A (ko) | 발광 다이오드 구조체 및 그 제조 방법 | |
| JP2013179215A (ja) | Ｌｅｄアレイ及び光電子集積装置 | |
| KR101219290B1 (ko) | 발광 다이오드 제조방법 | |
| KR20130044909A (ko) | 발광소자 및 그 제조방법 | |
| CN112670386B (zh) | 一种发光二极管及其制造方法 | |
| US20170358707A1 (en) | Light emitting device with trench beneath a top contact | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| KR20180114343A (ko) | 반도체 소자 | |
| KR20110083290A (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR101267437B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| CN111509099A (zh) | 发光二极管 | |
| KR20180004457A (ko) | 콘택층들을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
| KR20230024121A (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |