JP6661009B2 - オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 - Google Patents

オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 Download PDF

Info

Publication number
JP6661009B2
JP6661009B2 JP2018521031A JP2018521031A JP6661009B2 JP 6661009 B2 JP6661009 B2 JP 6661009B2 JP 2018521031 A JP2018521031 A JP 2018521031A JP 2018521031 A JP2018521031 A JP 2018521031A JP 6661009 B2 JP6661009 B2 JP 6661009B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor component
contact
recess
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018521031A
Other languages
English (en)
Other versions
JP2018533220A (ja
Inventor
ドミニク ショルツ
ドミニク ショルツ
アレクサンダー エフ． フォイファー
アレクサンダー エフ． フォイファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018533220A publication Critical patent/JP2018533220A/ja
Application granted granted Critical
Publication of JP6661009B2 publication Critical patent/JP6661009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

本発明は、オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法に関する。
達成すべき目的の１つは、ピクセル化発光面を有するオプトエレクトロニクス半導体部品を提供することである。このような発光面の個々の像点またはピクセルは、とりわけコントラストが高く、つまり観察者にとって明瞭に互いに分離するように意図されている。達成すべきさらなる目的の１つは、このような半導体部品の製造方法を特定することである。
少なくとも一実施形態によれば、オプトエレクトロニクス半導体部品は、半導体積層体を備えている。半導体積層体は、特定の順序で上下に配置された、第１の主面と、第１の層と、活性層と、第２の層と、第２の主面とを含む。活性層は例えば、第１および／または第２の主面と実質的に平行に延在している。第１および第２の層は、半導体層であることが好ましく、それぞれが、例えば複数の別個の半導体層を含みうる。例えば、第１の層は、第１の主面および活性層と直接隣接している。第２の層は、活性層および第２の主面と直接隣接していることが好ましい。第１の層は、例えばｎドープ層であり、第２の層は、ｐドープ層である。しかしながら、それぞれの場合において、反対の極性のドーピングも可能である。
半導体積層体は例えば、ＩＩＩ−Ｖ族化合物半導体材料系である。半導体材料は例えば、ＡｌｎＩｎ１−ｎ−ｍＧａｍＮなどの窒化物化合物半導体材料、ＡｌｎＩｎ１−ｎ−ｍＧａｍＰなどのリン化物化合物半導体材料、またはＡｌｎＩｎ１−ｎ−ｍＧａｍＡｓなどのヒ化物化合物半導体材料であり、それぞれ０≦ｎ≦１、０≦ｍ≦１、およびｍ＋ｎ≦１を満たす。ここで半導体積層体は、ドーパントおよび付加成分を含有しうる。しかし簡素化のために、たとえ少量の他の物質で部分的に置換および／または補完されていても、半導体積層体の結晶格子の必須成分のみ、つまりＡｌ、Ａｓ、Ｇａ、Ｉｎ、Ｎ、またはＰのみが特定されている。半導体積層体は、好ましくはＡｌＩｎＧａＮ系である。
活性層は、例えばｐｎ接合を少なくとも１つ、および／または単一量子井戸（略してＳＱＷ）の形態で、または多重量子井戸構造（略してＭＱＷ）の形態で量子井戸構造を含んでいる。
少なくとも一実施形態によれば、半導体部品は、第２の主面に配置された第１のコンタクト要素を含んでいる。第１のコンタクト要素は、例えば金属を含有している、または金属からなる。ここで、第１のコンタクト要素は、動作中に半導体積層体、特に第１の層と接触するように働く。
第１のコンタクト要素は、半導体積層体の凹部を完全にまたは部分的に充填することが好ましい。特に、第１のコンタクト要素は、凹部の内面に沿って凹部の内面を完全に覆う、凹部における被膜でありうる。凹部は、第２の主面から第２の層および活性層を完全に貫通して第１の層に開口するように延在している。活性層に平行または実質的に平行に延在する凹部の底面が、第１の層に形成されうる。
凹部は例えば、円柱状貫通接続部などの貫通接続部を半導体積層体に構成しうる。したがって、円柱状貫通接続部の底面は、第１の層に形成される。
少なくとも一実施形態によれば、第２のコンタクト要素は、半導体積層体の第２の主面に設けられている。第２のコンタクト要素は、第２の主面の平面視において、凹部に隣接して側方に配置されており、平面視で例えば長方形または正方形の基本形をしている。ここで以下、側方とは、第２の主面および／または活性層の主延在方向に平行な方向である。第２のコンタクト要素は、例えばＡｌ、Ａｇおよび／またはＴｉなどの金属を含有している、またはこれらの金属からなる。
動作中に、例えば第２の電荷キャリアが第２のコンタクト要素を介して半導体積層体の第２の層に注入される。そのため、第２のコンタクト要素は、第２の層と電気的および機械的に直接接触していることが好ましい。
第１のコンタクト要素および第２のコンタクト要素は、主面の平面視において、互いに隣接して配置され、互いに隔てられうる。あるいは、第１のコンタクト要素と第２のコンタクト要素とが平面視において少なくとも部分的に重なっており、側方とは直交する絶縁層によって、垂直方向において互いに隔てられ互いに絶縁されていることも可能である。
少なくとも一実施形態によれば、第１のコンタクト要素は、第１の透明中間層と、第１の金属ミラー層と、金属注入要素とを含んでいる。
少なくとも一実施形態によれば、第１の透明中間層は、活性層を横切って延在する凹部の側壁に配置され、半導体積層体と直接接触している。第１の中間層は、活性層によって発せられる放射に特に透明である。例えば、第１の中間層は、活性層によって出射される平均波長における透明度が８０％以上、８５％以上、９０％以上または９５％以上である。
少なくとも一実施形態によれば、第１の金属ミラー層は、側壁の領域において第１の中間層に直接設けられている。第１の金属ミラー層は、例えば銀、アルミニウムまたはロジウムを含む、またはこれらからなる。
少なくとも一実施形態によれば、金属注入要素は、第１の層に直接隣接する凹部の底面に配置されている。金属注入要素と底面との間にさらなる金属要素、特にさらなる反射性要素は配置されていない。第１の注入要素は、例えばＡｌ、Ａｇ、および／またはＴｉを含有する、またはこれらからなる。第２の主面の平面視において、金属注入要素は、凹部の底面の６０％以上、８０％以上または９０％以上を覆うことが好ましい。
第１のコンタクト要素を介して、例えば第１の電荷キャリアが、凹部を貫通して半導体積層体の第１の層に注入される。第１の層に向かう途中で、少なくとも第１の電荷キャリアの一部が金属注入要素を通過し、そこから半導体積層体の第１の層に入り込むことが好ましい。
少なくとも一実施形態によれば、所定の動作中に、第１の透明中間層は、第２の層と第１のコンタクト要素との間に直接電流が流れることを防止する。つまり、第１の透明中間層は、第２の層と第１のミラー層との間を電気絶縁するように機能する。つまり、この領域において第１の透明中間層は、所定の動作電圧が半導体部品に印加される際に、電流の透過がない、または電流の透過がほとんどない。同様のことが、活性層と第１のミラー層との間の領域にも当てはまることが好ましい。第１の層と第１のミラー層との間において、第１の透明中間層は、電気絶縁効果または電流伝導効果を持ちうる。
少なくとも一実施形態によれば、第２のコンタクト要素の輪郭は、動作中に第１の主面を見たときに明るくなる半導体部品の像点の形状、大きさおよび位置を規定している。したがって、例えば第１の主面を見たときに像点の形状は、第２のコンタクト要素を第１の主面に投影することで決められる。この場合、像点の形状および大きさは、第２のコンタクト要素の形状および大きさと必ずしも１：１で対応しない。特に、半導体積層体内での側方への電流の広がりによって、像点の形状および大きさは、第２のコンタクト要素の形状および大きさから、例えば１０％以下または５％以下、わずかに外れうる。
少なくとも一実施形態によれば、金属注入要素およびミラー層は、材料組成が異なる。特に、金属注入要素およびミラー層は、異なる材料からなる。
少なくとも一実施形態において、オプトエレクトロニクス半導体部品は、特定の順序で上下に積層された、第１の主面と、第１の層と、活性層と、第２の層と、第２の主面とを含む半導体積層体を備えている。さらに、半導体積層体における凹部を充填する第１のコンタクト要素が第２の主面に配置されている。凹部は、第２の主面から、第２の層および活性層を完全に貫通して延在し、第１の層に開口している。第２のコンタクト要素も第２の主面に配置されており、第２の主面の平面視において、凹部に隣接して側方に配置されている。第１のコンタクト要素は、第１の透明中間層と、第１の金属ミラー層と、金属注入要素とを含んでいる。第１の中間層は、活性層を横切って延在する凹部の側壁に載置されて、半導体積層体と直接接触している。第１の金属ミラー層は、側壁の領域において第１の透明中間層に直接設けられている。金属注入要素は、第１の層に直接隣接する凹部の底面に配置されており、金属注入要素と底面との間に更なる金属要素は配置されていない。第１の透明中間層は、動作中に、第２の層と第１のコンタクト要素との間に直接電流が流れることを防止する。第２のコンタクト要素の輪郭は、動作中に第１の主面を見たときに明るくなる半導体部品の像点の形状、大きさおよび位置を規定している。金属注入要素と第１の金属ミラー層とは、異なる材料組成を有する。
ここで説明した本発明は、特に、２つの隣接する像点間またはピクセル間でのとりわけ高いコントラスト比が望ましいという認識に基づいている。２つの像点間に、半導体積層体に接触させるためのめっき貫通孔があると、このような貫通コンタクト部が、２つのピクセル間でのコントラスト比の上昇に貢献しうる。活性層で発生する光は、めっき貫通孔の反射性側壁で反射され、隣接するピクセル間の光クロストーク（ｏｐｔｉｃａｌ ｃｒｏｓｓ−ｔａｌｋ）が抑制されうる。このような効果は、貫通接続部の底面が、像点からの光に対して低反射性、特に吸収性の材料であることで高められる。したがって、平面視において貫通接続部が暗く見え、２つの隣接する像点間のコントラスト比が高められる。
金属注入要素および第１の金属ミラー層は異なる材料を含むため、第１の金属ミラー層は反射率において最適化され、金属注入層は電気特性において最適化されうる。概して、個々の像点またはピクセルの輝度、およびピクセル間のコントラスト比が向上されうる。
少なくとも一実施形態によれば、凹部の側壁は、第１の金属ミラー層によって８０％以上または９５％以上覆われている。側壁は、第１の金属ミラー層によって完全に覆われていることが好ましい。
少なくとも一実施形態によれば、活性層によって出射される平均波長における第１の金属ミラー層の反射率は、８０％以上、８５％以上、９０％以上、９２％以上または９５％以上である。
少なくとも一実施形態によれば、活性層によって出射される平均波長における金属注入要素の反射率は、７０％以下、５０％以下、４０％以下、３０％以下または１０％以下である。
少なくとも一実施形態によれば、金属注入要素は、底面の領域において半導体積層体の第１の層に直接隣接している。このように、第１の電荷キャリアは、さらなる材料または要素を経ずに金属注入要素から第１の層に直接注入されうる。
あるいは、透明導電層が、底面の領域において金属注入要素と第１の層との間に形成されている。したがって、透明導電層は、一方の面で金属注入要素に直接隣接し、反対の面で第１の層に直接隣接している。透明導電層は、例えば活性層によって出射される平均波長において８０％以上、８５％以上、９０％以上または９５％以上の透明度を有する。ここで、透明導電層は、酸化インジウムスズ（略してＩＴＯ）またはＺｎＯなどの透明導電性酸化物（略してＴＣＯ）である、またはこれらからなる。透明導電層の底面での厚さは、例えば５ｎｍ以上、２０ｎｍ以上、５０ｎｍ以上または１００ｎｍ以上、および／または５００ｎｍ以下、２００ｎｍ以下または１００ｎｍ以下である。
少なくとも一実施形態によれば、第１の透明中間層はコンタクト層であり、第１の層の領域において、第１の層と第１の金属ミラー層との間に電気的接触を生成する。第２の層の領域で、コンタクト層は、第１の金属ミラー層と第２の層との間を実質的に電気絶縁するように機能する。コンタクト層は、側壁に配置されるだけでなく、底面と金属注入要素との間にもさらに配置されて、例えば底面および注入要素と直接接触している。コンタクト層は、特に凹部の全ての内面に沿って凹部を完全に覆う、単純につながった層などの連続層でありうる。
コンタクト層の層厚は、例えば５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下である。
コンタクト層は、半導体積層体の第１の層と、第１の金属ミラー層および／または金属注入層との間で電気的接触を生成する。つまり、コンタクト層は、半導体部品の動作中に第１の層への電気伝導性が良い。コンタクト層および第１の層との間の接触抵抗は、例えば５・１０−６Ω・ｃｍ２以上１・１０−４Ω・ｃｍ２以下である。したがって、動作電圧が印加されると、コンタクト層と第１の層との間に直接電流が流れることが可能となる。
他方、コンタクト層は、第１の金属ミラー層と第２の層との間で電気絶縁的に機能し、したがってコンタクト層は、特に第２の層への電気伝導性に劣る。コンタクト層と第２の層との間の接触抵抗は、例えば上記の場合よりも桁違いに高くなりうる。したがって接触抵抗は、例えば上記上限の少なくとも１０から１００倍、特に１００倍を超え、好ましくは１０００倍を超え、つまり１・１０―３Ω・ｃｍ２以上である。半導体装置の機能性に関しては、コンタクト層と第２の層との間で電流の流れは実質的に防止される。
つまり、コンタクト層は、選択的に第１の層とのみ良好な電気的接触を生成するコンタクト材料である。例えば、コンタクト材料は、半導体部品の動作時に第２の層へのブロッキングダイオードを形成する。あるいは、またはさらにコンタクト材料は、半導体部品の動作時に第２の層へのオーム接触抵抗を大幅に上昇させる。
このような選択的なコンタクト特性を持つ材料は、例えば透明導電性酸化物（略してＴＣＯ）である。透明導電性酸化物は、透明導電性材料、一般的には、例えば酸化インジウムスズまたは酸化亜鉛などの金属酸化物である。
少なくとも一実施形態において、コンタクト層はＺｎＯなどの酸化亜鉛を含む、または酸化亜鉛からなる。半導体積層体は、例えば窒化ガリウム（略してＧａＮ）系である。有利なことに、酸化亜鉛は、内在的にｎ型半導体として振る舞う。酸化亜鉛は、窒化ガリウム（略してｎ−ＧａＮ）系のｎ伝導型第１の層と選択的に良好な電気的接触を生成し、半導体部品の動作時に、窒化ガリウム（略してｐ−ＧａＮ）系のｐ伝導型第２の層に対して逆流防止ダイオードを構成する。この場合、コンタクト層と第１の層との間の接触抵抗は、例えば５・１０−６Ω・ｃｍ２以上５・１０−５Ω・ｃｍ２以下でありうる。さらに、コンタクト層と第２の層との間のコンタクト抵抗は、５・１０−５Ω・ｃｍ２以上でありうる。
少なくとも一実施形態によれば、第１の透明中間層は、第１の絶縁層であり、側壁の全領域において第１の金属ミラー層と半導体積層体との間に直接電流が流れることを防止する。したがって、側壁の全領域において、第１の絶縁層は、半導体積層体と第１のコンタクト要素の導電材料との間で電気絶縁物を形成する。例えば第１の絶縁層は、ＳｉＯ２などの酸化ケイ素、またはＳｉＮなどの窒化ケイ素を含む、またはこれらからなる。第１の絶縁層の厚さは、例えば５０ｎｍ以上２００ｎｍ以下である。特に、第１の金属ミラー層は、第１の層、第２の層および活性層から電気絶縁されている。
少なくとも一実施形態によれば、第２のコンタクト要素は連続的に、特に単純につながって形成されている。したがって、第２のコンタクト要素は、穴などの中断するものがないことが好ましい。
少なくとも一実施形態によれば、活性層は、活性層上に投影された第２のコンタクト要素の領域に、連続的に、特に単純につながって形成されている。第２の電荷キャリアは、第２のコンタクト要素の全側方範囲にわたって第２の層に入り込み、活性層の対応する全領域で第１の電荷キャリアと再結合する。したがって、この領域で電磁放射が発生する。ここで、このような活性層の発光領域の形状および大きさが、観察者が第１の主面を見たときに認識する像点の大きさおよび形状を実質的に規定している。わずかな寸法のずれ、および大きさのずれは、例えば半導体積層体内での電流の側方への広がりに起因する。
少なくとも一実施形態によれば、オプトエレクトロニクス半導体部品は、互いに隣接して配置され、第２の主面に平行な側方に互いに離間して配置された複数の第２のコンタクト要素を備えている。第２のコンタクト要素は、上記の、および後述の第２のコンタクト要素として形成されうる。第２のコンタクト要素は、第２の主面に、例えば格子網の目に、マトリクス状に配置されることが好ましい。したがって格子線の領域では、第２のコンタクト要素は互いに隔てられている。特に、上記の像点は、各第２のコンタクト要素に個別に割り当てられる。したがって、像点は、第１の主面でマトリクス状に配置されうる。
少なくとも一実施形態によれば、第２のコンタクト要素は、像点が互いに独立して明るくなるように、動作中に互いに独立して制御される。つまり、コンタクト要素は、個別に、互いに独立して電流または電圧が供給されうる。
少なくとも一実施形態によれば、上記単一の凹部または複数の凹部が、２つの隣接する第２のコンタクト要素間の領域に配置されている。
少なくとも一実施形態によれば、半導体部品は、関連づけられた凹部を有する上記および後述の複数の第１のコンタクト要素を含む。第１のコンタクト要素は、個別に、互いに独立して制御される。あるいは、第１のコンタクト要素は、例えば共通のスイッチを介して共同的にのみ作動する。
少なくとも一実施形態によれば、少なくとも１つの像点には、それぞれの像点に重複して接触する複数の第１のコンタクト要素が割り当てられている。凹部が、例えばめっき貫通孔として形成されている場合、関連づけられた第１のコンタクト要素を含む凹部は、像点に属する第２のコンタクト要素の全周に配置されうる。ここで、像点に重複して接触するとは、第１の電荷キャリアが動作時に複数の第１のコンタクト要素を介して半導体積層体に注入され、第２のコンタクト要素に割り当てられた像点からの第２の電荷キャリアと少なくとも部分的に再結合することを意味する。
少なくとも一実施形態によれば、第１のコンタクト要素の少なくとも１つは、複数の隣接する像点の側方に隣接して配置されており、同時に、複数の隣接する像点と接触するために形成されている。このように、第１のコンタクト要素の凹部は、特に２つの隣接する第２のコンタクト要素の間、または関連づけられた像点の間の領域に配置されている。したがって、第１のコンタクト要素からの第１の電荷キャリアは、動作時に、ある像点の第２のコンタクト要素の第２の電荷キャリアと部分的に再結合し、かつ、その隣接する像点の第２のコンタクト要素の第２の電荷キャリアとも部分的に再結合する。
少なくとも一実施形態によれば、像点は、格子網の目に配置されており、少なくとも１つのコンタクト要素の少なくとも１つの凹部は、格子網の少なくとも１つの交点に配置されている。第２の主面の平面視において第２のコンタクト要素が正方形または長方形に形成されている場合、凹部は、例えば第２のコンタクト要素の角に配置されている。
少なくとも一実施形態によれば、凹部は、溝として形成されている。第２の主面の平面視において、溝および金属注入要素が、第２のコンタクト要素を完全に囲む連続軌道を形成する。特に、隣接する像点のコントラスト比は、このような凹部の溝形の構成によって高められる。
少なくとも一実施形態によれば、半導体部品は、その周りにそれぞれ溝が配置された複数の第２のコンタクト要素を備えている。各第２のコンタクト要素の周りの溝は、共に切れ目のない溝を形成するように、連続的に形成されていることが好ましい。好ましくは、溝は、第２のコンタクト要素の周りに格子網を形成している。第２のコンタクト要素は、格子網の目に配置される。
少なくとも一実施形態によれば、単一の連続する第１のコンタクト要素は、第２のコンタクト要素の周りの切れ目のない溝に形成されており、動作時に複数の像点に同時に接触している。連続する第１のコンタクト要素は、例えば連続的な溝の格子構造に沿っている。
少なくとも一実施形態によれば、金属注入要素は、第１の主面から離れる方向に、第２の主面から突出している。金属注入要素は、一片に形成されていることが好ましい。特に、金属注入要素は、凹部の全垂直範囲、またはほぼ全垂直範囲にわたって延在している。側方において、第１の中間層、第１のミラー層および金属注入要素が互いに重ねられている。
少なくとも一実施形態によれば、第２の絶縁層が、凹部の側壁の領域において金属注入要素と第１の金属ミラー層との間に配置され、例えば第１の金属ミラー層と金属注入要素とを互いに電気絶縁している。第２の絶縁層は、上記第１の絶縁層と同じまたは異なる材料を含みうる。第２の絶縁層は、側壁の領域において金属注入要素および第１の金属ミラー層の両方と直接接触しうる。あるいは、第２の絶縁層は存在せず、第１の金属ミラー層が側壁の領域において金属注入要素と直接接触しうる。
少なくとも一実施形態によれば、金属注入要素は、凹部の底面に層として設けられている。ここで、第１の金属ミラー層は、凹部に例えばミラー充填材料として導入されており、金属注入要素と第２の主面との間の領域を完全にまたは少なくとも部分的に充填している。この場合、第１のコンタクト要素に注入される第２の電荷キャリアは、反射性充填材料または第１の金属ミラー層を介して金属注入要素に入り、そこから第１の層に入る。底面での金属注入要素の層厚は、例えば５ｎｍ以上、２０ｎｍ以上、５０ｎｍ以上または１００ｎｍ以上、および／または、５００ｎｍ以下、２００ｎｍ以下または１００ｎｍ以下である。
少なくとも一実施形態によれば、第２のコンタクト要素を制御するためのスイッチを含むキャリアが、第２の主面に配置されている。キャリアは例えば、薄膜トランジスタなどのトランジスタをスイッチとして備えるアクティブマトリクス素子でありうる。第２のコンタクト要素は、例えば各スイッチに個別に割り当てられている。第２のコンタクト要素は、スイッチを介して個別に、互いに独立して制御されうる。
少なくとも一実施形態によれば、第１の主面は、半導体部品から、または半導体部品に電磁放射を入射または出射するための放射面である。したがって、特に部品を安定化するキャリアは、第１の主面に載置されていない。薄い封入層のみ第１の主面に載置されうる。放射面は、半導体部品の全側方範囲にわたって平坦となるように設計されることが好ましい。特に、溝の形態であるノッチが、第１の主面の２つの隣接する像点の間には導入されない。
さらに、オプトエレクトロニクス半導体部品の製造方法が提供される。製造方法は、例えば上記半導体部品を製造するのに好適である。オプトエレクトロニクス半導体部品に関連して開示した全ての特徴は、したがって製造する方法においても開示され、その逆も同様である。
少なくとも一実施形態によれば、製造する方法は、第１の主面と、第１の主面上の第１の層と、第１の層上の活性層と、活性層上の第２の層と、第２の層上の第２の主面とを含む半導体積層体が設けられる工程Ａを含む。
少なくとも一実施形態によれば、工程Ｂにおいて複数の第２のコンタクト要素が第２の主面において、活性層の主延在方向に平行である側方に互いに離間して配置される。
少なくとも一実施形態によれば、工程Ｃにおいて穴または溝の形態である凹部が第２の主面から半導体積層体に導入される。凹部は、第２の層および活性層を完全に貫通して、第１の層に開口する。さらに、凹部は、第２の主面の平面視において、第２のコンタクト要素に隣接して側方に配置される。
少なくとも一実施形態によれば、製造方法は、活性層に対して側方に延びる凹部の側壁に第１の透明中間層を設ける工程Ｄを含む。ここで、第１の透明中間層は、半導体積層体に直接隣接する。
少なくとも一実施形態によれば、製造方法は、側壁の領域において第１の金属ミラー層を第１の透明中間層に直接設ける工程Ｅを含む。
少なくとも一実施形態によれば、工程Ｆにおいて、金属注入要素が、第１の層に直接隣接する凹部の底面に設けられる。その後、金属注入要素と底面との間に更なる金属要素は配置されていない。金属注入要素および第１の金属ミラー層は、異なる材料組成を有する。
少なくとも一実施形態によれば、工程Ａから工程Ｆは指定の順に別個の工程として行われる。特に、工程ＡからＤは指定の順に行われうる。
少なくとも一実施形態によれば、第１の透明中間層は、凹部の底面および側壁の全領域にわたって設けられる。したがって、凹部の内面は、まず完全に第１の透明中間層で覆われる。その後の工程で、底面から、第１の透明中間層が乾式化学エッチングバックプロセスによって除去される。第１の透明中間層のエッチングバックは、リソグラフィマスクの使用を必要としないように、自己整合的に行われることが好ましい。方向性（ｄｉｒｅｃｔｅｄ）乾式化学エッチングプロセスでは、第１の中間層が、垂直に延在する側壁から分離されない、またはほとんど分離されないが、エッチング速度または側方に延在する底面のエッチング速度は大幅に上がる。
あるいは、底面からの第１の透明中間層の除去も省きうる。したがって、さらなる製造方法において、第１の透明中間層は、底面からも側壁からも除去されない。これは、特に第１の透明中間層が上記のコンタクト層である場合に該当しうる。
少なくとも一実施形態によれば、工程Ｅにおいて、第１の金属ミラー層は、凹部の底面および側壁の全領域にわたって設けられる。したがって、凹部の内面は、まず第１の金属ミラー層で完全に覆われる。その後、底面から、第１の金属ミラー層が湿式化学または乾式化学エッチングバックプロセスによって除去されうる。第１の金属ミラー層のエッチングバックも、上記同様、自己整合的に、リソグラフィマスクを使用せずに行われることが好ましい。第１の金属ミラー層の湿式化学エッチングバックは、凹部の側壁の第１の金属ミラー層が保護層、例えば後述の第２の絶縁層で覆われる場合に、特に好適である。
少なくとも一実施形態によれば、第１の金属ミラー層を設けた後、かつ、第１の金属ミラー層のエッチングバック前に、第２の絶縁層が、凹部の底面および側壁の領域において、第１の金属ミラー層の全領域に設けられる。その後、第１の金属ミラー層から、底面の領域において第２の絶縁層が乾式化学エッチングバックプロセスによって除去される。第２の絶縁層も、リソグラフィマスクの使用を必要としないように、自己整合的にエッチングバックされることが好ましい。
少なくとも一実施形態によれば、工程Ｆは、工程Ｅの前に実行される。工程Ｆにおいて、金属注入要素は、異方性堆積法によって凹部の底面上に層として形成される。その後、工程Ｅにおいて、凹部は、第１の金属ミラー層を形成する反射性充填材料で充填される。
上記オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品を製造する方法は、図面を参照しながら例示的な実施形態を用いて以下にさらに詳細に説明する。各図において、同じ参照番号は同じ要素を示す。しかしながら、縮尺関係は示しておらず、個々の要素はより理解を深めるために拡大されうる。
オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の製造方法の例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品の例示的な実施形態の平面図である。 オプトエレクトロニクス半導体部品の例示的な実施形態の平面図である。 オプトエレクトロニクス半導体部品の例示的な実施形態の平面図である。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における段階を示す。 オプトエレクトロニクス半導体部品の例示的な実施形態の側面図である。 オプトエレクトロニクス半導体部品の変形例の側面図である。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における異なる段階を示す。 オプトエレクトロニクス半導体部品を製造する方法のさらなる例示的な実施形態における異なる段階を示す。
図１Ａは、オプトエレクトロニクス半導体部品を製造する方法の第１の段階を示す。ここで、半導体積層体１が、例えば半導体積層体１の成長基板などの基板１３に直接載置される。半導体積層体１は、基板１３に対向する第１の主面と、基板１３とは反対側に面する第２の主面とを有する。第１の層１０と、活性層１１と、第２の層１２とが、基板１３に配置され、特定の順序で第１の主面と第２の主面との間に載置される。さらに、第２のコンタクト層３２０とその上に配置される第１のパッシベーション層１４とが半導体積層体１の第２の主面に載置される。
半導体積層体１は、例えばＧａＮ系であり、基板１３は、例えばサファイアまたはＧａＮ成長基板である。第２のコンタクト層３２０は、例えばＡｇから形成されている。第１のパッシベーション層１４は、ＳｉＯ２またはＳｉＮなどの絶縁性材料を含む、またはこれらからなる。
図１Ｂに示す製造する方法の段階では、第２のコンタクト層３２０およびその上に配置されたパッシベーション層１４は、マスクを用いたリソグラフィによってパターン化される。このような構造化によって、第２のコンタクト要素３２は、第２の主面において、活性層１１の主延在方向に平行である側方に互いに離間して配置される。
図１Ｃに示す段階で、半導体積層体１は、同じマスクを用いてパターン化される。ここで、第２の主面から第２の層１２および活性層１１を完全に貫通して延在し、第１の層１０に開口する凹部２が、半導体積層体１に導入される。凹部２は、隣接する第２のコンタクト要素３２の間の空間に形成される。凹部２は、円柱状の貫通孔または溝であり、それぞれ活性層１１を横切って延在する側面と、活性層１１と実質的に平行な底面とを有している。
図１Ｄの段階において、ＳｉＯ２層またはＳｉＮ層などの第１の絶縁層２０の形態である第１の中間層２０が、凹部２の側壁に全面的に載置される。第１の絶縁層２０は例えば、まず第１の絶縁層２０のコンフォーマル堆積（ｃｏｎｆｏｒｍａｌ ｄｅｐｏｓｉｔｉｏｎ）によって、半導体積層体１の第２の主面に載置されうる。ここで第１の絶縁層２０は、凹部２の側壁および底面にぴったりと配置される。その後、第２の主面に垂直な面におけるよりも第２の主面に平行な面におけるエッチング速度が大きい、乾式化学エッチングバックプロセスが行われる。この結果、第１の絶縁層２０は、凹部２の底面から完全に除去される一方、凹部２の側面に残る。このような自己整合エッチングバックプロセスでは、リソグラフィマスクのようにマスクの使用を必要としない。
図１Ｅに示す段階では、例えばＡｇ層などの第１の金属ミラー層２１が、第２の主面から半導体積層体１に載置される。第１のミラー層２１は、凹部２の底面および側壁の両方を完全にぴったりと覆う。
図１Ｆの段階では、例えばＳｉＯ２層またはＳｉＮ層などの第２の絶縁層２２が、凹部２の側壁の領域において第１の金属ミラー層２１に載置される。第２の絶縁層２２の載置は、第１の絶縁層２０の載置と同様に、コンフォーマル堆積の後に、エッチングバックプロセスによって行われる。このように、凹部２の底面の領域に配置された第１の金属ミラー層２１から第２の絶縁層２２が除去される。
図１Ｇの段階において、凹部２の底面から第１の金属ミラー層２１も除去される。凹部２の底面から第１の金属ミラー層２１を除去するために、乾式化学または湿式化学エッチングが用いられうる。湿式化学エッチング、特に等方性エッチングの場合、側壁において第１のミラー層２１に影響が及ばないように、第２の絶縁層２２が側壁上で保護層として機能する。したがって、第２の絶縁層２２は、第１の金属ミラー層２１にエッチングプロセスを行うためのマスクとして実質的に機能する。凹部２の底面から第１の金属ミラー層２１をエッチング除去するために、追加のリソグラフィマスクの使用も必要でない。
図１Ｈの段階では、凹部２は、Ａｌ、Ｔｉ、またはＡｕなどの金属材料の形態である金属注入要素２３で充填される。第２の主面において、金属注入要素２３は、凹部２の周りの領域も覆う。図１Ｈの断面図では、金属注入要素２３は、Ｔ形状である。概して、第１のコンタクト要素３１は、凹部２を完全に充填する金属注入要素２３で少なくとも部分的に充填することで形成される。凹部２の底面の領域において、金属注入要素２３は、半導体積層体１の第１の層１０と直接接触する。あるいは、第１の層１０および金属注入要素２３と直接接触するＺｎＯまたはＩＴＯなどの透明導電性材料が凹部２の底面に載置される。
図１Ｉに示す段階で、第２のパッシベーション層１５が第２の主面に載置され、第１のコンタクト要素３１および第２のコンタクト要素３２を完全にぴったりと覆う。第２のパッシベーション層１５は、第１のパッシベーション層１４と同じ材料を含む、または同じ材料からなる。
図１Ｊにおいて、第１のパッシベーション層１４および第２のパッシベーション層１５がリソグラフィでパターン化され、第１のコンタクト要素３１および第２のコンタクト要素３２が、少なくとも部分的に露出する。特に、第２のコンタクト要素３２は、第１のコンタクト要素３１と重ならない領域で露出する。
図１Ｋの段階では、図示のスイッチ５０を含むキャリア５が、半導体積層体１の第２の主面に載置される。ここで、スイッチ５０は、はんだ金属または導電性接着剤などの導電性材料を介して機械的および導電的に第２のコンタクト要素３２に接続される。第２のコンタクト要素３２は、各スイッチ５０に個別に割り当てられている。スイッチ５０を介して、個々の第２のコンタクト要素３２は個別に、互いに独立して接続、または電圧印加される。さらに、第１のコンタクト要素３１には、全ての第１のコンタクト要素３１に共に接続して電流を供給する共通のスイッチ５０が割り当てられている。
図１Ｋでは、基板１３が半導体積層体１の第１の主面から除去されていることもわかる。半導体積層体１の第１の主面は、活性層１１で発せられる放射のための放射面６を形成している。放射面６は、複数の第１のコンタクト要素３１および第２のコンタクト要素３２にわたって連続して延在している。
さらに図１Ｋから、像点４は、各第２のコンタクト要素３２に個別に割り当てられていることが分かる。動作時に放射面６を見たときに、どの第２のコンタクト要素３２に電流が供給されるかに応じて、像点４が明るくなる。像点４は、第２のコンタクト要素３２の放射面６への投影で実質的に規定される。したがって像点４の形状、大きさおよび位置は、第２コンタクト要素３２の形状、大きさおよび位置に実質的に基づいている。
図１Ｌは、上記半導体部品１００の例示的な一実施形態を、半導体積層体１の第２の主面の平面図で示す。個々の第２のコンタクト要素３２がマトリクス状パターンに配置されていることがわかる。第１のコンタクト要素３１は、単一の連続する第１のコンタクト要素３１を形成している。凹部２は、第２のコンタクト要素３２の周りに格子の形態で配置された連続する溝２を形成している。第１のコンタクト要素３１は、複数の第２のコンタクト要素３２に対する共通の嵌合接触部を形成している。
図１Ｍは、半導体部品１００の第１の主面または放射面６の平面図を示す。第２のコンタクト要素３２に個別に割り当てられている個々の像点４の輪郭は、破線で示されており、これらの輪郭は、第２のコンタクト要素３２の輪郭に実質的に対応する。個々の像点４は、図１Ｍに示す放射面６がピクセル化発光面となるように、動作時に個々に、互いに独立して制御されうる。
図１Ｌの例示的な実施形態のように、図１Ｎの例示的な実施形態において、半導体積層体１の第２の主面の平面図が示されている。図１Ｌとは対照的に、ここで凹部は第２のコンタクト要素３２の周りの溝２としては配置されず、半導体積層体１の穴２として形成されている。穴２はそれぞれ、第２のコンタクト要素３２の周りの格子網の交点に設けられている。特に、穴２に配置されている第１のコンタクト要素３１はしたがって、例えば半導体積層体１に形成された円柱状の貫通孔などの、めっき貫通孔の形態である。複数の第１のコンタクト要素３１は、各第２のコンタクト要素３２と関連づけられる。しかしながら少なくとも２つの第２のコンタクト要素３２が、各第１のコンタクト要素３１に割り当てられる。
図２Ａから２Ｃは、図１Ａおよび１Ｂの工程とは別の工程を示す。
図２Ａでは、互いに隔てられた複数の第２のコンタクト要素３２が半導体積層体１の第２の主面に載置される。図１Ａの段階とは対照的に、この時点で第１のパッシベーション層１４は、第２のコンタクト要素３２に載置されていない。
図２Ｂの段階では、第１のパッシベーション層１４は、第２のコンタクト要素３２に載置される。ここで、第１のパッシベーション層１４は、第２のコンタクト要素３２を完全に覆い、隣接する第２のコンタクト要素３２の間で第２の主面の中間領域を充填している。
第１のパッシベーション層１４はその後、半導体積層体１が２つの隣接する第２のコンタクト要素３２の間の領域で露出するように、マスクを用いたピクセルレベルの微細リソグラフィによってパターン化されうる。図２Ｃはその結果を示している。図１Ｂとは対照的に、これらの工程で、第２のコンタクト要素３２は、第２の主面を横切って延在する側面においても、第１のパッシベーション層１４で覆われている。これによって、第２のコンタクト要素３２がより好適に保護されるという利点がある一方、第２のコンタクト要素３２間の領域の面積がさらに減り、さらなる処理工程が必要になるという欠点がある。
図３Ａから３Ｂは、図１Ｈから１Ｊの工程とは別の工程を示す。ここで図３Ａは、図１Ｈに対応している。
図１Ｈから１Ｊの例示的な実施形態とは異なり、第１のコンタクト要素３１が形成された後、第２のパッシベーション層１５は、半導体積層体１の第２の主面に載置されない。その代わりに、図３Ｂに示すように、第１のパッシベーション層１４は、フォトリソグラフィによって直接パターン化され、第１のコンタクト要素３１および第２のコンタクト要素３２は、少なくとも部分的に露出される。第２のパッシベーション層１５は、全く用いられない。このため、図１に示した方法より必要な工程が少なく有利である。
図４Ａから４Ｃは、図１Ｅから１Ｈの工程とは別の工程を示す。ここで図４Ａは、図１Ｅに対応している。
図１Ｅから１Ｈとは対照的に、凹部２の底面から第１の金属ミラー層２１を除去するために第２の絶縁層２２は用いられない。その代わりに図４Ｂに示すように、第１の金属ミラー層２１は、凹部２の底面から、例えば乾式化学エッチングバックプロセスなどの異方性エッチングバックプロセスによってエッチングバックされる。エッチングバックプロセスにおける異方性のために、凹部２の底面のみが露出され、第１の金属ミラー層２１は凹部２の側壁に残る。
図４Ｃは、どのように凹部２が金属注入要素２３で充填されるかを示しており、この結果、第１のコンタクト要素３１が形成される。さらに、金属注入要素２３は凹部２の底面で第１の層１０と直接接触している。また、図４Ｃの例示的な実施形態では、金属注入要素２３は、第１のミラー層２１とも直接電気接触している。
図５Ａから５Ｃでは、図１Ｄから１Ｈの工程の代替として行われうる工程の段階が示されている。
図５Ａは、上記図１Ｄに対応する。つまり、凹部２の側壁はすでに第１の絶縁層２０で覆われており、これに対して凹部２の底面に第１の絶縁層２０は存在しない。
図５Ｂは、どのように金属注入要素２３が底面に層として、例えば物理気相成長（略してＰＶＤ）などの異方性堆積法によって、凹部２の底面に直接載置されるかを示している。これは、例えばフォトリソグラフィマスクを用いることで行われうる。異方性堆積法を用いることで、凹部２の側面には金属注入要素２３が存在しないままである。
図５Ｃに示す段階では、その後、反射性金属充填材料２１が凹部２に導入される。充填材料２１は、凹部２を完全に充填し、第２の主面から離れる方向に凹部２から突出している。反射性充填材料２１は同時に、第１の金属ミラー層２１を形成している。上記例示的な実施形態とは対照的に、第１のコンタクト要素３１は、注入要素２３の代わりに、第１の金属ミラー層２１から主に形成されている。
図６Ａは、図１Ｋの例示的な実施形態に対応する、オプトエレクトロニクス半導体部品１００の例示的な一実施形態の側面図である。また、図６Ａは、活性層１１で発生する電磁波の光路を矢印で示している。
実線の矢印は、活性層１１から直接、放射面６を介して半導体部品１００から出射される、像点４内の光線を示している。
破線の矢印は、光線が凹部の側壁で反射された後、放射面を介して出射される光路を示している。ここで、光線は、高反射性である第１の金属ミラー層２１によって特に効果的に反射される。
点線の矢印は、活性層１１からの光線がまず放射面６に当たって、フレネル反射または全反射によって部分的または完全に反射される光路を示している。このような光線は、隣接する像点４に到達し、ピクセル間のコントラストを低下するおそれがある。
しかしながら、例示的な本実施形態では、光線はまず凹部２の底面、第１の金属ミラー層２１ではなく金属注入要素２３に当たる。金属注入要素２３は、光が底面で吸収されるように、吸収性または反射しにくいことが好ましい。これによって隣接する像点４の光クロストークが低減され、観察者に対するコントラスト比が高められる。
これとは対照的に、図６Ｂは、金属注入要素２３と第１の金属ミラー層２１とが同じ材料で形成された半導体部品１００の変形例を示す。図６Ｂから理解されるように、光線は凹部２の底面で反射され、隣接する像点のクロストークが生じて、観察者に対するコントラスト比が低下する。
図７Ａから７Ｄは、製造方法のさらなる例示的な実施形態における様々な段階を示している。図７Ａの段階は、例えば図１Ｃの段階に続くものである。
図７Ａでは、凹部２の領域に開口を有するフォトマスク４０がパッシベーション層１４にさらに載置される。概して、このような開口は、凹部２の側方への広がりより大きい。図７Ａに示すように、第１の透明中間層２０が、例えばスパッタリングなどの無方向性（ｕｎｄｉｒｅｃｔｅｄ）プロセスによって、連続する層としてフォトマスク４０に載置され、凹部２に導入される。ここで、第１の透明中間層２０は、凹部２の底面および側壁の両方を完全に覆う。
上記例示的な実施形態とは対照的に、第１の透明中間層２０は第１の絶縁層ではなく、半導体積層体１の第１の層１０とのコンタクト抵抗が低く、半導体積層体１の第２の層１２とのコンタクト抵抗が高いコンタクト層２０である。半導体積層体１は例えば、ＧａＮ系であり、第１の層１０は、例えばｎ−ＧａＮ層であり、第２の層１２は、例えばｐ−ＧａＮ層である。コンタクト層２０の材料は、例えばＺｎＯである。
上記例示的な実施形態の全てにおいて、第１の透明中間層２０は第１の絶縁層２０であったが、第１の絶縁層２０はそれぞれこのようなコンタクト層２０にも置き換えることが可能である。
図７Ｂの段階において、金属層が、気相蒸着などの方向性プロセスによってコンタクト層２０に載置される。このような金属層は、凹部２の底面の領域において金属注入要素２３を形成する。コンタクト層２０は、金属注入要素２３と第１の層１０との間で電流を伝導しうる。金属層の方向性載置によって、側方に延在する面、特に底面のみが確実に覆われる。垂直に延在する面、特に側壁は、金属注入要素２３の金属材料で覆われない、またはわずかにのみ覆われる。
図７Ｃの段階では、第１の金属ミラー層２１は、側壁および底面の両方が第１の金属ミラー層２１で覆われるように、無方向性または等方性の方法で載置される。
図５Ｃの例示的な実施形態の例とは対照的に、第１の金属ミラー層２１は、凹部２を完全には充填せず、凹部２の底面および側壁に沿って部分的にのみ充填する。ここで凹部２の一部は充填されないままである。このような凹部２の部分的な充填は、上記例示的な実施形態の全てにおいても選択しうる。
図７Ｄは、フォトマスク４０がその上に位置する層と共に分離された段階を示す。その後、例えば図１Ｉから１Ｋに関連して説明した工程が、半導体部品１００を完成するために行われうる。
本発明は例示的な実施形態を用いた説明に限定されない。むしろ本発明はいかなる新たな特徴およびいかなる特徴の組み合わせを包含し、たとえこれらの特徴またはその組み合わせ自体が本願特許請求項または例示的な実施形態に明示的に記述されていなくても、本発明は特に本願特許請求項におけるいかなる特徴の組み合わせも包含する。
本出願は、独国特許出願第１０２０１５１１９３５３．１号の優先権を主張するものであり、この文書の開示内容は参照により本明細書に援用される。
１ 半導体積層体
２ 凹部
４ 像点
５ キャリア
６ 放射面
１０ 第１の層
１１ 活性層
１２ 第２の層
１３ 基板
１４ 第１のパッシベーション層
１５ 第２のパッシベーション層
２０ 第１の透明中間層
２１ 第１の金属ミラー層
２２ 第２の絶縁層
２３ 金属注入要素
３１ 第１のコンタクト要素
３２ 第２のコンタクト要素
４０ フォトマスク
５０ スイッチ
１００ オプトエレクトロニクス半導体部品

Claims (20)

  1. 特定の順序で上下に配置された、第１の主面と、第１の層（１０）と、活性層（１１）と、第２の層（１２）と、第２の主面とを含む半導体積層体（１）と、
    前記第２の主面に配置され、前記半導体積層体（１）において前記第２の主面から前記第２の層（１２）および前記活性層（１１）を完全に貫通して延在して前記第１の層（１０）に開口している凹部（２）を充填している第１のコンタクト要素（３１）と、
    前記第２の主面に平行で、かつ、横方向に互いに離間して前記第２の主面に設けられ、前記第２の主面の平面視において、前記凹部（２）に隣接して側方に配置されている複数の第２のコンタクト要素（３２）と、
    を備えるオプトエレクトロニクス半導体部品（１００）であって、
    前記第１のコンタクト要素（３１）は、第１の透明中間層（２０）と、第１の金属ミラー層（２１）と、金属注入要素（２３）とを含み、
    前記第１の透明中間層（２０）は、前記活性層（１１）を横切って延びる前記凹部（２）の側壁に配置され、前記半導体積層体（１）に直接接触し、
    前記第１の金属ミラー層（２１）は、前記側壁の領域において前記第１の透明中間層（２０）に直接設けられ、
    前記金属注入要素（２３）は、前記第１の層（１０）に直接隣接する前記凹部（２）の底面に配置され、前記金属注入要素（２３）と前記底面との間に更なる金属要素は配置されておらず、
    前記第１の層（１０）の領域において、前記第１の層（１０）と前記第１の金属ミラー層（２１）との間に電気的接触が生成され、
    前記第１の透明中間層（２０）は、動作中に、前記第２の層（１２）と前記第１のコンタクト要素（３１）との間に直接電流が流れることを防止し、
    前記第２のコンタクト要素（３２）の輪郭は、動作中に前記第１の主面を見たときに明るくなる前記半導体部品（１００）の像点（４）の形状、大きさおよび位置を規定し、
    前記金属注入要素（２３）および前記第１の金属ミラー層（２１）は、異なる材料組成を有し、
    前記第２のコンタクト要素（３２）はそれぞれ、像点（４）に個別に割り当てられる、
    オプトエレクトロニクス半導体部品（１００）。
  2. 前記凹部（２）の前記側壁は、前記第１の金属ミラー層（２１）によって少なくとも８０％以上覆われており、
    前記活性層（１１）によって出射される平均波長における前記第１の金属ミラー層（２１）の反射率は、少なくとも８０％であり、
    前記活性層（１１）によって出射される平均波長における前記金属注入要素（２３）の反射率は、多くとも５０％である、
    請求項１に記載のオプトエレクトロニクス半導体部品（１００）。
  3. 前記金属注入要素（２３）は、前記底面の領域において前記第１の層（１０）に直接隣接している、または、
    前記底面の領域において、前記金属注入要素（２３）と前記第１の層（１０）との間に透明層が配置され、前記透明層は、前記金属注入要素（２３）および前記第１の層（１０）と直接接続されており、前記活性層（１１）によって出射される平均波長において少なくとも８０％の透明度を有する、
    請求項１または２に記載のオプトエレクトロニクス半導体部品（１００）。
  4. 前記第１の透明中間層（２０）は、第１の絶縁層（２０）であり、前記側壁の領域において前記第１の金属ミラー層（２１）と前記半導体積層体（１）との間に直接電流が流れることを防止する、
    請求項１から３の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）。
  5. 前記第１の透明中間層（２０）は、コンタクト層（２０）であり、
    前記コンタクト層（２０）は、前記第１の層（１０）の領域において、前記第１の層（１０）と前記第１の金属ミラー層（２１）との間に電気的接触を生成し、
    前記コンタクト層（２０）は、前記第２の層（１２）の領域において、前記第１の金属ミラー層（２１）と前記第２の層（１２）との間で電気絶縁的に作用し、
    前記コンタクト層（２０）は、前記底面と前記金属注入要素（２３）との間に追加的に配置されている、
    請求項１から４の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）。
  6. 前記第２のコンタクト要素（３２）が連続的に形成され、
    前記活性層（１１）は、前記活性層（１１）上に前記第２のコンタクト要素（３２）を投影させた領域に連続的に形成されている、
    請求項１から５の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）。
  7. 前記第２のコンタクト要素（３２）は、前記像点（４）が互いに独立して明るくなるように、動作中に互いに独立して制御され、
    前記凹部（２）は、２つの隣接する第２のコンタクト要素（３２）の間の領域に配置される、
    請求項１から６の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）。
  8. 少なくとも１つの像点（４）に、それぞれの像点（４）に重複して接触する複数の第１のコンタクト要素（３１）が割り当てられる、
    請求項１から７の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）。
  9. 前記第１のコンタクト要素（３１）の少なくとも１つは、複数の隣接する像点（４）に隣接して側方に配置され、前記複数の隣接する像点（４）と接触するために同時に形成される、
    請求項１から８の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）。
  10. 前記像点（４）は、格子網の目に配置され、
    少なくとも１つの第１のコンタクト要素（３１）の少なくとも１つの凹部（２）は、前記格子網の少なくとも１つの交点に配置される、
    請求項７に記載のオプトエレクトロニクス半導体部品（１００）。
  11. 前記凹部（２）は、溝（２）として形成され、
    前記溝（２）および前記金属注入要素（２３）はそれぞれ、前記第２の主面の平面視において、前記第２のコンタクト要素（３２）を完全に囲む連続軌道を形成する、
    請求項１から１０の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）。
  12. 前記溝（２）は、個々の前記第２のコンタクト要素（３２）の周りに接続され、前記第２のコンタクト要素（３２）の周りに格子を形成し、
    連続的な前記溝（２）には、動作中に複数の像点（４）に同時に接触する単一の連続的な第１のコンタクト要素（３１）が形成される、
    請求項７または１１に記載のオプトエレクトロニクス半導体部品（１００）。
  13. 前記金属注入要素（２３）と前記第１の金属ミラー層（２１）との間において、第２の絶縁層（２２）が前記凹部（２）の前記側壁の領域に配置される、
    請求項１２に記載のオプトエレクトロニクス半導体部品（１００）。
  14. 前記金属注入要素（２３）は、前記凹部（２）の前記底面に層として設けられ、
    前記第１の金属ミラー層は、反射性充填材料として前記凹部（２）に導入され、前記金属注入要素（２３）と前記第２の主面との間の領域を完全にまたは少なくとも部分的に充填する、
    請求項１から１３の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）。
  15. Ａ）第１の主面と、前記第１の主面上の第１の層（１０）と、前記第１の層（１０）上の活性層（１１）と、前記活性層（１１）上の第２の層（１２）と、前記第２の層（１２）上の第２の主面とを有する半導体積層体（１）を設ける工程と、
    Ｂ）前記第２の主面において、前記活性層の主延在方向に平行である側方に互いに離間して配置されるように、複数の第２のコンタクト要素（３２）を設ける工程と、
    Ｃ）前記第２の層（１２）および前記活性層（１１）を完全に貫通して前記第１の層（１０）に開口し、前記第２の主面の平面視において、前記第２のコンタクト要素（３２）に隣接して側方に配置される凹部（２）を、前記第２の主面から前記半導体積層体（１）の中に穴または溝の形態で導入する工程と、
    Ｄ）第１の透明中間層（２０）が前記半導体積層体（１）に直接隣接するように、前記活性層（１１）に対して側方に延びる前記凹部（２）の底面および側壁の全領域に前記第１の透明中間層（２０）を設け、続いて、自己整合エッチングバックプロセスによって前記底面から前記第１の透明中間層（２０）が除去される工程と、
    Ｅ）前記側壁の領域において、第１の金属ミラー層（２１）を前記第１の透明中間層（２０）に直接設ける工程と、
    Ｆ）前記第１の層（１０）に直接隣接する前記凹部（２）の前記底面に金属注入要素（２３）を設ける工程と、
    を含み、
    前記金属注入要素（２３）と前記底面との間に更なる金属要素は配置されておらず、
    前記金属注入要素（２３）および前記第１の金属ミラー層（２１）は、異なる材料組成を有する、
    オプトエレクトロニクス半導体部品（１００）の製造方法。
  16. 工程Ｄ）において、
    乾式化学エッチバックプロセスによって前記底面から前記第１の透明中間層（２０）が除去され、
    前記第１の透明中間層（２０）の前記エッチバックプロセスは、リソグラフィマスクを使用せずに実行される、
    請求項１５に記載のオプトエレクトロニクス半導体部品（１００）の製造方法。
  17. 工程Ｄ）において、
    前記第１の層（１０）の領域において、前記第１の層（１０）と前記第１の金属ミラー層（２１）との間に電気的接触が生成される、
    請求項１５または１６に記載のオプトエレクトロニクス半導体部品（１００）の製造方法。
  18. 工程Ｅ）において、
    前記第１の金属ミラー層（２１）は、前記凹部（２）の前記底面および前記側壁の全領域に設けられ、
    続いて、湿式化学または乾式化学エッチバックプロセスによって前記底面から前記第１の金属ミラー層（２１）が除去され、
    前記第１の金属ミラー層（２１）の前記エッチバックプロセスは、自己整合的であり、リソグラフィマスクを使用せずに実行される、
    請求項１５から１７の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）の製造方法。
  19. 前記第１の金属ミラー層（２１）を設けた後、かつ、前記第１の金属ミラー層（２１）の前記エッチバックプロセス前に、
    第２の絶縁層（２２）が、前記凹部（２）の前記底面および前記側壁の領域において、前記第１の金属ミラー層（２１）の全領域に設けられ、
    続いて、乾式化学エッチバックプロセスによって、前記底面の領域において前記第１の金属ミラー層（２１）から前記第２の絶縁層（２２）が除去され、
    前記第２の絶縁層（２２）の前記エッチバックプロセスは、自己整合的であり、リソグラフィマスクを使用せずに実行される、
    請求項１８に記載のオプトエレクトロニクス半導体部品（１００）の製造方法。
  20. 工程Ｆ）は、工程Ｅ）の前に実行され、
    工程Ｆ）において、前記金属注入要素（２３）は、異方性堆積法によって前記凹部（２）の前記底面上に層として形成され、
    工程Ｅ）において、前記凹部（２）は、前記第１の金属ミラー層（２１）を形成する反射性材料で充填される、
    請求項１５から１７の何れか１項に記載のオプトエレクトロニクス半導体部品（１００）の製造方法。
JP2018521031A 2015-11-10 2016-11-09 オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 Active JP6661009B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015119353.1 2015-11-10
DE102015119353.1A DE102015119353B4 (de) 2015-11-10 2015-11-10 Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
PCT/EP2016/077149 WO2017081085A1 (de) 2015-11-10 2016-11-09 Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Publications (2)

Publication Number Publication Date
JP2018533220A JP2018533220A (ja) 2018-11-08
JP6661009B2 true JP6661009B2 (ja) 2020-03-11

Family

ID=57249827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018521031A Active JP6661009B2 (ja) 2015-11-10 2016-11-09 オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法

Country Status (5)

Country Link
US (1) US10374121B2 (ja)
JP (1) JP6661009B2 (ja)
CN (1) CN108292696B (ja)
DE (1) DE102015119353B4 (ja)
WO (1) WO2017081085A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117414A1 (de) 2017-08-01 2019-02-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
FR3073669B1 (fr) * 2017-11-10 2021-11-05 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
US11749790B2 (en) * 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
FR3076170B1 (fr) * 2017-12-22 2020-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de report de structures electroluminescentes
DE102019101544A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren
DE102018106970A1 (de) 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US10615305B1 (en) * 2018-04-20 2020-04-07 Facebook Technologies, Llc Self-alignment of micro light emitting diode using planarization
JP7105612B2 (ja) * 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
DE102018122492A1 (de) * 2018-09-14 2020-03-19 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer ersten und zweiten metallschicht sowie verfahren zur herstellung des optoelektronischen halbleiterbauelements
FR3087580B1 (fr) * 2018-10-23 2020-12-18 Aledia Procede de realisation d’un dispositif optoelectronique comprenant des diodes electroluminescentes homogenes en dimensions
JPWO2020100293A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100303A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100302A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20210358998A1 (en) * 2018-11-16 2021-11-18 Sakai Display Products Corporation Micro led device and production method therefor
JPWO2020100295A1 (ja) * 2018-11-16 2021-10-07 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100294A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20220013512A1 (en) * 2018-11-16 2022-01-13 Sakai Display Products Corporation Micro led device and method for manufacturing same
JPWO2020100299A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100301A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100292A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020100300A1 (ja) * 2018-11-16 2021-10-07 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100297A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
WO2020100298A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
US20210343905A1 (en) * 2018-11-16 2021-11-04 Sakai Display Products Corporation Micro led device and production method therefor
US20220028841A1 (en) * 2018-12-06 2022-01-27 Sakai Display Products Corporation Micro led device and manufacturing method thereof
US20220029059A1 (en) * 2018-12-12 2022-01-27 Sakai Display Products Corporation Micro led device, and method for manufacturing micro led device
DE102018132651A1 (de) * 2018-12-18 2020-06-18 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil
WO2020136846A1 (ja) * 2018-12-27 2020-07-02 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JPWO2020157811A1 (ja) * 2019-01-28 2021-11-25 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
DE102019106419A1 (de) * 2019-03-13 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
JPWO2020194388A1 (ja) * 2019-03-22 2020-10-01
US20220216371A1 (en) * 2019-03-22 2022-07-07 Sakai Display Products Corporation Micro led ultraviolet radiation source
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) * 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US20210288222A1 (en) * 2020-03-11 2021-09-16 Lumileds Llc Light Emitting Diode Devices With Common Electrode
US11942507B2 (en) * 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053274A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterchips und Halbleiterbauelement
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR20120038539A (ko) * 2009-07-30 2012-04-23 쓰리엠 이노베이티브 프로퍼티즈 컴파니 픽셀화된 ｌｅｄ
KR101630152B1 (ko) * 2010-02-24 2016-06-14 엘지디스플레이 주식회사 하이브리드 발광다이오드 칩과 이를 포함하는 발광다이오드 소자 및 이의 제조방법
TWI470832B (zh) * 2010-03-08 2015-01-21 Lg Innotek Co Ltd 發光裝置
KR101154320B1 (ko) 2010-12-20 2012-06-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
TWI435477B (zh) * 2010-12-29 2014-04-21 Lextar Electronics Corp 高亮度發光二極體
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US8816383B2 (en) * 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
DE102012107921A1 (de) 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012110836A1 (de) * 2012-11-12 2014-02-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102012112302A1 (de) 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
WO2014105403A1 (en) * 2012-12-31 2014-07-03 Invensas Corporation High performance light emitting diode
DE102013102667A1 (de) 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
FR3007580B1 (fr) * 2013-06-25 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique a reflectivite amelioree
DE102013112881A1 (de) 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102014101896A1 (de) 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
JP2015177087A (ja) 2014-03-17 2015-10-05 スタンレー電気株式会社 半導体発光装置とその製造方法
DE102014112750A1 (de) 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
CN104952995B (zh) * 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构
DE102015108532A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
DE102015116865A1 (de) 2015-10-05 2017-04-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip

Also Published As

Publication number Publication date
US10374121B2 (en) 2019-08-06
CN108292696A (zh) 2018-07-17
CN108292696B (zh) 2021-03-05
DE102015119353B4 (de) 2024-01-25
WO2017081085A1 (de) 2017-05-18
DE102015119353A1 (de) 2017-05-11
US20180331251A1 (en) 2018-11-15
JP2018533220A (ja) 2018-11-08

Similar Documents

Publication Publication Date Title
JP6661009B2 (ja) オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
US10516083B2 (en) Light emitting diode module for surface mount technology and method of manufacturing the same
CN111328430B (zh) 用于制造包括多个二极管的光电设备的方法
JP5362704B2 (ja) オプトエレクトロニクス半導体ボディおよびその製造方法
US9343644B2 (en) Light emitting diode module for surface mount technology and method of manufacturing the same
US7994519B2 (en) Semiconductor chip and method for producing a semiconductor chip
TWI472062B (zh) 半導體發光裝置及其製造方法
US10734439B2 (en) Method for producing an optoelectronic device comprising a plurality of gallium nitride diodes
US10978618B2 (en) Semiconductor light emitting device
US7649193B2 (en) Semiconductor body and semiconductor chip comprising a semiconductor body
KR102453674B1 (ko) 표시 장치 및 이러한 장치를 제조하기 위한 방법
TWI437737B (zh) 發光二極體結構及其製造方法
US11239392B2 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
KR20170084148A (ko) 상부 접점 아래에 트렌치를 갖는 발광 디바이스
KR20130044909A (ko) 발광소자 및 그 제조방법
KR20120081042A (ko) ＧａＮ계 화합물 반도체 발광 소자
KR20110135103A (ko) 반도체 발광 소자 및 그 제조 방법
KR102234117B1 (ko) 발광소자 및 조명시스템
US20230047372A1 (en) Semiconductor light emitting device
KR101364773B1 (ko) 개별 전류 경로의 단위셀들을 갖춘 발광다이오드 및 그제조방법
KR20170099207A (ko) 발광 소자 및 이의 제조 방법
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법
KR20160121836A (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190719

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200210

R150 Certificate of patent or registration of utility model

Ref document number: 6661009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250