JPWO2020121449A1 - マイクロledデバイスおよびその製造方法 - Google Patents
マイクロledデバイスおよびその製造方法 Download PDFInfo
- Publication number
- JPWO2020121449A1 JPWO2020121449A1 JP2020559616A JP2020559616A JPWO2020121449A1 JP WO2020121449 A1 JPWO2020121449 A1 JP WO2020121449A1 JP 2020559616 A JP2020559616 A JP 2020559616A JP 2020559616 A JP2020559616 A JP 2020559616A JP WO2020121449 A1 JPWO2020121449 A1 JP WO2020121449A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- μled
- front plane
- semiconductor layer
- crystal growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 81
- 239000000758 substrate Substances 0.000 claims abstract description 163
- 229910052751 metal Inorganic materials 0.000 claims abstract description 161
- 239000002184 metal Substances 0.000 claims abstract description 161
- 239000004065 semiconductor Substances 0.000 claims abstract description 149
- 238000000926 separation method Methods 0.000 claims abstract description 72
- 239000010410 layer Substances 0.000 claims description 505
- 239000013078 crystal Substances 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 55
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 46
- 239000012212 insulator Substances 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000000057 synthetic resin Substances 0.000 claims description 2
- 229920003002 synthetic resin Polymers 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 description 103
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 68
- 239000000463 material Substances 0.000 description 47
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 40
- 238000005530 etching Methods 0.000 description 36
- 239000002096 quantum dot Substances 0.000 description 30
- 239000002245 particle Substances 0.000 description 26
- 239000010936 titanium Substances 0.000 description 24
- 239000010408 film Substances 0.000 description 14
- 125000004429 atom Chemical group 0.000 description 13
- 230000005284 excitation Effects 0.000 description 13
- 239000007789 gas Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000003086 colorant Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000011882 ultra-fine particle Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000010419 fine particle Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 3
- 229910004613 CdTe Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 239000006229 carbon black Substances 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- POULHZVOKOAJMA-UHFFFAOYSA-N dodecanoic acid Chemical compound CCCCCCCCCCCC(O)=O POULHZVOKOAJMA-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229920006015 heat resistant resin Polymers 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 241000270281 Coluber constrictor Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000005639 Lauric acid Substances 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000021355 Stearic acid Nutrition 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001735 carboxylic acids Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011258 core-shell material Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- OQZCSNDVOWYALR-UHFFFAOYSA-N flurochloridone Chemical compound FC(F)(F)C1=CC=CC(N2C(C(Cl)C(CCl)C2)=O)=C1 OQZCSNDVOWYALR-UHFFFAOYSA-N 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000007567 mass-production technique Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- QIQXTHQIDYTFRH-UHFFFAOYSA-N octadecanoic acid Chemical compound CCCCCCCCCCCCCCCCCC(O)=O QIQXTHQIDYTFRH-UHFFFAOYSA-N 0.000 description 1
- OQCDKBAXFALNLD-UHFFFAOYSA-N octadecanoic acid Natural products CCCCCCCC(C)CCCCCCCCC(O)=O OQCDKBAXFALNLD-UHFFFAOYSA-N 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920005862 polyol Polymers 0.000 description 1
- 150000003077 polyols Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000008117 stearic acid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本開示のマイクロLEDデバイスは、それぞれが第1導電型の第1半導体層(21)および第2導電型の第2半導体層(22)を有する複数のマイクロLED(220)、ならびにマイクロLEDの間に位置する素子分離領域(240)を含むフロントプレーン(200)を備える。素子分離領域は、第2半導体層に電気的に接続された少なくともひとつの金属プラグ(24)を有する。このデバイスは、第1半導体層に電気的に接続された第1コンタクト電極(31)および金属プラグに接続された第2コンタクト電極(32)を含む中間層(300)と、中間層上に形成されたバックプレーン(400)とを備える。このデバイスは、バックプレーンおよびフロントプレーンの少なくとも一方に固定された支持基板(500)を更に備える。
Description
本開示は、マイクロLEDデバイスおよびその製造方法に関する。
多数のマイクロLEDが狭ピッチで配列されたディスプレイ装置を実用化するためには、微細なマイクロLEDをTFT基板などの実装回路基板上の所定位置に実装する量産技術の開発が必要である。個々のマイクロLEDをピックアンドプレイス(pick-and-place)方式で回路上に実装する技術によれば、多数のマイクロLEDを例えば数10μmのピッチで回路上に実装することは非常に長い作業時間を必要とする。
特許文献1は、TFT基板上に転写された多数のマイクロLEDを備えるディスプレイ装置およびその製造方法を開示している。
特許文献2は、複数のLEDが形成されたGaNウェハと、このGaNウェハが接合されたバックプレーン制御部(TFT基板)とを備えるディスプレイ装置およびその製造方法を開示している。
多数のマイクロLEDをTFT基板上に転写する方法は、マイクロLEDのサイズが小さくなり、その個数が増えると、TFT基板に対するマイクロLEDの位置合わせが難しくなるという問題がある。また、GaNウェハをバックプレーン制御部に接合する方法も、GaNウェハを一時的に保持するウェハに移しかえ、かつ、更にバックプレーン制御部に実装するという複雑な工程が必要になる。
本開示は、上記の課題を解決することができる、マイクロLEDデバイスの新しい構造および製造方法を提供する。
本開示のマイクロLEDデバイスは、例示的な実施形態において、フロントプレーンであって、それぞれが第1導電型の第1半導体層および第2導電型の第2半導体層を有する複数のマイクロLED、ならびに前記複数のマイクロLEDの間に位置する素子分離領域を含み、前記素子分離領域が、前記第2半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーンと、前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロLEDの前記第1半導体層に電気的に接続された複数の第1コンタクト電極、および前記金属プラグに接続された少なくともひとつの第2コンタクト電極を含む、中間層と、前記中間層に支持されたバックプレーンであって、前記複数の第1コンタクト電極および前記少なくともひとつの第2コンタクト電極を介して前記複数のマイクロLEDに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンと、前記バックプレーンおよび前記フロントプレーンの少なくとも一方に固定された支持基板とを備える。前記複数の薄膜トランジスタのそれぞれは、前記フロントプレーンおよび/または前記中間層上に成長した半導体層を有している。
ある実施形態において、前記支持基板は、フレキシブル基板である。
ある実施形態において、前記フロントプレーンの前記素子分離領域は、前記複数のマイクロLEDの間を埋める埋め込み絶縁物を有しており、前記埋め込み絶縁物は、前記金属プラグのための少なくともひとつのスルーホールを有している。
ある実施形態において、前記フロントプレーンの前記素子分離領域は、前記複数のマイクロLEDの側面をそれぞれ覆う複数の絶縁層を有しており、前記金属プラグは、前記素子分離領域内において、前記複数の絶縁層によって囲まれた空間を埋めている。
ある実施形態において、前記フロントプレーンは、平坦な表面を有しており、前記平坦な表面は前記中間層に接している。
ある実施形態において、前記中間層は、平坦な表面を有する層間絶縁層を含み、前記層間絶縁層は、前記複数の第1コンタクト電極および前記少なくともひとつの第2コンタクト電極をそれぞれ前記電気回路に接続するための複数のコンタクトホールを有している。
ある実施形態において、前記バックプレーンの前記電気回路は、前記複数の第1コンタクト電極および前記少なくともひとつの第2コンタクト電極にそれぞれ接続された複数の金属層を有しており、前記複数の金属層は、前記複数の薄膜トランジスタが有するソース電極およびドレイン電極の少なくとも一方を含む。
ある実施形態において、前記複数のマイクロLEDのそれぞれは、可視、紫外、または赤外の電磁波を放射する。
ある実施形態において、前記フロントプレーンは、各マイクロLEDの前記第2半導体層を電気的に接続する導電体層を有する。
ある実施形態において、前記支持基板は、金属または合成樹脂から形成されている。
本開示のマイクロLEDデバイスの製造方法は、例示的な実施形態において、結晶成長基板に支持されたフロントプレーンであって、それぞれが第1導電型の第1半導体層および第2導電型の第2半導体層を有する複数のマイクロLED、ならびに前記複数のマイクロLEDの間に位置する素子分離領域を含み、前記素子分離領域が、前記第2半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーン、および前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロLEDの前記第1半導体層に電気的に接続された複数の第1コンタクト電極、および前記金属プラグに接続された少なくともひとつの第2コンタクト電極を含む、中間層を備える積層構造体を用意する工程と、前記積層構造体上にバックプレーンを形成する工程であって、前記複数の第1コンタクト電極および前記少なくともひとつの第2コンタクト電極を介して前記複数のマイクロLEDに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンを形成する工程と、前記バックプレーンを支持基板で覆う工程と、前記結晶成長基板から前記積層構造体を剥離する剥離工程と、を含む。前記バックプレーンを形成する工程は、前記積層構造体上に半導体層を堆積する工程と、前記積層構造体上の前記半導体層をパターニングする工程と、を含む。
ある実施形態において、前記剥離工程は、前記結晶成長基板を透過する光で前記結晶成長基板と前記フロントプレーンとの界面を照射する工程を含む。
ある実施形態において、前記剥離工程の後、前記フロントプレーン上に導電体層を形成する工程を含む。
ある実施形態において、前記積層構造体を用意する工程は、前記結晶成長基板上に窒化チタニウム層を形成する工程を含む。
ある実施形態において、前記支持基板は、フレキシブル基板である。
本発明の実施形態によれば、前記の課題を解決するマイクロLEDデバイスおよびその製造方法が提供される。
<定義>
本開示における「マイクロLED」とは、占有領域のサイズが100μm×100μmの領域内に含まれる大きさを有する発光ダイオード(LED)を意味する。マイクロLEDが放射する「光」は、可視光に限定されず、可視、紫外、または赤外の電磁波を広く含む。以下、「マイクロLED」を「μLED」と表記することがある。
本開示における「マイクロLED」とは、占有領域のサイズが100μm×100μmの領域内に含まれる大きさを有する発光ダイオード(LED)を意味する。マイクロLEDが放射する「光」は、可視光に限定されず、可視、紫外、または赤外の電磁波を広く含む。以下、「マイクロLED」を「μLED」と表記することがある。
μLEDは、第1導電型の第1半導体層および第2導電型の第2半導体層を有する。第1導電型はp型およびn型の一方であり、第2導電型はp型およびn型の他方である。例えば第1導電型がp型であるとき、第2導電型はn型である。逆に第1導電型がn型であるとき、第2導電型はp型である。第1半導体層および第2半導体層のそれぞれは、単層構造または多層構造を有し得る。典型的には、少なくとも1個の量子井戸(またはダブルヘテロ構造)を有する発光層が第1半導体層と第2半導体層との間に形成される。
本開示における「マイクロLEDデバイス(μLEDデバイス)」とは、複数のμLEDを備えるデバイスである。μLEDデバイスにおける複数のμLEDを「μLEDアレイ」と呼ぶことがある。μLEDデバイスの典型例はディスプレイデバイスであるが、μLEDデバイスはディスプレイデバイスに限定されない。
<基本構成>
図1Aおよび図1Bを参照して、本開示のμLEDデバイスの基本構成例を説明する。図1Aは、μLEDデバイス1000の一部を示す断面図である。図1Bは、μLEDデバイス1000におけるμLEDアレイの配置例を示す平面図である。図1Aに示されているμLEDデバイス1000の断面は、図1BのA−A線断面に相当する。
図1Aおよび図1Bを参照して、本開示のμLEDデバイスの基本構成例を説明する。図1Aは、μLEDデバイス1000の一部を示す断面図である。図1Bは、μLEDデバイス1000におけるμLEDアレイの配置例を示す平面図である。図1Aに示されているμLEDデバイス1000の断面は、図1BのA−A線断面に相当する。
μLEDデバイス1000は、例えば100万個を超えるような多数のμLEDを備え得る。図1Aおよび図1Bは、μLEDデバイス1000のうちの、数個のμLEDを含む一部分のみを示している。μLEDデバイス1000の全体は、図示されている部分が周期的に配列された構成を備えている。
μLEDデバイス1000は、支持基板500と、支持基板500に支持されたフロントプレーン200と、フロントプレーン200に支持された中間層300と、中間層に支持されたバックプレーン400とを備えている。
添付図面において、μLEDなどの各構成要素の縦方向サイズに対する横方向サイズの比率は、実施形態における実際の比率を必ずしも反映していない。図面では、わかりやすさを優先した比率で各構成要素が記載されている。また図面における各構成要素の向きは、実際にμLEDデバイスを製造するときの向き、および、使用時における向きを何ら制限しない。図1Aおよび図1Bには、参考のため、相互に直交するX軸、Y軸、およびZ軸の右手系座標軸が記載されている。
図1Cは、本開示によるμLEDデバイス1000の他の例における一部を示す断面図である。図1Cの構成が図1Aの構成から異なる点は、フロントプレーン200の一部にある。この相違点については、後に説明する。
本開示によるμLEDデバイス1000は、後述するように、図1Aおよび図1Bにおいて図示されていない結晶成長基板上に、フロントプレーン200と、中間層300と、バックプレーン400とを順次形成した後、結晶成長基板を取り除くことによって作製され得る。結晶成長基板を取り除く前または後に、フロントプレーン200およびバックプレーン400の少なくとも一方と支持基板500とが固定される。結晶成長基板とフロントプレーン200との分離は、例えばレーザリフトオフ法によって実行され得る。
<支持基板>
支持基板500は、ガラス、プラスチック、金属から形成され得る。図1Aの例において、フロントプレーン200のμLEDから放射された光を支持基板500から取り出す(Z軸の正方向に光を取り出す)場合、支持基板500は、その光を透過する材料から形成される。ただし、Z軸の負方向に光を取り出す場合、支持基板500は透光性を有する必要はない。なお、図1Aの例において、支持基板500はバックプレーン400の側に配置されてパックプレーン400に固定されているが、本開示の実施形態は、そのような例に限定されない。支持基板500とバックプレーン400との間に、レンズシート、拡散シートなどの光学素子、および/または、電気電子回路もしくは回路素子が設けられていてもよい。また、支持基板500はフロントプレーン200の側に配置されていてもよい。その場合、支持基板500とフロントプレーン200との間に、上記の光学素子または回路素子が配置されていてもよい。更には、2枚の支持基板がそれぞれフロントプレーン200およびバックプレーン400に直接または間接的に固定されていてもよい。
支持基板500は、ガラス、プラスチック、金属から形成され得る。図1Aの例において、フロントプレーン200のμLEDから放射された光を支持基板500から取り出す(Z軸の正方向に光を取り出す)場合、支持基板500は、その光を透過する材料から形成される。ただし、Z軸の負方向に光を取り出す場合、支持基板500は透光性を有する必要はない。なお、図1Aの例において、支持基板500はバックプレーン400の側に配置されてパックプレーン400に固定されているが、本開示の実施形態は、そのような例に限定されない。支持基板500とバックプレーン400との間に、レンズシート、拡散シートなどの光学素子、および/または、電気電子回路もしくは回路素子が設けられていてもよい。また、支持基板500はフロントプレーン200の側に配置されていてもよい。その場合、支持基板500とフロントプレーン200との間に、上記の光学素子または回路素子が配置されていてもよい。更には、2枚の支持基板がそれぞれフロントプレーン200およびバックプレーン400に直接または間接的に固定されていてもよい。
支持基板500は、可撓性を有するフィルムから形成されていてもよい。そのようなフィルムの典型例は、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)、ポリイミド(PI)の単層または多層のフィルムを含む。可撓性を有するフィルムの他の例は、金属箔を含み得る。
支持基板500には、バックプレーン400に含まれる電気回路に接続される配線が形成されていてもよい。そのような支持基板500は、プリント配線基板としての機能も発揮し得る。支持基板500のZ軸の負方向を向いた面には、不図示の回路素子が取り付けられてもよい。
支持基板500の材料および厚さは、用途に応じて、任意に選択され得る。μLEDデバイス1000を例えばフレキシブルディスプレイとして利用する場合、支持基板500は、可撓性を有するフィルムから形成される。その場合、支持基板500の変形に応じて、フロントプレーン200、中間層300、およびバックプレーン400が湾曲したり、屈曲したりすることが必要である。具体的には、フロントプレーン200において、個々のμLED、あるいは、複数のμLEDを含むユニットごとに、ある程度の角度で傾斜が可能となるように半導体が分割され得る。図1Cに示されている例において、フロントプレーン200内の半導体層はμLEDごとに分割されている。このような構成例の詳細は、後述する。
本開示では、結晶成長基板上に、フロントプレーン200と、中間層300と、バックプレーン400を順次形成するため、以下、これらの構成を結晶成長基板から順番に詳細に説明する。
まず、図1Dを参照する。図1Dは、本開示による製造工程中のμLEDデバイス1000の一部を示す断面図である。図1Dに示されている状態のμLEDデバイス1000は、まだ結晶成長基板100を備えている。結晶成長基板100上には、フロントプレーン200と、中間層300と、バックプレーン400とを形成されている。図1Dにおけるフロントプレーン200、中間層300、およびバックプレーン400の構成は、図1Aにおけるフロントプレーン200、中間層300、およびバックプレーン400の構成と上下が反転している点を除いて実質的に同一である。なお、本開示では、便宜上、結晶成長基板100に支持された製造途中のμLEDデバイスについても、製造工程後のμLEDデバイスと同じ参照符号(例えば「1000」)を付して説明する。
<結晶成長基板>
結晶成長基板100は、μLEDを構成する半導体結晶がエピタキシャル成長する基板である。結晶成長基板100の結晶成長が生じる面100Tを「上面」または「結晶成長面」と呼び、結晶成長基板100の反対側の面100Bを「下面」と称する。本明細書において、「上面」および「下面」の語句は、結晶成長基板100の実際の向きに依存することなく用いられる。
結晶成長基板100は、μLEDを構成する半導体結晶がエピタキシャル成長する基板である。結晶成長基板100の結晶成長が生じる面100Tを「上面」または「結晶成長面」と呼び、結晶成長基板100の反対側の面100Bを「下面」と称する。本明細書において、「上面」および「下面」の語句は、結晶成長基板100の実際の向きに依存することなく用いられる。
本開示の実施形態で利用され得る半導体結晶の典型例は、窒化ガリウム系化合物半導体である。以下、窒化ガリウム系化合物半導体を「GaN」と表記することがある。GaNにおけるガリウム(Ga)原子の一部は、アルミニウム(Al)原子またはインジウム(In)原子によって置換されていてもよい。Ga原子の一部がAl原子で置換されたGaNを「AlGaN」と表記する場合がある。また、Ga原子の一部がIn原子で置換されたGaNを「InGaN」と表記する場合がある。更には、Ga原子の一部がAl原子およびIn原子で置換されたGaNを「AlInGaN」または「InAlGaN」と表記することがある。GaNのバンドギャップは、AlGaNのバンドギャップよりも小さく、InGaNのバンドギャップよりも大きい。なお、本開示では、構成原子の一部が他の原子で置換された窒化ガリウム系化合物半導体を総称して「GaN」と表記する場合がある。「GaN」には、不純物イオンとしてn型不純物および/またはp型不純物がドープされ得る。導電型がn型であるGaNは「n−GaN」、導電型がp型であるGaNは「p−GaN」と表記する。半導体結晶の成長方法の詳細については、後述する。なお、本開示の実施形態において、μLEDを構成する半導体結晶は、GaN系半導体に限定されず、AlN、InN、またはAlInNなどの窒化物半導体、あるいは他の半導体から形成されていてもよい。
結晶成長基板100の例は、サファイア基板、GaN基板、SiC基板、およびSi基板などを含む。本開示の実施形態において、結晶成長基板100は、最終的なμLEDデバイス1000の構成要素ではない。結晶成長基板100の厚さは、例えば30μm以上1000μm以下、好ましくは500μm以下であり得る。結晶成長基板100の役割は、結晶成長のベースとなることであるため、最終的なμLEDデバイス1000の剛性は、支持基板500によって補強される。
結晶成長基板100の典型例は、サファイア基板である。結晶成長基板100がサファイアから形成されていると、レーザリフトオフ技術を利用して結晶成長基板100からフロントプレーン200を剥離することが容易になる。ただし、他の剥離技術を利用してもよく、その場合、結晶成長基板100の材料はサファイアに限定されない。
結晶成長基板100の上面(結晶成長面)100Tには、結晶格子歪を緩和するような溝またはリッジなどの構造が付与されていてもよい。また、結晶格子歪を低減するためのバッファ層が結晶成長基板100の上面100Tに形成されていてもよい。
本開示において、図1Dに示されるZ軸の正方向(矢印の向き)を「結晶成長方向」または「半導体積層方向」と呼ぶ場合がある。また、結晶成長基板100の下面100Bおよび上面100Tを、それぞれ、結晶成長基板100の「正面」および「背面」と呼んでもよい。
<フロントプレーン>
フロントプレーン200は、複数のμLED220と、複数のμLED220の間に位置する素子分離領域240とを含む。複数のμLED220は、製造途中、結晶成長基板100の上面100Tに平行な2次元平面(XY面)内において、行および列状に配列され得る。複数のμLED220のそれぞれは、図1Dに示されるように、第1導電型の第1半導体層21および第2導電型の第2半導体層22を有する。第2半導体層22は、第1半導体層21に比べて、結晶成長基板100に近い位置にある。
フロントプレーン200は、複数のμLED220と、複数のμLED220の間に位置する素子分離領域240とを含む。複数のμLED220は、製造途中、結晶成長基板100の上面100Tに平行な2次元平面(XY面)内において、行および列状に配列され得る。複数のμLED220のそれぞれは、図1Dに示されるように、第1導電型の第1半導体層21および第2導電型の第2半導体層22を有する。第2半導体層22は、第1半導体層21に比べて、結晶成長基板100に近い位置にある。
本開示の実施形態において、各μLED220は、他のμLED220から独立して発光し得る発光層23を有している。発光層23は、第1半導体層21と第2半導体層22との間に位置している。素子分離領域240は、第2半導体層22に電気的に接続された少なくともひとつの金属プラグ24を有している。金属プラグ24は、μLED220の基板側電極として機能する。
第1導電型の第1半導体層21の典型例は、p−GaN層である。第2導電型の第2半導体層22の典型例は、n−GaN層である。p−GaN層およびn−GaN層は、それぞれ、基板100の上面100Tに垂直な方向(半導体積層方向:Z軸の正方向)に沿って同一の組成を有している必要はなく、多層構造を有し得る。前述したように、GaNのGaはAlおよび/またはInによって少なくとも部分的に置換され得る。このような置換は、GaNのバンドギャップおよび/または屈折率を調整するために行われ得る。また、n型不純物およびp型不純物の濃度、すなわちドーピングレベルも、半導体積層方向(Z軸の正方向)に沿って一様である必要はない。
発光層23の典型例は、少なくともひとつのInGaN井戸層を含む。発光層23が複数のInGaN井戸層を含む場合、それぞれのInGaN井戸層の間には、InGaN井戸層よりもバンドギャップが大きなGaN障壁層またはAlGaN障壁層が配置され得る。InGaN井戸層およびAlGaN障壁層は、それぞれInAlGaN井戸層およびInAlGaN障壁層であってもよい。InGaN井戸層のバンドギャップは、発光波長を規定する。具体的には、真空中における発光波長をλ[nm]、バンドギャップをEg[エレクトロンボルト:eV]とすると、λ×Eg=1240の関係が成立する。従って、例えばλ=450nmの青色光を放射させるには、InGaN井戸層のバンドギャップEgを約2.76eVに調整すればよい。InGaN井戸層のバンドギャップは、InGaN井戸層におけるIn組成比率に応じて調整され得る。InAlGaN井戸層を用いる場合は、同様にInおよびAl組成比率に応じてバンドギャップが調整され得る。結晶成長基板100上に成長するInGaN井戸層におけるIn組成比率は、結晶成長基板100の全面において、ほぼ同一の値を持つ。このため、同一の結晶成長基板100上に形成された複数のμLED220は、ほぼ等しい波長を有する光を放射することになる。
各μLED220を構成する上記複数の半導体層は、それぞれ、結晶成長基板100上にエピタキシャル成長した単結晶の層(エピタキシャル層)である。素子分離領域240は、結晶成長基板100上にエピタキシャル成長した複数の半導体層を部分的にエッチングすることによって形成されたトレンチ状の凹部(以下、「トレンチ」と称する)によって規定される。トレンチによって分離された個々のμLED220の占有領域は、100μm×100μmの領域内に含まれる大きさ(例えば10μm×10μmの領域)を有している。なお、μLED220の占有領域は、素子分離領域240によって区分された第1半導体層21の輪郭によって規定される。
図1Bに示されるように、素子分離領域240は各μLED220を取り囲み、個々のμLED220を他のμLED220から分離している。より具体的には、素子分離領域240は、個々のμLED220の第1半導体層21および発光層23を、他のμLED220の第1半導体層21および発光層23から、電気的・空間的に分離している。
図1Dに示されるように、第2半導体層22は、μLED220ごとに完全に分離されていなくてもよい。図1Dに示される例において、複数のμLED220のそれぞれが有する第2半導体層22は、1層の連続した半導体層から形成されており、複数のμLED220によって共有されている。1層の連続した第2半導体層22が複数のμLED220によって共有されていると、この第2半導体層22が複数のμLED220に対する第2導電側の共通電極として機能する。もし、各μLED220の第2半導体層22が相互に分離され、かつ、第2半導体層22が個別にバックプレーン400における第2導電側の電極(配線)に接続されている形態では、第2導電側の電極または配線の一部に断線不良が発生すると、一部のμLED220に通電不良が発生してしまう。しかし、複数のμLED220のそれぞれが有する第2半導体層22が1層の連続した半導体層から形成されている形態によれば、そのような不良の発生を抑制することができる。本開示の実施形態は、このような例に限定されない。各μLED220の第2半導体層22は、金属プラグ24、または後述するTiNバッファ層などと適切に接続されているのであれば、他のμLED220の第2半導体層22から分離されていてもよい。
この例において、素子分離領域240は、複数のμLED220の間を埋める(fill)埋め込み絶縁物(embedded insulator)25を有している。埋め込み絶縁物25は、金属プラグ24のための1個または複数個のスルーホールを有している。スルーホールは金属プラグ24を構成する金属材料によって埋められている。金属プラグ24は、異なる金属の層がスタックされた構造を有していてもよい。
図1Bに示される例では、複数の金属プラグ24が離散的に配置されているが、本開示の実施形態は、このような例に限定されない。複数の金属プラグ24のそれぞれが、対応するμLED220を囲むリング形状を有していてもよい。また、金属プラグ24は、図1Eに示すように、一方向に平行に延びるストライプ形状を有してもよいし、図1Fに示すように、格子形状を有する1個の導電物であってもよい。
金属プラグ24は、光を透過しない。このため、金属プラグ24が、個々のμLED220を囲む形状を有する場合(例えば図1Fの形状を有する場合)、金属プラグ24は、個々のμLED220から放射された光が、他のμLED220から放射された光と混合されないようにする効果を生じさせる。金属プラグ24がこのような遮光部材として機能する代わりに、個々のμLED220を囲む遮光部材を、別途、素子分離領域240内に設けてもよい。このように素子分離領域240は、個々のμLED220の発光層23を他のμLED220の発光層23から光学的に分離する付加的な機能を有していてもよい。
本開示の実施形態において、フロントプレーン200の上面は、図1Dに示されるように平坦化されていることが好ましい。このような平坦化は、素子分離領域240における金属プラグ24および埋め込み絶縁物25の上面のレベルが、μLED220における第1半導体層21の上面のレベルに略一致することにより実現されている。
<中間層>
中間層300は、複数の第1コンタクト電極31と、第2コンタクト電極32とを含む(図1D参照)。複数の第1コンタクト電極31は、それぞれ、複数のμLED220の第1半導体層21に電気的に接続されている。少なくともひとつの第2コンタクト電極32は、金属プラグ24に接続されている。
中間層300は、複数の第1コンタクト電極31と、第2コンタクト電極32とを含む(図1D参照)。複数の第1コンタクト電極31は、それぞれ、複数のμLED220の第1半導体層21に電気的に接続されている。少なくともひとつの第2コンタクト電極32は、金属プラグ24に接続されている。
図2は、第1コンタクト電極31および第2コンタクト電極32の配置例を示す斜視図である。図2では、コンタクト電極31、32の配置例を示すため、バックプレーン400の記載が省略されている。図2に示されている構造は、μLEDデバイス1000の一部分にすぎず、前述したように、μLEDデバイス1000の実施形態は多数のμLED220を備えている。
図2に示されている第2コンタクト電極32は、金属プラグ24を介して、第2半導体層22に電気的に接続されている。第2コンタクト電極32の形状およびサイズは、図示されている例に限定されない。前述したように、金属プラグ24が多様な形状を取り得るため、金属プラグ24を介して第2半導体層22に電気的に接続される限り、第2コンタクト電極32の配置の自由度は高い。これに対して、第1コンタクト電極31は、複数のμLED220の第1半導体層21に、それぞれ、独立して電気的に接続されている。結晶成長基板100の上面100Tに垂直な方向から視たとき、第1コンタクト電極31の形状および大きさは、第1半導体層21の形状および大きさに一致している必要はない。
前述したように、フロントプレーン200の上面が平坦化されているため、結晶成長基板100から第1コンタクト電極31および第2コンタクト電極32までの距離、言い換えると、これらのコンタクト電極31、32の「高さ」または「レベル」は、相互に等しい。このことは、半導体製造技術を用いて後述するバックプレーン400を形成することを容易にする。本開示における「半導体製造技術」とは、半導体、絶縁体、または導電体の薄膜を堆積する工程と、リソグラフィおよびエッチング工程によって薄膜をパターニングする工程とを含む。なお、本明細書において、「平坦化された表面」とは、その表面に存在する凸部または凹部による段差が300nm以下である表面を意味するものとする。好ましい実施形態において、この段差は100nm以下である。
再び図1Dを参照する。図1Dに示される例において、中間層300は、平坦な表面を有する層間絶縁層38を含む。層間絶縁層38は、第1および第2コンタクト電極31、32をそれぞれバックプレーン400の電気回路に接続するための複数のコンタクトホールを有している。コンタクトホールは、ビア電極36によって埋められている。
本開示の実施形態では、バックプレーン400を形成する前の段階において、層間絶縁層38の上面を平坦化することが好ましい。バックプレーン400を形成する前、あるいは形成途中の工程における絶縁層の平坦化には、エッチバック以外に化学的機械的研磨(CMP)処理が好適に用いられ得る。
<バックプレーン>
バックプレーン400は、図1Dにおいて不図示の電気回路を有している。電気回路は、複数の第1コンタクト電極31および少なくともひとつの第2コンタクト電極32を介して、複数のμLED220に電気的に接続されている。電気回路は、複数の薄膜トランジスタ(TFT)およびその他の回路要素を含む。後述するように、TFTのそれぞれは、結晶成長基板100に支持されたフロントプレーン200および/または中間層300上に成長した半導体層を有している。
バックプレーン400は、図1Dにおいて不図示の電気回路を有している。電気回路は、複数の第1コンタクト電極31および少なくともひとつの第2コンタクト電極32を介して、複数のμLED220に電気的に接続されている。電気回路は、複数の薄膜トランジスタ(TFT)およびその他の回路要素を含む。後述するように、TFTのそれぞれは、結晶成長基板100に支持されたフロントプレーン200および/または中間層300上に成長した半導体層を有している。
図3は、μLEDデバイス1000がディスプレイデバイスとして機能する場合におけるサブ画素の基本的な等価回路図である。ディスプレイデバイスの1個の画素は、例えばR、G、Bなどの異なる色のサブ画素によって構成され得る。図3に示される例において、バックプレーン400の電気回路は、選択用TFT素子Tr1、駆動用TFT素子Tr2、保持容量CHを有している。図3に示されているμLEDは、バックプレーン400ではなく、フロントプレーン200内に存在している。
図3の例において、選択用TFT素子Tr1は、データラインDLと選択ラインSLとに接続されている。データラインDLは、表示されるべき映像を規定するデータ信号を運ぶ配線である。データラインDLは選択用TFT素子Tr1を介して駆動用TFT素子Tr2のゲートに電気的に接続される。選択ラインSLは、選択用TFT素子Tr1のオン/オフを制御する信号を運ぶ配線である。駆動用TFT素子Tr2は、パワーラインPLとμLEDとの間の導通状態を制御する。駆動用TFT素子Tr2がオンすれば、μLEDを介してパワーラインPLから接地ラインGLに電流が流れる。この電流がμLEDを発光させる。選択用TFT素子Tr1がオフしても、保持容量CHにより、駆動用TFT素子Tr2のオン状態は維持される。
バックプレーン400の電気回路は、選択用TFT素子Tr1、駆動用TFT素子Tr2、データラインDL、および選択ラインSLなどを含み得るが、電気回路の構成は、このような例に限定されない。
本実施形態におけるμLEDデバイス1000は、単独でディスプレイデバイスとして機能し得るが、複数のμLEDデバイス1000をタイリングして、より大きな表示面積を有するディスプレイデバイスを実現してもよい。
<製造方法>
次に、μLEDデバイス1000を製造する方法の基本的な例を説明する。
次に、μLEDデバイス1000を製造する方法の基本的な例を説明する。
まず、図4Aに示すように、上面(結晶成長面)100Tを有する結晶成長基板100を用意する。図4Aは、上面100Tに平行な平面に沿って広がる結晶成長基板100の一部を示しているにすぎない。
図4Bに示すように、結晶成長基板100の上面100Tから第2導電型の第2半導体層22、発光層23、および第1導電型の第1半導体層21を含む複数の半導体層をエピタキシャル成長させる。各半導体層は、窒化ガリウム系化合物半導体の単結晶エピタキシャル成長層である。窒化ガリウム系化合物半導体の成長は、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法で行うことができる。各導電型を規定する不純物は、結晶成長中に気相中からドープされ得る。
上記半導体層を含む半導体積層構造280を結晶成長基板100上に形成した後、図4Cに示すように、マスクM1を第1半導体層21上に形成する。マスクM1は、素子分離領域240の形状および位置を規定する開口部を有している。言い換えると、マスクM1は、μLED220の形状および位置を規定する。半導体積層構造280のうち、マスクM1によって覆われていない部分を上面からエッチングすることにより、図4Dに示すように、素子分離領域240を規定するトレンチを形成する。このエッチング(メサエッチング)は、例えば誘導結合性プラズマ(ICP)エッチング法または反応性イオンエッチング(RIE)法によって行うことができる。エッチングの深さは、トレンチの底部に第2半導体層22が現れるように決定される。エッチングによって形成されるトレンチの深さは例えば0.5μm以上5μm以下、トレンチの幅は例えば5μm以上100μm以下であり得る。個々のμLED220の横幅は、例えば5μm以上100μm以下、典型的には15μmであり得る。エッチングによってμLED220の側面220Sが露出している。言い換えると、個々のμLED220は、エッチングされた側面(etched side surfaces)220Sを有している。図4Eは、第2半導体層22の上面付近がエッチングされた状態を模式的に示している。
次に、図4Fに示すように、素子分離領域240を形成した後、第1コンタクト電極31および第2コンタクト電極32を形成する。この例における素子分離領域240は、埋め込み絶縁物25と、埋め込み絶縁物25の複数のスルーホール内にそれぞれ設けられた複数の金属プラグ24とを有している。
図4Gに示すように中間層300の層間絶縁層(厚さ:例えば500nm〜1500nm)38を形成した後、バックプレーン400の電気回路をフロントプレーン200のμLED220に接続するための複数のコンタクトホール(図4Gにおいて不図示)を層間絶縁層38に形成する。コンタクトホールは、下層に位置するコンタクト電極31、32に達するように形成される。コンタクトホールはビア電極で埋められる。なお、層間絶縁層38の上面はCMP処理によって平滑化され得る。
図4Hに示すように、中間層300上にバックプレーン400を形成する。本開示において特徴的な点は、バックプレーン400を中間層300上に張り付けるのではなく、バックプレーン400を構成する各種の電子素子および配線を、半導体製造技術により、フロントプレーン200および中間層300を含む積層構造体の上に直接に形成することにある。この結果、バックプレーン400に含まれる複数のTFTのそれぞれは、結晶成長基板100に支持されたフロントプレーン200および中間層300からなる積層構造体の上に成長した半導体層を有している。
前述したように、フロントプレーン200の上面および中間層300の上面が平坦化されていると、TFTを含むバックプレーン400を半導体製造技術によって製造することが容易になる。一般に、半導体製造技術によってTFTを形成する場合、堆積した半導体層、絶縁層、および金属層のパターニングを行う必要がある。このようなパターニングは、露光を伴うリソグラフィ工程によって実現される。堆積した半導体層、絶縁層、および金属層の下地に大きな段差が存在する場合、露光時の焦点が合わず、精度の高い微細パターニングが実現しない。本開示の実施形態では、素子分離領域240を含むフロントプレーン200の全体が平坦化されることにより、中間層300も平坦化され、半導体製造技術によるバックプレーン400の形成が容易になる。
結晶成長基板100上に上記の構成を形成した後、結晶成長基板100は、例えばリフトオフ法によって除去される。結晶成長基板100を取り除くことにより、μLED220から放射された光をデバイスの外部に取り出しやすくなる。結晶成長基板100が最終的なμLEDデバイス1000に残っている場合、結晶成長基板100の側から光を取り出すには、結晶成長基板100の屈折率を調整することが難しく、μLED220と結晶成長基板100との界面、あるいは結晶成長基板100と空気との界面などで光の反射率を充分に低下できない可能性がある。結晶成長基板100を除去した後、フロントプレーン200の表面に反射防止膜などを形成して光取り出し効率を高めることも可能である。
なお、μLED220から放射された光を支持基板100の側から外部に取り出してもよい。その場合、支持基板100の屈折率、および/または層構成について、光取り出し効率を高める観点から、調整が行われ得る。
上述の例において、μLED220の形状は、概略的に直方体であるが、μLED220の形状は、図5Aおよび図5Bに示されるように、円柱であってもよいし、六角柱などの多角柱、あるいは楕円柱であってもよい。図5Aは、円柱形のμLED220を備えるμLEDデバイスの一部を示す斜視図であり、図5Bは、その平面図である。図5Bに示される例において、素子分離領域240は、個々のμLED220の側面を覆う埋め込み絶縁物25と、μLED220の間の空間を埋める金属プラグ24とを備えている。この金属プラグ24の働きにより、素子分離領域240は、個々のμLED220から放射された光を他のμLED220から放射された光と混合しないようにすることができる。
<実施形態>
以下、本開示によるμLEDデバイスの基本的な実施形態を更に詳細に説明する。
以下、本開示によるμLEDデバイスの基本的な実施形態を更に詳細に説明する。
図6を参照する。本実施形態におけるμLEDデバイス1000Aは、前述した基本構成例と同様の構成を備えているディスプレイデバイスである。このμLEDデバイス1000Aは、フロントプレーン200と、フロントプレーン200上に形成された中間層300と、中間層300上に形成されたバックプレーン400と、これら支持する支持基板500とを備えている。
次に、図7Aから図10を参照しながら、本実施形態におけるμLEDデバイス1000Aの構成および製造方法の一例を説明する。
まず、図7Aを参照する。本実施形態では、MOCVD装置の反応室内に結晶成長基板100を置き、種々のガスを供給して窒化ガリウム(GaN)系化合物半導体のエピタキシャル成長を行う。本実施形態における結晶成長基板100は、例えば厚さが約50〜600μmのサファイア基板である。結晶成長基板100の上面100Tは、典型的にはC面(0001)であるが、m面、a面、r面などの非極性面または半極性面を上面に有していてもよい。また、上面100Tは、これらの結晶面から数度程度は傾斜していてもよい。結晶成長基板100は典型的には円板状であり、その直径は、例えば1インチから8インチであり得る。結晶成長基板100の形状およびサイズは、この例に限定されず、矩形であってもよい。また、円板状の結晶成長基板100を用いて製造工程を進め、最終的に結晶成長基板100の周辺をカットして矩形形状に加工してもよい。また、比較的な大きな結晶成長基板100を用いて製造工程を進め、最終的に1枚の結晶成長基板100を分割して複数のμLEDデバイスを形成してもよい(シンギュレーション)。
MOCVD装置の反応室内には、まず、トリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、キャリアガスである水素(H2)、窒素(N2)と、アンモニア(NH3)およびシラン(SiH4)を供給する。結晶成長基板100を1100℃程度に加熱し、n−GaN層(厚さ:例えば2μm)22nを成長させる。シランはn型ドーパントであるSiを供給する原料ガスである。n型不純物のドーピング濃度は、例えば5×1017cm-3であり得る。
次にSiH4の供給を止め、結晶成長基板100の温度を800℃未満まで降温して発光層23を形成する。具体的には、まず、GaN障壁層を成長させる。更にトリメチルインジウム(TMI)の供給を開始してInyGa1-yN(0<y<1)井戸層を成長させる。GaN障壁層とInyGa1-yN(0<y<1)井戸層は2周期以上で交互に成長させることにより、発光部として機能するGaN/InGaN多重量子井戸を有する発光層(厚さ:例えば100nm)23を形成することができる。InyGa1-yN(0<y<1)井戸層の数が多い方が、大電流駆動時において井戸層内部のキャリア密度が過剰に大きくなることを抑制できる。1つの発光層23が2つのGaN障壁層によって挟まれた単一のInyGa1-yN(0<y<1)井戸層を有していてもよい。n−GaN層22nの上にInyGa1-yN(0<y<1)井戸層を直接形成し、InyGa1-yN(0<y<1)井戸層の上にGaN障壁層を形成してもよい。InyGa1-yN(0<y<1)井戸層は、Alを含んでいてもよい。例えば、InyGa1-yN(0<y<1)井戸層は、AlxInyGazN(0≦x<1、0<y<1、0<z<1)から形成されていてもよい。
発光層23の形成後、一旦、TMIの供給を停止させる。その後、キャリアガス(水素)に窒素に加えて、アンモニアの供給を再開し、成長温度を850℃〜1000℃に上昇させ、トリメチルアルミニウム(TMA)と、p型ドーパントであるMgの原料としてビスシクロペンタジエニルマグネシウム(Cp2Mg)を供給し、p−AlGaNオーバーフロー抑制層を成長させてもよい。次にTMAの供給を停止し、p−GaN層(厚さ:例えば0.5μm)21pを成長させる。p型不純物のドーピング濃度は、例えば5×1017cm-3であり得る。
次に、図7Bに示すように、MOCVD装置の反応室から取り出した結晶成長基板100に対してフォトリソグラフィおよびエッチング工程を行うことにより、p−GaN層21pおよび発光層23の所定領域(素子分離領域240が形成される部分、深さ:例えば1.5μm)を除去し、n−GaN層22nの一部を露出させる。窒化ガリウム系半導体のエッチングは、後述するように、塩素系ガスのプラズマを用いて行われ得る。
図7Cに示すように、素子分離領域240を規定する空間を埋め込み絶縁物25で満たす。埋め込み絶縁物25の材料および形成方法は、任意である。図示されている例において、埋め込み絶縁物25の上面は平坦化され、p−GaN層21pの上面と同一のレベルに位置している。
図7Dに示すように、埋め込み絶縁物25の一部にn−GaN層22nに達する貫通孔(スルーホール)26を形成する。このスルーホール26は、金属プラグ24の位置および形状を規定する。スルーホール26は、例えば一辺が5μm以上の矩形形状、また直径5μm以上の円形を有している。また、スルーホール26は、例えば図1Eおよび図1Fに示されるような形状を有する金属プラグ24を収容する形状を有していてもよい。
図7Eに示すように、スルーホール26を埋める金属プラグ24を形成し、フロントプレーン200の上面を平坦化する。その後、第1コンタクト電極31および第2コンタクト電極32を形成する。平坦化は、例えば、エッチバック、選択成長、CMPまたはリフトオフなどの各種のプロセスによって行うことができる。
金属プラグ24は、n−GaN層22nにn型オーミック接触を行うため、例えばチタニウム(Ti)および/またはアルミニウム(Al)などの金属から形成され得る。金属プラグ24は、n−GaN層22nに接触する部分にTiを含む金属の層(例えばTiN層)を有していることが好ましい。TiN層の存在は、低抵抗のオーミック接触を実現することに寄与する。TiN層は、n−GaN層22nに接触するTi層を形成した後、例えば600℃程度の熱処理を30秒間行うことによって形成され得る。
第1および第2コンタクト電極31、32は、金属層の堆積およびパターニングによって形成され得る。第1コンタクト電極31とμLED220のp−GaN層21pとの間では、金属−半導体界面が形成される。p型のオーミック接触を実現するため、第1コンタクト電極31の材料は、例えば白金(Pt)および/またはパラジウム(Pd)などの金属から選択され得る。PtまたはPdの層(厚さ:約50nm)を形成した後、例えば、350℃以上400℃以下の温度で30秒程度の熱処理が行われ得る。p−GaN層21pに直接に接触する部分にPtまたはPdの層が存在していれば、その層の上には他の金属、例えばTi層(厚さ:約50nm)および/またはAu層(厚さ:約200nm)が積層されていてもよい。
p−GaN層21pの上部には、p型不純物が相対的に高濃度にドープされた領域が形成されていてもよい。第2コンタクト電極32は、半導体ではなく、金属プラグ24と電気的に接続される。このため、第2コンタクト電極32の材料は、広い範囲から選択可能である。第1コンタクト電極31および第2コンタクト電極32は、一枚の連続した金属層をパターニングすることによって形成されてもよい。このパターニングは、リフトオフも含む。第1コンタクト電極31および第2コンタクト電極32の厚さが相互に等しいと、後述するTFT40などの、バックプレーン400における電気回路との接続が容易になる。
第1および第2コンタクト電極31、32を形成した後、これらは層間絶縁層(厚さ:例えば1000nmから1500nm)38によって覆われる。ある好ましい例において、層間絶縁層38の上面はCMP処理などによって平坦化され得る。上面が平坦化された層間絶縁層38の厚さは、「平均厚さ」を意味する。
図7Fに示すように、層間絶縁層38にコンタクトホール39を形成する。コンタクトホール39は、バックプレーン400の電気回路をフロントプレーン200のμLED220に電気的に接続するために使用される。
図7Gを参照して、バックプレーン400の電気回路に含まれるTFTの構造例および形成方法を以下に説明する。
図7Gに示されている例において、TFT40は、層間絶縁層38上に形成されたドレイン電極41およびソース電極42と、ドレイン電極41およびソース電極42のそれぞれの上面の少なくとも一部に接触する半導体薄膜43と、半導体薄膜43上に形成されたゲート絶縁膜44と、ゲート絶縁膜44上に形成されたゲート電極45とを有している。図示されている例において、ドレイン電極41およびソース電極42は、それぞれ、ビア電極36によって第1コンタクト電極31および第2コンタクト電極32に接続されている。これらTFT40の構成要素は、公知の半導体製造技術によって形成される。
半導体薄膜43は、多結晶シリコン、非晶質シリコン、酸化物半導体、および/または窒化ガリウム系半導体から形成され得る。多結晶シリコンは、例えば薄膜堆積技術によって非晶質シリコンを中間層300の層間絶縁層38上に堆積した後、非晶質シリコンをレーザビームで結晶化することにより、形成され得る。このようにして形成される多結晶シリコンは、LTPS(Low-Temperature Poly Silicon)と称される。多結晶シリコンはリソグラフィおよびエッチング工程で所望の形状にパターニングされる。
図7GにおけるTFT40は、絶縁層(厚さ:例えば500nm〜3000nm)46に覆われている。絶縁層46には、不図示の開口孔が設けられ、TFT40の例えばゲート電極45を外部のドライバ集積回路素子などに接続することを可能にしている。絶縁層46の上面も平坦化されていることが好ましい。バックプレーン400の電気回路は、図示されていないTFT、キャパシタ、およびダイオードなどの回路要素を含み得る。このため、絶縁層46は、複数の絶縁層が積層された構成を有していてもよく、その場合の各絶縁層には、必要に応じて回路要素を接続するビア電極が設けられ得る。また、各絶縁層上には、必要に応じて配線が形成され得る。
本実施形態におけるバックプレーン400は、公知のバックプレーン(例えばTFT基板)と同様の構成を有することができる。ただし、本開示のバックプレーン400は、下層に位置するμLED220の上に半導体製造技術によって形成される点に特徴を有している。このため、例えばTFT40のドレイン電極41およびソース電極42は、フロントプレーン200を覆うように堆積した金属層をパターニングすることによって形成され得る。このようなパターニングは、リソグラフィ技術による高精度の位置合わせを可能にする。特に本実施形態では、フロントプレーン200および/または中間層300がいずれも平坦化されているため、リソグラフィの解像度を高めることが可能になる。その結果、例えば20μm以下、極端な例では5μm以下の微細ピッチで配列された多数のμLED220を備えるデバイスを歩留まり良く、かつ、低価格で製造することが可能になる。
図7Gに示されるTFT40の構成は、一例である。説明をわかりやすくするため、TFT40のドレイン電極41が第1コンタクト電極31に電気的に接続されている例を説明しているが、TFT40のドレイン電極41はバックプレーン400内の他の回路要素または配線に接続されていてもよい。また、TFT40のソース電極42は、第2コンタクト電極32に電気的に接続されている必要はない。第2コンタクト電極32は、μLED220のn−GaN層22nに共通して所定の電位を与える配線(例えばグランド配線)に接続され得る。
本実施形態において、バックプレーン400の電気回路は、第1コンタクト電極31および第2コンタクト電極32にそれぞれ接続された複数の金属層(ドレイン電極41およびソース電極42として機能する金属層)を有している。また、本実施形態において、複数の第1コンタクト電極31は、それぞれ、複数のμLED220のp−GaN層21pを覆い、遮光層または反射層として機能する。個々の第1コンタクト電極31は、μLED220の上面、すなわち、p−GaN層21pの上面の全体を全て覆っている必要はない。第1コンタクト電極31の形状、サイズ、および位置は、十分に低いコンタクト抵抗を実現し、かつ、発光層23から放射された光がTFT40のチャネル領域に入射することを充分に抑制するように決定される。なお、発光層23から放射された光がTFT40のチャネル領域に入射しないようにすることは、他の金属層を適切な位置に配置することによっても実現し得る。
本開示の実施形態によれば、素子分離領域240を金属プラグ24および埋め込み絶縁物25によって埋め込んで実現した平坦な上面を有するフロントプレーン200上に、平坦化された上面を有する中間層300を形成する。これらの構造(下部構造)は、その上にTFTなどの回路要素を形成するベースとして機能する。TFTのための半導体を堆積するとき、あるいは、堆積後に熱処理をするとき、上記の下部構造は、例えば350℃以上の温度で処理される。このため、素子分離領域240内の埋め込み絶縁物25および中間層300に含まれる層間絶縁層38は、350℃以上の熱処理によっても劣化しない材料から形成されることが好ましい。例えばポリイミドおよびSOG(Spin-on Glass)は、好適に用いられ得る。
次に、レーザリフトオフ工程を説明する。まず、図7Hに示すように、バックプレーン400を支持基板500で覆う。その後、結晶成長基板100を透過するレーザ光700で結晶成長基板100とフロントプレーン200との界面を照射する。例えば、波長248nmのレーザ光700は、結晶成長基板100の下面100Bから入射し、結晶成長基板100を透過する。このとき、レーザ光700は、結晶成長基板100の上面100Tからフロントプレーン200に入射し、結晶成長基板100とフロントプレーン200との界面近傍で吸収され、剥離が生じる。具体的には、波長が248nmの光はサファイア基板を透過するが、GaNでは深さ約20nmの領域で吸収される。このようなレーザ光700の照射エネルギが例えば800mJ/cm2程度のとき、レーザ光700を吸収したGaNは局所的に約1000℃に昇温し、Ga原子およびN原子に分解する。また、フロントプレーン200の素子分離領域240におけるトレンチが結晶成長基板100の上面100Tに達している場合、素子分離領域240と結晶成長基板100との界面に位置する金属プラグ24および埋め込み絶縁物25の一部がレーザ光700を吸収して溶融または分解(消失)する。波長が248nmのレーザ光は、KrFエキシマレーザ光源によって得られるため、リフトオフに好適に用いられ得る。
本開示の実施形態では、図7Hの紙面に垂直な方向(Y軸方向)に延びるライン状に成形されたレーザ光700で結晶成長基板100とフロントプレーン200との界面を照射し、その照射位置をX軸方向に走査する。フロントプレーン200、またはTiN層などのバッファ層のうち、結晶成長基板100に接触する領域は、レーザ光700を吸収して分解(消失)する。レーザ光700で上記の界面をスキャンすることにより、フロントプレーン200を結晶成長基板100から剥離することが可能になる。レーザ光700の波長は、上述したように典型的には紫外域にある。レーザ光700の波長は、レーザ光700が結晶成長基板100には、ほとんど吸収されず、できるだけフロントプレーン200またはバッファ層によって吸収されるように選択される。
レーザ光700の照射位置は、結晶成長基板100に対して相対的に移動し、レーサ光700のスキャンが実行される。レーザリフトオフ装置内において、レーザ光700を出射する光源および光学装置が固定され、結晶成長基板100が移動してもよいし、その逆であってもよい。
図7Iに示すように、製造工程中のμLEDデバイス1000から結晶成長基板100を除去することにより、図1Aに示されているμLEDデバイス1000が得られる。
バックプレーン400における電気回路が含むTFTの構成は、上記の例に限定されない。
図8は、TFTの他の例を模式的に示す断面図である。図9は、TFTの更に他の例を模式的に示す断面図である。
図8の例において、TFT40は、層間絶縁層38上に形成されたドレイン電極41、ソース電極42、およびゲート電極45と、ゲート電極45上に形成されたゲート絶縁膜44と、ゲート絶縁膜44上に形成され、ドレイン電極41およびソース電極42のそれぞれの上面の少なくとも一部に接触する半導体薄膜43とを有している。図示されている例において、ドレイン電極41およびソース電極42は、それぞれ、ビア電極36によって第1コンタクト電極31および第2コンタクト電極32に接続されている。
図9の例において、TFT40は、層間絶縁層38上に形成された半導体薄膜43と、層間絶縁層38上に形成され、それぞれが半導体薄膜43の一部に接触するドレイン電極41およびソース電極42と、半導体薄膜43上に形成されたゲート絶縁膜44と、ゲート絶縁膜44上に形成されたゲート電極45とを有している。図示されている例において、ドレイン電極41およびソース電極42は、それぞれ、ビア電極36によって第1コンタクト電極31および第2コンタクト電極32に接続されている。
TFT40の構成は、上記の例に限定されない。本開示の実施形態では、TFT40を形成する工程の初期段階において、中間層300における層間絶縁層38のコンタクトホール39を介してフロントプレーン200の第1および第2コンタクト電極31、32に接続される複数の金属層が形成される。これらの金属層は、TFT40のドレイン電極41またはソース電極42であり得るが、それらに限定されない。
本実施形態におけるドレイン電極41およびソース電極42は、平坦化された中間層300における層間絶縁層38上に金属層を堆積した後、フォトリソグラフィおよびエッチング工程でパターニングされる。このため、フロントプレーン200(中間層300)とバックプレーン400との間で、歩留まり低下を招くような位置合わせずれは生じない。
<TiNバッファ層>
図10は、結晶成長基板100と各μLED220のn−GaN層22nとの間に位置する窒化チタニウム(TiN)層50を有するμLEDデバイスの一部を模式的に示す断面図である。TiN層50の厚さは、例えば5nm以上20nm以下であり得る。TiN層50は、サファイア、単結晶シリコン、またはSiCから形成された結晶成長基板100と組み合わせて好適に利用され得るが、結晶成長基板100は、これらの基板に限定されない。
図10は、結晶成長基板100と各μLED220のn−GaN層22nとの間に位置する窒化チタニウム(TiN)層50を有するμLEDデバイスの一部を模式的に示す断面図である。TiN層50の厚さは、例えば5nm以上20nm以下であり得る。TiN層50は、サファイア、単結晶シリコン、またはSiCから形成された結晶成長基板100と組み合わせて好適に利用され得るが、結晶成長基板100は、これらの基板に限定されない。
TiN層50は、電気導電性を有する。本開示の実施形態では、広い範囲にわたって多数のμLED220が配列され、少なくとも1個の金属プラグ24によってμLED220のn−GaN層22nがバックプレーン400の電気回路に接続される。このため、n−GaN層22nから金属プラグ24に流れる電流に対する電気抵抗成分(シート抵抗)が高すぎると、消費電力の増加を招いてしまう。TiN層50は、結晶成長時には格子不整合を緩和するバッファ層として機能して結晶欠陥密度を低減することに寄与するとともに、デバイスの動作時には、上記の電気抵抗成分を低下させることに寄与する。TiN層50の厚さは、電気抵抗成分を低下させて基板側電極として機能させるという観点から、10nm以上であることが好ましく、12nm以上であることが更に好ましい。一方、μLED220から放射された光を透過させるという観点からは、TiN層50の厚さを例えば20nm以下にすることが好ましい。
図10に示される例では、1層の連続したn−GaN層22n(第2半導体層)が複数のμLED220によって共有されている。しかし、n−GaN層22nは、μLED220ごとに分離されていてもよい。その場合、素子分離領域240を規定するトレンチの底は、TiN層50の上面に達し、金属プラグ24はTiN層50に接触する。1枚の連続したTiN層50が全てのμLED220におけるn−GaN層22nに電気的に接続しているため、金属プラグ24と個々のμLED220のn−GaN層22nとの電気的導通が確保される。この例において、TiN層50は、複数のμLED220のn側共通電極として機能する。本開示の実施形態では、複数のμLED220における第2導電側の電極が半導体層またはTiN層によって共通化されているため、断線に起因して一部のμLED220に導通不良が生じるという問題が回避される。
<金属プラグの他の構成例>
以下、素子分離領域における金属プラグの他の構成例を説明する。
以下、素子分離領域における金属プラグの他の構成例を説明する。
図11Aから図11Fを参照しながら、金属プラグが第2半導体層に接触する窒化チタニウム層を有しているμLEDデバイスの構造および形成方法の例を説明する。半導体積層構造280の形成は、前述した方法によって行えばよい。
まず、図11Aに示すように、素子分離領域240の形状、位置およびサイズを規定する開口部を有するマスクM1を形成した後、素子分離領域240が形成されるべき領域にトレンチを形成する。このエッチングは、例えば誘導結合性プラズマ(ICP)エッチング法によって行うことができる。具体的には、Cl2、BCl3、SiCl4、CHCl3などの塩素系ガス、または、塩素系ガスを希ガスなどで希釈した混合ガスのプラズマを用いてエッチングが行われ得る。エッチングの深さは、トレンチの底部にn−GaN層22nが現れるように決定される。トレンチは、埋め込み絶縁物25によって埋められる。具体的には、例えば熱硬化性のポリイミドなどの樹脂材料を塗布した後、例えば400℃で60分間の熱処理によって樹脂材料を硬化させることにより、埋め込み絶縁物25を形成できる。埋め込み絶縁物25は、樹脂から形成されている必要はなく、例えばシリコン窒化物、シリコン酸化物などの無機絶縁材料から形成されていてもよい。
本開示の実施形態では、バックプレーン400に含まれるTFTおよびその他の構成要素を半導体製造技術によってフロントプレーン200および中間層300の上層に形成するため、これらの構成要素を形成するためのプロセス温度に耐える材料を用いてフロントプレーン200および中間層30を形成する必要がある。例えば、埋め込み絶縁物25、層間絶縁層38、絶縁層46は、有機材料から形成され得るが、この有機材料はバックプレーン400を形成するプロセスの最高温度に耐える必要がある。具体的には、TFTを形成する工程で例えば300℃を超えるような熱処理が行われる場合、300℃の熱処理でも劣化しにくい耐熱性のある樹脂材料(たとえばポリイミド)から、埋め込み絶縁物25、層間絶縁層38、および/または絶縁層46を形成することができる。
埋め込み絶縁物25、層間絶縁層38および絶縁層46は、それぞれ、単層構造を有している必要はなく、多層構造を有していてもよい。多層構造は、例えば有機材料と無機材料の積層物(stack)を含み得る。
次に、図11Bに示すように、埋め込み絶縁物25に形成するスルーホール26の形状、位置およびサイズを規定する開口部を有するマスクM2を形成する。マスクM2は、レジストマスクであり得る。このようなマスクM2を形成した後、例えば電子サイクロトロン共鳴(ECR)プラズマによる異方性エッチングを行うことにより、図11Cに示すように、スルーホール26を埋め込み絶縁物25中に形成することができる。埋め込み絶縁物25がポリイミドから形成されている場合、エッチングは酸素ガスのプラズマ、またはCF4が添加された酸素ガスのプラズマを用いて行うことができる。埋め込み絶縁物25がシリコン窒化物またはシリコン酸化物から形成されている場合、例えばCF4またはCHF3などのガスのプラズマを用いて行うことができる。
本実施形態では、図11Dに示すように、レジストから形成したマスクM2を直ちには除去せずに、スパッタ法などによってTiの堆積を行うことにより、スルーホール26の底部にTi層(厚さ:10〜150nm、典型的には30nm程度)24Aを形成する。マスクM2上にもTi層24Bが形成される。
次に、図11Eに示すように、スパッタ法などによってAl堆積物(厚さ:500〜2000nm)24Cを形成する。Al堆積物24Cの厚さは、Al堆積物24Cによってスルーホール26の内部を満たすように決定される。Al堆積物24Cは、マスクM2上にも形成される。この後、Ti層24BおよびAl堆積物24Cの不要な部分は、マスクM2とともに除去される(リフトオフプロセス)。マスクM2を除去した後、必要に応じて平坦化のための研磨を行い、素子分離領域240の上面をμLED220の上面と整合させる。なお、リフトオフプロセスを行うことなく、研磨による平坦化を行ってもよい。
マスクM2を除去した後、平坦化を行う場合は平坦化の前後を問わず、例えば600℃で30秒の短時間アニールを行う。図11Fに示されるように、このアニールにより、Ti層24Aの少なくとも一部はn−GaN層22nと反応してTiN層(厚さ:5〜50nm)24Dを形成する。TiN層24Dは、n−GaN層22nに対する低抵抗オーミック接触を実現することに寄与する。
なお、図11Fに示される例において、結晶成長基板100の上面にはTiN層50が存在しているが、TiN層50は必須ではない。結晶成長基板100の上面には、他のバッファ層が設けられていてもよい。
次に、図12Aから図12Cを参照して、金属プラグ24が埋め込み絶縁物25から突出してn−GaN層22nの凹部に接触しているμLEDデバイスの構造および形成方法の例を説明する。
まず、図12Aに示すように、素子分離領域240が形成されるべき領域にトレンチを形成する。
図12Bに示すように、埋め込み絶縁物25を形成した後、埋め込み絶縁物25に形成するスルーホール26の形状、位置およびサイズを規定する開口部を有するマスクM2を形成する。マスクM2を用いて埋め込み絶縁物25をエッチングした後、引き続き、n−GaN層22nをエッチングして凹部22Xを形成する。こうして、埋め込み絶縁物25の底部よりも深い位置に底部を有するスルーホール26が形成される。埋め込み絶縁物25の底部とスルーホール26の底部との間にある段差は、例えば200nm以上1000nm以下である。なお、埋め込み絶縁物25のエッチングとn−GaN層22nのエッチングとは、それぞれに適した異なるエッチング装置および/または異なるエッチングガスを用いて実行され得る。
図12Cに示すように、スルーホール26の内壁面および底面にTi層(厚さ:10〜150nm)24Aを形成する。ステップカバレージに優れたスパッタ法を用いることにより、スルーホール26の底面だけではなく内壁面、特にn−GaN層22nの凹部22Xの内壁面上にもTi層24Aを形成することができる。この後、前述した方法により、Al堆積物24Cでスルーホール26の内部を埋め込む。Al堆積物24Cの形成の前または後に、例えば600℃で30秒の短時間アニールを行う。このアニールにより、Ti層24Aの少なくとも一部はn−GaN層22nと反応してTiN層(厚さ:5〜50nm)24Dを形成する。TiN層24Dは、n−GaN層22nの凹部22Xの側面にも形成されるため、TiN層24Dとn−GaN層22nとの接触面積が増加する。こうして、より広い接触面積を有するTiN層24Dは、n−GaN層22nに対するオーミック接触の抵抗を更に低下させることに寄与する。
次に、図13Aおよび図13Bを参照して、金属プラグ24が埋め込み絶縁物25から突出し、TiN層50に接触するTi層24Aを有しているμLEDデバイスの構造および形成方法の例を説明する。
前述した方法と同様の方法により、図13Aに示すスルーホール26を形成する。図13Aに示される構造で前述の構造と異なる点は、n−GaN層22nに形成された凹部22Xの底部がTiN層50に達していることにある。言い換えると、スルーホール26が半導体層を貫通してTiN層50に達している。スルーホール26は、その底部がTiN層50を露出させるように形成されることが好ましいが、スルーホール26は、TiN層50を貫通して結晶成長基板100に達してもよい。
次に、図13Bに示すように、スルーホール26の内壁面および底面にTi層24Aを形成する。この後、前述した方法により、Al堆積物24Cでスルーホール26の内部を埋め込む。Al堆積物24Cの形成の前または後に、例えば600℃で30秒の短時間アニールを行う。このアニールにより、Ti層24Aの少なくとも一部はn−GaN層22nと反応してTiN層(厚さ:5〜50nm)24Dを形成する。TiN層24Dは、n−GaN層22nの凹部22Xの側面に形成される。スルーホール26の底部では、Ti層24AがTiN層50に接触している。
この例の改変例においては、Ti層24Aの一部をTiN層24Dに変化させるアニールを省略してもよい。スルーホール26の底部において、Ti層24AとTiN層50との間で低抵抗オーミック接触が実現するからである。
なお、図13Bに示す例において、結晶成長基板100と各μLED220のn−GaN層22nとの間にTiN層50が必要であるが、図11Fおよび図12Cに示す例において、TiN層50は不可欠ではない。
上記の例における金属プラグ24の上面は、各μLED220の上面とほぼ同じ平面にあるため、その上に半導体製造技術によってTFT40などの回路要素および微細な配線を高い精度で形成することが可能になる。
上記の例では、スルーホール26を埋める金属プラグ24が用いられているが、前述したように、金属プラグ24の形態はさまざまであり得る。金属プラグ24が例えば図1Dに示すような形状を有する場合、μLED220ごとにn−GaN層22n(第2半導体層)は分離される。この場合、金属プラグ24は、TiN層50を介して全てのμLED220におけるn−GaN層22nに電気的に接続する。
<素子分離領域の改変例1>
以下、図14Aから図14Cを参照して、本開示の実施形態における素子分離領域の改変例を説明する。
以下、図14Aから図14Cを参照して、本開示の実施形態における素子分離領域の改変例を説明する。
図14Aは、素子分離領域240が形成される部分にトレンチが形成された状態を模式的に示す斜視図である。この構成は、図4Eに示される構成と同一であり、同様の方法によって形成され得る。
図14Bは、本改変例における素子分離領域240の構成を模式的に示す図であり、図14Cは、素子分離領域240の断面を示す図である。図示されている例において、素子分離領域240には埋め込み絶縁物は存在せず、隣接するμLED220の間の空間は金属材料によって満たされている。この金属材料は、金属プラグ250として機能する。金属プラグ250は、各μLED220のp−GaN層21pおよびn−GaN層22nに接触する金属表面層24Eを有している。n−GaN層22nと金属表面層24Eとの間にはオーミック接触が形成されているのに対して、p−GaN層21pの金属表面層24Eに接触する部分は抵抗性または絶縁性を有している。
図示されている例において、金属プラグ250は、金属表面層24E以外の部分にAl堆積物24Cを有している。Al堆積物24Cは、他の導電材料から形成されていてもよいし、金属表面層24Eを構成する金属材料と同じ材料から形成されていてもよい。
金属表面層24Eは、n−GaN層22nに対してオーミック接触を実現できる材料から形成され得る。一般に、p−GaN層21pと金属との間では低抵抗オーミック接触を形成することが難しい。また、本開示では、トレンチを形成するためのエッチングによってp−GaN層21pの表面に損傷が与えられる。このため、p−GaN層21pの表面(μLED220の側面)と金属表面層24Eとの界面は抵抗性または絶縁性を示し、電流はほとんど流れない状態を形成できる。特に金属表面層24Eの材料として、n−GaN層22nの仕事関数Φnよりも小さな仕事関数Φmを有する金属(例えばTi)を用いることにより、n−GaN層22nと金属表面層24Eとの間にオーミック接触を実現する一方で、p−GaN層21pと金属表面層24Eとの間には高抵抗層を形成することができる。
本改変例によれば、素子分離領域240に埋め込み絶縁物25を形成する工程および埋め込み絶縁物25にスルーホールを形成する工程を省略できる。また、個々のμLED220の周囲が金属によって囲まれるため、個々のμLED220の発光層23から放射された光が他のμLED220の発光層23から放射された光と混合されにくいという効果も得られる。
更に、素子分離領域240が金属のような導電性の高い材料で埋められるため、動作時にμLED220で発生した熱を外部に伝導して放熱性を向上させる効果も得られる。
なお、金属プラグ250の構成は、上記の例に限定されず、例えば図15に示されるような積層構造(上層金属24Fおよび下層金属24G)を有していてもよい。上層金属24Fとp−GaN層21pとの間には高抵抗または絶縁性の界面が形成されるように上層金属24Fの材料が選択される。また、下層金属24Gとn−GaN層22nとの間には低抵抗オーミック接触が形成されるように下層金属24Gの材料が選択される。上層金属24Fは、例えばAlの他、Au、Ag、Cu、Mo、Ta、W、Mnなどの材料から形成される。下層金属24Gは、例えばTi、または、Tiを含有する合金もしくはTiを含有する化合物から形成され得る。
素子分離領域240を規定するトレンチのエッチングを行う工程において、p−GaN層21pおよび発光層23のエッチングを行うときは、プラズマの放電条件およびエッチングガスの種類を調整することにより、GaNのエッチング表面の導電性を低下させることが好ましい。GaNのエッチング表面の導電性を低下させるには、p−GaN層21pおよび発光層23のエッチングを完了した段階で、エッチングによって露出した表面に対して、プラズマ処理、イオン注入、またはその他の方法による改質処理を行い、それによって表面の抵抗性または絶縁性を高めてもよい。
<素子分離領域の改変例2>
次に、図16Aから図16Dを参照しながら、本開示の実施形態における素子分離領域の他の改変例を説明する。
次に、図16Aから図16Dを参照しながら、本開示の実施形態における素子分離領域の他の改変例を説明する。
図16Aおよび図16Bは、それぞれ、この改変例における素子分離領域240の構成例を示す断面図および平面図である。図16Cおよび図16Dは、本改変例における素子分離領域240の製造工程を説明するための断面図である。
図16Aおよび図16Bに示されるように、この例における金属プラグ250は、各マイクロLED220を囲み、かつ、各マイクロLED220のp−GaN層21pおよびn−GaN層22nから離間した側面250Sを有している。図示される例において、金属プラグ250の側面250Sと各マイクロLED220の側面220Sとの間には、空隙230が存在している。空隙の大きさ、言い換えると、側面250Sと側面220Sとの距離は、例えば500nm以上15μm以下の範囲にある。
このような構成は、例えば以下に説明する方法によって作製され得る。
この方法は、図16Cに示すように、p−GaN層21pおよびn−GaN層22nを含む半導体積層構造280を結晶成長基板100に形成する工程と、半導体積層構造280をエッチングすることにより、素子分離領域240が形成される領域にトレンチを形成し、それによってn−GaN層22nの一部を露出させる工程とを含む。このエッチングを行うとき、トレンチを規定する開口部を有するマスクM1が用いられる。
この方法は、更に図16Dに示すように、トレンチを金属材料で埋め込んで金属プラグ250を形成する工程と、複数のマイクロLED220の形状および位置を規定するマスク層M3を半導体積層構造280上に形成する工程と、半導体積層構造280のうちマスク層M3で覆われていない部分をエッチングすることにより、図16Aに示すように、各マイクロLED220のp−GaN層21pおよびn−GaN層22nと金属プラグ250との間に空隙230を形成する工程とを含む。この空隙230は絶縁物で埋め込まれてもよい。本実施形態では、マスク層M3がそのまま除去されることなく、第1コンタクト電極31として機能する。マスク層M3の一部または全部を除去した後、他の金属層を形成することにより、新たに第1コンタクト電極31を形成してもよい。
上記の例において、トレンチを形成するためのエッチングは、第2半導体層22(n−GaN層22n)の途中で停止し、その結果、第2半導体層22(n−GaN層22n)の少なくとも一部は連続した層として拡がり、複数のμLED220を電気的に接続している。しかし、本開示の実施形態は、このような例に限定されない。図1Cの例では、フロントプレーン200の半導体層は、素子分離領域240には存在しておらず、素子分離領域240のトレンチによって各μLED220は相互に分離されている。図1Cの例において、各μLED220の第2半導体層22および素子分離領域240の金属プラグ24は、導電体層55によって電気的に接続されている。この導電体層55は、結晶成長基板100が剥離された後において、フロントプレーン200の剥離面上に設けられ得る。その場合、導電体層55は、フロントプレーン200上に形成された配線層であってもよいし、フロントプレーン200に接着された金属箔であってもよい。また、導電体層55は、半導体結晶成長を行う前に結晶成長基板100の上面100T上に形成されたTiN層などの導電性バッファ層であってもよい。例えば、図10に示されるTiN層50を導電体層55として利用することができる。その場合、素子分離領域240のトレンチを形成するとき、TiN層50に達するまでエッチングを行えばよい。
μLED220から放射された光が導電体層55が形成されている面から外部に取り出される場合、導電体層55は、光を透過するための開口部を有しているか、「透光性」を有する材料から形成され得る。導電体層55は、いわゆる「透明導電層」から形成されていてもよいし、厚さが5nm以上10nm以下の金属層(光を透過し得る)から形成されていてもよい。
図1Cに例示されるようにフロントプレーン200が一枚の連続した第2半導体層22を有しておらず、μLED220ごとに半導体層が小さな個片に分割されている場合、可撓性を有する支持基板500を採用することにより、μLEDデバイス1000が全体として湾曲また折れ曲げが可能なフレキシブルデバイスとして機能し得る。
支持基板500の代わりに一時的なキャリア部材をバックプレーン400に固定し、リフトオフ工程が終了した後、フロントプレーン200の側に支持基板500を固着してもよい。その場合、導電体層55は、フロントプレーン200に固着する前の支持基板500の表面に設けられていてもよい。導電体層55は、配線のパターンを有していてもよい。
以下、本開示のμLEDデバイスによるカラーディスプレイの実施形態を説明する。
<カラーディスプレイI>
以下、図17を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμLEDデバイス1000Bの構成例を説明する。前述したμLEDデバイス1000における構成要素に対応する構成要素に同一の参照符号を与え、それらの構成要素の説明はここでは繰り返さない。
以下、図17を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμLEDデバイス1000Bの構成例を説明する。前述したμLEDデバイス1000における構成要素に対応する構成要素に同一の参照符号を与え、それらの構成要素の説明はここでは繰り返さない。
本実施形態におけるμLEDデバイス1000Bは、フロントプレーン200、中間層300、バックプレーン400、および支持基板500を備えている。これらの要素は、前述した様々な構成を備え得る。
図17に示されるμLEDデバイス1000Bは、複数のμLED220のそれぞれから放射された光を白色光に変換する蛍光体層600と、白色光の各色成分を選択的に透過するカラーフィルタアレイ620とを更に備えている。カラーフィルタアレイ620は、蛍光体層600を間に挟んでフロントプレーン200に支持されており、レッドフィルタ62R、グリーンフィルタ62G、およびブルーフィルタ62Bを有している。なお、図示されている例において、フロントプレーン200上には導電体層としてTiN層50が設けられている。また、フロントプレーン200内においてμLEDは個片化されている。このため、支持基板500がフレキシブル基板である場合、μLEDデバイス1000Bはフレキシブルディプレイとして機能する。この点については、後述するカラーディプレイでも同様である。
本実施形態では、μLED220の発光層23から放射された光が青の波長(435〜485nm)を有するように、発光層23の組成およびバンドギャップが調整されている。
蛍光体層600の例は、「量子ドット」と呼ばれる多数のナノ粒子(量子ドット蛍光体)を含有するシートであり得る。量子ドット蛍光体は、例えばCdTe、InP、GaNなどの半導体から形成され得る。量子ドット蛍光体は、そのサイズに応じて発する光の波長が変化する。励起光を受けて赤および緑の光を発するように調整された量子ドット分散シートを蛍光体層600として利用することができる。このような蛍光体層600を励起する光として青の光を用いると、蛍光体層600を透過する青の光と、蛍光体層600の量子ドットで赤または緑に変換された光とが混合して形成された白色光が蛍光体層600から出射され得る。
量子ドット蛍光体の粒径は、例えば2nm以上30nm以下である。粒径が10μmを超えている一般的な蛍光体粉末粒子に比べると、量子ドット蛍光体の粒径は著しく小さい。μLED220が例えば5〜10μm程度の狭ピッチで配列されているとき、粒径が10μmを超える蛍光体粉末粒子では、効率的な波長変換が難しくなる。また、通常の蛍光体粉末粒子を粉砕して粒径を1μmよりも小さくすると、蛍光体としての性能が著しく低下することが知られている。
蛍光体層600は、主として青の光(励起光)をレイリー散乱させるようなサイズを有する散乱体を含んでいてもよい。レイリー散乱は、励起光の波長よりも小さな粒子によって引き起こされる。青の光を選択的に散乱させる散乱体としては、10nm以上50nm以下の直径(典型的には30nm以下)を有する酸化チタン(TiO2)超微粒子が好適に用いられ得る。特に、ルチル型結晶のTiO2超微粒子は、物理的化学的に安定であるため好ましい。このようなTiO2超微粒子は、青の波長よりも長い波長の色(緑および赤)の光を散乱させる効果は低い。
TiO2超微粒子を蛍光体層600内で均一に分散させるには、アルカノールアミン、ポリオール、シロキサン、カルボン酸(例えばステアリン酸またはラウリン酸)などの有機物を用いた表面処理を行うことが好ましい。また、Al(OH)3またはSiO2などの無機物を用いて表面処理を行ってもよい。
青散乱体としては、酸化チタン微粒子に代えて、あるいは酸化チタン微粒子とともに酸化亜鉛微粒子(粒子径:例えば20nm以上100nm以下)を用いても良い。このような青散乱体が均一に分散されていることにより、方向に依存した色むらが生じにくくなり、視野角特性に優れた表示が実現する。
カラーフィルタアレイ620におけるレッドフィルタ62R、グリーンフィルタ62G、およびブルーフィルタ62Bは、それぞれ、μLED220に対向する位置に配置される。レッドフィルタ62R、グリーンフィルタ62G、およびブルーフィルタ62Bは、それぞれ、対応するμLED220から放射された光によって励起された蛍光体層600から白色光を受け、その白色光に含まれる赤成分、緑成分、および青成分を透過する。
各μLED220から放射された光を、対応するレッドフィルタ62R、グリーンフィルタ62G、およびブルーフィルタ62Bのいずれかに効率的に入射させるためには、金属プラグ24、250が個々の各μLEDデバイス1000Bを取り囲む形状を有していることが望ましい。
カラーフィルタアレイ620において、レッドフィルタ62R、グリーンフィルタ62G、およびブルーフィルタ62Bの間は、遮光性または吸光性を有する材料から形成されたブラックマトリックスとして機能する部分が位置していることが好ましい。
蛍光体層600は、カラーフィルタアレイ620に積層された(stacked)蛍光体シートであってもよい。
蛍光体層600は、量子ドット蛍光体が分散されたシートである必要はない。量子ドット蛍光体(蛍光体粉末)を樹脂に分散してフロントプレーン200の剥離面側に塗布・硬化することにより、蛍光体層600を形成してもよい。この場合、蛍光体粉末はフロントプレーン200の剥離面側に位置している。
蛍光体層600およびカラーフィルタアレイ620以外の光学シート、保護シート、またはタッチセンサなどがフロントプレーン200に取り付けられていてもよい。このことは、後述する他の実施形態でも同様である。
<カラーディスプレイII>
以下、図18および図19を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμLEDデバイス1000Cの構成例を説明する。図19は、μLEDデバイス1000Cの斜視図である。
以下、図18および図19を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμLEDデバイス1000Cの構成例を説明する。図19は、μLEDデバイス1000Cの斜視図である。
本実施形態におけるμLEDデバイス1000Cは、フロントプレーン200、中間層300、バックプレーン400、および支持基板500を備えている。これらの要素は、前述した様々な構成を備え得る。
図示されているμLEDデバイス1000Cは、フロントプレーン200に支持され、複数のμLEDから放射された光がそれぞれ入射する複数の画素開口部645を規定するバンク層(厚さ:0.5〜3.0μm)640を備えている。また、μLEDデバイス1000Cは、バンク層640の複数の画素開口部645にそれぞれ配置された赤蛍光体64R、緑蛍光体64G、および青散乱体64Bを備えている。赤蛍光体64Rは、μLED220から放射された青の光を赤の光に変換し、緑蛍光体64Gは、μLED220から放射された青の光を緑の光に変換する。青散乱体64Bは、μLED220から放射された青の光を散乱する。青散乱体64Bは、赤蛍光体64Rまたは緑蛍光体64Gから発せられた光の強度が示す放射角依存性(例えばランバーシアン分布)に似た放射角依存性を持つように設計され得る。
本実施形態では、μLED220の発光層23から放射された光が青の波長(435〜485nm)を有するように、発光層23の組成およびバンドギャップが調整されている。
図18に示されている例において、μLEDデバイス1000Cは、バンク層640における画素開口部645を覆う透明保護層650を備えている。簡単のため、図19では、透明保護層650の記載は省略されている。透明保護層650は、赤蛍光体64Rおよび緑蛍光体64Gが吸湿によって劣化しやすい場合、大気中の水分がこれらの蛍光体に悪影響を与えないように封止機能を発揮することが望ましい。透明保護層650は、有機層および無機層の積層体であってもよい。
バンク層640は、例えば格子形状を有しており、カーボンブラックまたは黒色染料などが分散された遮光材料から形成され得る。バンク層640は、感光性材料、アクリル、ポリイミドなどの樹脂材料、低融点ガラスを含むペースト材料、ゾルゲル材料(例えばSOG)などから形成され得る。バンク層640を感光性材料から形成するときは、フロントプレーン200に感光性材料を塗布した後、リソグラフィ工程で露光・現像によるパターニングを行うことにより、所定位置に画素開口部645を形成すればよい。画素開口部645の位置および大きさは、μLED220の配置に整合するように決定される。画素開口部645のサイズは、例えば10μm×10μm以下であり得る。赤蛍光体64R、緑蛍光体64G、および青散乱体64Bの粒径は、1μm以下であることが望ましい。赤蛍光体64Rおよび緑蛍光体64Gは、それぞれ、量子ドット蛍光体から好適に形成され得る。青散乱体64Bは、粒径が10nm以上60nm以下の透明な粉末粒子から形成され得る。
青散乱体64Bは、μLED220から放射される青の光の波長(例えば約450nm)の10%程度の粒径を持つ粒子を、その屈折率(n)よりも充分に低い屈折率を有するマトリックス材料に分散させることによって形成され得る。このようにして形成された青散乱体64Bは、青の光にレイリー散乱を生じさせることができる。青散乱体64Bを構成する粉末粒子は、例えば酸化チタン(n=2.5〜2.7)、酸化クロム(n=2.5)、酸化ジルコニウム(n=2.2)、酸化亜鉛(n=1.95)、アルミナ(n=1.76)などの無機酸化物から形成され得る。マトリックス材料の屈折率は、粉末粒子の屈折率よりも0.25以上、例えば0.5以上は低いことが望ましい。
フロントプレーン200の剥離面は、μLED220から放射された光に作用する凹凸表面を有していてもよい。そのような凹凸表面の存在は、赤蛍光体64R、緑蛍光体64G、および青散乱体64Bから出射される光の放射強度依存性、またはフロントプレーン200の剥離面における反射率を調整する。
<カラーディスプレイIII>
以下、図20を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμLEDデバイス1000Dの構成例を説明する。前述したμLEDデバイス1000Aにおける構成要素に対応する構成要素に同一の参照符号を与え、それら構成要素の説明はここでは繰り返さない。
以下、図20を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμLEDデバイス1000Dの構成例を説明する。前述したμLEDデバイス1000Aにおける構成要素に対応する構成要素に同一の参照符号を与え、それら構成要素の説明はここでは繰り返さない。
本実施形態におけるμLEDデバイス1000Dは、フロントプレーン200、中間層300、バックプレーン400、および支持基板500を備えている。これらの要素は、前述した様々な構成を備え得る。
図20に示されるμLEDデバイス1000Dは、複数のμLED220のそれぞれから放射された光を白色光に変換する蛍光体層600Xと、白色光の各色成分を選択的に透過するカラーフィルタアレイ620とを更に備えている。カラーフィルタアレイ620は、蛍光体層600Xを間に挟んでフロントプレーン200に支持されており、レッドフィルタ62R、グリーンフィルタ62G、およびブルーフィルタ62Bを有している。
本実施形態では、μLED220の発光層23から放射された光が紫外の波長(例えば365〜400nm)または青紫の波長(400nm〜420nm。典型的には、405nm)を有するように、発光層23の組成およびバンドギャップが調整されている。具体的には、発光層23を構成するInyGa1-yNにおけるInの組成比率yを、例えば0≦y≦0.15の範囲内に設定する。y=0のとき、波長365nmの発光が得られる。y=0.1のとき、青紫の波長を有する発光が得られる。なお、発光層23を構成する半導体層をAlGaNまたはInAlGaNから形成することにより、365nmよりも短い波長を有する光を放射されることもできる。
蛍光体層600Xの例は、「量子ドット」と呼ばれる多数のナノ粒子(量子ドット蛍光体)を含有するシートであり得る。量子ドット蛍光体は、例えばCdTe、InP、GaNなどの半導体から形成され得る。量子ドット蛍光体は、そのサイズに応じて発する光の波長が変化する。励起光を受けて赤、緑、および青の光を発するように調整された量子ドット分散シートを蛍光体層600Xとして利用することができる。このような蛍光体層600Xを励起する光として紫外または青紫の光を用いると、蛍光体層600Xの量子ドットで励起光から赤、緑、または青に変換された光が混合して形成された白色光が蛍光体層600Xから出射され得る。
量子ドットの蛍光体は、有機樹脂、低融点ガラスなどの無機材料、または、有機材料と無機材料のハイブリット材料から形成されたマトリクス内に分散されて使用される。分散される蛍光体の量(重量比率)は、青、緑、赤の順序で少なくなる。
ある例における量子ドット蛍光体は、コア・シェル構造を有している。コアは、例えばCdS、InP、InGaP、InN、CdSe、GaInN、またはZnCdSeから形成され得る。特に波長360nm〜460nmの発光を得る場合、CdSからコアが形成された蛍光体を好適に用いることができる。CdSからコアを形成する場合、コアの粒子径を4.0nm〜7.3nmの範囲で調整すると、波長440nm〜460nmの青の発光を得ることができる。他の材料(InP、InGaP、InN、CdSe)からコアを形成する場合、例えば、青の光(中心波長475nm)は1.4nm〜3.3nmの粒子径、緑の光(中心波長530nm)は1.7nm〜4.2nmの粒子径、赤の光(中心波長630nm)は2.0nm〜6.1nmの粒子径で得ることが可能である。どのような材料から量子ドットを形成するかは、量子効率、粒子径などに基づいて適宜決定され得る。なお、In0.5Ga0.5Pからコアを形成した量子ドット蛍光体は、相対的に粒子径が大きいため、製造しやすいという利点がある。より高い量子効率を実現したい場合には、例えばGaを含有しないInPからコアが形成された量子ドットを用いることが望ましい。
本実施形態におけるμLEDデバイス1000Dが前述したμLEDデバイス1000Bと異なる点は、μLED220から放射された光(励起光)の波長、および、蛍光体の構成にある。その他の点において、μLEDデバイス1000DはμLEDデバイス1000Bの構成と同様の構成を備えていてもよい。
μLED220から放射された光をそのまま色の三原色のひとつとして用いる代わりに、本実施形態では、μLED220から放射された光を赤、緑、および青のそれぞれの蛍光体を励起するために用いている。このため、μLED220の発光波長が変動またはシフトしても、色むらが発生しにくくなる。μLED220の発光波長は、発光層23の組成比率、駆動電流の大きさ、温度などによって変動し得る。しかし、本実施形態では、3原色のそれぞれに量子ドットの蛍光体を用いているため、上記の原因から励起光の波長が変動しても、蛍光体から出る光の波長にはほとんど影響しない。このため、本実施形態によれば、色むらが生じにくく、より優れた表示特性が実現する。
<カラーディスプレイIV>
以下、図21を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμLEDデバイス1000Eの構成例を説明する。
以下、図21を参照しながら、本開示の実施形態におけるフルカラー表示が可能なμLEDデバイス1000Eの構成例を説明する。
本実施形態におけるμLEDデバイス1000Eは、フロントプレーン200、中間層300、バックプレーン400、および支持基板500を備えている。これらの要素は、前述した様々な構成を備え得る。ただし、本実施形態では、図20の例と同様に、μLED220の発光層23から放射された光が紫外の波長(例えば365〜400nm)または青紫(例えば400〜420nm。典型的には405nm)の波長を有するように、発光層23の組成およびバンドギャップが調整されている。
図示されているμLEDデバイス1000Eは、フロントプレーン200に支持され、複数のμLEDから放射された励起光がそれぞれ入射する複数の画素開口部645を規定するバンク層(厚さ:0.5〜3.0μm)640を備えている。また、μLEDデバイス1000Eは、バンク層640の複数の画素開口部645にそれぞれ配置された量子ドットの赤蛍光体65R、量子ドットの緑蛍光体65G、および量子ドットの青蛍光体65Bを備えている。赤蛍光体65Rは、μLED220から放射された励起光を赤の光に変換し、緑蛍光体65Gは、μLED220から放射された励起光を緑の光に変換する。青蛍光体65Bは、μLED220から放射された励起光を青の光に変換する。
各色の量子ドット蛍光体65R、65G、65Bは、カラーディスプレイIVの蛍光体層600Xについて説明した材料から形成され得る。蛍光体層600Xでは、励起光を赤、緑、青の光に変換する量子ドット蛍光体が混在しているが、本実施形態では、異なる色の量子ドット蛍光体65R、65G、65Bが、空間的に分離した領域に位置している。
本実施形態におけるμLEDデバイス1000Eが前述したμLEDデバイス1000Dと異なる点は、μLED220から放射された光(励起光)の波長、および、蛍光体の構成にある。その他の点において、μLEDデバイス1000EはμLEDデバイス1000Dの構成と同様の構成を備えていてもよい。
μLED220から放射された光をそのまま色の三原色のひとつとして用いる代わりに、本実施形態では、μLED220から放射された光を赤、緑、および青のそれぞれの蛍光体を励起するために用いている。このため、前述したように、μLED220の発光波長が変動またはシフトしても、色むらが発生しにくく、より優れた表示特性が実現する。
<リフレクタ>
以下、各μLED220から放射された光を支持基板500およびバックプレーン400の一方または両方に向けて反射するリフレクタを備えるマイクロLEDデバイスの実施形態を説明する。
以下、各μLED220から放射された光を支持基板500およびバックプレーン400の一方または両方に向けて反射するリフレクタを備えるマイクロLEDデバイスの実施形態を説明する。
図22は、結晶成長基板100を剥離する前の製造工程中におけるμLEDデバイス1000Fの一部を示す断面図である。図23は、μLEDデバイス1000FにおけるμLEDアレイの配置例を示す平面図である。図22に示されているμLEDデバイス1000Fの断面は、図23のA−A線断面に相当する。
μLEDデバイス1000Fが図1Dおよび図1Fに示されているμLEDデバイス1000から異なる点は、金属プラグ24が各μLED220を取り囲み、かつ、各μLED220から放射された光に対するリフレクタ260として機能する点にある。その他の点において、μLEDデバイス1000FはμLEDデバイス1000の構成と同様の構成を備えている。同様の構成については、ここで説明を繰り返さない。
図22に示されるように、μLEDデバイス1000Fの素子分離領域240は、複数のμLED220のそれぞれから放射された光をZ軸の負方向に向けて反射するリフレクタ260を備えている。より具体的には、素子分離領域240は、複数のμLED220の間を埋める埋め込み絶縁物25を有しており、埋め込み絶縁物25は、金属プラグ24のためのV字型溝(スルーホール)を有している。埋め込み絶縁物25は、μLED220から放射された光を透過する材料から形成される。金属プラグ24は、V字型溝の底で第2半導体層22に接触している。この金属プラグ24は、各μLED220をバックプレーン400に電気的に接続するための導電体として機能だけではなく、リフレクタ260としても機能する。図示されているように、金属プラグ24の側面(反射面260S)は、結晶成長基板100の上面100Tに対して直交しておらず、傾斜している。金属プラグ24は、少なくとも第2半導体層22に接触する部分においてオーミックコンタクトを実現する材料から形成されている。しかし、他の部分は、種々の金属材料から形成され得る。例えば、Ag、Au、Cu、Pd、Pt、Ti、Ni、Mo、およびWからなる群から選択された少なくとも1種の金属から形成され得る。μLED220から放射される光の波長が比較的短い場合、例えば青紫または紫外の場合、反射率を高くするという観点から、金属プラグ24の少なくとも側面はAlやAgなどの高反射率材料から形成されていることが望ましい。
リフレクタ260として機能する金属プラグ24は、図23に示されるように、個々のμLED220を取り囲んでいる。このため、μLED220から四方に放射された光は、金属プラグ24の傾斜した側面(反射面260S)によってZ軸の負方向の方向に反射される。金属プラグ24は、格子形状を有する1個の導電物である必要はなく、複数の部分に分離されていてもよい。ただし、図1Bまたは図1Cに示されるように、μLED220の側面のうち、金属プラグ24に対向する部分の面積が小さいと、リフレクタ260としての機能が不充分になる。このため、金属プラグ24の形状は、μLED220の側面のうちで金属プラグ24に対向する部分の面積比率が50%を超えるように設計されていることが望ましい。
図22に記載されている金属プラグ24の断面は、概略的に正三角形に類似した逆さの台形形状を有している。しかし、金属プラグ24の断面の形状は、このような例に限定されない。図24に示すように、金属プラグ24のX軸方向(またはY軸方向)におけるサイズ(幅w)は、金属プラグ24のZ軸方向におけるサイズ(高さh)に比べて大きくてもよい。金属プラグ24の高さに対する幅の比率(w/h)の典型的な例は、0.5以上10以下であり得る。
図24には、不図示のμLED220から放射された光の一部が金属プラグ24によって反射される様子が模式的に示されている。金属が光(電磁波)を反射する主たるメカニズムは、自由電子の集団的な電場応答である。図24の左側に示されている金属プラグ24の例は、光を下方に反射するが、図24の右側に示されている金属プラグ24の例は、光を上方に反射する。ここで、リフレクタ260の反射面260SとXY面との間の角度を「反射面の傾斜角度θ」と定義する。本開示の実施形態において、傾斜角度θの範囲は、20度以上90度未満、または90度超160度以下である。傾斜角度θの典型的な大きさは、30度以上60度以下、または120度以上150度以下である。
図25Aは、μLEDデバイス1000Fの他の構成例の一部を示す断面図であり、図25Bは、μLEDデバイス1000FにおけるμLEDアレイの配置例を示す平面図である。図22および図23に示される例と図25Aおよび図25Bに示される例との間にある相違点は、金属プラグ24の形状の違いにある。具体的には金属プラグ24の側面(反射面260S)の傾斜角度が異なる。図25Aおよび図25Bに示される例では、μLED220から放射された光の一部が金属プラグ24によって反射されてバックプレーン400に向かう。なお、図25Aに示される第1コンタクト電極31は、μLED220から放射された光が透過し得る透明導電材料から形成されている。バックプレーン400の薄膜トランジスタなどの回路要素もμLED220から放射された光を遮断しない領域、例えば素子分離領域240に対向する領域内に配置されていることが望ましい。
図25Aに示されているμLEDデバイス1000Fでは、バックプレーン400を透過した光によって表示などが実行される。カラー表示を実現するには、図17から図21を参照しながら説明した種々の構造がフロントンプレーン200ではなくバックプレーン400に形成され得る。
次に、図26を参照する。図26に示される例では、金属プラグ24が側面に反射層28を有しおり、この反射層28がリフレクタ260として機能する。反射層28は、金属プラグ24の材料とは異なる材料から形成され得る。反射層28の厚さは、例えば5nm以上30nm以下である。反射層28は、金属以外の材料から形成されていてもよい。反射層28は、例えば、埋め込み絶縁物25の屈折率とは異なる屈折率を有する誘電体材料から形成され得る。反射層28と埋め込み絶縁物25との界面に存在する屈折率差を利用してμLED220から放射された光を反射することができる。この界面を透過して金属プラグ24に入射した光は、金属プラグ24そのものによって反射され得る。
図27は、μLEDデバイス1000Fの他の構成例を示す断面図である。この例における複数のμLED220のそれぞれは、傾斜した側面220Sを有している。金属プラグ24は、各μLED220が有する側面220Sに接触している。金属プラグ24の材料および構造は、図14Aから図14Cを参照して説明した金属プラグ24の材料および構造と同様である。この例において、金属プラグ24は、各μLED220が有する側面220Sに接触する反射面260Sを有しており、リフレクタ260として機能する。この例において、反射面260Sの傾斜角度θは、各μLED220が有する側面220Sの傾斜角度を規定する。図27に示される例において、反射面260Sの傾斜角度θは90度未満であるが、前述したように、反射面260Sの傾斜角度θは90度超であってもよい。反射面260Sの傾斜角度θが90度未満のとき、μLED220が有する側面220Sは順テーパを形成している。これに対して、反射面260Sの傾斜角度θが90度超のとき、μLED220が有する側面220Sは逆テーパを形成する。
各μLED220が有する側面220Sは、平面である必要はない。図28は、側面220Sが円錐台の側面から形成されている例を示す斜視図である。各μLED220の形状は、底面が多角形、円または楕円の任意の錐台から形成され得る。また、μLED220の側面220Sは、順テーパを形成するように傾斜している必要はなく、逆テーパを形成するように傾斜していてもよい。更に、一部のμLED220の側面220Sが順テーパを形成するように傾斜し、他のμLED220の側面220Sが逆テーパを形成するように傾斜していてもよい。また、個々のμLED220の側面220Sの一部が順テーパを形成するように傾斜している部分と、逆テーパを形成するように傾斜していている部分を含んでいてもよい。
図29は、μLEDデバイス1000Fの更に他の構成例を示す断面図である。この例における複数のμLED220のそれぞれも、順テーパの側面220を有している。しかし、金属プラグ24は、各μLEDが有する側面220Sに接触していていない。この例において、金属プラグ24は、埋め込み絶縁物25に形成されたスルーホール内に位置している。この例において、各μLED220から放射された光をZ軸の負方向に向けて反射するリフレクタ260は、埋め込み絶縁物25とμLED220との界面(側面220S)である。このような界面反射は、埋め込み絶縁物25の屈折率とμLED220の屈折率との差異に起因して生じるフレネル反射である。μLED220を構成し得る半導体の屈折率は、例えば2.1以上3.0以下の範囲にある。これらの屈折率よりも低い屈折率を有する誘電体から埋め込み絶縁物25を形成した場合、反射面の傾斜角度を調整すれば、発光層23から放射された光の全反射を生じさせることも可能である。
なお、埋め込み絶縁物25の屈折率はμLED220の屈折率よりも高くてもよい。
図30は、μLEDデバイス1000Fの更に他の構成例を示す断面図である。この例における複数のμLED220のそれぞれも、順テーパの側面220を有している。しかし、この例において、リフレクタ260は、μLED220が有する側面220Sに接触した反射層28から形成されていている。この反射層28は、屈折率が異なる複数の誘電体層を交互に積層した誘電体多層膜であり得る。
上記のリフリレクタ260によって0Z軸の負方向に向けて反射された光は、μLED220から直接にZ軸の負方向に向けて放射された光とともに、不図示の支持基板500を透過して外部に出る。このような光は、様々な用途に利用され得る。図17から図21を参照して説明したカラーディスプレイのための構成を採用することにより、フルカラーの画像を表示することも可能である。リフレクタ260の存在により、個々のμLED220から放射された光が画素ごとの蛍光体に効率的に入射する。その結果、画素間のクロストーク(混色)が生じにくく、輝度も向上するという効果が得られる。
本発明の実施形態は、新しいマイクロLEDデバイスを提供する。マイクロLEDデバイスは、ディスプレイとして用いられる場合、スマートフォン、タブレット端末、車載用ディスプレイ、および中小型から大型のテレビジョン装置に広く適用され得る。マイクロLEDデバイスの用途は、ディスプレイに限定されない。
21・・・第1半導体層、22・・・第2半導体層、23・・・発光層、24・・・金属プラグ、25・・・埋め込み絶縁物、31・・・第1コンタクト電極、32・・・第2コンタクト電極、36・・・ビア電極
レーザ光700の照射位置は、結晶成長基板100に対して相対的に移動し、レーザ光700のスキャンが実行される。レーザリフトオフ装置内において、レーザ光700を出射する光源および光学装置が固定され、結晶成長基板100が移動してもよいし、その逆であってもよい。
本開示の実施形態では、バックプレーン400に含まれるTFTおよびその他の構成要素を半導体製造技術によってフロントプレーン200および中間層300の上層に形成するため、これらの構成要素を形成するためのプロセス温度に耐える材料を用いてフロントプレーン200および中間層300を形成する必要がある。例えば、埋め込み絶縁物25、層間絶縁層38、絶縁層46は、有機材料から形成され得るが、この有機材料はバックプレーン400を形成するプロセスの最高温度に耐える必要がある。具体的には、TFTを形成する工程で例えば300℃を超えるような熱処理が行われる場合、300℃の熱処理でも劣化しにくい耐熱性のある樹脂材料(たとえばポリイミド)から、埋め込み絶縁物25、層間絶縁層38、および/または絶縁層46を形成することができる。
更に、素子分離領域240が金属のような熱伝導性の高い材料で埋められるため、動作時にμLED220で発生した熱を外部に伝導して放熱性を向上させる効果も得られる。
バンク層640は、例えば格子形状を有しており、カーボンブラックまたは黒色顔料などが分散された遮光材料から形成され得る。バンク層640は、感光性材料、アクリル、ポリイミドなどの樹脂材料、低融点ガラスを含むペースト材料、ゾルゲル材料(例えばSOG)などから形成され得る。バンク層640を感光性材料から形成するときは、フロントプレーン200に感光性材料を塗布した後、リソグラフィ工程で露光・現像によるパターニングを行うことにより、所定位置に画素開口部645を形成すればよい。画素開口部645の位置および大きさは、μLED220の配置に整合するように決定される。画素開口部645のサイズは、例えば10μm×10μm以下であり得る。赤蛍光体64R、緑蛍光体64G、および青散乱体64Bの粒径は、1μm以下であることが望ましい。赤蛍光体64Rおよび緑蛍光体64Gは、それぞれ、量子ドット蛍光体から好適に形成され得る。青散乱体64Bは、粒径が10nm以上60nm以下の透明な粉末粒子から形成され得る。
図29は、μLEDデバイス1000Fの更に他の構成例を示す断面図である。この例における複数のμLED220のそれぞれも、順テーパの側面220Sを有している。しかし、金属プラグ24は、各μLEDが有する側面220Sに接触していていない。この例において、金属プラグ24は、埋め込み絶縁物25に形成されたスルーホール内に位置している。この例において、各μLED220から放射された光をZ軸の負方向に向けて反射するリフレクタ260は、埋め込み絶縁物25とμLED220との界面(側面220S)である。このような界面反射は、埋め込み絶縁物25の屈折率とμLED220の屈折率との差異に起因して生じるフレネル反射である。μLED220を構成し得る半導体の屈折率は、例えば2.1以上3.0以下の範囲にある。これらの屈折率よりも低い屈折率を有する誘電体から埋め込み絶縁物25を形成した場合、反射面の傾斜角度を調整すれば、発光層23から放射された光の全反射を生じさせることも可能である。
図30は、μLEDデバイス1000Fの更に他の構成例を示す断面図である。この例における複数のμLED220のそれぞれも、順テーパの側面220Sを有している。しかし、この例において、リフレクタ260は、μLED220が有する側面220Sに接触した反射層28から形成されていている。この反射層28は、屈折率が異なる複数の誘電体層を交互に積層した誘電体多層膜であり得る。
Claims (15)
- フロントプレーンであって、それぞれが第1導電型の第1半導体層および第2導電型の第2半導体層を有する複数のマイクロLED、ならびに前記複数のマイクロLEDの間に位置する素子分離領域を含み、前記素子分離領域が、前記第2半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーンと、
前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロLEDの前記第1半導体層に電気的に接続された複数の第1コンタクト電極、および前記金属プラグに接続された少なくともひとつの第2コンタクト電極を含む、中間層と、
前記中間層に支持されたバックプレーンであって、前記複数の第1コンタクト電極および前記少なくともひとつの第2コンタクト電極を介して前記複数のマイクロLEDに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンと、
前記バックプレーンおよび前記フロントプレーンの少なくとも一方に固定された支持基板と、
を備え、
前記複数の薄膜トランジスタのそれぞれは、前記フロントプレーンおよび/または前記中間層上に成長した半導体層を有している、マイクロLEDデバイス。 - 前記支持基板は、フレキシブル基板である、請求項1に記載のマイクロLEDデバイス。
- 前記フロントプレーンの前記素子分離領域は、前記複数のマイクロLEDの間を埋める埋め込み絶縁物を有しており、前記埋め込み絶縁物は、前記金属プラグのための少なくともひとつのスルーホールを有している、請求項1または2に記載のマイクロLEDデバイス。
- 前記フロントプレーンの前記素子分離領域は、前記複数のマイクロLEDの側面をそれぞれ覆う複数の絶縁層を有しており、
前記金属プラグは、前記素子分離領域内において、前記複数の絶縁層によって囲まれた空間を埋めている、請求項1または2に記載のマイクロLEDデバイス。 - 前記フロントプレーンは、平坦な表面を有しており、
前記平坦な表面は前記中間層に接している、請求項1から4のいずれかに記載のマイクロLEDデバイス。 - 前記中間層は、平坦な表面を有する層間絶縁層を含み、
前記層間絶縁層は、前記複数の第1コンタクト電極および前記少なくともひとつの第2コンタクト電極をそれぞれ前記電気回路に接続するための複数のコンタクトホールを有している、請求項1から5のいずれかに記載のマイクロLEDデバイス。 - 前記バックプレーンの前記電気回路は、前記複数の第1コンタクト電極および前記少なくともひとつの第2コンタクト電極にそれぞれ接続された複数の金属層を有しており、
前記複数の金属層は、前記複数の薄膜トランジスタが有するソース電極およびドレイン電極の少なくとも一方を含む、請求項1から6のいずれかに記載のマイクロLEDデバイス。 - 前記複数のマイクロLEDのそれぞれは、可視、紫外、または赤外の電磁波を放射する、請求項1から7のいずれかに記載のマイクロLEDデバイス。
- 前記フロントプレーンは、各マイクロLEDの前記第2半導体層を電気的に接続する導電体層を有する、請求項1から8のいずれかに記載のマイクロLEDデバイス。
- 前記支持基板は、金属または合成樹脂から形成されている、請求項1から9のいずれかに記載のマイクロLEDデバイス。
- 結晶成長基板に支持されたフロントプレーンであって、それぞれが第1導電型の第1半導体層および第2導電型の第2半導体層を有する複数のマイクロLED、ならびに前記複数のマイクロLEDの間に位置する素子分離領域を含み、前記素子分離領域が、前記第2半導体層に電気的に接続された少なくともひとつの金属プラグを有している、フロントプレーン、および
前記フロントプレーンに支持された中間層であって、それぞれが前記複数のマイクロLEDの前記第1半導体層に電気的に接続された複数の第1コンタクト電極、および前記金属プラグに接続された少なくともひとつの第2コンタクト電極を含む、中間層、
を備える積層構造体を用意する工程と、
前記積層構造体上にバックプレーンを形成する工程であって、前記複数の第1コンタクト電極および前記少なくともひとつの第2コンタクト電極を介して前記複数のマイクロLEDに電気的に接続された電気回路を有し、前記電気回路は複数の薄膜トランジスタを含む、バックプレーンを形成する工程と、
前記バックプレーンを支持基板で覆う工程と、
前記結晶成長基板から前記積層構造体を剥離する剥離工程と、
を含み、
前記バックプレーンを形成する工程は、
前記積層構造体上に半導体層を堆積する工程と、
前記積層構造体上の前記半導体層をパターニングする工程と、
を含む、マイクロLEDデバイスの製造方法。 - 前記剥離工程は、前記結晶成長基板を透過する光で前記結晶成長基板と前記フロントプレーンとの界面を照射する工程を含む、請求項11に記載の製造方法。
- 前記剥離工程の後、前記フロントプレーン上に導電体層を形成する工程を含む、請求項11または12に記載の製造方法。
- 前記積層構造体を用意する工程は、前記結晶成長基板上に窒化チタニウム層を形成する工程を含む、請求項11から13のいずれかに記載の製造方法。
- 前記支持基板は、フレキシブル基板である、請求項11から14のいずれかに記載の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/045729 WO2020121449A1 (ja) | 2018-12-12 | 2018-12-12 | マイクロledデバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2020121449A1 true JPWO2020121449A1 (ja) | 2021-10-21 |
Family
ID=71075305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020559616A Pending JPWO2020121449A1 (ja) | 2018-12-12 | 2018-12-12 | マイクロledデバイスおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220029059A1 (ja) |
JP (1) | JPWO2020121449A1 (ja) |
WO (1) | WO2020121449A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11665929B2 (en) * | 2019-06-13 | 2023-05-30 | Intel Corporation | Micro light-emitting diode displays with improved power efficiency |
TWI737306B (zh) * | 2020-05-21 | 2021-08-21 | 錼創顯示科技股份有限公司 | 微型發光二極體 |
CN117096246A (zh) * | 2022-05-12 | 2023-11-21 | 华为技术有限公司 | 微发光二极管显示屏及制备方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789766A (en) * | 1997-03-20 | 1998-08-04 | Motorola, Inc. | Led array with stacked driver circuits and methods of manfacture |
JP2000031534A (ja) * | 1998-05-08 | 2000-01-28 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
JP2006093508A (ja) * | 2004-09-27 | 2006-04-06 | Toyoda Gosei Co Ltd | 半導体素子及びその製造方法。 |
US20150325598A1 (en) * | 2012-12-14 | 2015-11-12 | Osram Opto Semiconductors Gmbh | Display device and method for producing a display device |
JP2016502123A (ja) * | 2012-10-04 | 2016-01-21 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ |
JP2016154213A (ja) * | 2015-02-16 | 2016-08-25 | 株式会社東芝 | 半導体発光装置 |
US20160293586A1 (en) * | 2015-03-30 | 2016-10-06 | Emagin Corporation | Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications |
US20180211991A1 (en) * | 2017-01-26 | 2018-07-26 | Acer Incorporated | Light emitting diode display and fabricating method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8963121B2 (en) * | 2012-12-07 | 2015-02-24 | Micron Technology, Inc. | Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods |
WO2017014564A1 (ko) * | 2015-07-23 | 2017-01-26 | 서울반도체 주식회사 | 디스플레이 장치 및 그의 제조 방법 |
DE102015119353B4 (de) * | 2015-11-10 | 2024-01-25 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
KR102650341B1 (ko) * | 2016-11-25 | 2024-03-22 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
CN108336097B (zh) * | 2018-02-12 | 2020-07-03 | 京东方科技集团股份有限公司 | 一种微发光二极管的转移方法、显示装置及其制备方法 |
-
2018
- 2018-12-12 JP JP2020559616A patent/JPWO2020121449A1/ja active Pending
- 2018-12-12 WO PCT/JP2018/045729 patent/WO2020121449A1/ja active Application Filing
- 2018-12-12 US US17/413,485 patent/US20220029059A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789766A (en) * | 1997-03-20 | 1998-08-04 | Motorola, Inc. | Led array with stacked driver circuits and methods of manfacture |
JP2000031534A (ja) * | 1998-05-08 | 2000-01-28 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
JP2006093508A (ja) * | 2004-09-27 | 2006-04-06 | Toyoda Gosei Co Ltd | 半導体素子及びその製造方法。 |
JP2016502123A (ja) * | 2012-10-04 | 2016-01-21 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ |
US20150325598A1 (en) * | 2012-12-14 | 2015-11-12 | Osram Opto Semiconductors Gmbh | Display device and method for producing a display device |
JP2016154213A (ja) * | 2015-02-16 | 2016-08-25 | 株式会社東芝 | 半導体発光装置 |
US20160293586A1 (en) * | 2015-03-30 | 2016-10-06 | Emagin Corporation | Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications |
US20180211991A1 (en) * | 2017-01-26 | 2018-07-26 | Acer Incorporated | Light emitting diode display and fabricating method thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2020121449A1 (ja) | 2020-06-18 |
US20220029059A1 (en) | 2022-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020100302A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100300A1 (ja) | マイクロledデバイスおよびその製造方法 | |
JPWO2020115851A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100294A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100292A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100295A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100293A1 (ja) | マイクロledデバイスおよびその製造方法 | |
JPWO2020121449A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100298A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100291A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100303A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100301A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100290A1 (ja) | マイクロledデバイスおよびその製造方法 | |
JPWO2020157811A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020136846A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020255348A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020255347A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100297A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100296A1 (ja) | マイクロledデバイスおよびその製造方法 | |
WO2020100299A1 (ja) | マイクロledデバイスおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210607 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221018 |