KR101364773B1 - 개별 전류 경로의 단위셀들을 갖춘 발광다이오드 및 그제조방법 - Google Patents

Abstract

본 발명은 발광다이오드에 관한 것으로서, 투명전극층으로부터 그 아래의 반도체층들까지 개별적인 전류 경로를 취하는 복수의 단위셀들을 포함하여, 각 층에 존재하는 결함에 의한 전력 효율 저하를 최소화한 발광다이오드 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.

전술한 기술적 과제를 해결하기 위해, 본 발명에 따른 발광다이오드는, 기판 상에 제 1 도전성 반도체층, 활성 반도체층, 제 2 도전성 반도체층 및 투명전극층을 순서대로 포함하되, 상기 투명전극층으로부터 상기 1 도전성 반도체층에 이르는 패턴홈에 의해 구획 형성된 복수의 단위셀들과; 상기 제 1 도전성 반도체층의 노출 영역 상에 형성되는 제 1 전극패드와; 상기 투명전극층 상에 형성되는 제 2 전극패드와; 상기 패턴홈 내에서 상기 제 1 도전성 반도체층 상에 형성되고, 상기 제 1 전극패드와 연결되는 제 1 배선부와; 상기 제 2 전극패드로부터 상기 복수의 단위셀들로 이어지도록 상기 투명전극층 상에 형성되는 제 2 배선부를; 포함한다.

발광다이오드, 단위셀, 투명전극층, 활성 반도체층, 전류, 배선부, 패턴홈

Description

개별 전류 경로의 단위셀들을 갖춘 발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE WITH UNIT CELLS TAKING INDIVIDUAL ELECTRIC ROUTES AND METHOD FOR FABRICATING THE SAME}

도 1은 본 발명의 실시예에 따른 발광다이오드를 도시한 평면도.

도 2는 도 1의 I-I를 따라 취해진 단면도.

도 3은 도 1의 II-II를 따라 취해진 단면도.

도 4 내지 도 7은 본 발명의 실시예에 따른 발광다이오드 제조방법을 설명하기 위한 도면들.

<도면의 주요부분에 대한 부호설명>

100: 기판 220: 제 1 도전성 반도체층

240: 활성 반도체층 260: 제 2 도전성 반도체층

280: 투명전극층 20: 단위셀

21: 패턴홈 30: 제 1 전극패드

32: 제 1 배선부 40: 제 2 전극패드

42: 제 2 배선부

본 발명은 발광다이오드에 관한 것으로서, 더욱 상세하게는, 개별적인 전류 경로를 취하는 복수의 단위셀들을 갖춘 발광다이오드에 관한 것이다.

발광다이오드는 인가된 전류에 의한 P-N 반도체 접합에서 전자와 정공이 서로 결합하는 것에 의해 광을 발하는 다이오드로서, 이러한 발광다이오드는 기존 광원에 비해 저전압, 저전류로 연속 발광이 가능하고 작은 전력으로 큰 효율을 낼 수 있는 이점을 갖는다. 일예로, 위와 같은 발광다이오드로는 질화갈륨(GaN)계 발광다이오드가 공지되어 있다. 질화갈륨계 발광다이오드는 예를 들면, 사파이어 또는 실리콘 등으로 이루어진 기판 상에서 GaN계로 이루어진 N형 반도체층, 활성 반도체층(또는, 발광층), P형 반도체층이 순서대로 형성된다.

일반적으로, N형 반도체층 위로 활성 반도체층 및 N형 반도체층의 일부가 식각 제거되고, 이에 의해, N형 반도체층의 일부는 외부로 노출된다. P형 반도체층의 상면에는 투명코팅층이 형성되며, 그 투명코팅층 위로는 전극패드가 형성된다. 그리고, N형 반도체층의 노출영역 상에는 다른 전극패드가 형성된다. 위의 전극패드들을 통해 전류가 인가되면, 전류는 하나의 전극패드로부터 P형 반도체층, 활성 반도체층, N형 반도체층을 거쳐 N형 반도체층 상의 다른 전극패드로 흐른다.

이때, 투명전극층과 그 아래쪽에 존재하는 반도체층에는 결정 구조 상의 결함들(defects)이 존재하며, 이러한 결함들은 발광다이오드의 각 층에서 전류의 확산을 저해하게 된다. 이러한 전류 확산의 저해 현상은 전류가 각 층의 결함들이 위치한 부분으로 집중하여 흐르는 것에 주로 기인한다. 특히, 종래의 고출력 발광다 이오드는, 큰 면적으로 인해, 그에 상당하는 많은 양의 결함들이 각 반도체층들 및 투명코팅층에 포함되는데, 이는 한 경로로 각 층을 지나는 많은 양의 전류가 위 결함들에 의해 원활하게 확산되지 못하는 것에 기인하며, 고출력, 대면적의 발광다이오드에서 전력 효율을 크게 떨어뜨리는 원인이 된다.

따라서, 전술한 결함들의 존재에 의해 야기되는 발광다이오드의 전력 효율 저하를 최소화할 수 있는 기술의 필요성이 존재하며, 본 발명자들은 투명전극층으로부터 그 아래의 반도체층까지 전류의 경로를 여러 개로 나누면 각 층의 결함에 의한 전력 효율의 저하를 최소화시킬 수 있다는 것을 알게 되었다.

따라서, 본 발명의 기술적 과제는, 투명전극층으로부터 그 아래의 반도체층들까지 개별적인 전류 경로를 취하는 복수의 단위셀들을 포함하여, 각 층에 존재하는 결함에 의한 전력 효율 저하를 최소화한 발광다이오드 및 그 제조방법을 제공하는 것이다.

또한, 본 발명의 다른 기술적 과제는, 투명전극층으로부터 그 아래의 반도체층들까지 개별적인 전류 경로를 취하는 복수의 단위셀들을 포함하여, 각 층에 존재하는 결함에 의한 전력 효율의 저하를 최소화하는 한편, 단위셀들을 한정하는 홈들을 광의 추출 효율을 향상시킬 수 있는 구조로 형성한 발광다이오드를 제공하는 데 있다.

본 발명의 일 태양에 따른 발광다이오드는, 기판 상에 제 1 도전성 반도체 층, 활성 반도체층, 제 2 도전성 반도체층 및 투명전극층을 순서대로 포함하되, 상기 투명전극층으로부터 상기 1 도전성 반도체층에 이르는 패턴홈에 의해 구획 형성된 복수의 단위셀들과; 상기 제 1 도전성 반도체층의 노출 영역 상에 형성되는 제 1 전극패드와; 상기 투명전극층 상에 형성되는 제 2 전극패드와; 상기 패턴홈 내에서 상기 제 1 도전성 반도체층 상에 형성되고, 상기 제 1 전극패드와 연결되는 제 1 배선부와; 상기 제 2 전극패드로부터 상기 복수의 단위셀들로 이어지도록 상기 투명전극층 상에 형성되는 제 2 배선부를; 포함한다.

이때, 상기 제 1 배선부와 제 2 배선부 중 어느 하나의 배선부만을 형성하고, 나머지 배선부를 생략하는 것도 고려될 수 있을 것이다.

본 발명의 실시예들에 따라, 상기 패턴홈은 서로 마주하는 한 쌍의 경사부를 포함하며, 상기 패턴홈은 상기 한 쌍의 경사부 사이에 상기 제 2 배선부가 형성되는 평면부를 포함한다. 또한, 상기 제 1 배선부는 동일한 도금 또는 증착 공정에 의해 상기 제 1 전극패드와 일체로 형성되고, 상기 제 2 배선부는 동일한 도금 또는 증착 공정에 의해 상기 제 2 전극패드와 일체로 형성될 수 있다.

본 발명의 다른 태양에 따른 발광다이오드 제조방법은, 기판 상에 제 1 도전성 반도체층, 활성 반도체층 그리고 제 2 도전성 반도체층을 차례대로 형성하고, 상기 제 2 도전성 반도체층 상에 투명전극층을 형성하고, 상기 제 1 도전성 반도체층의 일부 영역에서 그 위의 층들을 제거하여, 상기 제 1 도전성 반도체층의 일부를 노출시키고, 상기 투명전극층으로부터 상기 제 1 도전성 반도체층에 이루는 패턴홈을 형성하여, 상기 패턴홈에 의해 구획되는 복수의 단위셀들을 형성하고, 상기 제 1 도전성 반도체층의 노출 영역 및 상기 패턴홈에 제 1 전극패드 및 상기 제 1 전극패드와 연결된 제 1 배선부를 형성하고, 상기 투명전극층 상에 제 2 전극패드와 상기 제 2 전극패드로부터 상기 복수의 단위셀들로 이어지는 제 2 배선부를 형성하는 것을 포함한다.

본 발명의 실시예에 따라, 상기 제 1 도전성 반도체층의 일부를 노출시키는 것과 상기 패턴홈을 형성하는 것은 동일한 식각공정에 의해 이루어진다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

실시예

도 1은 본 발명의 일 실시예에 따른 발광다이오드를 도시한 평면도이고, 도 2는 도 1의 I-I를 따라 취해진 단면도이며, 도 3은 도 1의 II-II를 따라 취해진 단면도이다.

도 2 및 도 3을 참조하면, 본 실시예에 따른 발광다이오드(1)는 기판(100)과, 그 위에 형성된 제 1 및 제 2 도전성 반도체층 및 그 사이의 활성 반도체층을 포함하는 반도체층들을 포함한다. 보다 구체적으로, 상기 반도체층들은 차례대로 형성된 N형 반도체층(220), 활성 반도체층(240) 및 P형 반도체층(260)을 포함한다. 상기 기판(100)은 사파이어 또는 그 사파이어에 비해 열전도율이 큰 SiC 등과 같은 소재로 이루어질 수 있다. 또한, 상기 활성 반도체층(240)은 이하 설명될 메사(mesa) 식각에 의해 N형 반도체층(220)의 일부 영역 위에 한정적으로 형성되며, 상기 활성 반도체층(240) 위로는 P형 반도체층(260)이 형성된다. 따라서, 상기 N형 반도체층(220)의 상면 일부 영역에는 활성 반도체층(240)이 위치하며, 그 N형 반도체층(220) 상면의 나머지 영역은 외부로 노출된다.

상기 N형 반도체층(220)은 N형의 Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형의 클래드층을 포함할 수 있다. 또한, P형 반도체층(260)은 P형의 Al_xIn_yGa_1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형의 클래드층을 포함할 수 있다. 상기 N형 반도체층(220)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, P형 반도체층(260)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.

활성 반도체층(240)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성 반도체층(240)을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발광 파장이 결정된다. 상기 활성 반도체층(240)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.

도시하지는 않았지만, 상기 기판(100)과 N형 반도체층(220)의 사이에는 버퍼 층이 개재될 수 있다. 이 버퍼층은 N형 반도체층(220)과 상기 기판(100) 사이의 격자 불일치를 완화하기 위해 사용된다. 또한, 상기 기판(100)이 전도성인 경우, 상기 버퍼층은 기판(100)과 N형 반도체층(220) 사이를 전기적으로 절연시키기 위해, 절연물질 또는 반절연물질로 형성된다. 상기 버퍼층은 예컨대 AlN, GaN 등의 질화물로 형성될 수 있다. 한편, 상기 기판(100)이 사파이어와 같이 절연성인 경우, 상기 버퍼층은 도전성 물질로 형성될 수 있다.

본 실시예에 따른 발광다이오드(1)는 전류를 아래의 반도체층들(260, 240, 220)로 넓게 확산시켜 흐르게 하는 투명전극층(280)을 포함하며, 상기 투명전극층(280)은 상기 P형 반도체층(260) 상에 형성된다.

이때, 상기 투명전극층(280)은 인디움-주석 산화물인 ITO가 이용되는 것이 바람직하다. ITO로 이루어진 투명전극층은 90% 이상의 높은 가시광선 투과율을 가져 발광다이오드의 발광 효율 향상에 기여한다. 그리고, 상기 ITO가 N형이므로 P형 반도체층(260)과 사이에 오믹콘택이 잘 형성되지 않을 수 있으나, ITO로 된 투명전극층(280)과 P형 반도체층(260) 사이에 오믹콘택을 형성하기 위한 터널구조를 채용하면 두 층 사이의 오믹콘택이 잘 형성될 수 있다. 도시되어 있지는 않지만, 상기 터널구조는 P형 반도체층(260)과 IT0 투명전극층(280) 사이에 인듐(In) 또는 N-형 도펀트를 델타도핑 방식으로 개재하여 형성될 수 있다.

본 실시예의 발광다이오드(1)는 도 1에 도시된 것과 같은 복수의 단위셀들(20)을 포함하며, 그 단위셀(20)들 각각은 위에서 설명된 N형 반도체층(220)의 일부, 활성 반도체층(240), P형 반도체층(260) 및 투명 전극층(280)을 포함한다.

도 1 내지 도 3을 참조하면, 상기 단위셀(20)들은 패턴홈(21)에 의해 복수개로 구획 형성된다. 상기 패턴홈(21)은, 식각 공정에 의해 형성되는 것으로, 상기 투명전극층(280)의 상부면으로부터 상기 N형 반도체층(220)에 이르는 깊이로 형성된다. 따라서, 상기 패턴홈(21)은 N형 반도체층(22), 활성 반도체층(240), P형 반도체층(260) 및 투명전극층(280)에 걸쳐 형성된다.

상기 패턴홈(21)은 상기 N형 반도체층(220)의 일부를 노출시키는 식각 공정과 동일한 공정에 의해 형성될 수 있으며, 이 경우, 패턴홈(21)의 바닥부와 N형 반도체층(220)의 노출 영역은 동일 높이에 위치한다. 또한, 상기 패턴홈(21)은 대략 사다리꼴 형태로 형성되어, 서로 마주하는 한 쌍의 경사부(21a, 21a)와 그 사이의 편평한 바닥부(21b; 또는, 평면부)를 포함한다. 상기 패턴홈(21)의 구조는 경사부(21a, 21a)를 통해 광이 추출되는 양을 증가시킬 수 있다. 도 3에 표시된, 경사부의 경사각(θ)에 의해 광 추출량이 변화될 수 있는데, 상기 경사각(θ)은 30°이상, 가장 바람직하게는, 45°이상으로 정해진다.

또한, 본 실시예에 따른 발광다이오드(1)는 전류 인가를 위한 금속 소재의 제 1 및 제 2 전극패드(30, 40)를 포함한다. 이때, 상기 제 1 전극패드(30)는 N형 반도체층(220)의 노출영역 상에 형성되고, 상기 제 2 전극패드(40)는 투명전극층(280) 상에 형성된다. 도시되지는 않았지만, 상기 제 1 및 제 2 전극패드(30, 40)는 와이어와 같은 배선에 의해 외부의 전극에 연결된다. 특히, 상기 제 2 전극패드(40)는 전술한 복수의 단위셀(20)들 중 어느 하나의 단위셀, 가장 바람직하게는, 모서리 부근의 단위셀에 위치한다.

상기 패턴홈(21) 내의 상기 N형 반도체층(220) 상에는 제 1 배선부(32)가 형성된다. 상기 제 1 배선부(32)는 상기 패턴홈(21)의 패턴을 따라 이어지며, 상기 N형 반도체층(220)의 제 1 전극패드(30)에 연결된다. 보다 구체적으로, 상기 제 1 배선부(32)는 단위셀(20)들의 가장자리를 따라 이어진 패턴홈(21)의 패턴과 이웃하는 단위셀(20)의 경계를 이루는 패턴홈(21)의 패턴을 따라 이어진다. 상기 배선부(32)와 상기 제 1 전극패드(30)는 동일한 증착 또는 도금 공정에 의해 일체로 형성될 수 있다.

또한, 상기 투명전극층(280) 상에는 제 2 배선부(42)가 형성된다. 상기 제 2 배선부(42)는 상기 제 2 전극패드(40)와 연결되도록 형성되어, 그 제 2 전극패드(40)가 위치된 하나의 단위셀(20)로부터 다른 복수의 단위셀(20)들로 이어진다. 본 실시예에서, 상기 제 2 배선부(42)는 광의 방출을 저해하지 않도록 가능한 한 작은 폭으로 형성된다. 이때, 상기 제 2 전극패드(40)와 배선부(42)는 동일한 증착 또는 도금 공정에 의해 동시에 형성되는 것이 바람직하다.

이하, 도 4 내지 도 7을 참조로 하여 전술한 발광다이오드(1)를 제조하는 방법을 설명한다.

도 4를 참조하면, 먼저, 기판(100) 상에 N형 반도체층(220), 활성 반도체층(240), 그리고, P형 반도체층(260)을 차례로 형성한다. 상기 N형 반도체층(220)의 형성 전에는 격자 부정합을 완화하는 버퍼층이 먼저 형성될 수 있다. 반도체층들(220, 240, 260)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법으로 형성될 수 있다. 또한, 상기 반도체층들(220, 240, 260)은 동일한 공정챔버 내에서 연속적으로 형성될 수 있다.

도 5를 참조하면, 상기 P형 반도체층(260) 상에 ITO로 이루어진 투명전극층(280)이 형성된다. ITO 투명전극층(280)과 P형 반도체층(260) 사이의 오믹콘택 형성을 위해 대략 5~50Å의 델타토핑층으로 된 터널구조를 형성하는 공정이 더 수행될 수도 있다.

그 다음, 도 6에 도시된 것과 같은 발광다이오드 구조를 이루도록 메사 식각을 하는 공정이 수행된다. 이 식각 공정에 의해, N형 반도체층(220)의 일 영역 위에 있는 활성 반도체층(240) 및 P형 반도체층(260)이 제거되어 N형 반도체층(220)의 일 영역이 노출된다. 또한, 상기 식각 공정에 의해, 전술한 패턴홈(21)이 함께 형성되며, 이 패턴홈(21)에 의해 N형 반도체층(220)의 일부와, 활성 반도체층(240), P형 반도체층(260) 및 투명전극층(280)을 포함하는 복수의 단위셀(20)들이 구획 형성된다.

상기 N형 반도체층(220)의 일부가 노출되고 복수의 단위셀(20)들이 구획 형성된 후, 제 1 및 제 2 전극패드(30, 40)와 제 1 및 제 2 배선부(32, 34)를 형성하는 공정이 수행된다.

먼저, 도 7에 도시된 것과 같이, 제 1 전극패드(30)와 제 1 배선부(32)가 N형 반도체층(220) 상에 형성된다. 이때, 상기 제 1 전극패드(30)는 상기 N형 반도체층(220) 외곽의 노출 영역 상에 형성되고, 상기 제 1 배선부(32)는 상기 노출 영역과 연결된 패턴홈(21) 내의 N형 반도체층(220) 상에 형성된다. 이때, 상기 패턴홈(21)도 N형 반도체층(220) 상의 노출 영역에 포함되지만, 본 명세에서는, 설명의 편의를 위해, 노출 영역과 패턴홈(21)을 구분하여 설명한다.

상기 제 1 전극패드(30)와 제 1 배선부(32)를 형성하는 공정은, 상기 제 1 전극패드(30)와 제 1 배선부(32)가 형성될 부분이 개구된 포토레지스트를 이용하여 그 포토레지스트 위에 도금 또는 증착 공정을 수행함으로써, 상기 개구된 부분에 금속이 채워지도록 하는 방식을 이용할 수 있다. 이때, 리프트 오프(lift off) 방식으로 포토레지스트를 제거하면, 제 1 전극패드(30)와 제 1 배선부(32)가 N형 반도체층(220)의 노출 영역 및 패턴홈(21)에 형성된 채 상향 돌출 형성된다.

그 다음, 투명전극층(280) 상에 제 2 전극패드(40)와 제 2 배선부(42)를 동시에 형성하는 공정이 수행될 수 있으며, 이에 의해, 도 1에 도시된 것과 같은 발광다이오드(1)가 제조될 수 있다. 제 2 전극패드(40)와 제 2 배선부(42)를 형성하는 공정도, 제 2 전극패드(40)와 제 2 배선부(42)가 형성될 부분이 개구된 포토레지스트를 이용하여 그 포토레지스트 위에 도금 또는 증착 공정을 수행하여, 상기 개구된 부분에 금속을 채우는 방식을 이용할 수 있다. 이에 의해, 투명전극층(280) 상에는 제 2 전극패드(40)와 제 2 배선부(42)가 형성된다.

이때, 상기 제 1 배선부(32)와 제 2 배선부(42)는 서로 교차되는 위치에서 서로에 대해 상하 이격되어 있다. 도시되어 있지는 않지만, 상기 제 1 배선부(32)를 형성한 후, 그리고, 제 2 배선부(32)를 형성하기 전에, 상기 제 1 배선부(32)와 상기 제 2 배선부(42) 사이를 임의의 절연층으로 형성하는 것도 고려될 수 있을 것이다.

본 발명의 실시예에 따른 발광다이오드(1)는, 투명전극층(280) 및 그 아래 의 반도체층들을 포함하는 복수의 단위셀(20)들을 포함하고, 또한, 그 단위셀(20)들이 패턴홈(21) 내의 제 1 배선부(32)와 투명전극층(280) 상의 제 2 배선부(42)에 의해 제 1 및 제 2 전극패드(30, 40)와 연결되어 각각 개별적인 서로 다른 전류 경로를 취한다. 따라서, 본 실시예의 발광다이오드(1)는 각 층들에 존재하는 결함에 의한 전류의 방해를 최소화하는 것이 가능하다.

즉, 본 발명의 실시예에 의하면, 전류는 제 2 전극패드(40)로부터 제 1 전극패드(30)까지 다른 경로로 흐르므로, 각 층들에 존재하는 결함으로부터 크게 방해됨 없이 흘러 전류를 발광다이오드(1)에 인가할 수 있다.

본 발명의 실시예에 따라, 상기 단위셀(20)들 각각의 대략 300㎛×300㎛ 크기인 것이 바람직한데, 본 발명자의 실험 결과, P형 반도체층과 N형 반도체층 그리고 그 반도체층들 사이의 활성 반도체층을 포함하는 발광셀은 일정 면적까지는 전력 효율이 선형으로 증가하다가 약 300㎛×300㎛ 크기 이상에서부터 전력 효율이 선형적으로 감소함을 확인할 수 있었다. 따라서, 본 실시예의 기술은 고출력, 대면적의 발광다이오드에 유용하게 이용될 수 있는 것이다.

추가로, 상기 단위셀(20)들 사이에 형성된 패턴홈(21)은 내부 전반사에 의해 광이 소실되는 양을 줄이는 경사면을 포함함으로써 광의 추출 효율 향상에 크게 기여할 수 있는 것이다.

본 발명의 실시예들에 따르면, 복수의 단위셀들에 의해 전류의 경로가 다변화됨으로써, 투명전극층 및/또는 P형 반도체층, 활성 반도체층 및 N형 반도체층에 존재하는 결함들에 의해 전류의 확산 흐름이 저해되는 것이 방지 또는 완화하며, 이에 의해, 전류를 고르게 분산시켜주는 효과가 있다.

또한, 본 발명의 실시예들에 따르면, 복수의 단위셀들을 구획하는 패턴홈에 광의 내부 전반사를 줄이는 경사면이 제공되므로, 광의 추출 효율을 높여주는데 기여할 수 있다.

Claims (9)

1. 기판 상에 제 1 도전성 반도체층, 활성 반도체층, 제 2 도전성 반도체층 및 투명전극층을 순서대로 포함하되, 상기 1 도전성 반도체층을 노출시키는 패턴홈에 의해 구획 형성된 복수의 단위셀들과;

   상기 패턴홈 상에 형성되는 제 1 전극패드와;

   상기 투명전극층 상에 형성되는 제 2 전극패드와;

   상기 패턴홈 내에서 상기 제 1 도전성 반도체층 상에 형성되고, 상기 제 1 전극패드와 연결되는 제 1 배선부와;

   상기 제 2 전극패드로부터 상기 복수의 단위셀들로 이어지도록 상기 투명전극층 상에 형성되는 제 2 배선부를 포함하고,

   상기 제 1 및 제 2 배선부는 절연층을 사이에 두고 서로 교차되어 중첩되는 영역을 가지는 발광다이오드.
2. 청구항 1에 있어서, 상기 패턴홈은 서로 마주하는 한 쌍의 경사부를 포함하는 것을 특징으로 하는 발광다이오드.
3. 청구항 2에 있어서, 상기 패턴홈은 상기 한 쌍의 경사부 사이에 상기 제 2 배선부가 형성되는 평면부를 포함하는 것을 특징으로 하는 발광다이오드.
4. 청구항 1에 있어서, 상기 제 1 배선부는 동일한 도금 또는 증착 공정에 의해 상기 제 1 전극패드와 일체로 형성된 것임을 특징으로 하는 발광다이오드.
5. 청구항 1에 있어서, 상기 제 2 배선부는 동일한 도금 또는 증착 공정에 의해 상기 제 2 전극패드와 일체로 형성된 것임을 특징으로 하는 발광다이오드.
6. 기판 상에 제 1 도전성 반도체층, 활성 반도체층 그리고 제 2 도전성 반도체층을 차례대로 형성하고;

   상기 제 2 도전성 반도체층 상에 투명전극층을 형성하고;

   상기 제 1 도전성 반도체층의 일부 영역에서 그 위의 층들을 제거하여, 상기 제 1 도전성 반도체층의 일부를 노출시키는 패턴홈을 형성하여, 상기 패턴홈에 의해 구획되는 복수의 단위셀들을 형성하고;

   상기 패턴홈에 제 1 전극패드 및 상기 제 1 전극패드와 연결된 제 1 배선부를 형성하고;

   상기 투명전극층 상에 제 2 전극패드와 상기 제 2 전극패드로부터 상기 복수의 단위셀들로 이어지는 제 2 배선부를 형성하고,

   상기 제 1 및 제 2 배선부는 절연층을 사이에 두고 서로 교차되어 중첩되는 영역을 가지는 것을 특징으로 하는 발광다이오드 제조방법.
7. 청구항 6에 있어서, 상기 제 1 도전성 반도체층의 일부를 노출시키는 것과 상기 패턴홈을 형성하는 것은 동일한 식각공정에 의해 이루어지는 것을 특징으로 하는 발광다이오드 제조방법.
8. 청구항 6에 있어서, 상기 제 1 전극패드와 상기 제 1 배선부는 동일한 도금 또는 증착 공정에 의해 형성되는 것을 특징으로 하는 발광다이오드 제조방법.
9. 청구항 6에 있어서, 상기 제 2 전극패드와 상기 제 2 배선부는 동일한 도금 또는 증착 공정에 의해 형성되는 것을 특징으로 하는 발광다이오드 제조방법.

Images