KR101316119B1 - 발광다이오드 및 그 제조방법 - Google Patents

Abstract

본 발명은, 발광다이오드에 관한 것으로서, 패턴이 형성된 사파이어 기판 상에 SiN 버퍼층이 분산된 반도체층 성장면을 형성함으로써, 상기 패턴에 의해 광 추출 효율을 향상시키고, 상기 SiN 버퍼층에 의해 격자 부정합을 완화하고, 상기 SiN 버퍼층이 분산된 반도체층의 성장면에서 전위 밀도를 감소시키는 반도체층의 부분적인 횡방향 성장이 이루어지도록 한 발광다이오드 제조방법을 제공하는데 그 기술적 과제가 있다.

이를 위해, 본 발명에 따른 발광다이오드 제조방법은, 사파이어 기판의 상면에 볼록부와 오목부가 연속하는 패턴을 형성하고, 상기 패턴의 오목부를 SiN 버퍼층으로 메워, 상기 SiN 버퍼층이 분산된 반도체층 성장면을 형성하고; 상기 반도체층 성장면 상에 제 1 도전성 반도체층, 활성층, 제 2 도전성 반도체층 및 투명전극층이 차례대로 형성된 적어도 하나의 발광셀을 형성하고; 상기 적어도 하나의 발광셀에 전극 및 배선 구조를 형성하는 것을 포함한다.

SiN, 버퍼층, 투명전극층, ITO, 패턴, 사파이어, 기판

Description

발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THE SAME}

도 1은 본 발명의 제 1 실시예에 따른 발광다이오드를 도시한 단면도.

도 2 내지 도 9는 도 1에 도시된 발광다이오드의 제조방법을 설명하기 위한 단면도들.

도 10은 본 발명의 제 2 실시예에 따른 발광다이오드를 도시한 단면도.

도 11 및 도 12는 본 발명의 실시예들에 따라 건식식각으로 형성된 접점홈과 비교예로서 습식식각으로 형성된 접점홈의 실제 사진을 도시한 도면들.

본 발명은, 발광다이오드에 관한 것으로서, 더욱 상세하게는, 전기적 특성과 발광 효율을 개선한 발광다이오드에 관한 것이다.

일반적으로, 발광다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산하도록 구성된다. 일예로, 위와 같은 발광다이오드로는 질화갈륨(GaN)계 발광다이오드가 공지되어 있다. 질화갈륨계 발광다이오드는 예를 들면, 사파이어 또는 실리콘 등으로 이루어진 기판 상에서 GaN계로 이루어진 N형 반도체층, 활성층(또는, 발광층), P형 반도체층이 순서대로 형성된 발광셀을 포함한다.

종래에는 반도체층들이 성장되는 기판을 사파이어 기판으로 하고, 그 사파이어 기판에 볼록부 및 이와 연속하는 오목부로 이루어진 패턴을 형성하여 광의 추출 효율을 향상시킨 발광다이오드 제조방법이 방법이 공지된 바 있으며, 위의 사파이어 기판은 통상 PSS(Patterned Sapphire Substrate)로 칭해지고 있다. 또한, 종래의 다른 발광다이오드는 사파이어 기판과 그 위의 GaN계 반도체층 사이에 GaN 또는 AlN계의 격자 부정합 완화를 위한 버퍼층이 형성된 구조를 이룬다. 또한, 위 종래의 발광다이오드들은 반도체층들이 사파이어 기판 상에서 수직 성장에 의존하여 성장되므로 전위밀도가 크다는 문제점이 있다. 위의 종래기술들에 따르면, 사파이어 기판 상의 패턴 및 사파이어 기판과 발광셀 사이의 버퍼층이 각각 광 추출 효율 향상과 격자 부정합의 완화를 위해 제공되지만, 그 패턴과 버퍼층의 결합에 의해 발광다이오드의 또 다른 성능을 향상시키는데에는 한계가 있었다.

이에 본 발명자는, 기존에 알려진 사파이어 기판 상의 패턴에 새로운 구조의 SiN 버퍼층을 채용하여, 광 추출 효율의 향상, 격자 부정합 완화, 그리고, 전위밀도 향상과 같은, 많은 성능이 크게 개선된 발광다이오드 및 그 제조방법을 제안하게 되었다.

따라서, 본 발명의 기술적 과제는, 패턴이 형성된 사파이어 기판 상에 SiN 버퍼층이 분산된 반도체층 성장면을 형성함으로써, 상기 패턴에 의해 광 추출 효율 을 향상시키고, 상기 SiN 버퍼층에 의해 격자 부정합을 완화하고, 상기 SiN 버퍼층이 분산된 반도체층 성장면에서 전위 밀도를 감소시키는 반도체층의 부분적인 횡방향 성장이 이루어지도록 한 발광다이오드 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따라, 사파이어 기판의 상면에 볼록부와 오목부가 연속하는 패턴을 형성하고, 상기 패턴의 오목부를 SiN 버퍼층으로 메워, 상기 SiN 버퍼층이 분산된 반도체층 성장면을 형성하고, 상기 반도체층 성장면 상에 제 1 도전성 반도체층, 활성층, 제 2 도전성 반도체층 및 투명전극층이 차례대로 형성된 적어도 하나의 발광셀을 형성하고, 상기 적어도 하나의 발광셀에 전극 및 배선 구조를 형성하여 발광다이오드를 제조하는 방법이 제공된다.

여기에서, 상기 투명전극층은 ITO층이되, 상기 전극 및 배선 구조를 형성하는 단계는, 건식식각에 의해 상기 ITO층에 배선 연결을 위한 접점홈을 형성하는 단계와, 배선 연결을 위해, 상기 접점홈에 도전성 재료로 된 접점 연결부를 채우는 단계를 포함하는 것이 바람직하다.

그리고, 상기 접점홈을 형성하는 단계는, 불활성 가스를 상기 ITO층에 충돌시켜 상기 P형 반도체층의 표면을 노출시키는 접점홈을 형성하되, 상기 불활성 가스가 상기 노출된 상기 P형 반도체층 표면에 충돌하는 것에 의해, 상기 P형 반도체층 상에 전류차단층을 형성한다. 또한, 상기 적어도 하나의 발광셀을 형성하는 단계는 서로 분리된 채 전기적으로 절연된 복수의 발광셀들을 형성하는 것을 포함한다.

본 발명의 다른 측면에 따라, 볼록부와 오목부가 연속하는 패턴이 형성된 사파이어 기판과, SiN 버퍼층이 분산된 형태의 반도체층 성장면을 상기 사파이어 기판 상면에 형성하도록, 상기 패턴의 오목부를 메운 SiN 버퍼층과, 상기 반도체층 성장면 상에 차례로 형성된, 제 1 도전성 반도체층, 활성층, 제 2 도전성 반도체층 및 투명전극층을 포함하는 적어도 하나의 발광셀과, 상기 적어도 하나의 발광셀에 형성된 전극 및 배선 구조를 포함하는 발광다이오드가 제공된다.

상기 투명전극층은 ITO층이며, 상기 전극 및 배선 구조는, 상기 제 2 도전성 반도체층 상에 형성되는 ITO층과, 배선의 연결을 위해 상기 ITO층에 형성되는 접점홈과, 상기 접점홈에 채워져서 상기 배선의 일단부가 되는 접점 연결부를 포함하는 것이 바람직하다.

또한, 상기 접점홈은 상기 ITO층과 접하는 상기 제 2 도전성 반도체층의 표면까지 이어지도록 형성되며, 상기 제 2 도전성 반도체층은, 상기 접점홈의 바닥에서 상기 접점 연결부와 접하는 위치에, 전기적 특성이 변화된 전류차단층을 포함하는 것이 바람직하다. 그리고, 상기 적어도 하나의 발광셀은 서로 이격된 채 전기적으로 절연되어 있는 복수의 발광셀들인 것이 바람직하다.

실시예

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하의 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1은 본 발명의 제 1 실시예에 따른 발광다이오드를 도시한 단면도이다.

본 발명의 제 1 실시예에 따른 발광다이오드(1)는 교류전원에 의해 동작되도록 구성된 교류용 발광다이오드이다. 교류전원에 의해 동작되는 종래의 교류용 발광다이오드로는 국제공개 WO2004/023568(A1)호에 "발광요소를 갖는 발광장치(LIGTH-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENT)"라는 제목으로 사카이 등에(SAKAI et. al.) 의해 개시된 바 있다.

도 1을 참조하면, 본 실시예에 따른 발광다이오드(1)는 베이스를 이루는 사파이어 기판(100)과 복수의 발광셀(200)을 포함하며, 상기 사파이어 기판(100)과 상기 복수의 발광셀(200) 사이에는 격자 부정합을 완화시키기 위한 버퍼층(120)이 개재된다. 본 발명에 따라, 상기 버퍼층(120)은 결정 핵의 억제 특성을 갖는 실리콘 니트라이드(SiN)계열의 SiN 버퍼층(120)으로 이루어진다.

상기 사파이어 기판(100)은, 광 효율을 높이기 위해, 오목부와 볼록부가 연속하고 있는 패턴(102)을 상면에 가지며, 상기 SiN 버퍼층(120)은 상기 패턴(102) 의 오목부를 메우도록 형성된다. 이에 의해, 상기 사파이어 기판(100)의 상면에는 SiN 버퍼층(120)이 분산(또는, 산재)된 반도체층 성장면(G)이 형성된다.

상기 반도체층 성장면(G)에서는 상기 패턴(102)에 의해 광 추출 효율이 향상되고, 상기 SiN 버퍼층(120)의 존재에 의해 사파이어 기판과 그 위의 발광셀 사이 의 격자 부정합을 완화시킬 수 있으며, 특히, SiN 버퍼층(120)의 결정 핵 억제 특성과 그 SiN 버퍼층(120)이 반도체층 성장면(G)에서 분산된 구조에 그 반도체층 성장면(G) 상에서는 반도체층의 횡방향 성장이 주로 이루어지며, 이에 의해 반도체층의 전위 밀도가 크게 감소될 수 있다. 도 1의 확대도 A에는 반도체층 성장면(G)에서 횡방향 이루어지는 GaN계의 반도체층의 성장 방향이 화살표로 표시되어 있으며, 위와 같은 GaN계 반도체층의 횡방향 성장은 반도체층 성장면(G)에 분산되어 있는 SiN 버퍼층(120)이 결정 핵 억제 특성을 갖는데 기인한다.

도시된 도면에서, 상기 사파이어 기판(100)의 패턴(102)이 대략 사각형의 볼록부와 오목부를 포함하는 것으로 도시되어 있지만, 원형, 사다리꼴형 또는 다른 기하학적 형상의 패턴이 본 발명의 사파이어 기판(100) 패턴에 이용될 수 있음은 물론이다.

전술한 바와 같이, 상기 사파이의 기판(100)의 상면, 즉, 반도체층 성장면(G) 위로는 복수의 발광셀(200)이 형성된다. 상기 복수의 발광셀(200) 각각은 차례대로 적층 형성된, 제 1 도전성 반도체층(220), 활성층(240), 그리고, 제 2 도전성 반도체층(240)을 포함한다. 본 실시예에서는, 상기 제 1 도전성 반도체층(220)은 N형 반도체층이고, 제 2 도전성 반도체층(260)은 P형 반도체층이다. 이하 실시예의 설명에서는, 제 1 도전성 반도체층(220)은 'N형 반도체층'으로, 그리고, 제 2 도전성 반도체층(260)은 'P형 반도체층'으로 칭해질 것이다.

상기 활성층(240)은 메사 식각 공정에 의해 N형 반도체층(220)의 일부 영역 위에 한정적으로 형성되며, 상기 활성층(240) 위로는 P형 반도체층(260)이 형성된 다. 따라서, 상기 N형 반도체층(220)의 상면 일부 영역은 활성층(240)과 접합되어 있으며, 상면의 나머지 일부 영역은 전술한 P형 반도체층(260) 및 활성층(240)의 부분적인 제거에 의해 외부로 노출된다.

본 발명의 실시예에서, 발광셀(200) 각각의 P형 반도체층(260) 및 N형 반도체층(220)에는 발광다이오드(1)에 대한 전류 인가를 위한 전극 구조가 각각 마련된다. 특히, P형 반도체층(260) 상의 전극 구조는 광 투과성과 전기적 특성에 대한 신중한 고려가 요구된다. 상기 P형 반도체층(260)의 상면에는 전술한 광 투과성과 전기적 특성이 고려된 인디움-주석 산화물로 이루어진 ITO층(290)이 투명 전극층으로 형성되며, 본 명세서에서는, 용어 "발광셀"을 전술한 N형 반도체층(220), 활성층(240) 및 P형 반도체층(260)과 함께 ITO층(290)을 포함하는 의미로 정의한다.

각 발광셀(200)의 구성요소들을 보다 구체적으로 살펴보면, N형 반도체층(220)은 N형 Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 또한, P형 반도체층(260)은 P형 Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 상기 N형 반도체층(220)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, P형 반도체층(260)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.

또한, 활성층(240)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(240)을 이루는 물질의 종류에 따라 발광셀에서 추출되는 발광 파장이 결정된다. 상기 활성층(240)은 양자우물층과 장벽층이 반복적으 로 형성된 다층막일 수 있다. 상기 양자우물층과 장벽층은 일반식 Al_xIn_yGa_{1 -x- y}N(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.

또한, 전술한 ITO층(290)은 90% 이상의 높은 가시광선 투과율을 가져 각 발광셀(200)의 발광효율, 더 나아가서는, 발광다이오드(1)의 발광효율 향상에 기여한다. 이때, 상기 ITO층(290)이 N형이라는 점에서 P형 반도체층(260)과 사이에 오믹콘택이 잘 형성되지 않을 수 있으나, ITO층(290)과 P형 반도체층(260) 사이에 오믹콘택을 형성하기 위한 터널구조를 채용하면 두 층 사이의 오믹콘택이 잘 형성될 수 있다. 도시되어 있지는 않지만, 상기 터널구조는 P형 반도체층(260)과 ITO층(290) 사이에 인듐(In) 또는 N-형 도펀트를 델타도핑 방식으로 개재하여 형성될 수 있다.

도 1의 확대도에 도시된 바와 같이, 상기 ITO층(290)의 상면에는 배선(400)의 일단부를 연결하기 위한 접점홈(294)이 형성된다. 상기 접점홈(294)은, 건식 식각 공정에 의해 소정 깊이로 형성되는 것으로, 도전성 금속층으로 이루어진 배선(400)의 일단부가 채워진다. 상기 접점홈(294)은 ITO층(290)의 발광 면적 축소를 최소화하면서도 ITO층(290)과 배선(400) 사이의 접촉면적을 확장시킴으로써 배선(400)을 통한 ITO층(290)으로의 전류확산 효율을 높여줄 수 있는 것으로 이하의 설명을 통해 더욱 확실하게 이해될 수 있다. 이때, 상기 접점홈(294) 내에 채워지는 배선(400)의 일단부는 배선(400)과 ITO층(290)을 전기적으로 연결시키는 부분에 해당되므로 본 실시예의 설명에서는 "접점연결부(402)"로 정의한다.

본 발명의 실시예에 따라, 상기 접점홈(294)은 ITO층(290)으로부터 P형 반도 체층(260)의 표면까지 이어진다. 그리고, 상기 접점홈(294)에는 예를 들면, 도금 또는 증착 방식으로 형성되는 배선(400) 일단의 접점연결부(402)가 채워진다. 그리고, 접점홈(294) 내로 채워진 접점 연결부(402)는 상기 접점홈(294) 형성에 의해 노출되는 P형 반도체층(260)의 표면과 접해 있고 측면 측으로는 접점홈(294) 내측의 ITO층(290)의 내측면과 접해 있게 된다. 이때, 상기 배선(400)이 도금 또는 증착 방식으로 일체 형성되는 도전성 금속층으로만 이루어지지만, 상기 배선을 발광셀의 위쪽에 떠 있는 에어브리지(air bridge) 배선으로 하는 경우에, 상기 접점홈(294)에 채워지는 접점연결부(402)는 P형의 접점패드(또는, 전극패드)일 수 있다.

상기 배선(400)은 자체의 접점연결부(402)가 발광셀(200)의 접점홈(294)에 채워진 채 그 타단부가 인접한 다른 발광셀(200)의 N형 반도체층(220) 상의 접점영역으로 연결된다. 상기 접점영역에는 배선(400)과 직접 접합되는 N형의 접점패드(222)가 형성되어 있다.

또한, 상기 배선(400)은 투명 절연층(410)에 의해 발광셀(200)들 표면에 대해 전기적으로 절연되어 있다. 상기 투명 절연층(410)은 반도체층들(220, 240, 260) 및 ITO층(290)을 포함하는 발광셀(200)들의 표면을 전체적으로 덮도록 형성되는 것으로, 그것의 적어도 일부는 배선(400)과 발광셀(200) 사이의 전기 절연을 위해 그 두 부분 사이에 위치한다. 또한, 상기 투명 절연층(410)은 배선(400)이 연결될 두 부분, 즉, 전술한 접점홈(294) 위쪽과 N형 접점패드(222) 위쪽에 각각 개구부(412, 414)들을 구비한다. 본 실시예에서는, 상기 투명 절연층(410)으로 실리콘 산화막(SiO₂)을 이용하지만, 이는 본 발명을 한정하는 것은 아니며, 임의의 다른 투명한 절연성 물질에 의해 형성될 수도 있다.

한편, 상기 P형 반도체층(260)은 상기 접점홈(294)의 바닥 부근에 전류차단층(262)을 더 포함할 수 있다. 이 전류차단층(262)은 상기 배선(400)의 접점 연결부(402)와 접하는 P형 반도체층(260)의 제한된 영역에 형성된다. 상기 전류차단층(262)은 전술한 접점홈(294) 형성을 위한 건식 식각에 따른 충격(damage)에 의해 P형 반도체층(260) 일부의 전기적 특성이 변화됨으로써 형성된다. 그리고, 상기 전류차단층(262)은 배선(400)의 일단부와 P형 반도체층(260) 사이의 전류를 차단하는 역할을 하여 ITO층(290)으로 보다 폭 넓은 전류 확산이 가능하도록 해준다.

위에서 설명된 구성에 따라, 본 실시예에 따른 발광다이오드(1)는 ITO층(290)의 발광 면적을 크게 줄이지 않으면서 배선(400)과 ITO층(290) 사이의 접촉면적이 증가될 수 있다. 특히, 상기 배선(400)의 일부인 접점 연결부(402)가 ITO층(290)의 접점홈(294) 내면에 접하고 그 접점홈(294) 내면이 ITO층(290)으로의 전류 확산이 용이한 위치이므로, 상기 접점홈(294)과 배선(400)의 연결 구조에 의해, 배선(400)으로부터 ITO층(290)으로 전류 확산 효율은 더욱 높아질 수 있다.

추가로, 본 실시예에 따른 교류용 발광다이오드(1)는 전술한 배선(400) 및 투명 절연층(410)을 덮을 수 있는 절연보호막(420)을 더 포함할 수 있다. 이 절연보호막(420)은 배선(400)들이 수분에 의해 오염되는 것을 방지하며, 외압에 의해 배선(400)들이 손상되는 것을 막아준다.

이하, 도 2 내지 도 9를 참조하여 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 설명한다.

먼저, 사파이어 기판(100) 상에는 볼록부와 오목부로 이루어진 도 2의 확대도에 도시된 것과 같은 패턴(102)이 식각 공정에 의해 형성된다. 그 다음, 패턴(102)의 오목부에는 SiN 버퍼층(120)이 메워져 형성되며, 이에 의해, 상기 사파이어 기판(100)에는 SiN 버퍼층(120)이 분산된 반도체층 성장면(G)가 형성된다. 상기 SiN 버퍼층(120)은 유기 금속 화학 증착법으로 실란(SiH₄) 또는 이염화실란(SiHCl₂) 및 아산화질소(N₂O) 또는 암모늄(NH₄) 가스를 주입하는 방식으로 이루어지는 유기 금속 화학 증착법에 의해 형성될 수 있다.

그 다음, 도 2에 잘 도시된 것과 같이, 상기 버퍼층(120) 상에 N형 반도체층(220), 활성층(240), 그리고, P형 반도체층(260)을 차례로 형성한다. 상기 버퍼층(120) 및 반도체층들(220, 240, 260)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(220, 240, 260)은 동일한 공정챔버에서 연속적으로 형성될 수 있다.

도 3을 참조하면, 상기 P형 반도체층(260) 위에 ITO층(290)이 형성된다. 상기 ITO층(290)의 형성 전에 ITO층(290)과 P형 반도체층(260) 사이의 오믹콘택 형성을 위해 대략 5~50Å의 델타토핑층으로 된 터널구조를 형성하는 공정이 수행될 수도 있다. 또한, 상기 ITO층(290)의 형성은 이하 설명되는 메사식각 공정 후에 이루 어질 수도 있다.

도 4를 참조하면, 메사식각 공정에 의해 복수의 발광셀(200)이 기판(100) 위에 형성된다. 이 공정은 노광을 이용하는 식각 방식에 의해 이루어지는 것으로, N형 반도체층(220), 활성층(240), P형 반도체층(260), 그리고 ITO층(290)을 포함하는 복수의 발광셀(200)을 절연성이 좋은 SiN 버퍼층(120) 위에서 서로 이격되게 형성시키며. 또한, P형 반도체층(260) 및 활성층(240) 일부가 제거되어 N형 반도체층(220)의 상면 일부가 위쪽으로 노출된 영역, 즉, 접점영역이 형성된다.

도 5를 참조하면, 상기 N형 반도체층(220)의 접점영역에는 N형 접점패드(222)가 형성된다. 그 다음, 발광셀(200)들을 갖는 기판(100)에 투명 절연층(410)이 증착 방식으로 형성된다. 상기 투명 절연층(410)은 발광셀들(200)의 측벽 및 상부면을 덮고 그 발광셀들(200) 사이의 기판(100)을 전체적으로 덮는다. 따라서, 전술한 ITO층(290)과 접점패드(222) 또한 상기 투명 절연층(410)에 의해 덮여진다. 상기 투명 절연층(410)은 화학기상증착(CVD) 방식을 이용하여 예컨대 실리콘 산화막으로 형성될 수 있다. 이때, 상기 투명 절연층(410)이 발광셀(200)의 측면까지 용이하게 덮을 수 있도록 하기 위해 전술한 메사 형성 공정에서, 발광셀(200)의 측면을 경사지게 형성하는 것이 바람직하다.

도 6을 참조하면, 상기 투명 절연층(410) 위에 감광막(511)을 바르고 배선 연결을 위한 개구부가 형성될 부분을 제외한 나머지 부분의 감광막을 제거하여 식각할 부분을 정의하는 공정이 수행된다. 그 다음, 도 6 및 도 7에 도시된 바와 같이, 투명 절연층(410)에 제 1 및 제 2 개구부(412, 414)를 형성하고 그 제 1 개구 부(412)와 연통되게 이어지는 접점홈(294)을 ITO층(290)에 형성하기 위한 패터닝 건식 식각 공정이 수행된다. 본 실시예에서의 건식 식각 공정은 불활성 가스(inert gas)인 Ar+ 를 식각 표면에 충돌시켜 물리적으로 투명 절연층(410) 및 ITO층(290) 일부를 떼어내는 방식으로 수행된다. 이 때, 상기 건식 식각에 의해 형성되는 접점홈(294)은 그 깊이가 P형 반도체층(260)의 표면에 이르도록 정해진다.

또한, 접점홈(294)이 P형 반도체층(260) 표면에 이르도록 ITO층(290)이 식각된 후, 전술한 건식 식각 공정을 지속하면, 전류차단층(262)이 P형 반도체층(260) 표면에 형성된다. 이 전류차단층(262)은 전술한 Ar+가 P형 반도체층(260) 표면에 충돌하여 그 충돌된 P형 반도체층(260) 표면 일부의 전기적 성질이 변화되어 형성되는 것이다.

그 다음, 도 8 및 도 9에 도시된 것과 같은 배선 연결 공정이 수행된다. 배선 연결을 위해서는, 먼저, 증착 방식 또는 도금 방식에 의해 투명 절연층(410)이 형성된 발광셀들(200) 및 그 발광셀들(200) 사이의 사파이어 기판(100)을 덮는 도전성 금속층(400a)을 도 8에 도시된 바와 같이 형성한다. 그 다음, 발광셀들(200)로부터 광이 출사되는 영역을 가리지 않도록 그 영역에 상응하는 도전성 금속층(400a) 일부를 제거하면, 도 9에 도시된 것과 같은 도전성 금속층 구조의 배선(400)이 형성된다.

따라서, 상기 배선(400)은 자신의 일단부, 즉 접점 연결부(402)가 투명 절연층(410)의 제 1 개구부(412)를 거쳐 ITO층(290) 상의 접점홈(294)에 채워지고 이로부터 연장된 타단부는 상기 제 2 개구부(414)를 거쳐 N형 반도체층(220) 상의 N형 접점패드(222)에 연결된다. 본 실시예의 배선 연결 공정과 달리, 도전성 금속층을 제거하는 공정 없이 배선(400)을 도 9과 같은 형태로 형성하는 것도 가능한데, 이는 투명 절연층(410) 형성의 감광막을 이용하여 배선이 형성될 영역을 미리 정의함으로써 구현될 수 있다.

위의 모든 공정이 완료된 후, 배선(400) 및 투명 절연층(410)을 덮는 절연보호막(420)을 형성할 수 있으며, 절연보호막(420)이 형성된 발광다이오드(1)는 도 1에 잘 도시되어 있다.

전술한 바와 같이, 본 발명의 실시예에 따른 발광다이오드(1)는, 배선(400)의 일단부가 ITO층(290)의 접점홈(294) 내면과 폭 넓게 접함으로써, 배선(400)과 ITO층(290) 사이의 접촉면적은 크게 확장된다. 그리고, 배선(400)이 P형 반도체층(260)과 접하되, 그 접하는 부분에서 전류차단층(262)이 P형 반도체층으로 흐르는 전류를 차단하므로 ITO층(290)으로의 전류확산 효율을 보다 높여줄 수 있다.

이하에서는 본 발명의 제 2 실시예에 따른 발광다이오드를 설명하기로 한다. 상기 제 2 실시예에 따른 발광다이오드를 설명함에 있어서, 앞선 제 1 실시예의 구성요소와 동일 기능을 하는 구성요소에 대해서는 같은 도면부호를 사용하며, 앞선 제 1 실시예와 중복되는 설명은 발명의 요지를 흐리지 않도록 생략하기로 한다.

도 10은 본 발명의 제 2 실시예에 따른 발광다이오드를 설명하기 위한 단면도이다.

도 10에 도시된 바와 같이, 본 실시예에 따른 발광다이오드(1)는 패턴(102)을 상면에 갖는 사파이어 기판(100)과, 상기 패턴(102)의 오목부를 메우도록 형성 된 SiN 버퍼층(120), 그리고, 상기 SiN 버퍼층(120)이 분산된 반도체층 성장면(G) 상에 형성된 하나의 발광셀(200)을 포함한다. 상기 반도체층 성장면(G)은 상기 패턴(102)에 의해 광 추출 효율 향상시키며, 분산된 SiN 버퍼층(120)의 존재에 의해 그 위에 형성되는 GaN계 반도체층이 횡방향으로 성장하도록 하여 전위 밀도를 크게 감소시켜 줄 수 있다. 또한, 상기 SiN 버퍼층(120)에 의해 사파이어 기판과 발광셀의 반도체층 사이의 격자 부정합이 완화된다.

앞선 실시예와 마찬가지로, 상기 발광셀(200)은 N형 반도체층(220), 활성층(240), 그리고, P형 반도체층(260)이 연속적으로 적층된 구조를 이루며, 활성층(240)은 전술한 메사 형성에 의해 N형 반도체층(220)의 일부 영역 위에 한정적으로 형성되고, 상기 활성층(240) 위로는 P형 반도체층(260)이 형성된다. 따라서, 상기 N형 반도체층(220)은 일부 영역이 활성층(240)과 접합되어 있으며 나머지 영역이 N형 접점패드(222) 형성을 위한 접점영역으로 노출된다. 그리고, 상기 P형 반도체층(260) 상에는 ITO층(292)이 형성된다.

본 실시예에 따라, 상기 ITO층(290)의 상면에는 배선(미도시됨)과 연결되는 접점 연결부로서 P형 접점패드(402')가 마련된다. 상기 P형 접점패드(402')는, 와이어 본딩에 의해 배선 일단에 연결되는 부분으로서, 앞선 실시예에서 배선의 일부로 이루어진 접점 연결부(402; 도 1 참조)와 마찬가지로 ITO층(290)의 접점홈(292)에 채워져서 배선을 ITO(290)층에 연결시키는 부분이다.

본 실시예에 따른 P형 접점패드(402')와 ITO층(290)의 연결구조는 이하 설명되는 바와 같이 ITO층(290)의 발광 면적 축소를 최소화하면서도 ITO층(290)과 P 형 접점패드(402') 사이의 접촉면적을 확장시키고, 특히, P형 접점패드(402')로부터 ITO층(290)으로의 전류확산 효율을 높일 수 있도록 되어 있다. 이를 위해, ITO층(290)의 상면, 특히, P형 접점패드(402')가 형성될 자리에는 접점홈(292)이 형성된다.

앞선 실시예와 마찬가지로, 상기 접점홈(292)은 ITO층(290)으로부터 P형 반도체층(260)의 표면까지 이어진다. 그리고, 상기 접점홈(292)에는 예를 들면, 도금 또는 증착방식을 통해 P형 점점패드(402')의 일부가 채워진다. 그리고, 상기 접점홈(292) 내로 채워진 P형 접점패드(402')는 그 상측 일부가 상기 접점홈(292) 외측의 P형 반도체층(260)의 상면과 접해 있고 그 하측 일부는 상기 접점홈(292) 내측에서 ITO층(290)의 내측면과 접해 있다.

위와 같은 구조에 의해, 본 실시예에 따른 발광다이오드는 ITO층(290)의 발광 면적을 크게 줄이지 않으면서 P형 접점패드(402')와 ITO층(290) 사이의 접촉면적을 증가시킬 수 있으며, 더 나아가, P형 접점패드(402')가 ITO층(290)의 상면 및 접점홈(292) 내측면과 동시에 접하는 구조에 의해, ITO층(290)에 대한 전류 확산 효율을 더욱 높일 수 있다.

앞선 실시예에와 마찬가지로, 본 실시예에 따른 P형 반도체층(260) 또한 전류차단층(262)을 포함한다. 이 전류차단층(262)은 전술한 P형 접점패드(402')와 접하는 P형 반도체층(260)의 제한된 영역에 형성된다. 상기 전류차단층(262)은 앞선 실시예에서 설명한 바와 같이 접점홈(292) 형성을 위한 건식식각 중에 P형 반도체층(260) 일부의 전기적 특성이 변화됨으로써 형성된다.

도 11 및 도 12는 각각 건식식각 공정으로 형성된 접점홈과 습식 식각 공정으로 형성된 접점홈을 비교하기 위한 사진도들로서, 도 12에 나타낸 것 같이 습식 식각 공정을 통해 형성된 접점홈의 가장자리에 다수의 감광막 찌꺼기가 잔류됨이 확인된 반면, 도 11에 나타낸 것과 같이 건식식각 공정을 통해 형성된 접점홈 내에는 감광막 찌꺼기가 거의 잔류하지 않음을 확인할 수 있다.

본 발명에 의하면, 패턴이 형성된 사파이어 기판 상에 SiN 버퍼층이 분산된 반도체층 성장면을 형성함으로써, 상기 패턴에 의해 광 추출 효율이 향상되고, 상기 SiN 버퍼층에 의해 사파이어 기판과 발광셀 사이의 격자 부정합이 완화되며, 상기 SiN 버퍼층이 분산된 반도체층 성장면에서 이루어지는 반도체층의 횡방향 성장에 의해 그 반도체층의 전위 밀도가 크게 감소되는 효과를 제공한다.

또한, 본 발명에 의하면, 투명전극층으로 광 투과성이 뛰어난 ITO층을 이용하는 발광다이오드에 있어서, 상기 ITO층의 문제점으로 지적되어 온 전류 특성을 개선하여 휘도 및 발광 성능이 향상된 발광다이오드를 구현할 수 있다.

Claims (8)

1. 사파이어 기판의 상면에 볼록부와 오목부가 연속하는 패턴을 형성하고;

   상기 패턴의 오목부를 SiN 버퍼층으로 메워, 상기 SiN 버퍼층이 분산된 반도체층 성장면을 형성하고;

   상기 반도체층 성장면 상에 제 1 도전성 반도체층, 활성층, 제 2 도전성 반도체층 및 투명전극층이 차례대로 형성하고, 메사 식각하여 적어도 하나의 발광셀을 형성하고;

   상기 적어도 하나의 발광셀에 전극을 형성하고, 서로 인접한 상기 발광셀들 사이를 연결하기 위한 배선을 형성하는 것을 포함하는 것 발광다이오드 제조방법.
2. 청구항 1에 있어서, 상기 투명전극층은 ITO층이되, 상기 전극 및 배선을 형성하는 단계는,

   건식식각에 의해 상기 ITO층에 상기 배선 연결을 위한 접점홈을 형성하는 단계와,

   상기 배선 연결을 위해, 상기 접점홈에 도전성 재료로 된 접점 연결부를 채우는 단계를,

   포함하는 것을 특징으로 하는 발광다이오드 제조방법.
3. 청구항 2에 있어서, 상기 접점홈을 형성하는 단계는, 불활성 가스를 상기 ITO층에 충돌시켜 상기 제 2 도전형 반도체층의 표면을 노출시키는 접점홈을 형성하되, 상기 불활성 가스가 상기 노출된 상기 제 2 도전형 반도체층 표면에 충돌하는 것에 의해, 상기 제 2 도전형 반도체층 상에 전류차단층을 형성하는 것을 특징으로 하는 발광다이오드 제조방법.
4. 청구항 2에 있어서, 상기 적어도 하나의 발광셀을 형성하는 단계는 서로 일정한 간격으로 이격되게 복수의 발광셀들을 형성하는 것임을 특징으로 하는 발광다이오드 제조방법.
5. 볼록부와 오목부가 연속하는 패턴이 형성된 사파이어 기판과;

   SiN 버퍼층이 분산된 형태의 반도체층 성장면을 상기 사파이어 기판 상면에 형성하도록, 상기 패턴의 오목부를 메운 SiN 버퍼층과;

   상기 반도체층 성장면 상에 차례로 형성된, 제 1 도전성 반도체층, 활성층, 제 2 도전성 반도체층 및 투명전극층을 포함하고, 메사 식각에 의해 분리된 적어도 하나의 발광셀과;

   상기 적어도 하나의 발광셀에 형성된 전극, 서로 인접한 상기 발광셀들 사이를 연결하기 위한 배선을 포함하는 발광다이오드.
6. 청구항 5에 있어서, 상기 투명전극층은 ITO층이며, 상기 전극 및 배선 구조는, 상기 제 2 도전성 반도체층 상에 형성되는 ITO층과, 배선의 연결을 위해 상기 ITO층에 형성되는 접점홈과, 상기 접점홈에 채워져서 상기 배선의 일단부가 되는 접점 연결부를 포함하는 것을 특징으로 하는 발광다이오드.
7. 청구항 6에 있어서, 상기 접점홈은 상기 ITO층과 접하는 상기 제 2 도전성 반도체층의 표면까지 이어지도록 형성되며, 상기 제 2 도전성 반도체층은, 상기 접점홈의 바닥에서 상기 접점 연결부와 접하는 위치에, 전기적 특성이 변화된 전류차단층을 포함하는 것을 특징으로 발광다이오드.
8. 청구항 5 내지 청구항 7 중 어느 한 항에 있어서, 상기 적어도 하나의 발광셀은 서로 이격된 복수의 발광셀들인 것을 특징으로 하는 발광다이오드.

Images