JP2000021772A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000021772A
JP2000021772A JP18093098A JP18093098A JP2000021772A JP 2000021772 A JP2000021772 A JP 2000021772A JP 18093098 A JP18093098 A JP 18093098A JP 18093098 A JP18093098 A JP 18093098A JP 2000021772 A JP2000021772 A JP 2000021772A
Authority
JP
Japan
Prior art keywords
nitride
compound semiconductor
sapphire substrate
iii
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18093098A
Other languages
English (en)
Other versions
JP4352473B2 (ja
Inventor
Etsuo Morita
悦男 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18093098A priority Critical patent/JP4352473B2/ja
Priority to US09/334,666 priority patent/US6232623B1/en
Publication of JP2000021772A publication Critical patent/JP2000021772A/ja
Priority to US09/795,844 priority patent/US7033854B2/en
Priority to US11/113,597 priority patent/US7125736B2/en
Application granted granted Critical
Publication of JP4352473B2 publication Critical patent/JP4352473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Abstract

(57)【要約】 【課題】 サファイア基板上に成長させる窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の結晶性の向上を図る。 【解決手段】 サファイア基板１の一主面に複数の凹部
１ａを形成し、その上に窒化物系ＩＩＩ−Ｖ族化合物半
導体層を成長させる。凹部１ａの内面の少なくとも一部
はサファイア基板１の一主面に対して１０度以上の角度
をなす。凹部１ａの内部は、窒化物系ＩＩＩ−Ｖ族化合
物半導体層よりもＡｌ組成比が高い窒化物系ＩＩＩ−Ｖ
族化合物半導体結晶、例えばＡｌ組成比ｘが０．２以上
のＡｌxＧａ1-x Ｎ結晶１６で埋め込まれる。凹部１ａ
は深さを２５ｎｍ以上、幅を３０ｎｍ以上とする。凹部
１ａはサファイア基板１のサーマルクリーニング時に形
成してもよいし、リソグラフィーおよびエッチング、サ
ーマルエッチングなどを用いて形成してもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、ＧａＮなどの窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体を用いた半導体レーザや発光ダ
イオードあるいは電子走行素子に適用して好適なもので
ある。
【０００２】
【従来の技術】緑色あるいは青色から紫外線領域におよ
ぶ発光材料として、Ａｌ、Ｇａ、ＩｎなどのＩＩＩ族元
素とＮを含むＶ族元素とからなる、ＧａＮに代表される
窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レー
ザや発光ダイオードが開発されている。このうち、発光
ダイオードについてはすでに実用化されている。一方、
半導体レーザにおいては、室温連続発振が実現されては
いるものの、長寿命化のためには窒化物系ＩＩＩ−Ｖ族
化合物半導体のさらなる結晶性の改善が必要とされてい
る。そのために、ＥＬＯＧ−ＧａＮ（Epitaxially late
rally overgrownＧａＮ）などのＧａＮの結晶性を向上
させる技術も応用されて効果を発揮している。しかし、
その基本となる、結晶基板上に成長させた窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層自体の結晶性のさらなる向上も
望まれている。
【０００３】一般的には基板結晶としてはサファイアま
たはＳｉＣが用いられ、十分に平坦化および鏡面化加工
された結晶基板表面の清浄化が成長装置の中で行われた
後、その上に窒化物系ＩＩＩ−Ｖ族化合物半導体層の成
長が行われる。この場合、目的とする半導体装置を製造
するには、原子レベルで平坦な表面または界面構造を有
する各種積層構造を形成することが必要であるため、基
板表面も平坦さが維持または平坦化されるような表面清
浄化方法および成長方法が用いられている。
【０００４】結晶基板面を微傾斜させてその上の成長様
式をステップフロー（Step Flow)モードにすることによ
って窒化物系ＩＩＩ−Ｖ族化合物半導体層の結晶性を向
上させる方法も提案されている（特開平７−２０１７４
５号公報）。
【０００５】ＧａＡｓ基板やＩｎＰ基板を用いた場合に
おいては、導波路中の導波光を反射する目的で、（００
１）基板表面に（１１１）Ｂ面からなる回折格子を形成
した基板上にバッファ層を成長させてから、窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層を成長させることが行われて
いる（特開平８−２６４９０１号公報）。
【０００６】また、サファイア基板とその上の窒化物系
ＩＩＩ−Ｖ族化合物半導体層との間に、ＡｌＮバッファ
層をはさんだり（特開平２−２２９４７６号公報）、Ｇ
ａＮまたはＡｌＧａＮバッファ層をはさんだり（特開平
４−２９７０２３号公報、特開平７−３１２３５０号公
報）することによって結晶性の向上を図る手法や、サフ
ァイア基板表面を窒化することによって結晶性を向上さ
せる手法（特開平５−４１５４１号公報）などが知られ
ている。また、格子定数の異なる複数のバッファ層を連
続して積層し、基板とバッファ層、バッファ層とその上
のエピタキシャル層との格子定数差を小さくすることに
よって格子不整による欠陥を低く抑える方法が知られて
いる（特開平９−６３９６２号公報）。
【０００７】
【発明が解決しようとする課題】一般に、サファイア基
板やＳｉＣ基板上に成長させた窒化物系ＩＩＩ−Ｖ族化
合物半導体結晶には、結晶方位の「ふらつき」があると
されている。つまり、この窒化物系ＩＩＩ−Ｖ族化合物
半導体結晶は「モザイク結晶」である。この結晶方位の
ふらつきは、大きく分けて、基板表面に垂直な軸の周り
に回転するような方向にふらつく「ツイスト（Twist)」
モザイク成分と、軸方位が垂直方向からずれる方向にふ
らつく「チルト（Tilt）」モザイク成分とに分けること
ができる。これらのふらつきの大きさは通常、０．０１
〜０．５°程度あるとされている。この結晶方位のふら
つきの原因は、使用する基板とその上に成長させる窒化
物系ＩＩＩ−Ｖ族化合物半導体層との結晶構造が異なる
こと、および、それらの格子定数が互いに大きく異なる
ためであると考えられている。また、安定なサファイア
結晶と窒化物系ＩＩＩ−Ｖ族化合物半導体結晶との原子
間結合がそれらの結晶内部に比べて相対的に弱いため
に、成長時にサファイア結晶からの結晶方位の引き継ぎ
が正確に行われにくいことも要因と考えられる。
【０００８】以上のようなモザイク結晶性のために、窒
化物系ＩＩＩ−Ｖ族化合物半導体層を用いた半導体発光
素子においては、発光効率の低下など、素子特性の向上
が妨げられたり、寿命が短いなど、素子としての信頼性
に問題が生じている。
【０００９】したがって、この発明の目的は、サファイ
ア基板上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導
体層の結晶性の向上を図ることができる半導体装置およ
びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要について説明する。
【００１１】本発明者は、サファイア基板上に成長させ
る窒化物系ＩＩＩ−Ｖ族化合物半導体の結晶性の向上を
図るためには、サファイア基板の表面がどのような状態
にあるのが最適であるかについて検討した。このサファ
イア基板の表面については、これまでは、より平坦であ
ることが望ましいと考えられ、平坦化に努力が払われて
いたと言える。例えば、特開平８−８３８０２号公報に
は、常圧雰囲気で９００℃以上の温度に加熱してサファ
イア基板を熱処理する際に、面方位に対応して加熱時間
および加熱温度を選択することによりサファイア基板表
面の原子ステップ高さおよびテラス幅を制御すること
で、超平坦で、実質的に同一結晶方位を持つテラス面の
みからなり、しかも直線状の規則的なステップサイトを
持つ基板表面を得る技術が提案されている。
【００１２】しかしながら、本発明者の検討によれば、
サファイア基板上に成長させる窒化物系ＩＩＩ−Ｖ族化
合物半導体の結晶性の向上を図るためには、上記の平坦
化とは全く逆に、サファイア基板の表面に積極的に凹部
を形成しておく方がよい。これは次のような理由によ
る。
【００１３】平坦なサファイア基板表面での結晶成長
（気相成長および固相成長を含む）過程では、成長する
窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の結晶方位は、
基板表面に平行なただ一つの界面をはさむ窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体原子とサファイア結晶原子との相
互作用のみで決定されるため、この界面での相互作用力
が大きくないと、すでに述べた結晶方位のふらつきが大
きくなる。特に、面内方向の結晶方位のふらつき（ツイ
スト成分）の制御が弱くなる。これに対して、凹みを有
する界面においては、基板に平行ではない斜め方向の結
晶面を介して横方向の束縛力で結晶方位が限定されるこ
とによって、結晶方位を制限することが可能である。こ
のため、サファイア基板とその上に成長する窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体結晶との結晶方位関係をより正
確に一致させることが可能となる。
【００１４】ここで、均一な結晶方位のステップ状の微
傾斜基板を用いる方法においては、結晶方位の束縛は１
方向なのに対して、サファイア基板表面に凹部を設けた
場合には、このサファイア基板上の窒化物系ＩＩＩ−Ｖ
族化合物半導体の成長は複数の結晶方向および結晶面に
よって制限されるため、サファイア基板とその上に成長
する窒化物系ＩＩＩ−Ｖ族化合物半導体層との結晶方位
関係の一致に関してより大きな効果を得ることができ
る。
【００１５】この発明は、本発明者による以上のような
検討に基づいて案出されたものである。すなわち、上記
目的を達成するために、この発明の第１の発明は、サフ
ァイア基板上に成長させた窒化物系ＩＩＩ−Ｖ族化合物
半導体層を用いた半導体装置において、サファイア基板
と窒化物系ＩＩＩ−Ｖ族化合物半導体層との界面におけ
るサファイア基板に凹部が設けられていることを特徴と
するものである。
【００１６】この発明の第２の発明は、サファイア基板
上に成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体層を
用いた半導体装置の製造方法において、サファイア基板
の一主面に凹部を形成した後、サファイア基板の一主面
上に窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる
ようにしたことを特徴とするものである。
【００１７】この発明において、サファイア基板の凹部
は、種々の断面形状および平面形状とすることができ、
点状であっても、線状であっても、点状のものと線状の
ものとを組み合わせたものであってもよい。また、これ
らの凹部は、種々の方法によって形成することができ、
例えば、サファイア基板の表面をサーマルクリーニング
する際の条件の制御や、リソグラフィー技術およびエッ
チング技術の利用や、サーマルエッチングなどにより形
成してもよい。
【００１８】この発明において、サファイア基板上に窒
化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる際に、
複数の結晶方向および結晶面によって成長を制限し、サ
ファイア基板とその上に成長させる窒化物系ＩＩＩ−Ｖ
族化合物半導体層との結晶方位関係のより正確な一致を
図る観点から、好適には、サファイア基板の凹部の内面
の少なくとも一部がサファイア基板の一主面に対して１
０度以上の角度をなすようにする。また、凹部の大きさ
については、同様な観点から、好適には、深さを２５ｎ
ｍ以上、幅を３０ｎｍ以上とする。あるいは、後述のよ
うにサファイア基板からのＡｌの拡散を容易にする観点
からは、凹部の深さを１０ｎｍ以上、幅を３０ｎｍ以上
とする。また、これらの凹部の幅は、好適には５μｍ以
下、典型的には２μｍ以下である。
【００１９】この発明において、典型的には、サファイ
ア基板の一主面がサファイア結晶の（０００１）面（い
わゆるｃ面）または（０００１）面から微小角度傾斜し
た面からなる。ここで、微小角度とは、１０度以内の角
度を意味する。サファイア基板の一主面がこれらの面で
ある場合、凹部の内面には種々の結晶面が現れ得る。具
体的には、例えば、サファイア結晶の｛１１−２６｝
面、｛１１−２９｝面などが現れる。実際に形成された
凹部の内面の結晶面の角度の測定によると、凹部によっ
て角度が異なるが、これらの二つの結晶面またはその間
の角度になっている。
【００２０】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体層が形成された状態のサファイア基板の凹
部の内部は、結晶方位のそろった窒化物系ＩＩＩ−Ｖ族
化合物半導体結晶で埋め込まれている。ただし、必ずし
も複数の凹部の全てが窒化物系ＩＩＩ−Ｖ族化合物半導
体結晶で埋め込まれている必要はない。この凹部に埋め
込まれた、結晶方位のそろった窒化物系ＩＩＩ−Ｖ族化
合物半導体は、例えば、一主面に凹部が形成されたサフ
ァイア基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体のバ
ッファ層を低温で成長させた後、より高温で熱処理する
ことにより形成することができる。この方法は、サファ
イア基板上にまず低温で窒化物系ＩＩＩ−Ｖ族化合物半
導体のバッファ層を成長させてから、基板温度を昇温さ
せてこのバッファ層上に窒化物系ＩＩＩ−Ｖ族化合物半
導体層を成長させるプロセスを用いる場合に適合するも
のであるが、バッファ層の成長からその上の窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層の成長を基板温度を低温から
高温に連続的に昇温させながら行うことによって、成長
中断による異常界面形成のない積層構造を実現すること
ができる。さらに、別の方法として、バッファ層を成長
させずに、サファイア基板上に、基板温度を低温から高
温に昇温させながら、窒化物系ＩＩＩ−Ｖ族化合物半導
体層を直接成長させ、サファイア基板の凹部に窒化物系
ＩＩＩ−Ｖ族化合物半導体結晶を埋め込んでもよい。具
体的には、例えば、基板温度５００〜５２０℃から窒化
物系ＩＩＩ−Ｖ族化合物半導体層の成長を開始して１０
００〜１１００℃まで基板温度を昇温させながら成長を
続ける。そして、基板温度が１０００〜１１００℃まで
上昇したら、基板温度をその温度に保持して成長を続け
る。ただし、窒化物系ＩＩＩ−Ｖ族化合物半導体層中に
ＧａＩｎＮ層などのＩｎを含む層が含まれる場合、その
層の成長は７００〜８００℃の基板温度で行う。
【００２１】ここで、サファイア基板の凹部の中に結晶
方位のそろった窒化物系ＩＩＩ−Ｖ族化合物半導体結晶
が形成されていることは、透過電子顕微鏡を用いたモア
レ縞形成の有無によって判断することができる。例え
ば、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０００
２）反射とサファイア結晶の（０００６）反射とを少な
くとも励起した透過電子顕微鏡像において、サファイア
基板の凹部の内部に現れるこれらの格子面によるモアレ
縞を観察することによって、結晶方位のそろった窒化物
系ＩＩＩ−Ｖ族化合物半導体結晶の成長を確かめること
ができる。このモアレ縞は、成長させた窒化物系ＩＩＩ
−Ｖ族化合物半導体の成分および組成に依存する間隔を
有する。
【００２２】この発明において、典型的には、サファイ
ア基板とその上の窒化物系ＩＩＩ−Ｖ族化合物半導体層
との界面に、Ａｌ2 Ｏ3 からなるサファイア基板を起源
とするＡｌが拡散した高Ａｌ組成比窒化物系ＩＩＩ−Ｖ
族化合物半導体結晶からなるバッファ層が、サファイア
基板の凹部を埋め込むように形成される。この高Ａｌ組
成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶は、サファ
イア基板の凹部の内部にのみ埋め込まれることもある。
ここで、このバッファ層との界面におけるサファイア基
板に凹部が設けられているため、サファイア基板とバッ
ファ層との接触面積は凹部の内面の面積分だけ増加して
いるため、サファイア基板からバッファ層へのＡｌの拡
散は容易に行われる。例えば、窒化物系ＩＩＩ−Ｖ族化
合物半導体層がＡｌx1Ｇａ1-x1-y1 Ｉｎy1Ｎ（０≦ｘ１
≦１、０≦ｙ１≦１、０≦ｘ１＋ｙ１≦１）からなり、
窒化物系ＩＩＩ−Ｖ族化合物半導体結晶がＡｌx2Ｇａ
1-x2-y2 Ｉｎy2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦
ｘ２＋ｙ２≦１）からなる場合、好適には、ｘ２−ｘ１
≧０．１となるようにする。この高Ａｌ組成比窒化物系
ＩＩＩ−Ｖ族化合物半導体結晶が形成されることにより
次のような効果が得られる。すなわち、例えば、窒化物
系ＩＩＩ−Ｖ族化合物半導体層がＧａＮ層である場合、
高Ａｌ組成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶は
ＡｌＧａＮ結晶となるが、このＡｌＧａＮ結晶によりサ
ファイア基板とＧａＮ層とをＡｌを介して連続的に接続
することができるとともに、このＡｌＧａＮ結晶はＧａ
Ｎ層に比べてよりサファイア基板に近い格子定数を有す
ることによりサファイア基板とＧａＮ層との格子定数差
を緩和することができ、また、格子定数差によって生じ
る不一致転位を減少させることができる。この高Ａｌ組
成比窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の形成は、
低温でバッファ層を成長させた後の基板温度の昇温時の
熱処理により行うことができる。あるいは、バッファ層
を成長させることなく、サファイア基板上に、基板温度
を低温から高温に上昇させながら、窒化物系ＩＩＩ−Ｖ
族化合物半導体層を直接成長させる場合には、基板温度
の昇温の過程で行うことができる。さらにまた、サファ
イア基板からのＡｌの拡散を有効に行わせる観点から
は、好適には、成長前にサファイア基板の一主面を窒素
を含むガスにさらして窒化することによりＡｌとＮとか
らなる層を形成しておく。これらの場合、サファイア基
板に凹部が形成されていることにより、サファイア基板
とその上に成長される層との界面の接触面積が増大し、
Ａｌの拡散反応が促進される。
【００２３】ここで、サファイア基板と窒化物系ＩＩＩ
−Ｖ族化合物半導体層との界面に高Ａｌ組成比窒化物系
ＩＩＩ−Ｖ族化合物半導体結晶が形成されていること
は、透過電子顕微鏡を用いたモアレ縞を観察することに
よって確認することができる。より具体的には、窒化物
系ＩＩＩ−Ｖ族化合物半導体結晶の（０００２）反射と
サファイア結晶の（０００６）反射とを少なくとも励起
した透過電子顕微鏡像において界面領域に間隔が０．８
〜１．７ｎｍのモアレ縞が観察されること、あるいは、
窒化物系ＩＩＩ−Ｖ族化合物半導体結晶の（０１−１
０）反射とサファイア結晶の（１１−２０）反射とを少
なくとも励起した透過電子顕微鏡像において界面領域に
間隔が１〜２．１ｎｍの間隔のモアレ縞が観察されるこ
と、あるいは、窒化物系ＩＩＩ−Ｖ族化合物半導体結晶
の（０−２２０）反射とサファイア結晶の（０３−３
０）反射とを少なくとも励起した透過電子顕微鏡像にお
いて０．６〜１．２ｎｍの間隔のモアレ縞が観察される
ことによって判断することができる。
【００２４】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群
より選ばれた少なくとも一種のＩＩＩ族元素と、少なく
ともＮを含み、場合によってさらにＡｓまたはＰを含む
Ｖ族元素とからなり、具体例を挙げると、ＧａＮ、Ｉｎ
Ｎ、ＡｌＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ
などである。
【００２５】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体層の成長には、有機金属化学気相成長（Ｍ
ＯＣＶＤ）法や、分子線エピタキシー（ＭＢＥ）法など
を用いることができる。
【００２６】この発明において、半導体装置は、基本的
にはどのようなものであってもよいが、具体的には、半
導体レーザや発光ダイオードなどの発光素子あるいはＧ
ａＮ系ＦＥＴなどの電子走行素子である。
【００２７】上述のように構成されたこの発明によれ
ば、サファイア基板の一主面に凹部が設けられているこ
とにより、このサファイア基板上における窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層の成長を複数の結晶方向および
結晶面によって制限することができ、それによって、サ
ファイア基板とその上に成長する窒化物系ＩＩＩ−Ｖ族
化合物半導体との結晶方位関係をより正確に一致させる
ことができる。
【００２８】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２９】図１はこの発明の第１の実施形態によるＧ
ａＮ系半導体レーザを示し、図２はこのＧａＮ系半導体
レーザの基板表面付近の一部を拡大して示す。このＧａ
Ｎ系半導体レーザはＳＣＨ（Separate Confinement Het
erostructure) 構造を有するものである。
【００３０】図１および図２に示すように、この第１の
実施形態によるＧａＮ系半導体レーザにおいては、ｃ面
サファイア基板１上に、ＧａＮバッファ層２を介して、
アンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ
型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇ
ａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の
活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光
導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型Ｇ
ａＮコンタクト層１１が順次積層されている。ここで、
ｐ型ＡｌＧａＮキャップ層８は、ｐ型ＧａＮ光導波層
９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコ
ンタクト層１１を１０００℃程度の温度で成長させる際
にＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構
造の活性層７からＩｎＮが分解するのを防止するととも
に、活性層７からの電子のオーバーフローを防止するた
めのものである。
【００３１】ＧａＮバッファ層２は厚さが例えば３０ｎ
ｍであり、アンドープＧａＮ層３は厚さが例えば１μｍ
である。ｎ型ＧａＮコンタクト層４は厚さが例えば４μ
ｍであり、ｎ型不純物として例えばＳｉがドープされて
いる。ｎ型ＡｌＧａＮクラッド層５は厚さが例えば０．
５μｍであり、ｎ型不純物として例えばＳｉがドープさ
れている。ｎ型ＧａＮ光導波層６は厚さが例えば０．１
μｍであり、ｎ型不純物として例えばＳｉがドープされ
ている。ｐ型ＡｌＧａＮキャップ層８は厚さが例えば２
０ｎｍであり、ｐ型不純物として例えばＭｇがドープさ
れている。ｐ型ＧａＮ光導波層９は厚さが例えば０．１
μｍであり、ｐ型不純物として例えばＭｇがドープされ
ている。ｐ型ＡｌＧａＮクラッド層１０は厚さが例えば
０．５μｍであり、ｐ型不純物として例えばＭｇがドー
プされている。また、ｎ型ＡｌＧａＮクラッド層５およ
びｐ型ＡｌＧａＮクラッド層１０のＡｌ組成比は例えば
０．０７、ｐ型ＡｌＧａＮキャップ層８のＡｌ組成比は
例えば０．１６である。Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉ
ｎy Ｎ多重量子井戸構造の活性層７については、例えば
ｘ＝０．１１、ｙ＝０．０１、Ｇａ1-x Ｉｎx Ｎ層およ
びＧａ1-y Ｉｎy Ｎ層の厚さは例えばそれぞれ３ｎｍお
よび６ｎｍ、井戸数は４である。ｎ型ＡｌＧａＮクラッ
ド層５およびｐ型ＡｌＧａＮクラッド層１０のＡｌ組成
比は例えば０．０７、ｐ型ＡｌＧａＮキャップ層８のＡ
ｌ組成比は例えば０．１６である。
【００３２】ｎ型ＧａＮコンタクト層４の上層部、ｎ型
ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ
1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活
性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導
波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型Ｇａ
Ｎコンタクト層１１は所定幅のメサ形状を有する。ま
た、このメサ部におけるｐ型ＡｌＧａＮクラッド層１０
の上層部およびｐ型ＧａＮコンタクト層１１には一方向
に延在する所定幅のリッジ部１２が形成されている。メ
サ部の表面およびメサ部以外の部分のｎ型ＧａＮコンタ
クト層４の表面には例えばＳｉＯ2 膜のような絶縁膜１
３が設けられている。この絶縁膜１３には、リッジ部１
２の上の部分に開口１３ａが、メサ部に隣接する部分の
ｎ型ＧａＮコンタクト層４の上の部分に開口１３ｂが設
けられている。そして、リッジ部１２をまたぐようにｐ
側電極１４が設けられており、絶縁膜１３の開口１３ａ
を通じてリッジ部１２のｐ型ＧａＮコンタクト層１１と
オーミックコンタクトしている。このｐ側電極１４は、
例えばＮｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＮｉ
／Ｐｔ／Ａｕ構造を有する。また、絶縁膜１３の開口１
３ｂを通じてｎ型ＧａＮコンタクト層４上にｎ側電極１
５がオーミックコンタクトして設けられている。このｎ
側電極１５は、例えばＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡ
ｕ膜を順次積層したＴｉ／Ａｌ／Ｐｔ／Ａｕ構造を有す
る。
【００３３】図２に示すように、この第１の実施形態に
おいては、従来のＧａＮ系半導体レーザと異なり、ｃ面
サファイア基板１とその上の窒化物系ＩＩＩ−Ｖ族化合
物半導体層、具体的にはＧａＮバッファ層２との界面に
おけるｃ面サファイア基板１に凹部１ａが多数、例えば
１０9ｃｍ-2程度の面密度で形成されている。これらの
凹部１ａの断面形状は三角形、台形など種々のものであ
ってよく、それらの平面形状も図３に例示するような六
角形、三角形、円形、これらが二つ以上組み合わさった
ものなど種々のものであってよい。これらの凹部１ａの
大きさは、例えば、深さが２５ｎｍ以上、幅が３０ｎｍ
以上である。また、これらの凹部１ａの内部は、結晶方
位のそろったＡｌx Ｇａ1-x Ｎ結晶１６で埋め込まれて
いる。ここで、このＡｌx Ｇａ1-x Ｎ結晶１６のＡｌ組
成比ｘは０．２以上である。また、サファイア結晶の
（０００６）反射とＧａＮ結晶の（０００２）反射とを
励起した電子顕微鏡像において、このＡｌx Ｇａ1-x Ｎ
結晶１６の部分で観察されるモアレ縞の間隔は、１．３
７〜１．６７ｎｍである。
【００３４】次に、上述のように構成されたこの第１の
実施形態によるＧａＮ系半導体レーザの製造方法につい
て説明する。
【００３５】このＧａＮ系半導体レーザを製造するに
は、まず、図４に示すように、表面が平坦化および鏡面
化加工されたｃ面サファイア基板１を用意し、このｃ面
サファイア基板１を図示省略したＭＯＣＶＤ装置の反応
管内に入れる。
【００３６】次に、この反応管内で、水素ガス、アルゴ
ンガスなどの不活性ガス、窒素ガスなどの雰囲気、好適
には水素ガスのような還元性雰囲気において、基板温度
を例えば１０００〜１３００℃に設定して１〜６０分間
熱処理することにより、ｃ面サファイア基板１の表面の
サーマルクリーニングを行うとともに、図５に示すよう
に、表面に凹部１ａを形成する。このとき、目的とする
凹部１ａの大きさや形状に応じて、基板温度および時間
を調節する。
【００３７】次に、基板温度を例えば５２０℃に下降さ
せた後、図２に示すように、ｃ面サファイア基板１の凹
部１ａが形成された表面上にＭＯＣＶＤ法によりＧａＮ
バッファ層２を成長させる。次に、基板温度を例えば１
０００℃まで上昇させ、ＭＯＣＶＤ法により、ＧａＮバ
ッファ層２上にアンドープＧａＮ層３、ｎ型ＧａＮコン
タクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ
光導波層６、Ｇａ1-xＩｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重
量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層
８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層
１０およびｐ型ＧａＮコンタクト層１１を順次成長させ
る。ただし、Ｉｎを含む層であるＧａ1-xＩｎx Ｎ／Ｇ
ａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７の成長は基
板温度を７００〜８００℃として行う。これらのＧａＮ
系半導体層の成長原料は、例えば、ＩＩＩ族元素である
Ｇａの原料としてはトリメチルガリウム（ＴＭＧ）を、
ＩＩＩ族元素であるＡｌの原料としてはトリメチルアル
ミニウム（ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料
としてはトリメチルインジウム（ＴＭＩ）を、Ｖ族元素
であるＮの原料としてはアンモニア（ＮＨ3 ）を用い
る。また、キャリアガスとしては、例えば、水素
（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパ
ントについては、ｎ型ドーパントとしては例えばモノシ
ラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばメ
チルシクロペンタジエニルマグネシウム（（ＭＣｐ）2
Ｍｇ）を用いる。
【００３８】上述のサーマルクリーニングから窒化物系
ＩＩＩ−Ｖ族化合物半導体層の成長までの基板温度シー
ケンスの一例を図６に示す。
【００３９】ＧａＮバッファ層２の成長後の基板温度上
昇中の熱処理により、ｃ面サファイア基板１の凹部１ａ
の内部に埋め込まれたＧａＮバッファ層２が固相エピタ
キシャル成長により結晶化するとともに、この結晶にｃ
面サファイア基板１からＡｌが拡散する。これによっ
て、この凹部１ａの内部に、結晶方位のそろったＡｌx
Ｇａ1-x Ｎ結晶１６が形成される。透過電子顕微鏡によ
るモアレ縞の間隔の測定によれば、この方法により、Ａ
ｌx Ｇａ1-x Ｎ結晶１６のＡｌ組成比ｘを最大で０．９
５にもすることができることが可能である。また、この
結晶化およびＡｌ拡散の過程で、ｃ面サファイア基板１
とＡｌx Ｇａ1-x Ｎ結晶１６とがＡｌを共有して強固に
結合する。また、このＡｌx Ｇａ1-x Ｎ結晶１６はｃ面
サファイア基板１との格子定数差がＧａＮに比べて小さ
いことにより、ｃ面サファイア基板１とＧａＮバッファ
層２との格子定数差が緩和される。さらに、Ａｌx Ｇａ
1-xＮ結晶１６およびその上のＧａＮバッファ層２の全
体で見ると、Ａｌ組成比が下から上にむかって徐々に減
少する構造となっているため、ｃ面サファイア基板１と
の格子不整が徐々に緩和されている。そして、Ａｌx Ｇ
ａ1-x Ｎ結晶１６を核としてＧａＮバッファ層２の結晶
化が進行し、最終的に優れた結晶性のＧａＮバッファ層
２が得られる。このため、この結晶性に優れたＧａＮバ
ッファ層２上に成長されるアンドープＧａＮ層３、ｎ型
ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、
ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉ
ｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキ
ャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮク
ラッド層１０およびｐ型ＧａＮコンタクト層１１の結晶
性も優れたものとなる。
【００４０】次に、ｐ型ＧａＮコンタクト層１１の全面
に例えばＣＶＤ法、真空蒸着法、スパッタリング法など
により例えば厚さが０．４μｍのＳｉＯ2 膜を形成した
後、このＳｉＯ2 膜上にリソグラフィーにより所定形状
のレジストパターン（図示せず）を形成し、このレジス
トパターンをマスクとして例えばフッ酸系のエッチング
液を用いたウエットエッチングによりＳｉＯ2 膜をエッ
チングする。これによって、ｐ型ＧａＮコンタクト層１
１上にＳｉＯ2 膜からなるマスク（図示せず）が形成さ
れる。
【００４１】次に、このマスクを用いて例えば反応性イ
オンエッチング（ＲＩＥ）法によりｎ型ＧａＮコンタク
ト層４に達するまでエッチングを行う。このとき、例え
ば、ｎ型ＧａＮコンタクト層４が０．５μｍエッチング
されるようにする。このＲＩＥのエッチングガスとして
は例えば塩素系ガスを用いる。
【００４２】次に、マスクをエッチング除去した後、再
び基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリ
ング法などにより例えば厚さが０．２μｍのＳｉＯ2 膜
を形成した後、このＳｉＯ2 膜上にリソグラフィーによ
り所定形状のレジストパターン（図示せず）を形成し、
このレジストパターンをマスクとして例えばフッ酸系の
エッチング液を用いたウエットエッチングによりＳｉＯ
2 膜をエッチングする。これによって、メサ部を含む基
板表面にＳｉＯ2 膜からなるマスク（図示せず）が形成
される。
【００４３】次に、このマスクを用いて例えばＲＩＥ法
によりｐ型ＧａＮコンタクト層１１の厚さ方向の所定の
深さまでエッチングを行うことにより溝を形成し、リッ
ジ部１２を形成する。このＲＩＥのエッチングガスとし
ては例えば塩素系ガスを用いる。
【００４４】次に、リソグラフィーによりｎ側電極形成
領域を除いた領域の表面を覆うレジストパターン（図示
せず）を形成する。
【００４５】次に、このレジストパターンをマスクとし
て絶縁膜１３をエッチングすることにより、開口１３ｂ
を形成する。
【００４６】次に、レジストパターンを残したままの状
態で基板全面に例えば真空蒸着法によりＴｉ膜、Ａｌ
膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパ
ターンをその上に形成されたＴｉ膜、Ａｌ膜、Ｐｔ膜お
よびＡｕ膜とともに除去する（リフトオフ）。これによ
って、絶縁膜１３の開口１３ｂの部分におけるｎ型Ｇａ
Ｎコンタクト層４上にＴｉ／Ａｌ／Ｐｔ／Ａｕ構造のｎ
側電極１５が形成される。
【００４７】次に、例えば、窒素ガス雰囲気中において
８００℃で１０分熱処理を行うことにより、ｐ型ＡｌＧ
ａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧ
ａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１
にドープされたｐ型不純物の電気的活性化を行うととも
に、ｎ側電極１５のアロイ処理を行う。
【００４８】次に、リソグラフィーによりリッジ部１２
の領域を除いた領域の表面を覆うレジストパターン（図
示せず）を形成する。
【００４９】次に、レジストパターンをマスクとして絶
縁膜１３をエッチングすることにより開口１３ａを形成
し、リッジ部１２の上面を露出させる。
【００５０】次に、リソグラフィーによりｐ側電極形成
領域を除いた領域の表面を覆うレジストパターン（図示
せず）を形成する。
【００５１】次に、基板全面に例えば真空蒸着法により
Ｎｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジス
トパターン２２をその上に形成されたＮｉ膜、Ｐｔ膜お
よびＡｕ膜とともに除去する。これによって、図１に示
すように、リッジ部１２にまたがって、Ｎｉ／Ｐｔ／Ａ
ｕ構造のｐ側電極１４が形成される。次に、例えば、窒
素ガス雰囲気中において６００℃で２０分熱処理を行う
ことにより、ｐ側電極１４のアロイ処理を行う。
【００５２】この後、上述のようにしてレーザ構造が形
成されたｃ面サファイア基板１をバー状に加工して両共
振器端面を形成し、さらに端面コーティングを施した
後、このバーをチップ化する。これによって、目的とす
るリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザ
が製造される。
【００５３】以上のように、この第１の実施形態によれ
ば、ｃ面サファイア基板１の一主面に凹部１ａを設け、
この一主面上に基板温度５２０℃でＧａＮバッファ層２
を成長させた後、基板温度を１０００℃に上昇させ、そ
の過程で、凹部１ａに埋め込まれたＧａＮバッファ層２
を固相成長により結晶化させるとともに、Ａｌを拡散さ
せてＡｌx Ｇａ1-x Ｎ結晶１６とし、さらにこのＡｌx
Ｇａ1-x Ｎ結晶１６を核としてＧａＮバッファ層２全体
を結晶化させることによりＧａＮバッファ層２全体を結
晶化していることにより、このＧａＮバッファ層２上に
成長させるアンドープＧａＮ層３、ｎ型ＧａＮコンタク
ト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導
波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子
井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ
型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０お
よびｐ型ＧａＮコンタクト層１１の結晶性も優れたもの
とすることができる。これによって、高性能、長寿命、
高信頼性のＧａＮ系半導体レーザを実現することができ
る。
【００５４】次に、この発明の第２の実施形態について
説明する。
【００５５】この第２の実施形態においては、第１の実
施形態と同様にして、ｃ面サファイア基板１の表面に凹
部１ａを形成した後、このｃ面サファイア基板１の表面
を高温、例えば１０００℃程度の温度で窒素を含む原料
ガス、例えばアンモニアガスにさらして窒化し、Ａｌと
Ｎとを含む窒化層を形成する。この後、第１の実施形態
と同様にして、ＧａＮバッファ層２の成長以降の工程を
進め、目的とするＧａＮ系半導体レーザを製造する。
【００５６】この第２の実施形態によれば、第１の実施
形態と同様な利点に加えて、次のような利点を得ること
ができる。すなわち、ｃ面サファイア基板１の表面に凹
部１ａを形成し、さらにこの表面に窒化層を形成してか
らＧａＮバッファ層２を成長させていることにより、こ
の窒化層と凹部１ａに埋め込まれたＧａＮバッファ層２
との間でのＡｌの拡散反応によってＧａＮバッファ層２
にＡｌが拡散し、逆に窒化層にＧａが拡散する。そし
て、この結果、Ａｌの拡散を大幅に促進することがで
き、Ａｌ組成比ｘの高いＡｌx Ｇａ1-x Ｎ結晶１６を形
成する場合に有利となる。
【００５７】次に、この発明の第３の実施形態について
説明する。
【００５８】図７に示すように、この第３の実施形態に
よるＧａＮ系半導体レーザにおいては、ｃ面サファイア
基板１とＧａＮバッファ層２との界面全体に、結晶方位
のそろったＡｌx Ｇａ1-x Ｎ結晶１６が凹部１ａを埋め
込むように形成されている。その他のことは第１の実施
形態によるＧａＮ系半導体レーザと同様である。
【００５９】この第３の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
【００６０】次に、この発明の第４の実施形態について
説明する。
【００６１】この第４の実施形態においては、第１の実
施形態と同様にしてｃ面サファイア基板１の表面に凹部
１ａを形成した後、基板温度を５２０℃に降下させ、基
板温度をこの温度から１０００℃まで上昇させながら、
ｃ面サファイア基板１上に直接アンドープＧａＮ層２を
成長させ、引き続いてその上に第１の実施形態と同様に
してｎ型ＧａＮコンタクト層３以降の層を成長させる。
このときのサーマルクリーニングから窒化物系ＩＩＩ−
Ｖ族化合物半導体層の成長までの基板温度シーケンスの
一例を図８に示す。
【００６２】この第４の実施形態によれば、ｃ面サファ
イア基板１の凹部１ａからアンドープＧａＮ層２の結晶
化が起きることにより、アンドープＧａＮ層２全体の結
晶性を優れたものとすることができ、これによってその
上に成長させる窒化物系ＩＩＩ−Ｖ族化合物半導体層の
結晶性も優れたものとすることができる。
【００６３】次に、この発明の第５の実施形態について
説明する。
【００６４】図９および図１０に示すように、この第５
の実施形態によるＧａＮ系半導体レーザにおいては、ｃ
面サファイア基板１の表面に、一方向（例えば、〈１１
−２０〉方向）に互いに平行に延びる複数の直線状の凹
部１ａが設けられ、この凹部１ａの内部にＡｌx Ｇａ
1-x Ｎ結晶１６が埋め込まれている。その他のことは、
第１の実施形態と同様である。
【００６５】この第５の実施形態によるＧａＮ系半導体
レーザの製造方法は、ｃ面サファイア基板１の凹部１ａ
の形成方法が異なることを除いて、第１の実施形態によ
るＧａＮ系半導体レーザの製造方法と同様である。この
第５の実施形態においては、凹部１ａは、表面が平坦化
および鏡面化加工されたｃ面サファイア基板１上にリソ
グラフィーにより所定のストライプ形状のレジストパタ
ーン（図示せず）を形成した後、このレジストパターン
をマスクとしてｃ面サファイア基板１をドライエッチン
グにより所定深さまでエッチングすることにより形成す
る。
【００６６】この第５の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
【００６７】次に、この発明の第６の実施形態について
説明する。
【００６８】図１１および図１２に示すように、この第
６の実施形態によるＧａＮ系半導体レーザにおいては、
ｃ面サファイア基板１の表面に、六角形の平面形状の凹
部１ａが二次元アレイ状に設けられ、この凹部１ａの内
部にＡｌx Ｇａ1-x Ｎ結晶１６が埋め込まれている。そ
の他のことは、第１の実施形態と同様である。
【００６９】この第５の実施形態によるＧａＮ系半導体
レーザの製造方法は、ｃ面サファイア基板１の凹部１ａ
の形成方法が異なることを除いて、第１の実施形態によ
るＧａＮ系半導体レーザの製造方法と同様である。すな
わち、この第５の実施形態においては、凹部１ａは、表
面が平坦化および鏡面化加工されたｃ面サファイア基板
１上にリソグラフィーにより所定の六角形状のレジスト
パターン（図示せず）を形成した後、このレジストパタ
ーンをマスクとしてｃ面サファイア基板１をドライエッ
チングにより所定深さまでエッチングすることにより形
成する。
【００７０】この第６の実施形態によれば、第１の実施
形態と同様な利点を得ることができる。
【００７１】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【００７２】例えば、上述の第１〜第６の実施形態にお
いて挙げた数値、構造、原料、プロセスなどはあくまで
も例に過ぎず、必要に応じて、これらと異なる数値、構
造、原料、プロセスなどを用いてもよい。
【００７３】また、上述の第１〜第４の実施形態におい
ては、ＭＯＣＶＤ装置の反応管内でｃ面サファイア基板
１の表面をサーマルクリーニングすることにより凹部１
ａを形成しているが、別の装置でｃ面サファイア基板１
の表面にサーマルクリーニングにより凹部１ａを形成し
た後、このｃ面サファイア基板１をＭＯＣＶＤ装置の反
応管内に移してから再度サーマルクリーニングを行い、
その後成長を行うようにしてもよい。
【００７４】また、第１〜第３、第５および第６の実施
形態においては、バッファ層としてＧａＮバッファ層２
を成長させているが、バッファ層としては一般的にはＡ
ｌxＧａ1-x-y Ｉｎy Ｎ（０≦ｘ≦１、０≦ｙ≦１、０
≦ｘ＋ｙ≦１）層を用いることができる。
【００７５】さらに、上述の第１〜第６の実施形態にお
いては、この発明をＳＣＨ構造のＧａＮ系半導体レーザ
に適用した場合について説明したが、この発明は、ＤＨ
（Double Heterostructure）構造のＧａＮ系半導体レー
ザに適用することもできる。また、活性層７として単一
量子井戸構造のものを用いてもよい。また、レーザ構造
としては、利得導波型または屈折率導波型半導体レーザ
を実現するリッジ導波路型、内部電流狭窄型、構造基板
型、縦モード制御型（分布帰還（ＤＦＢ）型または分布
ブラッグ反射（ＤＢＲ）型半導体レーザ）などの各種の
ものを用いることができる。また、この発明は、ＧａＮ
系発光ダイオードに適用することもでき、さらには、Ｇ
ａＮ系ＦＥＴなどの電子走行素子に適用することもでき
る。
【００７６】
【発明の効果】以上説明したように、この発明によれ
ば、サファイア基板の一主面に複数の凹部が設けられて
いることにより、このサファイア基板上における窒化物
系ＩＩＩ−Ｖ族化合物半導体層の成長を複数の結晶方向
および結晶面によって制限することができる。このた
め、サファイア基板とその上に成長する窒化物系ＩＩＩ
−Ｖ族化合物半導体との結晶方位関係をより正確に一致
させることができ、窒化物系ＩＩＩ−Ｖ族化合物半導体
層の結晶性を優れたものとすることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ系半導
体レーザの共振器長方向に垂直な断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導
体レーザの一部を拡大して示す断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導
体レーザにおいてｃ面サファイア基板の表面に形成する
凹部の平面形状の例を示す平面図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導
体レーザの製造方法における基板温度シーケンスの一例
を示す略線図である。
【図７】この発明の第３の実施形態によるＧａＮ系半導
体レーザの製造方法を説明するための断面図である。
【図８】この発明の第４の実施形態によるＧａＮ系半導
体レーザの製造方法における基板温度シーケンスの一例
を示す略線図である。
【図９】この発明の第５の実施形態によるＧａＮ系半導
体レーザの一部を拡大して示す断面図である。
【図１０】この発明の第５の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための平面図である。
【図１１】この発明の第６の実施形態によるＧａＮ系半
導体レーザの一部を拡大して示す断面図である。
【図１２】この発明の第６の実施形態によるＧａＮ系半
導体レーザの製造方法を説明するための平面図である。
【符号の説明】
１・・・ｃ面サファイア基板、１ａ・・・凹部、２・・
・ＧａＮバッファ層、３・・・アンドープＧａＮ層、４
・・・ｎ型ＧａＮコンタクト層、５・・・ｎ型ＡｌＧａ
Ｎクラッド層、６・・・ｎ型ＧａＮ光導波層、７・・・
活性層、８・・・ｐ型ＡｌＧａＮキャップ層、９・・・
ｐ型ＧａＮ光導波層、１０・・・ｐ型ＡｌＧａＮクラッ
ド層、１１・・・ｐ型ＧａＮコンタクト層、１２・・・
リッジ部、１３・・・絶縁膜、１４・・・ｐ側電極、１
５・・・ｎ側電極、１６・・・Ａｌx Ｇａ1-x Ｎ結晶

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 サファイア基板上に成長させた窒化物系
    ＩＩＩ−Ｖ族化合物半導体層を用いた半導体装置におい
    て、 上記サファイア基板と上記窒化物系ＩＩＩ−Ｖ族化合物
    半導体層との界面における上記サファイア基板に凹部が
    設けられていることを特徴とする半導体装置。
  2. 【請求項２】 上記凹部の内面の少なくとも一部が上記
    サファイア基板の上記窒化物系ＩＩＩ−Ｖ族化合物半導
    体層側の一主面に対して１０度以上の角度をなすことを
    特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 上記サファイア基板の上記窒化物系ＩＩ
    Ｉ−Ｖ族化合物半導体層側の一主面がサファイア結晶の
    （０００１）面または（０００１）面から微小角度傾斜
    した面からなることを特徴とする請求項１記載の半導体
    装置。
  4. 【請求項４】 上記凹部は深さが２５ｎｍ以上、幅が３
    ０ｎｍ以上あることを特徴とする請求項１記載の半導体
    装置。
  5. 【請求項５】 上記窒化物系ＩＩＩ−Ｖ族化合物半導体
    層よりもＡｌ組成比が大きい窒化物系ＩＩＩ−Ｖ族化合
    物半導体結晶が上記凹部の内部に埋め込まれていること
    を特徴とする請求項１記載の半導体装置。
  6. 【請求項６】 上記凹部は深さが１０ｎｍ以上、幅が３
    ０ｎｍ以上あることを特徴とする請求項５記載の半導体
    装置。
  7. 【請求項７】 上記サファイア基板と上記窒化物系ＩＩ
    Ｉ−Ｖ族化合物半導体層との界面に上記窒化物系ＩＩＩ
    −Ｖ族化合物半導体層よりもＡｌ組成比が大きい窒化物
    系ＩＩＩ−Ｖ族化合物半導体結晶が上記凹部の内部を埋
    め込むように設けられていることを特徴とする請求項１
    記載の半導体装置。
  8. 【請求項８】 上記窒化物系ＩＩＩ−Ｖ族化合物半導体
    層がＡｌx1Ｇａ1-x1-y1 Ｉｎy1Ｎ（０≦ｘ１≦１、０≦
    ｙ１≦１、０≦ｘ１＋ｙ１≦１）からなり、上記窒化物
    系ＩＩＩ−Ｖ族化合物半導体結晶がＡｌx2Ｇａ1-x2-y2
    Ｉｎy2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｘ２＋ｙ
    ２≦１）からなるとき、ｘ２−ｘ１≧０．１であること
    を特徴とする請求項６記載の半導体装置。
  9. 【請求項９】 上記窒化物系ＩＩＩ−Ｖ族化合物半導体
    層がＡｌx1Ｇａ1-x1-y1 Ｉｎy1Ｎ（０≦ｘ１≦１、０≦
    ｙ１≦１、０≦ｘ１＋ｙ１≦１）からなり、上記窒化物
    系ＩＩＩ−Ｖ族化合物半導体結晶がＡｌx2Ｇａ1-x2-y2
    Ｉｎy2Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦ｘ２＋ｙ
    ２≦１）からなるとき、ｘ２−ｘ１≧０．１であること
    を特徴とする請求項７記載の半導体装置。
  10. 【請求項１０】 上記窒化物系ＩＩＩ−Ｖ族化合物半導
    体層がＧａＮ層である場合において、上記窒化物系ＩＩ
    Ｉ−Ｖ族化合物半導体結晶が０．２≦ｘ≦１のＡｌx Ｇ
    ａ1-x Ｎからなることを特徴とする請求項５記載の半導
    体装置。
  11. 【請求項１１】 上記窒化物系ＩＩＩ−Ｖ族化合物半導
    体結晶が０．２≦ｘ≦１のＡｌx Ｇａ1-x Ｎからなるこ
    とを特徴とする請求項７記載の半導体装置。
  12. 【請求項１２】 上記凹部の内部に窒化物系ＩＩＩ−Ｖ
    族化合物半導体結晶が埋め込まれており、上記窒化物系
    ＩＩＩ−Ｖ族化合物半導体結晶の部分の透過電子顕微鏡
    像においてモアレ縞が観察されることを特徴とする請求
    項１記載の半導体装置。
  13. 【請求項１３】 上記凹部の内部に窒化物系ＩＩＩ−Ｖ
    族化合物半導体結晶が埋め込まれており、上記窒化物系
    ＩＩＩ−Ｖ族化合物半導体結晶の（０００２）反射とサ
    ファイア結晶の（０００６）反射とを少なくとも励起し
    た透過電子顕微鏡像において、上記凹部の部分に間隔が
    １．３７〜１．６７ｎｍのモアレ縞が観察されることを
    特徴とする請求項１記載の半導体装置。
  14. 【請求項１４】 上記窒化物系ＩＩＩ−Ｖ族化合物半導
    体結晶の（０００２）反射とサファイア結晶の（０００
    ６）反射とを少なくとも励起した透過電子顕微鏡像にお
    いて、上記凹部の部分に間隔が１．３７〜１．６７ｎｍ
    のモアレ縞が観察されることを特徴とする請求項１０記
    載の半導体装置。
  15. 【請求項１５】 上記窒化物系ＩＩＩ−Ｖ族化合物半導
    体結晶の（０００２）反射とサファイア結晶の（０００
    ６）反射とを少なくとも励起した透過電子顕微鏡像にお
    いて、上記凹部の部分に間隔が１．３７〜１．６７ｎｍ
    のモアレ縞が観察されることを特徴とする請求項１１記
    載の半導体装置。
  16. 【請求項１６】 サファイア基板上に成長させた窒化物
    系ＩＩＩ−Ｖ族化合物半導体層を用いた半導体装置の製
    造方法において、 サファイア基板の一主面に凹部を形成した後、上記サフ
    ァイア基板の上記一主面上に窒化物系ＩＩＩ−Ｖ族化合
    物半導体層を成長させるようにしたことを特徴とする半
    導体装置の製造方法。
  17. 【請求項１７】 上記凹部の内面の少なくとも一部が上
    記サファイア基板の上記一主面に対して１０度以上の角
    度をなすことを特徴とする請求項１６記載の半導体装置
    の製造方法。
  18. 【請求項１８】 上記サファイア基板の上記一主面がサ
    ファイア結晶の（０００１）面または（０００１）面か
    ら微小角度傾斜した面からなることを特徴とする請求項
    １６記載の半導体装置の製造方法。
  19. 【請求項１９】 上記凹部は深さが２５ｎｍ以上、幅が
    ３０ｎｍ以上あることを特徴とする請求項１６記載の半
    導体装置の製造方法。
  20. 【請求項２０】 上記サファイア基板の上記一主面上に
    第１の温度の基板温度で窒化物系ＩＩＩ−Ｖ族化合物半
    導体からなるバッファ層を成長させ、次いで基板温度を
    上記第１の温度から上記第１の温度よりも高い第２の温
    度に昇温した後、上記窒化物系ＩＩＩ−Ｖ族化合物半導
    体層を成長させるようにしたことを特徴とする請求項１
    ６記載の半導体装置の製造方法。
  21. 【請求項２１】 上記サファイア基板上に基板温度を第
    ３の温度からこの第３の温度よりも高い第４の温度に昇
    温しながら窒化物系ＩＩＩ−Ｖ族化合物半導体からなる
    バッファ層を成長させるようにしたことを特徴とする請
    求項１６記載の半導体装置の製造方法。
  22. 【請求項２２】 上記サファイア基板上に基板温度を第
    ５の温度からこの第５の温度よりも高い第６の温度に昇
    温しながら窒化物系ＩＩＩ−Ｖ族化合物半導体層を直接
    成長させるようにしたことを特徴とする請求項１６記載
    の半導体装置の製造方法。
  23. 【請求項２３】 上記基板温度の昇温時の熱処理によ
    り、上記サファイア基板の上記凹部の内部に埋め込まれ
    た上記バッファ層を結晶化または結晶性を向上させると
    ともに、上記サファイア基板のＡｌを上記バッファ層に
    拡散させることにより、少なくとも上記サファイア基板
    の上記凹部の内部に埋め込まれた、上記窒化物系ＩＩＩ
    −Ｖ族化合物半導体層よりもＡｌ組成比が高い窒化物系
    ＩＩＩ−Ｖ族化合物半導体結晶を形成するようにしたこ
    とを特徴とする請求項２１記載の半導体装置の製造方
    法。
  24. 【請求項２４】 上記基板温度の昇温時の熱処理によ
    り、上記サファイア基板の上記凹部の内部に埋め込まれ
    た上記バッファ層を結晶化または結晶性を向上させると
    ともに、上記サファイア基板のＡｌを上記バッファ層に
    拡散させることにより、少なくとも上記サファイア基板
    の上記凹部の内部に埋め込まれた、上記窒化物系ＩＩＩ
    −Ｖ族化合物半導体層よりもＡｌ組成比が高い窒化物系
    ＩＩＩ−Ｖ族化合物半導体結晶を形成するようにしたこ
    とを特徴とする請求項２２記載の半導体装置の製造方
    法。
  25. 【請求項２５】 上記基板温度の昇温時の熱処理によ
    り、上記サファイア基板の上記凹部の内部に埋め込まれ
    た上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を結晶化ま
    たは結晶性を向上させるとともに、上記サファイア基板
    のＡｌを上記窒化物系ＩＩＩ−Ｖ族化合物半導体層に拡
    散させることにより、少なくとも上記サファイア基板の
    上記凹部の内部に埋め込まれた、上記窒化物系ＩＩＩ−
    Ｖ族化合物半導体層よりもＡｌ組成比が高い窒化物系Ｉ
    ＩＩ−Ｖ族化合物半導体結晶を形成するようにしたこと
    を特徴とする請求項２３記載の半導体装置の製造方法。
  26. 【請求項２６】 上記凹部は深さが１０ｎｍ以上、幅が
    ３０ｎｍ以上あることを特徴とする請求項２３記載の半
    導体装置の製造方法。
  27. 【請求項２７】 上記凹部は深さが１０ｎｍ以上、幅が
    ３０ｎｍ以上あることを特徴とする請求項２４記載の半
    導体装置の製造方法。
  28. 【請求項２８】 上記凹部は深さが１０ｎｍ以上、幅が
    ３０ｎｍ以上あることを特徴とする請求項２５記載の半
    導体装置の製造方法。
  29. 【請求項２９】 上記バッファ層を成長させる前に上記
    サファイア基板の上記一主面を窒化しておくようにした
    ことを特徴とする請求項２０記載の半導体装置の製造方
    法。
  30. 【請求項３０】 上記バッファ層を成長させる前に上記
    サファイア基板の上記一主面を窒化しておくようにした
    ことを特徴とする請求項２１記載の半導体装置の製造方
    法。
  31. 【請求項３１】 上記窒化物系ＩＩＩ−Ｖ族化合物半導
    体層を成長させる前に上記サファイア基板の上記一主面
    を窒化しておくようにしたことを特徴とする請求項２２
    記載の半導体装置の製造方法。
JP18093098A 1998-06-26 1998-06-26 半導体装置の製造方法 Expired - Fee Related JP4352473B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18093098A JP4352473B2 (ja) 1998-06-26 1998-06-26 半導体装置の製造方法
US09/334,666 US6232623B1 (en) 1998-06-26 1999-06-17 Semiconductor device on a sapphire substrate
US09/795,844 US7033854B2 (en) 1998-06-26 2001-02-28 Method of crystallizing a nitride III-V compound semiconductor layer on a sapphire substrate
US11/113,597 US7125736B2 (en) 1998-06-26 2005-04-25 Method of crystallizing a nitride III-V compound semiconductor layer on a sapphire substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18093098A JP4352473B2 (ja) 1998-06-26 1998-06-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000021772A true JP2000021772A (ja) 2000-01-21
JP4352473B2 JP4352473B2 (ja) 2009-10-28

Family

ID=16091773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18093098A Expired - Fee Related JP4352473B2 (ja) 1998-06-26 1998-06-26 半導体装置の製造方法

Country Status (2)

Country Link
US (3) US6232623B1 (ja)
JP (1) JP4352473B2 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270970A (ja) * 2001-03-08 2002-09-20 Sharp Corp 窒化物半導体発光素子
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
JP2003526907A (ja) * 2000-02-09 2003-09-09 ノースカロライナ ステート ユニバーシティー 非窒化ガリウム柱を含む基板上に窒化ガリウム半導体層を製造する方法およびそれにより製造された窒化ガリウム半導体構造体
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
GB2410836A (en) * 2002-11-29 2005-08-10 Sumitomo Chemical Co 3-5 group compound semiconductor and method for preparation thereof
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
WO2007007774A1 (ja) * 2005-07-08 2007-01-18 Sumitomo Chemical Company, Limited 基板及び半導体発光素子
JP2007128925A (ja) * 2004-09-23 2007-05-24 Philips Lumileds Lightng Co Llc テクスチャ基板上で成長させるｉｉｉ族発光素子
JP2007235109A (ja) * 2006-03-02 2007-09-13 National Chung Hsing Univ 発光素子
KR100831843B1 (ko) 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
JP2009099613A (ja) * 2007-10-12 2009-05-07 Toyota Motor Corp 半導体装置の製造方法
JP2009527898A (ja) * 2006-02-17 2009-07-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性（Ａｌ、Ｉｎ、Ｇａ、Ｂ）Ｎの光電子素子の成長方法
US7683386B2 (en) 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
JP2010135856A (ja) * 2010-03-16 2010-06-17 Showa Denko Kk 発光素子の製造方法及び発光素子
JP2010171382A (ja) * 2008-12-26 2010-08-05 Sharp Corp 窒化物半導体発光素子
US7935955B2 (en) 2004-01-26 2011-05-03 Showa Denko K.K. Group III nitride semiconductor multilayer structure
KR101227373B1 (ko) 2011-01-28 2013-01-30 전북대학교산학협력단 마이크로 패턴을 갖는 발광소자 및 그 제조방법
KR101316119B1 (ko) 2007-03-06 2013-10-11 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
WO2013176291A1 (ja) * 2012-05-23 2013-11-28 日本碍子株式会社 複合基板、発光素子および複合基板の製造方法
JP2014112695A (ja) * 1998-07-31 2014-06-19 Sharp Corp 窒化物半導体発光ダイオード素子
JP2014526799A (ja) * 2011-09-06 2014-10-06 センサー エレクトロニック テクノロジー インコーポレイテッド 層成長のためのパターンを有する基板の設計
JP2014193791A (ja) * 2013-03-29 2014-10-09 Ngk Insulators Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板の転位密度低減方法
JP2017019710A (ja) * 2015-07-08 2017-01-26 クアーズテック株式会社 窒化物半導体基板
JP2017149629A (ja) * 2016-02-26 2017-08-31 旭化成株式会社 サファイア基板及び窒化物半導体基板
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297631A (ja) * 1998-04-14 1999-10-29 Matsushita Electron Corp 窒化物系化合物半導体の成長方法
US6218207B1 (en) * 1998-05-29 2001-04-17 Mitsushita Electronics Corporation Method for growing nitride semiconductor crystals, nitride semiconductor device, and method for fabricating the same
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
TW418549B (en) * 1998-06-26 2001-01-11 Sharp Kk Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
JP3459588B2 (ja) * 1999-03-24 2003-10-20 三洋電機株式会社 半導体レーザ素子の製造方法
US6570898B2 (en) * 1999-09-29 2003-05-27 Xerox Corporation Structure and method for index-guided buried heterostructure AlGalnN laser diodes
JP2001119102A (ja) * 1999-10-15 2001-04-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体レーザダイオード
JP2001176805A (ja) * 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US6562129B2 (en) * 2000-04-21 2003-05-13 Matsushita Electric Industrial Co., Ltd. Formation method for semiconductor layer
JP2001308460A (ja) * 2000-04-27 2001-11-02 Sharp Corp 窒化物半導体レーザ素子とその光ピックアップ装置
US6680959B2 (en) * 2000-07-18 2004-01-20 Rohm Co., Ltd. Semiconductor light emitting device and semiconductor laser
JP2002151526A (ja) * 2000-09-04 2002-05-24 Seiko Epson Corp 電界効果トランジスタの製造方法および電子装置
JP4963763B2 (ja) * 2000-12-21 2012-06-27 日本碍子株式会社 半導体素子
US6711194B2 (en) * 2001-02-08 2004-03-23 The Furukawa Electric Co., Ltd. High output power semiconductor laser diode
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US7214325B2 (en) 2001-03-23 2007-05-08 Lg Electronics Inc. Method of fabricating ohmic contact on n-type gallium nitride (GaN) of room temperature by plasma surface treatment
US7968362B2 (en) * 2001-03-27 2011-06-28 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
US6765232B2 (en) * 2001-03-27 2004-07-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP3849758B2 (ja) * 2001-04-12 2006-11-22 ソニー株式会社 半導体レーザ素子
JP3912044B2 (ja) * 2001-06-06 2007-05-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6949395B2 (en) 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
WO2003063215A1 (fr) * 2002-01-21 2003-07-31 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs a base de nitrures
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
JP2006511944A (ja) * 2002-12-20 2006-04-06 クリー　インコーポレイテッド 半導体メサ構造および導電性接合部を含む電子素子ならびに関連素子を形成する方法
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
TWI344706B (en) * 2003-06-04 2011-07-01 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
WO2005015648A1 (en) * 2003-08-12 2005-02-17 Epivalley Co., Ltd. Method of forming grating on substrate and iii-nitride semiconductor light emitting device using the substrate
WO2005024955A1 (ja) * 2003-09-05 2005-03-17 Sanken Electric Co., Ltd. 半導体装置
GB2407700A (en) * 2003-10-28 2005-05-04 Sharp Kk MBE growth of nitride semiconductor lasers
KR100568297B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
JP2006032623A (ja) * 2004-07-15 2006-02-02 Sharp Corp 半導体レーザ素子の製造方法
EP1801892A4 (en) * 2004-08-31 2008-12-17 Univ Meijo METHOD FOR PRODUCING SEMICONDUCTOR LIGHT EMITTING ELEMENT AND SEMICONDUCTOR LIGHT EMITTING ELEMENT
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
TWI389334B (zh) * 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
US7432119B2 (en) * 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
US8802465B2 (en) 2005-01-11 2014-08-12 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
US8871547B2 (en) 2005-01-11 2014-10-28 SemiLEDs Optoelectronics Co., Ltd. Method for fabricating vertical light emitting diode (VLED) structure using a laser pulse to remove a carrier substrate
US7652299B2 (en) * 2005-02-14 2010-01-26 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
US20100015739A1 (en) * 2005-06-25 2010-01-21 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and manufacturing method thereof
JP2007056164A (ja) * 2005-08-25 2007-03-08 Univ Nagoya 発光層形成用基材、発光体及び発光物質
WO2007027186A1 (en) * 2005-08-31 2007-03-08 M.E.C. Technology, Inc. A high brightness light emitting diode and method of making same
JP2007080896A (ja) * 2005-09-12 2007-03-29 Sanyo Electric Co Ltd 半導体素子
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
JP2007258269A (ja) * 2006-03-20 2007-10-04 Sumitomo Electric Ind Ltd 半導体光素子
US7371282B2 (en) * 2006-07-12 2008-05-13 Northrop Grumman Corporation Solid solution wide bandgap semiconductor materials
US20080277686A1 (en) * 2007-05-08 2008-11-13 Huga Optotech Inc. Light emitting device and method for making the same
DE102007027641B4 (de) 2007-06-15 2015-12-03 Huga Optotech Inc. Verfahren zum Herstellen einer Licht emittierenden Diode
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
US8633501B2 (en) 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
JP2011086928A (ja) * 2009-09-17 2011-04-28 Sumitomo Chemical Co Ltd 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板
JP2011119519A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子及び半導体発光装置
TWI540756B (zh) * 2010-08-06 2016-07-01 Nichia Corp 藍寶石基板及半導體發光元件
JP2012243780A (ja) * 2011-05-13 2012-12-10 Toshiba Corp 半導体発光素子及びウェーハ
TWI464910B (zh) * 2011-05-23 2014-12-11 Lextar Electronics Corp 半導體發光結構
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) * 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
CN103165771B (zh) * 2013-03-28 2015-07-15 天津三安光电有限公司 一种具有埋入式孔洞结构的氮化物底层及其制备方法
US9748344B2 (en) * 2015-07-08 2017-08-29 Coorstek Kk Nitride semiconductor substrate having recesses at interface between base substrate and initial nitride
US10109474B1 (en) * 2017-05-23 2018-10-23 United Microelectronics Corp. Method for fabricating handling wafer
KR20220021325A (ko) 2020-08-13 2022-02-22 삼성전자주식회사 마이크로 발광소자 정렬 방법 및 디스플레이 전사 구조물

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909040A (en) * 1994-03-09 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor device including quaternary buffer layer with pinholes
US5604763A (en) * 1994-04-20 1997-02-18 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor laser diode and method for producing same
JP3015261B2 (ja) 1994-09-12 2000-03-06 科学技術振興事業団 表面特性を改善するサファイア単結晶基板の熱処理方法
US6030848A (en) * 1996-06-28 2000-02-29 Kabushiki Kaisha Toshiba Method for manufacturing a GaN-based compound semiconductor light emitting device
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
JP2002511831A (ja) * 1997-07-03 2002-04-16 シービーエル テクノロジーズ エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償
JP3180743B2 (ja) * 1997-11-17 2001-06-25 日本電気株式会社 窒化化合物半導体発光素子およびその製法
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112695A (ja) * 1998-07-31 2014-06-19 Sharp Corp 窒化物半導体発光ダイオード素子
JP2003526907A (ja) * 2000-02-09 2003-09-09 ノースカロライナ ステート ユニバーシティー 非窒化ガリウム柱を含む基板上に窒化ガリウム半導体層を製造する方法およびそれにより製造された窒化ガリウム半導体構造体
JP2002270970A (ja) * 2001-03-08 2002-09-20 Sharp Corp 窒化物半導体発光素子
US10396242B2 (en) 2001-07-24 2019-08-27 Nichia Corporation Semiconductor light emitting device
US9865773B2 (en) 2001-07-24 2018-01-09 Nichia Corporation Semiconductor light emitting device
US7635875B2 (en) 2001-07-24 2009-12-22 Nichia Corporation Semiconductor light emitting device
US7804101B2 (en) 2001-07-24 2010-09-28 Nichia Corporation Semiconductor light-emitting device
US10593833B2 (en) 2001-07-24 2020-03-17 Nichia Corporation Semiconductor light emitting device
US7745245B2 (en) 2001-07-24 2010-06-29 Nichia Corporation Semiconductor light emitting device
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
US9368681B2 (en) 2001-07-24 2016-06-14 Nichia Corporation Semiconductor light emitting device
JP2003216052A (ja) * 2002-01-17 2003-07-30 Sony Corp 素子の配列方法、表示装置の製造方法、及び表示装置。
GB2410836A (en) * 2002-11-29 2005-08-10 Sumitomo Chemical Co 3-5 group compound semiconductor and method for preparation thereof
GB2410836B (en) * 2002-11-29 2006-06-07 Sumitomo Chemical Co 3-5 group compound semiconductor and method for producing the same
US7683386B2 (en) 2003-08-19 2010-03-23 Nichia Corporation Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth
US7935955B2 (en) 2004-01-26 2011-05-03 Showa Denko K.K. Group III nitride semiconductor multilayer structure
JP2005244202A (ja) * 2004-01-26 2005-09-08 Showa Denko Kk Ｉｉｉ族窒化物半導体積層物
JP2007128925A (ja) * 2004-09-23 2007-05-24 Philips Lumileds Lightng Co Llc テクスチャ基板上で成長させるｉｉｉ族発光素子
GB2441705A (en) * 2005-07-08 2008-03-12 Sumitomo Chemical Co Substrate and semiconductor light emitting element
WO2007007774A1 (ja) * 2005-07-08 2007-01-18 Sumitomo Chemical Company, Limited 基板及び半導体発光素子
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
JP2009527898A (ja) * 2006-02-17 2009-07-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性（Ａｌ、Ｉｎ、Ｇａ、Ｂ）Ｎの光電子素子の成長方法
JP2007235109A (ja) * 2006-03-02 2007-09-13 National Chung Hsing Univ 発光素子
TWI395259B (zh) * 2006-11-07 2013-05-01 Siltron Inc 成長於金屬層上之複合半導體基板、其製造方法及利用該複合半導體基板形成之複合半導體元件
KR100831843B1 (ko) 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
KR101316119B1 (ko) 2007-03-06 2013-10-11 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
JP2009099613A (ja) * 2007-10-12 2009-05-07 Toyota Motor Corp 半導体装置の製造方法
JP2010171382A (ja) * 2008-12-26 2010-08-05 Sharp Corp 窒化物半導体発光素子
JP2010135856A (ja) * 2010-03-16 2010-06-17 Showa Denko Kk 発光素子の製造方法及び発光素子
KR101227373B1 (ko) 2011-01-28 2013-01-30 전북대학교산학협력단 마이크로 패턴을 갖는 발광소자 및 그 제조방법
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
JP2014526799A (ja) * 2011-09-06 2014-10-06 センサー エレクトロニック テクノロジー インコーポレイテッド 層成長のためのパターンを有する基板の設計
WO2013176291A1 (ja) * 2012-05-23 2013-11-28 日本碍子株式会社 複合基板、発光素子および複合基板の製造方法
JP2014193791A (ja) * 2013-03-29 2014-10-09 Ngk Insulators Ltd Ｉｉｉ族窒化物基板の製造方法およびｉｉｉ族窒化物基板の転位密度低減方法
JP2017019710A (ja) * 2015-07-08 2017-01-26 クアーズテック株式会社 窒化物半導体基板
JP2017149629A (ja) * 2016-02-26 2017-08-31 旭化成株式会社 サファイア基板及び窒化物半導体基板

Also Published As

Publication number Publication date
US7125736B2 (en) 2006-10-24
JP4352473B2 (ja) 2009-10-28
US20050196888A1 (en) 2005-09-08
US6232623B1 (en) 2001-05-15
US7033854B2 (en) 2006-04-25
US20010010941A1 (en) 2001-08-02

Similar Documents

Publication Publication Date Title
JP4352473B2 (ja) 半導体装置の製造方法
JP3988018B2 (ja) 結晶膜、結晶基板および半導体装置
JP4032538B2 (ja) 半導体薄膜および半導体素子の製造方法
US6835956B1 (en) Nitride semiconductor device and manufacturing method thereof
US7974322B2 (en) Nitride semiconductor laser diode
JP3372226B2 (ja) 窒化物半導体レーザ素子
JP3571641B2 (ja) 窒化物半導体素子
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
WO2002103812A1 (en) Nitride semiconductor, production method therefor and nitride semiconductor element
KR20020071787A (ko) Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
JP2000232238A (ja) 窒化物半導体発光素子及びその製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP3796060B2 (ja) 半導体レーザ素子およびその製造方法
JP2001148544A (ja) 半導体発光素子
JP4178807B2 (ja) 半導体発光素子およびその製造方法
JP2001039800A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP2008028375A (ja) 窒化物半導体レーザ素子
JP2004165550A (ja) 窒化物半導体素子
JP3438675B2 (ja) 窒化物半導体の成長方法
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
JP4179280B2 (ja) 半導体発光素子の製造方法
JP4251813B2 (ja) 窒化物半導体発光素子の製造方法
JP4104234B2 (ja) 半導体発光素子およびその製造方法
JP4760821B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090317

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees