JP2001176805A - 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 - Google Patents
窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法Info
- Publication number
- JP2001176805A JP2001176805A JP35732599A JP35732599A JP2001176805A JP 2001176805 A JP2001176805 A JP 2001176805A JP 35732599 A JP35732599 A JP 35732599A JP 35732599 A JP35732599 A JP 35732599A JP 2001176805 A JP2001176805 A JP 2001176805A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- layer
- nitride
- compound
- growth layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 製造が簡単で貫通転位の少ない良質なＩＩＩ
−Ｖ族化合物結晶基板およびＩＩＩ−Ｖ族化合物結晶
膜、それらを製造するための方法、およびそれらを用い
たデバイスの製造方法を提供する。 【課題手段】 基体１１の表面に、ＩＩＩ−Ｖ族化合物
である例えばＧａＮをＭＯＣＶＤ法などにより成長させ
て下地結晶層１２を形成したのち、この下地結晶層１２
をエッチングして形成された開口部１２ａからＧａＮを
横方向成長させて中間結晶層１４を形成し、この内部に
は、さらに、例えばＡｌＧａＮからなる内部層１７を形
成する。続いて、中間結晶層１４をさらにエッチング
し、形成された開口部１４ａからＧａＮを横方向成長さ
せて表面結晶層１６を形成する。この表面結晶層１６の
内部には、例えばＡｌＧａＮからなる内部層１８を形成
する。
−Ｖ族化合物結晶基板およびＩＩＩ−Ｖ族化合物結晶
膜、それらを製造するための方法、およびそれらを用い
たデバイスの製造方法を提供する。 【課題手段】 基体１１の表面に、ＩＩＩ−Ｖ族化合物
である例えばＧａＮをＭＯＣＶＤ法などにより成長させ
て下地結晶層１２を形成したのち、この下地結晶層１２
をエッチングして形成された開口部１２ａからＧａＮを
横方向成長させて中間結晶層１４を形成し、この内部に
は、さらに、例えばＡｌＧａＮからなる内部層１７を形
成する。続いて、中間結晶層１４をさらにエッチング
し、形成された開口部１４ａからＧａＮを横方向成長さ
せて表面結晶層１６を形成する。この表面結晶層１６の
内部には、例えばＡｌＧａＮからなる内部層１８を形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば半導体レー
ザ素子などのデバイスの製造方法、およびデバイスの製
造方法に用いられる窒化物系ＩＩＩ−Ｖ族化合物結晶基
板および窒化物系ＩＩＩ−Ｖ族化合物結晶膜、もしくは
これらを製造するための窒化物系ＩＩＩ−Ｖ族化合物の
結晶製造方法に関する。
ザ素子などのデバイスの製造方法、およびデバイスの製
造方法に用いられる窒化物系ＩＩＩ−Ｖ族化合物結晶基
板および窒化物系ＩＩＩ−Ｖ族化合物結晶膜、もしくは
これらを製造するための窒化物系ＩＩＩ−Ｖ族化合物の
結晶製造方法に関する。
【０００２】
【従来の技術】一般に、例えば半導体レーザ素子や発光
ダイオード（ＬＥＤ）などのデバイスの製造工程では、
例えばＧａＮ（窒化ガリウム）などのいわゆる窒化物系
ＩＩＩ−Ｖ族化合物の結晶基板あるいは結晶膜の表面に
半導体膜などを積層形成している。このような製造工程
で用いられる結晶基板（あるいは結晶膜）を得るために
は窒化物系ＩＩＩ−Ｖ族化合物のバルク結晶を形成する
ことが望ましいが、窒化物系ＩＩＩ−Ｖ族化合物のバル
ク結晶は製造が困難であるため、実際には、例えばＡｌ
2 Ｏ3 （サファイア）製の基体の上に窒化物系ＩＩＩ−
Ｖ族化合物の結晶をエピタキシャル成長させるという方
法が用いられている。
ダイオード（ＬＥＤ）などのデバイスの製造工程では、
例えばＧａＮ（窒化ガリウム）などのいわゆる窒化物系
ＩＩＩ−Ｖ族化合物の結晶基板あるいは結晶膜の表面に
半導体膜などを積層形成している。このような製造工程
で用いられる結晶基板（あるいは結晶膜）を得るために
は窒化物系ＩＩＩ−Ｖ族化合物のバルク結晶を形成する
ことが望ましいが、窒化物系ＩＩＩ−Ｖ族化合物のバル
ク結晶は製造が困難であるため、実際には、例えばＡｌ
2 Ｏ3 （サファイア）製の基体の上に窒化物系ＩＩＩ−
Ｖ族化合物の結晶をエピタキシャル成長させるという方
法が用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、基体と
その上に形成される結晶の結晶構造の違いや、それらの
相互作用の弱さのため、両者の界面から転位が発生し易
い。このような転位は結晶の成長方向に延び、結晶を貫
通してその表面にまで達する。その結果、得られる結晶
基板または結晶膜には欠陥が多いという問題があった。
その上に形成される結晶の結晶構造の違いや、それらの
相互作用の弱さのため、両者の界面から転位が発生し易
い。このような転位は結晶の成長方向に延び、結晶を貫
通してその表面にまで達する。その結果、得られる結晶
基板または結晶膜には欠陥が多いという問題があった。
【０００４】この問題を解決するため、特開平１０−３
１２９７１号公報では、Ａｌ2 Ｏ3からなる基体の表面
にＧａＮからなる下地層を形成し、その下地層の表面に
ＳｉＯ2 （二酸化ケイ素）からなるマスクパターンを形
成し、このマスクパターンを介して下地層の表面にＧａ
Ｎの結晶を成長させる方法が提案されている。この方法
によれば、転位の成長がマスクパターンによって阻ま
れ、結晶を貫通してその表面にまで達する転位（いわゆ
る、貫通転位）の数が減少する。しかしながら、この方
法では、マスクパターンの開口部分を通過して成長した
転位がそのまま結晶を貫通してしまうことから、結晶基
板または結晶膜の欠陥の数を十分低減することができな
い。
１２９７１号公報では、Ａｌ2 Ｏ3からなる基体の表面
にＧａＮからなる下地層を形成し、その下地層の表面に
ＳｉＯ2 （二酸化ケイ素）からなるマスクパターンを形
成し、このマスクパターンを介して下地層の表面にＧａ
Ｎの結晶を成長させる方法が提案されている。この方法
によれば、転位の成長がマスクパターンによって阻ま
れ、結晶を貫通してその表面にまで達する転位（いわゆ
る、貫通転位）の数が減少する。しかしながら、この方
法では、マスクパターンの開口部分を通過して成長した
転位がそのまま結晶を貫通してしまうことから、結晶基
板または結晶膜の欠陥の数を十分低減することができな
い。
【０００５】また、第４６回応用物理学関係連合講演会
１９９９年春講演予稿集の第４１６頁には、Ａｌ2 Ｏ3
製の基体上に形成されたＧａＮなどの下地層の表面に凹
部を加工し、その下地層の表面にＧａＮ結晶を再成長さ
せる方法が開示されている。この方法によれば、下地層
の凹部において転位の成長の方向が変化するため、結晶
を貫通する転位の数はある程度減少する。しかしなが
ら、この方法では、下地層の凹部以外の部分から転位が
伝播するため、貫通転位の数を十分減少させることがで
きないという問題がある。
１９９９年春講演予稿集の第４１６頁には、Ａｌ2 Ｏ3
製の基体上に形成されたＧａＮなどの下地層の表面に凹
部を加工し、その下地層の表面にＧａＮ結晶を再成長さ
せる方法が開示されている。この方法によれば、下地層
の凹部において転位の成長の方向が変化するため、結晶
を貫通する転位の数はある程度減少する。しかしなが
ら、この方法では、下地層の凹部以外の部分から転位が
伝播するため、貫通転位の数を十分減少させることがで
きないという問題がある。
【０００６】また、MRS Internet J.Nitride Semicond.
Res. 4S1, G3.38 (1999) およびMRS Internet J.Nitri
de Semicond. Res. 4S1, G4.9 (1999) では、「Ｐｅｎ
ｄｅｏ−Ｅｐｉｔａｘｙ」という横方向成長を利用した
貫通転位防止方法が提案されている。前者では、種結晶
となるＧａＮ結晶に溝を形成し、その溝の側面から横方
向に結晶を再成長させるようにしている。後者では、種
結晶となるＧａＮ結晶の表面にマスクパターンを形成し
てエッチングを行い、溝の側面から横方向に結晶を再成
長させると共に、種結晶表面からの結晶成長をマスクパ
ターンにより抑えるようにしている。しかしながら、前
者では種結晶の表面から転位が伸びる可能性があり、後
者ではマスクパターンの上に新たな転位が発生する可能
性があるため、欠陥の発生を十分に防止することができ
ないという問題点がある。
Res. 4S1, G3.38 (1999) およびMRS Internet J.Nitri
de Semicond. Res. 4S1, G4.9 (1999) では、「Ｐｅｎ
ｄｅｏ−Ｅｐｉｔａｘｙ」という横方向成長を利用した
貫通転位防止方法が提案されている。前者では、種結晶
となるＧａＮ結晶に溝を形成し、その溝の側面から横方
向に結晶を再成長させるようにしている。後者では、種
結晶となるＧａＮ結晶の表面にマスクパターンを形成し
てエッチングを行い、溝の側面から横方向に結晶を再成
長させると共に、種結晶表面からの結晶成長をマスクパ
ターンにより抑えるようにしている。しかしながら、前
者では種結晶の表面から転位が伸びる可能性があり、後
者ではマスクパターンの上に新たな転位が発生する可能
性があるため、欠陥の発生を十分に防止することができ
ないという問題点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、欠陥の少ない窒化物系ＩＩＩ−Ｖ族
化合物結晶基板および窒化物系ＩＩＩ−Ｖ族化合物結晶
膜、それらを製造するための窒化物系ＩＩＩ−Ｖ族化合
物の結晶製造方法、もしくはそれらを用いたデバイスの
製造方法を提供することにある。
ので、その目的は、欠陥の少ない窒化物系ＩＩＩ−Ｖ族
化合物結晶基板および窒化物系ＩＩＩ−Ｖ族化合物結晶
膜、それらを製造するための窒化物系ＩＩＩ−Ｖ族化合
物の結晶製造方法、もしくはそれらを用いたデバイスの
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明による窒化物系Ｉ
ＩＩ−Ｖ族化合物の結晶製造方法は、基体の表面に窒化
物系ＩＩＩ−Ｖ族化合物の結晶層を成長させる工程を含
む結晶製造方法であって、その結晶層に組成の異なる窒
化物系ＩＩＩ−Ｖ族化合物からなる内部層を少なくとも
一層設けるようにしたことを特徴とするものである。
ＩＩ−Ｖ族化合物の結晶製造方法は、基体の表面に窒化
物系ＩＩＩ−Ｖ族化合物の結晶層を成長させる工程を含
む結晶製造方法であって、その結晶層に組成の異なる窒
化物系ＩＩＩ−Ｖ族化合物からなる内部層を少なくとも
一層設けるようにしたことを特徴とするものである。
【０００９】また、本発明によるデバイスの製造方法
は、結晶基板または結晶膜の表面に素子膜を形成するこ
とによりデバイスを製造する方法であって、基体の表面
に窒化物系ＩＩＩ−Ｖ族化合物よりなる結晶層を成長さ
せる工程を含んでおり、その結晶層に組成の異なる窒化
物系ＩＩＩ−Ｖ族化合物よりなる内部層を少なくとも一
層設けるようにしたことを特徴とするものである。
は、結晶基板または結晶膜の表面に素子膜を形成するこ
とによりデバイスを製造する方法であって、基体の表面
に窒化物系ＩＩＩ−Ｖ族化合物よりなる結晶層を成長さ
せる工程を含んでおり、その結晶層に組成の異なる窒化
物系ＩＩＩ−Ｖ族化合物よりなる内部層を少なくとも一
層設けるようにしたことを特徴とするものである。
【００１０】また、本発明による窒化物系ＩＩＩ−Ｖ族
化合物結晶基板は、基体の表面に窒化物系ＩＩＩ−Ｖ族
化合物よりなる結晶層を形成してなるものであって、そ
の結晶層に、組成が異なるＩＩＩ−Ｖ族化合物からなる
内部層を設けたことを特徴とするものである。
化合物結晶基板は、基体の表面に窒化物系ＩＩＩ−Ｖ族
化合物よりなる結晶層を形成してなるものであって、そ
の結晶層に、組成が異なるＩＩＩ−Ｖ族化合物からなる
内部層を設けたことを特徴とするものである。
【００１１】また、本発明による窒化物系ＩＩＩ−Ｖ族
化合物結晶膜は、基体の表面に窒化物系ＩＩＩ−Ｖ族化
合物からなる結晶層を形成してなるものであって、その
結晶層に、組成が異なるＩＩＩ−Ｖ族化合物からなる内
部層を設けたことを特徴とするものである。
化合物結晶膜は、基体の表面に窒化物系ＩＩＩ−Ｖ族化
合物からなる結晶層を形成してなるものであって、その
結晶層に、組成が異なるＩＩＩ−Ｖ族化合物からなる内
部層を設けたことを特徴とするものである。
【００１２】本発明による窒化物系ＩＩＩ−Ｖ族化合物
の結晶製造方法、デバイスの製造方法、結晶基板および
結晶膜では、結晶層に、組成の異なる内部層が形成され
ているため、転位の伝播がこの内部層によって曲げら
れ、転位同士の干渉によって、結晶を貫通する転位の数
が大幅に減少する。また、この内部層がＩＩＩ−Ｖ族化
合物により構成されているため、内部層と結晶層との界
面から新たな転位が発生することは無い。
の結晶製造方法、デバイスの製造方法、結晶基板および
結晶膜では、結晶層に、組成の異なる内部層が形成され
ているため、転位の伝播がこの内部層によって曲げら
れ、転位同士の干渉によって、結晶を貫通する転位の数
が大幅に減少する。また、この内部層がＩＩＩ−Ｖ族化
合物により構成されているため、内部層と結晶層との界
面から新たな転位が発生することは無い。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１４】図１（Ａ）〜（Ｈ）および図２（Ａ）〜
（Ｅ）は、本発明の実施の形態に係る窒化物系ＩＩＩ−
Ｖ族化合物の結晶製造方法を表す工程毎の断面図であ
る。この結晶製造方法は、例えば半導体レーザ素子や発
光ダイオード（ＬＥＤ）などを形成するための窒化物系
ＩＩＩ−Ｖ族化合物の結晶基板を製造するものである。
ここでは、窒化物系ＩＩＩ−Ｖ族化合物としてＧａＮ
（窒化ガリウム）の結晶を形成するものとする。
（Ｅ）は、本発明の実施の形態に係る窒化物系ＩＩＩ−
Ｖ族化合物の結晶製造方法を表す工程毎の断面図であ
る。この結晶製造方法は、例えば半導体レーザ素子や発
光ダイオード（ＬＥＤ）などを形成するための窒化物系
ＩＩＩ−Ｖ族化合物の結晶基板を製造するものである。
ここでは、窒化物系ＩＩＩ−Ｖ族化合物としてＧａＮ
（窒化ガリウム）の結晶を形成するものとする。
【００１５】図１（Ａ）に示したように、ここでは、例
えばＡｌ2 Ｏ3 （サファイア）からなる基体１１を用い
る。なお、基体１１の材料としては、Ａｌ2 Ｏ3 の他
に、Ｓｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、ＧａＡｓ
（砒化ガリウム）、ＭｇＡｌ2Ｏ4 （マグネシウム・ア
ルミニウム複合酸化物）、ＬｉＧａＯ2 （リチウム・ガ
リウム複合酸化物）あるいはＧａＮを用いることができ
る。
えばＡｌ2 Ｏ3 （サファイア）からなる基体１１を用い
る。なお、基体１１の材料としては、Ａｌ2 Ｏ3 の他
に、Ｓｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、ＧａＡｓ
（砒化ガリウム）、ＭｇＡｌ2Ｏ4 （マグネシウム・ア
ルミニウム複合酸化物）、ＬｉＧａＯ2 （リチウム・ガ
リウム複合酸化物）あるいはＧａＮを用いることができ
る。
【００１６】次に、図１（Ｂ）に示したように、基体１
１の表面に、例えばＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition ：有機金属化学気相蒸着）法、Ｍ
ＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）
法、その他の気相成長法などを用いてＧａＮを結晶成長
させ、例えば厚さ２μｍの下地結晶層１２を形成する。
１の表面に、例えばＭＯＣＶＤ（Metal Organic Chemic
al Vapor Deposition ：有機金属化学気相蒸着）法、Ｍ
ＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）
法、その他の気相成長法などを用いてＧａＮを結晶成長
させ、例えば厚さ２μｍの下地結晶層１２を形成する。
【００１７】続いて、図１（Ｃ）に示したように、下地
結晶層１２の表面に例えばスパッタ法によりＳｉ3 Ｎ4
（窒化ケイ素）からなる膜およびＳｉＯ2 （酸化ケイ
素）からなる膜をこの順に積層形成したのち、この積層
膜を例えばフォトリソグラフィー法およびドライエッチ
ング法によりパターニングする。これにより、Ｓｉ3 Ｎ
4 からなる下層１３ａとＳｉＯ2 からなる上層１３ｂと
を含む第１のマスクパターン１３を形成する。第１のマ
スクパターン１３は、例えば４μｍの間隔を開けて配列
された例えば幅５μｍの多数の平行なストライプ１３０
を有している。この場合、ストライプ１３０の配列周期
（ストライプの幅と間隔を合わせた値）は９μｍであ
る。なお、第１のマスクパターン１３のストライプ１３
０の厚さは、例えば０．２μｍである。
結晶層１２の表面に例えばスパッタ法によりＳｉ3 Ｎ4
（窒化ケイ素）からなる膜およびＳｉＯ2 （酸化ケイ
素）からなる膜をこの順に積層形成したのち、この積層
膜を例えばフォトリソグラフィー法およびドライエッチ
ング法によりパターニングする。これにより、Ｓｉ3 Ｎ
4 からなる下層１３ａとＳｉＯ2 からなる上層１３ｂと
を含む第１のマスクパターン１３を形成する。第１のマ
スクパターン１３は、例えば４μｍの間隔を開けて配列
された例えば幅５μｍの多数の平行なストライプ１３０
を有している。この場合、ストライプ１３０の配列周期
（ストライプの幅と間隔を合わせた値）は９μｍであ
る。なお、第１のマスクパターン１３のストライプ１３
０の厚さは、例えば０．２μｍである。
【００１８】次に、図１（Ｄ）に示したように、第１の
マスクパターン１３をマスクとして例えばドライエッチ
ングを行い、下地結晶層１２の第１のマスクパターン１
３に覆われていない部分を選択的に除去する。エッチン
グ深さは、下地結晶層１２を基体１１に達するまで除去
するに十分な深さとする。このエッチングにより、下地
結晶層１２には開口部１２ａが形成される。なお、ドラ
イエッチングは、例えばＲＩＥ（Reactive Ion Etchin
g：反応性イオンエッチング）法を用いて行うのが望ま
しい。
マスクパターン１３をマスクとして例えばドライエッチ
ングを行い、下地結晶層１２の第１のマスクパターン１
３に覆われていない部分を選択的に除去する。エッチン
グ深さは、下地結晶層１２を基体１１に達するまで除去
するに十分な深さとする。このエッチングにより、下地
結晶層１２には開口部１２ａが形成される。なお、ドラ
イエッチングは、例えばＲＩＥ（Reactive Ion Etchin
g：反応性イオンエッチング）法を用いて行うのが望ま
しい。
【００１９】次に、図１（Ｅ）に示したように、例えば
ＭＯＣＶＤ法などを用いて下地結晶層１２の開口部１２
ａからＧａＮの結晶層を成長させ、下地結晶層１２を覆
う中間結晶層１４を形成する。このとき、ＧａＮの結晶
成長は、開口部１２ａの側面から横方向（すなわち、基
体１１の表面とほぼ平行な方向）に進行する。中間結晶
層１４は、下地結晶層１２上に形成された第１のマスク
パターン１３を完全に覆う厚さまで成長させる。
ＭＯＣＶＤ法などを用いて下地結晶層１２の開口部１２
ａからＧａＮの結晶層を成長させ、下地結晶層１２を覆
う中間結晶層１４を形成する。このとき、ＧａＮの結晶
成長は、開口部１２ａの側面から横方向（すなわち、基
体１１の表面とほぼ平行な方向）に進行する。中間結晶
層１４は、下地結晶層１２上に形成された第１のマスク
パターン１３を完全に覆う厚さまで成長させる。
【００２０】続いて、図１（Ｆ）に示したように、中間
結晶層１４上に、この中間結晶層１４とは組成の異なる
窒化物系ＩＩＩ−Ｖ族化合物、例えばＡｌＧａＮの結晶
を成長させることにより、内部層１７を形成する。内部
層１７の形成は、例えばＭＯＣＶＤ法を用いて行う。次
に、内部層１７上に、例えばＭＯＣＶＤ法によりＧａＮ
をさらに成長させる。これにより、図１（Ｇ）に示した
ように、内部層１７が中間結晶層１４の内部に挿入され
た構造が得られる。中間結晶層１４の厚さは例えば８μ
ｍであり、内部層１７の厚さは例えば０．５μｍであ
る。ここで、中間結晶層１４（内部層１７の下側），内
部層１７および中間結晶層１４（内部層１７の上側）の
形成は、連続して行う。
結晶層１４上に、この中間結晶層１４とは組成の異なる
窒化物系ＩＩＩ−Ｖ族化合物、例えばＡｌＧａＮの結晶
を成長させることにより、内部層１７を形成する。内部
層１７の形成は、例えばＭＯＣＶＤ法を用いて行う。次
に、内部層１７上に、例えばＭＯＣＶＤ法によりＧａＮ
をさらに成長させる。これにより、図１（Ｇ）に示した
ように、内部層１７が中間結晶層１４の内部に挿入され
た構造が得られる。中間結晶層１４の厚さは例えば８μ
ｍであり、内部層１７の厚さは例えば０．５μｍであ
る。ここで、中間結晶層１４（内部層１７の下側），内
部層１７および中間結晶層１４（内部層１７の上側）の
形成は、連続して行う。
【００２１】続いて、図１（Ｈ）に示したように、中間
結晶層１４の表面に、例えばスパッタ法によりＳｉＯ2
からなる膜を形成し、フォトリソグラフィー法およびド
ライエッチング法によりパターニングして第２のマスク
パターン１５を形成する。第２のマスクパターン１５
は、例えば４μｍの間隔で配列された例えば幅５μｍの
多数のストライプ１５０を有しており、このストライプ
１５０の配列周期は９μｍとなる。すなわち、第２のマ
スクパターン１５は、第１のマスクパターン１３と同様
の配列パターンにより形成されている。
結晶層１４の表面に、例えばスパッタ法によりＳｉＯ2
からなる膜を形成し、フォトリソグラフィー法およびド
ライエッチング法によりパターニングして第２のマスク
パターン１５を形成する。第２のマスクパターン１５
は、例えば４μｍの間隔で配列された例えば幅５μｍの
多数のストライプ１５０を有しており、このストライプ
１５０の配列周期は９μｍとなる。すなわち、第２のマ
スクパターン１５は、第１のマスクパターン１３と同様
の配列パターンにより形成されている。
【００２２】ここで、第２のマスクパターン１５の形成
の際には、第２のマスクパターン１５のストライプ１５
０が第１のマスクパターン１３の開口部（隣接するスト
ライプ１３０の間の部分）と厚さ方向に重なり合い、第
２のマスクパターン１５の開口部（隣接するストライプ
１５０の間の部分）が第１のマスクパターン１３のスト
ライプ１３０と厚さ方向に重なり合うように、第２のマ
スクパターン１５を第１のマスクパターン１３に対して
位置合わせする。
の際には、第２のマスクパターン１５のストライプ１５
０が第１のマスクパターン１３の開口部（隣接するスト
ライプ１３０の間の部分）と厚さ方向に重なり合い、第
２のマスクパターン１５の開口部（隣接するストライプ
１５０の間の部分）が第１のマスクパターン１３のスト
ライプ１３０と厚さ方向に重なり合うように、第２のマ
スクパターン１５を第１のマスクパターン１３に対して
位置合わせする。
【００２３】次に、図２（Ａ）に示したように、第２の
マスクパターン１５をマスクとして例えばＲＩＥ法によ
るドライエッチングを行い、中間結晶層１４の第２のマ
スクパターン１５に覆われていない部分を選択的に除去
する。このエッチングにより、中間結晶層１４には開口
部１４ａが形成される。なお、下地層１２上に形成され
た第１のマスクパターン１３のストライプ１３０がエッ
チングストッパーとなるため、下地層１２は除去されな
い。
マスクパターン１５をマスクとして例えばＲＩＥ法によ
るドライエッチングを行い、中間結晶層１４の第２のマ
スクパターン１５に覆われていない部分を選択的に除去
する。このエッチングにより、中間結晶層１４には開口
部１４ａが形成される。なお、下地層１２上に形成され
た第１のマスクパターン１３のストライプ１３０がエッ
チングストッパーとなるため、下地層１２は除去されな
い。
【００２４】次に、図２（Ｂ）に示したように、例えば
フッ化水素水を用いて、ＳｉＯ2 からなる第２のマスク
パターン１５（図２（Ａ））を除去する。このとき、第
１のマスクパターン１３のうちＳｉＯ2 からなる上層１
３ｂも除去され、Ｓｉ3 Ｎ4からなる下層１３ａは除去
されずに残る。
フッ化水素水を用いて、ＳｉＯ2 からなる第２のマスク
パターン１５（図２（Ａ））を除去する。このとき、第
１のマスクパターン１３のうちＳｉＯ2 からなる上層１
３ｂも除去され、Ｓｉ3 Ｎ4からなる下層１３ａは除去
されずに残る。
【００２５】続いて、図２（Ｃ）に示したように、例え
ばＭＯＣＶＤ法などを用いて、中間結晶層１４上にさら
にＧａＮの結晶層を成長させ、表面結晶層１６を形成す
る。このとき、ＧａＮの結晶成長は、中間結晶層１４の
開口部１４ａの側面、および第２のマスクパターン１５
が除去された表面結晶層１６の表面から進行する。
ばＭＯＣＶＤ法などを用いて、中間結晶層１４上にさら
にＧａＮの結晶層を成長させ、表面結晶層１６を形成す
る。このとき、ＧａＮの結晶成長は、中間結晶層１４の
開口部１４ａの側面、および第２のマスクパターン１５
が除去された表面結晶層１６の表面から進行する。
【００２６】次に、図２（Ｄ）に示したように、表面結
晶層１６の表面に、この表面結晶層１６とは組成の異な
る窒化物系ＩＩＩ−Ｖ族化合物（例えばＡｌＧａＮ）の
結晶を成長させることにより内部層１８を形成する。そ
ののち、内部層１８上にＧａＮを形成する。これによ
り、図２（Ｅ）に示したように、内部層１８が表面結晶
層１６の内部に挿入された構造が得られる。なお、表面
結晶層１６の厚さは例えば８μｍであり、内部層１７の
厚さは例えば０．５μｍである。
晶層１６の表面に、この表面結晶層１６とは組成の異な
る窒化物系ＩＩＩ−Ｖ族化合物（例えばＡｌＧａＮ）の
結晶を成長させることにより内部層１８を形成する。そ
ののち、内部層１８上にＧａＮを形成する。これによ
り、図２（Ｅ）に示したように、内部層１８が表面結晶
層１６の内部に挿入された構造が得られる。なお、表面
結晶層１６の厚さは例えば８μｍであり、内部層１７の
厚さは例えば０．５μｍである。
【００２７】このようにして、図２（Ｅ）に示したよう
に、下地結晶層１２、第１のマスクパターン１３の下層
１３ａ、中間結晶層１４および表面結晶層１６を含む結
晶基板１０が形成される。この結晶基板１０の表面に、
以下に述べる半導体レーザ素子を構成する素子膜を形成
する。なお、結晶基板１０は、結晶膜であっても良い。
に、下地結晶層１２、第１のマスクパターン１３の下層
１３ａ、中間結晶層１４および表面結晶層１６を含む結
晶基板１０が形成される。この結晶基板１０の表面に、
以下に述べる半導体レーザ素子を構成する素子膜を形成
する。なお、結晶基板１０は、結晶膜であっても良い。
【００２８】ここで、結晶基板１０は、本発明における
「結晶基板」の一具体例または「結晶膜」の一具体例に
対応する。また、下地結晶層１２、中間結晶層１４およ
び表面結晶層１６を合わせたものは、本発明における
「結晶層」の一具体例に対応する。さらに、下地結晶層
１２、中間結晶層１４および表面結晶層１６は、本発明
における「第１の成長層」、「第２の成長層」および
「第３の成長層」の具体例にそれぞれ対応する。加え
て、第１のマスクパターン１３は、本発明における「第
１のマスクパターン」の一具体例に対応し、第２のマス
クパターン１５は、本発明における「第２のマスクパタ
ーン」の一具体例に対応する。また、開口部１２ａは、
本発明における「第１の開口部」の一具体例に対応す
る。また、開口部１４ａは、本発明における「第２の開
口部または溝部」の一具体例に対応する。
「結晶基板」の一具体例または「結晶膜」の一具体例に
対応する。また、下地結晶層１２、中間結晶層１４およ
び表面結晶層１６を合わせたものは、本発明における
「結晶層」の一具体例に対応する。さらに、下地結晶層
１２、中間結晶層１４および表面結晶層１６は、本発明
における「第１の成長層」、「第２の成長層」および
「第３の成長層」の具体例にそれぞれ対応する。加え
て、第１のマスクパターン１３は、本発明における「第
１のマスクパターン」の一具体例に対応し、第２のマス
クパターン１５は、本発明における「第２のマスクパタ
ーン」の一具体例に対応する。また、開口部１２ａは、
本発明における「第１の開口部」の一具体例に対応す
る。また、開口部１４ａは、本発明における「第２の開
口部または溝部」の一具体例に対応する。
【００２９】図３は、結晶基板１０を用いて形成した半
導体レーザ素子１００の断面図である。半導体レーザ素
子１００は、次のようにして形成する。まず、結晶基板
１０の表面に、例えばＭＯＣＶＤ法などを用いて、Ｓｉ
を所定量ドープしたＧａＮ膜を成長させることにより、
ｎ型ＧａＮからなるｎ型コンタクト層１０１を形成す
る。次に、ｎ型コンタクト層１０１の上にＳｉをドープ
したＡｌＧａＮ膜を成長させることにより、ｎ型ＡｌＧ
ａＮからなるクラッド層１０２を形成する。続いて、ク
ラッド層１０２の上に、Ｓｉを所定量ドープしたＧａＮ
膜を成長させることにより、ｎ型ＧａＮからなるｎ−ガ
イド層１０３を形成する。次に、ｎ−ガイド層１０３の
上にＧａＩｎＮ膜を形成し、多重量子井戸構造の活性層
１０４を形成する。
導体レーザ素子１００の断面図である。半導体レーザ素
子１００は、次のようにして形成する。まず、結晶基板
１０の表面に、例えばＭＯＣＶＤ法などを用いて、Ｓｉ
を所定量ドープしたＧａＮ膜を成長させることにより、
ｎ型ＧａＮからなるｎ型コンタクト層１０１を形成す
る。次に、ｎ型コンタクト層１０１の上にＳｉをドープ
したＡｌＧａＮ膜を成長させることにより、ｎ型ＡｌＧ
ａＮからなるクラッド層１０２を形成する。続いて、ク
ラッド層１０２の上に、Ｓｉを所定量ドープしたＧａＮ
膜を成長させることにより、ｎ型ＧａＮからなるｎ−ガ
イド層１０３を形成する。次に、ｎ−ガイド層１０３の
上にＧａＩｎＮ膜を形成し、多重量子井戸構造の活性層
１０４を形成する。
【００３０】続いて、活性層１０４の上に、例えばＭｇ
（マグネシウム）を所定量ドープしたＡｌＧａＮ膜を形
成することにより、ｐ型ＡｌＧａＮからなるキャップ層
１０５を形成する。次に、キャップ層１０５の上に、例
えばＭｇを所定量ドープしたＧａＮ膜を成長させること
により、ｐ型ＧａＮからなるｐ−ガイド層１０６を形成
する。ｐ−ガイド層１０６の上に、例えばＭｇを所定量
ドープしたＡｌＧａＮ膜を形成することにより、ｐ型Ａ
ｌＧａＮからなるクラッド層１０７を形成する。クラッ
ド層１０７の上に、例えばＭｇを所定量ドープしたＧａ
Ｎ膜を形成することにより、ｐ型ＧａＮからなるｐ型コ
ンタクト層１０８を形成する。続いて、ｐ型コンタクト
層１０８およびクラッド層１０７を例えばドライエッチ
ング法によりストライプ状にパターンニングし、いわゆ
るレーザーストライプを形成する。
（マグネシウム）を所定量ドープしたＡｌＧａＮ膜を形
成することにより、ｐ型ＡｌＧａＮからなるキャップ層
１０５を形成する。次に、キャップ層１０５の上に、例
えばＭｇを所定量ドープしたＧａＮ膜を成長させること
により、ｐ型ＧａＮからなるｐ−ガイド層１０６を形成
する。ｐ−ガイド層１０６の上に、例えばＭｇを所定量
ドープしたＡｌＧａＮ膜を形成することにより、ｐ型Ａ
ｌＧａＮからなるクラッド層１０７を形成する。クラッ
ド層１０７の上に、例えばＭｇを所定量ドープしたＧａ
Ｎ膜を形成することにより、ｐ型ＧａＮからなるｐ型コ
ンタクト層１０８を形成する。続いて、ｐ型コンタクト
層１０８およびクラッド層１０７を例えばドライエッチ
ング法によりストライプ状にパターンニングし、いわゆ
るレーザーストライプを形成する。
【００３１】続いて、ｎ−電極１１０を形成する位置に
対応して、クラッド層１０２、ｎ−ガイド層１０３、活
性層１０４、キャップ層１０５、ｐ−ガイド層１０６お
よびクラッド層１０７をフォトリソグラフィ法などによ
り除去し、ｎ型コンタクト層１０１を露出させる。その
のち、ｎ型コンタクト層１０１からｐ型コンタクト層１
０８までの積層体の表面全体を絶縁膜１１２で覆うと共
に、ｎ−電極１１０とｐ−電極１１１を形成する。な
お、ｎ−電極１１０は、Ｔｉ（チタン）、Ａｌ（アルミ
ニウム）、Ｐｔ（白金）およびＡｕ（金）を積層して加
熱処理により合金化した構造を有している。また、ｐ−
電極１１１は、Ｎｉ（ニッケル）、ＰｔおよびＡｕを積
層して加熱処理により合金化した構造を有している。
対応して、クラッド層１０２、ｎ−ガイド層１０３、活
性層１０４、キャップ層１０５、ｐ−ガイド層１０６お
よびクラッド層１０７をフォトリソグラフィ法などによ
り除去し、ｎ型コンタクト層１０１を露出させる。その
のち、ｎ型コンタクト層１０１からｐ型コンタクト層１
０８までの積層体の表面全体を絶縁膜１１２で覆うと共
に、ｎ−電極１１０とｐ−電極１１１を形成する。な
お、ｎ−電極１１０は、Ｔｉ（チタン）、Ａｌ（アルミ
ニウム）、Ｐｔ（白金）およびＡｕ（金）を積層して加
熱処理により合金化した構造を有している。また、ｐ−
電極１１１は、Ｎｉ（ニッケル）、ＰｔおよびＡｕを積
層して加熱処理により合金化した構造を有している。
【００３２】このようにして、図３に示したような半導
体レーザ素子１００を得ることができる。この半導体レ
ーザ素子１００を一つずつ切り出して所定のパッケージ
に実装することにより、半導体発光装置が完成する。な
お、活性層１０４の上下に位置するｎ−ガイド層１０３
およびｐ−ガイド層１０６は、活性層１０４よりも屈折
率が高く、両ガイド層１０３，１０６の間で光を閉じこ
める構造になっている。ここで、半導体レーザ素子１０
０は、本発明における「デバイス」の一具体例に対応
し、ｎ型コンタクト層１０１からｐ型コンタクト層１０
８までの各層、ｎ−電極１１０およびｐ−電極１１１を
含む多層膜は、本発明における「素子膜」の一具体例に
対応する。
体レーザ素子１００を得ることができる。この半導体レ
ーザ素子１００を一つずつ切り出して所定のパッケージ
に実装することにより、半導体発光装置が完成する。な
お、活性層１０４の上下に位置するｎ−ガイド層１０３
およびｐ−ガイド層１０６は、活性層１０４よりも屈折
率が高く、両ガイド層１０３，１０６の間で光を閉じこ
める構造になっている。ここで、半導体レーザ素子１０
０は、本発明における「デバイス」の一具体例に対応
し、ｎ型コンタクト層１０１からｐ型コンタクト層１０
８までの各層、ｎ−電極１１０およびｐ−電極１１１を
含む多層膜は、本発明における「素子膜」の一具体例に
対応する。
【００３３】次に、本実施の形態による効果について説
明する。図２（Ｅ）に示したように、中間結晶層１４の
内部には、この中間結晶層１４とは組成の異なる内部層
１７が設けられている。そのため、中間結晶層１４の成
長に伴って転位が延びたとしても、内部層１７によるス
トレスにより転位が曲げられるため、結晶基板１０を貫
通することはない。同様に、表面結晶層１６の内部に
は、この表面結晶層１６とは組成の異なる内部層１８が
設けられているため、表面結晶層１６の成長に伴って転
位が延びたとしても、内部層１８によるストレスにより
転位が曲げられるため、結晶基板１０を貫通することは
ない。また、内部層１７および内部層１８は、窒化物系
ＩＩＩ−Ｖ族化合物からなっているため、内部層１７と
中間結晶層１４との界面、あるいは内部層１８と表面結
晶層１６との界面から新たな転位が生じることは無い。
このように、中間結晶層１４および表面結晶層１６に内
部層１７および内部層１８をそれぞれ設けることによ
り、転位が結晶基板１０の表面にまで達することを防止
し、これにより欠陥の少ない結晶基板を得ることができ
る。
明する。図２（Ｅ）に示したように、中間結晶層１４の
内部には、この中間結晶層１４とは組成の異なる内部層
１７が設けられている。そのため、中間結晶層１４の成
長に伴って転位が延びたとしても、内部層１７によるス
トレスにより転位が曲げられるため、結晶基板１０を貫
通することはない。同様に、表面結晶層１６の内部に
は、この表面結晶層１６とは組成の異なる内部層１８が
設けられているため、表面結晶層１６の成長に伴って転
位が延びたとしても、内部層１８によるストレスにより
転位が曲げられるため、結晶基板１０を貫通することは
ない。また、内部層１７および内部層１８は、窒化物系
ＩＩＩ−Ｖ族化合物からなっているため、内部層１７と
中間結晶層１４との界面、あるいは内部層１８と表面結
晶層１６との界面から新たな転位が生じることは無い。
このように、中間結晶層１４および表面結晶層１６に内
部層１７および内部層１８をそれぞれ設けることによ
り、転位が結晶基板１０の表面にまで達することを防止
し、これにより欠陥の少ない結晶基板を得ることができ
る。
【００３４】また、図１（Ｅ）に示した中間結晶層１４
の形成工程では、下地結晶層１２の開口部１２ａの側面
から横方向（基体１１の表面にほぼ平行な方向）に結晶
を成長させるようにしている。転位は、基体１１と下地
結晶層１２との界面で発生し、下地結晶層１２の成長に
伴って基体１１の表面にほぼ直交する方向に延びるた
め、中間結晶層１４を開口部１２ａの側面からの横方向
の結晶成長によって形成することにより、転位の中間結
晶層１４への伝播を抑制することができる。
の形成工程では、下地結晶層１２の開口部１２ａの側面
から横方向（基体１１の表面にほぼ平行な方向）に結晶
を成長させるようにしている。転位は、基体１１と下地
結晶層１２との界面で発生し、下地結晶層１２の成長に
伴って基体１１の表面にほぼ直交する方向に延びるた
め、中間結晶層１４を開口部１２ａの側面からの横方向
の結晶成長によって形成することにより、転位の中間結
晶層１４への伝播を抑制することができる。
【００３５】ここで、図１（Ｅ）に示した中間結晶層１
４の形成工程では、第１のマスクパターン１３のストラ
イプ１３０の上に新しい転位が発生する可能性がある。
しかしながら、図２（Ａ）に示した工程において、中間
結晶層１４のストライプ１３０の上部に位置する部分が
除去されるため、中間結晶層１４のうち転位を含む可能
性のある部分が除去され、転位を殆ど含まない部分だけ
が残ることになる。そのため、表面結晶層１６への転位
の伝播はさらに抑制される。従って、図２（Ｃ）に示し
た結晶基板１０の表面にまで達する貫通転位を大幅に減
らすことができる。
４の形成工程では、第１のマスクパターン１３のストラ
イプ１３０の上に新しい転位が発生する可能性がある。
しかしながら、図２（Ａ）に示した工程において、中間
結晶層１４のストライプ１３０の上部に位置する部分が
除去されるため、中間結晶層１４のうち転位を含む可能
性のある部分が除去され、転位を殆ど含まない部分だけ
が残ることになる。そのため、表面結晶層１６への転位
の伝播はさらに抑制される。従って、図２（Ｃ）に示し
た結晶基板１０の表面にまで達する貫通転位を大幅に減
らすことができる。
【００３６】また、図２（Ａ）に示した工程において、
中間結晶層１４の表面からも表面結晶層１６の成長を行
うようにしたため、表面結晶層１６の成長が円滑に行わ
れ、より高品質の結晶が形成される。なお、第２のマス
クパターン１５と第１のマスクパターン１３の上層１３
ｂを除去した後も、第１のマスクパターン１３の下層１
３ａは除去されないため、基体１１の表面に対して垂直
方向に延びる転位が第１のマスクパターン１３の表面か
ら表面結晶層１６に伝播することが防止される。
中間結晶層１４の表面からも表面結晶層１６の成長を行
うようにしたため、表面結晶層１６の成長が円滑に行わ
れ、より高品質の結晶が形成される。なお、第２のマス
クパターン１５と第１のマスクパターン１３の上層１３
ｂを除去した後も、第１のマスクパターン１３の下層１
３ａは除去されないため、基体１１の表面に対して垂直
方向に延びる転位が第１のマスクパターン１３の表面か
ら表面結晶層１６に伝播することが防止される。
【００３７】このように、本実施の形態によれば、下地
結晶層１２の開口部１２ａからの横方向結晶成長により
中間結晶層１４を形成するようにしたので、転位が中間
結晶層１４に伝播することが防止される。また、中間結
晶層１４の第１のマスクパターン１３のストライプ１３
０上に位置する部分（すなわち転位が発生する可能性が
ある部分）をエッチングにより除去するようにしたの
で、転位が結晶基板１０の表面に達することを防止する
ことができ、従って、欠陥の少ない高品質な結晶基板を
形成することが可能になる。
結晶層１２の開口部１２ａからの横方向結晶成長により
中間結晶層１４を形成するようにしたので、転位が中間
結晶層１４に伝播することが防止される。また、中間結
晶層１４の第１のマスクパターン１３のストライプ１３
０上に位置する部分（すなわち転位が発生する可能性が
ある部分）をエッチングにより除去するようにしたの
で、転位が結晶基板１０の表面に達することを防止する
ことができ、従って、欠陥の少ない高品質な結晶基板を
形成することが可能になる。
【００３８】なお、第１のマスクパターン１３は、必ず
しも、Ｓｉ3 Ｎ4 からなる下層１３ａとＳｉＯ2 からな
る上層１３ｂの２層構造とする必要は無く、第２のマス
クパターン１５を除去する際に第１のマスクパターン１
３が完全に除去されない構成であれば良い。例えば、第
１のマスクパターン１３をＳｉＯ2 の単層構造にし、第
２のマスクパターン１５よりも厚くしても良い。
しも、Ｓｉ3 Ｎ4 からなる下層１３ａとＳｉＯ2 からな
る上層１３ｂの２層構造とする必要は無く、第２のマス
クパターン１５を除去する際に第１のマスクパターン１
３が完全に除去されない構成であれば良い。例えば、第
１のマスクパターン１３をＳｉＯ2 の単層構造にし、第
２のマスクパターン１５よりも厚くしても良い。
【００３９】ここで、上記の各実施の形態では、内部層
１７および内部層１８を構成する窒化物系ＩＩＩ−Ｖ族
化合物としてＡｌＧａＮを用いたが、他の窒化物系ＩＩ
Ｉ−Ｖ族化合物、例えばＧａＩｎＮ，ＡｌＩｎＮなどの
ＡｌＧａＩｎＮ系化合物を用いても良い。
１７および内部層１８を構成する窒化物系ＩＩＩ−Ｖ族
化合物としてＡｌＧａＮを用いたが、他の窒化物系ＩＩ
Ｉ−Ｖ族化合物、例えばＧａＩｎＮ，ＡｌＩｎＮなどの
ＡｌＧａＩｎＮ系化合物を用いても良い。
【００４０】また、第１のマスクパターン１３のＳｉＯ
2 からなる上層１３ｂの上にさらにＳｉ3 Ｎ4 層を設け
ても良い。このようにすれば、中間結晶層１４の形成の
際にＳｉ3 Ｎ4 層上でも結晶成長が進行するため、（一
般に、窒化物系ＩＩＩ−Ｖ族化合物はＳｉ3 Ｎ4 上で成
長させると良い結晶性が得られることが知られているた
め）中間結晶層１４の結晶性を向上することができる。
2 からなる上層１３ｂの上にさらにＳｉ3 Ｎ4 層を設け
ても良い。このようにすれば、中間結晶層１４の形成の
際にＳｉ3 Ｎ4 層上でも結晶成長が進行するため、（一
般に、窒化物系ＩＩＩ−Ｖ族化合物はＳｉ3 Ｎ4 上で成
長させると良い結晶性が得られることが知られているた
め）中間結晶層１４の結晶性を向上することができる。
【００４１】さらに、第１のマスクパターン１３および
第２のマスクパターン１５は、一方向に配列されたスト
ライプに限定されるものではなく、例えば菱形、三角
形、六角形のような２次元形状であっても良い。加えて
また、マスクパターンの数は２つに限定する必要は無
く、３つ以上のマスクパターンを設けるようにしても良
い。さらに、第１のマスクパターン１３および第２のマ
スクパターン１５におけるストライプの間隔および幅は
それぞれ５μｍおよび４μｍに限定する必要は無い。例
えば、ストライプの間隔または幅を変えても良い。さら
に、本実施の形態は、マスクパターンを１つしか用いな
い場合にも適用することができる。また、例えば、マス
ク膜のピンホールなど、自己組織化プロセスを利用して
マスクパターンを形成しても良い。
第２のマスクパターン１５は、一方向に配列されたスト
ライプに限定されるものではなく、例えば菱形、三角
形、六角形のような２次元形状であっても良い。加えて
また、マスクパターンの数は２つに限定する必要は無
く、３つ以上のマスクパターンを設けるようにしても良
い。さらに、第１のマスクパターン１３および第２のマ
スクパターン１５におけるストライプの間隔および幅は
それぞれ５μｍおよび４μｍに限定する必要は無い。例
えば、ストライプの間隔または幅を変えても良い。さら
に、本実施の形態は、マスクパターンを１つしか用いな
い場合にも適用することができる。また、例えば、マス
ク膜のピンホールなど、自己組織化プロセスを利用して
マスクパターンを形成しても良い。
【００４２】［第１の変形例］次に、本実施の形態の第
１の変形例について説明する。上述した実施の形態で
は、図２（Ｅ）に示したように、下地結晶層１２の開口
部１２ａと中間結晶層１４の開口部１４ａとが（厚さ方
向に）重なり合わないようになっているが、この変形例
では、下地結晶層の開口部と中間結晶層の開口部（また
は溝部）とが一部で重なり合い、一部で重なり合わない
ようになっている。
１の変形例について説明する。上述した実施の形態で
は、図２（Ｅ）に示したように、下地結晶層１２の開口
部１２ａと中間結晶層１４の開口部１４ａとが（厚さ方
向に）重なり合わないようになっているが、この変形例
では、下地結晶層の開口部と中間結晶層の開口部（また
は溝部）とが一部で重なり合い、一部で重なり合わない
ようになっている。
【００４３】図４は、第１の変形例に係る結晶基板の構
造を表す断面図である。図４では、第１の実施の形態と
同一の構成要素には同一の符号を付している。この変形
例では、下地結晶層１２の開口部１２ｂと、中間結晶層
１４の開口部（または溝部）１４ｂとが、一部で重なり
合い、一部で重なり合わないようになっている。ここ
で、開口部１２ｂは、本発明における「第１の開口部」
の一具体例に対応する。また、開口部１４ｂのうち、符
号Ａで示したように中間結晶層１４を貫通しているもの
は、本発明における「第２の開口部」の一具体例に対応
し、符号Ｂで示したように中間結晶層１４を貫通してい
ないものは、本発明における「溝部」の一具体例に対応
する。
造を表す断面図である。図４では、第１の実施の形態と
同一の構成要素には同一の符号を付している。この変形
例では、下地結晶層１２の開口部１２ｂと、中間結晶層
１４の開口部（または溝部）１４ｂとが、一部で重なり
合い、一部で重なり合わないようになっている。ここ
で、開口部１２ｂは、本発明における「第１の開口部」
の一具体例に対応する。また、開口部１４ｂのうち、符
号Ａで示したように中間結晶層１４を貫通しているもの
は、本発明における「第２の開口部」の一具体例に対応
し、符号Ｂで示したように中間結晶層１４を貫通してい
ないものは、本発明における「溝部」の一具体例に対応
する。
【００４４】この変形例では、符号Ｒで示したように、
下地結晶層１２の開口部１２ｂと中間結晶層１４の開口
部１４ｂとが重なり合っていない領域において、貫通転
位の伝播が防止され、表面転位の発生が抑制される。従
って、符号Ｒで示した領域に図３で示した半導体レーザ
素子を形成することができる。
下地結晶層１２の開口部１２ｂと中間結晶層１４の開口
部１４ｂとが重なり合っていない領域において、貫通転
位の伝播が防止され、表面転位の発生が抑制される。従
って、符号Ｒで示した領域に図３で示した半導体レーザ
素子を形成することができる。
【００４５】［第２の変形例］次に、第２の変形例につ
いて説明する。第１の実施の形態では、図２（Ｅ）に示
したように基体１１および結晶層１２，１４，１６を一
体としたものを結晶基板１０とした。しかしながら、基
体１１を含む幾つかの結晶層を除去して、表面結晶層１
６のみからなる結晶基板、あるいは、表面結晶層１６と
他の結晶層からなる結晶基板を得ることができる。な
お、基体１１などを除去する方法としては、例えばレー
ザ光を照射による方法、超音波による方法などがある。
このようにして製造された結晶基板を用いて半導体レー
ザ素子を形成することも可能である。図５は、表面結晶
層１６のみからなる結晶基板１０Ａを用いて形成した半
導体レーザ素子１００Ａの一例を表す断面図である。結
晶基板１０Ａ上に形成されている各素子層は、図３に示
した第１の実施の形態と同様に構成されている。また、
結晶基板１０Ａ形成時にドーピングを行うことにより導
電性の基板を形成し、その基板の裏面に、例えばｎ−電
極を設けたデバイス構成も可能である。
いて説明する。第１の実施の形態では、図２（Ｅ）に示
したように基体１１および結晶層１２，１４，１６を一
体としたものを結晶基板１０とした。しかしながら、基
体１１を含む幾つかの結晶層を除去して、表面結晶層１
６のみからなる結晶基板、あるいは、表面結晶層１６と
他の結晶層からなる結晶基板を得ることができる。な
お、基体１１などを除去する方法としては、例えばレー
ザ光を照射による方法、超音波による方法などがある。
このようにして製造された結晶基板を用いて半導体レー
ザ素子を形成することも可能である。図５は、表面結晶
層１６のみからなる結晶基板１０Ａを用いて形成した半
導体レーザ素子１００Ａの一例を表す断面図である。結
晶基板１０Ａ上に形成されている各素子層は、図３に示
した第１の実施の形態と同様に構成されている。また、
結晶基板１０Ａ形成時にドーピングを行うことにより導
電性の基板を形成し、その基板の裏面に、例えばｎ−電
極を設けたデバイス構成も可能である。
【００４６】以上、実施の形態および変形例を挙げて本
発明を説明したが、本発明は上記の実施の形態および変
形例に限定されるものではなく、種々の変形が可能であ
る。例えば、半導体レーザ素子をいわゆるＳＣＨ（Sepa
rate Confinement Heterostructure）型として説明した
が、本発明は、例えば利得導波型や屈折率導波型など種
々のレーザ素子に適用することができる。また、本発明
は、半導体レーザ素子の他に、発光ダイオード、電界効
果型トランジスタなどの半導体デバイスなどにも適用す
ることが可能である。
発明を説明したが、本発明は上記の実施の形態および変
形例に限定されるものではなく、種々の変形が可能であ
る。例えば、半導体レーザ素子をいわゆるＳＣＨ（Sepa
rate Confinement Heterostructure）型として説明した
が、本発明は、例えば利得導波型や屈折率導波型など種
々のレーザ素子に適用することができる。また、本発明
は、半導体レーザ素子の他に、発光ダイオード、電界効
果型トランジスタなどの半導体デバイスなどにも適用す
ることが可能である。
【００４７】
【発明の効果】以上説明したように、請求項１ないし請
求項７のいずれか１に記載の窒化物系ＩＩＩ−Ｖ族化合
物の結晶製造方法、請求項８ないし請求項１３のいずれ
か１に記載のデバイスの製造方法、請求項１４ないし請
求項１８のいずれか１に記載の窒化物系ＩＩＩ−Ｖ族化
合物結晶基板、または請求項１９ないし請求項２３のい
ずれか１に記載の窒化物系ＩＩＩ−Ｖ族化合物結晶膜に
よれば、窒化物系ＩＩＩ−Ｖ族化合物の結晶層に、その
結晶層とは異なる組成を有する内部層を形成するように
したので、結晶内に転位が発生しても、その転位の成長
が内部層によって阻止される。従って、欠陥が少ない結
晶基板あるいは結晶膜を簡単に形成することができると
いう効果を奏する。また、内部層が窒化物系ＩＩＩ−Ｖ
族化合物からなっているので、内部層と結晶層との界面
において新たな転位が発生する可能性は少ない。
求項７のいずれか１に記載の窒化物系ＩＩＩ−Ｖ族化合
物の結晶製造方法、請求項８ないし請求項１３のいずれ
か１に記載のデバイスの製造方法、請求項１４ないし請
求項１８のいずれか１に記載の窒化物系ＩＩＩ−Ｖ族化
合物結晶基板、または請求項１９ないし請求項２３のい
ずれか１に記載の窒化物系ＩＩＩ−Ｖ族化合物結晶膜に
よれば、窒化物系ＩＩＩ−Ｖ族化合物の結晶層に、その
結晶層とは異なる組成を有する内部層を形成するように
したので、結晶内に転位が発生しても、その転位の成長
が内部層によって阻止される。従って、欠陥が少ない結
晶基板あるいは結晶膜を簡単に形成することができると
いう効果を奏する。また、内部層が窒化物系ＩＩＩ−Ｖ
族化合物からなっているので、内部層と結晶層との界面
において新たな転位が発生する可能性は少ない。
【００４８】特に、請求項２記載の窒化物系ＩＩＩ−Ｖ
族化合物の結晶製造方法によれば、第１の成長層にエッ
チングを施したのち、その第１の成長層を覆うように第
２の成長層を形成するようにしたので、例えばエッチン
グにより形成された開口部の側面などから結晶成長が進
行し、これにより転位の成長が阻止される。すなわち、
さらに効果的に、結晶基板または結晶膜の欠陥の発生を
抑制することが可能になる。
族化合物の結晶製造方法によれば、第１の成長層にエッ
チングを施したのち、その第１の成長層を覆うように第
２の成長層を形成するようにしたので、例えばエッチン
グにより形成された開口部の側面などから結晶成長が進
行し、これにより転位の成長が阻止される。すなわち、
さらに効果的に、結晶基板または結晶膜の欠陥の発生を
抑制することが可能になる。
【図１】 本発明の実施の形態に係る窒化物系ＩＩＩ−
Ｖ族化合物の結晶製造方法を表す工程毎の断面図であ
る。
Ｖ族化合物の結晶製造方法を表す工程毎の断面図であ
る。
【図２】 図１に続く工程を表す図である。
【図３】 図１および図２に示した結晶製造方法により
製造された結晶基板を用いた半導体レーザ素子の構造を
表す断面図である。
製造された結晶基板を用いた半導体レーザ素子の構造を
表す断面図である。
【図４】 本発明の実施の形態の第１の変形例に係る結
晶基板の構造を表す断面図である。
晶基板の構造を表す断面図である。
【図５】 本発明の実施の形態の第２の変形例に係る半
導体レーザ素子の構造を表す断面図である。
導体レーザ素子の構造を表す断面図である。
１０…結晶基板、１１…基体、１２…下地結晶層、１２
ａ…開口部、１３…第１のマスクパターン、１３ａ…下
層、１３ｂ…上層、１３０…ストライプ、１４…中間結
晶層、１４ａ…開口部、１５…第２のマスクパターン、
１５０…ストライプ、１６…表面結晶層、１７…内部
層、１８…内部層、１００…半導体レーザ素子。
ａ…開口部、１３…第１のマスクパターン、１３ａ…下
層、１３ｂ…上層、１３０…ストライプ、１４…中間結
晶層、１４ａ…開口部、１５…第２のマスクパターン、
１５０…ストライプ、１６…表面結晶層、１７…内部
層、１８…内部層、１００…半導体レーザ素子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA40 CA05 CA34 CA40 CA46 CA65 CA67 CA74 CB11 5F045 AA04 AB14 AB17 AF02 AF04 AF09 BB12 DA53 DB02 5F073 AA11 AA13 AA45 AA51 AA74 CA07 CB05 DA05 DA07 DA25 DA35 EA29
Claims (23)
- 【請求項１】 基体の表面に窒化物系ＩＩＩ−Ｖ族化合
物よりなる結晶層を形成する工程を含む結晶製造方法で
あって、 前記結晶層に、その結晶層とは組成の異なる窒化物系Ｉ
ＩＩ−Ｖ族化合物よりなる内部層を少なくとも一層設け
るようにしたことを特徴とする窒化物系ＩＩＩ−Ｖ族化
合物の結晶製造方法。 - 【請求項２】 前記結晶層を形成する工程は、 前記基体の表面に、窒化物系ＩＩＩ−Ｖ族化合物よりな
る第１の成長層を成長させる工程と、 前記第１の成長層の表面に第１のマスクパターンを形成
する工程と、 前記第１のマスクパターンを介して前記第１の成長層を
エッチングする工程と、 エッチングされた前記第１の成長層から、前記第１の成
長層と同一の組成を有する窒化物系ＩＩＩ−Ｖ族化合物
よりなる第２の成長層を成長させる工程とを含むように
したことを特徴とする請求項１記載の窒化物系ＩＩＩ−
Ｖ族化合物の結晶製造方法。 - 【請求項３】 前記第１の成長層および前記第２の成長
層の少なくとも一方に、前記内部層を設けるようにした
ことを特徴とする請求項２記載の窒化物系ＩＩＩ−Ｖ族
化合物の製造方法。 - 【請求項４】 前記結晶層を形成する工程は、さらに、 前記第２の成長層の表面に第２のマスクパターンを形成
する工程と、 前記第２のマスクパターンを介して前記第２の成長層を
エッチングする工程と、 エッチングされた前記第２の成長層から、前記第２の成
長層と同一の組成を有する第３の成長層を成長させる工
程とを含むことを特徴とする請求項２記載の窒化物系Ｉ
ＩＩ−Ｖ族化合物の結晶製造方法。 - 【請求項５】 前記第１の成長層、前記第２の成長層お
よび前記第３の成長層の少なくとも一つに前記内部層を
設けるようにしたことを特徴とする請求項４記載の窒化
物系ＩＩＩ−Ｖ族化合物の結晶製造方法。 - 【請求項６】 第２のマスクパターンを用いたエッチン
グ工程の後、 前記第２のマスクパターンを除去する工程をさらに含む
ことを特徴とする請求項４記載の窒化物系ＩＩＩ−Ｖ族
化合物の結晶製造方法。 - 【請求項７】 前記内部層を、気相成長法により形成す
るようにしたことを特徴とする請求項１記載の窒化物系
ＩＩＩ−Ｖ族化合物の結晶製造方法。 - 【請求項８】 結晶基板または結晶膜を製造する工程を
含むと共に、前記結晶基板または前記結晶膜の表面に所
定の素子膜を形成してデバイスを製造する方法であっ
て、 前記結晶基板または結晶膜を製造する工程は、基体の表
面に窒化物系ＩＩＩ−Ｖ族化合物よりなる結晶層を成長
させる工程を含んでおり、 前記結晶層に、その結晶層とは組成の異なる窒化物系Ｉ
ＩＩ−Ｖ族化合物よりなる内部層を少なくとも一層設け
るようにしたことを含むようにしたことを特徴とするデ
バイスの製造方法。 - 【請求項９】 前記結晶基板または結晶膜を製造する工
程は、 前記基体の表面に、窒化物系ＩＩＩ−Ｖ族化合物からな
る第１の成長層を成長させる工程と、 前記第１の成長層の表面に第１のマスクパターンを形成
する工程と、 前記第１のマスクパターンを介して前記第１の成長層を
エッチングする工程と、 前記第１の成長層から、前記第１の成長層と同一の組成
を有する窒化物系ＩＩＩ−Ｖ族化合物からなる第２の成
長層を成長させる工程とを含むことを特徴とする請求項
８記載のデバイスの製造方法。 - 【請求項１０】 前記第１の成長層および前記第２の成
長層の少なくとも一方に前記内部層を形成するようにし
たことを特徴とする請求項９記載のデバイスの製造方
法。 - 【請求項１１】 前記結晶基板または結晶膜を製造する
工程は、さらに、 前記第２の成長層の表面に第２のマスクパターンを形成
する工程と、 前記第２のマスクパターンを介して前記第２の成長層を
エッチングする工程と、 前記第２の成長層から、前記第２の成長層と同一の組成
を有する窒化物系ＩＩＩ−Ｖ族化合物からなる第３の成
長層を成長させる工程とを特徴とする請求項９記載のデ
バイス製造方法。 - 【請求項１２】 前記第１の成長層、前記第２の成長層
および前記第３の成長層の少なくとも一つに前記内部層
を形成するようにしたことを特徴とする請求項１１記載
のデバイスの製造方法。 - 【請求項１３】 さらに、前記結晶基板または前記結晶
膜から、少なくとも前記基体を分離する工程を含むこと
を特徴とする請求項９記載のデバイスの製造方法。 - 【請求項１４】 基体の表面に窒化物系ＩＩＩ−Ｖ族化
合物よりなる結晶層を備えて構成された結晶基板であっ
て、前記結晶層に、この結晶層とは組成が異なるＩＩＩ
−Ｖ族化合物よりなる内部層を少なくとも一層設けたこ
とを特徴とする窒化物系ＩＩＩ−Ｖ族化合物結晶基板。 - 【請求項１５】 前記結晶層は、 前記基体の表面に形成され、かつ、第１の開口部を有す
る第１の成長層と、 前記第１の成長層を覆って形成された第２の成長層とを
備えることを特徴とする請求項１４記載の窒化物系ＩＩ
Ｉ−Ｖ族化合物結晶基板。 - 【請求項１６】 前記内部層は、前記第１の成長層およ
び前記第２の成長層の少なくとも一方に形成されている
ことを特徴とする請求項１５記載の窒化物系ＩＩＩ−Ｖ
族化合物結晶基板。 - 【請求項１７】 前記第２の成長層は、第２の開口部ま
たは溝部を有して構成され、 前記第２の成長層を覆って、前記第２の成長層と同一の
組成を有する第３の成長層が形成されていることを特徴
とする請求項１５記載の窒化物系ＩＩＩ−Ｖ族化合物結
晶基板。 - 【請求項１８】 前記内部層は、前記第１の成長層およ
び前記第２の成長層の少なくとも一方に形成されている
ことを特徴とする請求項１７記載の窒化物系ＩＩＩ−Ｖ
族化合物結晶基板。 - 【請求項１９】 基体の表面に窒化物系ＩＩＩ−Ｖ族化
合物からなる結晶層を形成してなる結晶膜であって、前
記結晶層内に、この結晶層とは組成が異なるＩＩＩ−Ｖ
族化合物からなる内部層を少なくとも一層設けたことを
特徴とする窒化物系ＩＩＩ−Ｖ族化合物結晶膜。 - 【請求項２０】 前記結晶層は、前記基体の表面に形成
され、かつ、開口部を有する第１の成長層と、 前記第１の成長層を覆って形成された第２の成長層とを
備えることを特徴とする請求項１９記載の窒化物系ＩＩ
Ｉ−Ｖ族化合物結晶膜。 - 【請求項２１】 前記内部層は、前記第１の成長層およ
び前記第２の成長層の少なくとも一方に形成されている
ことを特徴とする請求項２０記載の窒化物系ＩＩＩ−Ｖ
族化合物結晶膜。 - 【請求項２２】 前記第２の成長層は、第２の開口部ま
たは溝部を有して構成され、 前記第２の成長層を覆って、前記第２の成長層と同一の
組成を有する第３の成長層が形成されていることを特徴
とする請求項２０記載の窒化物系ＩＩＩ−Ｖ族化合物結
晶膜。 - 【請求項２３】 前記内部層は、前記第１の成長層、前
記第２の成長層および第３の成長層の少なくとも一つに
形成されていることを特徴とする請求項２２記載の窒化
物系ＩＩＩ−Ｖ族化合物結晶膜。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35732599A JP2001176805A (ja) | 1999-12-16 | 1999-12-16 | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 |
| US09/739,491 US6498048B2 (en) | 1999-12-16 | 2000-12-18 | Method of manufacturing crystal of iii-v compounds of the nitride system, crystal substrate of iii-v compounds of the nitride system, crystal film of iii-v compounds of the nitride system, and method of manufacturing device |
| US10/290,570 US6727523B2 (en) | 1999-12-16 | 2002-11-08 | Method of manufacturing crystal of iii-v compounds of the nitride system, crystal substrate of iii-v compounds of the nitride system, crystal film of iii-v compounds of the nitride system, and method of manufacturing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35732599A JP2001176805A (ja) | 1999-12-16 | 1999-12-16 | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001176805A true JP2001176805A (ja) | 2001-06-29 |
Family
ID=18453551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35732599A Pending JP2001176805A (ja) | 1999-12-16 | 1999-12-16 | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6498048B2 (ja) |
| JP (1) | JP2001176805A (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3283802B2 (ja) * | 1997-09-29 | 2002-05-20 | 日本電気株式会社 | 選択成長法を用いた半導体層及びその成長方法、選択成長法を用いた窒化物系半導体層及びその成長方法、窒化物系半導体発光素子とその製造方法 |
| JP2001168028A (ja) * | 1999-12-03 | 2001-06-22 | Sony Corp | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 |
| US20050184302A1 (en) * | 2000-04-04 | 2005-08-25 | Toshimasa Kobayashi | Nitride semiconductor device and method of manufacturing the same |
| US6836498B2 (en) * | 2000-06-05 | 2004-12-28 | Sony Corporation | Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof |
| TW488088B (en) * | 2001-01-19 | 2002-05-21 | South Epitaxy Corp | Light emitting diode structure |
| US6984841B2 (en) * | 2001-02-15 | 2006-01-10 | Sharp Kabushiki Kaisha | Nitride semiconductor light emitting element and production thereof |
| JP2002280314A (ja) * | 2001-03-22 | 2002-09-27 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子 |
| US20040169192A1 (en) * | 2001-06-04 | 2004-09-02 | Hisaki Kato | Method for producing group III nitride compounds semiconductor |
| US20040077156A1 (en) * | 2002-10-18 | 2004-04-22 | Loucas Tsakalakos | Methods of defect reduction in wide bandgap thin films using nanolithography |
| US7084040B2 (en) | 2004-04-23 | 2006-08-01 | Northrop Grumman Corp. | Method for growth of group III-V semiconductor material on a dielectric |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| EP2595175B1 (en) * | 2005-05-17 | 2019-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities |
| US20070267722A1 (en) * | 2006-05-17 | 2007-11-22 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| KR101329388B1 (ko) * | 2005-07-26 | 2013-11-14 | 앰버웨이브 시스템즈 코포레이션 | 다른 액티브 영역 물질의 집적회로 집적을 위한 솔루션 |
| US7638842B2 (en) * | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
| US20070054467A1 (en) * | 2005-09-07 | 2007-03-08 | Amberwave Systems Corporation | Methods for integrating lattice-mismatched semiconductor structure on insulators |
| KR101111720B1 (ko) * | 2005-10-12 | 2012-02-15 | 삼성엘이디 주식회사 | 활성층 상에 유전체층이 형성된 측면 발광형 반도체 레이저다이오드 |
| US7777250B2 (en) | 2006-03-24 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| JP5076656B2 (ja) * | 2006-06-19 | 2012-11-21 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| EP2062290B1 (en) | 2006-09-07 | 2019-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Defect reduction using aspect ratio trapping |
| WO2008036256A1 (en) * | 2006-09-18 | 2008-03-27 | Amberwave Systems Corporation | Aspect ratio trapping for mixed signal applications |
| WO2008039534A2 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures |
| WO2008039495A1 (en) * | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US20080187018A1 (en) | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| TWI349381B (en) * | 2007-08-03 | 2011-09-21 | Chi Mei Lighting Tech Corp | Light-emitting diode and manufacturing method thereof |
| US8344242B2 (en) | 2007-09-07 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-junction solar cells |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US20100200880A1 (en) * | 2008-06-06 | 2010-08-12 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| EP2335273A4 (en) | 2008-09-19 | 2012-01-25 | Taiwan Semiconductor Mfg | FORMATION OF EQUIPMENT BY EXCESSIVE GROWTH OF THE EPITAXIAL LAYER |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| KR101064082B1 (ko) * | 2009-01-21 | 2011-09-08 | 엘지이노텍 주식회사 | 발광 소자 |
| US8629446B2 (en) | 2009-04-02 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| CN102169936A (zh) * | 2011-02-16 | 2011-08-31 | 亚威朗光电(中国)有限公司 | 图形衬底和led芯片 |
| US9806228B2 (en) | 2011-10-10 | 2017-10-31 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9397260B2 (en) | 2011-10-10 | 2016-07-19 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US10153396B2 (en) | 2011-10-10 | 2018-12-11 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US10622515B2 (en) | 2011-10-10 | 2020-04-14 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US9691939B2 (en) | 2011-10-10 | 2017-06-27 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
| US8603898B2 (en) | 2012-03-30 | 2013-12-10 | Applied Materials, Inc. | Method for forming group III/V conformal layers on silicon substrates |
| US9385222B2 (en) | 2014-02-14 | 2016-07-05 | Infineon Technologies Ag | Semiconductor device with insert structure at a rear side and method of manufacturing |
| WO2015181671A1 (en) * | 2014-05-30 | 2015-12-03 | Koninklijke Philips N.V. | Light-emitting device with patterned substrate |
| US9941295B2 (en) | 2015-06-08 | 2018-04-10 | Sandisk Technologies Llc | Method of making a three-dimensional memory device having a heterostructure quantum well channel |
| US9425299B1 (en) | 2015-06-08 | 2016-08-23 | Sandisk Technologies Llc | Three-dimensional memory device having a heterostructure quantum well channel |
| US9721963B1 (en) | 2016-04-08 | 2017-08-01 | Sandisk Technologies Llc | Three-dimensional memory device having a transition metal dichalcogenide channel |
| US9818801B1 (en) | 2016-10-14 | 2017-11-14 | Sandisk Technologies Llc | Resistive three-dimensional memory device with heterostructure semiconductor local bit line and method of making thereof |
| JP7298111B2 (ja) * | 2019-06-07 | 2023-06-27 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
| CN115036366A (zh) * | 2021-03-05 | 2022-09-09 | 联华电子股份有限公司 | 半导体装置及其制作方法 |
| TWI789764B (zh) * | 2021-05-21 | 2023-01-11 | 友達光電股份有限公司 | 發光元件及其製造方法與發光裝置的製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2629636B1 (fr) * | 1988-04-05 | 1990-11-16 | Thomson Csf | Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant |
| US6001196A (en) * | 1996-10-28 | 1999-12-14 | Brush Wellman, Inc. | Lean, high conductivity, relaxation-resistant beryllium-nickel-copper alloys |
| JP3060973B2 (ja) * | 1996-12-24 | 2000-07-10 | 日本電気株式会社 | 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ |
| EP0874405A3 (en) * | 1997-03-25 | 2004-09-15 | Mitsubishi Cable Industries, Ltd. | GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof |
| EP2234142A1 (en) | 1997-04-11 | 2010-09-29 | Nichia Corporation | Nitride semiconductor substrate |
| US6015979A (en) * | 1997-08-29 | 2000-01-18 | Kabushiki Kaisha Toshiba | Nitride-based semiconductor element and method for manufacturing the same |
| JP3925753B2 (ja) * | 1997-10-24 | 2007-06-06 | ソニー株式会社 | 半導体素子およびその製造方法ならびに半導体発光素子 |
| JP3036495B2 (ja) * | 1997-11-07 | 2000-04-24 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の製造方法 |
| US6608327B1 (en) * | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| US6051849A (en) * | 1998-02-27 | 2000-04-18 | North Carolina State University | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
| US6294440B1 (en) * | 1998-04-10 | 2001-09-25 | Sharp Kabushiki Kaisha | Semiconductor substrate, light-emitting device, and method for producing the same |
| JP4083866B2 (ja) * | 1998-04-28 | 2008-04-30 | シャープ株式会社 | 半導体レーザ素子 |
| JP4352473B2 (ja) * | 1998-06-26 | 2009-10-28 | ソニー株式会社 | 半導体装置の製造方法 |
| US6252261B1 (en) * | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
| US6177688B1 (en) * | 1998-11-24 | 2001-01-23 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates |
| JP4547746B2 (ja) * | 1999-12-01 | 2010-09-22 | ソニー株式会社 | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 |
| US6939730B2 (en) * | 2001-04-24 | 2005-09-06 | Sony Corporation | Nitride semiconductor, semiconductor device, and method of manufacturing the same |
-
1999
- 1999-12-16 JP JP35732599A patent/JP2001176805A/ja active Pending
-
2000
- 2000-12-18 US US09/739,491 patent/US6498048B2/en not_active Expired - Fee Related
-
2002
- 2002-11-08 US US10/290,570 patent/US6727523B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030073315A1 (en) | 2003-04-17 |
| US6727523B2 (en) | 2004-04-27 |
| US6498048B2 (en) | 2002-12-24 |
| US20010004488A1 (en) | 2001-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001176805A (ja) | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 | |
| JP4547746B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法 | |
| KR100700677B1 (ko) | 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법 | |
| KR100588439B1 (ko) | 반도체 소자 및 그 제조 방법과, 반도체 발광 소자 | |
| JP5146481B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置、及び半導体装置の製造方法 | |
| US7606276B2 (en) | Nitride semiconductor device and method for fabricating the same | |
| JP5186515B2 (ja) | 半導体装置および半導体基板ならびに半導体基板の製造方法 | |
| TWI250661B (en) | Semiconductor device | |
| US8803189B2 (en) | III-V compound semiconductor epitaxy using lateral overgrowth | |
| KR20030070094A (ko) | 결정막, 결정기판 및 반도체장치 | |
| JP2001158698A5 (ja) | 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法 | |
| JP2001196697A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 | |
| JPH10247744A (ja) | 半導体発光素子およびその製法 | |
| US7244308B2 (en) | Method of manufacturing crystal of III-V compound of the nitride system, crystal substrate of III-V compound of the nitride system, crystal film of III-V compound of the nitride system, and method of manufacturing device | |
| JP2002033282A (ja) | 窒化物半導体基板及びその製造方法 | |
| JP2000077770A (ja) | 半導体レ―ザおよび半導体レ―ザの形成方法 | |
| JP2002299249A (ja) | 半導体基板、半導体素子および半導体層の形成方法 | |
| JP2002076518A (ja) | 半導体レーザおよび半導体素子並びにそれらの製造方法 | |
| JP3668131B2 (ja) | 窒化物系半導体素子および窒化物系半導体の形成方法 | |
| JP4285928B2 (ja) | 半導体層の形成方法 | |
| JP2001352133A (ja) | 半導体レーザ，半導体素子および窒化物系ｉｉｉ−ｖ族化合物基板並びにそれらの製造方法 | |
| JP3789814B2 (ja) | 半導体素子および半導体層の形成方法 | |
| JP4973261B2 (ja) | 窒化物半導体素子およびその製造方法 | |
| JP2006013547A (ja) | 半導体薄膜および半導体素子の製造方法 | |
| JP4754057B2 (ja) | 半導体装置および半導体基板ならびにそれらの製造方法 |