JP2002299249A - 半導体基板、半導体素子および半導体層の形成方法 - Google Patents

半導体基板、半導体素子および半導体層の形成方法

Info

Publication number
JP2002299249A
JP2002299249A JP2001096322A JP2001096322A JP2002299249A JP 2002299249 A JP2002299249 A JP 2002299249A JP 2001096322 A JP2001096322 A JP 2001096322A JP 2001096322 A JP2001096322 A JP 2001096322A JP 2002299249 A JP2002299249 A JP 2002299249A
Authority
JP
Japan
Prior art keywords
layer
mask
semiconductor
semiconductor layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001096322A
Other languages
English (en)
Inventor
Daijiro Inoue
大二朗 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001096322A priority Critical patent/JP2002299249A/ja
Publication of JP2002299249A publication Critical patent/JP2002299249A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】十分に転位密度が低減された半導体層を含む良
好な素子特性を有する半導体素子を提供する。 【解決手段】アンドープGaN層2上に所定の周期(密
度)で形成された複数の第1マスク層3と、アンドープ
GaN層2上および第1マスク層3上に形成された第1
GaN層4と、第1GaN層4上に、第1マスク層3の
周期(密度)よりも小さい周期(高い密度)で形成され
た複数の第2マスク層5と、第1GaN層4上および第
2マスク層5上に形成された第2GaN層6と、第2G
aN層6上に形成され、素子領域を有する半導体素子層
とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体基板、半
導体素子および半導体層の形成方法に関し、より特定的
には、選択横方向成長を用いて形成した半導体基板、半
導体素子および半導体層の形成方法に関する。
【0002】
【従来の技術】従来、下地基板または基板上に形成され
た下地層などの下地上に半導体層を成長させる技術が知
られている。そして、成長される半導体層とは格子定数
が異なる下地や転位欠陥の多い下地を用いて、トランジ
スタやレーザダイオードなどの半導体素子の能動層とな
る半導体層を形成する技術が開発されている。このよう
な半導体層を形成する場合、素子動作に寄与する半導体
層(能動層)の結晶欠陥を減らすことによって、結晶品
質を向上させることが半導体素子の特性上極めて重要で
ある。
【0003】半導体層の結晶欠陥を低減する手法として
は、従来、2段階に成長を行う方法が知られている。こ
の手法は、たとえば、H.Amano,et al:A
ppl.Phys.Lett.48,353(198
6)などに開示されている。この手法では、下地上に低
温で薄い厚みのバッファ層を成長させた後、そのバッフ
ァ層上に素子に使用する半導体層を高温で成長させる。
【0004】しかしながら、上記2段階成長を行う方法
では、下地とその下地上に形成する半導体層との格子定
数の差が大きい場合には、半導体層の結晶欠陥を十分に
低減するのが困難である場合が多い。
【0005】そこで、従来、選択成長と横方向成長とを
組み合わせたマイクロチャネルエピタキシ(MCE)法
を用いることによって、半導体層の結晶欠陥を低減する
手法が開発されている。このMCE法は、たとえば、
T.Nishinaga,etal:Jpn.J.Ap
pl.Phys.27,1964(1988)などに開
示されている。上記した従来のMCE法では、下地上の
所定領域に、選択成長用マスクを形成する。そして、下
地の露出した部分から半導体層を選択横方向成長させ
る。それによって、下地および選択成長用マスク上に、
平坦な半導体層が形成される。このような選択横方向成
長によって得られる半導体層には、下地の結晶欠陥が一
部しか伝播しない。これにより、MCE法を用いること
によって、結晶欠陥の低減された半導体層を得ることが
できる。そして、この従来のMCE法を2回実施するこ
とによって、より結晶欠陥の低減された半導体層を形成
する手法が、たとえば、特開平10−312971号公
報に開示されている。
【0006】図9〜図14は、上記公報に開示された従
来の半導体層の形成方法を説明するための断面図であ
る。次に、図9〜図14を参照して、従来のMCE法を
2回実施する場合の半導体層の形成方法について説明す
る。
【0007】まず、図9に示すように、下地基板または
基板上に形成された下地層からなる下地101の表面上
に、下地101の表面の一部が露出されるように、選択
成長用の第1マスク層102を形成する。
【0008】次に、図10に示すように、第1マスク層
102を選択成長マスクとして、下地101の露出され
た表面部分から第1半導体層103を成長させる。この
場合、露出された下地101の上面上において、第1半
導体層103は、まず、上方向に成長する。これによ
り、露出された下地101の上面上に、断面が三角形状
のファセット構造を有する第1半導体層103が成長さ
れる。さらに、下地101の上面上における第1半導体
層103の成長が進むと、第1半導体層103は、横方
向にも成長する。この第1半導体層103の横方向成長
によって、第1マスク層102上にも第1半導体層10
3が形成される。
【0009】さらに、第1半導体層103を横方向成長
させると、図11に示すように、ファセット構造の各第
1半導体層103が合体して連続膜となる。これによ
り、平坦な上面を有するとともに、下地101に比べて
転位が低減された第1半導体層103が形成される。
【0010】次に、図12に示すように、第1半導体層
103上に、第1半導体層103の表面の一部が露出さ
れるように、選択成長用の第2マスク層104を形成す
る。この第2マスク層104は、第1マスク層102と
ほぼ同じ周期で形成されるとともに、第1マスク層10
2間の開口部の上方に形成されている。
【0011】そして、図13に示すように、第2マスク
層104を選択成長マスクとして、第1半導体層103
の露出された表面部分から第2半導体層105を成長さ
せる。この場合、露出された第1半導体層103の上面
上において、第2半導体層105は、まず、上方向に成
長する。これにより、露出された第1半導体層103の
上面上に、断面が三角形状のファセット構造を有する第
2半導体層105が成長される。さらに、第1半導体層
103の上面上における第2半導体層105の成長が進
むと、第2半導体層105は、横方向にも成長する。こ
の第2半導体層105が、さらに横方向成長することに
よって、図14に示すように、ファセット構造の各第2
半導体層105が合体して連続膜となる。これにより、
平坦な上面を有するとともに、第1半導体層103に比
べて、さらに転位が低減された第2半導体層105が形
成される。
【0012】
【発明が解決しようとする課題】上記した従来のMCE
法を用いた半導体層の形成方法では、第1マスク層10
2の開口部の上方に、第2マスク層104が配置されて
いるので、第1マスク層102の開口部上に形成される
三角形状のファセットの先端付近の転位は、上層の第2
半導体層105には伝播しない。しかし、第1マスク層
102の上方には、第2マスク層104が形成されてい
ないため、第1マスク層102の中央部上で第1半導体
層103の横方向成長層が合体することにより発生する
転位が、第2半導体層105に伝播してしまうという問
題点があった。このため、従来では、第2半導体層10
5の転位密度を十分に低減するのは困難であった。
【0013】この発明は上記のような課題を解決するた
めになされたものであり、この発明の1つの目的は、十
分に転位密度が低減された半導体層を含む良好な素子特
性を有する半導体素子を提供することである。
【0014】この発明のもう一つの目的は、半導体層の
転位密度を十分に低減することが可能な半導体層の形成
方法を提供することである。
【0015】この発明のさらにもう一つの目的は、十分
に転位密度が低減された半導体層を含む半導体基板を提
供することである。
【0016】
【課題を解決するための手段】この発明の一の局面によ
る半導体素子は、下地上に所定の密度で形成された複数
の第1マスク層と、下地上および第1マスク層上に形成
された第1半導体層と、第1半導体層上に、第1マスク
層の密度よりも高い密度で形成された複数の第2マスク
層と、第1半導体層上および第2マスク層上に形成され
た第2半導体層と、第2半導体層上に形成され、素子領
域を有する半導体素子層とを備えている。
【0017】この一の局面による半導体素子では、上記
のように、第1マスク層の密度よりも高い密度で第2マ
スク層を形成することによって、第1マスク層間の開口
部の中央部上のみならず、第1マスク層の中央部上にも
第2マスク層を配置することが可能となる。これによ
り、第1半導体層の転位密度の比較的高い部分である第
1マスク層間の開口部の中央部上および第1マスク層の
中央部上の両方の領域を第2マスク層によって覆うこと
ができる。その結果、第2マスク層を選択成長マスクと
して、第1半導体層の転位密度の低い部分のみから第2
半導体層を選択横方向成長させることができるので、よ
り転位密度の低い第2半導体層を得ることができる。そ
して、この転位密度のより低減された第2半導体層上
に、素子領域を有する半導体素子層を成長させれば、容
易に良好な素子特性を有する半導体素子を得ることがで
きる。
【0018】上記一の局面による半導体素子において、
好ましくは、第1マスク層および第2マスク層は、スト
ライプ形状を有し、第2マスク層は、第1マスク層の周
期よりも小さい周期で形成されている。このようにスト
ライプ形状の第1および第2マスク層を用いれば、第1
および第2半導体層を横方向成長させる際のファセット
の結合部の数が少なくなるので、容易に、第1および第
2半導体層の平坦化を行うことができる。また、ファセ
ット間の結合方向が同一方向となるので、結合部におけ
るファセット間の面方位のずれが抑制される。また、第
1マスク層の周期よりも小さい周期で第2マスク層を形
成することによって、第1半導体層の転位密度の比較的
高い部分である第1マスク層間の開口部の中央部上およ
び第1マスク層の中央部上の両方の領域を第2マスク層
によって容易に覆うことができる。
【0019】上記の場合、好ましくは、第2マスク層の
周期は、第1マスク層の周期の1/2以下である。この
ように構成すれば、第1半導体層の転位密度の比較的高
い部分である第1マスク層間の開口部の中央部上および
第1マスク層の中央部上の両方の領域を第2マスク層に
よって容易に覆うことができる。
【0020】また、上記の場合、好ましくは、第2マス
ク層は、少なくとも、第1マスク層の中央部の直上と、
第1マスク層間の開口部の中央部の直上とに配置されて
いる。このように構成すれば、第2マスク層を選択成長
マスクとして、第1半導体層の転位密度の低い部分のみ
から第2半導体層を選択横方向成長させることができる
ので、より転位密度の低い第2半導体層を得ることがで
きる。
【0021】上記の場合、好ましくは、半導体素子層の
欠陥密度は、第1半導体層の欠陥密度よりも低い。この
ように構成すれば、容易に良好な素子特性を有する半導
体素子を得ることができる。
【0022】上記の場合、好ましくは、第1マスク層お
よび第2マスク層は、酸化シリコン、窒化物および高融
点金属からなるグループより選択される1つを含む。こ
のように構成すれば、下地上および第1半導体層上に、
それぞれ、第1半導体層および第2半導体層を容易に選
択横方向成長させることができる。
【0023】なお、上記の場合、第1半導体層および第
2半導体層は、窒化物系半導体層を含んでいてもよい。
また、半導体素子層は、発光層を含んでいてもよい。こ
のように構成すれば、容易に良好な発光特性を有する半
導体発光素子を得ることができる。
【0024】この発明の他の局面による半導体層の形成
方法は、下地上に所定の密度で複数の第1マスク層を形
成する工程と、第1マスク層を選択成長マスクとして、
下地上およびマスク層上に、第1半導体層を成長させる
工程と、第1半導体層上に、第1マスク層の密度よりも
高い密度で複数の第2マスク層を形成する工程と、第2
マスク層を選択成長マスクとして、第1半導体層上およ
び第2マスク層上に第2半導体層を成長させる工程とを
備えている。
【0025】この他の局面による半導体層の形成方法で
は、上記のように、第1マスク層の密度よりも高い密度
で第2マスク層を形成することによって、第1マスク層
間の開口部の中央部上のみならず、第1マスク層の中央
部上にも第2マスク層を配置することが可能となる。こ
れにより、第1半導体層の転位密度の比較的高い部分で
ある第1マスク層間の開口部の中央部上および第1マス
ク層の中央部上の両方の領域を第2マスク層によって覆
うことができる。その結果、第2マスク層を選択成長マ
スクとして、第1半導体層の転位密度の低い部分のみか
ら第2半導体層を選択横方向成長させることができるの
で、より転位密度の低い第2半導体層を成長させること
ができる。
【0026】上記他の局面による半導体層の形成方法に
おいて、好ましくは、第1マスク層および第2マスク層
は、ストライプ形状を有する。このようにストライプ形
状の第1および第2マスク層を用いれば、第1および第
2半導体層を横方向成長させる際のファセットの結合部
が少なくなるので、容易に、第1および第2半導体層の
平坦化を行うことができる。また、ファセット間の結合
方向が同一方向となるので、結合部におけるファセット
間の面方位のずれが抑制される。
【0027】上記の場合、好ましくは、第2マスク層の
周期は、第1マスク層の周期の1/2以下である。この
ように構成すれば、第1半導体層の転位密度の比較的高
い部分である第1マスク層間の開口部の中央部上および
第1マスク層の中央部上の両方の領域を第2マスク層に
よって容易に覆うことができる。
【0028】また、上記の場合、好ましくは、第2マス
ク層は、少なくとも、第1マスク層の中央部の直上と、
第1マスク層間の開口部の中央部の直上とに配置する。
このように構成すれば、第2マスク層を選択成長マスク
として、第1半導体層の転位密度の低い部分のみから第
2半導体層を選択横方向成長させることができるので、
より転位密度の低い第2半導体層を得ることができる。
【0029】上記の場合、好ましくは、第2半導体層上
に素子領域を有する半導体素子層を形成する工程をさら
に備え、半導体素子層の欠陥密度は、第1半導体層の欠
陥密度よりも低い。このように構成すれば、容易に良好
な素子特性を有する半導体素子を得ることができる。こ
の場合、好ましくは、半導体素子層は、発光層を含む。
このように構成すれば、容易に良好な発光特性を有する
半導体発光素子を得ることができる。
【0030】また、上記の場合、好ましくは、第1マス
ク層および第2マスク層は、酸化シリコン、窒化物およ
び高融点金属からなるグループより選択される1つを含
む。このように構成すれば、下地上および第1半導体層
上に、それぞれ、第1半導体層および第2半導体層を容
易に選択横方向成長させることができる。
【0031】上記の場合、好ましくは、第1半導体層お
よび第2半導体層は、窒化物系半導体層を含む。このよ
うに構成すれば、容易に窒化物系半導体素子を形成する
ことができる。
【0032】この発明の別の局面による半導体基板は、
下地上に所定の密度で形成された複数の第1マスク層
と、下地上および第1マスク層上に形成された第1半導
体層と、第1半導体層上に、第1マスク層の密度よりも
高い密度で形成された複数の第2マスク層と、第1半導
体層上および第2マスク層上に形成された第2半導体層
とを備えている。
【0033】この別の局面による半導体基板では、上記
のように、第1マスク層の密度よりも高い密度で第2マ
スク層を形成することによって、第1マスク層間の開口
部の中央部上のみならず、第1マスク層の中央部上にも
第2マスク層を配置することが可能となる。これによ
り、第1半導体層の転位密度の比較的高い部分である第
1マスク層間の開口部の中央部上および第1マスク層の
中央部上の両方の領域を第2マスク層によって覆うこと
ができる。その結果、第2マスク層を選択成長マスクと
して、第1半導体層の転位密度の低い部分のみから第2
半導体層を選択横方向成長させることができるので、よ
り転位密度の低い第2半導体層を含む半導体基板を得る
ことができる。そして、この転位密度のより低減された
第2半導体層を基板として、第2半導体層上に、素子領
域を有する半導体素子層を成長させれば、容易に良好な
素子特性を有する半導体素子を得ることができる。
【0034】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
【0035】図1、図3〜図5および図7は、本発明の
一実施形態による半導体層の形成方法を説明するための
断面図である。図2および図6は、本発明の一実施形態
による半導体層の形成方法を説明するための斜視図であ
る。以下、図1〜図7を参照して、一実施形態による半
導体層の形成方法について説明する。
【0036】まず、図1に示すように、サファイア(C
面)基板1(以下、「サファイア基板1」という)上
に、MOCVD法(有機金属気相成長法)またはHVP
E法(ハライド気相成長法)などの結晶成長法を用い
て、2段階成長により、約2μm〜約3μmの膜厚を有
する不純物がドープされていないアンドープGaN層2
を形成する。このアンドープGaN層2は、約600℃
の温度で低温バッファ層を形成した後、その低温バッフ
ァ層上に約1000℃の温度でGaN層を形成すること
によって得られる。なお、アンドープGaN層2が、本
発明の「下地」の一例である。
【0037】次に、アンドープGaN層2上に、プラズ
マCVD法またはスパッタリング法などを用いて、約1
00nmの厚みでSiO2膜(図示せず)を堆積させ
る。SiO2膜上にレジスト(図示せず)を形成した
後、SiO2膜をエッチングすることにより、図2に示
すようなストライプ形状(細長状)を有する第1マスク
層3を形成する。この第1マスク層3のストライプ形状
は、約6μmの幅と約4μmの開口部とを有するように
約10μmの周期で形成されている。
【0038】次に、図3に示すように、第1マスク層3
を選択成長マスクとして、約1000℃〜約1200℃
の温度で、アンドープGaN層2の露出した表面上に第
1GaN層4を選択的に成長させる。この場合、露出さ
れたアンドープGaN層2の上面上において、第1Ga
N層4は、まず、上方向に成長する。これにより、露出
されたアンドープGaN層2の上面上に、(11−2
2)面が斜面を有する断面が三角形状のファセット構造
の第1GaN層4が成長される。さらに、アンドープG
aN層2の露出された上面上における第1GaN層4の
成長が進むと、第1GaN層4は、横方向にも成長す
る。この第1GaN層4の横方向成長によって、第1マ
スク層3の上にも、第1GaN層4が形成される。
【0039】さらに、第1GaN層4を横方向成長させ
ると、図4に示すように、第1マスク層3上では、ファ
セット構造の各第1GaN層4が合体して連続膜にな
る。それによって、表面が平坦化された約12μmの膜
厚を有する第1GaN層4が形成される。なお、この第
1GaN層4が、本発明の「第1半導体層」の一例であ
る。
【0040】上記のように、第1マスク層3上を選択横
方向成長させることにより形成した第1GaN層4にお
いて、ファセット構造の先端付近が成長される第1マス
ク層3間の開口部の中央部上の部分は、転位密度が比較
的転位密度が高い部分である。また、第1GaN層4に
おいて、ファセット構造が合体する第1マスク層3の中
央部上の領域も、転位密度の比較的高い部分である。
【0041】次に、第1GaN層4上に、プラズマCV
D法またはスパッタリング法などを用いて、約100n
mの厚みでSiO2膜(図示せず)を堆積させる。この
SiO2膜上にレジスト(図示せず)を形成した後、S
iO2膜をエッチングすることにより、図5および図6
に示すように、第2マスク層5を第1マスク層3とほぼ
平行なストライプ形状にパターニングする。この第2マ
スク層5のストライプ形状は、約3μmの幅と約2μm
の開口部とを有するように、約5μmの周期で形成され
ている。すなわち、第2マスク層5のストライプ形状の
周期は、第1マスク層3のストライプ形状のほぼ1/2
の周期で形成されている。また、第2マスク層5は、第
1マスク層3間の開口部の中央部上および第1マスク層
3の中央部上の両方の領域を覆うように形成されてい
る。
【0042】その後、第2マスク層5を選択成長マスク
として、第1GaN層4の露出した表面上に第2GaN
層6を選択的に成長させる。第2GaN層6は、露出さ
れた第1GaN層4の上面上において、上方向に成長し
た後、第2マスク層5の上を横方向にも成長する。それ
によって、図7に示すように、表面が平坦化された約7
μmの膜厚を有する第2GaN層6が形成される。な
お、第2GaN層6が、本発明の「第2半導体層」の一
例である。
【0043】本実施形態の半導体層の形成方法では、上
記のように、第2マスク層5の周期を、第1マスク層3
の周期のほぼ1/2になるように形成することによっ
て、第1マスク層3間の開口部の中央部上のみならず、
第1マスク層3の中央部上にも第2マスク層5を配置す
ることができる。これにより、第1GaN層4の転位密
度の比較的高い部分である第1マスク層3間の開口部の
中央部上および第1マスク層3の中央部上の両方の領域
を第2マスク層5によって覆うことができる。その結
果、第2マスク層5を選択成長マスクとして、第1Ga
N層4の転位密度の低い部分のみから第2GaN層6を
選択横方向成長させることができるので、より転位密度
の低い第2GaN層6を得ることができる。
【0044】また、上記のようにして形成された第2G
aN層6を表面近傍を透過型電子顕微鏡(TEM)を用
いて観察したところ、従来の第1マスク層102と同じ
周期を有する第2マスク層104上に形成された第2半
導体層105(図14参照)に比べて、本実施形態の第
2GaN層6の転位密度が低減されていることが確認さ
れた。
【0045】図8は、上記した一実施形態による半導体
層の形成方法を用いて製造した半導体レーザ素子を示し
た断面図である。次に、図8を参照して、一実施形態に
よる半導体層の形成方法を用いて製造した半導体レーザ
素子の構造について説明する。
【0046】一実施形態による半導体レーザ素子の構造
としては、図7に示した一実施形態による第2GaN層
6上に、図8に示すように、n型GaNからなるn型コ
ンタクト層7が形成されている。n型コンタクト層7上
には、n型AlGaNからなるn型クラッド層8、およ
び、InGaNからなる多重量子井戸(MQW)発光層
9が順次形成されている。このMQW発光層9は、In
の組成が異なる層が積層された構造を有する。なお、M
QW発光層9が、本発明の「発光層」の一例である。
【0047】MQW発光層9上には、p型AlGaNか
らなるp型クラッド層10が凸部を有するように形成さ
れている。p型クラッド層10の凸部の上面上の全面と
接触するように、p型GaNからなるp型コンタクト層
11が形成されている。これらのp型クラッド層10の
凸部とp型コンタクト層11とによって、台形状のリッ
ジ部が構成されている。p型コンタクト層11の上面上
には、p側電極12が形成されている。また、p型クラ
ッド層10からn型コンタクト層7までの一部領域が除
去されている。そのn型コンタクト層7の露出した表面
には、n側電極13が形成されている。
【0048】なお、n型コンタクト層7、n型クラッド
層8、MQW発光層9、p型クラッド層10およびp型
コンタクト層11が、本発明の「素子領域を有する半導
体素子層」の一例である。
【0049】本実施形態の半導体レーザ素子では、上記
のように、図1〜図7に示した一実施形態による半導体
層の形成方法を用いて形成された、十分に転位密度が低
減された第2GaN層6を下地として、その上に各層7
〜11を形成することによって、各層7〜11において
良好な結晶性を実現することができる。その結果、本実
施形態では、良好な素子特性を有する半導体レーザ素子
を得ることができる。
【0050】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【0051】たとえば、上記実施形態では、基板として
サファイア基板を用いたが、本発明はこれに限らず、他
の基板を用いてもよい。他の基板としては、たとえば、
SiC基板、Si基板、GaAs基板、InP基板、G
aN基板などが考えられる。
【0052】また、上記実施形態では、第1マスク層3
および第2マスク層5をSiO2膜によって形成した
が、本発明はこれに限らず、第1マスク層3および第2
マスク層5をSiN膜などの窒化物からなる膜や、タン
グステンなどの高融点金属を含む膜によって形成しても
よい。また、第1マスク層3および第2マスク層5は、
単層膜に限らず、SiN膜などの窒化物からなる膜や、
タングステンなどの高融点金属を含む膜からなる多層膜
であってもよい。
【0053】また、上記実施形態では、第2マスク層5
の周期を第1マスク層3の周期のほぼ1/2になるよう
に形成したが、本発明はこれに限らず、第2マスク層5
を第1マスク層3の周期の1/2以下の他の周期で形成
してもよい。好ましくは、第2マスク層5を、第1マス
ク層3の周期の1/2の倍数(1/4、1/8、1/1
6・・・)の周期で形成する。このようにすれば、第1
マスク層3の開口部の中央部上および第1マスク層3の
中央部上の両方の領域上に、容易に第2マスク層5を配
置することができる。
【0054】また、上記実施形態では、第1マスク層3
および第2マスク層5を、ストライプ形状に形成した
が、本発明はこれに限らず、第1マスク層3および第2
マスク層5を、円形、六角形または三角形などの形状で
形成してもよく、アイランド状(島状)に形成してもよ
い。この場合、好ましくは、第2マスク層5の密度が第
1マスク層3の密度よりも高くなるように形成する。
【0055】また、上記実施形態では、窒化物系半導体
層を用いて半導体レーザ素子を作製したが、本発明はこ
れに限らず、発光ダイオード素子またはトランジスタな
どの他の素子にも適用可能である。
【0056】
【発明の効果】以上のように、本発明によれば、十分に
転位密度が低減された半導体層を含む良好な素子特性を
有する半導体素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態による半導体層の形成方法
を説明するための断面図である。
【図2】本発明の一実施形態による半導体層の形成方法
を説明するための斜視図である。
【図3】本発明の一実施形態による半導体層の形成方法
を説明するための断面図である。
【図4】本発明の一実施形態による半導体層の形成方法
を説明するための断面図である。
【図5】本発明の一実施形態による半導体層の形成方法
を説明するための断面図である。
【図6】本発明の一実施形態による半導体層の形成方法
を説明するための斜視図である。
【図7】本発明の一実施形態による半導体層の形成方法
を説明するための断面図である。
【図8】本発明の一実施形態による半導体層の形成方法
を用いて製造した半導体レーザ素子を示した断面図であ
る。
【図9】従来の半導体層の形成方法を説明するための断
面図である。
【図10】従来の半導体層の形成方法を説明するための
断面図である。
【図11】従来の半導体層の形成方法を説明するための
断面図である。
【図12】従来の半導体層の形成方法を説明するための
断面図である。
【図13】従来の半導体層の形成方法を説明するための
断面図である。
【図14】従来の半導体層の形成方法を説明するための
断面図である。
【符号の説明】
2 アンドープGaN層(下地) 3 第1マスク層 4 第1GaN層(第1半導体層) 5 第2マスク層 6 第2GaN層(第2半導体層) 7 n型コンタクト層(半導体素子層) 8 n型クラッド層(半導体素子層) 9 MQW発光層(発光層) 10 p型クラッド層(半導体素子層) 11 p型コンタクト層(半導体素子層)
フロントページの続き Fターム(参考) 5F041 AA40 CA05 CA34 CA40 CA46 CA65 CA67 CA74 CA77 5F045 AA03 AA04 AB09 AB14 AB17 AF02 AF04 AF09 BB12 CA01 CA10 CA12 DA53 DB02 DB06 5F073 AA74 CA07 CB05 CB07 DA05 DA07 DA35

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】下地上に所定の密度で形成された複数の第
    1マスク層と、 前記下地上および前記第1マスク層上に形成された第1
    半導体層と、 前記第1半導体層上に、前記第1マスク層の密度よりも
    高い密度で形成された複数の第2マスク層と、 前記第1半導体層上および第2マスク層上に形成された
    第2半導体層と、 前記第2半導体層上に形成され、素子領域を有する半導
    体素子層とを備えた、半導体素子。
  2. 【請求項2】前記第1マスク層および前記第2マスク層
    は、ストライプ形状を有し、 前記第2マスク層は、前記第1マスク層の周期よりも小
    さい周期で形成されている、請求項1に記載の半導体素
    子。
  3. 【請求項3】前記第2マスク層の周期は、前記第1マス
    ク層の周期の1/2以下である、請求項1または2に記
    載の半導体素子。
  4. 【請求項4】前記第2マスク層は、少なくとも、前記第
    1マスク層の中央部の直上と、前記第1マスク層間の開
    口部の中央部の直上とに配置されている、請求項1〜3
    のいずれか1項に記載の半導体素子。
  5. 【請求項5】前記半導体素子層の欠陥密度は、前記第1
    半導体層の欠陥密度よりも低い、請求項1〜4のいずれ
    か1項に記載の半導体素子。
  6. 【請求項6】前記第1マスク層および前記第2マスク層
    は、酸化シリコン、窒化物および高融点金属からなるグ
    ループより選択される1つを含む、請求項1〜5のいず
    れか1項に記載の半導体素子。
  7. 【請求項7】前記第1半導体層および前記第2半導体層
    は、窒化物系半導体層を含む、請求項1〜6のいずれか
    1項に記載の半導体素子。
  8. 【請求項8】前記半導体素子層は、発光層を含む、請求
    項1〜7のいずれか1項に記載の半導体素子。
  9. 【請求項9】下地上に所定の密度で複数の第1マスク層
    を形成する工程と、 前記第1マスク層を選択成長マスクとして、前記下地上
    および前記マスク層上に、第1半導体層を成長させる工
    程と、 前記第1半導体層上に、前記第1マスク層の密度よりも
    高い密度で複数の第2マスク層を形成する工程と、 前記第2マスク層を選択成長マスクとして、前記第1半
    導体層上および第2マスク層上に第2半導体層を成長さ
    せる工程とを備えた、半導体層の形成方法。
  10. 【請求項10】前記第1マスク層および前記第2マスク
    層は、ストライプ形状を有する、請求項9に記載の半導
    体層の形成方法。
  11. 【請求項11】前記第2マスク層の周期は、前記第1マ
    スク層の周期の1/2以下である、請求項9または10
    に記載の半導体層の形成方法。
  12. 【請求項12】前記第2マスク層は、少なくとも、前記
    第1マスク層の中央部の直上と、前記第1マスク層間の
    開口部の中央部の直上とに配置する、請求項9〜11の
    いずれか1項に記載の半導体層の形成方法。
  13. 【請求項13】前記第2半導体層上に素子領域を有する
    半導体素子層を形成する工程をさらに備え、 前記半導体素子層の欠陥密度は、前記第1半導体層の欠
    陥密度よりも低い、請求項9〜12のいずれか1項に記
    載の半導体層の形成方法。
  14. 【請求項14】前記半導体素子層は、発光層を含む、請
    求項13に記載の半導体層の形成方法。
  15. 【請求項15】前記第1マスク層および前記第2マスク
    層は、酸化シリコン、窒化物および高融点金属からなる
    グループより選択される1つを含む、請求項9〜14の
    いずれか1項に記載の半導体層の形成方法。
  16. 【請求項16】前記第1半導体層および前記第2半導体
    層は、窒化物系半導体層を含む、請求項9〜15のいず
    れか1項に記載の半導体層の形成方法。
  17. 【請求項17】下地上に所定の密度で形成された複数の
    第1マスク層と、 前記下地上および前記第1マスク層上に形成された第1
    半導体層と、 前記第1半導体層上に、前記第1マスク層の密度よりも
    高い密度で形成された複数の第2マスク層と、 前記第1半導体層上および第2マスク層上に形成された
    第2半導体層とを備えた、半導体基板。
JP2001096322A 2001-03-29 2001-03-29 半導体基板、半導体素子および半導体層の形成方法 Pending JP2002299249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001096322A JP2002299249A (ja) 2001-03-29 2001-03-29 半導体基板、半導体素子および半導体層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001096322A JP2002299249A (ja) 2001-03-29 2001-03-29 半導体基板、半導体素子および半導体層の形成方法

Publications (1)

Publication Number Publication Date
JP2002299249A true JP2002299249A (ja) 2002-10-11

Family

ID=18950248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001096322A Pending JP2002299249A (ja) 2001-03-29 2001-03-29 半導体基板、半導体素子および半導体層の形成方法

Country Status (1)

Country Link
JP (1) JP2002299249A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005044A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007502546A (ja) * 2003-05-21 2007-02-08 ルミログ マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス
JP2007189134A (ja) * 2006-01-16 2007-07-26 Sony Corp GaN系化合物半導体から成る下地層の形成方法、並びに、GaN系半導体発光素子及びその製造方法
US7879697B2 (en) 2006-06-05 2011-02-01 Regents Of The University Of Minnesota Growth of low dislocation density Group-III nitrides and related thin-film structures
JP2013545299A (ja) * 2010-10-26 2013-12-19 エルジー シルトロン インコーポレイテッド 化合物半導体装置及びその製造方法
JP2014042025A (ja) * 2012-08-22 2014-03-06 Lg Electronics Inc 窒化物半導体素子及びその製造方法
US9276103B2 (en) 2011-07-25 2016-03-01 Lg Electronics Inc. Nitride semiconductor and fabricating method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502546A (ja) * 2003-05-21 2007-02-08 ルミログ マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス
JP2006005044A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007189134A (ja) * 2006-01-16 2007-07-26 Sony Corp GaN系化合物半導体から成る下地層の形成方法、並びに、GaN系半導体発光素子及びその製造方法
US7879697B2 (en) 2006-06-05 2011-02-01 Regents Of The University Of Minnesota Growth of low dislocation density Group-III nitrides and related thin-film structures
JP2013545299A (ja) * 2010-10-26 2013-12-19 エルジー シルトロン インコーポレイテッド 化合物半導体装置及びその製造方法
US9276103B2 (en) 2011-07-25 2016-03-01 Lg Electronics Inc. Nitride semiconductor and fabricating method thereof
JP2014042025A (ja) * 2012-08-22 2014-03-06 Lg Electronics Inc 窒化物半導体素子及びその製造方法

Similar Documents

Publication Publication Date Title
US6972206B2 (en) Nitride semiconductor, semiconductor device, and method of manufacturing the same
JP3863720B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
KR101011945B1 (ko) 질화물 반도체 및 반도체 소자의 제조 방법
JP2002335051A (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP2000021789A (ja) 窒化物系半導体素子、発光素子及びその製造方法
JP3153153B2 (ja) 窒化ガリウム系半導体レーザおよびその製造方法
JPH11126948A (ja) 半導体素子およびその製造方法ならびに半導体発光素子
JP2002252421A (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
KR20000035610A (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
JP2002009004A (ja) 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2001308462A (ja) 窒化物半導体素子の製造方法
US6759139B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP2001196697A (ja) 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP2002353134A (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002299249A (ja) 半導体基板、半導体素子および半導体層の形成方法
JP4381397B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP4817522B2 (ja) 窒化物系半導体層素子および窒化物系半導体の形成方法
JP3789781B2 (ja) 半導体素子および半導体層の形成方法
JP2002151418A (ja) 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP3913758B2 (ja) 半導体素子および半導体層の形成方法
JP3574093B2 (ja) 半導体素子および半導体層の形成方法
JP4416761B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP3789814B2 (ja) 半導体素子および半導体層の形成方法
JP2004262755A (ja) 窒化物半導体の成長方法と窒化物半導体基板
JP4179317B2 (ja) 窒化物半導体の製造方法および半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040224