JP3789781B2 - 半導体素子および半導体層の形成方法 - Google Patents
半導体素子および半導体層の形成方法 Download PDFInfo
- Publication number
- JP3789781B2 JP3789781B2 JP2001205556A JP2001205556A JP3789781B2 JP 3789781 B2 JP3789781 B2 JP 3789781B2 JP 2001205556 A JP2001205556 A JP 2001205556A JP 2001205556 A JP2001205556 A JP 2001205556A JP 3789781 B2 JP3789781 B2 JP 3789781B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- mask
- semiconductor
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体素子および半導体層の形成方法に関し、特に、下地上に下地とは異なる材料からなる半導体層がヘテロ成長によって形成される半導体素子および半導体層の形成方法に関する。
【０００２】
【従来の技術】
従来、下地上に下地とは異なる材料からなる半導体をヘテロ成長させる技術が知られている。たとえば、窒化物系半導体の１つであるＧａＮの結晶成長では、格子整合する基板が少ないために、サファイア基板などの異種基板上にヘテロ成長を行っている。この場合、結晶欠陥の少ない結晶性の良好なＧａＮを成長させるために、従来、基板とＧａＮ層との間に、低温成長によるバッファ層を挿入する技術が知られている。
【０００３】
しかしながら、上記のような低温バッファ層を用いた場合であっても、低減できる欠陥の密度には限界があり、さらに転位を低減するのは困難である。そこで、従来、ＧａＮを成長する際に、選択横方向成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯＧ）法によって転位を低減した下地層を用いる技術が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第４巻（１９９８）の第５３頁〜第５８頁および第２１０頁〜第２１５頁などに開示されている。
【０００４】
図２３〜図２６は、従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。次に、図２３〜図２６を参照して、従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例について説明する。
【０００５】
まず、図２３に示すように、サファイア基板２０１上に低温バッファ層２０２を形成した後、その低温バッファ層２０２上に、下地となるＧａＮ層２０３を成長させる。
【０００６】
次に、図２４に示すように、ＧａＮ層２０３上の所定領域に、ＳｉＯ2などからなるストライプ状（細長状）のマスク層２０４を形成する。マスク層２０４を選択成長マスクとして、ＧａＮ層２０３を下地層として再成長を行うと、ＧａＮ層２０３の露出部には、まず、断面が三角形状のファセット構造を有するＧａＮ層２０５が形成される。
【０００７】
さらに、成長が進むと、ファセット構造のＧａＮ層２０５が、図２５に示すように、結合し、横方向成長が支配的になる。このため、ｃ軸方向（縦方向）に延びていた転位はファセット結合部で曲げられて上部には到達しない。ただし、ファセット結合部上には転位が残る。
【０００８】
さらに、成長が進むと、図２６に示すように、ファセット構造の各ＧａＮ層２０５が合体して連続膜となる。これにより、平坦な上面を有するＧａＮ層２０５が形成される。この平坦化されたＧａＮ層２０５の表面に到達する転位は、下地層に比べて大幅に減少されている。
【０００９】
【発明が解決しようとする課題】
図２３〜図２６に示した従来の窒化物系半導体層の形成方法では、選択横方向成長によってＧａＮ層２０５を形成する場合、転位はファセットが結合するマスク層２０４の上部に集中的に残る。このため、転位を少なくするためには、マスク層２０４の幅は小さい方が好ましい。しかし、転位を少なくするためにマスク層２０４の幅を小さくすると、下地となるＧａＮ層２０３の露出部分の幅が広くなるので、ＧａＮ層２０３の露出部分上に形成されるＧａＮからなるファセットも大きく（高く）なる。このため、その大きなファセットを結合して平坦化するためには、ＧａＮ層２０５を厚く形成する必要があった。このように、従来では、薄い膜厚で転位の少ないＧａＮ層２０５を得ることは困難であった。
【００１０】
また、従来では、基板上に直接マスク層を形成して選択横方向成長を用いてＧａＮ層を成長させる方法も提案されている。図２７は、その従来の提案された窒化物系半導体層の形成方法を説明するための断面図である。図２７を参照して、この従来の提案された方法では、サファイア基板２１１上に直接ＳｉＯ2からなるマスク層２１２を形成した後、その上にＧａＮからなる低温バッファ層２１３および高温成長のＧａＮ層２１４を形成することによって、１回の成長で転位を低減したＧａＮ層２１４を形成する。この従来の提案された方法では、サファイア基板２１１上に直接マスク層２１２を形成するので、下地層がない分、全体の膜厚は薄くなる。
【００１１】
しかし、図２７に示した従来の提案された方法では、図２３〜図２６に示した従来例と同様の問題が発生する。すなわち、サファイア基板２１１上に直接マスク層２１２を形成して選択横方向成長を行う場合においても、転位を少なくするためには、マスク層２１２の幅を小さくする必要がある。しかし、マスク層２１２の幅を小さくすると、サファイア基板２１１の露出面積が大きくなるので、その露出部分の低温バッファ層２１３上に形成されるＧａＮからなるファセットが大きく（高く）なる。このため、その大きなファセットを結合してＧａＮ層２１４を平坦化させるためには、ＧａＮ層２１４を約５μｍ以上の大きな厚みで形成する必要があった。その結果、図２７に示した従来の提案された方法においても、薄い膜厚で転位の少ないＧａＮ層２１４を得るのは困難であった。
【００１２】
また、従来では、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＢＧａＮ、ＢＡｌＧａＮ、ＢＩｎＧａＮ、ＡｌＧａＩｎＮなどの混晶を厚く成長させる場合には、格子整合する基板を求めることはより困難である。たとえば、サファイア基板上にＩｎＧａＮを直接成長させる場合、格子定数の差が大きいために、ＩｎＧａＮ層を厚く成長させることは困難である。このため、従来では、図２８に示すように、まず、サファイア基板２２１上にバッファ層２２２を介してＧａＮ層２２３を成長させる。そして、ＧａＮ層２２３上に、マスク層２２４を形成した後、そのマスク層２２４を選択成長マスクとして、選択横方向成長させることによって、低転位のＧａＮ層２２５を形成する。そして、その低転位のＧａＮ層２２５上に、ＩｎＧａＮ層２２６を成長させていた。このように、選択横方向成長を用いて形成した低転位のＧａＮ層２２５上にＩｎＧａＮ層２２６を成長させることによって、低転位のＩｎＧａＮ層２２６をある程度厚く成長させることが可能となる。
【００１３】
図２８に示した従来の混晶からなる窒化物系半導体層の形成方法では、上記のように、転位の少ないＩｎＧａＮ層２２６を得るために、下地層として選択横方向成長を用いて低転位のＧａＮ層２２５を形成する必要がある。このため、図２８に示した従来例では、全体の厚みが大きくなり、その結果、全体として薄い膜厚で転位の少ないＩｎＧａＮ層２２６を得るのは困難であった。また、図２８に示した従来の混晶からなる窒化物系半導体層の形成方法では、選択横方向成長を用いて形成したＧａＮ層２２５を下地層として、さらにＩｎＧａＮ層２２６を成長させるので、工程が複雑になるという問題点もあった。
【００１４】
この発明は上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、下地上に、低転位の半導体層を薄い膜厚で容易にヘテロ成長させることが可能な半導体層の形成方法を提供することである。
【００１５】
この発明のもう１つの目的は、下地上に、薄い膜厚で低転位の半導体層をヘテロ成長により形成することが可能な構造を有する半導体素子を提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、マスク層間に露出された下地の上面上に形成されたバッファ層と、バッファ層上およびマスク層上に形成され、下地とは異なる材料からなる半導体層とを備え、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みは、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さく、半導体層は、マスク層の近傍に形成されたバッファ層上、及び露出された下地の上面上の中央部に形成されたバッファ層上を含んでバッファ層上に形成されている。
【００１７】
この第１の局面による半導体素子では、上記のように、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みが、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さくなるように形成することによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みが小さいマスク層の近傍では半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。
【００１８】
この発明の第２の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、マスク層間に露出された下地の上面上に形成されたバッファ層と、露出された下地上、バッファ層上およびマスク層上に形成され、下地とは異なる材料からなる半導体層とを備え、バッファ層は、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成されるとともに、露出された下地の上面上のマスク層の近傍には形成されていない。
【００１９】
この第２の局面による半導体素子では、上記のように、バッファ層を、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成するとともに、露出された下地の上面上のマスク層の近傍には形成しないことによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みがないマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。
【００２０】
上記の半導体素子において、好ましくは、隣接するマスク層間の最短距離は、隣接するマスク層間に位置する下地の露出部の幅よりも小さい。このように構成すれば、マスク層をマスクとして、下地上にバッファ層を形成する場合に、下地の露出部のうち上方にマスク層が形成されている部分では、原料が届きにくくなる。これにより、下地の露出部のうち上方にマスク層が形成されている部分では、下地の露出部のうち上方にマスク層が形成されていない部分に形成されるバッファ層よりも厚みが小さいバッファ層が形成されるか、または、バッファ層が形成されない。そして、このようなバッファ層を用いて半導体層を形成すれば、半導体層は成長初期段階から台形状に成長しやすくなる。これにより、容易に、成長初期段階から台形状の半導体層を形成することができる。
【００２１】
この場合、好ましくは、マスク層は、下地の露出部の上方に突出したオーバーハング部を有する。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面にバッファ層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成されるバッファ層の厚みを他の部分よりも小さくしたり、オーバーハング部下に位置する下地の上面にバッファ層が形成されないようにすることができる。
【００２２】
上記のオーバーハング部を有する構成において、マスク層のオーバーハング部下に位置するバッファ層の厚みは、隣接するマスク層間の最短距離部下に位置するバッファ層の厚みよりも小さくてもよい。さらに、この場合、好ましくは、マスク層のオーバーハング部下に位置するバッファ層の厚みは、隣接するマスク層間の最短距離部から遠くなるにしたがって、実質的に同じ割合で小さくなる。
【００２３】
また、上記のオーバーハング部を有する構成において、バッファ層は、マスク層間に露出された下地の上面の中央部上に実質的に同じ厚みで形成されるとともに、マスク層のオーバーハング部下に位置する下地の上面上には形成されていなくてもよい。
【００２４】
なお、上記のオーバーハング部を有する構成において、好ましくは、マスク層の少なくとも一部は、逆台形形状を有する。
【００２５】
また、上記の半導体層の形成方法において、好ましくは、下地は、基板を含み、マスク層は、基板の上面に接触するように形成されている。このように構成すれば、下地上に直接薄い膜厚で低転位の半導体層をヘテロ成長させることができる。この場合、基板は、好ましくは、窒素を含まない３−５族半導体基板、４族半導体基板、サファイア基板、スピネル基板、ＳｉＣ基板および水晶基板からなるグループより選択される１つの基板を含む。このような基板を用いれば、容易に、基板上に直接半導体層をヘテロ成長させることができる。
【００２６】
また、上記の半導体素子において、好ましくは、マスク層の上面近傍における半導体層の転位密度は、下地の上面近傍における半導体層の転位密度よりも小さい。このように構成すれば、マスク層の上面近傍ですでに転位密度が小さくなっているので、半導体層の成長初期段階から容易に転位を低減することができる。この場合、マスク層の上面近傍における半導体層の転位密度は、下地の上面近傍における半導体層の転位密度の１／２以下であるのが好ましい。
【００２７】
また、上記の半導体素子において、半導体層は、窒化物系半導体層を含んでいてもよい。このように構成すれば、窒化物系半導体層の成長初期段階から横方向成長が促進されるので、下地上に低転位の窒化物系半導体層を薄い膜厚でヘテロ成長させることができる。
【００２８】
また、上記の半導体素子において、好ましくは、バッファ層は、半導体層の成長温度よりも低い成長温度で形成されている。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面に半導体層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成される部分の厚みが他の部分よりも小さいバッファ層を形成することができる。
【００２９】
上記の半導体層素子において、好ましくは、半導体層上に形成され、素子領域を有する半導体素子層をさらに備える。このように構成すれば、下地上に薄い膜厚で形成された低転位の半導体層上に、素子領域を有する半導体素子層を成長させることができるので、良好な素子特性を有する半導体素子層を容易に形成することができる。その結果、厚みが薄く、かつ、良好な素子特性を有する半導体素子を形成することができる。
【００３０】
この発明の第３の局面による半導体層の形成方法は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、下地の上面上にバッファ層を形成する工程と、バッファ層上およびマスク層上に、前記下地とは異なる材料からなる半導体層を形成する工程とを備え、下地の上面上の前記マスク層の近傍に形成されたバッファ層の厚みが、下地の上面上の中央部に形成されたバッファ層の厚みよりも小さく、半導体層は、マスク層の近傍に形成されたバッファ層上、及び露出された下地の上面上の中央部に形成されたバッファ層上を含んでバッファ層上に形成されている、
【００３１】
この第３の局面による半導体層の形成方法では、上記のように、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みが、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さくなるように形成することによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みが小さいマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。
【００３２】
この発明の第４の局面による半導体層の形成方法は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、下地の上面上にバッファ層を形成する工程と、バッファ層上およびマスク層上に、下地とは異なる材料からなる半導体層を形成する工程とを備え、バッファ層は、下地の上面上の中央部に実質的に同じ厚みで形成されるとともに、下地の上面上のマスク層の近傍には形成されていない。
【００３３】
この第４の局面による半導体層の形成方法では、上記のように、バッファ層を、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成するとともに、露出された下地の上面上のマスク層の近傍には形成しないことによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みがないマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。
【００３４】
上記の半導体層の形成方法において、好ましくは、隣接するマスク層間の最短距離は、隣接するマスク層間に位置する下地の露出部の幅よりも小さい。このように構成すれば、マスク層をマスクとして、下地上にバッファ層を形成する場合に、下地の露出部のうち上方にマスク層が形成されている部分では、原料が届きにくくなる。これにより、下地の露出部のうち上方にマスク層が形成されている部分では、下地の露出部のうち上方にマスク層が形成されていない部分に形成されるバッファ層よりも厚みが小さいバッファ層が形成されるか、または、バッファ層が形成されない。そして、このようなバッファ層を用いて半導体層を形成すれば、半導体層は成長初期段階から台形状に成長しやすくなる。これにより、容易に、成長初期段階から台形状の半導体層を形成することができる。
【００３５】
この場合、好ましくは、マスク層は、下地の露出部の上方に突出したオーバーハング部を有する。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面にバッファ層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成されるバッファ層の厚みを他の部分よりも小さくしたり、オーバーハング部下に位置する下地の上面にバッファ層が形成されないようにすることができる。
【００３６】
上記の半導体層の形成方法において、好ましくは、半導体層上に、素子領域を有する半導体素子層を成長させる工程をさらに備える。このように構成すれば、下地上に薄い膜厚で形成された低転位の半導体層上に、素子領域を有する半導体素子層を成長させることができるので、良好な素子特性を有する半導体素子層を容易に形成することができる。その結果、厚みが薄く、かつ、良好な素子特性を有する半導体素子を形成することができる。
【００３７】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００３８】
（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図２は、図１に示した第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００３９】
まず、図１を参照して、第１実施形態の窒化物系半導体層の形成方法について説明する。この第１実施形態では、まず、下地としてのサファイア基板１の上面上に直接、ＳｉＮからなるマスク層２を形成する。このマスク層２は、オーバーハング部２ａを有する逆メサ形状（逆台形形状）に形成する。このマスク層２では、隣接するマスク層２間の最短距離が、隣接するマスク層２間に位置するサファイア基板１の露出部の幅よりも小さい。
【００４０】
このようなマスク層２の形成方法としては、まず、サファイア基板１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をウェットエッチングすることによって、容易にオーバーハング部２ａを有する逆台形形状のマスク層２を形成することができる。なお、このマスク層２は、約７μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。また、マスク２の開口部は、たとえば、サファイアの［１１−２０］方向またはサファイアの［１−１００］方向に形成するのが好ましい。
【００４１】
この後、サファイア基板１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層３を成長させる。なお、この低温バッファ層３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）またはＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｅｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ハライド気相成長法）を用いて、マスク層２を選択成長マスクとして、低温バッファ層３上に、アンドープＧａＮ層４を形成する。このアンドープＧａＮ層４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。なお、このアンドープＧａＮ層４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００４２】
この低温バッファ層３を成長させる際に、マスク層２がオーバーハング部２ａを有するので、オーバーハング部２ａ下には原料が届きにくくなる。このため、オーバーハング部２ａ下の低温バッファ層３の厚みは、オーバーハング部２ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層３上に、アンドープＧａＮ層４を成長させる際に、低温バッファ層３の厚みが大きい中央部では、アンドープＧａＮ層４の成長が速くなるとともに、低温バッファ層３の厚みが小さいオーバーハング部２ａ下では、アンドープＧａＮ層４の成長が遅くなる。このため、成長初期の段階から台形状のアンドープＧａＮ層４ａ（図１参照）が形成されやすくなるとともに、その台形状のアンドープＧａＮ層４ａの側面が徐々に横方向に成長するので、アンドープＧａＮ層４の成長初期段階から横方向成長が促進される。これにより、アンドープＧａＮ層４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板１上に、低転位のアンドープＧａＮ層４を薄い膜厚でヘテロ成長させることができる。
【００４３】
次に、図２を参照して、第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００４４】
第１実施形態の半導体レーザ素子では、図１に示したアンドープＧａＮ層４上に、図２に示すように、約４μｍの厚みを有するｎ型ＧａＮからなる第１導電型コンタクト層１０５が形成されている。第１導電型コンタクト層１０５上には、約０．４５μｍの膜厚を有するｎ型ＡｌＧａＮからなる第１導電型クラッド層１０６が形成されている。第１導電型クラッド層１０６上には、ＩｎＧａＮからなる多重量子井戸（ＭＱＷ）発光層１０７が形成されている。ＭＱＷ発光層１０７上には、約０．４５μｍの厚みを有するｐ型ＡｌＧａＮからなる第２導電型クラッド層１０８が形成されている。その第２導電型クラッド層１０８上には、約０．１５μｍの膜厚を有するｐ型ＧａＮからなる第２導電型コンタクト層１０９が形成されている。また、第１導電型コンタクト層１０５の露出された上面上には、ｎ型の第１導電型電極１１０が形成されている。また、第２導電型コンタクト層１０９の上面上には、ｐ型の第２導電型電極１１１が形成されている。
【００４５】
なお、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８および第２導電型コンタクト層１０９は、本発明の「半導体素子層」の一例である。
【００４６】
上記した第１実施形態の半導体レーザ素子では、図１に示した形成方法を用いて形成された薄い厚みで転位が低減されたアンドープＧａＮ層４上に、各層１０５〜１０９を形成するので、各層１０５〜１０９において、良好な結晶性を実現することができる。したがって、第１実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００４７】
（第２実施形態）
図３は、本発明の第２実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図４は、図３に示した第２実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００４８】
まず、図３を参照して、この第２実施形態の窒化物系半導体層の形成方法について説明する。この第２実施形態では、下地としてのｎ型ＳｉＣ基板１１の表面上に、マスク層１２を形成する。このマスク層１２は、ＳｉＮ層１２ａと、ＳｉＯ2層１２ｂと、ＳｉＮ層１２ｃとからなる３層構造を有するとともに、約１０ｎｍ〜約１０００ｎｍの厚みを有する。また、マスク層１２は、中間層のＳｉＯ2層１２ｂが両側方に突出した形状（オーバーハング形状）を有する。このマスク層１２では、隣接するマスク層１２間の最短距離が、隣接するマスク層１２間に位置するｎ型ＳｉＣ基板１１の露出部の幅よりも小さい。
【００４９】
このようなマスク層１２の形成方法としては、ｎ型ＳｉＣ基板１１上に、ＳｉＮ層１２ａ、ＳｉＯ2層１２ｂおよびＳｉＮ層１２ｃを順次形成した後、ＳｉＮ層１２ｃ上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いてウェットエッチングすることによって、ＳｉＯ2層１２ｂとＳｉＮ層１２ａおよび１２ｃとのエッチングレートの差を利用して、図３に示したようなオーバーハング形状を有するマスク層１２を形成する。
【００５０】
その後、ｎ型ＳｉＣ基板１１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層１３を形成する。なお、この低温バッファ層１３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層１２を選択成長マスクとして、低温バッファ層１３上に、ｎ型ＧａＮ層１４を成長させる。このｎ型ＧａＮ層１４は、約９５０℃〜約１２００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＧａＮ層１４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００５１】
この低温バッファ層１３を成長させる際に、マスク層１２がオーバーハング形状を有するので、そのオーバーハング部（ＳｉＯ2層１２ｂ）下には原料が届きにくくなる。このため、オーバーハング部（ＳｉＯ2層１２ｂ）の下の低温バッファ層１３の厚みは、オーバーハング部（ＳｉＯ2層１２ｂ）の下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層１３上に、ｎ型ＧａＮ層１４を成長させる際に、低温バッファ層１３の厚みが大きい中央部では、ｎ型ＧａＮ層１４の成長が速くなるとともに、低温バッファ層１３の厚みが小さいオーバーハング部下では、ｎ型ＧａＮ層１４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からｎ型ＧａＮ層１４は台形状に形成されやすくなるとともに、その台形状のｎ型ＧａＮ層１４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層１４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層１４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層１４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型ＳｉＣ基板１１上に、薄い膜厚で転位の低減されたｎ型ＧａＮ層１４をヘテロ成長させることができる。
【００５２】
次に、図４を参照して、図３に示した第２実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００５３】
第２実施形態の半導体レーザ素子では、図３に示したｎ型ＧａＮ層１４上に、図４に示すように、約４μｍの膜厚を有するｎ型ＧａＮからなる第１導電型層１１５が形成されている。第１導電型層１１５上には、約０．４５μｍの膜厚を有するｎ型ＡｌＧａＮからなる第１導電型クラッド層１１６が形成されている。第１導電型クラッド層１１６上には、ＩｎＧａＮからなる多重量子井戸（ＭＱＷ）発光層１１７が形成されている。ＭＱＷ発光層１１７上には、約０．４５μｍの膜厚を有するｐ型ＡｌＧａＮからなる第２導電型クラッド層１１８が形成されている。その第２導電型クラッド層１１８上には、約０．１５μｍの膜厚を有するｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＳｉＣ基板１１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。
【００５４】
なお、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９は、本発明の「半導体素子層」の一例である。
【００５５】
第２実施形態による半導体レーザ素子では、薄い厚みで転位が低減されたｎ型ＧａＮ層１４を形成した後、そのｎ型ＧａＮ層１４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第２実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００５６】
なお、上記第２実施形態では、中間層であるＳｉＯ2層１２ｂと、下層のＳｉＮ層１２ａおよび上層のＳｉＮ層１２ｃとのエッチングレートの差を利用して、図３に示したようなオーバーハング形状を有するマスク層１２を形成したが、中間層よりも上層および下層がエッチングされやすい材料であれば、他の組み合わせも可能である。たとえば、上層または下層をタングステンなどの金属で構成し、中間層をＳｉＯ2、ＳｉＮ、ＴｉＯ2、ＴｉＮなどで構成してもよい。
【００５７】
（第３実施形態）
図５は、本発明の第３実施形態による窒化物系半導体層の形成方法を説明するための断面図である。また、図６は、図５に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００５８】
まず、図５を参照して、第３実施形態の窒化物系半導体層の形成方法について説明する。この第３実施形態では、まず、下地としてのサファイア基板２１上に、直接オーバーハング部を有するマスク層２２を形成する。このマスク層２２は、プラズマＣＶＤ法を用いてＲＦパワー１５０Ｗで形成された下層のＳｉＮ層２２ａと、プラズマＣＶＤ法でＲＦパワー２５０Ｗで形成された上層のＳｉＮ層２２ｂとからなる２層構造を有するとともに、約５０ｎｍ〜約１０００ｎｍの厚みを有する。この場合、上記のように形成された上層のＳｉＮ層２２ｂは、下層のＳｉＮ層２２ａよりもエッチングされにくくなる。
【００５９】
マスク層２２の具体的な形成方法としては、まず、サファイア基板２１上の全面に、下層のＳｉＮ層２２ａと上層のＳｉＮ層２２ｂとを上記した条件で順次形成した後、上層のＳｉＮ層２２ｂ上の所定領域に、レジスト（図示せず）を形成する。そして、そのレジストをマスクとして、バッファードフッ酸を用いて、上層のＳｉＮ層２２ｂおよび下層のＳｉＮ層２２ａをウェットエッチングすることによって、図５に示したようなオーバーハング形状を有する２層構造のマスク層２２を形成する。このマスク層２２では、隣接するマスク層２２間の最短距離が、隣接するマスク層２２間に位置するサファイア基板２１の露出部の幅よりも小さい。
【００６０】
この後、サファイア基板２１上に、約７００℃〜約９００℃の温度条件下で、約２０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層を成長させる。さらに、約４００℃〜約６００℃の温度条件下で、約３０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層を成長させる。この場合、約７００℃〜約９００℃の高い温度条件下で形成すると、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで原子がサファイア基板２１上を表面拡散しやすいため、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで低温バッファ層が形成される。一方、約４００℃〜約６００℃の低い温度条件下で形成すると、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで原子がサファイア基板２１上を表面拡散しにくいため、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部には低温バッファ層が形成されにくい。このように、２層のバッファ層を異なる温度で形成することによって、図５に示されるような形状を有する低温バッファ層２３が形成される。なお、この低温バッファ層２３は、本発明の「バッファ層」の一例である。
【００６１】
この後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層２２を選択成長マスクとして、低温バッファ層２３上に、アンドープＧａＮ層２４を成長させる。このアンドープＧａＮ層２４は、約９５０℃〜約１２００℃の温度条件下で約２μｍの厚みで形成する。なお、このアンドープＧａＮ層２４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００６２】
この第３実施形態においても、オーバーハング部（ＳｉＮ層２２ｂ）の下の低温バッファ層２３の厚みは、オーバーハング部の下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層２３上に、アンドープＧａＮ層２４を成長させる際に、低温バッファ層２３の厚みが大きい中央部では、アンドープＧａＮ層２４の成長が速くなるとともに、低温バッファ層２３の厚みが小さいオーバーハング部下では、アンドープＧａＮ層２４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からアンドープＧａＮ層２４は台形状に形成されやすくなるとともに、その台形状のアンドープＧａＮ層２４の側面が徐々に横方向に成長するので、アンドープＧａＮ層２４の成長初期段階から横方向成長が促進される。これにより、アンドープＧａＮ層２４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層２４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板２１上に、薄い膜厚で転位の低減されたアンドープＧａＮ層２４をヘテロ成長させることができる。
【００６３】
次に、図６を参照して、第３実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子について説明する。この第３実施形態の半導体レーザ素子では、図５に示したアンドープＧａＮ層２４上に、図６に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。
【００６４】
第３実施形態では、このように薄い膜厚で形成された低転位のアンドープＧａＮ層２４上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第３実施形態では、第１実施形態と同様、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【００６５】
（第４実施形態）
図７は、本発明の第４実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図８は、図７に示した第４実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００６６】
まず、図７を参照して、第４実施形態の窒化物系半導体層の形成方法について説明する。この第４実施形態では、下地としてのｎ型ＳｉＣ基板３１上に、タングステン（Ｗ）からなるオーバーハング部３２ａを有する逆メサ形状（逆台形形状）のマスク層３２を形成する。このマスク層３２は、約１０ｎｍ〜約１０００ｎｍの厚みで、約５μｍの周期のストライプ状に形成する。このマスク層３２では、隣接するマスク層３２間の最短距離が、隣接するマスク層３２間に位置するｎ型ＳｉＣ基板３１の露出部の幅よりも小さい。
【００６７】
このＷからなるオーバーハング部３２ａを有するマスク層３２の形成方法としては、まず、ｎ型ＳｉＣ基板３１上の全面にＷ層（図示せず）を形成した後、そのＷ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、Ｗ層をエッチングする際、オーバーエッチングとなるようにエッチング条件を調整する。これにより、Ｗからなるオーバーハング部３２ａを有するマスク層３２が形成される。
【００６８】
この後、ｎ型ＳｉＣ基板３１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＧａＩｎＮからなる低温バッファ層３３を形成する。なお、この低温バッファ層３３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層３２を選択成長マスクとして、低温バッファ層３３上に、ｎ型のＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮ層を成長させる。ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの組成は、Ｙ＝Ｚ＝０を除く組成で、かつ、ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの格子定数は、ＧａＮの格子定数より大きい。この第４実施形態では、たとえば、ｎ型ＩｎＧａＮ層３４を、約６５０℃〜約９００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＩｎＧａＮ層３４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００６９】
この低温バッファ層３３を成長させる際に、マスク層３２がオーバーハング部３２ａを有するので、オーバーハング部３２ａ下には原料が届きにくくなる。このため、オーバーハング部３２ａ下の低温バッファ層３３の厚みは、オーバーハング部３２ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層３３上に、ｎ型ＩｎＧａＮ層３４を成長させる際に、低温バッファ層３３の厚みが大きい中央部では、ｎ型ＩｎＧａＮ層３４の成長が速くなるとともに、低温バッファ層３３の厚みが小さいオーバーハング部３２ａ下では、ｎ型ＩｎＧａＮ層３４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＩｎＧａＮ層３４が形成されやすくなるとともに、その台形状のｎ型ＩｎＧａＮ層３４の側面が徐々に横方向に成長するので、ｎ型ＩｎＧａＮ層３４の成長初期段階から横方向成長が促進される。これにより、図２８に示した従来例のように下地層としてＧａＮ層を設けなくても、ｎ型ＳｉＣ基板３１上に、低転位のｎ型ＩｎＧａＮ層３４を厚く成長させることができる。この場合、下地層としてのＧａＮ層を設ける必要がない分、図２８に示した従来例に比べて、全体の厚みを薄くすることができる。
【００７０】
次に、図８を参照して、第４実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造を説明する。この第４実施形態の半導体レーザ素子では、図７に示したｎ型ＩｎＧａＮ層３４上に、ｎ型ＩｎＧａＮからなる第１導電型層１１５、ｎ型ＧａＮからなる第１導電型クラッド層１１６、ＩｎＧａＮからなるＭＱＷ発光層１１７、ｐ型ＧａＮからなる第２導電型クラッド層１１８およびｐ型ＩｎＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＳｉＣ基板３１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。
【００７１】
第４実施形態による半導体レーザ素子では、図７に示した形成方法を用いて形成された低転位のｎ型ＩｎＧａＮ層３４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図７に示した窒化物系半導体層の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第４実施形態では、第２実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００７２】
また、第４実施形態による半導体レーザ素子では、図７に示した形成方法を用いて厚く形成された低転位のｎ型ＩｎＧａＮ層３４上に、ＭＱＷ発光層１１７を形成するので、ＭＱＷ発光層１１７の格子定数を大きくするためにＭＱＷ発光層のＩｎ組成を高くしても、良好な結晶性を実現することができる。したがって、従来の窒化物系半導体レーザより、緑色などの長波長の半導体レーザを実現することができる。
【００７３】
（第５実施形態）
図９は、本発明の第５実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１０は、図９に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。まず、図９を参照して、第５実施形態の窒化物系半導体層の形成方法について説明する。
【００７４】
まず、この第５実施形態では、下地としてのｎ型ＧａＡｓ基板４１の表面上に、ＳｉＮからなるマスク層４２を約１０ｎｍ〜約１０００ｎｍの厚みで、５μｍの周期で形成する。そして、このマスク層４２をマスクとして、ｎ型ＧａＡｓ基板４１をエッチングする。この際、オーバーエッチングを行うことによって、ｎ型ＧａＡｓ基板４１に、逆メサ形状の凸部４１ａを形成する。なお、このｎ型ＧａＡｓ基板４１のエッチングは、Ｈ2ＳＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏ（４：１：１）またはＨ3ＰＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏ（３：１：１）を用いて行う。
【００７５】
この後、ｎ型ＧａＡｓ基板４１の露出された表面上に、約５００℃〜約７００℃の温度条件下で約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層４３を形成する。なお、この低温バッファ層４３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層４２を選択成長マスクとして、低温バッファ層４３上に、ｎ型ＧａＮ層４４を選択横方向成長させる。なお、このｎ型ＧａＮ層４４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００７６】
この場合、マスク層４２下の凸部４１ａは逆メサ形状を有しているので、マスク層４２の両端部は、ｎ型ＧａＡｓ基板４１の露出部の上方に突出したオーバーハング形状を有する構造になる。すなわち、このマスク層４２では、隣接するマスク層４２間の最短距離Ｗ１が、隣接するマスク層４２間に位置するｎ型ＧａＡｓ基板４１の露出部の幅Ｗ２よりも小さい。これにより、低温バッファ層４３を成長させる際に、凸部４１ａ下には原料が届きにくくなる。このため、凸部４１ａ下の低温バッファ層４３の厚みは、凸部４１ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層４３上に、ｎ型ＧａＮ層４４を成長させる際に、低温バッファ層４３の厚みが大きい中央部では、ｎ型ＧａＮ層４４の成長が速くなるとともに、低温バッファ層４３の厚みが小さい凸部４１ａ下では、ｎ型ＧａＮ層４４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＧａＮ層４４が形成されやすくなるとともに、その台形状のｎ型ＧａＮ層４４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層４４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層４４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層４４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型ＧａＡｓ基板４１上に、低転位のｎ型ＧａＮ層４４を薄い膜厚でヘテロ成長させることができる。
【００７７】
次に、図１０を参照して、図９に示した第５実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子について説明する。この第５実施形態の半導体レーザ素子では、図９に示したｎ型ＧａＮ層４４上に、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９が形成されている。また、ｎ型ＧａＡｓ基板４１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の組成および膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。
【００７８】
第５実施形態による半導体レーザ素子では、図９に示した形成方法を用いて形成された厚みの薄い低転位のｎ型ＧａＮ層４４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第５実施形態では、第２および第４実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００７９】
（第６実施形態）
図１１は、本発明の第６実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１２は、図１１に示した第６実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００８０】
図１１を参照して、まず、第６実施形態の窒化物系半導体層の形成方法について説明する。この第６実施形態では、下地としてのｎ型Ｓｉ基板５１の表面に、タングステン（Ｗ）層を約１０ｎｍ〜約１０００ｎｍの膜厚で形成した後、フォトリソグラフィ技術を用いてパターニングすることによって、約１０μｍ周期のストライプ状のＷからなるマスク層５２を形成する。そして、マスク層５２をマスクとして、ＨＦ：ＨＮＯ3：ＣＨ3ＣＯＯＨ（１：５：１）を用いて、ｎ型Ｓｉ基板５１をエッチングすることによって、図１１に示されるような、マスク層５２の両端部下に位置するｎ型Ｓｉ基板５１の領域がえぐられた形状を形成する。つまり、マスク層５２の両端部は、ｎ型Ｓｉ基板５１の露出部の端部の上方に突出したオーバーハング形状となる。このマスク層５２では、隣接するマスク層５２間の最短距離Ｗ１が、隣接するマスク層５２間に位置するｎ型Ｓｉ基板５１の露出部の幅Ｗ２よりも小さい。
【００８１】
この後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、ｎ型Ｓｉ基板５１の露出された表面上に、約１１００℃（高温）の温度条件下で約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮからなるバッファ層５３を形成する。そして、マスク層５２を選択成長マスクとして、バッファ層５３上に、ｎ型ＧａＮ層５４を選択横方向成長させる。なお、このｎ型ＧａＮ層５４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００８２】
この場合、マスク層５２の両端部下に位置するｎ型Ｓｉ基板５１の領域がえぐられた形状を有しているので、マスク層５２の両端部は、ｎ型Ｓｉ基板５１の露出部の上方に突出したオーバーハング形状を有する構造になる。すなわち、このマスク層５２では、隣接するマスク層５２間の最短距離Ｗ１が、隣接するマスク層５２間に位置するｎ型Ｓｉ基板５１の露出部の幅Ｗ２よりも小さい。これにより、バッファ層５３を成長させる際に、オーバーハング形状のマスク層５２下には原料が届きにくくなる。これにより、バッファ層５３上に、ｎ型ＧａＮ層５４を成長させる際に、バッファ層５３上では、ｎ型ＧａＮ層５４の成長が速くなるとともに、バッファ層５３が形成されていないオーバーハング形状のマスク層５２下では、ｎ型ＧａＮ層５４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＧａＮ層５４が形成されやすくなるとともに、その台形状のｎ型ＧａＮ層５４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層５４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層５４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層５４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型Ｓｉ基板５１上に、低転位のｎ型ＧａＮ層５４を薄い膜厚でヘテロ成長させることができる。
【００８３】
次に、図１２を参照して、図１１に示した第６実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第６実施形態の半導体レーザ素子では、図１１に示したｎ型ＧａＮ層５４上に、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９が形成されている。また、ｎ型Ｓｉ基板５１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の組成および膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。
【００８４】
第６実施形態による半導体レーザ素子では、図１１に示した形成方法を用いて形成された厚みの薄い低転位のｎ型ＧａＮ層５４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第６実施形態では、第２、第４および第５実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００８５】
なお、上記した第１〜第６実施形態においては、基板として、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板を用いたが、これらの基板に加えて、スピネル基板、ＧａＰ基板、ＩｎＰ基板、水晶基板などを用いてもよく、これらの窒化物系半導体以外の基板を用いる場合に、特に転位減少の効果が大きい。
【００８６】
（第７実施形態）
図１３は、本発明の第７実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１４は、図１３に示した第７実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００８７】
まず、図１３を参照して、第７実施形態の窒化物系半導体層の形成方法について説明する。この第７実施形態では、下地としてのｎ型ＧａＮ基板６１上に、オーバーハング部６２ａを有する逆メサ形状のＳｉＮからなるマスク層６２を形成する。このＳｉＮからなるマスク層６２は、約１０ｎｍ〜約１０００ｎｍの膜厚を有するとともに、約１０μｍの周期でストライプ状に形成する。このマスク層６２の形成方法としては、まず、ｎ型ＧａＮ基板６１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をエッチングする際に、オーバーエッチングする。これにより、オーバーハング部６２ａを有する逆メサ形状のマスク層６２が形成される。このマスク層６２では、隣接するマスク層６２間の最短距離が、隣接するマスク層６２間に位置するｎ型ＧａＮ基板６１の露出部の幅よりも小さい。
【００８８】
その後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、ｎ型ＧａＮ基板６１上に、約７００℃〜約９００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層６３を形成する。なお、この低温バッファ層６３は、本発明の「バッファ層」の一例である。そして、マスク層６２を選択成長マスクとして、低温バッファ層６３上に、ｎ型のＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮ層を成長させる。ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの組成は、Ｘ＝Ｙ＝０を除く組成で、かつ、ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの格子定数は、ＧａＮの格子定数より小さい。たとえば、ＡｌWＧａ1-WＮ（０＜Ｗ≦１）またはＢXＧａ1-XＮ（０＜Ｘ≦１）などである。この第７実施形態では、たとえば、Ｂ0.05Ｇａ0.95Ｎからなるｎ型ＢＧａＮ層６４を、約８５０℃〜約１４００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＢＧａＮ層６４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００８９】
この低温バッファ層６３を成長させる際に、マスク層６２がオーバーハング部６２ａを有するので、オーバーハング部６２ａ下には原料が届きにくくなる。このため、オーバーハング部６２ａ下の低温バッファ層６３の厚みは薄くなる。ただし、この第７実施形態では、比較的高温（約７００℃〜約９００℃）で低温バッファ層６３を形成するため、オーバーハング部６２ａ下にもある程度原料が届く。このため、マスク層６２の側面に接触する位置まで低温バッファ層６３が形成される。これにより、低温バッファ層６３上に、ｎ型ＢＧａＮ層６４を成長させる際に、低温バッファ層６３の厚みが大きい中央部では、ｎ型ＢＧａＮ層６４の成長が速くなるとともに、低温バッファ層６３の厚みが小さいオーバーハング部６２ａ下では、ｎ型ＢＧａＮ層６４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＢＧａＮ層６４が形成されやすくなるとともに、その台形状のｎ型ＢＧａＮ層６４の側面が徐々に横方向に成長するので、ｎ型ＢＧａＮ層６４の成長初期段階から横方向成長が促進される。これにより、図２８に示した従来例のように下地層としてＧａＮ層を設けなくても、ｎ型ＧａＮ基板６１上に、低転位のｎ型ＢＧａＮ層６４を厚く成長させることができる。この場合、下地層としてのＧａＮ層を設ける必要がない分、図２８に示した従来例に比べて、全体の厚みを薄くすることができる。
【００９０】
次に、図１４を参照して、第７実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子について説明する。この第７実施形態の半導体レーザ素子では、図１３に示したｎ型ＢＧａＮ層６４上に、ｎ型ＢＧａＮからなる第１導電型層１１５、ｎ型ＢＧａＮからなる第１導電型クラッド層１１６、ＡｌＧａＮからなるＭＱＷ発光層１１７、ｐ型ＢＧａＮからなる第２導電型クラッド層１１８およびｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＧａＮ基板６１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。
【００９１】
第７実施形態による半導体レーザ素子では、低転位のｎ型ＢＧａＮ層６４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図１３の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第７実施形態においても、第２および第４〜第６実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００９２】
また、第７実施形態による半導体レーザ素子では、厚く形成された低転位のｎ型ＢＧａＮ層６４上に、ＭＱＷ発光層１１７を形成するので、ＭＱＷ発光層１１７の格子定数を小さくするためにＭＱＷ発光層１１７のＡｌ組成を高くしても、良好な結晶性を実現することができる。したがって、従来の窒化物系半導体レーザより、短波長の半導体レーザを実現することができる。
【００９３】
また、上記第７実施形態では、基板として、ｎ型ＧａＮ基板６１を用いたが、ｎ型ＧａＮ基板６１に代えて、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板、スピネル基板、ＧａＰ基板、ＩｎＰ基板、水晶基板などを用いてもよい。
【００９４】
（第８実施形態）
図１５は、本発明の第８実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１６は、図１５に示した第８実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００９５】
まず、図１５を参照して、第８実施形態の窒化物系半導体層の形成方法について説明する。この第８実施形態では、サファイア基板７１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層７２を形成する。その低温バッファ層７２上に、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、下地となるＧａＮ層７３を約２μｍの厚みで形成する。そのＧａＮ層７３上に、オーバーハング部７４ａを有する逆メサ形状のＳｉＮからなるマスク層７４を形成する。このマスク層７４では、隣接するマスク層７４間の最短距離が、隣接するマスク層７４間に位置するＧａＮ層７３の露出部の幅よりも小さい。
【００９６】
その後、ＧａＮ層７３上に、約４００℃〜約５００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＧａＩｎＮからなる低温バッファ層７５を形成する。なお、この低温バッファ層７５は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層７４を選択成長マスクとして、低温バッファ層７５上に、Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮ層を成長させる。Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮの組成は、Ｙ＝Ｚ＝０を除く組成で、かつ、Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮの格子定数は、ＧａＮの格子定数より大きい。たとえば、Ｇａ1-YＩｎYＮ（０＜Ｙ≦１）またはＧａ1-ZＴｌZＮ（０＜Ｚ≦１）などである。この第８実施形態では、たとえば、ＡｌＧａＩｎＮ層７６を、約６００℃〜約１２００℃の温度条件下で約１μｍの厚みで形成する。なお、このＡｌＧａＩｎＮ層７６は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００９７】
この低温バッファ層７５を成長させる際に、マスク層７４がオーバーハング部７４ａを有するので、オーバーハング部７４ａ下には原料が届きにくくなる。この第８実施形態では、比較的低温（約４００℃〜約５００℃）で低温バッファ層７５を形成するため、オーバーハング部７４ａ下には、低温バッファ層７５は形成されない。これにより、低温バッファ層７５上に、ＡｌＧａＩｎＮ層７６を成長させる際に、低温バッファ層７５の厚みが大きい中央部では、ＡｌＧａＩｎＮ層７６の成長が速くなるとともに、低温バッファ層７５の厚みが小さいオーバーハング部７４ａ下では、ＡｌＧａＩｎＮ層７６の成長が遅くなる。このため、成長初期の段階から台形状のＡｌＧａＩｎＮ層７６ａ（図１５参照）が形成されやすくなるとともに、その台形状のＡｌＧａＩｎＮ層７６ａの側面が徐々に横方向に成長するので、ＡｌＧａＩｎＮ層７６の成長初期段階から横方向成長が促進される。このため、ＡｌＧａＩｎＮ層７６の成長初期段階から転位が横方向へ曲げられるので、ＡｌＧａＩｎＮ層７６の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ＧａＮ層７３上に、低転位のＡｌＧａＩｎＮ層７６を薄い膜厚でヘテロ成長させることができる。
【００９８】
次に、図１６を参照して、図１５に示した窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第８実施形態の半導体レーザ素子では、図１５に示したＡｌＧａＩｎＮ層７６上に、図１６に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。
【００９９】
第８実施形態では、このように薄い膜厚で形成された低転位のＡｌＧａＩｎＮ層７６上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第８実施形態では、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【０１００】
（第９実施形態）
図１７〜図１９は、本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図２０は、図１７〜図１９に示した第９実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。図１７〜図１９を参照して、第９実施形態の窒化物系半導体層の形成方法について説明する。
【０１０１】
まず、図１７に示すように、下地となるサファイア基板８１のＣ面上に、ＭＯＶＰＥ法を用いて、基板温度を約６００℃に保持した状態で、約１５μｍの厚みを有するアンドープＡｌＧａＮからなるバッファ層を形成する。そのバッファ層の所定領域をフォトリソグラフィー技術およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法などを用いて、パターニングすることによって、ストライプ形状のバッファ層８２を形成する。なお、バッファ層８２は、サファイア基板８１と、後の工程でバッファ層８２上に形成する窒化物系半導体層（アンドープＧａＮ層８４）との格子定数の差を緩和するために設ける。このバッファ層８２のストライプ形状は、バッファ層８２の幅をＷ３とし、バッファ層８２間の開口部の幅をｂ３とした場合、バッファ層８２の幅Ｗ３およびバッファ層８２間の開口部の幅ｂ３が、以下の式（１）と式（２）と式（３）とを満たすように形成することが好ましい。
【０１０２】
ｂ３［μｍ］＋Ｗ３［μｍ］≦４０［μｍ］ ・・・（１）
ｂ３［μｍ］≧３［μｍ］ ・・・（２）
Ｗ３［μｍ］≧１［μｍ］ ・・・（３）
なお、上記式（１）は、バッファ層８２の幅Ｗ３とバッファ層８２間の開口部の幅ｂ３との和（バッファ層８２の周期）が４０μｍ以下であるという条件を示している。
【０１０３】
次に、バッファ層８２およびバッファ層８２間に露出されたサファイア基板８１の上面上に、約１００ｎｍ〜数μｍの膜厚を有するＳｉＮまたはＳｉＯ2からなるマスク層（図示せず）を形成した後、バッファ層８２上のマスク層をウェットエッチングなどを用いて除去することによって、バッファ層８２間に露出されたサファイア基板８１の上面の一部上のみに、図１８に示されるような、マスク層８３を形成する。この場合、バッファ層８２とマスク層８３との間に、少なくとも約１μｍ程度のサファイア基板８１が露出されるようにする。
【０１０４】
この後、図１９に示すように、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層８３を選択成長マスクとして、バッファ層８２上に、アンドープＧａＮ層８４を形成する。このアンドープＧａＮ層８４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。なお、このアンドープＧａＮ層８４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【０１０５】
ここで、バッファ層８２上にアンドープＧａＮ層８４を成長させる際に、バッファ層８２とマスク層８３との間に露出されたサファイア基板８１の上面上には、バッファ層８２が形成されていないため、アンドープＧａＮ層８４が成長しにくい。このため、成長初期の段階から台形状のアンドープＧａＮ層８４ａ（図１９参照）が形成されやすくなるとともに、その台形状のアンドープＧａＮ層８４ａの側面が徐々に横方向に成長するので、アンドープＧａＮ層８４の成長初期段階から横方向成長が促進される。このため、アンドープＧａＮ層８４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層８４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板８１上に、低転位のアンドープＧａＮ層８４を薄い膜厚でヘテロ成長させることができる。
【０１０６】
次に、図２０を参照して、第９実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第９実施形態の半導体レーザ素子では、図１９に示したアンドープＧａＮ層８４上に、図２０に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。
【０１０７】
第９実施形態では、このように薄い膜厚で形成された低転位のアンドープＧａＮ層８４上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第９実施形態では、第１および第３実施形態と同様、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【０１０８】
（第１０実施形態）
図２１は、本発明の第１０実施形態による半導体層の形成方法を説明するための断面図である。図２２は、図２１に示した第１０実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。なお、この第１０実施形態では、上記第１〜第９実施形態とは異なり、窒化物系半導体層以外の半導体層（ＺｎＯ層（酸化亜鉛層））の形成方法について説明する。
【０１０９】
まず、図２１を参照して、第１０実施形態の半導体層の形成方法について説明する。この第１０実施形態では、まず、下地としてのサファイア基板９１の上面上に直接、ＳｉＮからなるマスク層９２を形成する。このマスク層９２は、オーバーハング部９２ａを有する逆メサ形状（逆台形形状）に形成する。このマスク層９２では、隣接するマスク層９２間の最短距離が、隣接するマスク層９２間に位置するサファイア基板９１の露出部の幅よりも小さい。
【０１１０】
このようなマスク層９２の形成方法としては、まず、サファイア基板９１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をウェットエッチングすることによって、容易にオーバーハング部９２ａを有する逆台形形状のマスク層９２を形成することができる。なお、このマスク層９２は、約７μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。また、マスク層９２の開口部は、たとえば、サファイアの［１１−２０］方向またはサファイアの［１−１００］方向に形成するのが好ましい。
【０１１１】
この後、サファイア基板９１上に、ＭＯＣＶＤ法またはＭＢＥ（分子線エピタキシー）法を用いて、約０．０８μｍ／秒の成長速度および約１５０℃〜約２００℃の成長温度で、約２ｎｍ〜約１０ｎｍの厚みを有するＺｎＯ薄膜９３を成長させる。なお、このＺｎＯ薄膜９３は、本発明の「バッファ層」の一例である。そして、マスク層９２を選択成長マスクとして、ＺｎＯ薄膜９３上に、ＺｎＯ層９４を形成する。このＺｎＯ層９４は、約１μｍ／秒程度の成長速度および約４００℃の成長温度で、約２μｍの厚みを有するように形成する。なお、このＺｎＯ層９４は、本発明の「半導体層」の一例である。
【０１１２】
このＺｎＯ薄膜９３を成長させる際に、マスク層９２がオーバーハング部９２ａを有するので、オーバーハング部９２ａ下には原料が届きにくくなる。このため、オーバーハング部９２ａ下のＺｎＯ薄膜９３の厚みは、オーバーハング部９２ａ下以外の部分（中央部）の厚みよりも小さくなる。これにより、ＺｎＯ薄膜９３上に、ＺｎＯ層９４を成長させる際に、ＺｎＯ薄膜９３の厚みが大きい中央部では、ＺｎＯ層９４の成長が速くなるとともに、ＺｎＯ薄膜９３の厚みが小さいオーバーハング部９２ａ下では、ＺｎＯ層９４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からＺｎＯ層９４が台形状に形成されやすくなるとともに、その台形状のＺｎＯ層９４の側面が徐々に横方向に成長するので、ＺｎＯ層９４の成長初期段階から横方向成長が促進される。このため、ＺｎＯ層９４の成長初期段階から転位が横方向へ曲げられるので、ＺｎＯ層９４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板９１上に、低転位のＺｎＯ層９４を薄い膜厚でヘテロ成長させることができる。
【０１１３】
次に、図２２を参照して、第１０実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【０１１４】
第１０実施形態の半導体レーザ素子では、図２１に示したＺｎＯ層９４上に、図２２に示すように、約４μｍの厚みを有するＧａドープｎ型ＺｎＯからなる第１導電型コンタクト層１０５ａが形成されている。第１導電型コンタクト層１０５ａ上には、約０．４５μｍの膜厚を有するＧａドープｎ型Ｍｇ0.15Ｚｎ0.85Ｏからなる第１導電型クラッド層１０６ａが形成されている。第１導電型クラッド層１０６ａ上には、ＺｎＯ／Ｃｄ0.1Ｚｎ0.9Ｏからなる多重量子井戸（ＭＱＷ）発光層１０７ａが形成されている。ＭＱＷ発光層１０７ａ上には、約０．４５μｍの厚みを有する窒素ドープｐ型Ｍｇ0.15Ｚｎ0.85Ｏからなる第２導電型クラッド層１０８ａが形成されている。その第２導電型クラッド層１０８ａ上には、約０．１５μｍの膜厚を有する窒素ドープｐ型ＺｎＯからなる第２導電型コンタクト層１０９ａが形成されている。また、第１導電型コンタクト層１０５ａの露出された上面上には、ＡｌまたはＴｉなどからなるｎ型の第１導電型電極１１０ａが形成されている。また、第２導電型コンタクト層１０９ａの上面上には、Ｎｉ、ＰｄまたはＰｔなどからなるｐ型の第２導電型電極１１１ａが形成されている。
【０１１５】
なお、第１導電型コンタクト層１０５ａ、第１導電型クラッド層１０６ａ、ＭＱＷ発光層１０７ａ、第２導電型クラッド層１０８ａおよび第２導電型コンタクト層１０９ａは、本発明の「半導体素子層」の一例である。
【０１１６】
上記した第１実施形態の半導体レーザ素子では、図２１に示した形成方法を用いて形成された薄い厚みで転位が低減されたＺｎＯ層９４上に、各層１０５ａ〜１０９ａを形成するので、各層１０５ａ〜１０９ａにおいて、良好な結晶性を実現することができる。したがって、第１０実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【０１１７】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１１８】
たとえば、上記実施形態では、種々のオーバーハング形状を有するマスク層を示したが、本発明はこれに限らず、隣接するマスク層間の距離が隣接するマスク層間に位置する下地の露出部の幅よりも小さくなるような形状であれば、上記した実施形態以外の構造であってもよい。
【０１１９】
また、上記第１〜第１０実施形態では、ストライプ状のマスク層を形成する例を示したが、本発明はこれに限らず、たとえば、六角形のマスク層、三角形のマスク層、六角形の開口部を形成したマスク層、三角形の開口部を形成したマスク層などであってもよい。
【０１２０】
また、上記第１〜第１０実施形態におけるマスク層の材料は、上記実施形態に限定されるものではなく、他の材料を用いてもよい。たとえば、ＳｉＯx、ＴｉＯx、ＺｒＯxまたは高融点金属などが考えられる。
【０１２１】
また、上記第１〜第１０実施形態では、半導体レーザ素子を作製する場合について説明したが、本発明はこれに限らず、発光ダイオード、電界効果トランジスタ、フォトダイオードまたは太陽電池などの他の半導体素子を作製する場合にも適用可能である。
【０１２２】
【発明の効果】
以上のように、本発明によれば、下地上に、低転位の半導体層を薄い膜厚で容易にヘテロ成長させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図２】図１に示した第１実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図３】本発明の第２実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図４】図３に示した第２実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図５】本発明の第３実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図６】図５に示した第３実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図７】本発明の第４実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図８】図７に示した第４実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図９】本発明の第５実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１０】図９に示した第５実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１１】本発明の第６実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１２】図１１に示した第６実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１３】本発明の第７実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１４】図１３に示した第７実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１５】本発明の第８実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１６】図１５に示した第８実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１７】本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１８】本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１９】本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図２０】図１７〜図１９に示した第９実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図２１】本発明の第１０実施形態による半導体層の形成方法を説明するための断面図である。
【図２２】図２１に示した第１０実施形態による半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図２３】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図２４】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図２５】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図２６】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図２７】従来の選択横方向成長を用いて基板上に直接窒化物系半導体層を形成する方法を説明するための断面図である。
【図２８】従来の混晶からなる窒化物系半導体層を形成する方法を説明するための断面図である。
【符号の説明】
１、２１、８１、９１ サファイア基板（下地）
２、１２、２２、３２、４２、５２、６２、７４、８３、９２ マスク層
２ａ、３２ａ、６２ａ、７４ａ、９２ａ オーバーハング部
３、１３、２３、３３、４３、６３、７５ 低温バッファ層（バッファ層）
４、２４、８４ アンドープＧａＮ層（半導体層）
１１、３１ ｎ型ＳｉＣ基板（下地）
１４、４４、５４ ｎ型ＧａＮ層（半導体層）
１２ａ、１２ｃ、２２ａ、２２ｂ ＳｉＮ層
１２ｂ ＳｉＯ2層
３４ ｎ型ＩｎＧａＮ層（半導体層）
４１ ｎ型ＧａＡｓ基板（下地）
５１ ｎ型Ｓｉ基板（下地）
５３、８２ バッファ層
６１ ｎ型ＧａＮ基板（下地）
６４ ｎ型ＢＧａＮ層（半導体層）
７３ ＧａＮ層（下地）
７６ ＡｌＧａＩｎＮ層（半導体層）
９３ ＺｎＯ薄膜（バッファ層）
９４ ＺｎＯ層（半導体層）
１０５、１０５ａ 第１導電型コンタクト層（半導体素子層）
１１５ 第１導電型層（半導体素子層）
１０６、１０６ａ、１１６ 第１導電型クラッド層（半導体素子層）
１０７、１０７ａ、１１７ ＭＱＷ発光層（半導体素子層）
１０８、１０８ａ、１１８ 第２導電型クラッド層（半導体素子層）
１０９、１０９ａ、１１９ 第２導電型コンタクト層（半導体素子層）
【発明の属する技術分野】
この発明は、半導体素子および半導体層の形成方法に関し、特に、下地上に下地とは異なる材料からなる半導体層がヘテロ成長によって形成される半導体素子および半導体層の形成方法に関する。
【０００２】
【従来の技術】
従来、下地上に下地とは異なる材料からなる半導体をヘテロ成長させる技術が知られている。たとえば、窒化物系半導体の１つであるＧａＮの結晶成長では、格子整合する基板が少ないために、サファイア基板などの異種基板上にヘテロ成長を行っている。この場合、結晶欠陥の少ない結晶性の良好なＧａＮを成長させるために、従来、基板とＧａＮ層との間に、低温成長によるバッファ層を挿入する技術が知られている。
【０００３】
しかしながら、上記のような低温バッファ層を用いた場合であっても、低減できる欠陥の密度には限界があり、さらに転位を低減するのは困難である。そこで、従来、ＧａＮを成長する際に、選択横方向成長（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯＧ）法によって転位を低減した下地層を用いる技術が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第４巻（１９９８）の第５３頁〜第５８頁および第２１０頁〜第２１５頁などに開示されている。
【０００４】
図２３〜図２６は、従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。次に、図２３〜図２６を参照して、従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例について説明する。
【０００５】
まず、図２３に示すように、サファイア基板２０１上に低温バッファ層２０２を形成した後、その低温バッファ層２０２上に、下地となるＧａＮ層２０３を成長させる。
【０００６】
次に、図２４に示すように、ＧａＮ層２０３上の所定領域に、ＳｉＯ2などからなるストライプ状（細長状）のマスク層２０４を形成する。マスク層２０４を選択成長マスクとして、ＧａＮ層２０３を下地層として再成長を行うと、ＧａＮ層２０３の露出部には、まず、断面が三角形状のファセット構造を有するＧａＮ層２０５が形成される。
【０００７】
さらに、成長が進むと、ファセット構造のＧａＮ層２０５が、図２５に示すように、結合し、横方向成長が支配的になる。このため、ｃ軸方向（縦方向）に延びていた転位はファセット結合部で曲げられて上部には到達しない。ただし、ファセット結合部上には転位が残る。
【０００８】
さらに、成長が進むと、図２６に示すように、ファセット構造の各ＧａＮ層２０５が合体して連続膜となる。これにより、平坦な上面を有するＧａＮ層２０５が形成される。この平坦化されたＧａＮ層２０５の表面に到達する転位は、下地層に比べて大幅に減少されている。
【０００９】
【発明が解決しようとする課題】
図２３〜図２６に示した従来の窒化物系半導体層の形成方法では、選択横方向成長によってＧａＮ層２０５を形成する場合、転位はファセットが結合するマスク層２０４の上部に集中的に残る。このため、転位を少なくするためには、マスク層２０４の幅は小さい方が好ましい。しかし、転位を少なくするためにマスク層２０４の幅を小さくすると、下地となるＧａＮ層２０３の露出部分の幅が広くなるので、ＧａＮ層２０３の露出部分上に形成されるＧａＮからなるファセットも大きく（高く）なる。このため、その大きなファセットを結合して平坦化するためには、ＧａＮ層２０５を厚く形成する必要があった。このように、従来では、薄い膜厚で転位の少ないＧａＮ層２０５を得ることは困難であった。
【００１０】
また、従来では、基板上に直接マスク層を形成して選択横方向成長を用いてＧａＮ層を成長させる方法も提案されている。図２７は、その従来の提案された窒化物系半導体層の形成方法を説明するための断面図である。図２７を参照して、この従来の提案された方法では、サファイア基板２１１上に直接ＳｉＯ2からなるマスク層２１２を形成した後、その上にＧａＮからなる低温バッファ層２１３および高温成長のＧａＮ層２１４を形成することによって、１回の成長で転位を低減したＧａＮ層２１４を形成する。この従来の提案された方法では、サファイア基板２１１上に直接マスク層２１２を形成するので、下地層がない分、全体の膜厚は薄くなる。
【００１１】
しかし、図２７に示した従来の提案された方法では、図２３〜図２６に示した従来例と同様の問題が発生する。すなわち、サファイア基板２１１上に直接マスク層２１２を形成して選択横方向成長を行う場合においても、転位を少なくするためには、マスク層２１２の幅を小さくする必要がある。しかし、マスク層２１２の幅を小さくすると、サファイア基板２１１の露出面積が大きくなるので、その露出部分の低温バッファ層２１３上に形成されるＧａＮからなるファセットが大きく（高く）なる。このため、その大きなファセットを結合してＧａＮ層２１４を平坦化させるためには、ＧａＮ層２１４を約５μｍ以上の大きな厚みで形成する必要があった。その結果、図２７に示した従来の提案された方法においても、薄い膜厚で転位の少ないＧａＮ層２１４を得るのは困難であった。
【００１２】
また、従来では、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＢＧａＮ、ＢＡｌＧａＮ、ＢＩｎＧａＮ、ＡｌＧａＩｎＮなどの混晶を厚く成長させる場合には、格子整合する基板を求めることはより困難である。たとえば、サファイア基板上にＩｎＧａＮを直接成長させる場合、格子定数の差が大きいために、ＩｎＧａＮ層を厚く成長させることは困難である。このため、従来では、図２８に示すように、まず、サファイア基板２２１上にバッファ層２２２を介してＧａＮ層２２３を成長させる。そして、ＧａＮ層２２３上に、マスク層２２４を形成した後、そのマスク層２２４を選択成長マスクとして、選択横方向成長させることによって、低転位のＧａＮ層２２５を形成する。そして、その低転位のＧａＮ層２２５上に、ＩｎＧａＮ層２２６を成長させていた。このように、選択横方向成長を用いて形成した低転位のＧａＮ層２２５上にＩｎＧａＮ層２２６を成長させることによって、低転位のＩｎＧａＮ層２２６をある程度厚く成長させることが可能となる。
【００１３】
図２８に示した従来の混晶からなる窒化物系半導体層の形成方法では、上記のように、転位の少ないＩｎＧａＮ層２２６を得るために、下地層として選択横方向成長を用いて低転位のＧａＮ層２２５を形成する必要がある。このため、図２８に示した従来例では、全体の厚みが大きくなり、その結果、全体として薄い膜厚で転位の少ないＩｎＧａＮ層２２６を得るのは困難であった。また、図２８に示した従来の混晶からなる窒化物系半導体層の形成方法では、選択横方向成長を用いて形成したＧａＮ層２２５を下地層として、さらにＩｎＧａＮ層２２６を成長させるので、工程が複雑になるという問題点もあった。
【００１４】
この発明は上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、下地上に、低転位の半導体層を薄い膜厚で容易にヘテロ成長させることが可能な半導体層の形成方法を提供することである。
【００１５】
この発明のもう１つの目的は、下地上に、薄い膜厚で低転位の半導体層をヘテロ成長により形成することが可能な構造を有する半導体素子を提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、マスク層間に露出された下地の上面上に形成されたバッファ層と、バッファ層上およびマスク層上に形成され、下地とは異なる材料からなる半導体層とを備え、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みは、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さく、半導体層は、マスク層の近傍に形成されたバッファ層上、及び露出された下地の上面上の中央部に形成されたバッファ層上を含んでバッファ層上に形成されている。
【００１７】
この第１の局面による半導体素子では、上記のように、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みが、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さくなるように形成することによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みが小さいマスク層の近傍では半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。
【００１８】
この発明の第２の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、マスク層間に露出された下地の上面上に形成されたバッファ層と、露出された下地上、バッファ層上およびマスク層上に形成され、下地とは異なる材料からなる半導体層とを備え、バッファ層は、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成されるとともに、露出された下地の上面上のマスク層の近傍には形成されていない。
【００１９】
この第２の局面による半導体素子では、上記のように、バッファ層を、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成するとともに、露出された下地の上面上のマスク層の近傍には形成しないことによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みがないマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。
【００２０】
上記の半導体素子において、好ましくは、隣接するマスク層間の最短距離は、隣接するマスク層間に位置する下地の露出部の幅よりも小さい。このように構成すれば、マスク層をマスクとして、下地上にバッファ層を形成する場合に、下地の露出部のうち上方にマスク層が形成されている部分では、原料が届きにくくなる。これにより、下地の露出部のうち上方にマスク層が形成されている部分では、下地の露出部のうち上方にマスク層が形成されていない部分に形成されるバッファ層よりも厚みが小さいバッファ層が形成されるか、または、バッファ層が形成されない。そして、このようなバッファ層を用いて半導体層を形成すれば、半導体層は成長初期段階から台形状に成長しやすくなる。これにより、容易に、成長初期段階から台形状の半導体層を形成することができる。
【００２１】
この場合、好ましくは、マスク層は、下地の露出部の上方に突出したオーバーハング部を有する。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面にバッファ層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成されるバッファ層の厚みを他の部分よりも小さくしたり、オーバーハング部下に位置する下地の上面にバッファ層が形成されないようにすることができる。
【００２２】
上記のオーバーハング部を有する構成において、マスク層のオーバーハング部下に位置するバッファ層の厚みは、隣接するマスク層間の最短距離部下に位置するバッファ層の厚みよりも小さくてもよい。さらに、この場合、好ましくは、マスク層のオーバーハング部下に位置するバッファ層の厚みは、隣接するマスク層間の最短距離部から遠くなるにしたがって、実質的に同じ割合で小さくなる。
【００２３】
また、上記のオーバーハング部を有する構成において、バッファ層は、マスク層間に露出された下地の上面の中央部上に実質的に同じ厚みで形成されるとともに、マスク層のオーバーハング部下に位置する下地の上面上には形成されていなくてもよい。
【００２４】
なお、上記のオーバーハング部を有する構成において、好ましくは、マスク層の少なくとも一部は、逆台形形状を有する。
【００２５】
また、上記の半導体層の形成方法において、好ましくは、下地は、基板を含み、マスク層は、基板の上面に接触するように形成されている。このように構成すれば、下地上に直接薄い膜厚で低転位の半導体層をヘテロ成長させることができる。この場合、基板は、好ましくは、窒素を含まない３−５族半導体基板、４族半導体基板、サファイア基板、スピネル基板、ＳｉＣ基板および水晶基板からなるグループより選択される１つの基板を含む。このような基板を用いれば、容易に、基板上に直接半導体層をヘテロ成長させることができる。
【００２６】
また、上記の半導体素子において、好ましくは、マスク層の上面近傍における半導体層の転位密度は、下地の上面近傍における半導体層の転位密度よりも小さい。このように構成すれば、マスク層の上面近傍ですでに転位密度が小さくなっているので、半導体層の成長初期段階から容易に転位を低減することができる。この場合、マスク層の上面近傍における半導体層の転位密度は、下地の上面近傍における半導体層の転位密度の１／２以下であるのが好ましい。
【００２７】
また、上記の半導体素子において、半導体層は、窒化物系半導体層を含んでいてもよい。このように構成すれば、窒化物系半導体層の成長初期段階から横方向成長が促進されるので、下地上に低転位の窒化物系半導体層を薄い膜厚でヘテロ成長させることができる。
【００２８】
また、上記の半導体素子において、好ましくは、バッファ層は、半導体層の成長温度よりも低い成長温度で形成されている。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面に半導体層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成される部分の厚みが他の部分よりも小さいバッファ層を形成することができる。
【００２９】
上記の半導体層素子において、好ましくは、半導体層上に形成され、素子領域を有する半導体素子層をさらに備える。このように構成すれば、下地上に薄い膜厚で形成された低転位の半導体層上に、素子領域を有する半導体素子層を成長させることができるので、良好な素子特性を有する半導体素子層を容易に形成することができる。その結果、厚みが薄く、かつ、良好な素子特性を有する半導体素子を形成することができる。
【００３０】
この発明の第３の局面による半導体層の形成方法は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、下地の上面上にバッファ層を形成する工程と、バッファ層上およびマスク層上に、前記下地とは異なる材料からなる半導体層を形成する工程とを備え、下地の上面上の前記マスク層の近傍に形成されたバッファ層の厚みが、下地の上面上の中央部に形成されたバッファ層の厚みよりも小さく、半導体層は、マスク層の近傍に形成されたバッファ層上、及び露出された下地の上面上の中央部に形成されたバッファ層上を含んでバッファ層上に形成されている、
【００３１】
この第３の局面による半導体層の形成方法では、上記のように、露出された下地の上面上のマスク層の近傍に形成されたバッファ層の厚みが、露出された下地の上面上の中央部に形成されたバッファ層の厚みよりも小さくなるように形成することによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みが小さいマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。
【００３２】
この発明の第４の局面による半導体層の形成方法は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、下地の上面上にバッファ層を形成する工程と、バッファ層上およびマスク層上に、下地とは異なる材料からなる半導体層を形成する工程とを備え、バッファ層は、下地の上面上の中央部に実質的に同じ厚みで形成されるとともに、下地の上面上のマスク層の近傍には形成されていない。
【００３３】
この第４の局面による半導体層の形成方法では、上記のように、バッファ層を、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成するとともに、露出された下地の上面上のマスク層の近傍には形成しないことによって、そのバッファ層上に半導体層を成長させる際に、バッファ層の厚みが大きい中央部では、半導体層の成長が速くなるとともに、バッファ層の厚みがないマスク層の近傍では、半導体層の成長が遅くなる。それによって、半導体層は成長初期段階から台形状に成長しやすくなるとともに、その台形状の半導体層の側面が徐々に横方向に成長する。これにより、半導体層の成長初期段階から横方向成長が促進されるので、半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。
【００３４】
上記の半導体層の形成方法において、好ましくは、隣接するマスク層間の最短距離は、隣接するマスク層間に位置する下地の露出部の幅よりも小さい。このように構成すれば、マスク層をマスクとして、下地上にバッファ層を形成する場合に、下地の露出部のうち上方にマスク層が形成されている部分では、原料が届きにくくなる。これにより、下地の露出部のうち上方にマスク層が形成されている部分では、下地の露出部のうち上方にマスク層が形成されていない部分に形成されるバッファ層よりも厚みが小さいバッファ層が形成されるか、または、バッファ層が形成されない。そして、このようなバッファ層を用いて半導体層を形成すれば、半導体層は成長初期段階から台形状に成長しやすくなる。これにより、容易に、成長初期段階から台形状の半導体層を形成することができる。
【００３５】
この場合、好ましくは、マスク層は、下地の露出部の上方に突出したオーバーハング部を有する。このように構成すれば、オーバーハング部下に位置する下地の上面に原料が届きにくくなるので、オーバーハング部下に位置する下地の上面にバッファ層が形成されにくくなる。これにより、容易に、オーバーハング部下に位置する下地の上面に形成されるバッファ層の厚みを他の部分よりも小さくしたり、オーバーハング部下に位置する下地の上面にバッファ層が形成されないようにすることができる。
【００３６】
上記の半導体層の形成方法において、好ましくは、半導体層上に、素子領域を有する半導体素子層を成長させる工程をさらに備える。このように構成すれば、下地上に薄い膜厚で形成された低転位の半導体層上に、素子領域を有する半導体素子層を成長させることができるので、良好な素子特性を有する半導体素子層を容易に形成することができる。その結果、厚みが薄く、かつ、良好な素子特性を有する半導体素子を形成することができる。
【００３７】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００３８】
（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図２は、図１に示した第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００３９】
まず、図１を参照して、第１実施形態の窒化物系半導体層の形成方法について説明する。この第１実施形態では、まず、下地としてのサファイア基板１の上面上に直接、ＳｉＮからなるマスク層２を形成する。このマスク層２は、オーバーハング部２ａを有する逆メサ形状（逆台形形状）に形成する。このマスク層２では、隣接するマスク層２間の最短距離が、隣接するマスク層２間に位置するサファイア基板１の露出部の幅よりも小さい。
【００４０】
このようなマスク層２の形成方法としては、まず、サファイア基板１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をウェットエッチングすることによって、容易にオーバーハング部２ａを有する逆台形形状のマスク層２を形成することができる。なお、このマスク層２は、約７μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。また、マスク２の開口部は、たとえば、サファイアの［１１−２０］方向またはサファイアの［１−１００］方向に形成するのが好ましい。
【００４１】
この後、サファイア基板１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層３を成長させる。なお、この低温バッファ層３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）またはＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｅｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ；ハライド気相成長法）を用いて、マスク層２を選択成長マスクとして、低温バッファ層３上に、アンドープＧａＮ層４を形成する。このアンドープＧａＮ層４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。なお、このアンドープＧａＮ層４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００４２】
この低温バッファ層３を成長させる際に、マスク層２がオーバーハング部２ａを有するので、オーバーハング部２ａ下には原料が届きにくくなる。このため、オーバーハング部２ａ下の低温バッファ層３の厚みは、オーバーハング部２ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層３上に、アンドープＧａＮ層４を成長させる際に、低温バッファ層３の厚みが大きい中央部では、アンドープＧａＮ層４の成長が速くなるとともに、低温バッファ層３の厚みが小さいオーバーハング部２ａ下では、アンドープＧａＮ層４の成長が遅くなる。このため、成長初期の段階から台形状のアンドープＧａＮ層４ａ（図１参照）が形成されやすくなるとともに、その台形状のアンドープＧａＮ層４ａの側面が徐々に横方向に成長するので、アンドープＧａＮ層４の成長初期段階から横方向成長が促進される。これにより、アンドープＧａＮ層４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板１上に、低転位のアンドープＧａＮ層４を薄い膜厚でヘテロ成長させることができる。
【００４３】
次に、図２を参照して、第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００４４】
第１実施形態の半導体レーザ素子では、図１に示したアンドープＧａＮ層４上に、図２に示すように、約４μｍの厚みを有するｎ型ＧａＮからなる第１導電型コンタクト層１０５が形成されている。第１導電型コンタクト層１０５上には、約０．４５μｍの膜厚を有するｎ型ＡｌＧａＮからなる第１導電型クラッド層１０６が形成されている。第１導電型クラッド層１０６上には、ＩｎＧａＮからなる多重量子井戸（ＭＱＷ）発光層１０７が形成されている。ＭＱＷ発光層１０７上には、約０．４５μｍの厚みを有するｐ型ＡｌＧａＮからなる第２導電型クラッド層１０８が形成されている。その第２導電型クラッド層１０８上には、約０．１５μｍの膜厚を有するｐ型ＧａＮからなる第２導電型コンタクト層１０９が形成されている。また、第１導電型コンタクト層１０５の露出された上面上には、ｎ型の第１導電型電極１１０が形成されている。また、第２導電型コンタクト層１０９の上面上には、ｐ型の第２導電型電極１１１が形成されている。
【００４５】
なお、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８および第２導電型コンタクト層１０９は、本発明の「半導体素子層」の一例である。
【００４６】
上記した第１実施形態の半導体レーザ素子では、図１に示した形成方法を用いて形成された薄い厚みで転位が低減されたアンドープＧａＮ層４上に、各層１０５〜１０９を形成するので、各層１０５〜１０９において、良好な結晶性を実現することができる。したがって、第１実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００４７】
（第２実施形態）
図３は、本発明の第２実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図４は、図３に示した第２実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００４８】
まず、図３を参照して、この第２実施形態の窒化物系半導体層の形成方法について説明する。この第２実施形態では、下地としてのｎ型ＳｉＣ基板１１の表面上に、マスク層１２を形成する。このマスク層１２は、ＳｉＮ層１２ａと、ＳｉＯ2層１２ｂと、ＳｉＮ層１２ｃとからなる３層構造を有するとともに、約１０ｎｍ〜約１０００ｎｍの厚みを有する。また、マスク層１２は、中間層のＳｉＯ2層１２ｂが両側方に突出した形状（オーバーハング形状）を有する。このマスク層１２では、隣接するマスク層１２間の最短距離が、隣接するマスク層１２間に位置するｎ型ＳｉＣ基板１１の露出部の幅よりも小さい。
【００４９】
このようなマスク層１２の形成方法としては、ｎ型ＳｉＣ基板１１上に、ＳｉＮ層１２ａ、ＳｉＯ2層１２ｂおよびＳｉＮ層１２ｃを順次形成した後、ＳｉＮ層１２ｃ上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いてウェットエッチングすることによって、ＳｉＯ2層１２ｂとＳｉＮ層１２ａおよび１２ｃとのエッチングレートの差を利用して、図３に示したようなオーバーハング形状を有するマスク層１２を形成する。
【００５０】
その後、ｎ型ＳｉＣ基板１１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層１３を形成する。なお、この低温バッファ層１３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層１２を選択成長マスクとして、低温バッファ層１３上に、ｎ型ＧａＮ層１４を成長させる。このｎ型ＧａＮ層１４は、約９５０℃〜約１２００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＧａＮ層１４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００５１】
この低温バッファ層１３を成長させる際に、マスク層１２がオーバーハング形状を有するので、そのオーバーハング部（ＳｉＯ2層１２ｂ）下には原料が届きにくくなる。このため、オーバーハング部（ＳｉＯ2層１２ｂ）の下の低温バッファ層１３の厚みは、オーバーハング部（ＳｉＯ2層１２ｂ）の下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層１３上に、ｎ型ＧａＮ層１４を成長させる際に、低温バッファ層１３の厚みが大きい中央部では、ｎ型ＧａＮ層１４の成長が速くなるとともに、低温バッファ層１３の厚みが小さいオーバーハング部下では、ｎ型ＧａＮ層１４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からｎ型ＧａＮ層１４は台形状に形成されやすくなるとともに、その台形状のｎ型ＧａＮ層１４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層１４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層１４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層１４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型ＳｉＣ基板１１上に、薄い膜厚で転位の低減されたｎ型ＧａＮ層１４をヘテロ成長させることができる。
【００５２】
次に、図４を参照して、図３に示した第２実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００５３】
第２実施形態の半導体レーザ素子では、図３に示したｎ型ＧａＮ層１４上に、図４に示すように、約４μｍの膜厚を有するｎ型ＧａＮからなる第１導電型層１１５が形成されている。第１導電型層１１５上には、約０．４５μｍの膜厚を有するｎ型ＡｌＧａＮからなる第１導電型クラッド層１１６が形成されている。第１導電型クラッド層１１６上には、ＩｎＧａＮからなる多重量子井戸（ＭＱＷ）発光層１１７が形成されている。ＭＱＷ発光層１１７上には、約０．４５μｍの膜厚を有するｐ型ＡｌＧａＮからなる第２導電型クラッド層１１８が形成されている。その第２導電型クラッド層１１８上には、約０．１５μｍの膜厚を有するｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＳｉＣ基板１１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。
【００５４】
なお、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９は、本発明の「半導体素子層」の一例である。
【００５５】
第２実施形態による半導体レーザ素子では、薄い厚みで転位が低減されたｎ型ＧａＮ層１４を形成した後、そのｎ型ＧａＮ層１４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第２実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００５６】
なお、上記第２実施形態では、中間層であるＳｉＯ2層１２ｂと、下層のＳｉＮ層１２ａおよび上層のＳｉＮ層１２ｃとのエッチングレートの差を利用して、図３に示したようなオーバーハング形状を有するマスク層１２を形成したが、中間層よりも上層および下層がエッチングされやすい材料であれば、他の組み合わせも可能である。たとえば、上層または下層をタングステンなどの金属で構成し、中間層をＳｉＯ2、ＳｉＮ、ＴｉＯ2、ＴｉＮなどで構成してもよい。
【００５７】
（第３実施形態）
図５は、本発明の第３実施形態による窒化物系半導体層の形成方法を説明するための断面図である。また、図６は、図５に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００５８】
まず、図５を参照して、第３実施形態の窒化物系半導体層の形成方法について説明する。この第３実施形態では、まず、下地としてのサファイア基板２１上に、直接オーバーハング部を有するマスク層２２を形成する。このマスク層２２は、プラズマＣＶＤ法を用いてＲＦパワー１５０Ｗで形成された下層のＳｉＮ層２２ａと、プラズマＣＶＤ法でＲＦパワー２５０Ｗで形成された上層のＳｉＮ層２２ｂとからなる２層構造を有するとともに、約５０ｎｍ〜約１０００ｎｍの厚みを有する。この場合、上記のように形成された上層のＳｉＮ層２２ｂは、下層のＳｉＮ層２２ａよりもエッチングされにくくなる。
【００５９】
マスク層２２の具体的な形成方法としては、まず、サファイア基板２１上の全面に、下層のＳｉＮ層２２ａと上層のＳｉＮ層２２ｂとを上記した条件で順次形成した後、上層のＳｉＮ層２２ｂ上の所定領域に、レジスト（図示せず）を形成する。そして、そのレジストをマスクとして、バッファードフッ酸を用いて、上層のＳｉＮ層２２ｂおよび下層のＳｉＮ層２２ａをウェットエッチングすることによって、図５に示したようなオーバーハング形状を有する２層構造のマスク層２２を形成する。このマスク層２２では、隣接するマスク層２２間の最短距離が、隣接するマスク層２２間に位置するサファイア基板２１の露出部の幅よりも小さい。
【００６０】
この後、サファイア基板２１上に、約７００℃〜約９００℃の温度条件下で、約２０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層を成長させる。さらに、約４００℃〜約６００℃の温度条件下で、約３０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層を成長させる。この場合、約７００℃〜約９００℃の高い温度条件下で形成すると、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで原子がサファイア基板２１上を表面拡散しやすいため、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで低温バッファ層が形成される。一方、約４００℃〜約６００℃の低い温度条件下で形成すると、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部まで原子がサファイア基板２１上を表面拡散しにくいため、マスク層２２のオーバーハング部（ＳｉＮ層２２ｂ）の下部には低温バッファ層が形成されにくい。このように、２層のバッファ層を異なる温度で形成することによって、図５に示されるような形状を有する低温バッファ層２３が形成される。なお、この低温バッファ層２３は、本発明の「バッファ層」の一例である。
【００６１】
この後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層２２を選択成長マスクとして、低温バッファ層２３上に、アンドープＧａＮ層２４を成長させる。このアンドープＧａＮ層２４は、約９５０℃〜約１２００℃の温度条件下で約２μｍの厚みで形成する。なお、このアンドープＧａＮ層２４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００６２】
この第３実施形態においても、オーバーハング部（ＳｉＮ層２２ｂ）の下の低温バッファ層２３の厚みは、オーバーハング部の下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層２３上に、アンドープＧａＮ層２４を成長させる際に、低温バッファ層２３の厚みが大きい中央部では、アンドープＧａＮ層２４の成長が速くなるとともに、低温バッファ層２３の厚みが小さいオーバーハング部下では、アンドープＧａＮ層２４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からアンドープＧａＮ層２４は台形状に形成されやすくなるとともに、その台形状のアンドープＧａＮ層２４の側面が徐々に横方向に成長するので、アンドープＧａＮ層２４の成長初期段階から横方向成長が促進される。これにより、アンドープＧａＮ層２４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層２４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板２１上に、薄い膜厚で転位の低減されたアンドープＧａＮ層２４をヘテロ成長させることができる。
【００６３】
次に、図６を参照して、第３実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子について説明する。この第３実施形態の半導体レーザ素子では、図５に示したアンドープＧａＮ層２４上に、図６に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。
【００６４】
第３実施形態では、このように薄い膜厚で形成された低転位のアンドープＧａＮ層２４上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第３実施形態では、第１実施形態と同様、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【００６５】
（第４実施形態）
図７は、本発明の第４実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図８は、図７に示した第４実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００６６】
まず、図７を参照して、第４実施形態の窒化物系半導体層の形成方法について説明する。この第４実施形態では、下地としてのｎ型ＳｉＣ基板３１上に、タングステン（Ｗ）からなるオーバーハング部３２ａを有する逆メサ形状（逆台形形状）のマスク層３２を形成する。このマスク層３２は、約１０ｎｍ〜約１０００ｎｍの厚みで、約５μｍの周期のストライプ状に形成する。このマスク層３２では、隣接するマスク層３２間の最短距離が、隣接するマスク層３２間に位置するｎ型ＳｉＣ基板３１の露出部の幅よりも小さい。
【００６７】
このＷからなるオーバーハング部３２ａを有するマスク層３２の形成方法としては、まず、ｎ型ＳｉＣ基板３１上の全面にＷ層（図示せず）を形成した後、そのＷ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、Ｗ層をエッチングする際、オーバーエッチングとなるようにエッチング条件を調整する。これにより、Ｗからなるオーバーハング部３２ａを有するマスク層３２が形成される。
【００６８】
この後、ｎ型ＳｉＣ基板３１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＧａＩｎＮからなる低温バッファ層３３を形成する。なお、この低温バッファ層３３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層３２を選択成長マスクとして、低温バッファ層３３上に、ｎ型のＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮ層を成長させる。ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの組成は、Ｙ＝Ｚ＝０を除く組成で、かつ、ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの格子定数は、ＧａＮの格子定数より大きい。この第４実施形態では、たとえば、ｎ型ＩｎＧａＮ層３４を、約６５０℃〜約９００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＩｎＧａＮ層３４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００６９】
この低温バッファ層３３を成長させる際に、マスク層３２がオーバーハング部３２ａを有するので、オーバーハング部３２ａ下には原料が届きにくくなる。このため、オーバーハング部３２ａ下の低温バッファ層３３の厚みは、オーバーハング部３２ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層３３上に、ｎ型ＩｎＧａＮ層３４を成長させる際に、低温バッファ層３３の厚みが大きい中央部では、ｎ型ＩｎＧａＮ層３４の成長が速くなるとともに、低温バッファ層３３の厚みが小さいオーバーハング部３２ａ下では、ｎ型ＩｎＧａＮ層３４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＩｎＧａＮ層３４が形成されやすくなるとともに、その台形状のｎ型ＩｎＧａＮ層３４の側面が徐々に横方向に成長するので、ｎ型ＩｎＧａＮ層３４の成長初期段階から横方向成長が促進される。これにより、図２８に示した従来例のように下地層としてＧａＮ層を設けなくても、ｎ型ＳｉＣ基板３１上に、低転位のｎ型ＩｎＧａＮ層３４を厚く成長させることができる。この場合、下地層としてのＧａＮ層を設ける必要がない分、図２８に示した従来例に比べて、全体の厚みを薄くすることができる。
【００７０】
次に、図８を参照して、第４実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造を説明する。この第４実施形態の半導体レーザ素子では、図７に示したｎ型ＩｎＧａＮ層３４上に、ｎ型ＩｎＧａＮからなる第１導電型層１１５、ｎ型ＧａＮからなる第１導電型クラッド層１１６、ＩｎＧａＮからなるＭＱＷ発光層１１７、ｐ型ＧａＮからなる第２導電型クラッド層１１８およびｐ型ＩｎＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＳｉＣ基板３１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。
【００７１】
第４実施形態による半導体レーザ素子では、図７に示した形成方法を用いて形成された低転位のｎ型ＩｎＧａＮ層３４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図７に示した窒化物系半導体層の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第４実施形態では、第２実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００７２】
また、第４実施形態による半導体レーザ素子では、図７に示した形成方法を用いて厚く形成された低転位のｎ型ＩｎＧａＮ層３４上に、ＭＱＷ発光層１１７を形成するので、ＭＱＷ発光層１１７の格子定数を大きくするためにＭＱＷ発光層のＩｎ組成を高くしても、良好な結晶性を実現することができる。したがって、従来の窒化物系半導体レーザより、緑色などの長波長の半導体レーザを実現することができる。
【００７３】
（第５実施形態）
図９は、本発明の第５実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１０は、図９に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。まず、図９を参照して、第５実施形態の窒化物系半導体層の形成方法について説明する。
【００７４】
まず、この第５実施形態では、下地としてのｎ型ＧａＡｓ基板４１の表面上に、ＳｉＮからなるマスク層４２を約１０ｎｍ〜約１０００ｎｍの厚みで、５μｍの周期で形成する。そして、このマスク層４２をマスクとして、ｎ型ＧａＡｓ基板４１をエッチングする。この際、オーバーエッチングを行うことによって、ｎ型ＧａＡｓ基板４１に、逆メサ形状の凸部４１ａを形成する。なお、このｎ型ＧａＡｓ基板４１のエッチングは、Ｈ2ＳＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏ（４：１：１）またはＨ3ＰＯ4＋Ｈ2Ｏ2＋Ｈ2Ｏ（３：１：１）を用いて行う。
【００７５】
この後、ｎ型ＧａＡｓ基板４１の露出された表面上に、約５００℃〜約７００℃の温度条件下で約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層４３を形成する。なお、この低温バッファ層４３は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層４２を選択成長マスクとして、低温バッファ層４３上に、ｎ型ＧａＮ層４４を選択横方向成長させる。なお、このｎ型ＧａＮ層４４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００７６】
この場合、マスク層４２下の凸部４１ａは逆メサ形状を有しているので、マスク層４２の両端部は、ｎ型ＧａＡｓ基板４１の露出部の上方に突出したオーバーハング形状を有する構造になる。すなわち、このマスク層４２では、隣接するマスク層４２間の最短距離Ｗ１が、隣接するマスク層４２間に位置するｎ型ＧａＡｓ基板４１の露出部の幅Ｗ２よりも小さい。これにより、低温バッファ層４３を成長させる際に、凸部４１ａ下には原料が届きにくくなる。このため、凸部４１ａ下の低温バッファ層４３の厚みは、凸部４１ａの下以外の部分（中央部）の厚みよりも小さくなる。これにより、低温バッファ層４３上に、ｎ型ＧａＮ層４４を成長させる際に、低温バッファ層４３の厚みが大きい中央部では、ｎ型ＧａＮ層４４の成長が速くなるとともに、低温バッファ層４３の厚みが小さい凸部４１ａ下では、ｎ型ＧａＮ層４４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＧａＮ層４４が形成されやすくなるとともに、その台形状のｎ型ＧａＮ層４４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層４４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層４４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層４４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型ＧａＡｓ基板４１上に、低転位のｎ型ＧａＮ層４４を薄い膜厚でヘテロ成長させることができる。
【００７７】
次に、図１０を参照して、図９に示した第５実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子について説明する。この第５実施形態の半導体レーザ素子では、図９に示したｎ型ＧａＮ層４４上に、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９が形成されている。また、ｎ型ＧａＡｓ基板４１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の組成および膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。
【００７８】
第５実施形態による半導体レーザ素子では、図９に示した形成方法を用いて形成された厚みの薄い低転位のｎ型ＧａＮ層４４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第５実施形態では、第２および第４実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００７９】
（第６実施形態）
図１１は、本発明の第６実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１２は、図１１に示した第６実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００８０】
図１１を参照して、まず、第６実施形態の窒化物系半導体層の形成方法について説明する。この第６実施形態では、下地としてのｎ型Ｓｉ基板５１の表面に、タングステン（Ｗ）層を約１０ｎｍ〜約１０００ｎｍの膜厚で形成した後、フォトリソグラフィ技術を用いてパターニングすることによって、約１０μｍ周期のストライプ状のＷからなるマスク層５２を形成する。そして、マスク層５２をマスクとして、ＨＦ：ＨＮＯ3：ＣＨ3ＣＯＯＨ（１：５：１）を用いて、ｎ型Ｓｉ基板５１をエッチングすることによって、図１１に示されるような、マスク層５２の両端部下に位置するｎ型Ｓｉ基板５１の領域がえぐられた形状を形成する。つまり、マスク層５２の両端部は、ｎ型Ｓｉ基板５１の露出部の端部の上方に突出したオーバーハング形状となる。このマスク層５２では、隣接するマスク層５２間の最短距離Ｗ１が、隣接するマスク層５２間に位置するｎ型Ｓｉ基板５１の露出部の幅Ｗ２よりも小さい。
【００８１】
この後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、ｎ型Ｓｉ基板５１の露出された表面上に、約１１００℃（高温）の温度条件下で約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮからなるバッファ層５３を形成する。そして、マスク層５２を選択成長マスクとして、バッファ層５３上に、ｎ型ＧａＮ層５４を選択横方向成長させる。なお、このｎ型ＧａＮ層５４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００８２】
この場合、マスク層５２の両端部下に位置するｎ型Ｓｉ基板５１の領域がえぐられた形状を有しているので、マスク層５２の両端部は、ｎ型Ｓｉ基板５１の露出部の上方に突出したオーバーハング形状を有する構造になる。すなわち、このマスク層５２では、隣接するマスク層５２間の最短距離Ｗ１が、隣接するマスク層５２間に位置するｎ型Ｓｉ基板５１の露出部の幅Ｗ２よりも小さい。これにより、バッファ層５３を成長させる際に、オーバーハング形状のマスク層５２下には原料が届きにくくなる。これにより、バッファ層５３上に、ｎ型ＧａＮ層５４を成長させる際に、バッファ層５３上では、ｎ型ＧａＮ層５４の成長が速くなるとともに、バッファ層５３が形成されていないオーバーハング形状のマスク層５２下では、ｎ型ＧａＮ層５４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＧａＮ層５４が形成されやすくなるとともに、その台形状のｎ型ＧａＮ層５４の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層５４の成長初期段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層５４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層５４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ｎ型Ｓｉ基板５１上に、低転位のｎ型ＧａＮ層５４を薄い膜厚でヘテロ成長させることができる。
【００８３】
次に、図１２を参照して、図１１に示した第６実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第６実施形態の半導体レーザ素子では、図１１に示したｎ型ＧａＮ層５４上に、第１導電型層１１５、第１導電型クラッド層１１６、ＭＱＷ発光層１１７、第２導電型クラッド層１１８および第２導電型コンタクト層１１９が形成されている。また、ｎ型Ｓｉ基板５１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の組成および膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。
【００８４】
第６実施形態による半導体レーザ素子では、図１１に示した形成方法を用いて形成された厚みの薄い低転位のｎ型ＧａＮ層５４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第６実施形態では、第２、第４および第５実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００８５】
なお、上記した第１〜第６実施形態においては、基板として、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板を用いたが、これらの基板に加えて、スピネル基板、ＧａＰ基板、ＩｎＰ基板、水晶基板などを用いてもよく、これらの窒化物系半導体以外の基板を用いる場合に、特に転位減少の効果が大きい。
【００８６】
（第７実施形態）
図１３は、本発明の第７実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１４は、図１３に示した第７実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００８７】
まず、図１３を参照して、第７実施形態の窒化物系半導体層の形成方法について説明する。この第７実施形態では、下地としてのｎ型ＧａＮ基板６１上に、オーバーハング部６２ａを有する逆メサ形状のＳｉＮからなるマスク層６２を形成する。このＳｉＮからなるマスク層６２は、約１０ｎｍ〜約１０００ｎｍの膜厚を有するとともに、約１０μｍの周期でストライプ状に形成する。このマスク層６２の形成方法としては、まず、ｎ型ＧａＮ基板６１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をエッチングする際に、オーバーエッチングする。これにより、オーバーハング部６２ａを有する逆メサ形状のマスク層６２が形成される。このマスク層６２では、隣接するマスク層６２間の最短距離が、隣接するマスク層６２間に位置するｎ型ＧａＮ基板６１の露出部の幅よりも小さい。
【００８８】
その後、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、ｎ型ＧａＮ基板６１上に、約７００℃〜約９００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層６３を形成する。なお、この低温バッファ層６３は、本発明の「バッファ層」の一例である。そして、マスク層６２を選択成長マスクとして、低温バッファ層６３上に、ｎ型のＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮ層を成長させる。ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの組成は、Ｘ＝Ｙ＝０を除く組成で、かつ、ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの格子定数は、ＧａＮの格子定数より小さい。たとえば、ＡｌWＧａ1-WＮ（０＜Ｗ≦１）またはＢXＧａ1-XＮ（０＜Ｘ≦１）などである。この第７実施形態では、たとえば、Ｂ0.05Ｇａ0.95Ｎからなるｎ型ＢＧａＮ層６４を、約８５０℃〜約１４００℃の温度条件下で約２μｍの厚みで形成する。なお、このｎ型ＢＧａＮ層６４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００８９】
この低温バッファ層６３を成長させる際に、マスク層６２がオーバーハング部６２ａを有するので、オーバーハング部６２ａ下には原料が届きにくくなる。このため、オーバーハング部６２ａ下の低温バッファ層６３の厚みは薄くなる。ただし、この第７実施形態では、比較的高温（約７００℃〜約９００℃）で低温バッファ層６３を形成するため、オーバーハング部６２ａ下にもある程度原料が届く。このため、マスク層６２の側面に接触する位置まで低温バッファ層６３が形成される。これにより、低温バッファ層６３上に、ｎ型ＢＧａＮ層６４を成長させる際に、低温バッファ層６３の厚みが大きい中央部では、ｎ型ＢＧａＮ層６４の成長が速くなるとともに、低温バッファ層６３の厚みが小さいオーバーハング部６２ａ下では、ｎ型ＢＧａＮ層６４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階から台形状のｎ型ＢＧａＮ層６４が形成されやすくなるとともに、その台形状のｎ型ＢＧａＮ層６４の側面が徐々に横方向に成長するので、ｎ型ＢＧａＮ層６４の成長初期段階から横方向成長が促進される。これにより、図２８に示した従来例のように下地層としてＧａＮ層を設けなくても、ｎ型ＧａＮ基板６１上に、低転位のｎ型ＢＧａＮ層６４を厚く成長させることができる。この場合、下地層としてのＧａＮ層を設ける必要がない分、図２８に示した従来例に比べて、全体の厚みを薄くすることができる。
【００９０】
次に、図１４を参照して、第７実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子について説明する。この第７実施形態の半導体レーザ素子では、図１３に示したｎ型ＢＧａＮ層６４上に、ｎ型ＢＧａＮからなる第１導電型層１１５、ｎ型ＢＧａＮからなる第１導電型クラッド層１１６、ＡｌＧａＮからなるＭＱＷ発光層１１７、ｐ型ＢＧａＮからなる第２導電型クラッド層１１８およびｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＧａＮ基板６１の裏面には、ｎ型の第１導電型電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ型の第２導電型電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図４に示した第２実施形態の半導体レーザ素子と同様である。
【００９１】
第７実施形態による半導体レーザ素子では、低転位のｎ型ＢＧａＮ層６４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図１３の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第７実施形態においても、第２および第４〜第６実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００９２】
また、第７実施形態による半導体レーザ素子では、厚く形成された低転位のｎ型ＢＧａＮ層６４上に、ＭＱＷ発光層１１７を形成するので、ＭＱＷ発光層１１７の格子定数を小さくするためにＭＱＷ発光層１１７のＡｌ組成を高くしても、良好な結晶性を実現することができる。したがって、従来の窒化物系半導体レーザより、短波長の半導体レーザを実現することができる。
【００９３】
また、上記第７実施形態では、基板として、ｎ型ＧａＮ基板６１を用いたが、ｎ型ＧａＮ基板６１に代えて、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板、スピネル基板、ＧａＰ基板、ＩｎＰ基板、水晶基板などを用いてもよい。
【００９４】
（第８実施形態）
図１５は、本発明の第８実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１６は、図１５に示した第８実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００９５】
まず、図１５を参照して、第８実施形態の窒化物系半導体層の形成方法について説明する。この第８実施形態では、サファイア基板７１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層７２を形成する。その低温バッファ層７２上に、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、下地となるＧａＮ層７３を約２μｍの厚みで形成する。そのＧａＮ層７３上に、オーバーハング部７４ａを有する逆メサ形状のＳｉＮからなるマスク層７４を形成する。このマスク層７４では、隣接するマスク層７４間の最短距離が、隣接するマスク層７４間に位置するＧａＮ層７３の露出部の幅よりも小さい。
【００９６】
その後、ＧａＮ層７３上に、約４００℃〜約５００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＧａＩｎＮからなる低温バッファ層７５を形成する。なお、この低温バッファ層７５は、本発明の「バッファ層」の一例である。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層７４を選択成長マスクとして、低温バッファ層７５上に、Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮ層を成長させる。Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮの組成は、Ｙ＝Ｚ＝０を除く組成で、かつ、Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮの格子定数は、ＧａＮの格子定数より大きい。たとえば、Ｇａ1-YＩｎYＮ（０＜Ｙ≦１）またはＧａ1-ZＴｌZＮ（０＜Ｚ≦１）などである。この第８実施形態では、たとえば、ＡｌＧａＩｎＮ層７６を、約６００℃〜約１２００℃の温度条件下で約１μｍの厚みで形成する。なお、このＡｌＧａＩｎＮ層７６は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【００９７】
この低温バッファ層７５を成長させる際に、マスク層７４がオーバーハング部７４ａを有するので、オーバーハング部７４ａ下には原料が届きにくくなる。この第８実施形態では、比較的低温（約４００℃〜約５００℃）で低温バッファ層７５を形成するため、オーバーハング部７４ａ下には、低温バッファ層７５は形成されない。これにより、低温バッファ層７５上に、ＡｌＧａＩｎＮ層７６を成長させる際に、低温バッファ層７５の厚みが大きい中央部では、ＡｌＧａＩｎＮ層７６の成長が速くなるとともに、低温バッファ層７５の厚みが小さいオーバーハング部７４ａ下では、ＡｌＧａＩｎＮ層７６の成長が遅くなる。このため、成長初期の段階から台形状のＡｌＧａＩｎＮ層７６ａ（図１５参照）が形成されやすくなるとともに、その台形状のＡｌＧａＩｎＮ層７６ａの側面が徐々に横方向に成長するので、ＡｌＧａＩｎＮ層７６の成長初期段階から横方向成長が促進される。このため、ＡｌＧａＩｎＮ層７６の成長初期段階から転位が横方向へ曲げられるので、ＡｌＧａＩｎＮ層７６の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、ＧａＮ層７３上に、低転位のＡｌＧａＩｎＮ層７６を薄い膜厚でヘテロ成長させることができる。
【００９８】
次に、図１６を参照して、図１５に示した窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第８実施形態の半導体レーザ素子では、図１５に示したＡｌＧａＩｎＮ層７６上に、図１６に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。
【００９９】
第８実施形態では、このように薄い膜厚で形成された低転位のＡｌＧａＩｎＮ層７６上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第８実施形態では、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【０１００】
（第９実施形態）
図１７〜図１９は、本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図２０は、図１７〜図１９に示した第９実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。図１７〜図１９を参照して、第９実施形態の窒化物系半導体層の形成方法について説明する。
【０１０１】
まず、図１７に示すように、下地となるサファイア基板８１のＣ面上に、ＭＯＶＰＥ法を用いて、基板温度を約６００℃に保持した状態で、約１５μｍの厚みを有するアンドープＡｌＧａＮからなるバッファ層を形成する。そのバッファ層の所定領域をフォトリソグラフィー技術およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法などを用いて、パターニングすることによって、ストライプ形状のバッファ層８２を形成する。なお、バッファ層８２は、サファイア基板８１と、後の工程でバッファ層８２上に形成する窒化物系半導体層（アンドープＧａＮ層８４）との格子定数の差を緩和するために設ける。このバッファ層８２のストライプ形状は、バッファ層８２の幅をＷ３とし、バッファ層８２間の開口部の幅をｂ３とした場合、バッファ層８２の幅Ｗ３およびバッファ層８２間の開口部の幅ｂ３が、以下の式（１）と式（２）と式（３）とを満たすように形成することが好ましい。
【０１０２】
ｂ３［μｍ］＋Ｗ３［μｍ］≦４０［μｍ］ ・・・（１）
ｂ３［μｍ］≧３［μｍ］ ・・・（２）
Ｗ３［μｍ］≧１［μｍ］ ・・・（３）
なお、上記式（１）は、バッファ層８２の幅Ｗ３とバッファ層８２間の開口部の幅ｂ３との和（バッファ層８２の周期）が４０μｍ以下であるという条件を示している。
【０１０３】
次に、バッファ層８２およびバッファ層８２間に露出されたサファイア基板８１の上面上に、約１００ｎｍ〜数μｍの膜厚を有するＳｉＮまたはＳｉＯ2からなるマスク層（図示せず）を形成した後、バッファ層８２上のマスク層をウェットエッチングなどを用いて除去することによって、バッファ層８２間に露出されたサファイア基板８１の上面の一部上のみに、図１８に示されるような、マスク層８３を形成する。この場合、バッファ層８２とマスク層８３との間に、少なくとも約１μｍ程度のサファイア基板８１が露出されるようにする。
【０１０４】
この後、図１９に示すように、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層８３を選択成長マスクとして、バッファ層８２上に、アンドープＧａＮ層８４を形成する。このアンドープＧａＮ層８４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。なお、このアンドープＧａＮ層８４は、本発明の「半導体層」および「窒化物系半導体層」の一例である。
【０１０５】
ここで、バッファ層８２上にアンドープＧａＮ層８４を成長させる際に、バッファ層８２とマスク層８３との間に露出されたサファイア基板８１の上面上には、バッファ層８２が形成されていないため、アンドープＧａＮ層８４が成長しにくい。このため、成長初期の段階から台形状のアンドープＧａＮ層８４ａ（図１９参照）が形成されやすくなるとともに、その台形状のアンドープＧａＮ層８４ａの側面が徐々に横方向に成長するので、アンドープＧａＮ層８４の成長初期段階から横方向成長が促進される。このため、アンドープＧａＮ層８４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層８４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板８１上に、低転位のアンドープＧａＮ層８４を薄い膜厚でヘテロ成長させることができる。
【０１０６】
次に、図２０を参照して、第９実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第９実施形態の半導体レーザ素子では、図１９に示したアンドープＧａＮ層８４上に、図２０に示すように、第１導電型コンタクト層１０５、第１導電型クラッド層１０６、ＭＱＷ発光層１０７、第２導電型クラッド層１０８、第２導電型コンタクト層１０９、ｎ型の第１導電型電極１１０およびｐ型の第２導電型電極１１１が形成されている。なお、各層１０５〜１０９の組成および膜厚は、図２に示した第１実施形態の半導体レーザ素子と同様である。
【０１０７】
第９実施形態では、このように薄い膜厚で形成された低転位のアンドープＧａＮ層８４上に、各層１０５〜１０９を形成することによって、各層１０５〜１０９において、良好な結晶性を実現することができる。その結果、第９実施形態では、第１および第３実施形態と同様、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【０１０８】
（第１０実施形態）
図２１は、本発明の第１０実施形態による半導体層の形成方法を説明するための断面図である。図２２は、図２１に示した第１０実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。なお、この第１０実施形態では、上記第１〜第９実施形態とは異なり、窒化物系半導体層以外の半導体層（ＺｎＯ層（酸化亜鉛層））の形成方法について説明する。
【０１０９】
まず、図２１を参照して、第１０実施形態の半導体層の形成方法について説明する。この第１０実施形態では、まず、下地としてのサファイア基板９１の上面上に直接、ＳｉＮからなるマスク層９２を形成する。このマスク層９２は、オーバーハング部９２ａを有する逆メサ形状（逆台形形状）に形成する。このマスク層９２では、隣接するマスク層９２間の最短距離が、隣接するマスク層９２間に位置するサファイア基板９１の露出部の幅よりも小さい。
【０１１０】
このようなマスク層９２の形成方法としては、まず、サファイア基板９１上の全面にＳｉＮ層（図示せず）を形成した後、そのＳｉＮ層上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、ＳｉＮ層をウェットエッチングすることによって、容易にオーバーハング部９２ａを有する逆台形形状のマスク層９２を形成することができる。なお、このマスク層９２は、約７μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。また、マスク層９２の開口部は、たとえば、サファイアの［１１−２０］方向またはサファイアの［１−１００］方向に形成するのが好ましい。
【０１１１】
この後、サファイア基板９１上に、ＭＯＣＶＤ法またはＭＢＥ（分子線エピタキシー）法を用いて、約０．０８μｍ／秒の成長速度および約１５０℃〜約２００℃の成長温度で、約２ｎｍ〜約１０ｎｍの厚みを有するＺｎＯ薄膜９３を成長させる。なお、このＺｎＯ薄膜９３は、本発明の「バッファ層」の一例である。そして、マスク層９２を選択成長マスクとして、ＺｎＯ薄膜９３上に、ＺｎＯ層９４を形成する。このＺｎＯ層９４は、約１μｍ／秒程度の成長速度および約４００℃の成長温度で、約２μｍの厚みを有するように形成する。なお、このＺｎＯ層９４は、本発明の「半導体層」の一例である。
【０１１２】
このＺｎＯ薄膜９３を成長させる際に、マスク層９２がオーバーハング部９２ａを有するので、オーバーハング部９２ａ下には原料が届きにくくなる。このため、オーバーハング部９２ａ下のＺｎＯ薄膜９３の厚みは、オーバーハング部９２ａ下以外の部分（中央部）の厚みよりも小さくなる。これにより、ＺｎＯ薄膜９３上に、ＺｎＯ層９４を成長させる際に、ＺｎＯ薄膜９３の厚みが大きい中央部では、ＺｎＯ層９４の成長が速くなるとともに、ＺｎＯ薄膜９３の厚みが小さいオーバーハング部９２ａ下では、ＺｎＯ層９４の成長が遅くなる。このため、図１に示した第１実施形態と同様、成長初期の段階からＺｎＯ層９４が台形状に形成されやすくなるとともに、その台形状のＺｎＯ層９４の側面が徐々に横方向に成長するので、ＺｎＯ層９４の成長初期段階から横方向成長が促進される。このため、ＺｎＯ層９４の成長初期段階から転位が横方向へ曲げられるので、ＺｎＯ層９４の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板９１上に、低転位のＺｎＯ層９４を薄い膜厚でヘテロ成長させることができる。
【０１１３】
次に、図２２を参照して、第１０実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【０１１４】
第１０実施形態の半導体レーザ素子では、図２１に示したＺｎＯ層９４上に、図２２に示すように、約４μｍの厚みを有するＧａドープｎ型ＺｎＯからなる第１導電型コンタクト層１０５ａが形成されている。第１導電型コンタクト層１０５ａ上には、約０．４５μｍの膜厚を有するＧａドープｎ型Ｍｇ0.15Ｚｎ0.85Ｏからなる第１導電型クラッド層１０６ａが形成されている。第１導電型クラッド層１０６ａ上には、ＺｎＯ／Ｃｄ0.1Ｚｎ0.9Ｏからなる多重量子井戸（ＭＱＷ）発光層１０７ａが形成されている。ＭＱＷ発光層１０７ａ上には、約０．４５μｍの厚みを有する窒素ドープｐ型Ｍｇ0.15Ｚｎ0.85Ｏからなる第２導電型クラッド層１０８ａが形成されている。その第２導電型クラッド層１０８ａ上には、約０．１５μｍの膜厚を有する窒素ドープｐ型ＺｎＯからなる第２導電型コンタクト層１０９ａが形成されている。また、第１導電型コンタクト層１０５ａの露出された上面上には、ＡｌまたはＴｉなどからなるｎ型の第１導電型電極１１０ａが形成されている。また、第２導電型コンタクト層１０９ａの上面上には、Ｎｉ、ＰｄまたはＰｔなどからなるｐ型の第２導電型電極１１１ａが形成されている。
【０１１５】
なお、第１導電型コンタクト層１０５ａ、第１導電型クラッド層１０６ａ、ＭＱＷ発光層１０７ａ、第２導電型クラッド層１０８ａおよび第２導電型コンタクト層１０９ａは、本発明の「半導体素子層」の一例である。
【０１１６】
上記した第１実施形態の半導体レーザ素子では、図２１に示した形成方法を用いて形成された薄い厚みで転位が低減されたＺｎＯ層９４上に、各層１０５ａ〜１０９ａを形成するので、各層１０５ａ〜１０９ａにおいて、良好な結晶性を実現することができる。したがって、第１０実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【０１１７】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１１８】
たとえば、上記実施形態では、種々のオーバーハング形状を有するマスク層を示したが、本発明はこれに限らず、隣接するマスク層間の距離が隣接するマスク層間に位置する下地の露出部の幅よりも小さくなるような形状であれば、上記した実施形態以外の構造であってもよい。
【０１１９】
また、上記第１〜第１０実施形態では、ストライプ状のマスク層を形成する例を示したが、本発明はこれに限らず、たとえば、六角形のマスク層、三角形のマスク層、六角形の開口部を形成したマスク層、三角形の開口部を形成したマスク層などであってもよい。
【０１２０】
また、上記第１〜第１０実施形態におけるマスク層の材料は、上記実施形態に限定されるものではなく、他の材料を用いてもよい。たとえば、ＳｉＯx、ＴｉＯx、ＺｒＯxまたは高融点金属などが考えられる。
【０１２１】
また、上記第１〜第１０実施形態では、半導体レーザ素子を作製する場合について説明したが、本発明はこれに限らず、発光ダイオード、電界効果トランジスタ、フォトダイオードまたは太陽電池などの他の半導体素子を作製する場合にも適用可能である。
【０１２２】
【発明の効果】
以上のように、本発明によれば、下地上に、低転位の半導体層を薄い膜厚で容易にヘテロ成長させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図２】図１に示した第１実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図３】本発明の第２実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図４】図３に示した第２実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図５】本発明の第３実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図６】図５に示した第３実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図７】本発明の第４実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図８】図７に示した第４実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図９】本発明の第５実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１０】図９に示した第５実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１１】本発明の第６実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１２】図１１に示した第６実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１３】本発明の第７実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１４】図１３に示した第７実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１５】本発明の第８実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１６】図１５に示した第８実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１７】本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１８】本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１９】本発明の第９実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図２０】図１７〜図１９に示した第９実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図２１】本発明の第１０実施形態による半導体層の形成方法を説明するための断面図である。
【図２２】図２１に示した第１０実施形態による半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図２３】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図２４】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図２５】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図２６】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図２７】従来の選択横方向成長を用いて基板上に直接窒化物系半導体層を形成する方法を説明するための断面図である。
【図２８】従来の混晶からなる窒化物系半導体層を形成する方法を説明するための断面図である。
【符号の説明】
１、２１、８１、９１ サファイア基板（下地）
２、１２、２２、３２、４２、５２、６２、７４、８３、９２ マスク層
２ａ、３２ａ、６２ａ、７４ａ、９２ａ オーバーハング部
３、１３、２３、３３、４３、６３、７５ 低温バッファ層（バッファ層）
４、２４、８４ アンドープＧａＮ層（半導体層）
１１、３１ ｎ型ＳｉＣ基板（下地）
１４、４４、５４ ｎ型ＧａＮ層（半導体層）
１２ａ、１２ｃ、２２ａ、２２ｂ ＳｉＮ層
１２ｂ ＳｉＯ2層
３４ ｎ型ＩｎＧａＮ層（半導体層）
４１ ｎ型ＧａＡｓ基板（下地）
５１ ｎ型Ｓｉ基板（下地）
５３、８２ バッファ層
６１ ｎ型ＧａＮ基板（下地）
６４ ｎ型ＢＧａＮ層（半導体層）
７３ ＧａＮ層（下地）
７６ ＡｌＧａＩｎＮ層（半導体層）
９３ ＺｎＯ薄膜（バッファ層）
９４ ＺｎＯ層（半導体層）
１０５、１０５ａ 第１導電型コンタクト層（半導体素子層）
１１５ 第１導電型層（半導体素子層）
１０６、１０６ａ、１１６ 第１導電型クラッド層（半導体素子層）
１０７、１０７ａ、１１７ ＭＱＷ発光層（半導体素子層）
１０８、１０８ａ、１１８ 第２導電型クラッド層（半導体素子層）
１０９、１０９ａ、１１９ 第２導電型コンタクト層（半導体素子層）
Claims (20)
- 下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、
前記マスク層間に露出された下地の上面上に形成されたバッファ層と、
前記バッファ層上および前記マスク層上に形成され、前記下地とは異なる材料からなる半導体層とを備え、
前記露出された下地の上面上の前記マスク層の近傍に形成された前記バッファ層の厚みは、前記露出された下地の上面上の中央部に形成された前記バッファ層の厚みよりも小さく、
前記半導体層は、前記マスク層の近傍に形成された前記バッファ層上、及び前記露出された下地の上面上の中央部に形成された前記バッファ層上を含んで前記バッファ層上に形成されている、半導体素子。 - 下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、
前記マスク層間に露出された下地の上面上に形成されたバッファ層と、
前記露出された下地上、前記バッファ層上および前記マスク層上に形成され、
前記下地とは異なる材料からなる半導体層とを備え、
前記バッファ層は、前記マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成されるとともに、前記露出された下地の上面上の前記マスク層の近傍には形成されていない、半導体素子。 - 隣接する前記マスク層間の最短距離は、前記隣接するマスク層間に位置する前記下地の露出部の幅よりも小さい、請求項１または２に記載の半導体素子。
- 前記マスク層は、前記下地の露出部の上方に突出したオーバーハング部を有する、請求項３に記載の半導体素子。
- 前記マスク層のオーバーハング部下に位置する前記バッファ層の厚みは、前記隣接するマスク層間の最短距離部下に位置する前記バッファ層の厚みよりも小さい、請求項４に記載の半導体素子。
- 前記マスク層のオーバーハング部下に位置する前記バッファ層の厚みは、前記隣接するマスク層間の最短距離部から遠くなるにしたがって、実質的に同じ割合で小さくなる、請求項５に記載の半導体素子。
- 前記バッファ層は、前記マスク層間に露出された下地の上面の中央部上に実質的に同じ厚みで形成されるとともに、前記マスク層のオーバーハング部下に位置する前記下地の上面上には形成されていない、請求項４に記載の半導体素子。
- 前記マスク層の少なくとも一部は、逆台形形状を有する、請求項４〜７のいずれか１項に記載の半導体素子。
- 前記下地は、基板を含み、
前記マスク層は、前記基板の上面に接触するように形成されている、請求項１〜８のいずれか１項に記載の半導体素子。 - 前記基板は、窒素を含まない３−５族半導体基板、４族半導体基板、サファイア基板、スピネル基板、ＳｉＣ基板および水晶基板からなるグループより選択される１つの基板を含む、請求項９に記載の半導体素子。
- 前記マスク層の上面近傍における前記半導体層の転位密度は、前記下地の上面近傍における前記半導体層の転位密度よりも小さい、請求項１〜１０のいずれか１項に記載の半導体素子。
- 前記マスク層の上面近傍における前記半導体層の転位密度は、前記下地の上面近傍における前記半導体層の転位密度の１／２以下である、請求項１１に記載の半導体素子。
- 前記半導体層は、窒化物系半導体層を含む、請求項１〜１２のいずれか１項に記載の半導体素子。
- 前記バッファ層は、前記半導体層の成長温度よりも低い成長温度で形成されている、請求項１〜１３のいずれか１項に記載の半導体素子。
- 前記半導体層上に形成され、素子領域を有する半導体素子層をさらに備える、請求項１〜１４のいずれか１項に記載の半導体素子。
- 下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、
前記下地の上面上にバッファ層を形成する工程と、
前記バッファ層上および前記マスク層上に、前記下地とは異なる材料からなる半導体層を形成する工程とを備え、
前記下地の上面上の前記マスク層の近傍に形成された前記バッファ層の厚みが、前記下地の上面上の中央部に形成された前記バッファ層の厚みよりも小さく、
前記半導体層は、前記マスク層の近傍に形成された前記バッファ層上、及び前記露出された下地の上面上の中央部に形成された前記バッファ層上を含んで前記バッファ層上に形成されている、半導体層の形成方法。 - 下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、
前記下地の上面上にバッファ層を形成する工程と、
前記バッファ層上および前記マスク層上に、前記下地とは異なる材料からなる半導体層を形成する工程とを備え、
前記バッファ層は、前記下地の上面上の中央部に実質的に同じ厚みで形成されるとともに、前記下地の上面上の前記マスク層の近傍には形成されていない、半導体層の形成方法。 - 隣接する前記マスク層間の最短距離は、前記隣接するマスク層間に位置する前記下地の露出部の幅よりも小さい、請求項１６または１７に記載の半導体層の形成方法。
- 前記マスク層は、前記下地の露出部の上方に突出したオーバーハング部を有する、請求項１８に記載の半導体層の形成方法。
- 前記半導体層上に、素子領域を有する半導体素子層を成長させる工程をさらに備える、請求項１６〜１９のいずれか１項に記載の半導体層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001205556A JP3789781B2 (ja) | 2001-07-06 | 2001-07-06 | 半導体素子および半導体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001205556A JP3789781B2 (ja) | 2001-07-06 | 2001-07-06 | 半導体素子および半導体層の形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005128864A Division JP3913758B2 (ja) | 2005-04-27 | 2005-04-27 | 半導体素子および半導体層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023216A JP2003023216A (ja) | 2003-01-24 |
| JP3789781B2 true JP3789781B2 (ja) | 2006-06-28 |
Family
ID=19041844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001205556A Expired - Lifetime JP3789781B2 (ja) | 2001-07-06 | 2001-07-06 | 半導体素子および半導体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3789781B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5015480B2 (ja) * | 2006-03-28 | 2012-08-29 | 住友化学株式会社 | 半導体単結晶基板の製造方法 |
| EP2016614A4 (en) * | 2006-04-25 | 2014-04-09 | Univ Singapore | METHOD OF A ZINC OXIDE FILM GROWN ON THE EPITAXIAL LATERAL AGGREGATE GALLIUM NITRIDE ORIGIN |
| US9048385B2 (en) | 2009-06-24 | 2015-06-02 | Nichia Corporation | Nitride semiconductor light emitting diode |
| KR20130081956A (ko) * | 2012-01-10 | 2013-07-18 | 삼성전자주식회사 | 질화물 반도체층 성장 방법 |
| KR101843513B1 (ko) | 2012-02-24 | 2018-03-29 | 서울바이오시스 주식회사 | 질화갈륨계 발광 다이오드 |
| WO2013141617A1 (en) | 2012-03-21 | 2013-09-26 | Seoul Opto Device Co., Ltd. | Method of fabricating non-polar gallium nitride-based semiconductor layer, nonpolar semiconductor device, and method of fabricating the same |
| KR101419524B1 (ko) * | 2012-12-26 | 2014-07-14 | (재)한국나노기술원 | 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자 |
-
2001
- 2001-07-06 JP JP2001205556A patent/JP3789781B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003023216A (ja) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5146481B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置、及び半導体装置の製造方法 | |
| JP3864735B2 (ja) | 半導体発光素子およびその製造方法 | |
| KR100700677B1 (ko) | 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법 | |
| JP4104305B2 (ja) | 窒化物系半導体チップおよび窒化物系半導体基板 | |
| US7755101B2 (en) | Semiconductor light emitting device | |
| KR20020071787A (ko) | Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법 | |
| JP4204163B2 (ja) | 半導体基板の製造方法 | |
| US6759139B2 (en) | Nitride-based semiconductor element and method of forming nitride-based semiconductor | |
| JP4015865B2 (ja) | 半導体装置の製造方法 | |
| US6620641B2 (en) | Semiconductor light emitting device and its manufacturing method | |
| JP2001196697A (ja) | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 | |
| JP3789781B2 (ja) | 半導体素子および半導体層の形成方法 | |
| JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
| JP4817522B2 (ja) | 窒化物系半導体層素子および窒化物系半導体の形成方法 | |
| JP3913758B2 (ja) | 半導体素子および半導体層の形成方法 | |
| JP3546634B2 (ja) | 窒化物系化合物半導体の選択エッチング方法および半導体装置の製造方法 | |
| JP2007184644A (ja) | 半導体装置及びその製造方法 | |
| JP2002151418A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP5874689B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3574093B2 (ja) | 半導体素子および半導体層の形成方法 | |
| JP2004179532A (ja) | 半導体発光素子および半導体装置 | |
| JP3469847B2 (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP3789814B2 (ja) | 半導体素子および半導体層の形成方法 | |
| JP5367637B2 (ja) | 半導体素子 | |
| JP2006013476A (ja) | ３−５族化合物半導体とその製造方法および半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060329 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3789781 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |