KR20020071787A - Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법 - Google Patents

Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법 Download PDF

Info

Publication number
KR20020071787A
KR20020071787A KR1020020012267A KR20020012267A KR20020071787A KR 20020071787 A KR20020071787 A KR 20020071787A KR 1020020012267 A KR1020020012267 A KR 1020020012267A KR 20020012267 A KR20020012267 A KR 20020012267A KR 20020071787 A KR20020071787 A KR 20020071787A
Authority
KR
South Korea
Prior art keywords
mask
layer
compound semiconductor
facet
substrate
Prior art date
Application number
KR1020020012267A
Other languages
English (en)
Inventor
구라모또마사루
스나까와하루오
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20020071787A publication Critical patent/KR20020071787A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층이 100초이하의 틸트각 및/또는 50초이하의 트위스트각을 갖는 결정 구조를 구비하는 상부 영역을 포함한다. 이 층은, 마스크를 이용하여 에피택셜 성장되고, 여기서 마스크는 하기 식 1을 만족시킨다.
h ≥(w/2)tanθ -----(1)
여기서, "θ"는 에피택셜 성장시의 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 마스크의 하부레벨에서의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다.

Description

Ⅲ-Ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체 소자, 및 이의 에피택셜 성장 방법{GROUP Ⅲ-Ⅴ COMPOUND SEMICONDUCTOR CRYSTAL STRUCTURE AND METHOD OF EPITAXIAL GROWTH OF THE SAME AS WELL AS SEMICONDUCTOR DEVICE INCLUDING THE SAME}
본 발명은 Ⅲ-Ⅴ족 화합물 반도체 결정 구조, 및 Ⅲ-Ⅴ족 화합물 반도체 기판을 통한 반도체 소자 뿐만아니라, Ⅲ-Ⅴ족 화합물 반도체 결정 구조의 에피택셜 성장 방법에 관한 것이다.
에피택셜 층과 동일한 벌크 반도체 결정을 포함하는 기재 내지 기판 상에 에피택셜 층을 성장시키고, 그 기재는 격자상수 및 열팽창계수 등의 물리적 특성이 에피택셜 층과 동일하게 되어 있는 것이 바람직하다. 그 결과 에피택셜 층의 결정 결함은 감소되고, 에피택셜 층의 품질이 향상된다.
갈륨질화물계 벌크결정은 질소의 해리압(dissociation pressure)이 높은데, 이런 이유로 갈륨질화물계 벌크결정의 대규모 웨이퍼를 제작하는 것은 일반적으로 어렵게 된다. 갈륨질화물계 벌크결정은 일반적으로 높은 불순물 농도로 인해 약 30 - 90㎠/Vs의 범위의 낮은 전자이동도를 갖는다.
본 출원의 발명자도 일본 특개평11-251253에 개시된 종래 방법으로 갈륨질화물계 반도체 기판을 제작해왔었다. 도 1a 내지 1e는 종래 방법에 따르는 일련의 단계에 있어서의 갈륨질화물 하지층을 포함하는 반도체 기판의 부분정단면도이다.
도 1a를 참조하면, 1.2㎛의 두께를 갖는 GaN 막(112)이 사파이어 기판(111)의 (0 0 0 1) 면 상에 형성된다. SiO2막은 GaN 막(112) 표면 상에 형성된다. SiO2막에 대한 포토리소그래피공정과 그에 후속하는 습식 에칭이 실리콘 산화물 마스크(114)를 형성하기 위해 실행된다. 실리콘 산화물 마스크(114)는 GaN 막(112) 표면의 일부분을 덮는다. GaN 막(112) 표면의 덮이지 않은 부분이 성장 영역(113)으로 된다. 성장 영역(113)은 5㎛의 폭의 스트라이프 형상으로 한다. 또한, 실리콘 산화물 마스크(114)도 2㎛의 폭의 스트라이프 형상으로 한다. 스트라이프 형상 성장 영역(113) 및 실리콘 산화물 마스크(114)는 길이 방향을 <1 1 -2 0>로 한다.
도 1b를 참조하면, GaN 막(115)은 Ⅴ족 원료 물질인 염화갈륨(GaCl)과 암모늄(NH3)을 이용하는 하이드라이드 기상 에피택시법(HVPE)에 의해 성장 영역(113) 상에 성장된다. 염화갈륨(GaCl)은 Ⅲ족원소인 갈륨과 염화수소(HCL)의 반응에 의해 생성된다. 디클로로실란(SiH2Cl2)은 n형 불순물로서 이용된다. 기판(111)은 성장 챔버에 세트된다. 온도는 수소 분위기에서 성장온도 1000℃까지 올라간다. 온도가 성장온도로 안정된 후, 염화수소(HCL)가 5분동안 20cc/min의 유속으로 공급됨으로써, GaN 막(115)이 성장 영역(113) 상에 성장되고, GaN 막(115)은 (1-101)-패시트 구조를 갖는다.
도 1c를 참조하면, n형 불순물로서 디클로로실란(SiH2Cl2)의 공급은 GaN 막(115)을 더욱 성장시키기 위해 GaN 막(115)의 두께가 100㎛가 될 때까지 계속된다. (1-101)-패시트에 기초한 결정 성장은 측방향으로 마스크(114)를 통해 성장된 GaN 막(115)을 형성한다. 이것은 이른바 '에피택셜 측방 과성장(ELO; epitaxial lateral overgrowth)'라고 불린다. 이 성장 방법은 수백 두께의 GaN 막을 포함하는 2인치 크기의 무균열(crack-free) 웨이퍼를 얻을 수 있도록 한다. 이렇게 얻어진 웨이퍼는 전위 밀도가 감소되고, 도핑농도가 5E17/㎤로 되며, 전자이동도가 약 800 ㎠/V으로 된다.
전위 밀도가 에피택셜 측방 과성장을 이용하여 감소되더라도 여전히 약 1E7/㎤정도이다. 이 전위 밀도는 GaN 막이 많은 주상(prismatic-shaped) 미세 결정 그레인을 포함한 주상의 미세 결정 구조를 갖는다는 것을 의미한다. 이 주상의 미세결정 구조는 결정 구조의 C-축 방향으로의 틸트와 C-평면내에서의 트위스트를 갖는다. 이런 이유로서, GaN 막은 전기적 및 광학적 특성의 열화를 일반적으로 일으키는 모자이크 결정 구조를 갖는다.
틸트각 및 트위스트각은 X-선을 이용하여 측정된다. 1.2㎛의 두께를 갖는 단일 GaN 막이 에피택셜 측방 과성장을 이용하지 않고 사파이어 기판에 대해 저온 버퍼층 상에 성장되면, 140㎛의 두께를 갖는 GaN 막의 측정된 틸트각은 324초이고, 측정된 트위스트각은 1188초이다. 140㎛의 두께를 갖는 GaN 막이 에피택셜 측방 과성장을 이용하여 사파이어 기판 상에 성장되면, GaN 막의 측정된 틸트각은 180초이며, 측정된 트위스트각은 208초이다.
에피택셜 측방 과성장을 이용하면, 갈륨질화물 하지층의 결정 품질이 확실히 향상된다. 그럼에도 불구하고, 갈륨질화물계 반도체 층의 틸트각 및 트위스트각은 갈륨질화물 하지층이 GaAs 기판 또는 InP 기판에 대해 성장되는 경우보다도 훨씬 크다.
반도체 소자의 전기적 및 광학적 특징을 더욱 향상시키기 위하여, 갈륨질화물계 반도체 층의 결정 구조의 틸트각 및 트위스트각을 더욱 감소시키는 것이 바람직하다.
따라서, 본 발명의 목적은 상기 문제점이 없는 Ⅲ-Ⅴ족 화합물 반도체 층을 형성하는 신규한 방법을 제공하는 것이다
본 발명의 다른 목적은 결정 구조의 높은 완전성을 갖는 Ⅲ-Ⅴ족 화합물 반도체 층을 형성하는 신규한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 문제점이 없는 Ⅲ-Ⅴ족 화합물 반도체 층을 제공하는 것이다.
본 발명의 또 다른 목적은 결정 구조의 높은 완전성을 갖는 신규한 Ⅲ-Ⅴ족 화합물 반도체 층을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 문제점이 없는 Ⅲ-Ⅴ족 화합물 반도체 층을 포함하는 신규한 반도체 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 결정 구조의 높은 완전성을 갖는 Ⅲ-Ⅴ족 화합물 반도체 층을 포함하는 신규한 반도체 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 문제점이 없는 Ⅲ-Ⅴ족 화합물 반도체 층을 포함하는 상부 표면을 갖는 신규한 반도체 기판을 제공하는 것이다.
본 발명의 또 다른 목적은 결정 구조의 높은 완전성을 갖는 Ⅲ-Ⅴ족 화합물 반도체 층을 포함하는 상부 표면을 갖는 신규한 반도체 기판을 제공하는 것이다.
도 1a 내지 1e는 종래 방법에 따르는 일련의 단계에 있어서의 갈륨질화물 하지층을 포함하는 반도체 기판의 부분정단면도.
도 2는 종래 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서 전위의 전파의 메카니즘을 설명하는 개략도.
도 3a는 본 발명의 제1 실시예에 의한 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서 전위의 전파의 메카니즘을 설명하는 개략도.
도 3b는 본 발명의 제2 실시예에 의한 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서 전위의 전파의 메카니즘을 설명하는 개략도.
도 3c는 본 발명의 제3 실시예에 의한 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로 하이드라이드 기상 에피택시 동안 GaN 에피택셜층에서 전위의 전파의 메카니즘을 설명하는 개략도.
도 3d는 본 발명의 제4 실시예에 의한 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서 전위의 전파의 메카니즘을 설명하는 개략도.
도 3e는 본 발명의 제5 실시예에 의한 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서 전위의 전파의 메카니즘을 설명하는 개략도.
도 3f는 본 발명의 제6 실시예에 의한 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서 전위의 전파의 메카니즘을 설명하는 개략도.
도 4a 내지 4e는 본 발명에 따르는 제1 실시예의 신규한 형성 방법이 개시된 연속적인 단계에서 반도체 기판의 부분정단면도.
도 5a 내지 5d는 본 발명에 따르는 제2 실시예의 신규한 형성 방법이 개시된 연속적인 단계에서 반도체 기판의 부분정단면도.
도 6a 내지 6f는 본 발명에 따르는 제3 실시예의 신규한 형성 방법이 개시된 연속적인 단계에서 반도체 기판의 부분정단면도.
도 7a 내지 7f는 본 발명에 따르는 제4 실시예의 신규한 형성 방법이 개시된 연속적인 단계에서 반도체 기판의 부분정단면도.
도 8a 내지 8e는 본 발명에 따르는 제5 실시예의 신규한 형성 방법이 개시된 연속적인 단계에서 반도체 기판의 부분정단면도.
도 9a 내지 9e는 본 발명에 따르는 제6 실시예의 신규한 형성 방법이 개시된 연속적인 단계에서 반도체 기판의 부분정단면도.
도 10은 본 발명에 따르는 제7 실시예의 반도체 레이저 소자의 입면도.
*도면의 주요부분의 부호에 대한 간단한 설명*
1: 사파이어 기판
2: GaN 에피택셜 하지층
3: GaN 에피택셜 층
4, 5: 개선된 마스크
111: 사파이어 기판
112: GaN 막
113: 성장 영역
114: 실리콘 산화물 마스크
115: GaN 막
본 발명은 Ⅲ-Ⅴ족 화합물 반도체 층을 형성하는 방법을 제공한다. 이 방법은 마스크를 이용하여 결정 구조를 갖는 하지층 위에 Ⅲ-Ⅴ족 화합물 반도체 층의 에피택셜 성장을 행하는 단계를 포함하며, 마스크는 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
"θ"는 에피택셜 성장시의 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 마스크의 하부레벨에서의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면내에 포함된 방향에서 정의된다.
또한 본 발명은 틸트각이 100초이하 및/또는 트위스트각이 50초이하를 갖는 결정 구조를 구비하는 상부 영역을 가진 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 제공한다.
본 발명의 상기 목적과 그 밖의 다른 목적, 특성 및 장점은 하기의 설명으로부터 명백해질 것이다.
[실시예]
본 발명에 따르는 바람직한 실시예는 첨부된 도면을 참조하여 상세히 설명될 것이다.
본 발명의 제1 태양은 Ⅲ-Ⅴ족 화합물 반도체 층을 형성하는 방법이다. 이 방법은 마스크를 이용하여 결정 구조를 갖는 하지층 위에 Ⅲ-Ⅴ족 화합물 반도체 층의 에피택셜 성장을 수행하는 단계를 포함하며, 마스크는 식 1을 만족시킨다.
h ≥(w/2)tanθ -----(1)
"θ"는 에피택셜 성장시의 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 마스크의 하부레벨에서의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다.
Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것이 바람직하다.
또한, 이 하지층은 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를갖는 것이 바람직하다.
또한, 이 마스크의 개구는 하지층의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위 내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 이 마스크의 개구는 하지층의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위 내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, Ⅲ-Ⅴ족 화합물 반도체 층은 기상 에피택시에 의해 성장되는 것이 바람직하다.
또한, Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ-Ⅴ족 화합물 반도체 층의 두께가 마스크의 두께 "h"보다 더 두꺼워질 때까지 성장되어, 마스크가 Ⅲ-Ⅴ족 화합물 반도체 층 내에 완전히 매립되는 것이 바람직하다.
또한, 기판 위에 실질적으로 편평한 표면을 갖는 하지층을 형성하는 단계와, 에피택셜 성장 이전에 실질적으로 편평한 표면 상에 마스크를 형성하는 단계를 포함하는 것이 바람직하다.
또한, 패시트 구조의 밑각은 패시트 구조의 패시트 면과 하지층의 실질적으로 편평한 표면 사이에 끼인 각으로 정의되는 것이 바람직하다.
또한, 마스크를 형성하는 단계는 하지층의 실질적으로 편평한 표면 상에 마스크 재료 층을 형성하는 단계와, 마스크를 형성하기 위해 마스크 재료 층을 선택적으로 제거하는 단계를 더 포함하는 것이 바람직하다.
또한, 마스크를 형성하는 단계는 하지층의 실질적으로 편평한 표면 상에 제1 마스크 재료 층을 형성하는 단계와, 제1 마스크 재료 층 상에 제2 마스크 재료 층을 형성하는 단계와, 제2 마스크 재료 층 상에 레지스트 마스크를 선택적으로 형성하는 단계와, 레지스트 마스크를 이용하여 제2 마스크 재료 층을 선택적으로 제거하는 단계와, 레지스트 마스크를 제거하는 단계와, 제1 및 제2 마스크 재료 층의 조합을 포함하는 마스크를 형성하기 위하여, 제2 마스크 재료 층을 마스크로서 이용하여 제1 마스크 재료 층을 선택적으로 제거하는 단계를 더 포함하는 것이 바람직하다.
또한, 기판에 대해 마스크를 형성하는 단계와, 에피택셜 성장 이전에 기판 및 마스크의 개구내에 하지층을 선택적으로 형성하는 단계를 더 포함하는 것이 바람직하다.
또한, 패시트 구조의 밑각은 패시트 구조의 패시트 면과 기초면 사이에 끼인 각으로 정의되는 것이 바람직하다.
또한, 기판 위에 실질적으로 편평한 표면을 갖는 하지층을 형성하는 단계와, 실질적으로 편평한 표면 상에 마스크를 형성하는 단계와, 하지층 패턴의 측벽으로부터의 에피택셜 성장 이전에 마스크 아래에 측벽을 갖는 하지층 패턴을 형성하기 위해 하지층을 선택적으로 제거하여 에피택셜 성장동안 마스크의 개구내에 패시트 구조가 형성되는 단계를 더 포함하는 것이 바람직하다.
또한, 패시트 구조의 밑각은 패시트 구조의 패시트 면과 base side 사이에 끼인 각으로 정의되는 것이 바람직하다.
또한, 에피택셜 성장이 완료된 후에 하지층을 제거하는 단계를 더 포함하는 것이 바람직하다.
마스크의 두께 "h"는 개구폭 "w"의 절반보다 더 큰 것이 바람직하다.
본 발명의 제2 태양은 100초이하의 틸트각을 갖는 결정 구조를 구비하는 상부 영역을 구비한 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층이다.
또한, 상부 영역의 결정 구조는 50초이하의 트위스트각을 갖는 것이 바람직하다.
또한, Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ족원소를 포함하는 질화물 반도체 층을 포함하는 것이 바람직하다.
본 발명의 제3 태양은 50초이하의 트위스트각을 갖는 결정 구조를 구비하는 상부 영역을 구비한 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층이다.
또한, 상부 영역의 결정 구조는 100초이하의 틸트각을 갖는 것이 바람직하다.
또한, Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것이 바람직하다.
본 발명의 제4 태양은 반도체 적층 구조이고, 이 반도체 적층 구조는 결정 구조를 포함하는 하지층과, 하지층 위에의 마스크로서 이 마스크는 측벽에 의해 정의되는 적어도 하나의 개구를 포함하고, 이 적어도 하나의 개구는 하지층의 표면의 적어도 성장 영역을 더욱 정의하는 마스크와, 이 적어도 성장 영역 상에 직접 형성되어 있는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층으로서 이 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 마스크를 완전히 매립하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 포함하며, 이 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ-Ⅴ족 화합물 반도체 에피택셜층의 두께 방향에 실질적으로 평행하게 연장하는 전위를 포함하며, Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 패시트 면에서 이 전위는 두께 방향에 실질적으로 수직하게 굴곡하고 마스크의 측벽에 의해 종단된다.
또한, 마스크는 식 1을 만족시키는 것이 바람직하다.
h ≥(w/2)tanθ -----(1)
"θ"는 에피택셜 성장시의 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 마스크의 하부레벨에서의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다.
또한, Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것이 바람직하다.
또한, 하지층은 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것이 바람직하다.
또한, 마스크의 개구는 하지층의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 마스크의 개구는 하지층의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 마스크의 두께 "h"는 개구폭 "w"의 절반보다 더 큰 것이 바람직하다.
본 발명의 제5 태양은 반도체 적층 구조이고, 이 반도체 적층 구조는 결정 구조를 포함하는 하지층과, 하지층 위에의 마스크로서 이 마스크는 측벽에 의해 정의되는 적어도 하나의 개구를 포함하고 이 적어도 하나의 개구는 하지층의 표면의 적어도 성장 영역을 더욱 정의하는 마스크와, 이 적어도 성장 영역 상에 직접 형성되어 있는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층으로서 이 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 마스크를 완전히 매립하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 포함하며, 마스크는 식 1을 만족시킨다.
h ≥(w/2)tanθ -----(1)
"θ"는 에피택셜 성장시의 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 마스크의 하부레벨에서의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다.
또한, Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 두께 방향에 실질적으로 평행하게 연장하는 전위를 포함하며, Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 패시트 면에서 전위는 두께 방향에 실질적으로 수직하게 굴곡하고 마스크의 측벽에 의해 종단된다.
또한, Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것이 바람직하다.
또한, 하지층은 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것이 바람직하다.
또한, 마스크의 개구는 하지층의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 마스크의 개구는 하지층의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 마스크의 두께 "h"도 그 개구폭 "w"의 절반보다 큰 것이 바람직하다.
본 발명의 제6 태양은 기판 구조이고, 이 기판 구조는 기판과, 기판 위에 결정 구조를 갖는 하지층과, 하지층 위의 마스크로서 이 마스크는 측벽에 의해 정의되는 적어도 하나의 개구 및 하지층의 표면의 적어도 성장 영역을 더욱 정의하는 적어도 하나의 개구를 갖는 마스크와, 적어도 성장 영역 상에 직접 형성되어 있는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층으로서 마스크를 완전히 매립하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 포함하고, 이 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 두께 방향에 실질적으로 평행하게 연장하는 전위를 포함하고, Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 패시트 구조의 패시트 면에서 전위는 두께 방향에 실질적으로 수직하게 굴곡하고 마스크의 측벽에 의해 종단된다.
마스크는 식 1을 만족시키는 것이 바람직하다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 마스크의 하부레벨에서의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다.
또한, Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함한다.
또한, 하지층은 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것이 바람직하다.
또한, 마스크의 개구는 하지층의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 마스크의 개구는 하지층의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 마스크의 두께 "h"는 그 개구폭 "w"의 절반보다 큰 것이 바람직하다.
본 발명의 제7 태양은 기판 구조이고, 이 기판 구조는 기판과, 기판 위에 결정 구조를 갖는 하지층과, 하지층 위에 있는 마스크로서 이 마스크는 측벽에 의해 정의되는 적어도 하나의 개구 및 하지층의 표면의 적어도 성장 영역을 더욱 정의하는 적어도 하나의 개구를 갖는 마스크와, 이 적어도 성장 영역 상에 직접 형성되어 있는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층으로서 마스크를 완전히 매립하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 포함하고, 마스크는 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 에피택셜 성장시의 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 마스크의 하부레벨에서의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다.
Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 두께 방향에 실질적으로 평행하게 연장하는 전위를 포함하고, 패시트 구조의 패시트 면에서 전위는 두께 방향에 실질적으로 수직하게 굴곡하고 마스크의 측벽에 의해 종단된다.
또한, Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것이 바람직하다.
또한, 하지층은 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것이 바람직하다.
또한, 마스크의 개구는 하지층의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 마스크의 개구는 하지층의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것이 바람직하다.
또한, 마스크의 두께 "h"는 그 개구폭 "w"의 절반보다 큰 것이 바람직하다.
본 발명의 제8 태양은 반도체 소자이고, 이 반도체 소자는 100초이하의 틸트각을 갖는 결정 구조를 구비하는 상부 영역을 포함하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 적어도 포함한다.
또한, 상부 영역의 결정 구조는 50초이하의 트위스트각을 갖는 것이 바람직하다.
또한, Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것이 바람직하다.
본 발명의 제9 태양은 반도체 소자이고, 이 반도체 소자는 50초이하의 틸트각을 갖는 결정 구조를 구비하는 상부 영역을 포함하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 적어도 포함한다.
또한, 상부 영역의 결정 구조는 100초이하의 트위스트각을 갖는 것이 바람직하다.
또한, Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것이 바람직하다.
패시트-유발 에피택셜 측방 과성장은 적어도 하나의 개구를 갖는 마스크를 이용함으로써 Ⅲ-Ⅴ족 화합물 반도체 층의 선택 측방 성장시키는 것으로 공지되어 있으며, 여기서 패시트 구조는 성장 공정 동안에 마스크 개구 내에 형성된다. 이 패시트-유발 에피택셜 측방 과성장은, 예를 들어 Appled Physics 68, Vol. 7, pp. 774-779에 개시되어 있다. Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체 층일 수 있고, "Ⅲ족원소 질화물 반도체"라 하기도 한다.
패시트 구조는 결정 성장 공정에 있어서 결정이 면성장을 함에 따라 패시트에 의해 형성되는 결정 구조를 의미한다. 패시트의 방위는 결정 구조를 갖는 하지층의 결정 성장 면의 방위와, 패시트-유발 에피택셜 측방 과성장에 의한 Ⅲ-Ⅴ족 화합물 반도체 층의 하나 이상의 성장 조건과, 패시트-유발 에피택셜 측방 과성장에 이용된 마스크의 두께와, 마스크의 개구폭에 의존한다.
이 방위, 성장 조건, 마스크의 두께, 및 마스크 개구폭을 고려하면, 얻어질 패시트 구조를 미리 예측할 수 있다. 다시 말해서, 바람직한 또는 의도하는 패시트 구조 낸지 패시트 방위를 얻기 위해, 하지층의 결정 성장 면의 방위와, 패시트-유발 에피택셜 측방 과성장에 의한 Ⅲ-Ⅴ족 화합물 반도체 층의 하나 이상의 성장조건과, 마스크의 두께와, 마스크의 개구폭을 적당하게 결정할 수 있다.
소정의 두께를 갖고, 소정의 폭을 갖는 적어도 하나의 개구를 갖는 마스크가 결정 구조를 갖는 하지층상에 형성된 후, 원료 물질로 Ⅲ-Ⅴ족 화합물 반도체나 Ⅲ족원소 질화물 반도체를 공급함에 의해, Ⅲ-Ⅴ족 화합물 반도체 층 또는 Ⅲ족원소 질화물 반도체의 패시트-유발 에피택셜 측방 과성장이 수행된다. 원료 물질은 기상으로 공급될 수 있다. 패시트-유발 에피택셜 측방 과성장은 하이드라이드 기상 에피택시 또는 유기금속 기상 에피택시와 같은 이용가능한 기상 성장 방법에 의해 구현될 수 있다.
패시트-유발 에피택셜 측방 과성장은 패시트-유발 에피택셜 측방 과성장에 의해 성장될 때, Ⅲ-Ⅴ족 화합물 반도체나 Ⅲ족원소 질화물 반도체의 전위 밀도를 감소시키는 데에 효과적이라고 알려져 있다. 여기서, Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층 내에서의 전위 전파 방향의 변화가 마스크 위 지점에서 유발될 수도 있으나, 마스크 개구 위에서 유발되지는 않는다. 이 전위 감소 메카니즘은 또한 Appled Physics 68, Vol. 7, pp. 774-779에 개시되어 있다.
적어도 하나의 개구를 갖는 마스크는 하지층의 성장 영역을 정의하기 위해 제공된다. 패시트-유발 에피택셜 측방 과성장에 있어서, Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층은 마스크에 의해 정의된 하지층의 성장 영역으로부터 성장된다. 마스크의 두께는 약 10nm 내지 2㎛ 범위이다. 마스크의 역할은 하지층의 성장 영역을 정의하기 위한 것일 뿐이므로, 마스크의 이 두께는 필요한 최소한의 두께이다. 따라서, 마스크의 개구폭은 마스크의 두께보다 더 크다. 이러한 기술은 일본 공개특허공보 제31319271호에 개시되어 있다.
상술한 본 발명은 개선된 마스크를 이용함에 의해 패시트-유발 에피택셜 측방 과성장이 향상시킴으로써 달성된다. 본 발명은 패시트-유발 에피택셜 측방 과성장용으로 통상적으로 이용되는 마스크보다 더 두꺼운 마스크를 이용한다. 예를 들어, 마스크는 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 에피택셜 성장시의 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 마스크의 하부레벨에서의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면내에 포함된 방향에서 정의된다. 지금 언급하고 있는 패시트 구조는 두개의 경사진 패시트 면을 갖고 이들은 서로 연결되어 패시트 구조의 상부를 형성하고, 패시트 구조의 기저측은 마스크의 개구폭에 의해 정의된다.
상기의 식이 만족되면, 이것은 마스크의 상부가 패시트 구조의 상부보다 높은 것을 의미하고, 따라서 마스크의 측벽은 전위의 수평 방향 전파를 종단시키며, 결정 구조의 틸트각과 트위스트각 모두는 마스크 위의 Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 상부 영역에서 잘 감소된다. 하지층은 하지층의 표면에 실질적으로 수직인 방향으로 전파하거나 연장되는 전위를 갖는다. 하지층의 전위의 수직 전파는 마스크의 저부에 의해 종단되지만, 하지층의 전위의 그 이상의 수직 전파는 마스크의 개구를 통해서 가능할 수 있다.
기층 내에서 수직으로 연장하는 전위는, 마스크를 이용하는 패시트-유발 에피택셜 측방 과성장에 있어서, 마스크의 개구를 통해, 하지층 위의 Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층으로 실질적으로 수직하게 더 전파된다. 상술한 바와 같이, Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층은 마스크의 개구에 의해 정의된 성장 영역으로부터 성장된다. 성장 영역으로부터 에피택셜 성장 동안에, 패시트 구조는 일단 형성된다. 패시트 구조는 마스크의 개구폭이나 성장 영역에 의해 정의된 기저측을 갖는다. 패시트 구조는 서로 연결되어 패시트 구조의 상부를 형성하는 두개의 경사진 패시트 면을 갖는다.
Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층에 있어서, 전위는 하지층의 성장 영역으로부터 마스크의 개구를 통해 실질적으로 수직인 방향으로 더 전파한다. 이 전위가 패시트 구조의 패시트 면에 도달하면, 전위의 전파 방향은 실질적으로 수직인 방향으로부터 하지층의 표면에 실질적으로 평행한 실질적으로 수평인 방향으로 변화된다. 그러나, 마스크의 상부가 패시트 구조의 상부보다 높다면, 전위의 실질적으로 수직인 방향의 전파는 마스크의 측벽에 의해 저지되거나 종단되어, 이에 의해 마스크 위의 Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 상부 영역으로는 전위의 더 이상의 전파는 실질적으로 없게 된다. 그 결과, 마스크 위의 Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 상부 영역의 틸트각 및 트위스트각은 마스크의 저부에 의해서 뿐만아니라 마스크의 측벽에 의해서도 감소될 수 있다.
종래기술에서는, 전위의 전파는 마스크의 저부에 의해서만 종단되고, 마스크의 개구를 통한 그 이상의 전파는 Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물반도체 층의 상부 영역이나 상부 영역까지 허용되고 있다. 이 때문에, Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 상부 영역의 틸트각 및 트위스트각을 더 감소시키는 것이 바람직하다.
그러나, 본 발명에 따르면, 하지층 내에서의 전위의 전파는 마스크의 저부에 의해 종단되는 한편, 전위의 마스크의 개구를 통한, 그리고 Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층에서의 그 이상의 전파는 마스크의 측벽에 의해 종단되어, 전위의 전파는 Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 상부 영역 내지 상부 표면까지는 더 이상 일어나지 않게 된다. 이 때문에, Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 상부 영역의 결정 구조의 틸트각 및 트위스트각이 크게 감소된다.
본 발명에 따르면, 틸트각 및 트위스트각은 결정 구조의 완전성의 정도를 나타내는 중요한 지수인데, 종래기술에서는, 전위만이 결정 구조의 완전성의 정도를 나타내는 중요한 지수이다. 종래기술에서, Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 결정 구조의 완전성의 정도에 대한 평가는 전위 밀도에 바탕을 두었다. 이에 반해, 본 발명에 따르면, Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 결정 구조의 완전성의 정도에 대한 평가는 틸트각 및 트위스트각에 바탕을 둔다. 종래기술은 화합물 반도체 에피택셜 층의 결정 내의 전위 밀도를 감소시키려는 개발을 진행해오고 있으나, 그러한 종래기술은 결정축의 틸트 및 트위스트에 의해 야기된 모자이크 결정 구조를 개발하기 위한 것은 아니다.
본 출원의 발명자는 모자이크 결정 구조가 결정의 전기적 광학적 성질에 영향을 준다는 것을 발견할 수 있었다. 본 출원의 발명자는 특히 상부 영역 내지 상부 표면에서, Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 모자이크-감소 결정 구조를 구현할 수 있었다. 즉, 본 출원의 발명자는 또한 상술한 식 1로 표현되는 상술한 특정의 구조적 조건을 만족시키는 개선된 마스크를 이용함에 따른 패시트-유발 에피택셜 측방 과성장에 의해 성장된 Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 상부 영역 또는 상부 표면의 결정 구조의 결정축의 틸트각 및 트위스트각에 있어서의 바람직한 실질적인 감소를 또한 구현할 수 있었다.
Ⅲ-Ⅴ족 화합물 반도체 층이나 Ⅲ족원소 질화물 반도체 층의 상부 영역 또는 상부 표면의 바람직한 모자이크-감소 결정 구조는 상부 영역 또는 상부 표면 상에 제공된 반도체 소자를 위해 바람직하다. 반도체 소자가 반도체 레이저 소자와 같은 반도체 발광 소자라면, 반도체 레이저 소자의 내부 손실의 저감 및 구동 전류의 현저한 감소가 달성될 수 있을 것으로 기대되고, 이로써 반도체 레이저 소자의 수명이 현저히 증가될 수 있을 것이다.
상술한 본 발명과 종래기술과의 차이점은 전위의 전파의 메카니즘을 설명하면서 더 구체적으로 후술될 것이다.
도 2는 종래의 마스크를 이용한 패시트-유발 에피택셜 측방 과성장 중의 하나로서, 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층내에서의 전위의 전파의 메카니즘을 설명하는 개략도이다. 화살표는 전위의 전파의 궤도를 나타낸다. 파선은 패시트 구조의 패시트 면을 나타낸다.
GaN 에피택셜 하지층(2)은 유기금속 기상 에피택시에 의해 사파이어 기판(1)상에 성장된다. 개구를 갖는 SiO2로 된 종래의 마스크(4)는 GaN 에피택셜 하지층 상에 제공된다. GaN 에피택셜 층(3)은 패시트-유발 에피택셜 측방 과성장 중의 하나인 하이드라이드 기상 에피택시에 의해 GaN 에피택셜 하지층 및 종래의 마스크(4) 위에 성장된다. GaN 에피택셜 하지층(2)은 GaN 에피택셜 하지층의 두께 방향에 평행한 방향으로 수직하게 전파하는 전위를 갖는다.
식 1에 의해 나타낸 바와 같이, GaN 에피택셜 하지층(2) 내에서의 전위의 전파는 종래의 마스크(4)의 저부에 의해 저지되거나 종단된다. 종래의 마스크(4)의 개구는 하지층으로부터의 전위의 수직 전파를 더욱 용이하게 한다.
즉, GaN 에피택셜 하지층(2) 내에서 수직으로 연장하는 전위는 종래의 마스크(4)를 통해 GaN 에피택셜 하지층(2) 위의 GaN 에피택셜 층(3)으로 실질적으로 수직인 방향으로 더욱 전파된다. 상술한 바와 같이, GaN 에피택셜 층(3)은 종래의 마스크(4)의 개구에 의해 정의된 성장 영역으로부터 성장된다. 성장 영역으로부터의 에피택셜 성장 동안, 패시트 구조가 일단 형성된다. 패시트 구조는 마스크의 개구폭이나 성장 영역에 의해 정의된 기저측을 갖는다. 패시트 구조는 서로 결합되어 패시트 구조의 상부를 형성하는 두개의 경사진 패시트 면을 갖는다.
GaN 에피택셜 층(3)에서, 전위는 종래의 마스크(4)의 개구를 통해 GaN 에피택셜 하지층(2)의 성장 영역으로부터 실질적으로 수직인 방향으로 더 전파한다.이 전위가 패시트 구조의 패시트 면에 도달하면, 전위의 전파 방향은 실질적으로 수직인 방향으로부터 GaN 에피택셜 하지층(2)의 표면에 실질적으로 평행한 실질적으로 수평인 방향으로 변화된다.
그러나, 종래의 마스크(4)의 상부가 패시트 구조의 상부보다 더 낮다면, 전위의 실질적으로 수평인 방향의 전파는 전위의 실질적으로 수평인 방향의 전파의 수평 방향과 수직인 방향으로 더 변화된다. 즉, 일부의 전위는 GaN 에피택셜 층(3)의 두께 방향 및 그 상부 표면을 향해 평행한 방향으로 더 전파된다. GaN 에피택셜 층(3)의 상부 표면이나 상부 영역은 GaN 에피택셜 하지층(2)의 전위 밀도보다 낮은 전위 밀도를 갖는다. 이 때문에, GaN 에피택셜 층(3)의 상부 표면이나 상부 영역은 바람직하지 않은 모자이크와 같은 결정 구조를 갖는다. 그러므로, 거의 모든 전위의 전파를 저지하는 것이 바람직하다.
본 발명에 따르면, 틸트각 및 트위스트각은 결정 구조의 완전성의 정도를 나타내거나 또는 얼마나 많은 모자이크 결정 구조가 향상되었는지를 평가하는 중요한 지수이다. 결정축의 틸트각은 C-축으로부터 결정축의 틸트된 각도로 정의된다. 틸트각은 결정 구조의 (0 0 0 2) 면에 의해 반사된 X-선의 록킹 커브의 측정된 폭의 절반으로부터 계산될 수 있다. 트위스트각은 결정 구조의 (10-10) 면에 의한 X-선 반사를 이용하는 글랜싱 인시던스 회절법(Glancing Incidence Diffraction method, GID-method)에 의해 측정될 수 있다. 이 GID-방법은 Japanese Journal of Appled Physics Vol. 38, p. 611 (1999년)에 개시되어 있다.
본 출원의 발명자는 도 1a 내지 도 1e에 도시된 패시트-유발 에피택셜 측방과성장에 의해 성장된 통상의 GaN 층(115)의 틸트각 및 트위스트각과, 사파이어 기판(111) 위의 GaN 층(112)의 틸트각 및 트위스트각을 측정하였다. 통상의 GaN 층(115)은 140㎛의 두께를 갖는다. 통상의 GaN 층(115)의 측정된 틸트각은 180초이었고, 측정된 트위스트각은 208초이었다. GaN 하지층(112)의 측정된 틸트각은 324초이었고, 측정된 트위스트각은 1188초이었다. 종래의 마스크(114)를 이용하여 패시트-유발 에피택셜 측방 과성장에 의해 성장된 통상의 GaN 층(115)은 GaN 하지층(112)보다 틸트각 및 트위스트각이 작다. 그러나, 통상의 GaN 층(115)은 GaAs 기판 및 InP 기판보다 틸트각 및 트위스트각이 크다. 본 출원의 발명자는 통상의 GaN 층(115)의 두께를 550㎛까지 증가시켰는데, 이것은 또한 종래의 마스크(114)를 이용하여 패시트-유발 에피택셜 측방 과성장에 의해서도 성장되었다. 측정된 틸트각은 90초이었고, 측정된 트위스트각은 184초이었다. 종래의 마스크(114)를 이용하여 패시트-유발 에피택셜 측방 과성장에 의해 성장된 GaN 층(115)의 두께에 있어서의 증가는 틸트각을 제외하고는 감소한다.
본 출원의 발명자는 종래의 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장을 2회 실시하였다. 제1회의 패시트-유발 에피택셜 측방 과성장은 제1 종래의 마스크를 이용하여 수행되었고, 이에 따라 두께가 40㎛인 제1 GaN 에피택셜 층이 GaN 하지층 위에 성장되었다. SiO2로 된 제2 종래의 마스크는 제1 GaN 에피택셜 층 위에 제공되었다. 제2회의 패시트-유발 에피택셜 측방 과성장은 제2 종래의 마스크를 이용하여 수행되었고, 이에 따라 두께가 70㎛인 제2 GaN 에피택셜 층이 제1GaN 에피택셜 층 위에 성장되었다. 제2 GaN 에피택셜 층의 측정된 틸트각은 133초이었다. 제2 GaN 에피택셜 층의 측정된 트위스트각도 역시 133초이었다. 틸트각 및 트위스트각은 종래의 것보다 낮다. 그러나, 틸트각 및 트위스트각을 더 감소시키는 것이 바람직하다.
상술한 상황에서, 본 출원의 발명자는 마스크 구조를 향상시켰고 본 발명에 이르게 되었다.
도 3a는 본 발명의 제1 실시예에 따른 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장법의 하나로서, 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층내에서의 전위의 전파의 메카니즘을 설명하는 개략도이다. 화살표는 전위의 전파의 궤도를 나타낸다. 파선은 패시트 구조의 패시트 면을 나타낸다.
GaN 에피택셜 하지층(2)은 유기금속 기상 에피택시에 의해 사파이어 기판(1)상에 성장된다. 개구를 갖는 SiO2로 된 개선된 마스크(5)는 GaN 에피택셜 하지층(2) 상에 제공된다. GaN 에피택셜 층(3)은 패시트-유발 에피택셜 측방 과성장 중의 하나인 하이드라이드 기상 에피택시에 의해 GaN 에피택셜 하지층 및 개선된 마스크(4) 위에 성장된다. GaN 에피택셜 하지층(2)은 GaN 에피택셜 하지층의 두께 방향에 평행한 방향으로 수직하게 전파하는 전위를 갖는다.
식 1에 의해 나타낸 바와 같이, GaN 에피택셜 하지층(2) 내에서의 전위의 전파는 개선된 마스크(5)의 저부에 의해 저지되거나 종단된다. 개선된 마스크(5)의 개구는 하지층으로부터의 전위의 그 이상의 전파를 허용한다.
즉, GaN 에피택셜 하지층(2) 내에서 수직으로 연장하는 전위는 개선된 마스크(5)를 통해 GaN 에피택셜 하지층(2) 위의 GaN 에피택셜 층(3)으로 실질적으로 수직인 방향으로 더 전파된다. 상술한 바와 같이, GaN 에피택셜 층(3)은 개선된 마스크(5)의 개구에 의해 정의된 성장 영역으로부터 성장된다. 성장 영역으로부터의 에피택셜 성장 동안, 패시트 구조가 일단 형성된다. 패시트 구조는 마스크의 개구폭이나 성장 영역에 의해 정의된 기저측을 갖는다. 패시트 구조는 서로 연결되어 패시트 구조의 상부를 형성하는 두개의 경사진 패시트 면을 갖는다.
GaN 에피택셜 층(3)에서, 전위는 개선된 마스크(5)의 개구를 통해 GaN 에피택셜 하지층(2)의 성장 영역으로부터 실질적으로 수직인 방향으로 더 전파한다. 이 전위가 패시트 구조의 패시트 면에 도달하면, 전위의 전파 방향은 실질적으로 수직인 방향으로부터 GaN 에피택셜 하지층(2)의 표면에 실질적으로 평행한 실질적으로 수평인 방향으로 변화된다.
개선된 마스크(5)는 다음의 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 에피택셜 성장시의 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 하부레벨에서의 마스크의 개구폭이고, 이 개구폭은 하지층의 표면 및 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다. 즉, 마스크의 개구폭은 하지층의 표면의 법선 벡터 및 패시트 구조의 측면의 다른 법선 벡터 모두에 평행인 방향에서 정의된다. 마스크의 개구폭은 마스크의 두께와 패시트각 "θ"에 따라 결정된다. 마스크의 개구폭은3㎛이하가 바람직하다. 개선된 마스크(5)의 상부는 패시트 구조의 상부보다 높고, 패시트 구조의 패시트 면에서 변화하는 것과 같이 수평으로 전파하는 전위는 (2)에서와 같이 개선된 마스크의 측벽에 의해 저지되거나 종단되므로, 개선된 마스크(5) 위에서 GaN 에피택셜 하지층(2)의 상부 영역으로 실질적으로 더 이상 전위의 전파가 야기되지 않는다. 따라서, 마스크 위에서의 GaN 에피택셜 하지층(2)의 상부 영역의 결정 구조의 틸트각과 트위스트각은 개선된 마스크(5)의 저부뿐만아니라 개선된 마스크(5)의 측벽에 의해서도 용이하게 감소한다.
상술된 제1 실시예에서, GaN은 Ⅲ족원소 질화물 반도체 층의 하나의 일례로서 선택된 것이다. InxAlyGa1-x-yN(X≥0, Y≥0, X+Y≤0)가 Ⅲ족원소 질화물 반도체 층으로서 선택될 수 있다. GaN, AlGaN 또는 InAlGaN이 이용가능하다.
마스크의 개구의 형상은 선택적이다. 스트라이프 형상, 사각형 형상, 원형 형상, 및 타원 형상이 마스크의 개구의 형상으로서 이용가능하다. 스트라이프 형상은 패시트 구조를 용이하게 형성하기 위한 마스크의 개구의 형상으로서 바람직하다. 마스크의 스트라이프 형상 개구의 길이 방향은 Ⅲ족원소 질화물 반도체 층의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위 내에 있는 것이 바람직하다. 이러한 경우, 패시트 구조는 (1 -1 0 1) 측면을 갖는다. 또한, 마스크의 스트라이프 형상 개구의 길이 방향은 Ⅲ족원소 질화물 반도체 층의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위 내에 있는 것이 바람직하다. 이러한 경우 패시트 구조는 (1 1 -2 2) 측면을 갖는다.
제1 실시예에서도, GaN은 이용가능한 하지층의 결정 재료의 일례로서 선택된 것이다. 그 내부에 결정 성장을 허용하는 어떠한 결정 재료도 이용가능하다. 하지층은 예를 들면, 사파이어 기판, Si 기판, SiC 기판, 랑가사이드(La3Ga5SiO14) 기판, Al 기판, 또는 GaAs 기판과 같이 결정 구조를 갖는 기판을 포함한다. 하지층은 또한 이들 기판 중 하나의 Ⅲ족원소 질화물 반도체 층을 포함하고, Ⅲ족원소 질화물 반도체 층은 GaN, AlN, 또는 AlGaN으로 이루어진다. 하지층은 또한 GaN, AlN, 또는 AlGaN으로 이루어진 Ⅲ족원소 질화물 반도체 기판을 포함한다.
도 3b는 본 발명의 제2 실시예에 따른 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로서 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서의 전위의 전파 메카니즘을 설명하는 개략도이다. 화살표는 전위의 전파 궤도를 나타낸다. 파선은 패시트 구조의 패시트 면을 나타낸다.
개구를 갖는 SiO2의 개선된 마스크(6)가 사파이어 기판(1) 상에 제공된다. GaN 에피택셜 하지층(2)이 사파이어 기판(1) 상에, 그리고 개선된 마스크(6)의 개구 내에 선택적으로 형성된다. GaN 에피택셜 층(3)은, 패시트-유발 에피택셜 측방 과성장의 하나로서 하이드라이드 기상 에피택시에 의해 GaN 에피택셜 하지층과 개선된 마스크 위에서 성장한다. GaN 에피택셜 하지층(2)은 GaN 에피택셜 하지층의 두께 방향에 평행인 방향으로 수직하게 전파되는 전위를 갖는다.
GaN 에피택셜 하지층(2) 내에서의 전위는 GaN 에피택셜 하지층(3) 내로 전파된다. 즉, GaN 에피택셜 하지층(2) 내에서 수직으로 연장하는 전위는 GaN 에피택셜 층(3) 내로 실질적으로 수평인 방향으로 또한 전파된다. 성장 영역으로부터의 에피택셜 성장 동안, 패시트 구조가 일단 형성된다. 패시트 구조는 마스크의 개구폭 또는 성장 영역에 의해 정의된 기저측을 갖는다. 패시트 구조는 패시트 구조의 상부를 형성하기 위해 서로 밀접한 관계를 갖는 2개의 경사 패시트 면을 갖는다.
GaN 에피택셜 층(3)에서, 전위는 GaN 에피택셜 하지층(2)으로부터 실질적으로 수직인 방향으로 또한 전파한다. 이들 전위가 패시트 구조의 패시트 면에 도달할 때, 전위의 전파 방향은 실질적으로 수직인 방향으로부터 사파이어 기판의 면에 실질적으로 평행한 실질적으로 수평인 방향으로 변화한다.
개선된 마스크(6)는 다음의 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 패시트 구조의 밑각이고, "h"는 개선된 마스크(6)의 두께이며, "w"는 하부레벨에서의 개선된 마스크(6)의 개구폭이며, 이 개구폭은 사파이어 기판(1)의 표면과 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다. 즉, 개선된 마스크(6)의 개구폭은 사파이어 기판(1)의 표면의 법선 벡터 및 패시트 구조의 측면의 다른 법선 벡터 모두에 평행인 방향에서 정의된다. 개선된 마스크(6)의 개구폭은 개선된 마스크(6)의 두께와 패시트각 "θ"에 따라 결정된다. 개선된 마스크(6)의 개구폭은 3㎛이하가 바람직하다. 개선된 마스크(6)의 상부는 패시트 구조의 상부보다 높고, 패시트 구조의 패시트 면에서 변화하는 것과 같이 수평으로 전파하는 전위는 개선된 마스크(6)의 측벽에 의해 저지되거나 종단되므로, 개선된 마스크(6) 위에서 GaN 에피택셜 층(3)의 상부 영역으로 실질적으로 더 이상 전위의 전파는 야기되지 않는다. 따라서, 마스크 위에서 GaN 에피택셜 층(3)의 상부 영역의 결정 구조의 틸트각과 트위스트각은 개선된 마스크(6)의 측벽에 의해 용이하게 감소한다.
도 3c는 본 발명의 제3 실시예에 따른 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로서 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서 전위의 전파 메카니즘을 설명하는 개략도이다. 화살표는 전위의 전파 궤도를 나타낸다. 파선은 패시트 구조의 패시트 면을 나타낸다.
GaN 에피택셜 하지층(2)이 유기금속 증기 위상 에피택시에 의해 사파이어 기판(1) 상에서 성장한다. 개구를 갖는 SiO2의 개선된 마스크(7)가 GaN 에피택셜 하지층(2) 상에 제공된다. GaN 에피택셜 층(3)은, 패시트-유발 에피택셜 측방 과성장의 하나로서 하이드라이드 기상 에피택시에 의해 GaN 에피택셜 하지층과 개선된 마스크(7) 위에서 성장한다. GaN 에피택셜 하지층(2)은 GaN 에피택셜 하지층의 두께 방향에 평행인 방향으로 수직하게 전파되는 전위를 갖는다.
GaN 에피택셜 하지층(2)에서 전위의 전파는 개선된 마스크(7)의 저부에 의해 저지되거나 종단된다. 개선된 마스크(7)의 개구는 하지층(2)으로부터의 전위의 수직 전파를 또한 허용한다.
즉, GaN 에피택셜 하지층(2) 내에서 수직으로 연장하는 전위는 실질적으로 수직인 방향에서 개선된 마스크(7)의 개구를 통해 GaN 에피택셜 층(3) 내로 GaN 에피택셜 하지층(2) 위에서 또한 전파된다. 상술한 바와 같이, GaN 에피택셜 층(3)은 개선된 마스크(7)의 개구에 의해 정의된 성장 영역으로부터 성장한다. 성장 영역으로부터의 에피택셜 성장 동안, 패시트 구조가 일단 형성된다. 패시트 구조는 마스크의 개구폭 또는 성장 영역에 의해 정의된 기저측을 갖는다. 패시트 구조는 패시트 구조의 상부를 형성하기 위해 서로 밀접한 관계를 갖는 2개의 경사 패시트 면을 갖는다.
GaN 에피택셜 층(3)에서, 전위는 실질적으로 수직인 방향에서 GaN 에피택셜 하지층(2)의 성장 영역으로부터 개선된 마스크(7)의 개구를 통해 또한 전파된다. 이들 전위가 패시트 구조의 패시트 면에 도달할 때, 전위의 전파 방향은 실질적으로 수직인 방향으로부터 GaN 에피택셜 하지층(2)의 표면에 실질적으로 평행인 실질적으로 수평인 방향으로 변화한다.
개선된 마스크(7)는 다음의 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"은 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 하부레벨에서의 개선된 마스크(7)의 개구폭이며, 이 개구폭은 하지층(2)의 표면과 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다. 즉, 개선된 마스크(7)의 개구폭은 하지층(2)의 표면의 법선 벡터 및 패시트 구조의 측면의 다른 법선 벡터 모두에 평행인 방향에서 정의된다. 개선된 마스크(7)의 개구폭은 마스크의 두께와 패시트각 "θ"에 따라 결정된다. 마스크의 개구폭은 3㎛이하가 바람직하다. 개선된 마스크(7)의 상부는 패시트 구조의 상부보다 높고, 패시트 구조의 패시트 면에서 변화하는 것과 같이 수평으로 전파하는 전위가 개선된 마스크(7)의 측벽에 의해 저지되거나 종단되므로, 개선된 마스크(7) 위에서 GaN 에피택셜 층(3)의 상부 영역으로 실질적으로 더 이상 전위의 전파는 야기되지 않는다. 따라서, 마스크 위에서 GaN 에피택셜 층(3)의 상부 영역의 결정 구조의 틸트각과 트위스트각은 개선된 마스크(7)의 저부뿐만아니라 개선된 마스크(7)의 측벽에 의해서도 용이하게 감소한다.
도 3d는 본 발명의 제4 실시예에 따른 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로서 하이드라이드 기상 에피택시 동안 GaN 에피택셜 층에서 전위의 전파 메카니즘을 설명하는 개략도이다. 화살표는 전위의 전파 궤도를 나타낸다. 파선은 패시트 구조의 패시트 면을 나타낸다.
GaN 에피택셜 하지층(2)이 유기금속 증기 위상 에피택시에 의해 사파이어 기판(1) 상에서 성장한다. 개구를 갖는 개선된 마스크(8)가 GaN 에피택셜 하지층(2) 상에 제공된다. 개선된 마스크(8)는 이중 층 구조를 포함한다. 예를 들면, 개선된 마스크(8)는 SiO2의 하부 마스크 층(8-1)과 SiN의 상부 마스크 층(8-2)의 적층물을 포함한다. GaN 에피택셜 층(3)은 패시트-유발 에피택셜 측방 과성장의 하나로서 하이드라이드 기상 에피택시에 의해 GaN 에피택셜 하지층과 개선된 마스크(8) 위에서 성장한다. GaN 에피택시 하지층(2)은 GaN 에피택셜 하지층의 두께 방향에 평행인 방향으로 수직하게 전파하는 전위를 갖는다.
GaN 에피택셜 하지층(2)에서 전위의 전파는 개선된 마스크(8)의 저부에 의해 저지되거나 종단된다. 개선된 마스크(8)의 개구는 하지층(2)으로부터의 전위의 수직 전파는 또한 허용한다.
즉, GaN 에피택셜 하지층(2) 내에서 수직으로 연장하는 전위는 실질적으로 수직인 방향에서 개선된 마스크(8)의 개구를 통해 GaN 에피택셜 층(3)으로 GaN 에피택셜 하지층(2) 위에서 또한 전파된다. 상술한 바와 같이, GaN 에피택셜 층(3)은 개선된 마스크(8)의 개구에 의해 정의된 성장 영역으로부터 성장한다. 성장 영역으로부터의 에피택셜 성장 동안, 패시트 구조가 일단 형성된다. 패시트 구조는 마스크의 개구폭 또는 성장 영역에 의해 정의된 기저측을 갖는다. 패시트 구조는 패시트 구조의 상부를 형성하기 위해 서로 밀접한 관계를 갖는 2개의 경사 패시트 면을 갖는다.
GaN 에피택셜 층(3)에서, 전위는 실질적으로 수직인 방향에서 GaN 에피택셜 하지층(2)의 성장 영역으로부터 개선된 마스크(8)의 개구를 통해 또한 전파된다. 이들 전위가 패시트 구조의 패시트 면에 도달할 때, 전위의 전파 방향은 실질적으로 수직인 방향으로부터 GaN 에피택셜 하지층(2)의 표면에 실질적으로 평행인 실질적으로 수평인 방향으로 변화한다.
개선된 마스크(8)는 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 패시트 구조의 밑각이고, "h"는 개선된 마스크(8)의 두께이며, "w"는 하부레벨에서의 개선된 마스크(6)의 개구폭이며, 이 개구폭은 하지층(2)의 표면과 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다. 즉, 개선된 마스크(8)의 개구폭은 하지층의 표면의 법선 벡터 및 패시트 구조의 측면의 다른 법선 벡터 모두에 평행인 방향에서 정의된다. 개선된 마스크(8)의 개구폭은 개선된 마스크(8)의 두께와 패시트각 "θ"에 따라 결정된다. 개선된 마스크(8)의 개구폭은 3㎛이하가 바람직하다. 개선된 마스크(8)의 상부는 패시트 구조의 상부보다 높고, 패시트 구조의 패시트 면에서 변화하는 것과 같이 수평으로 전파하는 전위는 개선된 마스크(6)의 측벽에 의해 저지되거나 종단되므로, 개선된 마스크(6) 위에서 GaN 에피택셜 층(3)의 상부 영역으로 실질적으로 더 이상 전위의 전파는 야기되지 않는다. 따라서, 마스크 위에서 GaN 에피택셜 층(3)의 상부 영역의 결정 구조의 틸트각과 트위스트각은 개선된 마스크(8)의 저부뿐 아니라 개선된 마스크(8)의 측벽에 의해서도 용이하게 감소한다.
도 3e는 본 발명의 제5 실시예에 따른 개선된 마스크를 이용하여 패시트-유발 에피택셜 측방 과성장의 하나로서의 하이드라이드 기상 에피택시 동안, GaN 에피택셜 층에서 전위의 전파 메카니즘을 설명하는 개략도이다. 화살표는 전위의 전파 궤도를 나타낸다. 파선은 패시트 구조의 패시트 면을 나타낸다.
GaN 에피택셜 하지층(2)이 유기금속 증기 위상 에피택시에 의해 사파이어 기판(1) 상에서 성장한다. 개구를 갖는 SiO2의 개선된 마스크(9)가 GaN 에피택셜 하지층(2) 상에 제공된다. GaN 에피택셜 하지층(2)이 개선된 마스크(9)를 이용하여 선택적으로 제거되어, GaN 에피택셜 하지층(2)은 개선된 마스크(9)의 하부에만 남게 되고, 사파이어 기판(1)의 표면이 부분적으로 노출된다. 잔여 GaN 에피택셜 하지층(2)의 측벽도 또한 성장 영역이다. 패시트-유발 에피택셜 측방 과성장의 하나로서 하이드라이드 기상 에피택시에 의해 GaN 에피택셜 층(3)이 잔여 GaN 에피택셜 하지층(2)의 측벽으로부터, 그리고 사파이어 기판(1)으로부터 성장하게 되어, GaN 에피택셜 층(3)이 GaN 에피택셜 하지층과 개선된 마스크(9) 위에서 성장한다. GaN 에피택셜 층(3)의 하부 영역은 GaN 에피택셜 하지층의 두께 방향에 평행인 방향으로 수직하게 전파하는 전위를 갖는다.
개선된 마스크(9) 아래에 있는 GaN 에피택셜 층(3)의 하부 영역에서 전위의 전파는, 실질적으로 수직인 방향에서 개선된 마스크(9)의 개구를 통해 GaN 에피택셜 층(3)의 상부 영역 내로 하부 영역 위에서 또한 전파된다. GaN 에피택셜 층(3)의 하부 영역 위에서의 에피택셜 성장 동안, 패시트 구조가 일단 형성된다. 패시트 구조는 마스크의 개구폭 또는 성장 영역에 의해 정의된 기저측을 갖는다. 패시트 구조는 패시트 구조의 상부를 형성하기 위해 서로 밀접한 관계를 갖는 2개의 경사 패시트 면을 갖는다.
GaN 에피택셜 층(3)의 상부 영역에서, 전위는 실질적으로 수직인 방향에서 하부 영역으로부터 개선된 마스크(9)의 개구를 통해 또한 전파된다. 이들 전위가 패시트 구조의 패시트 면에 도달할 때, 전위의 전파 방향은 실질적으로 수직인 방향으로부터 사파이어 기판(1)의 표면에 실질적으로 평행인 실질적으로 수평인 방향으로 변화한다.
개선된 마스크(9)는 다음의 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는하부레벨에서의 개선된 마스크(9)의 개구폭이고, 이 개구폭은 사파이어 기판(1)의 표면과 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다. 즉, 개선된 마스크(9)의 개구폭은 사파이어 기판의 표면의 법선 벡터 및 패시트 구조의 측면의 다른 법선 벡터 모두에 평행인 방향에서 정의된다. 개선된 마스크(9)의 개구폭은 마스크의 두께와 패시트각 "θ"에 따라 결정된다. 마스크의 개구폭은 3㎛이하가 바람직하다. 개선된 마스크(9)의 상부는 패시트 구조의 상부보다 높고, 패시트 구조의 패시트 면에서 변화하는 것과 같이 수평으로 전파하는 전위는 개선된 마스크(9)의 측벽에 의해 저지되거나 종단되므로, 개선된 마스크(9) 위에서 GaN 에피택셜 층(3)의 상부 영역으로 실질적으로 더 이상 전위의 전파가 야기되지 않는다. 따라서, 마스크 위에서 GaN 에피택셜 층(3)의 상부 영역의 결정 구조의 틸트각과 트위스트각은 개선된 마스크(5)의 저부뿐 아니라 개선된 마스크(9)의 측벽에 의해서도 용이하게 감소한다.
도 3f는 본 발명의 제6 실시예에 따른 개선된 마스크를 이용하여, 패시트-유발 에피택셜 측면 성장의 하나로서 하이드라이드 기상 에피택시 동안, GaN 에피택셜 층에서 전위의 전파 메카니즘을 설명하는 개략도이다. 화살표는 전위의 전파 궤도를 나타낸다. 파선은 패시트 구조의 패시트 면을 나타낸다.
GaN 에피택셜 하지층(2)이 유기금속 증기 위상 에피택시에 의해 사파이어 기판(1) 상에서 성장한다. 개구를 갖는 SiO2의 개선된 마스크(10)가 GaN 에피택셜 하지층(2) 상에 제공된다. GaN 에피택셜 층(3)이 패시트-유발 에피택셜 측방 과성장의 하나로서 하이드라이드 기상 에피택시에 의해 GaN 에피택셜 하지층과 개선된 마스크(10) 위에서 성장한다. GaN 에피택셜 하지층(2)은 GaN 에피택셜 하지층의 두께 방향에 평행한 방향에서 수직으로 전파하는 전위를 갖는다.
GaN 에피택셜 하지층(2)에서 전위의 전파가 개선된 마스크(10)의 저부에 의해 저지되거나 종단된다. 개선된 마스크(10)의 개구는 하지층(2)으로부터 전위의 수직 전파를 또한 허용한다.
즉, GaN 에피택셜 하지층(2)에서 수직으로 연장되는 전위는 실질적으로 수직인 방향에서 개선된 마스크(10)의 개구를 통해 GaN 에피택셜 층(3)으로 GaN 에피택셜 하지층(2) 위에서 또한 전파된다. 상술한 바와 같이, GaN 에피택셜 층(3)이 개선된 마스크(10)의 개구에 의해 정의된 성장 영역으로부터 성장한다. 성장 영역으로부터의 에피택셜 성장 동안, 패시트 구조가 일단 형성된다. 패시트 구조는 마스크의 개구폭 또는 성장 영역에 의해 정의된 기저측을 갖는다. 패시트 구조는 패시트 구조의 상부를 형성하기 위해 서로 밀접한 관계를 갖는 2개의 경사 패시트 면을 갖는다.
GaN 에피택셜 층(3)에서, 전위는 실질적으로 수직인 방향에서 GaN 에피택셜 하지층(2)의 성장 영역으로부터 개선된 마스크(10)의 개구를 통해 또한 전파된다. 이들 전위가 패시트 구조의 패시트 면에 도달할 때, 전위의 전파 방향은 실질적으로 수직인 방향으로부터 GaN 에피택셜 하지층(2)의 표면에 실질적으로 평행인 실질적으로 수평인 방향으로 변화한다.
개선된 마스크(10)는 다음의 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 패시트 구조의 밑각이고, "h"는 마스크의 두께이며, "w"는 하부레벨에서의 개선된 마스크(10)의 개구폭이고, 이 개구폭은 하지층(2)의 표면과 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의된다. 즉, 개선된 마스크(10)의 개구폭은 하지층(2) 표면의 법선 벡터 및 패시트 구조의 측면의 다른 법선 벡터 모두에 평행인 방향에서 정의된다. 개선된 마스크(10)의 개구폭은 마스크의 두께와 패시트 각도 "θ"에 따라 결정된다. 마스크의 개구폭은 3㎛이하가 바람직하다. 개선된 마스크(10)의 상부는 패시트 구조의 상부보다 높고, 패시트 구조의 패시트 면에서 변화하는 것과 같이 수평으로 전파하는 전위는 개선된 마스크(9)의 측벽에 의해 저지되거나 종단되므로, 개선된 마스크(9) 위에서 GaN 에피택셜 층(3)의 상부 영역으로 실질적으로 더 이상 전위의 전파가 야기되지 않는다. 따라서, 마스크 위에서 GaN 에피택셜 층(3)의 상부 영역의 결정 구조의 틸트각과 트위스트각은 개선된 마스크(10)의 저부뿐아니라 개선된 마스크(10)의 측벽에 의해서 용이하게 감소한다.
제1 실시예
본 발명의 제1 실시예의 특징은 도 3a를 참조하여 설명하였으며, 구체적으로 개선된 마스크에 의해 어떠한 방식으로 전위가 저지 또는 종단되는지에 관한 메카니즘에 초점을 맞추었다. 본 발명의 제1 실시예는 첨부된 도면을 참고하여 이하 더 상세히 설명된다. 도 4a 내지 도 4e는 본 발명에 따른 제1 실시예에서의 신규한 형성 방법과 관련된 일련의 단계에 있어서의 반도체 기판의 부분정단면도이다.
도 4a를 참고하여, (0 0 0 1) 면을 갖는 사파이어 기판(11)이 준비된다. 사파이어 기판(11)의 (0 0 0 1) 면이 세정된다. 1.5㎛의 두께를 갖는 GaN 하지층(12)이 유기금속 증기 위상 에피택시에 의해 사파이어 기판(11)의 (0 0 0 1) 면 상에서 성장한다. 이러한 유기금속 증기 위상 에피택시는 다음과 같이 수행된다. 사파이어 기판(11)이 수소 가스와 질소 가스를 포함하는 분위기에서 1050℃의 온도까지 가열되고, 이러한 열처리는 약 10분동안 수행된다. 열 처리 이후에, 사파이어 기판(11)의 온도는 500℃까지 감소하므로, 트리메틸 갈륨(TMG)이 10micro-mol/min의 유속으로 공급되고, 암모니아 가스(NH3)는 4000cc/min의 유속으로 공급되며, 30㎚의 두께를 갖는 GaN 층이 사파이어 기판(11)의 (0 0 0 1) 면 상에 형성된다. 암모니아 가스, 수소 가스, 및 질소 가스를 공급하는 동안, 사파이어 기판(11)의 온도는 1050℃까지 상승한다. 1050℃의 온도를 갖는 사파이어 기판(11)이 안정화될 때, 트리메틸 갈륨(TMG)이 40micro-mol/min의 유속으로 공급되고, 1.5㎛의 두께를 갖는 GaN 하지층(12)이 성장한다.
도 4b를 참조하여, 실란(SiH4) 및 산소(O2)를 이용하여 열적 화학 기상 증착이 수행되어, GaN 하지층(12) 상에 4㎛의 두께를 갖는 SiO`막(13)을 증착한다. 열적 화학 기상 증착은 다음과 같은 조건하에서 수행된다. 온도는 430℃이다. 질소(N2)가 캐리어 가스로서 이용된다. 실란(SiH4)의 분압은 4E-4atm이다. 산소(O2)의 분압은 4E-3atm이다. 레지스트막이 SiO2막 상에 인가된다. 레지스트막의 노광 및 이에 수반하는 현상이 수행되어, 스트라이프 형상 개구를 갖는 레지스트 패턴이 형성된다. SiO2막(13)을 선택적으로 에칭하기 위해, CF4가스 및 Cl2가스를 이용한 반응 이온 에칭 처리가 수행되고, 스트라이프 형상 개구가 SiO2막(13) 상에 형성된다. 따라서, 스트라이프 형상 개구(14)를 갖는 SiO2마스크(13)가 준비되고, 스트라이프 형상 개구(14)는 SiO2마스크(13)의 수직 측벽에 의해 정의된다. 스트라이프 형상 개구(14)의 길이 방향은 GaN 하지층(12)의 [1 1 -2 0]이다. 스트라이프 형상 개구(14)는 2㎛의 폭을 갖는다. 스트라이프 형상 개구(14)는 7㎛의 일정 피치로 정렬되어 있다.
도 4c, 도 4d, 및 도 4e를 참조하여, 염화갈륨(GaCl)와 NH3를 공급함으로써 스트라이프 형상 개구(14)를 갖는 SiO2마스크를 이용한 하이드라이드 기상 에피택시(HVPE)에 의해 GaN 층(15)이 GaN 하지층(12) 위에서 성장한다. 하이드라이드 기상 에피택시(HVPE)는 패시트-유발 에피택셜 측방 과성장의 하나이다. 하이드라이드 기상 에피택시(HVPE)는 다음과 같이 수행된다. 사파이어 기판(11)이 하이드라이드 기상 에피택시 시스템의 성장 챔버 내에 배치된다. 수소 가스와 암모니아 가스가 공급되는 동안 온도는 1020℃까지 상승하고, 온도가 600℃에 도달할 때부터 암모니아 가스는 공급되기 시작한다.
성장 영역의 온도가 안정화될 때, GaCl의 공급이 시작되어 GaN 막(15)을 성장시키기 시작하고, HCl의 분압은 5.3E-3atm이고, NH3의 다른 분압은 0.26atm이다.초기 성장 프로세스에서, 마스크(13)의 개구(14)에 의해 정의된 GaN 하지층(12)의 성장 영역으로부터 GaN 층(15)이 에피택셜 성장한다. 패시트 구조가 성장 영역 위에, 그리고 마스크(13)의 개구(14) 내에 형성되고, 패시트 구조는 도 4c에 도시된 바와 같이 (1 -1 0 2) 측면을 갖는다. 에피택셜 성장이 계속되고, 마스크(13) 위에서 패시트 구조를 갖는 GaN 층(15)이 도 4d에 도시된 바와 같이 성장한다. 에피택셜 성장이 여전히 계속되고, 패시트 구조는 그 크기가 커지고 인접하는 2개의 패시트 구조가 결합된다. 에피택셜 성장이 여전히 계속되고 GaN 층(15)은 도 4e에 도시된 바와 같이 편평한 구조를 갖는 것 같이 된다. 5시간 동안의 에피택셜 성장에 의해 200㎛의 두께를 갖는 GaN 에피택셜 층(15)을 형성한다.
GaN 에피택셜 층(15)의 에피택셜 성장이 완료된 후, NH3가스 및 수소 가스 공급에 의해 온도가 감소된다. 온도가 약 600℃까지 감소되면, NH3가스 공급이 중단된다. 그 후, 기판을 꺼내기 전에, 온도는 또한 통상 온도로 감소되어 성장 챔버내에서 이용된 가스가 질소 가스로 교체된다.
그 후, 간섭 현미경을 이용하여 GaN 에피택셜 층(15)을 관찰한다. GaN 에피택셜 층(15)은 매우 편평한 표면을 갖는 것으로 확인되었다. GaN 에피택셜 층(15)은 또한 n형 도전형 및 통상 온도에서 1E16㎝-3의 캐리어 농도를 나타내는 것으로 확인되었다. 또한, GaN 에피택셜 층(15)은 800 ㎝2/Vs의 홀 이동도를 갖는 것으로 확인되었다. 인산염계 용액을 이용하여 GaN 에피택셜 층(15)의 표면의 에치-피트밀도가 측정된다. 측정된 에치-피트 밀도는 5E6 ㎝-2이하이다. 상술된 X-선 회절 방식으로 GaN 에피택셜 층(15)의 표면의 결정축의 트위스트각 및 틸트각이 측정된다. 트위스트각은 50초이며 틸트각은 100초인 것이 확인되었다.
제2 실시예
본 발명의 제2 실시예의 특징은 개선된 마스크에 의해 전위가 어떻게 저지되거나 종단되는 지에 특히 초점을 맞추어 도 3b를 참조하여 설명되었다. 본 발명에 따른 제2 실시예는, 도면을 참조하여 보다 상세히 설명될 것이다. 도 5a 내지 5d는 본 발명에 따른 제2 실시예에서의 신규한 형성 방법에 포함된 일련의 단계에 있어서의 반도체 기판의 부분정단면도이다.
도 5a를 참조하면, (0 0 0 1) 면을 갖는 사파이어 기판(21)이 준비된다. 사파이어 기판(21)의 (0 0 0 1) 면이 세정된다.
도 5b를 참조하면, 실란(SiH4) 및 산소(O2)를 이용하여 열적 화학 증기 증착이 수행되어, 사파이어 기판(21)의 (0 0 0 1) 면 상에 두께가 4㎛인 SiO2막(22)이 증착된다. 다음의 조건하에서 열적 화학 증기 증착이 수행된다. 온도는 430℃이다. 캐리어 가스로서 질소(N2)가 이용되었다. 실란(SiH4)의 분압은 4E-4atm이다. 산소(O2)의 분압은 4E-3atm이다. SiO2막(22) 상에 레지스트막이 도포된다. 레지스트막의 노광 및 그에 후속하는 현상이 수행되어 스트라이프 형상의 개구를 갖는 레지스트 패턴이 형성된다. SiO2막(22)을 선택적으로 에칭하기 위해 습식 에칭 처리가 수행되어 SiO2막(22) 내에 스트라이프 형상의 개구(23)가 형성된다. 그 결과, 스트라이프 형상의 개구(23)가 있는 SiO2마스크(22)가 형성되며, 이러한 스트라이프 형상의 개구(23)는 SiO2마스크(22)의 경사진 측벽에 의해 형성된다. 스트라이프 형상의 개구(23)의 길이 방향은 사파이어 기판(21)의 [1 -1 0 0]이다. 스트라이프 형상의 개구(23)는 SiO2마스크(22)의 하부층에서 2㎛의 폭을 갖는다. 스트라이프 형상의 개구(23)는 12㎛의 일정한 피치로 정렬된다. 완충 불산 용액을 이용하여 약 14분 동안, 상술된 습식 에칭이 수행된다.
도 5c를 참조하면, 유기금속 기상 에피택시에 의해, SiO2마스크(22)의 개구(23) 내에 형성된 사파이어 기판(21)의 (0 0 0 1) 면 상에, 또한 SiO2마스크(22) 상에, 두께가 60 ㎚인 비정질 GaN 층(24)이 성장된다. 이러한 유기금속 기상 에피택시는 다음과 같이 수행된다. 사파이어 기판(21)은 수소 가스를 함유한 분위기에서 1070℃의 온도까지 가열되어, 약 10분 동안 열처리가 수행된다. 열처리후 사파이어 기판(21)의 온도는 500℃로 하강되어, 10micro-mol/min의 유속으로 트리메틸 갈륨(TMG)이 공급되며 4000 cc/min의 유속으로 암모늄 가스(NH3)가 공급되어, 마스크(22)의 개구(23) 내에 형성된 사파이어 기판(21)의 (0 0 0 1) 면 상에, 및 마스크(22) 상에, 두께가 60 ㎚인 비정질 GaN 층(24)이 형성된다. 비정질 GaN 층(24)의 성장이 완료된 후, 온도는 통상 온도까지 하강된다. 성장 챔버로부터 기판(21)을 꺼낸다.
도 5d를 참조하면, 스트라이프 형상 개구(23)를 갖는 SiO2마스크(22)를 이용하여 하이드라이드 기상 에피택시(HVPE)에 의해 마스크(22) 및 기판(21) 상에 GaN 층(24)이 성장된다. 하이드라이드 기상 에피택시(HVPE)는 패시트-유발 에피택셜 측방 과성장의 하나이다. 하이드라이드 기상 에피택시(HVPE)는 다음과 같이 수행된다. 사파이어 기판(21)은 하이드라이드 기상 에피택시 시스템의 성장 챔버 내에 배치된다. 40분에 걸쳐 수소 가스가 공급되어, 온도가 1020℃까지 상승되는 동안, 온도가 약 600℃에 도달할 때 0.15atm의 NH3의 분압하에서 암모늄 가스의 공급이 시작된다. 이러한 온도 상승 처리에 의해, 상기 비정질 GaN 층(24)의 대부분이 증발되고 그 나머지는 단결정 GaN 하지층(26)이 된다.
성장 영역의 온도가 안정된 후, GaCl의 공급이 시작되어 GaN 막(25)을 성장시키며, 이 때 HCl의 분압이 2E-3atm인 조건에서 30분 동안 GaCl의 공급이 행해진 후, HCl의 분압이 1E-2atm까지 증가되어, GaN 막(25)이 성장된다. 초기 성장 처리에서, GaN 층(25)은 나머지 단결정 GaN 하지층(26)으로부터 마스크(22)의 개구(23) 내에 성장 영역으로서 에피택셜 성장된다. 마스크(22)의 성장 영역 상에 및 개구(23) 내에 패시트 구조가 형성된다. 에피택셜 성장이 계속되며, 마스크(22) 상에 패시트 구조를 갖는 GaN 층(25)이 성장된다. 에피택셜 성장이 계속되며 패시트 구조의 크기가 커지며 인접한 두개의 패시트 구조가 합체된다. 에피택셜 성장이 여전히 계속되며 GaN 층(25)은 편평한 표면을 갖게 된다. 6 시간 동안의 에피택셜 성장에 의해 450㎛의 두께를 갖는 GaN 에피택셜 층(25)이 형성된다.
GaN 에피택셜 층(25)의 에피택셜 성장이 완료된 후, NH3가스 및 수소 가스 공급에 의해 온도가 감소된다. 온도가 약 600℃까지 감소되면, NH3가스 공급이 중단된다. 그 후, 기판을 꺼내기 전에, 온도는 또한 통상 온도로 감소되어 성장 챔버에서 이용된 가스가 질소 가스로 교체된다.
기판(21)은 연마 방식으로 제거되어 단일층 구조의 GaN 에피택셜 층(25)이 얻어진다.
그 후, 간섭 현미경을 이용하여 GaN 에피택셜 층(25)을 관찰한다. GaN 에피택셜 층(25)은 매우 편평한 표면을 갖는 것으로 확인되었다. GaN 에피택셜 층(25)은 또한 n형 도전형 및 통상 온도에서 8E17 ㎝-3의 캐리어 농도를 나타내는 것으로 확인되었다. 또한, GaN 에피택셜 층(25)은 300 ㎝2/Vs의 홀 이동도를 갖는 것으로 확인되었다. GaN 에피택셜 층(25)의 하부 표면 상에 패시베이션 막이 형성된 후, 인산염계 용액을 이용하여 GaN 에피택셜 층(25)의 표면의 에치-피트 밀도가 측정된다. 측정된 에치-피트 밀도는 5E6 ㎝-2이하이다. GaN 에피택셜 층(25)의 표면의 (0 0 0 2) 면에 의한 X-선 회절이 수행된다. X-선 회절의 반치폭(half width)은 100초인 것이 확인되었으며 이것은 틸트각이 100초인 것을 의미한다.
제3 실시예
본 발명의 제3 실시예의 특징은, 개선된 마스크에 의해 전위가 어떻게 저지되거나 종단되는 지에 특히 초점을 맞추어 도 3c를 참조하여 설명되었다. 본 발명에 따른 제3 실시예는, 도면을 참조하여 보다 상세히 설명될 것이다. 도 6a 내지 6f는 본 발명에 따른 제3 실시예에서 신규한 형성 방법에 포함된 일련의 단계에 있어서의 반도체 기판의 부분정단면도이다.
도 6a를 참조하면, (1 1 1) 면을 갖는 실리콘 기판(31)이 준비된다. 실리콘 기판(31)의 (1 1 1) 면이 세정된다. 유기금속 기상 에피택시에 의해 실리콘 기판(31)의 (1 1 1) 면 상에 두께가 0.4㎛인 AlN 하지층(32)이 성장된다. 이러한 유기금속 기상 에피택시는 다음과 같이 수행된다. 실리콘 기판(31)은 수소 가스 및 질소 가스를 함유한 분위기에서 1050℃까지 가열되어, 약 10분 동안 열처리가 수행된다. 열처리후 실리콘 기판(31)의 온도는 500℃로 하강되어 50micro-mol/min의 유속으로 트리메틸 알루미늄(TMA)이 공급되며 5000 cc/min의 유속으로 암모늄 가스(NH3)가 공급되어, 실리콘 기판(31)의 (1 1 1) 면 상에, 두께가 0.4㎛인 AlN 층이 형성된다. 암모늄 가스, 수소 가스 및 질소 가스의 공급 동안, 실리콘 기판(31)의 온도는 500℃까지 감소된다.
도 6b를 참조하면, 실란(SiH4) 및 산소(O2)를 이용하여 열적 화학 증기 증착이 수행되어, AlN 하지층(32) 상에 두께가 4㎛인 SiO2막(33)이 증착된다. 다음의 조건하에서 열적 화학 증기 증착이 수행된다. 온도는 500℃이다. 캐리어 가스로서 질소(N2)가 이용되었다. 실란(SiH4)의 분압은 4E-4atm이다. 산소(O2)의 분압은 4E-3atm이다. SiO2막(33) 상에 레지스트막(34)이 도포된다. 레지스트막(34)의 노광 및 그에 후속하는 현상이 수행되어 스트라이프 형상의 개구(35-1)를 갖는 레지스트 패턴(34)이 형성된다. 레지스트 패턴(34)의 스트라이프 형상의 개구(35-1)의 길이 방향은 AlN 하지층(32)의 [1 -1 0 0]이다. 스트라이프 형상의 개구(35-1)는 2㎛의 폭을 갖는다. 스트라이프 형상의 개구(35)는 10㎛의 일정한 피치로 정렬된다.
도 6c를 참조하면, SiO2막(33)을 선택적으로 에칭하기 위해 불산계 에천트 및 레지스트 패턴(34)을 이용하여 습식 에칭 처리가 수행되어, SiO2막(33) 내에 스트라이프 형상의 개구(35-2)가 형성된다. 그 결과, 스트라이프 형상의 개구(35-2)를 갖는 SiO2마스크(36)가 형성되며, 스트라이프 형상의 개구(35)는 SiO2마스크(36)의 경사진 측벽에 의해 형성된다. SiO2마스크(36)의 스트라이프 형상의 개구(35-2)는 SiO2마스크(36)의 하부층에서 2㎛의 폭을 가진다. 이용된 레지스트 패턴(34)은 그 후 제거된다.
도 6d, 6e 및 6f를 참조하면, 스트라이프 형상 개구(35-2)를 갖는 SiO2마스크(36)를 이용하여 하이드라이드 기상 에피택시(HVPE)에 의해 염화 갈륨(GaCl) 및 NH3을 공급하여 AlN 하지층(32) 상에 GaN 층(37)이 성장된다. 하이드라이드 기상 에피택시(HVPE)는 패시트-유발 에피택셜 측방 과성장 방식의 하나이다. 하이드라이드 기상 에피택시(HVPE)는 다음과 같이 수행된다. 실리콘 기판(31)은 하이드라이드 기상 에피택시 시스템의 성장 챔버 내에 배치된다. 산소 가스 및 암모늄 가스가 공급되어 온도가 1000℃까지 상승되는 동안, 온도가 600℃에 도달할 때 0.3atm의 분압하에서 암모늄 가스 공급이 시작된다.
성장 영역의 온도가 안정된 후, GaCl의 공급이 시작되어 GaN 막(37)을 성장시키며, 이 때 HCl의 분압은 1.5E-2atm이었다. 초기 성장 처리에서, GaN 층(37)은 마스크(36)의 개구(35-2) 에 의해 형성된 AlN 하지층(32)의 성장 영역으로부터 에피택셜 성장된다. 마스크(36)의 성장 영역 상에 및 개구(35-2) 내에, 패시트 구조가 형성된다. 에피택셜 성장이 계속되며, 도 6e에 도시된 바와 같이, 마스크(36) 상에 패시트 구조를 갖는 GaN 층(37)이 성장된다. 에피택셜 성장이 계속되며 패시트 구조의 크기가 커지며 인접한 두개의 패시트 구조가 합체된다. 에피택셜 성장이 여전히 계속되며 도 6f에 도시된 바와 같이, GaN 층(37)은 편평한 표면을 갖게 된다. 65 시간 동안의 에피택셜 성장에 의해 600㎛의 두께를 갖는 GaN 에피택셜 층(37)이 형성된다.
GaN 에피택셜 층(37)의 에피택셜 성장이 완료된 후, NH3가스, 수소 가스 및 질소 가스의 공급에 의해 온도가 감소된다. 온도가 약 600℃까지 감소되면, NH3가스 공급이 중단된다. 그 후, 기판을 꺼내기 전에, 온도는 또한 통상 온도로 감소되어 성장 챔버에서 이용된 가스가 질소 가스로 교체된다.
질산 및 불산의 혼합액을 이용하여 실리콘 기판(31)이 제거되어 단일층 구조의 GaN 에피택셜 층(37)을 얻을 수 있다.
그 후, 간섭 현미경을 이용하여 GaN 에피택셜 층(37)을 관찰한다. GaN 에피택셜 층(37)은 매우 편평한 표면을 갖는 것으로 확인되었다. GaN 에피택셜 층(37)은 또한 n형 도전형 및 통상 온도에서 5E16㎝-3의 캐리어 농도를 나타내는 것으로 확인되었다. 또한, GaN 에피택셜 층(37)은 700 ㎝2/Vs의 홀 이동도를 갖는 것으로 확인되었다. 인산염계 용액을 이용하여 GaN 에피택셜 층(37)의 표면의 에치-피트 밀도가 측정된다. 측정된 에치-피트 밀도는 6E6 ㎝-2이하이다. GaN 에피택셜 층(37)의 표면의 (0 0 0 2) 면에 의한 X-선 회절이 수행된다. X-선 회절의 반치폭은 100초인 것이 확인되었으며 이것은 틸트각이 100초인 것을 의미한다.
본 실시예에서는, GaN 에피택셜 층(37)을 성장시키는 데 실리콘 기판이 이용되었다. 랑가사이드(La3Ga5SiO14) 기판, SiC 기판, 두께가 100 ㎚ 이하인 금속 박막으로 된 기판 및 GaAs 기판 등과 같이, GaN 에피택셜 층(37)을 성장시키기 위한 임의의 다른 이용가능한 재료가 기판 재료로서 선택될 수도 있다.
제4 실시예
본 발명의 제4 실시예의 특징은 특히, 개선된 마스크에 의해 전위가 어떻게 저지되거나 종단되는 지에 초점을 맞추어 도 3d를 참조하여 설명되었다. 본 발명에 따른 제4 실시예는, 도면을 참조하여 보다 상세히 설명될 것이다. 도 7a 내지 7f는 본 발명에 따른 제4 실시예에서 신규한 형성 방법에 포함된 일련의 단계에 있어서의 반도체 기판의 부분정단면도이다.
도 7a를 참조하면, (1 0 0 0) 면을 갖는 사파이어 기판(41)이 준비된다. 사파이어 기판(41)의 (1 0 0 0) 면이 세정된다. 유기금속 기상 에피택시에 의해 사파이어 기판(41)의 (1 0 0 0) 면 상에 두께가 2㎛인 GaN 하지층(42)이 성장된다. 이러한 유기금속 기상 에피택시는 다음과 같이 수행된다. 사파이어 기판(41)은 수소 가스만을 함유한 분위기 또는 수소 가스 및 질소 가스를 함유한 다른 분위기에서 1050℃의 온도까지 가열되어, 약 10분 동안 열처리가 수행된다. 열처리후 사파이어 기판(41)의 온도는 500℃로 하강되어 10micro-mol/min의 유속으로 트리메틸 갈륨(TMG)이 공급되며 4000 cc/min의 유속으로 암모늄 가스(NH3)가 공급되어, 사파이어 기판(41)의 (1 0 0 0) 면 상에, 두께가 30 ㎚인 GaN 층이 형성된다. 암모늄 가스, 수소 가스 및 질소 가스의 공급 동안, 사파이어 기판(41)의 온도는 1050℃까지 상승된다. 사파이어 기판(41)의 1050℃의 온도가 안정된 후, 40micro-mol/min의 유속으로 트리메틸 갈륨(TMG)이 공급되어, 두께가 2㎛인 GaN 하지층(42)이 성장된다.
도 7b를 참조하면, 실란(SiH4) 및 산소(O2)를 이용하여 열적 화학 증기 증착이 수행되어, GaN 하지층(42) 상에 두께가 2㎛인 SiO2막(43)이 증착된다. 다음의 조건하에서 열적 화학 증기 증착이 수행된다. 온도는 500℃이다. 캐리어 가스로서 질소(N2)가 이용되었다. 실란(SiH4)의 분압은 4E-4atm이다. 산소(O2)의 분압은 4E-3atm이다. 실란(SiH4) 및 암모늄 가스(NH3)를 이용하여 플라즈마 강화 화학 증기 증착이 수행되어, SiO2막(43) 상에, 두께가 2㎛인 SiN 막(44)이 증착된다. 그결과, GaN 하지층(42) 상에 SiO2막(43) 및 SiN 막(44)의 적층이 형성된다. 플라즈마 강화 화학 증기 증착은 다음과 같이 수행된다. 온도는 300℃이다. 실란(SiH4)의 유속은 175 cc/min이다. 암모늄 가스(NH3)의 유속은 100 cc/min이다. 플라즈마 강화 화학 증기 증착 시스템의 증착 챔버의 내압은 130 Pa이다. SiN 막(44)의 증착이 완료된 후, 내압은 통상의 압력으로 증가되며, 증착 챔버에서 이용된 가스가 질소 가스로 교체된다. 그 후, 증착 챔버로부터 기판(41)을 꺼낸다.
도 7c를 참조하면, SiN 막(44) 상에 레지스트막이 도포된다. 레지스트막의 노광 및 그에 후속하는 현상이 수행되어 스트라이프 형상의 개구를 갖는 레지스트 패턴이 형성된다. SiN 막(44)만을 선택적으로 에칭하기 위해 CF4가스를 이용하여 반응성 이온 에칭 처리가 수행되어 SiN 막(44) 내에 스트라이프 형상의 개구(45-1)가 형성된다. SiN 막(44)의 세로측벽에 의해 스트라이프 형상의 개구(45)가 형성된다. 스트라이프 형상의 개구(45-1)의 길이 방향은 GaN 하지층(42)의 [1 -1 0 0]으로부터 10도 경사져 있다. 스트라이프 형상의 개구(45-1)는 1㎛의 폭을 갖는다. 스트라이프 형상의 개구(45-1)는 6㎛의 일정한 피치로 정렬된다.
도 7d를 참조하면, SiO2막(43)만을 선택적으로 에칭하기 위해 불산계 에천트를 이용하여 습식 에칭 처리가 수행되어 SiO2막(43) 내에 스트라이프 형상의 개구(45-2)가 형성된다. 스트라이프 형상의 개구(45-2)는 SiO2막(43)의 경사진 측벽에 의해 형성된다. 스트라이프 형상의 개구(45-2)의 길이 방향은 GaN하지층(42)의 [1 -1 0 0]으로부터 10도 경사져 있다. 스트라이프 형상의 개구(45-2)는 SiO2막(43)의 하부층에서 2㎛의 폭을 갖는다. 스트라이프 형상의 개구(45-2)는 6㎛의 일정한 피치로 정렬된다. SiN 막(44)의 스트라이프 형상의 개구(45-1)와 SiO2막(43)의 스트라이프 형상의 개구(45-2)의 조합은 SiO2막(43) 및 SiN 막(44)을 포함하는 2층 마스크의 스트라이프 형상의 개구(45)를 형성한다. 이용된 레지스트 패턴(46)은 제거된다.
도 7e를 참조하면, 스트라이프 형상 개구(45)를 갖는 SiO2막(43) 및 SiN 막(44)을 포함하는 2층 마스크를 이용하여 하이드라이드 기상 에피택시(HVPE)에 의해 염화 갈륨(GaCl) 및 NH3을 공급하여 GaN 하지층(42) 상에 GaN 층(47)이 성장된다. 하이드라이드 기상 에피택시(HVPE)는 패시트-유발 에피택셜 측방 과성장의 하나이다. 하이드라이드 기상 에피택시(HVPE)는 다음과 같이 수행된다. 사파이어 기판(41)은 하이드라이드 기상 에피택시 시스템의 성장 챔버 내에 배치된다. 수소 가스 및 암모늄 가스가 공급되는 동안 온도는 1040℃까지 상승되며, 온도가 600℃에 도달할 때 0.4atm의 NH3의 분압하에서 암모늄 가스 공급이 시작된다.
성장 영역의 온도가 안정된 후, GaCl의 공급이 시작되어 GaN 막(47)을 성장시키며, 이 때 HCl의 분압은 5E-3atm이었다. 초기 성장 처리에서, GaN 층(47)은 SiO2막(43) 및 SiN 막(44)을 포함하는 2층 마스크의 개구(45) 에 의해 형성된 GaN 하지층(42)의 성장 영역으로부터 에피택셜 성장된다. 2층 마스크의 성장 영역 상에 및 개구(45) 내에, 패시트 구조가 형성된다. 에피택셜 성장이 계속되며, 2층 마스크 상에 패시트 구조를 갖는 GaN 층(47)이 성장된다. 에피택셜 성장이 계속되며 패시트 구조의 크기가 커지며 인접한 두개의 패시트 구조가 합체된다. 에피택셜 성장이 여전히 계속되며 도 7f에 도시된 바와 같이, GaN 층(47)은 편평한 표면을 갖게 된다. 10 시간 동안의 에피택셜 성장에 의해 400㎛의 두께를 갖는 GaN 에피택셜 층(47)이 형성된다.
GaN 에피택셜 층(47)의 에피택셜 성장이 완료된 후, NH3가스, 수소 가스 및 질소 가스의 공급에 의해 온도가 감소된다. 온도가 약 600℃까지 감소되면, NH3가스 공급이 중단된다. 그 후, 기판을 꺼내기 전에, 온도는 또한 통상 온도로 감소되어 성장 챔버에서 이용된 가스가 질소 가스로 교체된다.
그 후, 간섭 현미경을 이용하여 GaN 에피택셜 층(47)을 관찰한다. GaN 에피택셜 층(47)은 매우 편평한 표면을 갖는 것으로 확인되었다. GaN 에피택셜 층(47)은 또한 n형 도전형 및 통상 온도에서 8E15㎝-3의 캐리어 농도를 나타내는 것으로 확인되었다. 또한, GaN 에피택셜 층(47)은 900 ㎝2/Vs의 홀 이동도를 갖는 것으로 확인되었다. 기판(41)의 하부 표면 상에 패시베이션 막이 형성된 후, 인산염계 용액을 이용하여 GaN 에피택셜 층(47)의 표면의 에치-피트 밀도가 측정된다. 측정된 에치-피트 밀도는 4E6 ㎝-2이하이다. GaN 에피택셜 층(47)의 표면의 (0 0 0 2) 면에 의한 X-선 회절이 수행된다. X-선 회절의 반치폭은 90초인 것이 확인되었으며이것은 틸트각이 90초인 것을 의미한다.
본 실시예에서는, 습식 에칭에 의해 SiO2막(43)이 선택적으로 제거되었다. 그러나, CF4가스를 이용하여 반응성 이온 에칭에 의해 SiO2막(43)이 에칭되어, SiO2막(43)의 수직 측벽에 대한 순차적 습식 에칭을 위해 SiO2막(43)의 수직 측벽을 갖는 스트라이프 형상의 개구(45-2)가 형성되는 것도 가능하다.
제5 실시예
본 발명의 제5 실시예의 특징은 특히, 개선된 마스크에 의해 전위가 어떻게 저지되거나 종단되는 지에 초점을 맞추어 도 3e를 참조하여 설명되었다. 본 발명에 따른 제5 실시예는, 도면을 참조하여 보다 상세히 설명될 것이다. 도 8a 내지 8e는 본 발명에 따른 제5 실시예에서 신규한 형성 방법에 포함된 일련의 단계에 있어서의 반도체 기판의 부분정단면도이다.
도 8a를 참조하면, (0 0 0 1) 면을 갖는 사파이어 기판(51)이 준비된다. 사파이어 기판(51)의 (0 0 0 1) 면이 세정된다. 유기금속 기상 에피택시에 의해 사파이어 기판(51)의 (0 0 0 1) 면 상에 두께가 1㎛인 GaN 하지층(52)이 성장된다. 이러한 유기금속 기상 에피택시는 다음과 같이 수행된다. 사파이어 기판(51)은 수소 가스 및 질소 가스를 함유한 분위기에서 1050℃의 온도까지 가열되어, 약 10분 동안 열처리가 수행된다. 열처리후 사파이어 기판(51)의 온도는 500℃로 하강되어 10micro-mol/min의 유속으로 트리메틸 갈륨(TMG)이 공급되며 4000 cc/min의 유속으로 암모늄 가스(NH3)가 공급되어, 사파이어 기판(51)의 (0 0 0 1) 면 상에, 두께가25 ㎚인 GaN 층이 형성된다. 암모늄 가스, 수소 가스 및 질소 가스를 공급하는 동안, 사파이어 기판(51)의 온도는 1030℃까지 상승되었다. 사파이어 기판(51)의 온도 1030℃가 안정된 후에, 트리메틸 갈륨(TMG)이 40micro-mol/min의 유속으로 공급됨으로써, 1㎛ 두께의 GaN 하지층(52)이 성장되었다.
도 8b를 참조하면, 실란(SiH4) 및 산소(O2)를 이용하여 열적 화학 기상 증착에 의해 GaN 베이스 층(52) 상에 4㎛ 두께의 SiO2막(53)을 증착하였다. 열적 화학 기상 증착은 다음과 같은 조건하에서 행해졌다. 온도는 500℃이었다. 캐리어 가스로서 질소(N2)를 이용하였다. 실란(SiH4)의 분압은 4E-4atm이었다. 산소(O2)의 분압은 4E-3atm이었다. SiO2막(53) 상에 레지스트막을 도포하였다. 레지스트막을 노광한 후 현상하여 스트라이프 형상 개구를 갖는 레지스트 패턴을 형성하였다. 불산계 에천트를 이용하여 SiO2막(53)을 선택적으로 에칭하는 습식 에칭 공정을 행함으로써, 스트라이프 형상 개구(54-1)를 SiO2막(53) 내에 형성하였다. 그 결과, 스트라이프 형상 개구(54-1)를 갖는 SiO2마스크(53)가 준비되었고, 여기서 스트라이프 형상 개구(54-1)는 SiO2마스크(53)의 경사진 측벽에 의해 정의된다. 스트라이프 형상 개구(54-1)의 길이 방향은 GaN 하지층(52)의 [1 -1 0 0]이다. 스트라이프 형상 개구(54-1)는 2㎛의 폭을 갖는다. 스트라이프 형상 개구(54)는 12㎛의 일정한 피치로 정렬된다.
도 8c를 참조하면, 스트라이프 형상 개구(54-1)를 갖는 SiO2마스크(53)를 마스크로서 이용하고, 인산 및 황산을 1:1 의 비율로 함유하는 에천트를 이용하여 GaN 하지층(52)에 대하여 선택적인 습식 에칭을 함으로써, GaN 하지층(52)이 선택적으로 제거되고, SiO2마스크(53)의 저부 영역의 일부 또한 제거되었다. 그 결과, 스트라이프 형상 개구(54-2)가 GaN 하지층(52) 내에 형성되었고, 여기서 상기 스트라이프 형상 개구(54-2)는 GaN 하지층(52)의 경사진 측벽(55)에 의해 정의된다. GaN 하지층(52)은 SiO2마스크(53) 아래에만 남아있고, 사파이어 기판(51)의 표면의 일부가 노출되었다. 이상의 습식 에칭은 약 240℃의 온도에서 행하였다.
도 8d를 참조하면, GaN 층(55)을, 염화갈륨(GaCl) 및 NH3를 공급함으로써 스트라이프 형상 개구(54-1)를 갖는 SiO2마스크(53)를 이용하여 하이드라이드 기상 에피택시(HVPE)에 의해 GaN 하지층(52)의 측벽(55)으로부터 성장시켰다. 하이드라이드 기상 에피택시(HVPE)는 패시트-유발 에피택셜 측방 과성장이다. 하이드라이드 기상 에피택시(HVPE)를 다음과 같이 행하였다. 사파이어 기판(51)을 하이드라이드 기상 에피택시 시스템의 성장 챔버에 배치하였다. 수소 가스 및 질소 가스가 공급되는 동안, 온도를 1000℃까지 상승시켰고, 여기서 온도가 600℃에 도달하였을 때, 0.4atm의 분압하에서 암모늄 가스의 공급을 시작하였다.
성장 영역의 온도가 안정된 후에, GaCl을 공급하기 시작하여 GaN막(55)을 성장시키는데, 여기서, HCl의 분압은 5E-3atm이었다. 초기 성장 공정시에, GaN층(55)은 마스크(53) 아래의 GaN 하지층(52)의 측벽(55)으로부터 에피택셜 성장된다. 패시트 구조가 마스크(53)의 개구(54-1) 내에 형성됨으로써, 패시트 구조를 갖는 GaN 막(56)이 도 8d에 도시된 바와 같이 형성되었다. 에피택셜 성장이 계속되었고, 마스크(53) 위에 패시트 구조를 갖는 GaN 층(56)이 성장되었다. 에피택셜 성장이 여전히 계속되었고, 패시트 구조의 크기가 커지고, 인접한 2개의 패시트 구조가 합체되었다. 에피택셜 성장이 여전히 계속되었고, 편평한 표면을 갖는 GaN 층(57)이 도 8e에 도시된 바와 같이 형성되었다. 65 시간 동안의 에피택셜 성장에 의해 300㎛의 두께를 갖는 GaN 에피택셜 층(57)이 형성되었다.
GaN 에피택셜 층(57)의 에피택셜 성장이 완료된 후에, NH3및 수소 가스를 공급함으로써 온도가 감소되었다. 온도가 약 600℃ 정도로 강하되었을 때, NH3가스의 공급을 중단하였다. 그 다음, 온도를 통상의 온도로 더욱 강하되고, 기판을 픽업하기 전에 성장 챔버 내에서 이용하는 가스를 질소 가스로 교체하였다. 사파이어 기판(51)을 레이저 박리법에 의해 제거하여 단일층 구조의 GaN 에피택셜 층(57)을 얻었다.
그 다음, GaN 에피택셜 층(57)을 간섭 현미경으로 관찰하였다. GaN 에피택셜 층(57)은 매우 편평한 표면을 갖는다는 것을 확인하였다. 또한 GaN 에피택셜 층(57)이 n형의 도전성과, 통상의 온도에서 1E16cm-3의 캐리어 농도를 갖는다는 것을 확인하였다. GaN 에피택셜 층(57)이 800㎠/Vs의 홀 이동도(Hall mobility)를 갖는다는 것도 확인하였다. GaN 에피택셜 층(57)의 표면의 에치-피트 밀도를 인산염계 용액을 이용하여 측정하였다. 측정된 에치-피트 밀도는 4E6cm-2를 넘지 않았다. GaN 에피택셜 층(57)의 표면의 (0 0 0 2) 면에 대한 X-선 회절을 행하였다. X-선 회절의 반치폭이 110초이고, 이는 틸트각이 110초라는 것을 의미한다는 것을 확인하였다.
본 실시예에서는, GaN 에피택셜 층(37)을 성장시키기 위해 실리콘 기판을 이용하였다. 그러나, GaN 에피택셜 층(37)을 성장시키기 위해, 랑가사이드(La3Ga5SiO14) 기판, SiC 기판, 및 GaAs 기판 등 어떠한 다른 이용가능한 재료도 기판 재료로서 선택될 수 있다.
제6 실시예
본 발명의 제6 실시예의 특징은, 특히 개선된 마스크에 의해 전위가 어떻게 저지되거나 종단되는지에 대한 메카니즘에 초점을 맞추어, 도 3f를 참조하며, 설명되었다. 본 발명에 따른 제6 실시예는 도면을 참조하면서 보다 상세하게 다시 한번 설명한다. 도 9a 내지 도 9e는 본 발명에 따른 제6 실시예의 신규한 형성 방법에 따르는 일련의 단계에 있어서의 반도체 기판의 부분정단면도이다.
도 9a를 참조하면, (0 0 0 1) 면을 갖는 사파이어 기판(61)을 준비하였다. 사파이어 기판(61)의 (0 0 0 1) 면을 세정하였다. 2㎛의 두께를 갖는 GaN 하지층(62)을 유기금속 기상 에피택시법에 의해 사파이어 기판(61)의 (0 0 0 1) 면 상에 성장시켰다. 이 유기금속 기상 에피택시는 다음과 같이 행하였다. 사파이어 기판(61)을, 수소 가스 및 질화 가스를 포함하는 분위기에서, 1050℃의 온도로 약10분 동안 열처리를 행하였다. 열처리후에, 사파이어 기판(61)의 온도를 500℃로 떨어뜨려, 트리메틸 갈륨(TMG)을 10micro-mol/min의 유속으로 공급하고, 암모늄 가스(NH3)를 4000 cc/분의 유속으로 공급함으로써, 30㎚ 두께의 GaN 층을 사파이어 기판(61)의 (0 0 0 1) 면 상에 형성하였다. 암모늄 가스, 수소 가스 및 질소 가스를 공급하는 동안, 사파이어 기판(61)의 온도를 1050℃의 온도까지 상승시켰다. 사파이어 기판(61)의 1050℃ 온도가 안정된 후에, 트리메틸 갈륨(TMG)을 40micro-mol/min의 유속으로 공급함으로써, 2㎛의 두께를 갖는 GaN 하지층(62)을 성장시켰다.
도 9b를 참조하면, 실란(SiH4) 및 산소(O2)에 의해 열적 화학 기상 증착을 행하여 GaN 하지층(62) 상에 4㎛의 두께의 SiO2막(63)을 퇴적하였다. 열적 화학 기상 증착은 다음의 조건하에서 행하였다. 온도는 350℃에서 600℃로 점차 증가시켰다. 캐리어 가스로서 질소(N2)를 이용하였다. 실란(SiH4)의 분압은 4E-4atm이었다. 산소(O2)의 분압을 8E-3atm에서 8E-4atm으로 점차 강하시켰다. SiO2막(63) 상에 레지스트막을 도포하였다. 레지스트막을 노광 후 현상하여 스트라이프 형상 개구를 갖는 레지스트 패턴을 형성하였다. 습식 에칭 공정에 의해 SiO2막(63)을 선택적으로 에칭함으로써, SiO2막(63) 내에 스트라이프 형상 개구(64)를 형성하였다. 그 결과, 스트라이프 형상 개구(64)를 갖는 SiO2마스크(63)가 준비되었고, 여기서 상기 스트라이프 형상 개구(64)는 SiO2마스크(63)의 역경사진 측벽에 의해 정의된다. 스트라이프 형상 개구(64)의 길이 방향은 GaN 하지층(62)의 [1 1 -2 0]으로부터 10도 정도 틸트되어 있다. 스트라이프 형상 개구(64)는 SiO2마스크(63)의 저부 레벨에서 1.5㎛의 폭을 갖는다. 스트라이프 형상 개구(64)는 5㎛의 일정한 피치로 배열된다. SiO2마스크(63)에 대한 에칭율은 SiO2마스크(63)의 상부 영역으로부터 하부 영역으로 갈수록 증가되고, 에칭율의 차는 약 3배인데, 그 이유는 스트라이프 형상 개구(64)가 도 9c에 도시된 바와 같이 역경사진 측벽을 갖기 때문이다.
도 9d를 참조하면, GaN 층(65)을, 염화갈륨(GaCl) 및 NH3를 공급함으로써 스트라이프 형상 개구(64)를 갖는 SiO2마스크(63)를 이용하여 유기금속 기상 에피택시(MOVPE)에 의해 GaN 하지층(62) 위에 성장시켰다. 유기금속 기상 에피택시(MOVPE)는 패시트-유발 에피택셜 측방 과성장의 하나이다. 유기금속 기상 에피택시(MOVPE)를 다음과 같이 행하였다. 사파이어 기판(61)을 유기금속 기상 에피택시 시스템의 성장 챔버에 배치하였다. 수소 가스와 암모늄 가스를 공급하는 동안, 온도를 1050℃까지 상승시켰고, 온도가 약 600℃에 도달했을 때, 5000cc/min의 유속으로 암모늄 가스의 공급을 시작하였다.
성장 영역의 온도가 안정된 후에, 트리메틸 갈륨(TMG)을, 40micro-mol/min의 유속으로 5분 동안 공급하여 GaN 층(65)을 성장시켰다. 초기 성장 공정에서는,GaN 층(65)은 마스크(63)의 개구(64)에 의해 정의된 GaN 하지층(62)의 성장 영역으로부터 에피택셜 성장된다. 성장 영역 위에 및 마스크(63)의 개구(64) 내에 패시트 구조를 형성하였다.
도 9e를 참조하면, 에피택셜 성장을 계속하였고, 마스크(63) 위의 패시트 구조를 갖는 GaN 층(65)을 성장시켰다. 에피택셜 성장을 여전히 계속하였고, 패시트 구조는 크기가 커지고, 인접한 2개의 패시트 구조는 합체되었다. 트리메틸 갈륨(TMG)의 유속을 150micro-mol/min으로 증가시겼고, 1E-4cc/분의 유량의 n형 도펀트 가스로서 실란(SiH4)의 추가 공급을 시작하여, 에피택셜 성장이 여전히 계속되도록 함으로써, GaN 층(65)이 편평한 표면을 갖게 되었다. 20시간 동안의 에피택셜 성장에 의해 100㎛의 두께를 갖는 GaN 에피택셜 층(65)을 형성하였다.
GaN 에피택셜 층(65)의 에피택셜 성장을 완료한 후에, NH3가스 및 수소 가스를 공급함으로써 온도를 감소시켰다. 온도가 약 600℃로 강하되었을 때, NH3가스의 공급을 종단하였다. 그 다음, 온도를 통상의 온도로 더욱 강하시켜, 기판을 픽업하기 전에 성장 챔버에서 이용하는 가스를 질소 가스로 교체하였다. 사파이어 기판(61)을 레이저 조사에 의해 제거하여 단일층 구조의 GaN 에피택셜 층(65)을 얻었다.
그 다음, GaN 에피택셜 층(65)을 간섭 현미경으로 관찰하였다. GaN 에피택셜 층(65)이 매우 평탄한 면을 갖는다는 것을 확인하였다. 또한 GaN 에피택셜 층(65)이 통상의 온도에서 n형 도전성과 1E186cm-3의 캐리어 농도를 갖는다는 것도확인하였다. GaN 에피택셜 층(65)이 200㎠/Vs의 홀 이동도를 갖는다는 것도 확인하였다. GaN 에피택셜 층(65)의 표면 에치-피트 밀도는 인산염계 용액을 이용하여 측정하였다. 측정된 에치-피트 밀도는 5E6cm-2를 넘지 않았다. GaN 에피택셜 층(65)의 표면의 (0 0 0 2) 면에 대한 X-선 회절을 행하였다. X-선 회절의 반치폭이 100초이고, 이는 틸트각이 100초라는 것을 의미한다는 것을 확인하였다.
평가:
다음의 표 1은, 상기 제1 실시예 내지 제6 실시예 각각의 마스크 두께 "h", 마스크 개구의 폭 "w", 및 마스크 위의 GaN 에피택셜 층의 두께를 도시한다.
마스크의 두께"h"(㎛) 개구폭"w"(㎛) GaN 층의 두께(㎛)
실시예 1 4 2 200
실시예 2 4 2 450
실시예 3 4 2 600
실시예 4 2(SiO2)2(SiN) 2 400
실시예 5 4 2 300
실시예 6 4 1.5 100
제1 실시예 내지 제6 실시예의 각각에서, 마스크는 식 1을 만족시킨다.
h ≥(w/2)tanθ ---(1)
여기서, "θ"는 GaN 에피택셜 층의 패시트 구조의 밑각이고; "h"는 마스크의 두께이며, "w"는 하부레벨에서의 마스크의 개구폭이며, 이 개구폭은 하지층의 표면과 패시트 구조의 측면 패시트 모두에 대하여 수직인 면에 포함된 방향에서 정의된다.
다음의 표 2는, 제1 실시예 내지 제6 실시예 각각에서의 GaN 에피택셜 층의상부 영역의 틸트각, 트위스트각, 전위 밀도 및 홀 이동도를 도시한다.
틸트각(초) 트위스트각(초) 전위 밀도(cm-2) 이동도(cm2/Vs)
실시예 1 100 50 5E6 800
실시예 2 100 50 5E6 300
실시예 3 100 -- 6E6 700
실시예 4 90 -- 4E6 900
실시예 5 110 -- 4E6 800
실시예 6 100 -- 5E6 2800
ABLEG. 175138 -- -- --
ELO. 18036O -- -- --
PENDEO.(1) 264176 -- -- --
PENDEO.(2) 205205 -- -- --
PENDEO.(3) 176176 -- -- --
ABLEG : Matsushita Electric; I Kodouchi HI et al., 2000, Applied Physics Letters, Vol.76, p.3768.
ELO : UCSB; P.Fini et al., 2000, Applied Physics Letters, Vol.75, p.1706
PENDEO : Sony; S. Tomiya et al., 2000, Applied Physics Letters, Vol. 77, p.636
제1 실시예 내지 제6 실시예는 공지된 기술보다 틸트각이 더 낮다. 이는 식 1을 만족시키는 상술한 마스크를 이용하면 틸트각과 트위스트각을 감소시키는데 효과적이라는 것을 의미한다.
상술한 제1 실시예 내지 제6 실시예에서는, 마스크의 개구의 형상이 스트라이프로 되어 있다. 그러나, 마스크의 형상은 선택 사항일 수 있다. 패시트 구조의 용이한 형성을 위해 마스크의 개구의 형상으로서 스트라이프 형상이 바람직하지만, 사각형, 원형 및 타원형도 마스크의 개구의 형상으로서 이용가능하다.
제7 실시예
본 발명에 따른 제7 실시예를 도면을 참조하여 다시 한번 상세하게 설명한다. 도 10은 본 발명에 따른 제7 실시예의 반도체 레이저 소자의 정단면도인데, 여기서, 반도체 레이저 소자는 하이드라이드 기상 에피택시 내에 n형 도펀트로서 디클로로실란을 공급하였다는 것을 제외하고는, 제1 실시예와 마찬가지의 방식으로 준비된 기판 구조 상에 제공된다. 5E17cm-2의 도핑 농도를 갖는 n-GaN 기판(141)을 준비하였다. n-GaN 기판(141)은 90초의 틸트각과, 45초의 트위스트각을 갖는다. n-GaN 기판(141)은 또한 1000㎠/Vs의 전자이동도를 갖는다.
n-GaN 기판(141)을 저압 유기금속 화학 기상 증착 시스템의 증착 챔버에 배치하였다. 증착 챔버는 200hPa의 저압을 갖는다. 저압 유기금속 화학 기상 증착을 행하여 n-GaN 기판(141) 상에 다음의 다층 구조를 형성하였다. 갈륨(Ga), 알루미늄(Al) 및 인듐(In) 각각의 원재료를 위해 트리메틸 갈륨(TMG), 트리메틸 알루미늄(TMA), 및 트리메틸 인듐(TMI)을 이용하였다.
1050℃의 저압 유기금속 화학 기상 증착에 의해 n-GaN 기판(141) 상에 n-클래딩 층(142)을 증착하였는데, n-클래딩 층(142)은 1.2㎛ 두께를 갖고, 4E17cm-3의실리콘 농도를 갖는 Si-도핑된 n-Alo.1Ga0.9N 층을 포함한다. n형 광 제한 층(143)을 1050℃의 온도에서 저압 유기금속 화학 기상 증착에 의해 n-클래딩 층(142) 상에 증착하였는데, n형 광 제한 층(143)은 0.1㎛의 두께를 갖고, 4E17cm-3의 실리콘 농도를 갖는 Si-도핑된 n-GaN 층을 포함한다. 다수의 양자 웰 층(144)을 780℃의 온도에서 저압 유기금속 화학 기상 증착에 의해 n형 광 제한 층(143) 상에 증착하는데, 다수의 양자 웰 층(144)은 4㎚의 두께를 갖는 3개의 In0.2Ga0.8N 웰 층과, 6 ㎚의 두께를 갖고 5E18cm-3의 실리콘 농도를 갖는 S-도핑된 n-In0.05Ga0.95N 포텐셜 베리어층의 교대 적층체를 포함한다.
1050℃의 온도에서 저압 유기금속 화학 기상 증착에 의해 다수의 양자 웰 층(144) 상에 캡(cap) 층(145)을 증착하는데, 여기서 캡 층(145)은 Mg-도핑된 p-Al0.2Ga0.8N 층을 포함한다. p형 광 제한 층(146)을 캡 층(145) 상에 증착하는데, p형 광 제한 층(146)은 0.1㎛의 두께를 갖고, 2E17cm-3의 마그네슘 농도를 갖는 Mg-도핑된 p-GaN 층을 포함한다.
p-클래딩 층(147)을 1050℃의 온도에서 저압 유기금속 화학 기상 증착에 의해 p형 광 제한 층(146) 상에 퇴적하는데, p-클래딩 층(147)은 0.5㎛의 두께를 갖고 2E17cm-3의 마그네슘 농도를 갖는 Mg -도핑된 p-Al0.1Ga0.9N 층을 포함한다. p-콘택트층(148)을 1050℃의 온도에서 저압 유기금속 화학 기상 증착에 의해 p-클래딩층(147) 상에 증착하는데, p-콘택트층(148)은 0.1㎛ 두께를 갖고 2E17cm-3의 마그네슘 농도를 갖는 Mg-도핑된 p-GaN 층을 포함한다.
p-콘택트층(148) 및 p-클래딩 층(147)을 건식 에칭 공정에 의해 선택적으로 에칭하여 메사 구조를 형성한다. 메사 구조의 상부 및 측벽 그리고 저부에 SiO2절연막(149)을 형성하였다. SiO2절연막(149) 상에 레지스트막을 도포하였다. 레지스트막을 노광 및 현상에 의해 패터닝하였다. 레지스트 패턴을 마스크로서 이용하여 SiO2절연막(149)을 선택적으로 제거하여, 메사 구조의 상부면을 노광함으로써 2㎛ 폭의 릿지(ridge) 구조를 형성하였다.
n-GaN 기판(141)의 저부에 n형 전극(150)을 형성하였는데, n형 전극(50)은 Ti 층 및 Al 층의 적층체를 포함한다. p형 전극(151)을 메사 구조의 상부 및 p-콘택트층(148)의 상부면 상에 형성하였다.
그 다음, 장치를 클리빙하여 500㎛의 공동 길이를 갖는 공동(cavity)을 형성하였다. 레이저 소자의 I-L 특성을 측정하였다. 임계 전류는 25mA이고, 여기서 전류 밀도는 2.5kA/㎠라는 것을 확인하였다. 경사 효율이 1.1W/A라는 것도 확인하였다.
본 제7실시예에서는, 본 발명의 제1 실시예에 따라 준비된 기판을 반도체 레이저 소자를 형성하는데 이용하였다. 기판의 상부 영역 또는 표면 영역이 50초보다 작은 트위스트각과 100초보다 작은 틸트각을 갖는 Ⅲ-Ⅴ족 화합물 반도체를 포함한다면, 본 발명의 제2 실시예 내지 제6 실시예 중 임의의 하나에 따라 준비된임의의 다른 기판도 반도체 소자를 형성하는데 이용될 수 있다.
비교예 1
제7 실시예에서와 동일한 구조를 갖는 레이저 소자를 도 1a 내지 도 1e를 참조하여 설명한 종래의 GaN 기판 상에 형성하였다. 이 비교예 1은, 이용하는 기판이 제7 실시예와 다르다는 점을 제외하고는, 제7 실시예와 동일하다. 본 비교예 1에서 이용한 종래의 기판은 180초의 틸트각과 210초의 트위스트각을 갖는다. 이 레이저 소자는 또한 500㎛의 공동 길이를 갖는 공동을 형성하도록 클리빙된다. 레이저 소자의 I-L 특성을 측정하였다. 임계 전류는 34mA이고, 전류 밀도는 3.4kA/㎠라는 것을 확인하였다. 경사 효율이 0.8W/A라는 것도 확인하였다. 이 비교예 1의 레이저 소자는 본 발명의 제7 실시예의 레이저 소자보다도 임계 전류나 경사 효율면에서 열등하다.
본 발명자는 본 발명에 따른 제7 실시예의 레이저 소자의 특징은, 감소된 내부 손실에 의해 야기되는데, 그 이유로 내부 손실이 공동 길이 상으로의 경사 효율의 의존도에 따라서 측정되었기 때문이다. 내부 손실의 측정 기술은 공지되어 있다. 비교예 1의 레이저 소자는 내부 손실이 29m-1인 반면, 본 발명의 제7 실시예의 레이저 소자는 10m-1의 내부 손실을 갖는다. 기판 표면 또는 상부 영역의 결정 완전성의 향상은 내부 손실을 감소시킨다. 임계 전류 및 경사 효율은 내부 손실에 크게 의존한다. 내부 손실의 감소는 임계 전류의 감소와 경사 효율의 증가를 초래하여, 고출력 레이저 다이오드에 필요한 구동 전류가 감소된다. 이러한 구동 전류의 감소는 레이저 다이오드의 수명을 증가시키는 결과를 가져온다.
본 발명의 제7 실시예와 비교예 1의 비교는 레이저 다이오드의 특성이나 성능의 향상을 가져온다. 본 발명의 제1 실시예 내지 제6 실시예는 틸트각 및 트위스트각이 감소된 것을 도시한다. 틸트각과 트위스트각은. GaN 층이 완전히 완벽한 결정 구조로부터 방위가 약간씩 다른 미세 결정 그레인을 포함한다는 것을 의미한다.
일본 공개 특허 공보 제11-251253호는 레이저 다이오드의 특성 또는 성능의 큰 향상을 위한 기판 내의 블레이드형 전위의 큰 감소를 개시하고 있다. 블레이드형 전위는 활성층 또는 광 도파관의 광학 스캐터링을 야기하는 약간 경사진 결정 그레인을 야기하여, 도파 손실을 초래한다.
본 발명의 제7 실시예에서는, 레이저 다이오드의 향상이 내부 손실 또는 도파 손실의 감소에 의해서 또 광학 스캐터링의 감소에 의해서도 야기된다. 본 발명에 따른 틸트각 및 트위스트각의 감소는, 대부분의 전위가 패시트-유발 에피택셜 측방 과성장을 위한 개선된 마스크에 의해 저지되거나 종단되고, 블레이드 전위 및 약간 경사진 결정 그레인의 감소보다도 전위가 마스크 위의 상부 영역까지 덜 전파된다는 사실에 의해 주로 야기되었다.
일본 공개 특허 공보 제11-251253에 개시되어 있는 종래기술에서, 블레이드형 전위는 마스크 위의 상부 영역에서 수직 방향으로부터 수평 방향으로 전파 방향이 변화하고, 마스크에 대하여 평행한 소위 엑스트라 플레인으로 불리는 단원자층등의 과도 결정층이 마스크의 상부 영역 내에 삽입된다. 삽입된 엑스트라 플레인 위의 결정 구조는 큰 틸트각과 큰 트위스트각을 갖는 모자이크 결정 구조를 갖는다.
그러나, 본 발명에 따르면, 엑스트라 플레인이 마스크의 개구의 결정 구조내에 삽입되고, 마스크의 개구에만 정의적으로 전위 루프가 형성된다는 것을 확인하였다. 그러나, 결정 결함이 마스크 위의 상부 영역까지 연장되지는 않고, 마스크 위의 상부 영역이 감소된 틸트각과 트위스트각을 갖는다.
본 발명을 몇가지 바람직한 실시예와 관련하여 설명하였지만, 본 실시예는 단지 본 발명을 설명하기 위해서 제공된 것일 뿐 제한적인 의미에서 제공된 것은 아니라는 점은 이해되어야 한다. 균등물 내지 균등한 기술의 다양한 변형 및 대체 가 본 출원을 읽은 후에는, 당업자에게는 자명할 것이고, 이러한 모든 변형 및 대체는 첨부된 특허청구범위의 사상 및 범주 내에 포함된다는 것은 분명히 이해되어야 한다.

Claims (57)

  1. Ⅲ-Ⅴ족 화합물 반도체 층의 형성 방법에 있어서,
    마스크를 이용하여 결정 구조를 갖는 기재(基材) 위에 상기 Ⅲ-Ⅴ족 화합물 반도체 층의 에피택셜 성장을 수행하는 단계를 포함하고,
    상기 마스크는 하기 식 1을 만족시키고,
    h ≥(w/2)tanθ -----(1)
    상기 "θ"는 에피택셜 성장시의 상기 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, 상기 "h"는 상기 마스크의 두께이며, 상기 "w"는 상기 마스크의 하부레벨에서의 개구폭이고, 상기 개구폭은 상기 기재의 표면 및 상기 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의되는
    것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 층의 형성 방법.
  2. 제1항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    또한, 상기 기재는 상기 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 마스크의 상기 개구는 상기 기재의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 마스크의 상기 개구는 상기 기재의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 방법.
  6. 제1항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 층은 기상 에피택시에 의해 성장되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 층은, 상기 Ⅲ-Ⅴ족 화합물 반도체 층의 두께가 상기 마스크의 상기 두께 "h"보다 더 두꺼워질 때까지 성장되어, 상기 마스크가 상기 Ⅲ-Ⅴ족 화합물 반도체 층 내에 완전히 매립되는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 기판 위에 실질적으로 편평한 표면을 갖는 적층형상의 상기 기재를 형성하는 단계; 및
    상기 에피택셜 성장 이전에, 상기 실질적으로 편평한 표면 상에 상기 마스크를 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    상기 패시트 구조의 상기 밑각은 상기 패시트 구조의 패시트 면과 상기 기재의 상기 실질적으로 편평한 표면 사이에 끼인 각으로 정의되는 것을 특징으로 하는 방법.
  10. 제8항에 있어서,
    상기 마스크를 형성하는 단계는
    상기 기재의 상기 실질적으로 편평한 표면 상에 상기 마스크 재료 층을 형성하는 단계, 및
    상기 마스크를 형성하기 위해 상기 마스크 재료 층을 선택적으로 제거하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  11. 제8항에 있어서,
    상기 마스크를 형성하는 단계는
    상기 기재의 상기 실질적으로 편평한 표면 상에 제1 마스크 재료 층을 형성하는 단계;
    상기 제1 마스크 재료 층 상에 제2 마스크 재료 층을 형성하는 단계;
    상기 제2 마스크 재료 층 상에 레지스트 마스크를 선택적으로 형성하는 단계;
    상기 레지스트 마스크를 이용하여, 상기 제2 마스크 재료 층을 선택적으로 제거하는 단계;
    상기 레지스트 마스크를 제거하는 단계; 및
    상기 제1 및 제2 마스크 재료 층의 조합을 포함하는 상기 마스크를 형성하기 위하여, 상기 제2 마스크 재료 층을 마스크로서 이용하여 상기 제1 마스크 재료 층을 선택적으로 제거하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  12. 제1항에 있어서,
    상기 기판 위에 상기 마스크를 형성하는 단계;
    상기 에피택셜 성장 이전에 상기 기판 위에 및 상기 마스크의 개구내에 적층형상의 상기 기재를 선택적으로 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  13. 제1항에 있어서,
    상기 패시트 구조의 상기 밑각은 상기 패시트 구조의 패시트 면과 기저측 사이에 끼인 각으로 정의되는 것을 특징으로 하는 방법.
  14. 제1항에 있어서,
    상기 기판 위에 실질적으로 편평한 표면을 갖는 적층형상의 상기 기재를 형성하는 단계;
    상기 실질적으로 편평한 표면 상에 마스크를 형성하는 단계; 및
    상기 마스크 아래에 측벽을 갖는 하지층 패턴을 형성하기 위해, 상기 하지층 패턴의 상기 측벽으로부터의 상기 에피택셜 성장 이전에, 상기 기재를 선택적으로 제거하여 상기 에피택셜 성장동안에 상기 마스크의 상기 개구내에 상기 패시트 구조가 형성되는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  15. 제13항에 있어서,
    상기 패시트 구조의 상기 밑각은 상기 패시트 구조의 패시트 면과 기저측 사이에 끼인 각으로 정의되는 것을 특징으로 하는 방법.
  16. 제1항에 있어서,
    상기 에피택셜 성장이 완료된 후에, 상기 기재를 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 제1항에 있어서,
    상기 마스크의 상기 두께 "h"는 상기 개구폭 "w"의 절반보다 더 큰 것을 특징으로 하는 방법.
  18. 100초이하의 틸트각을 갖는 결정 구조를 구비하는 상부 영역을 포함하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층.
  19. 제18항에 있어서,
    상기 상부 영역의 결정 구조는 50초이하의 트위스트각을 갖는 것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층.
  20. 제18항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ족원소를 포함하는 질화물 반도체 층을 포함하는 것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층.
  21. 50초이하의 트위스트각을 갖는 결정 구조를 구비하는 상부 영역을 포함하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층.
  22. 제21항에 있어서,
    상기 상부 영역의 결정 구조는 100초이하의 틸트각을 갖는 것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층.
  23. 제21항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층.
  24. 반도체 적층 구조에 있어서,
    결정 구조를 포함하는 기재;
    상기 기재 위에의 마스크 - 상기 마스크는 측벽에 의해 정의되는 적어도 하나의 개구를 포함하고, 상기 적어도 하나의 개구는 상기 기재의 표면의 적어도 성장 영역을 더욱 정의함 -; 및
    상기 적어도 성장 영역 상에 직접 형성되어 있는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층 - 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 마스크를 완전히 매립함 -
    을 포함하고,
    상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은, 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 두께 방향에 실질적으로 평행하게 연장하는 전위를 포함하고, 상기 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 패시트 면에서 상기 전위는 상기 두께방향에 실질적으로 수직하게 굴곡하고 상기 마스크의 상기 측벽에 의해 종단되는 것을 특징으로 하는 반도체 적층 구조.
  25. 제24항에 있어서,
    상기 마스크는 하기 식 1을 만족시키고,
    h ≥(w/2)tanθ -----(1)
    상기 "θ"는 상기 패시트 구조의 밑각이고, 상기 "h"는 상기 마스크의 두께이며, 상기 "w"는 상기 마스크의 하부레벨에서의 개구폭이고, 상기 개구폭은 상기 기재의 상기 표면 및 상기 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의되는 것을 특징으로 하는 반도체 적층 구조.
  26. 제24항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것을 특징으로 하는 반도체 적층 구조.
  27. 제24항에 있어서,
    상기 기재는 상기 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것을 특징으로 하는 반도체 적층 구조.
  28. 제24항에 있어서,
    상기 마스크의 상기 개구는 상기 기재의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 반도체 적층 구조.
  29. 제24항에 있어서,
    상기 마스크의 상기 개구는 상기 기재의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 반도체 적층 구조.
  30. 제24항에 있어서,
    상기 마스크의 상기 두께 "h"는 상기 개구폭 "w"의 절반보다 더 큰 것을 특징으로 하는 반도체 적층 구조.
  31. 반도체 적층 구조에 있어서,
    결정 구조를 포함하는 기재;
    상기 기재 위에의 마스크 - 상기 마스크는 측벽에 의해 정의되는 적어도 하나의 개구를 포함하고, 상기 적어도 하나의 개구는 상기 기재의 표면의 적어도 성장 영역을 더욱 정의함 -; 및
    상기 적어도 성장 영역 상에 직접 형성되어 있는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층 - 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 상기 마스크를 완전히 매립함 -;
    을 포함하고,
    상기 마스크는 하기 식 1을 만족시키고,
    h ≥(w/2)tanθ -----(1)
    상기 "θ"는 에피택셜 성장시의 상기 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, 상기 "h"는 상기 마스크의 두께이며, 상기 "w"는 상기 마스크의 하부레벨에서의 개구폭이고, 상기 개구폭은 상기 기재의 상기 표면 및 상기 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의되는
    것을 특징으로 하는 반도체 적층 구조.
  32. 제31항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은, 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 두께 방향에 실질적으로 평행하게 연장하는 전위를 포함하며, 상기 패시트 구조의 패시트 면에서 상기 전위는 상기 두께 방향에 실질적으로 수직하게 굴곡하고 상기 마스크의 상기 측벽에 의해 종단되는 것을 특징으로 하는 반도체 적층 구조.
  33. 제31항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것을 특징으로 하는 반도체 적층 구조.
  34. 제31항에 있어서,
    상기 기재는 상기 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것을 특징으로 하는 반도체 적층 구조.
  35. 제31항에 있어서,
    상기 마스크의 상기 개구는 상기 기재의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 반도체 적층 구조.
  36. 제31항에 있어서,
    상기 마스크의 상기 개구는 상기 기재의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 반도체 적층 구조.
  37. 제31항에 있어서,
    상기 마스크의 상기 두께 "h"는 상기 개구폭 "w"의 절반보다 큰 것을 특징으로 하는 반도체 적층 구조.
  38. 기판 구조에 있어서,
    기판;
    상기 기판 위에 결정 구조를 갖는 하지층;
    상기 하지층 위에의 마스크 - 상기 마스크는 측벽에 의해 정의되는 적어도 하나의 개구를 포함하고, 상기 적어도 하나의 개구는 상기 하지층의 표면의 적어도 성장 영역을 더욱 정의함 -; 및
    상기 적어도 성장 영역 상에 직접 형성되어 있는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층 - 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 마스크를 완전히 매립함 -
    을 포함하고,
    상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은, 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 두께 방향에 실질적으로 평행하게 연장하는 전위를 포함하고, 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 패시트 구조의 패시트 면에서 상기 전위는 상기 두께 방향에 실질적으로 수직하게 굴곡하고 상기 마스크의 상기 측벽에 의해 종단되는 것을 특징으로 하는 기판 구조.
  39. 제38항에 있어서,
    상기 마스크는 하기 식 1을 만족시키고,
    h ≥(w/2)tanθ ---(1)
    상기 "θ"는 상기 패시트 구조의 밑각이고, 상기 "h"는 상기 마스크의 두께이며, 상기 "w"는 상기 마스크의 하부레벨에서의 개구폭이고, 상기 개구폭은 상기 하지층의 상기 표면 및 상기 패시트 구조의 측면에 모두 수직인 평면 내에 포함된방향에서 정의되는 것을 특징으로 하는 기판 구조.
  40. 제38항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것을 특징으로 하는 기판 구조.
  41. 제38항에 있어서,
    상기 하지층은 상기 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것을 특징으로 하는 기판 구조.
  42. 제38항에 있어서,
    상기 마스크의 상기 개구는 상기 하지층의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 기판 구조.
  43. 제38항에 있어서,
    상기 마스크의 상기 개구는 상기 하지층의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 기판 구조.
  44. 제38항에 있어서,
    상기 마스크의 상기 두께 "h"는 상기 개구폭 "w"의 절반보다 큰 것을 특징으로 하는 기판 구조.
  45. 기판 구조에 있어서,
    기판;
    상기 기판 위에의 결정 구조를 갖는 하지층;
    상기 하지층 위에의 마스크 - 상기 마스크는 측벽에 의해 정의되는 적어도 하나의 개구를 포함하고, 상기 적어도 하나의 개구는 상기 하지층의 표면의 적어도 성장 영역을 더욱 정의함 -; 및
    상기 적어도 성장 영역 상에 직접 형성되어 있는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층 - 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 상기 마스크를 완전히 매립함 -;
    을 포함하고,
    상기 마스크는 하기 식 1을 만족시키고,
    h ≥(w/2)tanθ ---(1)
    상기 "θ"는 상기 에피택셜 성장시의 상기 Ⅲ-Ⅴ족 화합물 반도체 층의 패시트 구조의 밑각이고, 상기 "h"는 상기 마스크의 두께이며, 상기 "w"는 상기 마스크의 하부레벨에서의 개구폭이고, 상기 개구폭은 상기 하지층의 상기 표면 및 상기 패시트 구조의 측면에 모두 수직인 평면 내에 포함된 방향에서 정의되는 것을 특징으로 하는 기판 구조.
  46. 제45항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은, 상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층의 두께 방향에 실질적으로 평행하게 연장하는 전위를 포함하고, 상기 패시트 구조의 패시트 면에서 상기 전위는 상기 두께 방향에 실질적으로 수직하게 굴곡하고 상기 마스크의 상기 측벽에 의해 종단되는 것을 특징으로 하는 기판 구조.
  47. 제45항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것을 특징으로 하는 기판 구조.
  48. 제45항에 있어서,
    상기 하지층은 상기 Ⅲ-Ⅴ족 화합물 반도체 층과 동일한 타입의 결정 구조를 갖는 것을 특징으로 하는 기판 구조.
  49. 제45항에 있어서,
    상기 마스크의 상기 개구는 상기 하지층의 [1 -1 0 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 기판 구조.
  50. 제45항에 있어서,
    상기 마스크의 상기 개구는 상기 하지층의 [1 1 -2 0]으로부터 -10도 내지 +10도의 범위내에서 길이 방향을 갖는 스트라이프 형상을 갖는 것을 특징으로 하는 기판 구조.
  51. 제45항에 있어서,
    상기 마스크의 상기 두께 "h"는 상기 개구폭 "w"의 절반보다 큰 것을 특징으로 하는 기판 구조.
  52. 100초이하의 틸트각을 갖는 결정 구조를 구비하는 상부 영역을 포함하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 적어도 포함하는 반도체 소자.
  53. 제52항에 있어서,
    상기 상부 영역의 결정 구조는 50초이하의 트위스트각을 갖는 것을 특징으로 하는 반도체 소자.
  54. 제52항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것을 특징으로 하는 반도체 소자.
  55. 50초이하의 틸트각을 갖는 결정 구조를 구비하는 상부 영역을 포함하는 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층을 적어도 포함하는 반도체 소자.
  56. 제55항에 있어서,
    상기 상부 영역의 결정 구조는 100초이하의 트위스트각을 갖는 것을 특징으로 하는 반도체 소자.
  57. 제55항에 있어서,
    상기 Ⅲ-Ⅴ족 화합물 반도체 에피택셜 층은 Ⅲ족원소를 포함하는 질화물 반도체를 포함하는 것을 특징으로 하는 반도체 소자.
KR1020020012267A 2001-03-07 2002-03-07 Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법 KR20020071787A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00063688 2001-03-07
JP2001063688A JP2002270516A (ja) 2001-03-07 2001-03-07 Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子

Publications (1)

Publication Number Publication Date
KR20020071787A true KR20020071787A (ko) 2002-09-13

Family

ID=18922635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020012267A KR20020071787A (ko) 2001-03-07 2002-03-07 Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법

Country Status (5)

Country Link
US (1) US6809351B2 (ko)
EP (1) EP1239062A2 (ko)
JP (1) JP2002270516A (ko)
KR (1) KR20020071787A (ko)
CN (1) CN1374683A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148178B2 (en) 2008-06-03 2012-04-03 Samsung Led Co., Ltd. Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
US6986693B2 (en) 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP4457576B2 (ja) * 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
JP4276020B2 (ja) * 2003-08-01 2009-06-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
DE102004048454B4 (de) * 2004-10-05 2008-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Gruppe-III-Nitrid-Volumenkristallen oder-Kristallschichten aus Metallschmelzen
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
US20080087881A1 (en) * 2004-11-24 2008-04-17 Kazumasa Ueda Semiconductor Multilayer Substrate, Method For Producing Same And Light-Emitting Device
US8605769B2 (en) * 2004-12-08 2013-12-10 Sumitomo Electric Industries, Ltd. Semiconductor laser device and manufacturing method thereof
JP2006210795A (ja) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 化合物半導体発光素子
GB2438567B (en) * 2005-03-22 2010-06-23 Sumitomo Chemical Co Free-standing substrate, method for producing the same and semiconductor light-emitting device
JP2006269773A (ja) * 2005-03-24 2006-10-05 Univ Meijo ｐ型ＡｌＧａＮ半導体層、ＡｌＧａＮ系半導体発光素子、ＡｌＧａＮ系半導体受光素子、及びｐ型ＡｌＧａＮ半導体層の形成方法
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2006339534A (ja) * 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US7626246B2 (en) 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
DE602006004834D1 (de) * 2005-12-22 2009-03-05 Freiberger Compound Mat Gmbh Verfahren zum selektiven Maskieren von III-N-Schichten und zur Herstellung von selbsttragenden III-N-Schichten oder Bauelementen
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
CN100397651C (zh) * 2006-01-26 2008-06-25 中国科学院上海微系统与信息技术研究所 一种用于氮化镓外延生长的图形化衬底材料
RU2315135C2 (ru) 2006-02-06 2008-01-20 Владимир Семенович Абрамов Метод выращивания неполярных эпитаксиальных гетероструктур на основе нитридов элементов iii группы
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2007123496A1 (en) * 2006-04-25 2007-11-01 National University Of Singapore Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US7266257B1 (en) 2006-07-12 2007-09-04 Lucent Technologies Inc. Reducing crosstalk in free-space optical communications
KR100773555B1 (ko) 2006-07-21 2007-11-06 삼성전자주식회사 저결함 반도체 기판 및 그 제조방법
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
JP2009123718A (ja) 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP5043472B2 (ja) * 2007-02-28 2012-10-10 学校法人上智学院 Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
CN101743618B (zh) * 2007-07-26 2012-11-21 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
CN101884117B (zh) 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
US7682944B2 (en) * 2007-12-14 2010-03-23 Cree, Inc. Pendeo epitaxial structures and devices
KR101002336B1 (ko) * 2008-02-04 2010-12-20 엘지디스플레이 주식회사 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP4692602B2 (ja) * 2008-09-26 2011-06-01 住友電気工業株式会社 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
WO2010101016A1 (ja) 2009-03-05 2010-09-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
TWI398558B (zh) * 2009-03-11 2013-06-11 Univ Nat Sun Yat Sen 氮化鎵立體磊晶結構及其製作方法
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
JP5195613B2 (ja) * 2009-04-23 2013-05-08 日立電線株式会社 窒化物半導体自立基板の製造方法
US8450190B2 (en) * 2010-03-23 2013-05-28 Academia Sinica Fabrication of GaN substrate by defect selective passivation
US9093395B2 (en) * 2011-09-02 2015-07-28 Avogy, Inc. Method and system for local control of defect density in gallium nitride based electronics
US8592298B2 (en) * 2011-12-22 2013-11-26 Avogy, Inc. Fabrication of floating guard rings using selective regrowth
KR101867999B1 (ko) 2011-10-31 2018-06-18 삼성전자주식회사 Ｉｉｉ-ｖ족 물질층을 형성하는 방법, ｉｉｉ-ｖ족 물질층을 포함하는 반도체 소자 및 그 제조방법
JP2013207055A (ja) * 2012-03-28 2013-10-07 Hitachi Cable Ltd 窒化ガリウム基板の製造方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US20140158976A1 (en) 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
JP2014156388A (ja) * 2013-01-16 2014-08-28 Panasonic Corp 窒化物半導体積層構造およびそれを製造する方法
CN103456771B (zh) * 2013-07-26 2016-12-28 上海北车永电电子科技有限公司 半导体器件中实现载流子寿命控制的结构及其制造方法
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
JP6103241B2 (ja) * 2013-11-20 2017-03-29 ソニー株式会社 発光素子
US9601565B2 (en) * 2014-12-22 2017-03-21 Globalfoundries Inc. Zig-zag trench structure to prevent aspect ratio trapping defect escape
KR102430501B1 (ko) * 2015-12-29 2022-08-09 삼성전자주식회사 반도체 단결정구조, 반도체 디바이스 및 그 제조방법
FR3091020B1 (fr) 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035783A (ko) * 1995-03-09 1996-10-28 김은영 반도체 패턴 측면의 에피성장율 조절방법
JP2000012976A (ja) * 1998-06-23 2000-01-14 Nec Corp Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
KR20010003511A (ko) * 1999-06-23 2001-01-15 윤종용 이방성 패시트를 갖는 물질막을 구비하는 반도체 장치 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
JP3114809B2 (ja) * 1989-05-31 2000-12-04 富士通株式会社 半導体装置
US5569954A (en) 1993-01-13 1996-10-29 Sumitomo Chemical Company Limited Epitaxial Inx Ga.sub.(1-x) As having a slanted crystallographic plane azimuth
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP3349931B2 (ja) * 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP2000101194A (ja) 1998-09-22 2000-04-07 Sanyo Electric Co Ltd 半導体層の形成方法ならびに半導体素子の製造方法
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
US6635110B1 (en) * 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
JP2001048694A (ja) 1999-08-02 2001-02-20 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶ウエハ及びＧａＡｓ液相エピタキシャルウエハ
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035783A (ko) * 1995-03-09 1996-10-28 김은영 반도체 패턴 측면의 에피성장율 조절방법
JP2000012976A (ja) * 1998-06-23 2000-01-14 Nec Corp Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
KR20010003511A (ko) * 1999-06-23 2001-01-15 윤종용 이방성 패시트를 갖는 물질막을 구비하는 반도체 장치 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148178B2 (en) 2008-06-03 2012-04-03 Samsung Led Co., Ltd. Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법

Also Published As

Publication number Publication date
CN1374683A (zh) 2002-10-16
US6809351B2 (en) 2004-10-26
JP2002270516A (ja) 2002-09-20
US20020168844A1 (en) 2002-11-14
EP1239062A2 (en) 2002-09-11

Similar Documents

Publication Publication Date Title
US6809351B2 (en) Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
JP4032538B2 (ja) 半導体薄膜および半導体素子の製造方法
US6606335B1 (en) Semiconductor laser, semiconductor device, and their manufacture methods
JP4288743B2 (ja) 窒化物半導体の成長方法
JP4743214B2 (ja) 半導体素子およびその製造方法
KR100917260B1 (ko) 결정막, 결정기판 및 반도체장치
EP1184913B1 (en) Nitride semiconductor laser diode
JP4352473B2 (ja) 半導体装置の製造方法
JP3372226B2 (ja) 窒化物半導体レーザ素子
JP4005275B2 (ja) 窒化物半導体素子
US20060086948A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2000277437A5 (ko)
JP4644942B2 (ja) 結晶膜、結晶基板および半導体装置の製造方法
JP3384782B2 (ja) 窒化物系半導体素子およびその製造方法
JP2000232239A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4625998B2 (ja) 窒化物半導体レーザ素子
JP3934320B2 (ja) ＧａＮ系半導体素子とその製造方法
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
KR100639747B1 (ko) 반도체 레이저, 반도체 장치 및 이들의 제조 방법
JP2001039800A (ja) 窒化物半導体の成長方法及び窒化物半導体素子
JP3925127B2 (ja) 窒化物半導体基板、及びその成長方法
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3438675B2 (ja) 窒化物半導体の成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application