WO2019199144A1 - 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법 - Google Patents

반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법 Download PDF

Info

Publication number
WO2019199144A1
WO2019199144A1 PCT/KR2019/004492 KR2019004492W WO2019199144A1 WO 2019199144 A1 WO2019199144 A1 WO 2019199144A1 KR 2019004492 W KR2019004492 W KR 2019004492W WO 2019199144 A1 WO2019199144 A1 WO 2019199144A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
growth
semiconductor
layer
Prior art date
Application number
PCT/KR2019/004492
Other languages
English (en)
French (fr)
Inventor
황성민
임원택
Original Assignee
주식회사 소프트에피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180043387A external-priority patent/KR20190119880A/ko
Priority claimed from KR1020180068381A external-priority patent/KR102532278B1/ko
Priority claimed from KR1020180114140A external-priority patent/KR20200034397A/ko
Application filed by 주식회사 소프트에피 filed Critical 주식회사 소프트에피
Publication of WO2019199144A1 publication Critical patent/WO2019199144A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/032—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of hard-magnetic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/40—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials of magnetic semiconductor materials, e.g. CdCr2S4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Definitions

  • the present disclosure relates to a wafer for a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device panel using the same, and more particularly, to a mini LED (100 width). And a device having a micro LED width of less than 100 ⁇ m) to the panel, and most of the processes are performed at the wafer level, and a method for manufacturing a wafer for a semiconductor light emitting device and a method of manufacturing a semiconductor light emitting device panel using the same.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, group III nitride semiconductor light emitting devices (LED, LD).
  • group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • FIG. 1 is a view illustrating an example of a method of manufacturing a semiconductor light emitting device panel disclosed in US Patent No. 8,349,116.
  • the semiconductor light emitting device 200 is transferred to a substrate 300 using a transfer carrier 100.
  • the process of transferring is shown.
  • Reference numeral 210 is a bonding layer
  • 220 is an electrode layer
  • 250 is a micro LED light emitting unit
  • 260 is a dielectric protective film
  • 310 is an electrical contact.
  • FIG. 2 is a view illustrating an example of a method of manufacturing the semiconductor light emitting device panel disclosed in US Patent No. 8,794,501.
  • a micro LED light emitting unit 250 in a wafer state on a support carrier or a support substrate 400 is illustrated.
  • the growth substrate 240 is removed by laser lift-off, wet etching, or the like (b), and the semiconductor lower layer 230 is removed by polishing, wet etching, or dry etching.
  • a technique of individualizing the micro LED light emitting unit 250 is proposed.
  • the micro LED light emitting unit 250 is transferred to the substrate 300 by using the carrier carrier 100 as shown in Figure 1 to manufacture a semiconductor light emitting device panel.
  • a method of manufacturing a semiconductor light emitting device panel comprising: forming a removal layer on a growth substrate; Growing a semiconductor light emitting part on the removal layer; Separating the semiconductor light emitting part into a growth substrate, wherein the semiconductor light emitting part is separated into a plurality of semiconductor light emitting parts, and a part of the removing layer between the growth substrate and each semiconductor light emitting part is removed so that a plurality of the removing layers remain. Separating the semiconductor light emitting part from the growth substrate; and attaching the semiconductor light emitting part to the substrate so as to conduct some or all of the plurality of semiconductor light emitting parts.
  • an according to another aspect of the present disclosure includes: a wafer for a semiconductor light emitting device, comprising: a growth substrate; A buffer layer formed on the growth substrate; A growth prevention film formed on the buffer layer and having a plurality of numbers, the growth prevention film having a longest width of each opening of 100 ⁇ m or less; A plurality of semiconductor light emitting parts grown from a buffer layer in each opening and spaced apart from each other; a plurality of semiconductor light emitting parts having a longest width of each semiconductor light emitting part of 100 ⁇ m or less; A wafer is provided.
  • FIG. 1 is a view showing an example of a method of manufacturing a semiconductor light emitting device panel shown in US Patent No. 8,349,116,
  • FIG. 2 is a view showing an example of a method of manufacturing a semiconductor light emitting device panel shown in US Patent No. 8,794,501;
  • FIG. 3 illustrates an example of a method of manufacturing a semiconductor light emitting unit according to the present disclosure
  • FIG. 4 is a view showing still another example of a method of manufacturing a semiconductor light emitting unit according to the present disclosure
  • FIG. 5 is a view showing still another example of a method of manufacturing a semiconductor light emitting unit according to the present disclosure
  • FIG. 6 illustrates an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 7 is a view showing still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 8 is a view showing still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • 16 and 17 illustrate still another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure
  • FIG. 18 illustrates another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure
  • FIG. 19 illustrates examples of a method for selectively transferring a semiconductor light emitting unit according to the present disclosure
  • FIG. 20 is photographs showing examples of a semiconductor light emitting part actually grown according to the method shown in FIG. 4;
  • 21 is a diagram illustrating an example of a cross-sectional structure in which a semiconductor light emitting part is grown according to the present disclosure and an example of a cross-sectional structure in which a semiconductor light emitting part is grown using conventional selective growth;
  • FIG. 22 is a diagram illustrating an example of a detailed structure of a semiconductor light emitting unit according to the present disclosure
  • FIG. 24 is a view showing still another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure.
  • 25 is a view showing still another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure.
  • 26 illustrates another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure
  • FIG. 27 illustrates another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure
  • 29 illustrates another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure
  • FIG. 30 illustrates an example of a method of manufacturing a carrier according to the present disclosure
  • FIG. 31 illustrates another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure
  • FIG. 32 is a view showing an example of a method of making a permanent magnet (30M) according to the present disclosure
  • FIG. 37 illustrates an example of using the carrier shown in FIG. 36
  • FIG. 39 is a view showing examples of the shape of a growth preventing film pattern used to manufacture the semiconductor light emitting portion shown in FIG. 38;
  • FIG. 40 is a view showing other examples of the shape of the growth preventing film pattern used to manufacture the semiconductor light emitting portion shown in FIG. 38;
  • FIG. 41 is a view showing another example of the shape of a growth prevention film pattern used for manufacturing the semiconductor light emitting portion shown in FIG. 38;
  • FIG. 42 is a view illustrating a semiconductor light emitting part grown using the growth prevention film pattern shown in FIG. 41;
  • a growth substrate 10 (eg, a sapphire substrate) is prepared (step 1).
  • the growth substrate 10 may be made of a material such as sapphire (Al 2 O 3 ), SiC, Si, etc., there is no particular limitation as long as the growth of the semiconductor is possible.
  • a group III nitride semiconductor is used as the semiconductor and a sapphire substrate is used as the growth substrate 10 as an example.
  • a buffer layer to seed layer 20 for example, AlN for stably growing the semiconductor is prepared on the growth substrate 10 (step 2).
  • the buffer layer 20 may be made of a material such as GaN, AlGaN, AlN, CrN, and the like, and the material may be capable of growing a high-quality semiconductor by overcoming the difference between the lattice constant and thermal expansion coefficient of the growth substrate 10 and the semiconductor. There is no.
  • the semiconductor light emitting part 30 (for example, LED) is formed on the buffer layer 20 (step 3).
  • the semiconductor light emitting unit 30 may be formed of an n-type semiconductor layer (Si-doped GaN), an active layer (eg, InGaN / GaN multi-quantum well structure), and a p-type semiconductor layer (Mg-doped GaN).
  • the semiconductor light emitting unit 30 is not particularly limited as long as it emits light by using a PN junction and recombination of electrons and holes.
  • the buffer layer 20 and the semiconductor light emitting part 30 may be grown by a deposition method such as MOCVD.
  • a growth substrate 10 eg, a sapphire substrate
  • a buffer layer 20 is formed on the growth substrate 10 (step 2; see FIG. 3).
  • a semiconductor growth prevention film 21 (for example, SiO 2 ) is formed on the buffer layer 20 (step 4).
  • a plurality of semiconductor growth openings 22 are formed in the semiconductor growth prevention film 21 (step 5).
  • the plurality of semiconductor growth openings 22 may be formed by patterning the semiconductor growth preventing film 21 through a photolithography process and etching (wet or dry) to expose the buffer layer 20.
  • the semiconductor growth prevention film 21 having the plurality of semiconductor growth openings 22 forms a photoresist PR so as to correspond to the plurality of semiconductor growth openings 22, and then deposits the semiconductor growth prevention film 21. It can form by removing a photoresist.
  • the semiconductor growth prevention film 21 may be made of a dielectric material such as SiO 2 or SiN x, and is not particularly limited as long as the growth of the semiconductor is suppressed. It is also possible to first form the semiconductor growth preventing film 21 having the plurality of semiconductor growth openings 22 and to form the buffer layer 20.
  • Examples of the shape of the plurality of semiconductor growth openings 22 include hexagonal and tetragonal shapes (eg, trapezoids, diamonds), and the like, and there is no particular limitation as long as the semiconductor layer can be grown.
  • the surface of each semiconductor growth opening 22 can be formed in a hexagon, a hexagon, or the like so as to have an a-axis direction.
  • the surface of the growth opening 22 is in the a-axis direction, that is, the surface of the growth substrate 10 exposed by the growth opening 22 is in the a-axis direction, and the group III nitride semiconductor layer (for example, GaN)
  • Each face is formed with an m face.
  • the m plane of the group III nitride semiconductor layer (eg, GaN) has a property of poor growth in the m-axis direction, and thus the sides of the grown semiconductor light emitting portion 30 (that is, per side of the semiconductor light emitting portion 30). Surface) may have the same shape as that of the growth opening 22. Furthermore, by adjusting the growth conditions, the area of the upper surface of the semiconductor light emitting part 30 may be made smaller than the area of the growth opening 22, thereby preventing the semiconductor light emitting parts 30 from being bonded. It becomes possible to ensure reliably, and it becomes possible to arrange
  • the cross-section of the semiconductor light emitting portion 30 is formed to have a symmetrical shape, there is no need to consider the direction of the semiconductor light emitting portion 30 in a subsequent process, it is possible to facilitate the process (for example, fab process) Has
  • the shape of the semiconductor light emitting portion 30 can be controlled by adjusting the orientation of the growth opening 22, thereby suppressing unexpected growth of the semiconductor light emitting portion 30. Will be. More preferably, it is possible to have the above-mentioned advantages by designing the growth openings 22 such that the side surfaces of the semiconductor light emitting portion 30 have orientations or planes at which the growth rate is not fast.
  • the size and spacing of the plurality of semiconductor growth openings 22 may vary depending on the size of the semiconductor light emitting portion 30 to be grown. For example, if the semiconductor light emitting portion 30 has a width of 50 ⁇ m, the same may be 50. It is formed to have a width of ⁇ m. The interval is preferably a width at which the semiconductor light emitting portions 30 grown in the neighboring semiconductor growth openings 22 are not bonded to each other. Finally, the semiconductor light emitting portion 30 is formed (step 3 '). Since the semiconductor growth prevention film 21 is formed, the growth of the semiconductor light emitting portion 30 mainly occurs only in the plurality of semiconductor growth openings 22.
  • the shape of the semiconductor light emitting portion 30 viewed from above may be formed into a hexagonal shape, a tetragonal shape (trapezoid, a lozenge) or the like by being influenced by the shape of the plurality of semiconductor growth openings 22. By having such a shape, it becomes possible to raise light extraction efficiency compared with the case where it has a rectangle or square shape only.
  • the group III nitride semiconductor is grown on the C surface sapphire, the upper surface is the same as the C surface, but has the m-axis and a-axis directions in the form shown in FIG. 4 (see FIG. 5).
  • FIG. 5 is a diagram illustrating still another example of a method of manufacturing a semiconductor light emitting unit according to the present disclosure.
  • a growth substrate 10 eg, a sapphire substrate
  • a buffer layer 20 eg, AlN
  • an etch stop layer 23 eg, SiO 2
  • the etch stop layer 23 may be formed in the same manner as the semiconductor growth stop layer 22.
  • the buffer layer 20 and the growth substrate 10 are removed by a method such as dry etching, wherein the region where the etch stop layer 23 is formed is maintained without being removed.
  • the region 11 of the growth substrate 10 removed and exposed serves as a semiconductor growth prevention region.
  • the etch stop layer 23 is removed by a wet etching method.
  • the shape of the remaining buffer layer 20 may have the same shape as the growth preventing opening 22 shown in FIG. 5, and is not particularly limited.
  • the semiconductor light emitting part 30 is formed on the buffer layer 20 (step 3 "). Since the exposed region 11 of the growth substrate 10 functions as the semiconductor growth prevention film 21, semiconductor light emission is achieved.
  • the growth of the portion 30 mainly occurs only on the remaining buffer layer 20.
  • the shape of the semiconductor light emitting portion 30 seen from above is the same as that of the semiconductor light emitting portion 30 shown in FIG.
  • FIG. 6 is a view illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a semiconductor light emitting unit 30 manufactured according to the method shown in FIG. 3 is prepared (step 3).
  • the epitaxial semiconductor light emitting part 30 is separated into the chip level semiconductor light emitting part 30 through etching (for example, ICP etching) (step 7).
  • etching for example, ICP etching
  • a method such as dry etching or wet etching may be used, and there is no particular limitation as long as it can result in the semiconductor light emitting unit 30 at the chip level.
  • the buffer layer 20 may be partially left in the process of individualization, but is preferably removed in consideration of the subsequent process.
  • the buffer layer 20 eg AlN
  • the buffer layer 20 may be referred to as a removal layer, and if the removal layer is partially removed through wet etching between the growth substrate 10 and the semiconductor light emitting unit 30, the growth substrate 10 may be removed. It does not have to be formed in contact with it.
  • KOH Potassium hydroxide
  • AZ400K KOH: ethylene glycol (mixed solution)
  • H 3 PO 4 Phosphoric acid
  • the temperature is suitably about 20 to 80 ° C.
  • an ethylene glycol solution may be added to process the same at a temperature of 80 to 200 ° C.
  • the etching time is very dependent on the temperature of the etching solution. Possible to dozens of hours in minutes.
  • the etching conditions may be adjusted such that the width of the buffer layer 20 remaining after etching is 20% or less of the width of the semiconductor light emitting part 30.
  • the process of forming the electrode 50 in the semiconductor light-emitting part 30 is performed (step 9).
  • This process may vary depending on whether the semiconductor light emitting unit 30 is a lateral chip, a flip chip, or a vertical chip. Accordingly, the number of electrodes may also vary.
  • FIG. 7 illustrates another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a semiconductor light emitting unit 30 manufactured according to the method shown in FIG. 4 is prepared (step 3 ′).
  • the semiconductor etch stop layer 21 is removed (step 7 ').
  • the buffer layer 20 may be removed in the removal process.
  • a portion of the buffer layer 20 (eg AlN) positioned between the semiconductor light emitting part 30 and the growth substrate 10 is removed by wet etching (step 8).
  • step 7 is not necessary.
  • the process of forming the electrode 50 in the semiconductor light-emitting part 30 is performed (step 9).
  • FIG. 8 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • a semiconductor light emitting unit 30 manufactured according to the method shown in FIG. 5 is prepared (step 3 ′′).
  • a portion of the buffer layer 20 (eg AlN) positioned between the semiconductor light emitting unit 30 and the growth substrate 10 is removed (step 8), unlike the example shown in FIG. Since the semiconductor light emitting portion 30 is already individualized, the step 7 is not necessary, and the exposed region 11 of the growth substrate 10 is provided, so that the etching liquid can be easily penetrated.
  • the process of forming the electrode 50 in the semiconductor light emitting portion 30 is performed (step 9).
  • step 9 to 11 illustrate still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • step 9 is performed before step 8.
  • the growth substrate 10 and the semiconductor light emitting part 30 may be separated from each other by the thin buffer layer 20, thereby preventing a process defect.
  • the step (step 9) of forming the electrode 50 may be performed prior to the step (step 7 ′) of removing the semiconductor etch stop layer 21 (see FIG. 4).
  • FIG. 12 to 15 are diagrams showing examples of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure, which will be described using the semiconductor light emitting device shown in FIG. 9 as an example. Of course, it can be applied to the semiconductor light emitting device shown in FIG.
  • the fixture 60 may be epoxy, polyimide, or the like widely used in a semiconductor process, and there is no particular limitation as long as it is a material capable of fixing the semiconductor light emitting unit 30 in a subsequent process.
  • the fixture 60 can be formed by applying and then curing the epoxy.
  • the fixture 60 integrated with the semiconductor light emitting portion 30 is separated from the growth substrate 10 (step VII).
  • the bonding force between the fixture 60 and the growth substrate 10 is not high, a separation method focused on separating the semiconductor light emitting portion 30 and the growth substrate 10 may be used.
  • a separation method focused on separating the semiconductor light emitting portion 30 and the growth substrate 10 may be used.
  • the semiconductor light emitting portion 30 and the growth substrate 10 are attached to each other by the buffer layer 20 having already been partially removed, it is not necessary to separate them without using a method such as laser lift-off. It is possible. For example, by attaching a vacuum chuck to both sides of the fixture 60 and the growth substrate 10 and applying a force in a separating direction, it is possible to separate them. Of course, it is possible to apply a shear stress. That is, they can be separated by mechanical force.
  • the thermal expansion coefficient of the sapphire used as the growth substrate 10 is about 7 ⁇ 10 -6 °C
  • the thermal expansion coefficient of the polymer generally used as the fixture 60 is about 70 ⁇ 10 -6 °C
  • about 10 The difference is about twice.
  • the expansion coefficient difference By using the expansion coefficient difference, it is possible to generate and separate thermal stress between the interfaces by repeating the heating and cooling processes one to several times.
  • the remaining residue is removed by ashing (step VII).
  • the residue can be easily removed by an ashing process using an oxygen plasma. Since the thickness of the actual buffer layer 20 is about 30 nm, there is no problem even if it is not removed. If necessary, the buffer layer 20 can be removed using an Ar plasma.
  • FIG. 13 is a view showing an example of a method of transferring a semiconductor light emitting device having a flip chip shape to a carrier according to the present disclosure.
  • the carrier 70 is attached to the side A from which residue is removed using an adhesive.
  • Carrier 70 is preferably made of a material of less bending, for example, may be made of glass, sapphire and the like, there is no particular limitation.
  • a part of the fixture 60 is removed to expose the electrode 50 (step VII).
  • the electrode 50 is attached to the substrate 80 provided with the electrode pad 81 by soldering, eutectic bonding, paste, or the like (step VII).
  • the fixture 60 and the carrier 70 are removed to complete the semiconductor light emitting device panel.
  • FIG. 14 is a view illustrating an example of a method of transferring a semiconductor light emitting device having a vertical chip shape to a carrier according to the present disclosure.
  • a fixture 60 is formed by using an adhesive on a side B provided with an electrode 50.
  • the carrier 70 is attached to the carrier 70 (step ′ '), and an additional electrode 51 is formed on the semiconductor light emitting portion 30 at the side A from which the residue is removed (step ′ ′).
  • the additional electrode 51 is attached to the board
  • the fixture 60 and the carrier 70 are removed to complete the semiconductor light emitting device panel.
  • FIG. 15 is a view illustrating an example of a method of transferring a semiconductor light emitting device having a lattice chip shape to a carrier according to the present disclosure.
  • the carrier 70 is attached to C) using an adhesive (step VII).
  • the side A from which the buffer layer 20 (see Fig. 12) is removed is attached to the substrate 80 using an adhesive. (Step 15 ").
  • the fixture 60 and the carrier 70 are removed, the electrode 50 is exposed, and wiring (not shown) is performed by 3D printing or the like to complete the semiconductor light emitting device panel. If necessary, a part of the fixture 60 may be left.
  • 16 and 17 are diagrams illustrating still another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure.
  • the fixture 60 and the carrier 70 are immediately formed. Forming (step VII '), removing the growth substrate 10 (step VII'), then forming additional electrodes 51 (step VII '') and adding additional fixtures 61 and After attaching the carrier 76 (step ′ '′′), the fixture 60 and the carrier 70 are removed (step ′′ ′′), and the electrode 50 is provided with an electrode pad provided on the substrate 80. 81) to complete the semiconductor light emitting device panel.
  • FIG. 18 is a view showing another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure, after forming a vertical chip through step 9, without the attachment of the fixture 60 and the carrier 70, growth Bonding the electrode 50 and the electrode pad 81 provided on the substrate 80 using the substrate 10 as a carrier (step ′′ ′′) and removing the growth substrate 10 to complete the semiconductor light emitting device panel. do.
  • the semiconductor light emitting unit 30 is irradiated with UV by using a carrier 71 on a UV reactive tape or a plate having a UV reactive material attached thereto. ) May be selectively (one, more than one, or all) transferred (a) or using a carrier 73 (eg, a patterned silicon substrate) having a groove 72 that does not touch the semiconductor light emitting portion 30 (b, c), (d) using a carrier 75 (eg, a patterned silicon substrate) having a projection 4 in contact with the semiconductor light emitting portion 30 is possible.
  • a carrier 73 eg, a patterned silicon substrate
  • a carrier 75 eg, a patterned silicon substrate
  • the carrier 76 is attached to the growth substrate 10 in a state in which the semiconductor light emitting part 30 is not separated, and then the chamber containing the fluid 91 (for example, water) is included. It is possible to cause the growth substrate 10 to be separated due to the difference in the coefficient of thermal expansion between the materials by placing it in the 90 and performing the heating and / or cooling once or several times.
  • the fluid 91 for example, water
  • FIG. 20 is a photograph showing examples of a semiconductor light emitting unit actually grown according to the method shown in FIG. 4.
  • 21 is a diagram illustrating an example of a cross-sectional structure in which a semiconductor light emitting part is grown according to the present disclosure and an example of a cross-sectional structure in which a semiconductor light emitting part is grown using conventional selective growth.
  • a cross-sectional structure in which a semiconductor light emitting part is grown (upper side; a semiconductor light emitting device wafer) includes a growth prevention film 21 having a growth substrate 10, a buffer layer 20, an opening 22, and a semiconductor light emitting part 30. It includes. It consists of the growth substrate 10-the buffer layer 20-the semiconductor light-emitting part 30 at the point A, and the growth substrate 10-the buffer layer 20-the growth prevention film 21-the semiconductor light-emitting part 30 at the point B. And the growth substrate 10-the buffer layer 20-the growth prevention film 21 at point C.
  • a cross-sectional structure (lower side; semiconductor light emitting device wafer) in which a semiconductor light emitting part is grown using a conventional selective growth is a growth substrate 10, a buffer layer 20, an additional layer 24 (eg, un-doped GaN or un-doped AlGaN). ), A growth preventing film 21 having an opening 22, and a semiconductor light emitting part 30.
  • the additional layer 24 has a thickness of about 2 to 5 ⁇ m and is introduced to improve the crystallinity of the semiconductor light emitting portion 30 formed thereon.
  • the buffer layer 20 and the additional layer 24 are bundled and described as the buffer layer 20.
  • the additional layer 24 is grown at a temperature of about 1000 ° C.
  • the additional layer 24 is grown at a temperature of about 500 ° C in the case of GaN and about 600 ° C in the case of AlN.
  • the additional layer 24 has a thickness of about 2-5 ⁇ m while the buffer layer 20 has a thickness of about 1-100 nm.
  • the buffer layer 20 may be referred to as a seed layer to distinguish it from the additional layer 24.
  • the buffer layer 20 For example, AlN can be grown by sputtering rather than MOCVD, thereby further improving the crystallinity of the semiconductor light emitting portion 30.
  • the growth of the buffer layer 20 by sputtering has been proposed, but in the case of using selective growth, introducing it causes problems in the process.
  • the buffer layer 20 is formed by the sputtering method
  • the additional layer 24 is formed again by the MOCVD method
  • the growth prevention film 21 is formed again by an appropriate technique
  • the semiconductor light emission is performed by the MOCVD method. It is to form a portion (30).
  • the additional layer 24 is omitted or grown as part of the semiconductor light emitting portion 30, thereby forming the buffer layer 20 between the formation (using the sputtering method) and the formation of the growth prevention film 21. Solving the problem of additional use of the MOCVD method, there is an advantage that can use the sputtering method.
  • the coefficient of thermal expansion of the growth substrate 10 and the additional layer 24 are present. Due to the difference in thermal expansion coefficient of, bowing (curvature) occurs in the growth substrate 10.
  • bowing curvature
  • three micro LEDs are provided in each pixel of the panel, and a precision error of several micrometers is required between the micro LEDs provided in the pixels. If an error occurs more than a predetermined level from the growth of the semiconductor light emitting unit 30, which is an initial stage of fabrication of the semiconductor light emitting device panel, this may have a fatal effect on the fabrication of the semiconductor light emitting device panel.
  • the present disclosure makes it possible to reduce the warpage of the growth substrate 10 resulting from the difference in coefficient of thermal expansion by removing the additional layer 24 between the growth substrate 10 and the growth prevention film 21.
  • the semiconductor light emitting portions 30 grown from the respective openings 22 are separated from each other, the semiconductor light emitting portions 30 are formed after the growth is performed. They do not cover the entire growth substrate 10, and therefore, it is possible to reduce the warpage of the growth substrate 10 due to the difference between the thermal expansion coefficient of the growth substrate 10 and the thermal expansion coefficient of the semiconductor light emitting portion 30.
  • variety of the semiconductor light-emitting part 30 is larger than 100 micrometers (based on the longest width), the height of the semiconductor light-emitting part 30 will become high with the width increase, and therefore the semiconductor light-emitting part 30 ),
  • the warpage of the growth substrate 10 due to the difference in thermal expansion coefficient between the growth substrate 10 and the growth substrate 10 may affect subsequent processes.
  • the present disclosure removes the additional layer 24 between the growth substrate 10 and the growth preventing film 24 and grows each semiconductor light emitting portion 30 spaced apart from each other, thereby making an epitaxial growth method suitable for the fabrication of a micro LED panel. And an epi wafer.
  • Fig. 34A shows the degree of warpage for each case.
  • the side surface of the semiconductor light emitting unit 30 may be damaged during dry etching (eg, ICP), and the damage may be caused by the semiconductor. It is known that the smaller the size of the light emitting portion 30 becomes larger (Electro-Optical Size-Dependence Investigation in GaN Micro-LED Devices Anis Daami, Francois Olivier, Ludovic Dupre, Franck Henry and Francois Templier, CEA-LETI Grenoble, France ). This concern can also be reduced by growing the semiconductor light emitting portion 30 by the method shown in FIG.
  • the crystallinity of the semiconductor light emitting portion 30 grown thereon is determined based on the FWHM values (002) and (x) 102) all were confirmed to be less than 200 arcsec. Comparison data with using the GaN seed layer are shown in FIGS. 34 (b) and 34 (c).
  • FIG. 22 is a diagram illustrating an example of a detailed structure of a semiconductor light emitting unit according to the present disclosure.
  • the semiconductor light emitting unit 30 may include a first semiconductor layer 31 having a first conductivity (eg, an n-type semiconductor layer (Si-doped GaN). )), An active layer 32 that generates light using recombination of electrons and holes (eg, an InGaN / (In) GaN multiquantum well structure), and a second semiconductor layer 33 having a second conductivity different from the first conductivity.
  • a p-type semiconductor layer Mg-doped GaN).
  • the active layer 32 and the second semiconductor layer 33 are also formed on the side surface of the first semiconductor layer 31, the problem that the active layer 32 is reduced due to the reduction of the chip size according to the manufacture of the micro LED is partially. It can have the advantage of eliminating.
  • FIG. 33 (g) the TEM photograph shows that the active layer 32 is formed on the side surface of the semiconductor light emitting unit 30. The following conditions can be used for its formation.
  • Buffer layer growth conditions sputtering method, growth temperature 400 ⁇ 700 °C, thickness: 1 ⁇ 100nm, using an Al target, using Ar + N 2 gas.
  • FIG. 23 is a diagram illustrating various shapes of a semiconductor light emitting part manufactured according to the present disclosure, and has a form of a semiconductor light emitting part 30 in which a first electrode 50 and an additional electrode or a second electrode 51 are formed. This may be referred to as a semiconductor light emitting chip.
  • the semiconductor light emitting chip includes a semiconductor light emitting part 30, a first electrode 50, and a second electrode 51, and the semiconductor light emitting part 30 includes a first semiconductor layer 31,
  • the active layer 32 and the second semiconductor layer 33 are included.
  • the first electrode 50 is electrically connected to the second semiconductor layer 33
  • the second electrode 51 is electrically connected to the first semiconductor layer 31.
  • the second electrode 51 is electrically connected to the first semiconductor layer 31 or Can be contacted.
  • the first electrode 50 when the first electrode 50 is widely spread over the second semiconductor layer 33, and the first electrode 50 is configured to include Ag and / or Al to function as a reflective film, It can be attached to a power supply board (eg PCB, TFT Back Plane) in an inverted form. This form is called a flip chip. If necessary, a distributed bragg reflector (eg, SiO 2 / TiO 2 multilayer laminate) may be provided between the first electrode 50 and the second semiconductor layer 33.
  • a distributed bragg reflector eg, SiO 2 / TiO 2 multilayer laminate
  • the second electrode 51 is in electrical contact with the first semiconductor layer 31 on the opposite side of the second semiconductor layer 33 with respect to the active layer 32.
  • the size of the first electrode 50 and the second electrode 51 may vary depending on whether the first electrode 50 is in contact with the power supply substrate or the second electrode 51 is in contact with the power supply substrate. This type of chip is called a vertical chip in terms of current flow.
  • the first electrode 50 is located on the side of the device.
  • the first electrode 50 may function as a reflective film, light may be made of only a light-transmissive material such as indium tin oxide (ITO) to allow light to pass therethrough.
  • ITO indium tin oxide
  • the second electrode 51 may be in contact with the power supply substrate.
  • 33A shows an example of epi form (trapezoidal epi). The cross section is available in various shapes such as square, hexagon, and trapezoid.
  • the first electrode 50 may be formed on the entire second semiconductor layer 33 or may be formed on a part of the second electrode layer 33. That is, when the cross-section of the semiconductor light emitting unit 30 is a polygon, it may be formed on at least one side of the.
  • FIG. 23E a structure in which the second electrode 51 is in electrical contact with the first semiconductor layer 31 on the side opposite to FIG. 23D is shown.
  • the semiconductor light emitting portion 30 includes an additional active layer 32b.
  • This configuration is made possible by exposing the first semiconductor layer 31 in two stages through two etching processes.
  • the third electrode 52 and the fourth electrode 53 are further provided for the emission of the additional active layer 32b. Since the second electrode 51 is provided in the first semiconductor layer 31, the fourth electrode 53 can be omitted.
  • the active layer 31 formed on the inclined surface is made of the same material as the additional active layer 32b formed on the upper flat surface, it is known that it can emit light of different wavelengths depending on its growth conditions.
  • the semiconductor light emitting portion 30 has a polygonal weight shape (see Fig. 33B).
  • FIG. 24 is a diagram illustrating still another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure, and will be described using the semiconductor light emitting device shown in FIG. 23A as an example.
  • a growth substrate 10 including a semiconductor light emitting unit 30 at a chip level is prepared.
  • the carrier 71 (see FIG. 19A) is attached to the semiconductor light emitting portion 30, and then the growth substrate 10 is separated from the semiconductor light emitting portion 30.
  • the carrier 71 preferably has a plurality of holes 77 so that the etching liquid can easily penetrate through the plurality of holes 77.
  • a rough surface (see FIG. 33C) is formed on the bottom surface of the semiconductor light emitting portion 30 (the surface facing the growth substrate 10), and the light generated in the active layer 32 is formed. Scattering contributes to an increase in the external quantum efficiency of the device.
  • the semiconductor light emitting unit 30 is attached to the substrate 80 provided with the adhesive (not shown), and the carrier 71 is separated by UV irradiation.
  • a method such as 3D printing may be used. According to various forms of the semiconductor light emitting unit 30 illustrated in FIG. 23, the attachment method and the method of electrical connection may be changed.
  • FIG. 25 is a view illustrating still another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure, and will be described using the semiconductor light emitting device shown in FIG. 23C as an example.
  • the semiconductor light emitting unit 30 includes only the first electrode 50 in a state where the semiconductor light emitting unit 30 is attached to the growth substrate 10.
  • 25 (a) and 25 (b) are the same as FIGS. 24 (a) and 24 (b).
  • the semiconductor light emitting part 30 in a state separated from the growth substrate 10 is attached to the additional carrier 79, and then the carrier 71 is irradiated with UV to irradiate the carrier.
  • the 71 is separated from the semiconductor light emitting portion 30.
  • the additional carrier 79 may have the same shape as the carrier 71 (except for the plurality of holes 77).
  • the semiconductor light emitting unit 30 is attached to the substrate 80 using the additional carrier 79, and then the additional carrier 79 is irradiated with UV to emit light. It separates from the part 30.
  • the second electrode 51 is formed in the semiconductor light emitting unit 30.
  • the method of attaching and electrically connecting may vary according to various forms of the semiconductor light emitting unit 30 shown in FIG. 23.
  • FIG. 26 is a diagram illustrating still another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure. As shown in FIG. 26A, the semiconductor light emitting unit 30 shown in FIG. 22 is used.
  • the substrate 60 is provided with the electrode pad 81 in the state in which the fixture 60 is disposed around the semiconductor light emitting portion 30 and the first electrode 50 is positioned thereon. Attach (80).
  • the growth substrate 10 is separated using a laser.
  • the second electrode 51 is formed on the first semiconductor layer 31.
  • FIG. 27 is a view showing another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure, in which at least two kinds of LEDs are provided on one growth substrate 10, and the growth substrate 10 is formed of the LEDs. It is used for growth or for transportation.
  • a semiconductor light emitting part 30B emitting blue light is grown.
  • the semiconductor light emitting part 30B may have the form shown in FIG. 22, and the opening 22 is not formed in the growth preventing film 21 except for a region in which the semiconductor light emitting part 30B is grown. Can be formed.
  • the semiconductor light emitting part 30G emitting green light is grown.
  • the semiconductor light emitting part 30G may have the form shown in FIG. 22.
  • the semiconductor light emitting part 30G may have an opening in the region where the semiconductor light emitting part 30G is to be grown.
  • the semiconductor light emitting portion 30G can be grown.
  • the first semiconductor layer 31 is grown in a state in which the growth prevention film 21 is formed with the opening 22 for growth of the semiconductor light emitting portion 30B and the semiconductor light emitting portion 30G.
  • the growth prevention film 21 is formed with the opening 22 for growth of the semiconductor light emitting portion 30B and the semiconductor light emitting portion 30G.
  • the semiconductor light emitting part 30R emitting red light may be brought to the growth substrate 10. This can be done in a state where the growth prevention film 21 is removed. It is also possible, but not desirable, to bring the semiconductor light emitting portion 30R onto the growth substrate 10 and grow the semiconductor light emitting portion 30B and the semiconductor light emitting portion 30G while being covered with a growth material such as SiO 2 . It is also possible to bring the semiconductor light emitting portion 30B or the semiconductor light emitting portion 30G without growing it, but this is not preferable in view of accuracy.
  • the semiconductor light emitting portion 30R it is not preferable in consideration of materials (for example, InP and GaAs) constituting the semiconductor light emitting portion 30R and the growth conditions thereof.
  • materials for example, InP and GaAs
  • the semiconductor light emitting portion 22 shown in Figure 22 it is known that it is possible to emit red light in the active layer 32 formed on the side of the semiconductor light emitting portion 22, but it is still in the commercialization stage It is not early. Although it is possible to grow the semiconductor light emitting portion 30G before the semiconductor light emitting portion 30B, this is not preferable.
  • the semiconductor light emitting device panel can be manufactured by attaching to the substrate 80 and removing the growth substrate 10.
  • the substrate 80 can be removed by attaching to the substrate 80 and removing the growth substrate 10.
  • the semiconductor light emitting portion 30B and the semiconductor foot 30BR are grown on the growth substrate 10.
  • the semiconductor light emitting portion 30B and the semiconductor light emitting portion 30BR emit light of blue in the same manner, but as described later, the light is excited by the semiconductor light emitting portion 30BR and emits red light in the semiconductor light emitting portion 30BR.
  • a conversion material 30P eg phosphor, quantum dot is additionally applied.
  • the semiconductor light emitting part 30G emitting green light is grown.
  • the light conversion material 30P is applied to the semiconductor light emitting unit 30BR.
  • the semiconductor light emitting device panel can be manufactured by attaching to the substrate 80 and removing the growth substrate 10. Also in the configuration of the semiconductor light emitting portion 30G, the semiconductor light emitting portion 30B is grown, and then the light emitting member 30G is applied by applying a light conversion member excited to blue emitted from the semiconductor light emitting portion 30B and emitting green color. It is possible to make It is also possible to use the semiconductor light emitting portion 30G for the light conversion material 30P. By using the method shown in Figs.
  • the present disclosure can reduce the warpage of the growth substrate 10 caused by the difference in thermal expansion coefficient between the growth substrate 10 and the semiconductor light emitting portion 30 by using the epi wafer structure as shown in FIG. While removing the error in the process of, while transferring the semiconductor light emitting portion 30 to the carrier 70 and / or the substrate 80 can reduce the error due to the bending of the growth substrate 10, using a micro LED The error range required for each pixel of the panel can be satisfied.
  • FIG. 28 is a view showing another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure. As shown in FIG. 28 (a), a semiconductor light emitting part is formed on the substrate 80 in the state shown in FIG. 27 (b). Attach (30B, 30G).
  • the semiconductor light emitting unit 30R is attached to the substrate 80 using the substrate 11, and the necessary chip process is subsequently performed.
  • the semiconductor light emitting units 30B, 30G, and 30BR are attached to the substrate 80 in the state shown in FIG. 27F.
  • the light conversion member 30P may be applied to the semiconductor light emitting unit 30BR, and the necessary chip process may be subsequently performed.
  • FIG. 29 is a view illustrating still another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure.
  • the method of forming the semiconductor light emitting units 30B, 30G, and 30R is the same as that of FIG. 27, but the growth substrate 10 is formed.
  • An electronic device such as a switch (eg, HEMT, BJT, MESFET) and / or an ESD protection diode that drives the semiconductor light emitting units 30B, 30G, and 30R is added thereto.
  • a switch eg, HEMT, BJT, MESFET
  • ESD protection diode that drives the semiconductor light emitting units 30B, 30G, and 30R is added thereto.
  • the semiconductor light emitting units 30B and 30G are grown.
  • the epitaxial structure 30D for electronic devices is grown using an epitaxial growth method such as MOCVD.
  • 35 illustrates an example of a transistor formed on the growth substrate 10, the buffer layer 20, and the growth prevention film 21.
  • the lower part of the epitaxial structure 30D for the electronic device has the same structure as the lower part of the semiconductor light emitting part 30 shown in FIG. 22, so that the lower part of the epitaxial structure 30D may be easily separated from the growth substrate 10. Of course, you can reduce the whip.
  • An example of an epitaxial structure 30D for an electronic device is illustrated in FIG. 33 (d).
  • the semiconductor light emitting portion 30R is brought.
  • the order of forming the semiconductor light emitting units 30B, 30G, and 30R and the order of forming the epitaxial structure 30D for the electronic device may be changed.
  • the epitaxial structure 30D for the electronic device is etched into the switches 30BT, 30GT, and 30RT for each of the semiconductor light emitting units 30B, 30G, and 30R. W).
  • the switches 30BT, 30GT, and 30RT are formed (grown or brought) immediately without making the epitaxial structure 30D for the electronic device, and the wiring W Can also be performed.
  • the growth substrate 10 itself having the semiconductor light emitting units 30B, 30G, and 30R and the switches 30BT, 30GT, and 30RT is used as a display, or the substrate (using the growth substrate 10) is used. 80) can be used.
  • FIG. 30 is a diagram illustrating an example of a method of manufacturing a carrier according to the present disclosure.
  • the semiconductor layer 30S is grown on the growth substrate 10S for producing a carrier.
  • An example of the semiconductor layer 30S grown on the growth substrate 10S is shown in FIG. 33E.
  • a part of the semiconductor layer 30S may be formed in another shape (for example, a cross shape) and used as the alignment key 30A.
  • the shape of the alignment key 30A may be adjusted by changing the shape of the opening 22 in the growth prevention film 21 or by etching after growth.
  • four alignment keys 30A may be formed near the edge of the growth substrate 10 at an angle of 90 °.
  • a carrier 70S provided with an engraving material S is prepared.
  • the intaglio S is pressed onto the growth substrate 10S on which the semiconductor layer 30S is grown.
  • the shape of the semiconductor layer 30S imprinted on the intaglio material S by irradiation with UV is used, that is, the shape of the opening 70H.
  • the carrier 70S may be made of a light transmissive material (eg, plastic or glass).
  • the opening 70H also includes the alignment opening 70A. An example of the opening 70H is shown in FIG. 33 (f) with a photograph.
  • the advantages of the size of the plurality of openings 70H provided in the carrier 70S and the spacing therebetween can be formed with an error within an error range occurring in the process of epi growth.
  • the semiconductor light emitting portion 30B is brought into the opening 70H of the carrier 70S by using the growth substrate 10.
  • the growth substrate 10 is also provided with an alignment key 30A, and the alignment key 30A is fitted into the alignment opening 70A of the carrier 70S, whereby the growth substrate 10 and the carrier 70S are provided. ) May be aligned.
  • the opening 70H is formed slightly larger than the semiconductor light emitting portion 30B so that the semiconductor light emitting portion 30B can be located, which is the size of the semiconductor layer 30S of the growth substrate 10S for carrier fabrication. It becomes possible by forming slightly larger than the magnitude
  • the growth substrate 10 is removed, and then the semiconductor light emitting portion 30B placed on the carrier 70S is brought to the substrate 80.
  • the carrier 70S can be separated from the semiconductor light emitting portion 30B by irradiating UV.
  • FIG. 31 is a view showing another example of a method of manufacturing a semiconductor light emitting device panel according to the present disclosure, to manufacture a semiconductor light emitting device panel using a permanent magnet and an electromagnet.
  • the first electrode 50M is formed in the semiconductor light emitting part 30B, but is preferably formed to include ferro-magnetic materials (eg, Fe, Ni, Co).
  • the semiconductor light emitting portion 30B is attached to the carrier 70S.
  • An adhesive 70P may be used to fix the semiconductor light emitting portion 30B.
  • Carrier 70S is not particularly limited, but, for example, carrier 70S of the type shown in FIG. 30 may be used.
  • the growth substrate 10 is removed.
  • the electromagnet 70E is placed on the carrier 70S side.
  • UV is irradiated to release the adhesive force by the adhesive 70P between the carrier 70S and the semiconductor light emitting portion 30B.
  • the semiconductor light emitting portion 30B is kept fixed to the carrier 70S by the electromagnet 70E.
  • the carrier 10M having the permanent magnet 30M is placed in the semiconductor light emitting portion 30B, and then the magnetic force of the electromagnet 70E is released. After that, the semiconductor light emitting portion 30B is separated from the carrier 70S by using the carrier 10M.
  • the shape of the permanent magnet 30M is not particularly limited, by using the method shown in FIG. 32, the scale of the permanent magnet 30M can be easily matched with the scale of the semiconductor light emitting portion 30B.
  • the carrier 10M is connected to the semiconductor light emitting portion ( 30B).
  • the magnetic force generated by the electromagnet 70E is greater than the magnetic force of the permanent magnet 30M, so that the carrier 10M may be separated from the substrate 80 while the semiconductor light emitting part 30B is fixed to the substrate 80.
  • the above-described methods may be used for physical coupling and electrical coupling of the semiconductor light emitting unit 30B and the substrate 80.
  • the carrier 70S is used to move the semiconductor light emitting part 30B to the substrate 80
  • the carrier 10M is directly used without using the carrier 70S according to the shape of the chip. After attaching to the semiconductor light emitting portion 30B on the growth substrate 10, the growth substrate 10 may be removed, and then the semiconductor light emitting portion 30B may be transferred to the substrate 80.
  • FIG. 32 is a view illustrating an example of a method of making a permanent magnet 30M according to the present disclosure, wherein the first electrode 50M is formed in the semiconductor light emitting unit 30M in the same manner as in FIG.
  • the first electrode 50M is formed in the semiconductor light emitting unit 30M in the same manner as in FIG.
  • it is formed to include a ferro-magnetic material (eg Fe, Ni, Co).
  • a ferro-magnetic material eg Fe, Ni, Co
  • the carrier 10M provided with the permanent magnet 30M by quenching after applying heat below the Curie temperature in the state in which the magnetic field is caught.
  • the growth substrate 10, the carrier 70S, the carrier 10M all have the alignment key 30A and the alignment opening 70A shown in FIG. It is possible to reduce the alignment error of the liver.
  • the interval between the semiconductor light emitting units 30M may vary depending on the number of semiconductor light emitting units 30B (see FIG. 31) to be transferred, the shape of the substrate 80, and the like.
  • the epi stamps 10S and 30S shown in FIG. 30, and the epi carriers 10M, 30M and 50M shown in FIG. The panel can be manufactured. That is, all errors occurring in the process are reduced to the range of errors occurring in epi growth. More precisely, a pattern is given by the growth prevention film 21 in the epi wafers 10 and 30, and in the case of the epi carriers 10M, 30M and 50M, the growth prevention film 21 of the epi wafers 10 and 30.
  • the epi-carrier (10M, 30M, 50M) selectively transports the semiconductor light emitting portion 30 of the epi wafer (10, 30), so that the epi wafer (10,30)
  • the epi wafer (10,30) The same pattern as that of the growth prevention film 21 of Fig. 3), but a pattern in which part is blocked is used.
  • the warpage of the growth substrate 10 is reduced, and as the size of the chip is reduced, the effect of damage to the side of the chip due to dry etching (eg, ICP) is largely prevented.
  • dry etching eg, ICP
  • FIG. 36 is a view showing another example of a method for manufacturing a carrier according to the present disclosure, in which a growth substrate 10S for producing a carrier serves as a carrier 70S.
  • a growth prevention film 21S is formed on the growth substrate 10S.
  • the growth prevention layer 21S may have a shape shown in FIG. 33A. That is, the growth prevention film 21S has the shape of the semiconductor light emitting portion shown in FIG. 20.
  • the semiconductor layer 30S is grown. This may have the same structure as that of the semiconductor light emitting portion 30, or may simply be formed of a nitride semiconductor such as GaN.
  • the semiconductor layer 30S from which the growth prevention film 21S is removed has the form shown in FIG. 33 (f), and functions as a carrier having the opening 30H having the same shape as the opening 70S shown in FIG. 30.
  • a carrier made of the same material as that of the epi wafers 10 and 30 can be used, and thus the same behavior can be achieved for thermal and mechanical deformations generated in various processes. It has the advantage of reducing
  • FIG. 37 is a view showing an example using the carrier shown in FIG. 36.
  • the opening 30S is formed to be slightly smaller than the size of the semiconductor light emitting portion 30 to be transferred, whereby the semiconductor light emitting portion 30 is formed in the opening 30S. It shows an example of being transported in the fitted state.
  • the size of the opening 30S may be larger than that of the semiconductor light emitting part 30.
  • the active layer 32 is also formed on the top and side surfaces of the semiconductor light emitting portion 30, in terms of the wavelength of the light generated in the active layer 32, According to the specification, there may be an issue in which the wavelength of the light generated in the active layer 32 on the upper surface and the light generated in the active layer 32 on the side should be adjusted within a predetermined range.
  • the polygonal light emitting portion 30 shown in Figs. 23 (g) and 33 (b) may be considered (a form in which the active layer 32 on the upper surface is removed or minimized or the active layer 32 is removed). Inclined from this side).
  • FIG. 38 illustrates another example of the semiconductor light emitting unit according to the present disclosure.
  • two sub light emitting units 30-1 and 30-2 form one semiconductor light emitting unit 30.
  • three sub light emitting units 30-1, 30-2, 30-3, and 30-4 form one semiconductor light emitting unit 30.
  • Each of the sub light emitting units 30-1, 30-2, 30-3, and 30-4 may have a polygonal weight shape or a triangular cross section, and the edges 30-1a, 30-2a, 30-3a and 30-4a are used to erect the semiconductor light emitting portion 30.
  • Reference numeral 10 denotes a growth substrate, 20 a buffer layer, and 21 a growth prevention film.
  • FIG. 39 is a diagram showing examples of the shape of the growth preventing film pattern used to manufacture the semiconductor light emitting portion shown in FIG. 38, each corresponding to one growth opening 22 shown in FIG.
  • One or more sub-growth prevention films 22a, 22b and 22c are provided in the growth opening 22.
  • the semiconductor light emitting portion is grown in the region of the growth opening 22 except for the sub growth prevention films 22a, 22b and 22c, and the semiconductor light emission shown in FIG. 38 (b) is achieved by using the two sub growth prevention films 22b and 22c. It is possible to manufacture the part 30.
  • the corners 30-1a, 30-2a, 30-3a, and 30-4a formed at the corners 30-1a and 30-4a form one closed curve, and the corners 30-2a and 30-3a.
  • a closed curve Three closed curves may be formed when the growth barrier layer pattern P shown in FIG. 39A is used.
  • a circular fold curve or a circular fold curve edge is formed (a hexagonal fold curve or a hexagonal curve curve edge may be formed according to growth conditions).
  • a hexagonal curved curve to a hexagonal curved curve edge are formed.
  • the semiconductor light emitting part has a shape of a vertex instead of a closed curve in the center.
  • Aperture exposure (A) the central growth prevention film exposure of 3 micrometers diameter can be had.
  • FIG. 40 is a diagram showing other examples of the shape of the growth preventing film pattern used to manufacture the semiconductor light emitting part shown in FIG. 38, by using the growth preventing film pattern P shown in FIG. 40A, having one circular closed curve edge.
  • a semiconductor light emitting part can be manufactured.
  • a growth opening 22 having a diameter of 9 ⁇ m and a sub growth prevention film 22c having a diameter of 3 ⁇ m are used, or a growth opening 22 having a diameter of 6 ⁇ m and a sub growth prevention film 22c having a diameter of 2 ⁇ m are used.
  • a semiconductor light emitting part having one hexagonal closed curve edge may be manufactured.
  • a growth opening 22 having a height of 6 ⁇ m and a side length of 3.46 ⁇ m is used and a sub growth prevention film 22c having a diameter of 2 ⁇ m, or a growth opening having a height of 8 ⁇ m and a side length of 4.62 ⁇ m. (22) and the sub growth prevention film 22c of 4 micrometers diameter can be used.
  • the interval between the patterns P can be adjusted, for example, 9 ⁇ m or 14 ⁇ m, and there is no particular limitation as long as the semiconductor light emitting parts grown in each pattern P do not interfere with each other.
  • FIG. 41 is a view showing another example of the shape of the growth preventing film pattern used to manufacture the semiconductor light emitting portion shown in FIG. 38, wherein the plurality of sub-growth openings 22-1, 22-2, and 22-3 in the growth preventing film 21 are shown in FIG. (22-4,22-5,22-6,22-7) correspond to one growth opening shown in FIG. 4 and constitute one growth prevention film pattern (P).
  • FIG. 41 seven sub growth openings 22-1, 22-2, 22-3, 22-4, 22-5, 22-6, and 22-7 form a hexagonal growth prevention film pattern P.
  • FIG. 42 is a diagram illustrating a semiconductor light emitting unit grown using the growth prevention film pattern illustrated in FIG. 41. Corner to vertices 30-1a, 30-2a, 30-3a, 30 of the sub light emitting units 30-1, 30-2, 30-3, 30-4, 30-5, 30-6, 30-7 -4a, 30-5a, 30-6a, 30-7a are used to erect the semiconductor light emitting portion 30. It goes without saying that the number of sub light emitting portions can be arbitrarily adjusted.
  • FIG. 43 to 45 illustrate various examples of the growth preventing film pattern.
  • FIG. 43 seven sub light emitting units 30-1, 30-2, 30-3, 30-4, 30-5, 30-6, A growth preventing film pattern P having a hexagonal shape as a whole, which forms 30-7), is shown.
  • the sub growth openings 22-2 may have a diameter of 3 ⁇ m, and the intervals between the patterns P may be 12 ⁇ m.
  • 44 shows a growth prevention pattern P having four sub-light emitting parts 30-1, 30-2, 30-3, and 30-4 having a rhombic shape as a whole, wherein the obtuse angle of the rhombus is 120 ° C. It may be formed to have a temperature of 60 ° C.
  • FIG. 45 the growth prevention film pattern P in which the three sub light emitting parts 30-1, 30-2, and 30-3 have a hexagonal shape as a whole is shown.
  • a method of manufacturing a semiconductor light emitting device panel comprising: forming a removal layer on a growth substrate; Growing a semiconductor light emitting part on the removal layer; Separating the semiconductor light emitting part into a growth substrate, wherein the semiconductor light emitting part is separated into a plurality of semiconductor light emitting parts, and a part of the removing layer between the growth substrate and each semiconductor light emitting part is removed so that a plurality of the removing layers remain. Separating the semiconductor light emitting portion from the growth substrate; and attaching the semiconductor light emitting portion to the substrate so as to conduct some or all of the plurality of semiconductor light emitting portions.
  • a method of manufacturing a semiconductor light emitting device panel characterized in that attached to the substrate in a state.
  • a method of manufacturing a semiconductor light emitting device panel wherein in the growing step, a plurality of semiconductor light emitting portions are partially grown on a growth substrate.
  • a method of manufacturing a semiconductor light emitting device panel wherein in the attaching step, a carrier for selectively transferring a plurality of semiconductor light emitting units is used.
  • a method of manufacturing a semiconductor light emitting device panel wherein in the separating step, the plurality of semiconductor light emitting parts are separated from the growth substrate by using a difference between the thermal expansion coefficients of the removal layer and the growth substrate.
  • a wafer for semiconductor light emitting device comprising: a growth substrate; A buffer layer formed on the growth substrate; A growth prevention film formed over the buffer layer and having a plurality of openings, the growth prevention film having a longest width of each opening of 100 ⁇ m or less; A plurality of semiconductor light emitting parts grown from a buffer layer in each opening and spaced apart from each other; a plurality of semiconductor light emitting parts having a longest width of each semiconductor light emitting part of 100 ⁇ m or less; wafer.
  • a wafer for a semiconductor light emitting device characterized in that the buffer layer is a nitride which can be removed by wet etching.
  • Each semiconductor light emitting portion is interposed between a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer and a second semiconductor layer,
  • a semiconductor light emitting device wafer comprising an active layer for generating light using recombination, wherein a second semiconductor layer surrounds the first semiconductor layer.
  • a wafer for semiconductor light emitting element characterized in that the active layer is divided into two through etching.
  • a wafer for semiconductor light emitting elements characterized in that the plurality of semiconductor light emitting portions includes a semiconductor light emitting portion for emitting blue light and a semiconductor light emitting portion for emitting green light.
  • a wafer for semiconductor light emitting device characterized in that the plurality of semiconductor light emitting portions includes a semiconductor light emitting portion including a light conversion material emitting red light.
  • a wafer for a semiconductor light emitting device comprising: an epitaxial structure for an electronic device formed on the growth substrate and interlocked with each semiconductor light emitting unit.
  • a wafer for semiconductor light emitting element characterized in that the plurality of semiconductor light emitting portions includes at least one semiconductor light emitting portion functioning as an alignment key.
  • Each semiconductor light emitting portion includes an electrode, and the electrode comprises a ferromagnetic material.
  • each semiconductor light emitting portion is a permanent magnet.
  • (22) a wafer for semiconductor light emitting device; And a carrier for transferring a plurality of semiconductor light emitting portions of the wafer, the method comprising the steps of: manufacturing a carrier; And transferring a plurality of semiconductor light emitting units by using a carrier, wherein the carrier includes a growth substrate and a plurality of semiconductor layers grown on the growth substrate, and the size of each of the plurality of semiconductor layers is a plurality of semiconductor light emitting units.
  • a method for manufacturing a semiconductor light emitting device panel characterized in that larger than each size.
  • a wafer for semiconductor light emitting elements comprising: a growth substrate; A buffer layer formed on the growth substrate; A growth prevention film formed on the buffer layer and having a plurality of numbers, the growth prevention film having a longest width of each opening of 100 ⁇ m or less; A plurality of semiconductor light emitting parts grown from the buffer layer in each opening and spaced apart from each other; a plurality of semiconductor light emitting parts having a longest width of each semiconductor light emitting part of 100 ⁇ m or less; A semiconductor light emitting device wafer comprising a light emitting portion.
  • each sub light emitting unit has an active layer for generating light by recombination of electrons and holes, and the active layer of each sub light emitting unit is inclined.
  • a semiconductor light emitting device comprising: a plurality of sub light emitting portions, each sub light emitting portion comprising: a first semiconductor layer having a first conductivity; A second semiconductor layer having a second conductivity different from the first conductivity; It is provided between the first semiconductor layer and the second semiconductor layer, and generates light by recombination of electrons and holes, and has an inclined active layer; each sub-light emitting portion has a corner, the semiconductor light emitting element at each corner A semiconductor light emitting device, characterized in that upright by. Each corner may be formed on an opposite side of the first semiconductor layer with respect to the active layer, and may be formed, for example, in the second semiconductor layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법(WAFER FOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING A PANEL WITH THE SAME)에 있어서, 성장 기판; 성장 기판 위에 형성되는 버퍼층; 버퍼층 위에 형성되며, 복수의 개수를 구비하는 성장 방지막;으로서, 각각의 개구의 가장 긴 폭이 100㎛ 이하인 성장 방지막; 각각의 개구에서 버퍼층으로부터 성장되며, 서로 이격되어 성장된 복수의 반도체 발광부;로서, 각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 복수의 반도체 발광부;를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼와 이를 이용하는 반도체 발광소자 패널을 제조하는 방법에 관한 것이다.

Description

반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
본 개시(Disclosure)는 전체적으로 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법(WAFER FOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING A PANEL WITH THE SAME)에 관한 것으로, 특히 미니 엘이디(폭이 100㎛ 정도), 마이크로 엘이디폭이 100㎛ 미만의 소자)를 패널에 부착하되, 대부분의 공정이 웨이퍼 레벨에서 이루어지는, 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자(LED, LD)를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제8,349,116호에 제시된 반도체 발광소자 패널을 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 발광소자(200)를 이송용 캐리어(100)를 이용하여 기판(300)으로 전사(transfer)하는 과정이 제시되어 있다. 210은 접합층, 220은 전극층, 250은 마이크로 LED 발광부, 260은 유전체 보호막, 310은 전기적 접점이다.
도 2는 미국 등록특허공보 제8,794,501호에 제시된 반도체 발광소자 패널을 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저, 지지용 캐리어 내지 지지 기판(400)에, 웨이퍼 상태의 마이크로 LED 발광부(250)를 부착한 다음(a), 레이저 리프트-오프, 습식 식각 등의 방법으로 성장 기판(240)을 제거하고(b), 연마, 습식 식각, 건식 식각 등의 방법으로 반도체 하부층(230)을 제거함으로써, 마이크로 LED 발광부(250)를 개별화하는 기술이 제시되어 있다. 이러한 상태에서, 필요한 공정을 거친 다음, 도 1에 제시된 것과 같은 이용송 캐리어(100)를 이용하여 마이크로 LED 발광부(250)를 기판(300)으로 이송시켜 반도체 발광소자 패널을 제조하게 된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자 패널을 제조하는 방법에 있어서, 성장 기판 위에 제거층을 형성하는 단계; 제거층 위에 반도체 발광부를 성장시키는 단계; 반도체 발광부를 성장 기판으로 분리하는 단계;로서, 반도체 발광부가 복수의 반도체 발광부로 개별화되어 있는 상태에서, 성장 기판과 각 반도체 발광부 사이의 제거층을 일부 제거하여 제거층이 일부만 남겨진 상태에서 복수의 반도체 발광부를 성장 기판으로부터 분리하는 단계: 그리고 복수의 반도체 발광부의 일부 또는 전부를 도통하도록 기판에 부착하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법이 제공된다.
본 개시에 따른 다른 일 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자용 웨이퍼에 있어서, 성장 기판; 성장 기판 위에 형성되는 버퍼층; 버퍼층 위에 형성되며, 복수의 개수를 구비하는 성장 방지막;으로서, 각각의 개구의 가장 긴 폭이 100㎛ 이하인 성장 방지막; 각각의 개구에서 버퍼층으로부터 성장되며, 서로 이격되어 성장된 복수의 반도체 발광부;로서, 각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 복수의 반도체 발광부;를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제8,349,116호에 제시된 반도체 발광소자 패널을 제조하는 방법의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제8,794,501호에 제시된 반도체 발광소자 패널을 제조하는 방법의 일 예를 나타내는 도면,
도 3은 본 개시에 따라 반도체 발광부를 제조하는 방법의 일 예를 나타내는 도면,
도 4는 본 개시에 따라 반도체 발광부를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 5는 본 개시에 따라 반도체 발광부를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,
도 7은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 9 내지 도 11은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예들을 나타내는 도면,
도 12 내지 도 15는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 예들을 나타내는 도면,
도 16 및 도 17은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 18은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 19는 본 개시에 따른 반도체 발광부를 선택적으로 이송하는 방법의 예들을 나타내는 도면,
도 20은 도 4에 제시된 방법에 따라 실제 성장된 반도체 발광부의 예들을 나타내는 사진들,
도 21은 본 개시에 따른 반도체 발광부가 성장된 단면 구조의 일 예와 종래의 선택성장을 이용하는 반도체 발광부가 성장된 단면 구조의 일 예를 비교하여 나타내는 도면,
도 22는 본 개시에 따른 반도체 발광부의 상세 구조의 일 예를 나타내는 도면,
도 23은 본 개시에 따라 제조된 반도체 발광부의 다양한 형태를 예시하는 도면,
도 24는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 25는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 26은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 27은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 28은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 29는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 30은 본 개시에 따라 캐리어를 제조하는 방법의 일 예를 나타내는 도면,
도 31은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면,
도 32는 본 개시에 따라 영구자석(30M)을 만드는 방법의 일 예를 나타내는 도면,
도 33은 본 개시에 따라 제조된 반도체 발광부를 찍은 사진들,
도 34는 본 개시에 대한 실험 데이터를 나타내는 그래프들,
도 35는 본 개시에 이용될 수 있는 전자소자의 일 예를 나타내는 도면,
도 36은 본 개시에 따라 캐리어를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 37은 도 36에 제시된 캐리어를 이용하는 일 예를 나타내는 도면,
도 38은 본 개시에 따른 반도체 발광부의 다른 예들을 나타내는 도면,
도 39는 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 예들을 나타내는 도면,
도 40은 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 다른 예들을 도면,
도 41은 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 다른 예를 도면,
도 42는 도 41에 제시된 성장 방지막 패턴을 이용하여 성장된 반도체 발광부를 나타내는 도면,
도 43 내지 도 45는 성장 방지막 패턴의 다양한 예들을 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따라 반도체 발광부를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저, 성장 기판(10; 예: 사파이어 기판)을 준비한다(단계①). 성장 기판(10)은 사파이어(Al2O3), SiC, Si 등의 물질로 이루어질 수 있으며, 반도체의 성장이 가능하다면 특별한 제한은 없다. 이하, 반도체로 3족 질화물 반도체를 예로 하고, 성장 기판(10)으로 사파이어 기판을 예로 하여 설명한다. 다음으로, 반도체의 안정적 성장을 위한 버퍼층 내지 씨앗층(20; 예: AlN)을 성장 기판(10) 위에 준비한다(단계②). 버퍼층(20)은 GaN, AlGaN, AlN, CrN 등의 물질로 이루어질 수 있으며, 성장 기판(10)과 반도체의 격자 상수 및 열팽창 계수의 차이를 극복하고 양질의 반도체를 성장시킬 수 있는 물질이라면 특별한 제한은 없다. 마지막으로, 반도체 발광부(30; 예: LED)를 버퍼층(20) 위에 형성한다(단계③). 예를 들어, 반도체 발광부(30)는 n형 반도체층(Si-doped GaN), 활성층(예: InGaN/GaN 다중양자우물구조), p형 반도체층(Mg-doped GaN)으로 이루어질 수 있다. 반도체 발광부(30)는 PN 접합을 이용하고, 전자와 정공의 재결합을 이용해 빛을 발광하는 구조라면 특별한 제한은 없다. 버퍼층(20)과 반도체 발광부(30)는 MOCVD와 같은 증착법을 통해 성장될 수 있다.
도 4는 본 개시에 따라 반도체 발광부를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저, 성장 기판(10; 예: 사파이어 기판)을 준비한다(단계①; 도 3 참조). 다음으로, 성장 기판(10) 위에 버퍼층(20)을 형성한다(단계②; 도 3 참조). 다음으로, 버퍼층(20) 위에 반도체 성장 방지막(21; 예: SiO2)을 형성한다(단계④). 다음으로, 반도체 성장 방지막(21)에 복수의 반도체 성장용 개구(22)를 형성한다(단계⑤). 복수의 반도체 성장용 개구(22)는 반도체 성장 방지막(21)을 포토리소그라피 공정과 식각(습식 또는 건식)을 통해 패터닝하여 버퍼층(20)을 노출시킴으로써 형성될 수 있다. 또한 복수의 반도체 성장용 개구(22)를 가지는 반도체 성장 방지막(21)은 복수의 반도체 성장용 개구(22)에 대응하도록 포토레지스트(PR)를 형성한 다음, 반도체 성장 방지막(21)을 증착하고, 포토레지스트를 제거함으로써 형성할 수 있다. 반도체 성장 방지막(21)은 SiO2, SiNx과 같은 유전체 물질로 이루어질 수 있으며, 반도체의 성장이 억제되는 물질이라면 특별히 제한이 있는 것은 아니다. 복수의 반도체 성장용 개구(22)를 가지는 반도체 성장 방지막(21)을 먼저 형성하고, 버퍼층(20)을 형성하는 것도 가능하다. 복수의 반도체 성장용 개구(22)의 형상으로, 6각형, 4각형(예: 사다리꼴, 마름모꼴) 등을 예로 들 수 있으며, 반도체층의 성장이 가능하다면 특별히 제한이 있는 것은 아니다. 예시와 같이, C면 사파이어를 성장 기판(10)으로 할 때, 각 반도체 성장용 개구(22)의 면이 a축 방향을 가지도록 6각형, 4각형 등으로 구성할 수 있다. 성장용 개구(22)의 면이 a축 방향이면, 즉, 성장용 개구(22)에 의해 노출된 성장 기판(10)의 면이 a축 방향이며, 3족 질화물 반도체층(예: GaN)의 각 면은 m면이 형성된다. 3족 질화물 반도체층(예: GaN)의 m면은 m축 방향으로 성장이 잘 되지 않는 특성이 있으며, 따라서 성장되는 반도체 발광부(30)의 측면들(즉, 반도체 발광부(30)의 횡당면)이 성장용 개구(22)의 형상과 동일한 형상을 가질 수 있다. 나아가, 성장 조건의 조정을 통해, 반도체 발광부(30) 상면의 면적을 성장용 개구(22)의 면적보다 작게 만들 수도 있으며, 이를 통해 각 반도체 발광부(30)가 접합(coalesce)되지 않는 것을 확실히 보장하는 것이 가능해지고, 성장용 개구(22)를 보다 밀하게 배치하는 것이 가능해진다. 이 경우에, 반도체 발광부(30)의 측면이 경사져서 광추출 효율을 높이는 것도 가능하다. 또한 반도체 발광부(30)의 횡단면이 대칭 형상을 가지게 형성함으로써, 이후 공정에서 반도체 발광부(30)의 방향을 특별히 고려할 필요가 없으므로, 공정(예: 팹 공정)의 편의도 도모할 수 있는 이점을 가진다. 정리하면, 성장용 개구(22)의 방위를 조절함으로써, 반도체 발광부(30)의 형상을 제어할 수 있으며, 이를 통해 반도체 발광부(30)의 예측하지 못한 성장(abnormal growth)을 억제할 수 있게 된다. 더 바람직하게는, 반도체 발광부(30)의 측면이 성장의 속도가 빠르지 않은 방위 내지 면을 가지도록 성장용 개구(22)를 설계함으로써, 전술한 이점을 가지게 하는 것이 가능하다. 복수의 반도체 성장용 개구(22)의 크기 및 간격은 성장될 반도체 발광부(30)의 크기에 따라 달라질 수 있으며, 예를 들어, 반도체 발광부(30)가 50㎛의 폭을 가진다면 마찬가지로 50㎛의 폭을 가지도록 형성된다. 간격은 이웃한 반도체 성장용 개구(22)에서 성장된 반도체 발광부(30)가 서로 접합(coalesce)되지 않는 폭인 것이 바람직하다. 마지막으로, 반도체 발광부(30)를 형성한다(단계③'). 반도체 성장 방지막(21)이 형성되어 있으므로, 반도체 발광부(30)의 성장은 복수의 반도체 성장용 개구(22)에서만 주로 이루어진다. 반도체 발광부(30)를 위에서 본 형상은 복수의 반도체 성장용 개구(22)의 형상에 의해 영향을 받아서, 6각형, 4각형(사다리꼴, 마름모꼴) 등으로 형성될 수 있다. 이러한 형상을 가짐으로써, 단순히 직사각형 내지 정사각형 형상을 가지는 경우에 비해 광취출 효율을 높이는 것이 가능해진다. 3족 질화물 반도체는 C면 사파이어 위에서 성장되는 경우에, 상면은 동일하게 C면이지만, 도 4에 표시된 형태로 m축과 a축 방향을 가진다(도 5 참조).
도 5는 본 개시에 따라 반도체 발광부를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저, 성장 기판(10; 예: 사파이어 기판)을 준비한다(단계①; 도 3 참조). 다음으로, 성장 기판(10) 위에 버퍼층(20; 예: AlN)을 형성한다(단계②; 도 3 참조). 다음으로, 버퍼층(20) 위에 식각 방지막(23; 예: SiO2)을 형성한다(단계: ⑤'). 식각 방지막(23)은 반도체 성장 방지막(22)과 동일한 방법으로 형성될 수 있다. 다음으로, 버퍼층(20)과 성장 기판(10)을 건식 식각과 같은 방법을 통해 제거하며, 이때 식각 방지막(23)이 형성된 영역은 제거되지 않고 유지된다. 제거되어 노출된 성장 기판(10)의 영역(11)이 반도체 성장 방지 영역으로 기능한다. 식각 방지막(23)은 습식 식각과 같은 방법으로 제거된다. 남겨진 버퍼층(20)의 형상은 도 5에 제시된 성장 방지용 개구(22)와 동일한 형태를 가질 수 있으며, 특별히 제한이 있는 것은 아니다. 마지막으로, 버퍼층(20) 위에 반도체 발광부(30)를 형성한다(단계③"). 성장 기판(10)의 노출된 영역(11)이 반도체 성장 방지막(21)과 같은 기능을 하므로, 반도체 발광부(30)의 성장은 남겨진 버퍼층(20) 위에서만 주로 이루어진다. 반도체 발광부(30)를 위에서 본 형상은 도 4에 제시된 반도체 발광부(30)의 형상과 동일하다.
도 6은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저, 도 3에 제시된 방법에 따라 제조된 반도체 발광부(30)를 준비한다(단계③). 다음으로, 식각(예: ICP 에칭)을 통해 에피 레벨의 반도체 발광부(30)를 칩 레벨의 반도체 발광부(30)로 개별화한다(단계⑦). 여기에는, 건식 식각, 습식 식각 등의 방법이 사용될 수 있으며, 칩 레벨의 반도체 발광부(30)를 결과할 수만 있다면 특별한 제한은 없다. 개별화의 과정에서 버퍼층(20)은 일부 남겨져도 좋지만, 후속 공정을 고려하면 제거되는 것이 바람직하다. 마지막으로, 습식 식각을 통해, 반도체 발광부(30)와 성장 기판(10) 사이에 위치하는 버퍼층(20: 예 AlN)의 일부를 제거한다(단계⑧). 식각의 정도는 반도체 발광부(30)가 성장 기판(10)에 여전히 고정되어 있는 한편, 후속 공정에서 반도체 발광부(30)가 성장 기판(10)으로부터 쉽게 분리될 수 있는 정도로 한다. 이러한 의미에서 버퍼층(20)을 제거층이라 할 수 있으며, 제거층은 성장 기판(10)과 반도체 발광부(30)의 사이에서 습식 식각을 통해 그 일부가 제거될 수 있다면 반드시 성장 기판(10)에 접하여 형성되어야 하는 것은 아니다. 예를 들어, AlN가 버퍼층(20)으로 사용되는 경우에, 습식 식각 용액으로 KOH(Potassium hydroxide), AZ400K, KOH: ethylene glycol(혼합용액), H3PO4 (Phosphoric acid) 등이 사용될 수 있으며, KOH 용액의 경우에 온도는 20~80℃ 정도가 적당하며, 필요시 에틸렌글리콜 용액을 첨가하여 80~200℃의 온도에서도 공정이 가능하다. 에칭 시간은 에칭 용액의 온도에 매우 의존적이다. 수분에서 수십 시간 동안 가능하다. 식각되고 남은 버퍼층(20)의 폭이 반도체 발광부(30)의 폭의 20% 이하가 되도록 식각 조건을 조절할 수 있다. 필요에 따라, 반도체 발광부(30)에 전극(50)을 형성하는 공정이 행해진다(단계⑨). 이 공정은 반도체 발광부(30)가 래터럴 칩(Lateral Chip), 플립 칩(Flip Chip), 수직형 칩(Vertical Chip)이냐에 따라 달라질 수 있으며, 이에 따라 전극의 갯수도 달라질 수 있다.
도 7은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저, 도 4에 제시된 방법에 따라 제조된 반도체 발광부(30)를 준비한다(단계③'). 다음으로, 반도체 식각 방지막(21)을 제거한다(단계⑦'). 제거 과정에서 버퍼층(20)이 제거될 수 있음은 물론이다. 마지막으로, 습식 식각을 통해, 반도체 발광부(30)와 성장 기판(10) 사이에 위치하는 버퍼층(20: 예 AlN)의 일부를 제거한다(단계⑧). 도 6에 제시된 예와 달리 에피 성장의 과정에서 반도체 발광부(30)가 이미 개별화되어 있으므로, 단계⑦은 필요하지 않다. 필요에 따라, 반도체 발광부(30)에 전극(50)을 형성하는 공정이 행해진다(단계⑨).
도 8은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 먼저, 도 5에 제시된 방법에 따라 제조된 반도체 발광부(30)를 준비한다(단계③"). 다음으로, 습식 식각을 통해, 반도체 발광부(30)와 성장 기판10) 사이에 위치하는 버퍼층(20: 예 AlN)의 일부를 제거한다(단계⑧). 도 6에 제시된 예와 달리 에피 성장의 과정에서 반도체 발광부(30)가 이미 개별화되어 있으므로, 단계⑦은 필요하지 않으며, 성장 기판(10)의 노출 영역(11)이 구비되어 있어 식각액의 침투가 용이한 이점을 추가로 가진다. 필요에 따라, 반도체 발광부(30)에 전극(50)을 형성하는 공정이 행해진다(단계⑨).
도 9 내지 도 11은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 또 다른 예들을 나타내는 도면으로서, 도 6 내지 도 10에 제시된 예들과 달리, 단계⑧에 앞서 단계⑨가 행해진다. 이를 통해, 전극(50)을 형성하는 단계(단계⑨)에서 얇아진 버퍼층(20)으로 인해 성장 기판(10)과 반도체 발광부(30)가 분리되어 공정 불량을 일으키는 것을 방지할 수 있게 된다. 다만, 도 10에 제시된 예와 관련하여, 전극(50)을 형성하는 단계(단계⑨)가 반도체 식각 방지막(21; 도 4 참조)을 제거하는 단계(단계⑦')에 앞서 행해질 수도 있다.
도 12 내지 도 15는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 예들을 나타내는 도면으로서, 도 9에 제시된 반도체 발광소자를 예로 하여 설명한다. 도 10 및 도 11에 제시된 반도체 발광소자에 적용될 수 있음은 물론이다.
먼저, 도 12에 제시된 바와 같이 적어도 반도체 발광부(30)를 고정물(60)로 덮어 고정한다(단계⑩; 고정물(60)이 전극(50)을 노출하도록 반도체 발광부(30)를 감싸는 것도 가능하다). 전술한 바와 같이, 전극(50)은 형성되지 않은 상태일 수 있다. 고정물(60)은 반도체 공정에서 널리 이용되는 에폭시, 폴리이미드 등일 수 있으며, 반도체 발광부(30)를 후속하는 공정에서 고정할 수 있는 물질이라면 특별히 제한은 없다. 예를 들어, 에폭시를 도포한 다음 경화시킴으로써, 고정물(60)이 형성될 수 있다. 다음으로, 반도체 발광부(30)와 일체로 된 고정물(60)을 성장 기판(10)으로부터 분리한다(단계⑪). 일반적으로 고정물(60)과 성장 기판(10)의 결합력은 높지 않으므로, 반도체 발광부(30)와 성장 기판(10)의 분리하는 것에 초점을 맞춘 분리방법이 사용될 수 있다. 한편, 본 개시에 있어서, 반도체 발광부(30)와 성장 기판(10)은 이미 일부가 제거된 버퍼층(20)에 의해 서로 붙어 있으므로, 레이저 리프트 오프와 같은 방법을 사용하지 않고도, 이들을 분리하는 것이 가능하다. 예를 들어, 고정물(60)와 성장 기판(10) 양측에 진공 척을 부착하여, 분리되는 방향으로 힘을 가함으로써, 이들을 분리하는 것이 가능하다. 횡단력(shear stress)를 가할 수 있음은 물론이다. 즉, 기계적인 힘을 통해 이들을 분리할 수 있다. 필요에 따라, 성장 기판(10)과 계면 접착력이 높이 않은 물질을 선택하는 것도 가능하다. 다른 예로서, 단계⑨의 상태에서, 도 17(a)에 제시된 형태의 캐리어(71)를 준비한 다음, 습식 식각을 통해 버퍼층(20)을 제거하는 것도 가능하다. 또한, 버퍼층(20), 고정물(60) 및 성장 기판(10) 간의 열팽창 계수의 차이에 기인하는 열적 스트레스(thermal stress)를 이용하여 이들을 분리하는 것이 가능하다. 예를 들어, 성장 기판(10)로 사용되는 사파이어의 열팽창계수는 7×10-6℃ 정도이고, 고정물(60)로 일반적으로 사용되는 폴리머의 열팽창계수는 70×10-6℃ 정도로서, 약 10배 정도 차이를 보인다. 이러한 팽창계수 차이를 이용하여 가열 및 냉각 과정을 1회 내지 수차 반복하여 계면 사이에 열적 스트레스를 발생시켜 분리하는 것이 가능하다. 다음으로, 남겨진 잔류물을 에싱을 통해 제거한다(단계⑫). 잔류물의 제거는 산소 플라즈마를 이용한 에싱공정으로 쉽게 제거가 가능하다. 실제 버퍼층(20)의 두께는 30nm 정도여서 제거를 하지 않아도 문제가 없으며, 필요하다면, Ar 플라즈마를 이용하여 제거하는 것이 가능하다.
도 13은 본 개시에 따라 플립 칩 형태인 반도체 발광소자를 캐리어로 이송하는 방법의 일 예를 나타내는 도면으로서, 먼저, 잔류물이 제거된 측(A)에 접착제를 이용하여 캐리어(70)를 부착한다(단계⑬). 캐리어(70)는 휨이 덜한 물질로 이루어지는 것이 바람직하며, 예를 들어, 유리, 사파이어 등으로 이루어질 수 있고, 특별한 제한은 없다. 다음으로, 고정물(60)의 일부를 제거하여 전극(50)을 노출시킨다(단계⑭). 다음으로, 전극 패드(81)가 마련된 기판(80)에 솔더링, 유테틱 본딩, 페이스트 등의 방법으로 전극(50)을 부착한다(단계⑮). 마지막으로, 고정물(60)과 캐리어(70)를 제거하여, 반도체 발광소자 패널을 완성한다.
도 14는 본 개시에 따라 수직형 칩 형태인 반도체 발광소자를 캐리어로 이송하는 방법의 일 예를 나타내는 도면으로서, 먼저, 전극(50)이 구비된 측(B)에 접착제를 이용하여 고정물(60)에 캐리어(70)를 부착하고(단계⑬'), 잔류물이 제거된 측(A)에서 반도체 발광부(30)에 추가의 전극(51)을 형성한다(단계⑭'). 다음으로, 전극 패드(81)가 마련된 기판(80)에 추가의 전극(51)을 부착한다(단계⑮'). 마지막으로, 고정물(60)과 캐리어(70)를 제거하여, 반도체 발광소자 패널을 완성한다.
도 15는 본 개시에 따라 래트럴 칩 형태인 반도체 발광소자를 캐리어로 이송하는 방법의 일 예를 나타내는 도면으로서, 먼저, 버퍼층(20; 도 12 참조)이 제거된 측(A)의 반대 측(C)에 접착제를 이용하여 캐리어(70)를 부착한다(단계⑬"). 다음으로, 버퍼층(20; 도 12 참조)이 제거된 측(A)을 접착제를 이용하여 기판(80)에 부착한다(단계⑮"). 다음으로, 고정물(60)과 캐리어(70)를 제거하여, 전극(50)을 노출시키고, 3D 프린팅 등의 방법으로 배선(도시 생략)을 하여 반도체 발광소자 패널을 완성한다. 필요에 따라, 고정물(60)의 일부가 남겨지는 것도 가능하다.
도 16 및 도 17은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 단계⑨를 통해 수직형 칩을 형성한 후에, 바로 고정물(60)과 캐리어(70)를 형성하고(단계⑩'''), 성장 기판(10)을 제거한 다음(단계⑪'''), 추가의 전극(51)을 형성하고(단계⑬''), 추가의 고정물(61)과 추가의 캐리어(76)를 부착한 다음(단계⑭'''), 고정물(60)과 캐리어(70)를 제거하고(단계⑭""), 전극(50)을 기판(80)에 마련된 전극 패드(81)에 본딩하여 반도체 발광소자 패널을 완성한다.
도 18은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 단계⑨를 통해 수직형 칩을 형성한 후에, 고정물(60)과 캐리어(70)의 부착없이, 성장 기판(10)을 캐리어로 이용하여 전극(50)과 기판(80)에 마련된 전극 패드(81)를 본딩하고(단계⑮""), 성장 기판(10)을 제거하여, 반도체 발광소자 패널을 완성한다.
도 19는 본 개시에 따른 반도체 발광부를 선택적으로 이송하는 방법의 예들을 나타내는 도면으로서, UV 반응성 테이프 또는 UV 반응성 물질이 부착된 플레이트를 캐리어(71)를 이용하여 UV를 조사함으로써 반도체 발광부(30)를 선택(하나, 하나 이상, 또는 전부)적으로 이송하거나(a), 반도체 발광부(30)에 닿지 않는 홈(72)을 구비하는 캐리어(73; 예: 패터닝된 실리콘 기판)를 이용하거나(b,c), 반도체 발광부(30)에 닿는 돌기(4)를 구비하는 캐리어(75: 예: 패터닝된 실리콘 기판)를 이용하는(d) 등의 방법이 가능하다. 한편 (e)에 도시된 바와 같이, 성장 기판(10)에 반도체 발광부(30)가 분리되지 않은 상태에서 캐리어(76)를 부착한 다음, 이를 유체(91; 예: 물)가 들어있는 챔버(90)에 넣고, 가열 및/또는 냉각을 1회 또는 수회 행함으로써, 물질들간의 열팽창 계수의 차이로 인해, 성장 기판(10)이 분리되도록 하는 것이 가능하다.
도 20은 도 4에 제시된 방법에 따라 실제 성장된 반도체 발광부의 예들을 나타내는 사진이다.
도 21은 본 개시에 따른 반도체 발광부가 성장된 단면 구조의 일 예와 종래의 선택성장을 이용하는 반도체 발광부가 성장된 단면 구조의 일 예를 비교하여 나타내는 도면이다.
본 개시에 따른 반도체 발광부가 성장된 단면 구조(상측; 반도체 발광소자 웨이퍼)는 성장 기판(10), 버퍼층(20), 개구(22)가 형성된 성장 방지막(21), 그리고 반도체 발광부(30)를 포함한다. A 지점에서 성장 기판(10)-버퍼층(20)-반도체 발광부(30)로 이루어지고, B 지점에서 성장 기판(10)-버퍼층(20)-성장 방지막(21)-반도체 발광부(30)로 이루어지며, C 지점에서 성장 기판(10)-버퍼층(20)-성장 방지막(21)으로 이루어진다.
종래의 선택성장을 이용하는 반도체 발광부가 성장된 단면 구조(하측; 반도체 발광소자 웨이퍼)는 성장 기판(10), 버퍼층(20), 추가의 층(24; 예: un-doped GaN 또는 un-doped AlGaN), 개구(22)가 형성된 성장 방지막(21), 그리고 반도체 발광부(30)를 포함한다. A 지점에서 성장 기판(10)-버퍼층(20)-추가의 층(24)-반도체 발광부(30)로 이루어지고, B 지점에서 성장 기판(10)-버퍼층(20)-추가의 층(24)-성장 방지막(21)-반도체 발광부(30)로 이루어지며, C 지점에서 성장 기판(10)-버퍼층(20)-추가의 층(24)-성장 방지막(21)으로 이루어진다.
추가의 층(24)은 대략 2~5㎛ 정도의 두께를 가지며, 그 위에 형성되는 반도체 발광부(30)의 결정성 향상을 위해 도입된다. 다수의 특허 문서에서 버퍼층(20)과 추가의 층(24)을 묶어서 버퍼층(20)으로 기술하는 경우가 있는데, 성장 온도의 관점에서 추가의 층(24)은 대략 1000℃ 전후의 온도에서 성장되는 반면에, 버퍼층(20)의 그 구성 물질에 따라 다르지만, GaN의 경우에 500℃ 전후, AlN의 경우에 대략 600℃ 전후의 온도에서 성장된다. 두께의 관점에서 추가의 층(24)은 대략 2~5㎛ 정도의 두께를 가지는 반면에서 버퍼층(20)은 대략 1~100nm 정도의 두께를 가진다. 버퍼층(20)을 씨앗층(nucleation layer)이라 칭함으로써, 추가의 층(24)과 구분할 수 있다.
또한 성장하는 방법의 관점에서, 상용의 LED에서 버퍼층(20), 추가의 층(24) 및 반도체 발광부(30) 모두를 MOCVD법을 통해 성장시키는 것이 일반적이지만, 본 개시에 있어서, 버퍼층(20; 예: AlN)은 MOCVD법이 아니라 스퍼터링법을 통해 성장될 수 있으며, 이를 통해 반도체 발광부(30)의 결정성을 더욱 향상시키는 것이 가능해진다. 종래에 있어서도, 버퍼층(20)을 스퍼터링법에 의해 성장시키는 것이 제시되어 있지만, 선택성장을 이용하는 경우에 이를 도입하는 것은 공정상에 문제점을 야기한다. 즉, 버퍼층(20)을 스퍼터링법에 의해 형성하고, 다시 추가의 층(24)을 MOCVD법에 의해 형성한 다음, 다시 적절한 기법으로 성장 방지막(21)을 형성하고, 이어서 MOCVD법에 의해 반도체 발광부(30)를 형성해야 하는 것이다. 이와 달리, 본 개시에는 추가의 층(24)을 생략하거나, 반도체 발광부(30)의 일부로서 이를 성장시킴으로써, 버퍼층(20)의 형성(스퍼터링법 사용)과 성장 방지막(21)의 형성 사이에 MOCVD법을 추가적으로 이용해야 하는 문제점을 해소하면서도 스퍼터링법을 이용할 수 있는 이점을 가진다.
한편 추가의 층(24)이 성장 기판(10) 전체에 걸쳐, 성장 기판(10)과 성장 방지막(21) 사이에 위치하는 경우에, 성장 기판(10)의 열팽창계수와 추가의 층(24)의 열팽창계수의 차이로 인해, 성장 기판(10)에 bowing(휨)이 발생한다. 마이크로 엘이디를 구비하는 반도체 발광소자 패널의 경우에, 이 패널의 각각의 픽셀에 3개의 마이크로 엘이디가 구비되는데, 픽셀에 구비되는 마이크로 엘이디 간에는 수 ㎛ 정도의 정밀한 오차가 요구된다. 만약 반도체 발광소자 패널 제작의 초기 단계인 반도체 발광부(30)를 성장시키는 단계에서부터 이미 일정 이상의 오차가 발생한다면 이는 반도체 발광소자 패널 제작에 치명적인 영향을 미칠 수 있다 하겠다. 본 개시는 성장 기판(10)과 성장 방지막(21) 사이에서 추가의 층(24)을 제거함으로써, 열팽창계수의 차이로부터 기인하는 성장 기판(10)의 휨을 감소시킬 수 있게 된다.
또한, 도 4에 제시된 반도체 발광부의 제조 방법에 의하면, 각각의 개구(22)로부터 성장되는 각각의 반도체 발광부(30)가 서로 떨어진 형태를 가지므로, 성장이 이루어진 다음에 반도체 발광부(30)들이 성장 기판(10) 전체를 덮지 않게 되며, 따라서 성장 기판(10)의 열팽창계수와 반도체 발광부(30)의 열팽창계수의 차이로부터 기인하는 성장 기판(10)의 휨을 감소시킬 수 있게 된다. 이러한 형태를 가지더라도, 반도체 발광부(30)의 폭이 100㎛ 보다 큰 경우에는(가장 긴 폭을 기준), 폭의 증가와 함께 반도체 발광부(30)의 높이 높아지고, 따라서 반도체 발광부(30)의 부피가 커져서, 성장 기판(10)과의 사이에서 열팽창계수의 차이로 인한 성장 기판(10)의 휨이 후속 공정에 영향을 미칠 수 있다. 본 개시는 추가의 층(24)을 성장 기판(10)과 성장 방지막(24) 사이에서 제거하고, 각 반도체 발광부(30)를 서로 이격되게 성장시킴으로써, 마이크로 엘이디 패널의 제작에 적합한 에피 성장 방법 및 에피 웨이퍼를 제공한다. 도 34(a)에 각각의 경우에 대해 휨의 정도를 나타내었다. 사파이어 기판을 기준(검은 실선; Sapphire Sub.)으로, AlN 버퍼층(20)만 성장한 경우(붉은 점선; Only AlN Seed)에 거의 휨이 없음을 알 수 있으며, 본 개시의 방법의 경우에(푸른 작은 점선; Epi on Pattern) 3.5㎛ 정도의 휨을 보였고, 종래의 방법 경우에(푸른 긴 점선; Epi on Planar) 53.3㎛ 정도의 휨을 보였다.
한편, 도 6에 제시된 방법으로 반도체 발광부(30)를 제조하는 경우에, 건식 식각(예: ICP)의 과정에서 반도체 발광부(30)의 측면이 손상될 수 있으며, 이러한 손상의 영향은 반도체 발광부(30)의 크기가 작아질수록 커지는 것으로 알려져 있다(Electro-Optical Size-Dependence Investigation in GaN Micro-LED Devices Anis Daami, Francois Olivier, Ludovic Dupre, Franck Henry and Francois Templier, CEA-LETI Grenoble, France). 도 4에 제시된 방법으로 반도체 발광부(30)를 성장시킴으로써 이러한 염려 또한 줄일 수 있게 된다.
또한, 스퍼터링법으로 형성한 버퍼층(20; 예: AlN)을 이용하는 경우에, 그 위에 성장된 반도체 발광부(30)의 결정성이 전 영역에 걸쳐 x-ray의 FWHM값 기준 (002), (102) 모두 200 arcsec 이하로 된다는 것을 확인하였다. GaN 씨앗층을 사용할 때와의 비교 데이터를 도 34(b) 및 도 34(c)에 나타내었다.
또한, 종래의 반도체 발광부(30)의 경우에, C 지점에 추가의 층(24)이 존재하므로, 성장 기판(10)과 반도체 발광부(30)를 분리하는 공정(예: CLO(Chemical Lift-Off), LLO(Laser Lift-Off))에서, 이들의 분리가 용이하지 않은 문제점이 있지만, 본 개시에 따른 단면 구조(반도체 발광소자 웨이퍼)에서는 이러한 문제점이 해소된다.
도 22는 본 개시에 따른 반도체 발광부의 상세 구조의 일 예를 나타내는 도면으로서, 반도체 발광부(30)는 제1 도전성을 가지는 제1 반도체층(31; 예: n형 반도체층(Si-doped GaN)), 전자와 정공의 재결합을 이용하여 빛을 생성하는 활성층(32; 예: InGaN/(In)GaN 다중양자우물구조), 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(33; 예: p형 반도체층(Mg-doped GaN))을 포함한다.
활성층(32) 및 제2 반도체층(33)이 제1 반도체층(31)의 측면에도 형성되는 경우에는, 마이크로 엘이디의 제조에 따른 칩 크기의 감소로 인해 활성층(32)이 감소되는 문제점을 일부 해소하는 이점을 가질 수 있다. 도 33(g)에 도시된 바와 같이, 활성층(32)이 반도체 발광부(30)의 측면에 형성된 것을 TEM 사진으로 나타내었다. 이의 형성에 아래와 같은 조건이 사용될 수 있다.
1) 버퍼층 성장조건: 스퍼터링 방법, 성장온도 400~700℃, 두께: 1~100nm, Al 타겟을 사용, Ar+N2 가스를 사용함.
2) 성장 방지막 제작 조건: PECVD 사용, 성장온도: 200~300℃, 두께: 100~500nm, SiH4 + N2O 가스를 사용함.
3) 반도체 발광부 성장조건: MOCVD, 종래의 반도체 발광부 성장법을 사용하되, 기존의 양자우물 성장방법으로 할 경우, 수직방향의 성장속도는 대략 3배 정도 빨라지고, 측면방향의 성장속도는 기존보다 20~40% 정도로 느려진다. 이점을 감안하여 성장 온도와 압력을 조절하여 양자우물을 형성함.
도 23은 본 개시에 따라 제조된 반도체 발광부의 다양한 형태를 예시하는 도면으로서, 제1 전극(50)과 추가의 전극 또는 제2 전극(51)이 형성된 반도체 발광부(30)의 형태를 가지며, 이를 반도체 발광 칩이라 칭할 수 있다.
도 23(a)에서, 반도체 발광 칩은 반도체 발광부(30), 제1 전극(50) 및 제2 전극(51)을 포함하며, 반도체 발광부(30)는 제1 반도체층(31), 활성층(32) 및 제2 반도체층(33)을 포함한다. 제1 전극(50)은 제2 반도체층(33)에 전기적으로 연결되어 있고, 제2 전극(51)은 제1 반도체층(31)에 전기적으로 연결되어 있다. 제2 반도체층(33)과 활성층(32)을 식각을 통해 제거하여 제1 반도체층(31)의 일부를 노출시킴으로써, 제2 전극(51)이 제1 반도체층(31)과 전기적으로 연결 또는 접촉될 수 있다.
도 23(b)에서, 제1 전극(50)이 제2 반도체층(33) 위에서 넓게 펼쳐져 있으며, 제1 전극(50)이 Ag 및/또는 Al을 포함하도록 구성되어 반사막으로 기능하는 경우에, 뒤집힌 형태로 전원 공급 기판(예: PCB, TFT Back Plane)에 붙여질 수 있다. 이러한 형태를 플립 칩이라 칭한다. 필요에 따라 제1 전극(50)과 제2 반도체층(33) 사이에 DBR(Distributed Bragg Reflector; 예: SiO2/TiO2 다층 적층막)이 구비될 수도 있다.
도 23(c)에서, 제2 전극(51)은 활성층(32)을 기준으로 제2 반도체층(33)의 반대측에서 제1 반도체층(31)에 전기적으로 접촉된다. 제1 전극(50)이 전원 공급 기판과 접촉하느냐 제2 전극(51)이 전원 공급 기판과 접촉하느냐에 따라 제1 전극(50)과 제2 전극(51)의 크기가 달라질 수 있으며, 칩 내부의 전류 흐름의 관점에서 볼 때 이러한 형태의 칩을 수직형 칩(Vertical chip)이라 칭한다.
도 23(d)에서, 제1 전극(50)이 소자의 측면에 위치한다. 제1 전극(50)은 반사막으로 기능할 수도 있지만, ITO(Indium Tin Oxide)와 같은 투광성 물질로만 이루어져 빛을 통과시키는 것도 가능하다. 필요한 칩 공정을 거쳐, 제2 전극(51)이 전원 공급 기판과 접촉할 수 있다. 도 33(a)에 에피의 형태(사다리꼴 에피)의 예를 나타내었다. 단면은 사각형, 육각형, 사다리꼴 등 다양한 형태가 가능하다. 제1 전극(50)은 제2 반도체층(33) 전체에 형성되어 좋고, 일부에 형성될 수도 있다. 즉, 반도체 발광부(30)의 단면이 다각형인 경우에, 그 중 적어도 하나의 측면에 형성될 수 있다.
도 23(e)에서, 제2 전극(51)이 도 23(d)와 반대측에서 제1 반도층(31)과 전기적으로 접촉하는 구조가 제시되어 있다.
도 23(f)에서, 반도체 발광부(30)가 추가의 활성층(32b)을 포함한다. 이러한 형태는 두 번의 식각 공정을 통해, 제1 반도체층(31)을 2단으로 노출시킴으로써, 가능해진다. 추가의 활성층(32b)의 발광을 위해 제3 전극(52)과 제4 전극(53)이 더 구비된다. 제1 반도체층(31)에 제2 전극(51)이 구비되어 있으므로, 제4 전극(53)을 생략하는 것도 가능하다. 경사면에 형성되는 활성층(31)은 상부 평탄면에 형성되는 추가의 활성층(32b)과 동일한 물질로 구성됨에도 불구하고 그 성장 조건에 따라 다른 파장의 빛을 발광할 수 있다는 것이 알려져 있으며, 따라서 필요에 따라 하나의 반도체 발광부(30)를 통해 서로 다른 파장의 빛을 발광하는 것이 가능해진다(ACS Photonics, 2015, 2 (4), pp 515-520, Red Emission of InGaN/GaN Double Heterostructures on GaN Nanopyramid Structures)).
도 23(g)에서, 반도체 발광부(30)가 다각형추 형상(도 33(b) 참조)을 가진다.
도 24는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 23(a)에 제시된 반도체 발광소자를 예로 하여 설명한다.
먼저, 도 24(a)에서와 같이, 칩 레벨의 반도체 발광부(30)를 구비하는 성장 기판(10)을 준비한다.
다음으로, 도 24(b)에서와 같이, 캐리어(71; 도 19(a) 참조)를 반도체 발광부(30)에 부착한 다음, 성장 기판(10)을 반도체 발광부(30)로부터 분리한다. 습식 식각을 이용하는 경우에, 바람직하게는 캐리어(71)가 복수의 홀(77)을 구비하여, 복수의 홀(77)을 통해 식각액이 쉽게 침투할 수 있게 한다. 습식 식각의 과정에서, 반도체 발광부(30)의 하면(성장 기판(10)과 마주하는 면)에 거친 표면(도 33(c) 참조)이 형성되며, 이는 활성층(32)에서 생성된 빛을 산란시켜 소자의 외부양자효율을 높이는 데 기여한다.
마지막으로, 도 24(c)에서와 같이, 접착제(도시 생략)가 마련된 기판(80)에 반도체 발광부(30)를 부착하고, UV를 조사하여 캐리어(71)를 분리한다. 기판(80)과 반도체 발광부(30)의 전기적 연결에는 3D 프린팅과 같은 방법이 사용될 수 있다. 도 23에 제시된 반도체 발광부(30)의 다양한 형태에 따라 부착 방법과 전기적 연결의 방법이 달라질 수 있음은 물론이다.
도 25는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 23(c)에 제시된 반도체 발광소자를 예로 하여 설명한다. 반도체 발광부(30)는 성장 기판(10)에 붙여진 상태에서 제1 전극(50) 만을 구비한다.
도 25(a)와 도 25(b)는 도 24(a) 및 도 24(b)와 동일하다.
다음으로, 도 25(c)에서와 같이, 성장 기판(10)과 분리된 상태의 반도체 발광부(30)를 추가의 캐리어(79)에 부착한 다음, 캐리어(71)에 UV를 조사하여 캐리어(71)를 반도체 발광부(30)로부터 분리한다. 추가의 캐리어(79)는 캐리어(71)와 동일한 형태를 가질 수 있다(복수의 홀(77)은 제외).
다음으로, 도 25(d)에서와 같이, 추가의 캐리어(79)를 이용하여 반도체 발광부(30)를 기판(80)에 부착한 다음, UV를 조사하여 추가의 캐리어(79)를 반도체 발광부(30)로부터 분리한다.
마지막으로, 도 25(e)에서와 같이, 반도체 발광부(30)에 제2 전극(51)을 형성한다. 도 23에 제시된 반도체 발광부(30)의 다양한 형태에 따라 부착 방법 및 전기적 연결의 방법이 달라질 수 있음은 물론이다.
도 26은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 26(a)에서와 같이, 도 22에 제시된 반도체 발광부(30) 상태가 사용된다.
다음으로, 도 26(b)에서와 같이, 반도체 발광부(30) 주위에 고정물(60)을 배치하고, 그 위에 제1 전극(50)을 위치시킨 상태에서, 전극 패드(81)가 마련된 기판(80)을 부착한다.
다음으로, 도 26(c)에서와 같이, 레이저를 이용하여 성장 기판(10)을 분리시킨다.
다음으로, 도 26(d)에서와 같이, 제1 반도체층(31)에 제2 전극(51)을 형성한다.
마지막으로, 도 26(e)에서와 같이, 고정물(60)을 제거한다.
도 27은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 하나의 성장 기판(10)에 적어도 두가지 종류의 엘이디가 구비되며, 성장 기판(10)은 이들 엘이디의 성장을 위해 이용되거나, 이송을 위해 이용된다.
먼저, 도 27(a)에 도시된 바와 같이, 청색을 발광하는 반도체 발광부(30B)를 성장시킨다. 반도체 발광부(30B)는 도 22에 도시된 형태를 가질 수 있으며, 반도체 발광부(30B)가 성장되는 영역을 제외하고, 성장 방지막(21)에 개구(22)를 형성하지 않음으로써, 이와 같이 형성할 수 있다.
다음으로, 도 27(b)에 도시된 바와 같이, 녹색을 발광하는 반도체 발광부(30G)를 성장시킨다. 반도체 발광부(30G)는 도 22에 도시된 형태를 가질 수 있으며, 반도체 발광부(30B)를 SiO2와 같은 성장 방지 물질로 덮은 상태에서, 반도체 발광부(30G)가 성장될 영역에 개구(22)를 형성함으로써, 반도체 발광부(30G)를 성장시킬 수 있다. 활성층(32; InGaN/(In)GaN 양자우물구조)에 사용되는 인듐(In)의 양을 조절함으로써, 청색 또는 녹색을 발광시키는 것이 가능하다. 또한, 반도체 발광부(30B)와 반도체 발광부(30G)의 성장을 위한 개구(22)를 성장 방지막(21)에 형성한 상태에서, 제1 반도체층(31)을 성장시킨 다음, 전술한 과정을 통해 반도체 발광부(30B)와 반도체 발광부(30G)를 각각 완성하는 것도 가능하다. 이러한 경우에, 반도체 발광부(30G)를 이루는 활성층의 열적 손상을 줄일 수 있는 이점을 가진다.
다음으로, 도 27(c)에 도시된 바와 같이, 적색을 발광하는 반도체 발광부(30R)를 성장 기판(10)에 가져다 놓을 수 있다. 이는 성장 방지막(21)을 제거한 상태에서 행할 수 있다. 반도체 발광부(30R)를 성장 기판(10)에 가져다 놓고, SiO2와 같은 성장 물질로 덮은 상태에 반도체 발광부(30B)와 반도체 발광부(30G)를 성장시키는 것도 가능하지만 바람직하지는 않다. 반도체 발광부(30B) 또는 반도체 발광부(30G)를 성장시키지 않고 가져다 놓는 것도 가능하지만, 정밀도를 고려할 때 바람직하지 않다. 반도체 발광부(30R)를 성장 기판(10)에 성장시키는 것도 가능하지만, 반도체 발광부(30R)를 구성하는 물질(예: InP, GaAs)과 그 성장 조건을 고려할 때 바람직하지는 않다. 한편, 전술한 바와 같이, 도 22에 제시된 반도체 발광부(22) 구조에서, 반도체 발광부(22)의 측면에 형성된 활성층(32)에서 적색을 발광하는 것이 가능하다고 알려져 있으나, 아직 상용화의 단계에까지 이른 것은 아니다. 반도체 발광부(30G)를 반도체 발광부(30B)에 앞서 성장시키는 것도 가능하지만 바람직하지는 않다.
마지막으로, 도 27(d)에 도시된 바와 같이, 필요한 칩 공정을 거친 후, 기판(80)에 부착하고, 성장 기판(10)을 제거함으로써, 반도체 발광소자 패널을 제조하는 것이 가능해진다. 이러한 과정을 통해 마이크로 엘이디 레벨에서 패널을 제조함에도 불구하고, 반도체 발광부(30B,30G,30R) 간의 이격 거리(space)에서 발생하는 오차를 감소시키는 것이 가능해진다. 사양에 맞추어 성장 기판(10)를 잘라서 사용하는 것도 가능하다.
다른 한편으로, 도 27(e)에 도시된 바와 같이, 반도체 발광부(30B)와 반도체 발부(30BR)를 성장 기판(10)에 성장시킨다. 반도체 발광부(30B)와 반도체 발광부(30BR)는 동일하게 청색의 빛을 발광하지만, 후술하는 바와 같이, 반도체 발광ㅂ부(30BR)에 반도체 발광부(30BR)에 의해 여기되어 적색을 발하는 광변환물질(30P; 예: 형광체, 퀀텀닷)이 추가적으로 도포된다.
다음으로, 도 27(f)에 도시된 바와 같이, 녹색을 발광하는 반도체 발광부(30G)를 성장시킨다.
다음으로, 도 27(g)에 도시된 바와 같이, 반도체 발광부(30BR)에 광변환물질(30P)을 도포한다.
마지막으로, 도 27(h)에 도시된 바와 같이, 필요한 칩 공정을 거친 후, 기판(80)에 부착하고, 성장 기판(10)을 제거함으로써, 반도체 발광소자 패널을 제조하는 것이 가능해진다. 반도체 발광부(30G)를 구성함에 있어서도, 반도체 발광부(30B)를 성장시킨 다음에, 반도체 발광부(30B)에서 나오는 청색에 여기되어 녹색을 발하는 광변환부재를 도포함으로써, 반도체 발광부(30G)를 만드는 것이 가능하다. 광변환물질(30P)의 여기에 반도체 발광부(30G)를 이용하는 것도 가능하다. 도 27(e) 내지 도 27(h)에 제시된 방법을 이용함으로써, 반도체 발광부(30B,30G,30BR)의 위치에 대한 오차가 성장 방지막(21)에 개구(22)를 형성할 때 리소그라피 공정의 오차 범위로 줄어들게 되어, 마이크로 엘이디를 이용하는 패널의 각 픽셀에 요구되는 오차 범위를 만족할 수 있게 된다. 나아가 본 개시는 도 22에 제시된 바와 같은 에피 웨이퍼 구조를 이용함으로써, 성장 기판(10)과 반도체 발광부(30) 간의 열팽창계수의 차이로 인해 발생하는 성장 기판(10)의 휨을 줄일 수 있어, 이후의 공정에서 오차를 제거하는 한편, 반도체 발광부(30)를 캐리어(70) 및/또는 기판(80)으로 이송하더라도 성장 기판(10)의 휨에 의한 오차를 줄일 수 있게 되므로, 마이크로 엘이디를 이용하는 패널의 각 픽셀에 요구되는 오차 범위를 만족할 수 있게 된다. 즉, 종래에도 하나의 성장 기판(10)에 다른 색을 발광하는 엘이디를 성장시킨 예들이 다수 있지만, 전술한 바와 같이, 종래의 에피 성장 기법을 이용하는 경우에 성장 기판의 휨으로 인해, 마이크로 엘이디를 이용하는 패널의 각 픽셀에 요구되는 허용 오차를 만족시키기가 쉽지 않았다.
도 28은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 28(a)에서와 같이, 도 27(b)에 제시된 상태에서 기판(80)에 반도체 발광부(30B,30G)를 부착한다.
다음으로, 도 28(b)에서와 같이, 반도체 발광부(30R)를 기판(11)을 이용하여 기판(80)에 부착하고, 필요한 칩 공정을 후속하여 진행한다.
한편, 도 28(c)에서와 같이, 도 27(f)에 제시된 상태에서 기판(80)에 반도체 발광부(30B,30G,30BR)을 부착한다.
다음으로, 도 28(d)에서와 같이, 반도체 발광부(30BR)에 광변환부재(30P)를 도포하고, 필요한 칩 공정을 후속하여 진행할 수 있다.
도 29는 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 반도체 발광부(30B,30G,30R)를 형성하는 방법은 도 27과 동일하지만, 성장 기판(10)에 반도체 발광부(30B,30G,30R)를 구동하는 스위치(예: HEMT, BJT, MESFET) 및/또는 ESD 방지용 다이오드와 같은 전자소자가 추가된다.
먼저, 도 29(a) 및 도 29(b)에서와 같이, 반도체 발광부(30B,30G)를 성장시킨다.
다음으로, 도 29(c)에서와 같이, MOCVD법과 같은 에피 성장 방법을 이용하여, 전자소자용 에피 구조물(30D)을 성장시킨다. 도 35에 성장 기판(10), 버퍼층(20), 성장 방지막(21) 위에 형성된 트랜지스터의 일 예를 나타내었다. 전자소자용 에피 구조물(30D)의 하부는 도 22에 제시된 반도체 발광부(30)의 하부와 마찬가지의 구조를 가짐으로써, 성장 기판(10)으로부터 용이하게 분리될 수 있으며, 성장 기판(10)의 휩을 줄일 수 있음은 물론이다. 도 33(d)에 전자소자용 에피 구조물(30D)의 예를 사진으로 나타내었다.
다음으로, 도 29(d)에서와 같이, 반도체 발광부(30R)를 가져다 놓는다. 반도체 발광부(30B,30G,30R)를 형성하는 순서 및 전자소자용 에피 구조물(30D)을 형성하는 순서가 바뀔 수 있음은 물론이다.
마지막으로, 도 29(e)에서와 같이, 식각을 통해 전자소자용 에피 구조물(30D)을 반도체 발광부(30B,30G,30R) 각각에 대한 스위치(30BT,30GT,30RT)로 만들고, 배선(W)을 행한다.
도 29(f) 및 도 29(g)에서와 같이, 전자소자용 에피 구조물(30D)을 만들지 않고, 바로 스위치(30BT,30GT,30RT)를 형성하고(성장시키거나 가져다 놓거나), 배선(W)을 행하는 것도 가능하다.
이러한 형태를 취함으로써, 반도체 발광부(30B,30G,30R)와 스위치(30BT,30GT,30RT)가 구비된 성장 기판(10) 자체를 디스플레이로 이용하거나, 성장 기판(10)을 이용하여 기판(80)에 붙여서 사용하는 것이 가능하다.
도 30은 본 개시에 따라 캐리어를 제조하는 방법의 일 예를 나타내는 도면이다.
먼저, 도 30(a)에서와 같이, 캐리어 제작용 성장 기판(10S)에 반도체층(30S)을 성장시킨다. 도 33(e)에 성장 기판(10S)에 성장된 반도체층(30S)의 예를 사진으로 나타내었다. 이때, 반도체층(30S) 중의 일부를 다른 형태(예: 십자형)로 형성하여 정렬 키(30A)로 사용할 수 있다. 정렬 키(30A)의 형태는 성장 방지막(21)에서 개구(22)의 형태를 달리하거나, 성장 후 식각을 통해서 조절할 수 있다. 예를 들어, 4개의 정렬 키(30A)가 90°의 각도를 두고 성장 기판(10)의 가장자리 부근에 형성될 수 있다.
다음으로, 도 30(b)에서와 같이, 음각재(S; engraving material)가 구비된 캐리어(70S)를 준비한다.
다음으로, 도 30(c)에서와 같이, 반도체층(30S)이 성장된 성장 기판(10S)으로 음각재(S)를 가압한다.
음각재(S)가 UV 경화 물질인 경우에, 도 30(d)에서와 같이, UV를 조사하여 음각재(S)에 각인된 반도체층(30S)의 형상, 즉 개구(70H)의 형상을 고정할 수 있게 된다. 이때, 캐리어(70S)는 투광성 물질(예: 플라스틱, 유리)로 이루어질 수 있다. 반도체층(30S)이 정렬 키(30A)를 포함하는 경우에, 개구(70H) 또한 정렬용 개구(70A)를 포함하게 된다. 도 33(f)에 개구(70H)의 예를 사진으로 나타내었다
이러한 방식으로 캐리어(70S)를 제조함으로써, 캐리어(70S)에 구비되는 복수의 개구(70H)의 크기 및 이들 간의 간격이 에피 성장의 과정에서 발생하는 오차 범위 내에서 오차를 가지고 형성될 수 있는 이점을 가지게 된다.
다음으로, 도 30(e)에서와 같이, 접착제(70P)를 도포한다.
다음으로, 도 30(f)에서와 같이, 성장 기판(10)을 이용하여 반도체 발광부(30B)를 캐리어(70S)의 개구(70H)에 가져다 놓는다. 바람직하게는 성장 기판(10)에도 마찬가지로 정렬 키(30A)가 구비되며, 정렬 키(30A)가 캐리어(70S)의 정렬용 개구(70A)에 끼워짐으로써, 성장 기판(10)과 캐리어(70S)가 정렬될 수 있다. 한편 개구(70H)는 반도체 발광부(30B)가 위치할 수 있도록, 반도체 발광부(30B)보다 약간 크게 형성되며, 이는 캐리어 제작용 성장 기판(10S)의 반도체층(30S)의 크기를 반도체 발광부(30B)의 크기보다 약간 크게 형성함으로써 가능해진다.
다음으로, 도 30(g)에서와 같이, 성장 기판(10)을 제거한 다음, 캐리어(70S)에 놓여진 반도체 발광부(30B)를 기판(80)에 가져다 놓는다. 접착제(70P)가 UV를 조사할 때 부착력을 잃는 형태인 경우에, UV를 조사함으로써, 반도체 발광부(30B)로부터 캐리어(70S)를 분리할 수 있다. 에피 성장 공정에서 발생한 정도의 오차를 가지는 캐리어(70S)에 반도체 발광부(30B)를 옮긴 다음, 캐리어(70S)를 이용하여 기판(80)에 반도체 발광부(30B)를 옮김으로써, 이러한 이송의 과정에서 발생하는 오차를 현격히 줄일 수 있게 된다.
마지막으로, 도 30(h)에서와 같이, 반도체 발광부(30G,30R)도 동일한 방식으로 기판(80)에 위치시키는 것이 가능하다.
도 31은 본 개시에 따라 반도체 발광소자 패널을 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 영구자석과 전자석을 이용하여 반도체 발광소자 패널을 제조한다.
먼저, 도 31(a)에서와 같이, 반도체 발광부(30B)에 제1 전극(50M)을 형성하되, 바람직하게는 ferro-magnetic material(예: Fe, Ni, Co)을 포함하도록 형성한다.
다음으로, 도 31(b)에서와 같이, 반도체 발광부(30B)를 캐리어(70S)에 부착한다. 반도체 발광부(30B)의 고정에는 접착제(70P)가 이용될 수 있다. 캐리어(70S)는 특별한 제한은 없지만, 예를 들어, 도 30에 제시된 형태의 캐리어(70S)가 이용될 수 있다.
다음으로, 도 31(c)에서와 같이, 성장 기판(10)을 제거한다.
다음으로, 도 31(d)에서와 같이, 캐리어(70S) 측에 전자석(70E)을 위치시킨다.
다음으로, 도 31(e)에서와 같이, 도 30(h)에서와 마찬가지로, UV를 조사하여 캐리어(70S)와 반도체 발광부(30B) 사이의 접착제(70P)에 의한 접착력을 해제한다. 그러나 전자석(70E)에 의해 반도체 발광부(30B)는 캐리어(70S)에 고정된 상태를 유지한다.
다음으로, 도 31(f) 및 도 31(g)에서와 같이, 영구자석(30M)을 구비하는 캐리어(10M)를 반도체 발광부(30B)에 위치시킨 다음, 전자석(70E)의 자력을 해제한 후, 캐리어(10M)를 이용하여 반도체 발광부(30B)를 캐리어(70S)로부터 분리한다. 영구자석(30M)의 형태에 특별히 제한이 있는 것은 아니지만, 도 32에 제시된 방법을 이용함으로써, 영구자석(30M)의 스케일을 반도체 발광부(30B)의 스케일과 쉽게 맞출 수 있게 된다.
다음으로, 도 31(h) 및 도 31(i)에서와 같이, 전자석(70E)이 구비된 기판(80)에 반도체 발광부(30B)를 위치시킨 후, 캐리어(10M)를 반도체 발광부(30B)로부터 분리한다. 이때, 전자석(70E)이 발생시키는 자력은 영구자석(30M)의 자력보다 커서 반도체 발광부(30B)가 기판(80)에 고정된 채로 캐리어(10M)가 기판(80)으로부터 분리될 수 있다. 반도체 발광부(30B)와 기판(80)의 물리적 결합 및 전기적 결합에는 앞서 설명될 방법들이 사용될 수 있음은 물론이다.
마지막으로, 도 31(j)에서와 같이, 반도체 발광부(30G,30R)도 동일한 방식으로 기판(80)에 위치시키는 것이 가능하다.
한편, 도 31에서, 반도체 발광부(30B)를 기판(80)에 옮기는 과정에 캐리어(70S)를 이용하였지만, 칩의 형태에 따라, 캐리어(70S)를 이용하지 않고, 캐리어(10M)를 바로 성장 기판(10) 상의 반도체 발광부(30B)에 부착시킨 다음, 성장 기판(10)을 제거한 후, 반도체 발광부(30B)를 기판(80)으로 이송하는 것도 가능하다.
도 32는 본 개시에 따라 영구자석(30M)을 만드는 방법의 일 예를 나타내는 도면으로서, 도 31(a)에서와 같은 방식으로 반도체 발광부(30M)에 제1 전극(50M)을 형성하되, 바람직하게는 ferro-magnetic material(예: Fe, Ni, Co)을 포함하도록 형성한다. 다음으로, 도 32에서와 같이, 자기장이 걸린 상태에서 퀴리온도 이하로 열을 가한 후, 급냉시킴으로써, 영구자석(30M)을 구비하는 캐리어(10M)를 만드는 것이 가능하다. 도 30 내지 도 32의 공정에서, 바람직하게는 성장 기판(10), 캐리어(70S), 캐리어(10M) 모두가 도 30에 제시된 정렬 키(30A) 및 정렬용 개구(70A)를 구비함으로써, 이들 간의 정렬 오차를 줄이는 것이 가능해진다. 여기서 각 반도체 발광부(30M)의 간격은 이송하고자 하는 반도체 발광부(30B; 도 31에 참조)의 갯수, 기판(80)의 형태 등에 따라 달라질 수 있다.
도 4에 제시된 에피 웨이퍼(10,30), 도 30에 제시된 에피 스탬프(10S,30S), 그리고 도 31에 제시된 에피 캐리어(10M,30M,50M)를 이용함으로써, 오차를 현격히 줄인 마이크로 엘이디를 이용하는 패널을 제조할 수 있게 된다. 즉, 공정에서 발생하는 오차가 모두 에피 성장에서 발생하는 오차의 범위로 줄어들게 된다. 보다 엄밀하게는, 에피 웨이퍼(10,30)에서 성장 방지막(21)에 의해 패턴이 주어지며, 에피 캐리어(10M,30M,50M)의 경우에 에피 웨이퍼(10,30)의 성장 방지막(21)과 동일한 패턴이지만, 약간 크기가 큰 패턴이 이용되며, 에피 캐리어(10M,30M,50M)에서는 선택적으로 에피 웨이퍼(10,30)의 반도체 발광부(30)를 이송하므로, 에피 웨이퍼(10,30)의 성장 방지막(21)과 동일한 패턴이지만, 일부가 막힌 형태의 패턴이 사용된다.
나아가, 도 22에 제시된 구조를 이용함으로써, 성장 기판(10)의 휨을 줄이고, 칩의 크기가 감소함에 따라 건식 식각(예: ICP)으로 인한 칩 측면의 손상에 기인하는 영향이 커지는 것을 근원적으로 방지하며, 스퍼터링법으로 버퍼층(20)을 형성함에도 불구하고 공정의 추가를 줄이는 한편, 습식 식각을 이용하여 버퍼층(20)을 제거함으로써 LLO에 따르는 막대한 비용의 추가를 감소시킬 수 있게 된다.
도 36은 본 개시에 따라 캐리어를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 캐리어 제작용 성장 기판(10S)이 캐리어(70S)로 역할한다.
먼저, 도 36(a)에서와 같이, 성장 기판(10S)에 성장 방지막(21S)을 형성한다. 이때 성장 방지막(21S)의 형상은 도 33(a)에 나타난 형상을 가질 수 있다. 즉, 성장 방지막(21S)이 도 20에 제시된 반도체 발광부의 형상을 가진다.
다음으로, 도 36(b)에서와 같이, 반도체층(30S)을 성장시킨다. 이는 반도체 발광부(30)와 동일한 구조여도 좋고, 단순히 GaN과 같은 질화물반도체로 이루어질 수도 있다.
마지막으로, 도 36(c)에서와 같이, 성장 방지막(21S)을 제거한다. 성장 방지막(21S)이 제거된 반도체층(30S)은 도 33(f)에 제시된 형태를 가지게 되며, 도 30에 제시된 개구(70S)와 동일한 형태의 개구(30H)를 가지는 캐리어로서 기능하게 된다. 이와 같은 캐리어(10S,30S)를 이용함으로써, 에피 웨이퍼(10,30)와 동일한 물질로 된 캐리어를 이용할 수 있으며, 따라서 여러 공정에서 발생하는 열적, 기계적 변형에 동일한 거동을 할 수 있게 되어, 오차를 줄이는 이점을 가지게 된다.
도 37은 도 36에 제시된 캐리어를 이용하는 일 예를 나타내는 도면으로서, 개구(30S)를 이송될 반도체 발광부(30)의 크기보다 약간 작게 형성함으로써, 반도체 발광부(30)가 개구(30S)에 끼워진 상태로 이송되는 예를 보이고 있다. 개구(30S)의 크기가 반도체 발광부(30)보다 크게 형성될 수 있음은 물론이다.
한편, 도 22에 제시된 반도체 발광부(30)의 경우에, 활성층(32)이 반도체 발광부(30)의 상면 및 측면에도 형성되는데, 활성층(32)에서 생성되는 빛의 파장의 관점에서, 요구되는 사양에 따라 상면의 활성층(32)에서 생성되는 빛과 측면의 활성층(32)에서 생성되는 빛의 파장을 일정 범위 이내에 맞추어야 하는 이슈가 있을 수 있다. 이러한 관점에서, 도 23(g) 및 도 33(b)에 제시된 다각형추 형상의 반도체 발광부(30)가 고려될 수 있다(상면의 활성층(32)을 제거하거나 최소화한 형태 또는 활성층(32)이 측면에서 경사져 있는 형태). 다만, 다각형추 형상의 반도체 발광부(30)의 경우에, 도 37(b)에 제시된 캐리어가 필요하는 등, 반도체 발광부(30)를 기판, PCB, 캐리어 등에 넘어지지 않게 세우는데 주의가 요구된다. 이하, 이러한 문제점을 해소하는 방안을 반도체 발광부(30)를 성장시키는 과정(에피 레벨)에서 검토한다.
도 38은 본 개시에 따른 반도체 발광부의 다른 예들을 나타내는 도면으로서, 도 38(a)에서 2개의 서브 발광부(30-1,30-2)가 하나의 반도체 발광부(30)를 이루고 있고, 도 38(b)에서 3개의 서브 발광부(30-1,30-2,30-3,30-4)가 하나의 반도체 발광부(30)를 이루고 있다. 각각의 서브 발광부(30-1,30-2,30-3,30-4)는 다각형추 형상을 가지거나 단면이 삼각 형상을 가질 수 있으며, 이들의 모서리(30-1a,30-2a,30-3a,30-4a)가 반도체 발광부(30)의 직립에 이용된다. 미설명 부호 10은 성장 기판, 20은 버퍼층, 21은 성장 방지막이다.
도 39는 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 예들을 나타내는 도면으로서, 각각이 도 4에 제시된 하나의 성장용 개구(22)에 대응한다. 성장용 개구(22) 내에 하나 이상의 서브 성장 방지막(22a,22b,22c)이 구비되어 있다. 서브 성장 방지막(22a,22b,22c)을 제외한 성장용 개구(22)의 영역에서 반도체 발광부가 성장되며, 2개의 서브 성장 방지막(22b,22c)을 이용함으로써, 도 38(b)에 제시된 반도체 발광부(30)를 제조하는 것이 가능하다. 이 때 형성되는 모서리(30-1a,30-2a,30-3a,30-4a)는 모서리(30-1a,30-4a)가 하나의 폐곡선을 이루며, 모서리(30-2a,30-3a)가 하나의 폐곡선을 이루게 된다. 도 39(a)에 제시된 성장 방지막 패턴(P)을 이용하는 경우에 3개의 폐곡선이 형성될 수 있다. 도 39(a)에 제시된 성장 방지막 패턴(P)을 이용하면, 원형의 페곡선 내지 원형의 페곡선 모서리가 형성되며(성장 조건에 따라 육각형의 페곡선 내지 육각형의 페곡선 모서리가 형성될 수 있음), 도 39(b)에 제시된 성장 방지막 패턴(P)을 이용하면, 육각형의 페곡선 내지 육각형의 페곡선 모서리가 형성된다. 도 39(b)의 경우에 중앙에서 반도체 발광부가 폐곡선이 아닌 꼭지점의 형상을 가진다. 예를 들어, 도 39(a)의 성장 방지막 패턴(P)의 경우에, 78㎛의 지름, 8㎛의 서브 성장 방지막 폭, 7㎛의 성장용 개구 노출, 4㎛의 서브 성장 방지막(22c) 지름을 가질 수 있다. 도 39(b)의 성장 방지막 패턴(P)의 경우에, 48㎛의 변 길이, 8㎛, 7㎛ 또는 6㎛의 서브 성장 방지막 폭(B), 5.5㎛, 6.5㎛ 또는 7.5㎛의 성장용 개구 노출(A), 3㎛ 지름의 중앙 성장 방지막 노출을 가질 수 있다.
도 40은 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 다른 예들을 도면으로서, 도 40(a)에 제시된 성장 방지막 패턴(P)을 이용함으로써, 하나의 원형 폐곡선 모서리를 가지는 반도체 발광부를 제조할 수 있다. 예를 들어, 9㎛ 지름의 성장용 개구(22)와 3㎛ 지름의 서브 성장 방지막(22c)을 이용하거나, 6㎛ 지름의 성장용 개구(22)와 2㎛ 지름의 서브 성장 방지막(22c)을 이용할 수 있다. 도 40(b)에 제시된 성장 방지막 패턴(P)을 이용함으로써, 하나의 육각형 폐곡선 모서리를 가지는 반도체 발광부를 제조할 수 있다. 예를 들어, 6㎛ 높이와 3.46㎛ 한 변 길이를 가지는 성장용 개구(22)와 2㎛ 지름의 서브 성장 방지막(22c)을 이용하거나, 8㎛ 높이와 4.62㎛ 한 변 길이를 가지는 성장용 개구(22)와 4㎛ 지름의 서브 성장 방지막(22c)을 이용할 수 있다. 각 패턴(P) 간의 간격은 예를 들어, 9㎛, 14㎛와 같이 조절할 수 있으며, 각 패턴(P)에서 성장된느 반도체 발광부가 서로 간섭하지 않는다면 특별히 제한이 있는 것은 아니다.
도 41은 도 38에 제시된 반도체 발광부를 제조하는데 사용되는 성장 방지막 패턴의 형상의 다른 예를 도면으로서, 성장 방지막(21) 내의 복수의 서브 성장용 개구(22-1,22-2,22-3,22-4,22-5,22-6,22-7)가 도 4에 제시된 하나의 성장용 개구에 대응하며, 하나의 성장 방지막 패턴(P)을 구성한다. 도 41에서 7개의 서브 성장용 개구(22-1,22-2,22-3,22-4,22-5,22-6,22-7)가 육각형의 성장 방지막 패턴(P)을 구성한다.
도 42는 도 41에 제시된 성장 방지막 패턴을 이용하여 성장된 반도체 발광부를 나타내는 도면이다. 서브 발광부(30-1,30-2,30-3,30-4,30-5,30-6,30-7)의 모서리 내지 꼭지점(30-1a,30-2a,30-3a,30-4a,30-5a,30-6a,30-7a)이 반도체 발광부(30)의 직립에 이용된다. 서브 발광부의 갯수가 임의적으로 조절될 수 있음은 물론이다.
도 43 내지 도 45는 성장 방지막 패턴의 다양한 예들을 나타내는 도면으로서, 도 43에는 7개의 서브 발광부(30-1,30-2,30-3,30-4,30-5,30-6,30-7)를 형성하는, 전체적으로 육각형 형태를 가지는 성장 방지막 패턴(P)이 제시되어 있다. 이때 서브 성장용 개구(22-2)는 3㎛의 지름을 가질 수 있으며, 각 패턴(P) 간의 간격은 12㎛로 할 수 있다. 도 44에는 4개의 서브 발광부(30-1,30-2,30-3,30-4가 전체적으로 마름모꼴 형태를 가지는 성장 방지막 패턴(P)이 제시되어 있다. 이때 마름모꼴의 둔각이 120℃ 예각이 60℃를 가지게 형성할 수 있다. 도 45에는 3개의 서브 발광부(30-1,30-2,30-3)가 전체적으로 육각형 형태를 가지는 성장 방지막 패턴(P)이 제시되어 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자 패널을 제조하는 방법에 있어서, 성장 기판 위에 제거층을 형성하는 단계; 제거층 위에 반도체 발광부를 성장시키는 단계; 반도체 발광부를 성장 기판으로 분리하는 단계;로서, 반도체 발광부가 복수의 반도체 발광부로 개별화되어 있는 상태에서, 성장 기판과 각 반도체 발광부 사이의 제거층을 일부 제거하여 제거층이 일부만 남겨진 상태에서 복수의 반도체 발광부를 성장 기판으로부터 분리하는 단계: 그리고 복수의 반도체 발광부의 일부 또는 전부를 도통하도록 기판에 부착하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(2) 분리하기에 앞서, 성장 기판 위에서, 고정물을 이용하여 복수의 반도체 발광부를 감싸는 단계;를 더 포함하며, 복수의 반도체 발광부는 고정물에 고정된 상태에서 성장 기판으로부터 분리되고, 고정물에 고정된 상태에서 기판에 부착되는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(3) 고정물을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(4) 성장시키는 단계에서, 복수의 반도체 발광부가 성장 기판에서 부분적으로 성장되는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(5) 부착하는 단계에 앞서, 고정물에 캐리어를 부착하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(6) 부착하는 단계에서, 복수의 반도체 발광부의 선택적으로 이송시키는 캐리어를 이용하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(7) 분리하는 단계에서, 제거층과 성장 기판의 열팽창 계수의 차이를 이용하여 복수의 반도체 발광부를 성장 기판으로부터 분리하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(8) 제거층이 성장 기판에 접하여 형성되어 있는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(9) 부착하는 단계에 앞서, 각 반도체 발광부에 추가의 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(10) 추가의 전극 측에 추가의 고정물을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(11) 반도체 발광소자용 웨이퍼에 있어서, 성장 기판; 성장 기판 위에 형성되는 버퍼층; 버퍼층 위에 형성되며, 복수의 개구를 구비하는 성장 방지막;으로서, 각각의 개구의 가장 긴 폭이 100㎛ 이하인 성장 방지막; 각각의 개구에서 버퍼층으로부터 성장되며, 서로 이격되어 성장된 복수의 반도체 발광부;로서, 각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 복수의 반도체 발광부;를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(12) 버퍼층은 습식 식각을 통해 제거될 수 있는 질화물인 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(13) 버퍼층은 AlN로 이루어지는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(14) 각각의 반도체 발광부는 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되어 전자와 정공의 재결합을 이용하여 빛을 생성하는 활성층을 포함하고, 제2 반도체층이 제1 반도체층을 둘러싸고 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(15) 활성층이 식각을 통해 2개로 나누어져 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(16) 복수의 반도체 발광부가 청색을 발광하는 반도체 발광부와 녹색을 발광하는 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(17) 복수의 반도체 발광부가 적색을 발광하는 광변환물질을 구비하는 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(18) 성장 기판에 형성되며, 각각의 반도체 발광부와 연동하는 전자소자용 에피 구조물을 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(19) 복수의 반도체 발광부는 정렬 키로 기능하는 적어도 하나의 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(20) 각각의 반도체 발광부는 전극을 구비하고, 전극은 강자성 물질을 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(21) 각각의 반도체 발광부는 영구자석인 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(22) 위 반도체 발광소자용 웨이퍼; 그리고 이 웨이퍼의 복수의 반도체 발광부의 이송을 위한 캐리어;를 이용하는 반도체 발광소자 패널을 제조하는 방법에 있어서, 캐리어를 제조하는 단계; 그리고, 캐리어를 이용하여 복수의 반도체 발광부를 이송하는 단계;를 포함하며, 캐리어는 성장 기판과 성장 기판 위에 성장된 복수의 반도체층을 포함하며, 복수의 반도체층 각각의 크기는 복수의 반도체 발광부 각각의 크기보다 큰 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
(23) 반도체 발광소자용 웨이퍼에 있어서, 성장 기판; 성장 기판 위에 형성되는 버퍼층; 버퍼층 위에 형성되며, 복수의 개수를 구비하는 성장 방지막;으로서, 각각의 개구의 가장 긴 폭이 100㎛ 이하인 성장 방지막; 각각의 개구에서 버퍼층으로부터 성장되며, 서로 이격되어 성장된 복수의 반도체 발광부;로서, 각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 복수의 반도체 발광부;를 포함하며, 각 반도체 발광부는 복수의 서브 발광부를 구비하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(24) 각 서브 발광부는 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하고, 각 서브 발광부의 활성층이 경사져 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
(25) 각각의 서브 발광부는 모서리를 구비하는 것을 특징으로 하는 반도체 발광소자.
(26) 반도체 발광소자에 있어서, 복수의 서브 발광부를 구비하며, 각 서브 발광부는: 제1 도전성을 가지는 제1 반도체층; 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층; 제1 반도체층과 제2 반도체층 사이에 구비되며, 전자와 정공의 재결합을 이용해 빛을 생성하고, 경사져 있는 활성층;을 구비하고, 각 서브 발광부는 모서리를 구비하고, 반도체 발광소자는 각 모서리에 의해 직립되는 것을 특징으로 하는 반도체 발광소자. 각 모서리는 활성층을 기준으로 제1 반도체층의 반대 측에 형성되며, 예를 들어, 제2 반도체층에 형성될 수 있다.

Claims (24)

  1. 반도체 발광소자 패널을 제조하는 방법에 있어서,
    성장 기판 위에 제거층을 형성하는 단계;
    제거층 위에 반도체 발광부를 성장시키는 단계;
    반도체 발광부를 성장 기판으로 분리하는 단계;로서, 반도체 발광부가 복수의 반도체 발광부로 개별화되어 있는 상태에서, 성장 기판과 각 반도체 발광부 사이의 제거층을 일부 제거하여 제거층이 일부만 남겨진 상태에서 복수의 반도체 발광부를 성장 기판으로부터 분리하는 단계: 그리고
    복수의 반도체 발광부의 일부 또는 전부를 도통하도록 기판에 부착하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  2. 청구항 1에 있어서,
    분리하기에 앞서, 성장 기판 위에서, 고정물을 이용하여 복수의 반도체 발광부를 감싸는 단계;를 더 포함하며,
    복수의 반도체 발광부는 고정물에 고정된 상태에서 성장 기판으로부터 분리되고, 고정물에 고정된 상태에서 기판에 부착되는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  3. 청구항 2에 있어서,
    고정물을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  4. 청구항 1에 있어서,
    성장시키는 단계에서, 복수의 반도체 발광부가 성장 기판에서 부분적으로 성장되는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  5. 청구항 4에 있어서,
    부착하는 단계에 앞서, 고정물에 캐리어를 부착하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  6. 청구항 1에 있어서,
    부착하는 단계에서, 복수의 반도체 발광부의 선택적으로 이송시키는 캐리어를 이용하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  7. 청구항 1에 있어서,
    분리하는 단계에서, 제거층과 성장 기판의 열팽창 계수의 차이를 이용하여 복수의 반도체 발광부를 성장 기판으로부터 분리하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  8. 청구항 7에 있어서,
    제거층이 성장 기판에 접하여 형성되어 있는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  9. 청구항 1에 있어서,
    부착하는 단계에 앞서, 각 반도체 발광부에 추가의 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  10. 청구항 10에 있어서,
    추가의 전극 측에 추가의 고정물을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자 패널을 제조하는 방법.
  11. 반도체 발광소자용 웨이퍼에 있어서,
    성장 기판;
    성장 기판 위에 형성되는 버퍼층;
    버퍼층 위에 형성되며, 복수의 개수를 구비하는 성장 방지막;으로서, 각각의 개구의 가장 긴 폭이 100㎛ 이하인 성장 방지막;
    각각의 개구에서 버퍼층으로부터 성장되며, 서로 이격되어 성장된 복수의 반도체 발광부;로서, 각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 복수의 반도체 발광부;를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  12. 청구항 11에 있어서,
    버퍼층은 AlN로 이루어지는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  13. 청구항 11에 있어서,
    각각의 반도체 발광부는 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되어 전자와 정공의 재결합을 이용하영 빛을 생성하는 활성층을 포함하고,
    제2 반도체층이 제1 반도체층을 둘러싸고 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  14. 청구항 13에 있어서,
    활성층이 식각을 통해 2개로 나누어져 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  15. 청구항 11에 있어서,
    복수의 반도체 발광부가 청색을 발광하는 반도체 발광부와 녹색을 발광하는 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  16. 청구항 15에 있어서,
    복수의 반도체 발광부가 적색을 발광하는 광변환물질을 구비하는 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  17. 청구항 11에 있어서,
    성장 기판에 형성되며, 각각의 반도체 발광부와 연동하는 전자소자용 에피 구조물을 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  18. 청구항 11에 있어서,
    복수의 반도체 발광부는 정렬 키로 기능하는 적어도 하나의 반도체 발광부를 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  19. 청구항 1 또는 청구항 9에 있어서,
    각각의 반도체 발광부는 전극을 구비하고,
    전극은 강자성 물질을 포함하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  20. 청구항 19에 있어서,
    각각의 반도체 발광부는 영구자석인 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  21. 청구항 11에 있어서,
    각 반도체 발광부의 가장 긴 폭이 100㎛ 이하인 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  22. 청구항 21에 있어서,
    각 반도체 발광부는 복수의 서브 발광부를 구비하는 것을 특징으로 하는 반도체 발광소자용 웨이퍼,
  23. 청구항 22에 있어서,
    각 서브 발광부는 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하고,
    각 서브 발광부의 활성층이 경사져 있는 것을 특징으로 하는 반도체 발광소자용 웨이퍼.
  24. 청구항 23에 있어서,
    각각의 서브 발광부는 모서리를 구비하는 것을 특징으로 하는 반도체 발광소자.
PCT/KR2019/004492 2018-04-13 2019-04-15 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법 WO2019199144A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020180043387A KR20190119880A (ko) 2018-04-13 2018-04-13 반도체 발광소자 패널을 제조하는 방법
KR10-2018-0043387 2018-04-13
KR1020180068381A KR102532278B1 (ko) 2018-06-14 2018-06-14 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
KR10-2018-0068381 2018-06-14
KR10-2018-0114140 2018-09-21
KR1020180114140A KR20200034397A (ko) 2018-09-21 2018-09-21 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법

Publications (1)

Publication Number Publication Date
WO2019199144A1 true WO2019199144A1 (ko) 2019-10-17

Family

ID=68163226

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/004492 WO2019199144A1 (ko) 2018-04-13 2019-04-15 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법

Country Status (1)

Country Link
WO (1) WO2019199144A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210066325A (ko) * 2019-11-28 2021-06-07 주식회사 소프트에피 반도체 발광소자용 웨이퍼

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071787A (ko) * 2001-03-07 2002-09-13 닛본 덴기 가부시끼가이샤 Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
JP2011040760A (ja) * 2009-08-17 2011-02-24 Samsung Electronics Co Ltd 基板構造体及びその製造方法
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
KR101286927B1 (ko) * 2006-03-13 2013-07-16 스미또모 가가꾸 가부시키가이샤 3-5족 질화물 반도체 기판의 제조 방법
WO2017034268A1 (ko) * 2015-08-21 2017-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US20170288087A1 (en) * 2016-03-29 2017-10-05 X Development Llc Micro-size devices formed by etch of sacrificial epitaxial layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071787A (ko) * 2001-03-07 2002-09-13 닛본 덴기 가부시끼가이샤 Ⅲ-ⅴ족 화합물 반도체 결정 구조, 이를 포함한 반도체소자, 및 이의 에피택셜 성장 방법
KR101286927B1 (ko) * 2006-03-13 2013-07-16 스미또모 가가꾸 가부시키가이샤 3-5족 질화물 반도체 기판의 제조 방법
JP2011040760A (ja) * 2009-08-17 2011-02-24 Samsung Electronics Co Ltd 基板構造体及びその製造方法
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
WO2017034268A1 (ko) * 2015-08-21 2017-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US20170288087A1 (en) * 2016-03-29 2017-10-05 X Development Llc Micro-size devices formed by etch of sacrificial epitaxial layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210066325A (ko) * 2019-11-28 2021-06-07 주식회사 소프트에피 반도체 발광소자용 웨이퍼
KR102262251B1 (ko) * 2019-11-28 2021-06-09 주식회사 소프트에피 반도체 발광소자용 웨이퍼

Similar Documents

Publication Publication Date Title
WO2019088763A1 (ko) 반도체 소자
WO2011145850A2 (en) High efficiency light emitting diode and method of fabricating the same
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
WO2020226352A1 (en) Led display module, manufacturing method for led display module and display device including led display module
WO2013089459A1 (en) Semiconductor device and method of fabricating the same
WO2011065723A2 (ko) 수직구조 반도체 발광소자 및 그 제조방법
WO2009125953A2 (ko) 발광 소자
WO2015156588A1 (ko) 발광소자 및 조명시스템
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2016018109A1 (ko) 발광 다이오드
WO2020101323A1 (ko) 발광 소자
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2017135763A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2013183888A1 (ko) 발광소자
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
KR102532278B1 (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
WO2014092517A1 (ko) 3차원 발광 소자 및 그 제조방법
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2014084645A1 (ko) 발광소자 패키지 및 이의 제작 방법
WO2021162414A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
WO2019199144A1 (ko) 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021107273A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19784877

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19784877

Country of ref document: EP

Kind code of ref document: A1