WO2017034268A1 - 반도체 발광 소자를 이용한 디스플레이 장치 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 Download PDF

Info

Publication number
WO2017034268A1
WO2017034268A1 PCT/KR2016/009256 KR2016009256W WO2017034268A1 WO 2017034268 A1 WO2017034268 A1 WO 2017034268A1 KR 2016009256 W KR2016009256 W KR 2016009256W WO 2017034268 A1 WO2017034268 A1 WO 2017034268A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
electrode
conductive
layer
emitting device
Prior art date
Application number
PCT/KR2016/009256
Other languages
English (en)
French (fr)
Inventor
박창서
전기성
박진홍
여환국
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150118163A external-priority patent/KR102169275B1/ko
Priority claimed from KR1020160099575A external-priority patent/KR102205693B1/ko
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US15/751,970 priority Critical patent/US11605757B2/en
Publication of WO2017034268A1 publication Critical patent/WO2017034268A1/ko
Priority to US18/106,671 priority patent/US20230197892A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Definitions

  • the present invention relates to a display device and a method of manufacturing the same, and more particularly, to a flexible display device using a semiconductor light emitting device.
  • LCD Liguid Crystal Display
  • AMOLED Active Matrix Organic Light Emitting Diodes
  • LED Light Emitting Diode
  • LED is a well-known semiconductor light emitting device that converts current into light.
  • red LEDs using GaAsP compound semiconductors were commercialized. It has been used as a light source for display images of electronic devices including communication devices. Accordingly, a method of solving the above problems by implementing a flexible display using the semiconductor light emitting device, in particular, a micro LED may be proposed.
  • a large-area display device using such a micro LED has to arrange the micro LEDs on the lower wirings located in the respective pixel areas, which is difficult to arrange due to the small size.
  • the self-alignment using capillary force was used when aligning the micro LED to the lower wiring, but the power of the capillary force is so weak that the probability of the self-aligning micro LED itself is lowered, thus wasting micro LEDs. There is a problem that the yield is lowered so much.
  • one micro LED should be aligned in one pixel area, but there is a problem in that a plurality of micro LEDs are aligned. In this case, a defect may occur in assembling the micro LED, and therefore, the present invention proposes a mechanism capable of reducing such a defect.
  • An object of the present invention is to provide a structure that improves the assembly reliability during self-assembly of the semiconductor light emitting device in the display device.
  • Another object of the present invention is to provide a display device that can be assembled one-to-one with a self-assembly region and a semiconductor light emitting device.
  • Another object of the present invention is to provide a display device in which a plurality of semiconductor light emitting devices are accurately and efficiently aligned on a substrate.
  • the display apparatus of the present invention includes a substrate having a plurality of metal pads, and a plurality of semiconductor light emitting devices electrically connected to the metal pads through self-assembly.
  • Each of the semiconductor light emitting devices may include a conductive semiconductor layer, a conductive electrode formed on one surface of the conductive semiconductor layer, and a passivation layer surrounding the semiconductor light emitting device and having through holes to expose the conductive electrode. It includes.
  • One end of the semiconductor light emitting device is partitioned into a first portion exposing the conductive electrode and a second portion exposing the passivation layer, and the maximum width of the metal pad is twice the width of the second portion to twice the width. It can be set in the range of.
  • a display apparatus including at least two light emitting devices including a lower substrate having at least two lower interconnections disposed thereon, a first electrode electrically connected to the lower interconnections, and a light emitting structure generating light.
  • the light emitting structure includes a center region in which the first electrode is located, and a peripheral region formed to surround the center region, and the center region has a step with the peripheral region.
  • the minimum distance (X) of the conductive electrode-free region of the semiconductor light emitting device is set to ⁇ the maximum distance (Y) of the metal pad of the substrate ⁇ 2X. Only the semiconductor light emitting device can be assembled. Through this, it is possible to secure the production yield by improving the assembly reliability in the self-assembly process.
  • the embodiment has the advantage of reducing the probability that two or more light emitting devices are arranged in one pixel region by matching the light emitting structure and the substrate.
  • the embodiment has the advantage of reducing the electrical connection between the light emitting element and the lower wiring, even if the light emitting structure is rotated on the axis perpendicular to the lower substrate in the shape of the light emitting structure.
  • the embodiment has the advantage of using the magnetic portion and the reaction portion in the lower substrate and the light emitting device, by using capillary force and magnetic force to improve the positional alignment probability of the light emitting device.
  • the embodiment has the advantage that a high-speed screen can be implemented with a fast response speed by placing the inorganic light emitting device in the pixel area.
  • the embodiment does not require a separate backlight unit, and thus has the advantage of excellent brightness and excellent efficiency.
  • the light emitting device has an advantage of long life because it is an inorganic material.
  • the embodiment can arrange the light emitting device in units of pixels, it has the advantage that it is easy to implement active.
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 2 is an enlarged view of a portion A of FIG. 1, and FIGS. 3A and 3B are cross-sectional views taken along the lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A through 5C are conceptual views illustrating various forms of implementing colors in connection with a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the invention.
  • FIG. 8 is a cross-sectional view taken along the line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is an enlarged view of a portion A of FIG. 1 for explaining another embodiment of the present invention to which a semiconductor light emitting device and a wiring board having a new structure are applied.
  • FIG. 11 is a cross-sectional view taken along the line E-E of FIG. 10.
  • FIG. 12A and 12B are plan views of the semiconductor light emitting device and the wiring board of FIG. 10, and FIG. 13 is an enlarged view of the semiconductor light emitting device having the new structure of FIG. 10.
  • FIG. 14 is a cross-sectional view of a portion corresponding to the line E-E of FIG. 10 in the display device according to another embodiment of the present disclosure
  • FIG. 15 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 14.
  • 16A, 16B, 17A, 17B, and 18 are plan views illustrating semiconductor light emitting devices and wiring boards in display devices according to still another exemplary embodiment of the present invention.
  • 19 is a cross-sectional view of a display device according to a first embodiment of the present invention using matching.
  • FIG. 20 is a plan view of a display device according to the first embodiment shown in FIG. 19.
  • FIG. 21 is a plan view of a lower substrate according to the first embodiment of the present invention
  • FIG. 22 is a cross-sectional view taken along line A-A of the lower substrate shown in FIG.
  • FIG. 23 is a cross-sectional view of a light emitting device according to the first embodiment of the present invention
  • FIG. 24 is a plan view of the light emitting device according to the first embodiment of the present invention.
  • 25A and 25B show modifications of the positioning partition wall according to the first embodiment of the present invention.
  • 26A and 26B illustrate modified examples of the light emitting device according to the first embodiment of the present invention.
  • 27A to 27D are flowcharts illustrating a method of manufacturing a display device according to a first embodiment of the present invention.
  • FIG. 28 is a cross-sectional view of a display device according to a second embodiment of the present invention.
  • FIG. 29 is a plan view of a lower substrate according to a second embodiment of the present invention
  • FIG. 30 is a sectional view of a light emitting device according to a second embodiment of the present invention.
  • FIG. 31 is a cross-sectional view of a display device according to a third embodiment of the present invention.
  • FIG. 32A is a cross-sectional view of a display device according to a fourth embodiment of the present invention
  • FIG. 32B is a cross-sectional view of a light emitting device according to a fourth embodiment of the present invention.
  • 33A to 33C are flowcharts illustrating a method of manufacturing a display apparatus according to a second embodiment of the present invention.
  • the display device described herein includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), navigation, and a slate PC. , Tablet PC, Ultra Book, digital TV, desktop computer.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • slate PC slate PC
  • Tablet PC Ultra Book
  • digital TV desktop computer
  • FIG. 1 is a conceptual diagram illustrating an embodiment of a display device using the semiconductor light emitting device of the present invention.
  • the information processed by the controller of the display apparatus 100 may be displayed using a flexible display.
  • the flexible display includes a display that can be bent, bent, twisted, foldable, or rollable by external force.
  • a flexible display can be a display fabricated on a thin, flexible substrate that can be bent, bent, folded, or rolled like a paper while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes flat.
  • the display area may be a curved surface in a state in which the first state is bent by an external force (for example, a state having a finite radius of curvature, hereinafter referred to as a second state).
  • the information displayed in the second state may be visual information output on a curved surface.
  • Such visual information is implemented by independently controlling light emission of a sub-pixel disposed in a matrix form.
  • the unit pixel refers to a minimum unit for implementing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed to have a small size, thereby enabling it to serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of portion A of FIG. 1
  • FIGS. 3A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2
  • FIG. 4 is a conceptual diagram illustrating a flip chip type semiconductor light emitting device of FIG. 3A.
  • 5A through 5C are conceptual views illustrating various forms of implementing colors in connection with a flip chip type semiconductor light emitting device.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display apparatus 100 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and a plurality of semiconductor light emitting devices 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • any material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET) may be used as long as it is an insulating and flexible material.
  • the substrate 110 may be either a transparent material or an opaque material.
  • the substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is disposed, and the auxiliary electrode 170 may be positioned on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be one wiring board.
  • the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI, Polyimide), PET, and PEN, and can be formed integrally with the substrate 110 to form one substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150.
  • the auxiliary electrode 170 is disposed on the insulating layer 160 and disposed to correspond to the position of the first electrode 120.
  • the auxiliary electrode 170 may have a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 passing through the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via material with a conductive material.
  • the conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not necessarily limited thereto.
  • a layer is formed between the insulating layer 160 and the conductive adhesive layer 130 or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160. It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity.
  • the conductive adhesive layer 130 may be mixed with a conductive material and an adhesive material.
  • the conductive adhesive layer 130 is flexible, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a 'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member. When the heat and pressure are applied, only the specific portion is conductive by the anisotropic conductive medium.
  • the heat and pressure is applied to the anisotropic conductive film, other methods are possible in order for the anisotropic conductive film to be partially conductive. Such a method can be, for example, only one of the heat and pressure applied or UV curing or the like.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film in this example is a film in which the conductive ball is mixed with the insulating base member, and only a specific portion of the conductive ball is conductive when heat and pressure are applied.
  • the anisotropic conductive film may be in a state in which a core of a conductive material contains a plurality of particles coated by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure are applied becomes conductive by the core as the insulating film is destroyed. .
  • the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and the electrical connection in the Z-axis direction is partially formed by the height difference of the counterpart bonded by the anisotropic conductive film.
  • the anisotropic conductive film may be in a state containing a plurality of particles coated with a conductive material on the insulating core.
  • the portion to which the heat and pressure are applied is deformed (pressed) to have conductivity in the thickness direction of the film.
  • the conductive material may penetrate the insulating base member in the Z-axis direction and have conductivity in the thickness direction of the film. In this case, the conductive material may have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (fixed array ACF) consisting of a conductive ball inserted into one surface of the insulating base member.
  • the insulating base member is formed of an adhesive material, and the conductive ball is concentrated on the bottom portion of the insulating base member, and deforms with the conductive ball when heat and pressure are applied to the base member. Therefore, it has conductivity in the vertical direction.
  • the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member or a plurality of layers, in which a conductive ball is disposed in one layer (double- ACF) etc. are all possible.
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material.
  • solutions containing conductive particles can be solutions in the form of conductive particles or nanoparticles.
  • the second electrode 140 is positioned on the insulating layer 160 spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. In this case, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device may include a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( The n-type semiconductor layer 153 formed on the 154 and the n-type electrode 152 disposed horizontally spaced apart from the p-type electrode 156 on the n-type semiconductor layer 153.
  • the p-type electrode 156 may be electrically connected to the auxiliary electrode 170 by the conductive adhesive layer 130, and the n-type electrode 152 may be electrically connected to the second electrode 140.
  • the auxiliary electrode 170 is formed to be long in one direction, and one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • the p-type electrodes of the left and right semiconductor light emitting devices around the auxiliary electrode may be electrically connected to one auxiliary electrode.
  • the semiconductor light emitting device 150 is press-fitted into the conductive adhesive layer 130 by heat and pressure, and thus, between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150. Only the portion and the portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 have conductivity, and the rest of the semiconductor light emitting device does not have a press-fitted conductivity. As such, the conductive adhesive layer 130 not only couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140 but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute an array of light emitting devices, and a phosphor layer 180 is formed on the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel and is electrically connected to the first electrode 120.
  • a plurality of first electrodes 120 may be provided, the semiconductor light emitting devices may be arranged in several rows, and the semiconductor light emitting devices may be electrically connected to any one of the plurality of first electrodes.
  • semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate may be used.
  • the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent brightness, individual unit pixels may be configured with a small size.
  • the partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate the individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall.
  • the partition 190 may have reflective properties and contrast may be increased.
  • a reflective partition may be separately provided as the partition 190.
  • the partition 190 may include a black or white insulator according to the purpose of the display device.
  • the partition wall of the white insulator is used, the reflectivity may be improved, and when the partition wall of the black insulator is used, the contrast may be increased at the same time.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and the phosphor layer 180 performs a function of converting the blue (B) light into the color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on the blue semiconductor light emitting element 151 at a position forming a red unit pixel, and a position forming a green unit pixel.
  • a green phosphor 182 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 151.
  • only the blue semiconductor light emitting device 151 may be used alone in a portion of the blue unit pixel.
  • the unit pixels of red (R), green (G), and blue (B) may form one pixel. More specifically, phosphors of one color may be stacked along each line of the first electrode 120. Therefore, one line in the first electrode 120 may be an electrode for controlling one color. That is, red (R), green (G), and blue (B) may be sequentially disposed along the second electrode 140, and thus, a unit pixel may be implemented.
  • the present invention is not limited thereto, and instead of the phosphor, the semiconductor light emitting device 150 and the quantum dot QD may be combined to implement unit pixels of red (R), green (G), and blue (B). have.
  • a black matrix 191 may be disposed between the respective phosphor layers in order to improve contrast. That is, the black matrix 191 may improve contrast of the contrast.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green may be applied.
  • each semiconductor light emitting device 150 is mainly made of gallium nitride (GaN), and indium (In) and / or aluminum (Al) is added together to emit light of various colors including blue. It can be implemented as an element.
  • the semiconductor light emitting devices 150 may be red, green, and blue semiconductor light emitting devices, respectively, to form a sub-pixel.
  • the red, green, and blue semiconductor light emitting devices R, G, and B are alternately disposed, and the red, green, and blue unit pixels are arranged by the red, green, and blue semiconductor light emitting devices. These pixels constitute one pixel, and thus, a full color display may be implemented.
  • the semiconductor light emitting device may include a white light emitting device W having a yellow phosphor layer for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting device W.
  • a unit pixel may be formed by using a color filter in which red, green, and blue are repeated on the white light emitting device W.
  • the red phosphor layer 181, the green phosphor layer 182, and the blue phosphor layer 183 may be provided on the ultraviolet light emitting device UV.
  • the semiconductor light emitting device can be used not only for visible light but also for ultraviolet light (UV) in all areas, and can be extended in the form of a semiconductor light emitting device in which ultraviolet light (UV) can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent brightness, individual unit pixels may be configured with a small size.
  • the size of the individual semiconductor light emitting device 150 may be 80 ⁇ m or less in length of one side, and may be a rectangular or square device. In the case of a rectangle, the size may be 20 ⁇ 80 ⁇ m or less.
  • a square semiconductor light emitting element 150 having a side length of 10 ⁇ m is used as a unit pixel, sufficient brightness for forming a display device appears. Therefore, for example, when the size of the unit pixel is a rectangular pixel in which one side is 600 ⁇ m and the other side is 300 ⁇ m, the distance between the semiconductor light emitting elements is relatively large. Therefore, in this case, it is possible to implement a flexible display device having an HD image quality.
  • the display device using the semiconductor light emitting device described above may be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view illustrating a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
  • the conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the insulating layer 160 is stacked on the first substrate 110 to form a single substrate (or a wiring substrate), and the first electrode 120, the auxiliary electrode 170, and the second electrode 140 are formed on the wiring substrate. Is placed.
  • the first electrode 120 and the second electrode 140 may be disposed in a direction perpendicular to each other.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film.
  • an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is located.
  • the semiconductor light emitting device 150 may include a second substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting devices 150 constituting individual pixels are located. ) Is disposed to face the auxiliary electrode 170 and the second electrode 140.
  • the second substrate 112 may be a growth substrate for growing the semiconductor light emitting device 150, and may be a sapphire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in a wafer unit, the semiconductor light emitting device may be effectively used in the display device by having a gap and a size capable of forming the display device.
  • the wiring board and the second board 112 are thermocompressed.
  • the wiring board and the second substrate 112 may be thermocompressed by applying an ACF press head.
  • the thermocompression bonding the wiring substrate and the second substrate 112 are bonded. Only a portion between the semiconductor light emitting device 150, the auxiliary electrode 170, and the second electrode 140 has conductivity due to the property of the conductive anisotropic conductive film by thermocompression bonding.
  • the device 150 may be electrically connected.
  • the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, through which a partition wall may be formed between the semiconductor light emitting device 150.
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off (LLO) or chemical lift-off (CLO).
  • LLO laser lift-off
  • CLO chemical lift-off
  • a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) on the wiring board to which the semiconductor light emitting device 150 is coupled.
  • the method may further include forming a phosphor layer on one surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red phosphor or a green phosphor for converting the blue (B) light into a color of a unit pixel emits the blue semiconductor light.
  • a layer may be formed on one surface of the device.
  • the manufacturing method or structure of the display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • a vertical structure will be described with reference to FIGS. 5 and 6.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the invention
  • FIG. 8 is a cross-sectional view taken along the line DD of FIG. to be.
  • the display device may be a display device using a passive semiconductor light emitting device of a passive matrix (PM) type.
  • PM passive matrix
  • the display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and a plurality of semiconductor light emitting devices 250.
  • the substrate 210 is a wiring substrate on which the first electrode 220 is disposed, and may include polyimide (PI) in order to implement a flexible display device.
  • PI polyimide
  • any material that is insulating and flexible may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as an electrode having a bar shape that is long in one direction.
  • the first electrode 220 may be formed to serve as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located. Like a display device to which a flip chip type light emitting device is applied, the conductive adhesive layer 230 is a solution containing an anisotropic conductive film (ACF), anisotropic conductive paste, and conductive particles. ), Etc. However, this embodiment also illustrates a case where the conductive adhesive layer 230 is implemented by the anisotropic conductive film.
  • ACF anisotropic conductive film
  • Etc Etc
  • the semiconductor light emitting device 250 After placing the anisotropic conductive film in a state where the first electrode 220 is positioned on the substrate 210, the semiconductor light emitting device 250 is connected to the semiconductor light emitting device 250 by applying heat and pressure. It is electrically connected to the electrode 220. In this case, the semiconductor light emitting device 250 may be disposed on the first electrode 220.
  • the electrical connection is created because, as described above, in the anisotropic conductive film is partially conductive in the thickness direction when heat and pressure are applied. Therefore, in the anisotropic conductive film is divided into a portion 231 having conductivity and a portion 232 having no conductivity in the thickness direction.
  • the conductive adhesive layer 230 implements not only electrical connection but also mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby forming individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent brightness, individual unit pixels may be configured with a small size.
  • the size of the individual semiconductor light emitting device 250 may be 80 ⁇ m or less in length of one side, and may be a rectangular or square device. In the case of a rectangle, the size may be 20 ⁇ 80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 disposed in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250 are positioned.
  • the vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), An n-type semiconductor layer 253 formed on the active layer 254, and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the lower p-type electrode 256 may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the upper n-type electrode 252 may be the second electrode 240 described later.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light
  • the phosphor layer 280 is provided to convert the blue (B) light into the color of a unit pixel.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting the blue light into the red (R) light may be stacked on the blue semiconductor light emitting element 251, and the position forming the green unit pixel.
  • a green phosphor 282 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 251.
  • only the blue semiconductor light emitting device 251 may be used alone in a portion of the blue unit pixel. In this case, the unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • the present invention is not necessarily limited thereto, and as described above in the display device to which the flip chip type light emitting device is applied, other structures for implementing blue, red, and green may be applied.
  • the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250.
  • the semiconductor light emitting devices 250 may be arranged in a plurality of columns, and the second electrode 240 may be positioned between the columns of the semiconductor light emitting devices 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting devices 250.
  • the second electrode 240 may be formed as an electrode having a bar shape that is long in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed of an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or deposition.
  • the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected to each other.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • the present invention has the advantage of not having to use a transparent electrode such as ITO by placing the second electrode 240 between the semiconductor light emitting devices 250. Therefore, the light extraction efficiency can be improved by using a conductive material having good adhesion with the n-type semiconductor layer as a horizontal electrode without being limited to the selection of a transparent material.
  • a transparent electrode such as indium tin oxide (ITO)
  • the partition wall 290 may be located between the semiconductor light emitting devices 250. That is, the partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 forming individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230. For example, when the semiconductor light emitting device 250 is inserted into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.
  • the partition wall 290 may have reflective properties and contrast may be increased.
  • a reflective partition may be separately provided.
  • the partition 290 may include a black or white insulator according to the purpose of the display device.
  • the partition wall 290 is disposed between the vertical semiconductor light emitting device 250 and the second electrode 240. It can be located in between. Accordingly, the individual unit pixels may be configured even with a small size by using the semiconductor light emitting device 250, and the distance between the semiconductor light emitting devices 250 is relatively large enough so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), And a flexible display device having HD image quality can be implemented.
  • a black matrix 291 may be disposed between the respective phosphors in order to improve contrast. That is, this black matrix 291 can improve contrast of the contrast.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby forming individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent brightness, individual unit pixels may be configured with a small size. Therefore, a full color display in which the unit pixels of red (R), green (G), and blue (B) form one pixel may be implemented by the semiconductor light emitting device.
  • a semiconductor light emitting device grown on a wafer and formed through mesa and isolation is used as an individual pixel. Since the semiconductor light emitting device grown on the wafer is transferred to the wiring board, it is difficult to implement a large screen display due to the size constraint of the wafer.
  • a method of assembling a semiconductor light emitting device into a wiring board may be applied by a self-assembly method.
  • the self-assembly method is a method in which semiconductor light emitting devices are mounted on a wiring board or an assembly board in a fluid filled chamber.
  • the semiconductor light emitting devices and the substrate are placed in a chamber filled with a fluid, and the fluid is heated so that the semiconductor light emitting devices are assembled to the substrate.
  • the substrate may be provided with grooves into which the semiconductor light emitting devices are fitted.
  • the substrate is formed with grooves in which the semiconductor light emitting devices are seated at positions where the semiconductor light emitting devices are aligned with the wiring electrodes.
  • the grooves are formed in a shape corresponding to the shape of the semiconductor light emitting devices, and the semiconductor light emitting devices are randomly moved in the fluid and then assembled into the grooves.
  • a defect may occur when assembling the semiconductor light emitting device, and the present invention proposes a semiconductor light emitting device and a wiring board having a new structure that can reduce such a defect. This will be described below in more detail with reference to the drawings.
  • FIG. 10 is an enlarged view of a portion A of FIG. 1 for explaining another embodiment of the present invention to which a semiconductor light emitting device and a wiring board having a new structure are applied
  • FIG. 11 is a cross-sectional view taken along the line EE of FIG. 12B are plan views of the semiconductor light emitting device and the wiring board of FIG. 10
  • FIG. 13 is an enlarged view of the semiconductor light emitting device having the new structure of FIG. 10.
  • a display apparatus using a passive matrix (PM) type vertical semiconductor light emitting element as a display apparatus 1000 using semiconductor light emitting elements ( 1000).
  • PM passive matrix
  • AM active matrix
  • the display apparatus 1000 includes a substrate 1010, a first electrode 1020, a second electrode 1040, a plurality of semiconductor light emitting devices 1050, an insulating layer 1060, and metal pads 1070.
  • the first electrode 1020 and the second electrode 1040 may each include a plurality of electrode lines.
  • the substrate 1010 is a wiring board on which the first electrode 1020 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any material that is insulating and flexible may be used.
  • the first electrode 1020 is positioned on the substrate 1010 and may be formed as an electrode having a bar shape that is long in one direction.
  • the first electrode 1020 may be configured to serve as a data electrode.
  • the insulating layer 1060 may be disposed on the substrate 1010 on which the first electrode 1020 is located, and the metal pads 1070 may be disposed on the insulating layer 1060. More specifically, the first electrode 1020 may be disposed on one surface of the substrate 1010, and an insulating layer 1060 may be formed on the surface of the first electrode 1020 to cover the first electrode 1020. In this case, a state in which the insulating layer 1060 is stacked on the substrate 1010 may be one wiring board. In addition, the first electrode 1020 may be a lower wiring made of a conductive material.
  • the insulating layer 1060 is an insulating and flexible material such as polyimide (PI, Polyimide), PET, PEN, etc., and is integrally formed with the substrate 1010 while covering the lower wiring.
  • a wiring board can be formed.
  • the metal pads 1070 are auxiliary electrodes that electrically connect the first electrode 120 and the semiconductor light emitting device 1050.
  • the metal pads 1070 are disposed on the insulating layer 1060 and disposed to correspond to the positions of the first electrodes 1020. do.
  • the metal pads 1070 may have a dot shape and may be electrically connected to the first electrode 1020 by an electrode hole 1071 penetrating through the insulating layer 1060. That is, the metal pads 1070 may be connected to the lower wiring and may be disposed to penetrate the insulating layer 1060 to be exposed to the outside.
  • the semiconductor light emitting device 1050 is shaped to be fitted to the metal pads 1070.
  • the semiconductor light emitting device 1050 may include a first conductive semiconductor layer 1155 on which a first conductive electrode 1156, a first conductive electrode 1156 are formed, An active layer 1154 formed on the first conductive semiconductor layer 1155, and a second formed on the second conductive semiconductor layer 1153 and the second conductive semiconductor layer 1153 formed on the active layer 1154.
  • a conductive electrode 1152 may be included in the semiconductor light emitting device 1050.
  • the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153 overlap each other, and a second conductive electrode 1152 is disposed on an upper surface of the second conductive semiconductor layer 1153.
  • the first conductive electrode 1156 is disposed on the bottom surface of the first conductive semiconductor layer 1155.
  • an upper surface of the second conductive semiconductor layer 1153 is one surface of the second conductive semiconductor layer 1153 farthest from the first conductive semiconductor layer 1155, and the first conductive semiconductor layer (
  • the lower surface of the first conductive semiconductor layer 1155 may be one surface of the first conductive semiconductor layer 1155 farthest from the second conductive semiconductor layer 1153.
  • the first conductive electrode 1156 and the second conductive electrode 1152 may be disposed above and below the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153. Is placed.
  • the bottom surface of the first conductive semiconductor layer 1155 may be the surface closest to the wiring board, and the second conductive type may be used.
  • the upper surface of the semiconductor layer may be the surface furthest from the wiring board.
  • first conductive electrode 1156 and the first conductive semiconductor layer 1155 may be a p-type electrode and a p-type semiconductor layer, respectively, and the second conductive electrode 1152 and the second conductive layer may be formed.
  • the conductive semiconductor layer 1153 may be an n-type electrode and an n-type semiconductor layer, respectively.
  • the present invention is not necessarily limited thereto, and an example in which the first conductive type is n-type and the second conductive type is p-type is also possible.
  • the p-type electrode disposed above may be electrically connected by the first electrode 1020 and the conductive adhesive layer 1030, and the n-type electrode disposed below may be electrically connected to the second electrode 1040.
  • the p-type electrode may include a plurality of metal layers made of different metals. For example, a plurality of metal layers made of Ti, Pt, Au, Ti, Cr, and the like may be stacked to form the p-type electrode.
  • the n-type electrode and the second electrode 1040 may be integrally formed. That is, when the second conductive electrode 1152 is deposited on one surface of the second conductive semiconductor layer 1153, the second conductive electrode 1152 may be formed in the same line shape as the second electrode to electrically connect neighboring semiconductor light emitting devices. .
  • the semiconductor light emitting device includes a passivation layer 1160 formed to surround side surfaces of the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153.
  • the passivation layer 1160 surrounds the side surface of the semiconductor light emitting device to stabilize the semiconductor light emitting device and is formed of an insulating material. As such, since the passivation layer 1160 is electrically disconnected between the first conductive semiconductor layer 1155 and the second conductive semiconductor layer 1153, P-type GaN and N of the semiconductor light emitting device may be used. -type GaN may be insulated from each other.
  • a plurality of first electrodes disposed in a direction crossing the length direction of the first electrode 1020 and electrically connected to the semiconductor light emitting device 1050 between the semiconductor light emitting devices.
  • the second electrode 1040 is located.
  • the second electrode 1040 may be located on the flat layer 1030.
  • the flat layer 1030 is disposed between the insulating layer 1060 of the wiring board and the second electrode 1040. More specifically, an insulating material is filled between the semiconductor light emitting devices to form a flat layer, and a second electrode 1040, which is an upper wiring, is disposed on one surface of the flat layer 1030.
  • the second electrode 1040 may be electrically connected by contact with the second conductive electrode 1152 of the semiconductor light emitting device 1050.
  • the plurality of semiconductor light emitting devices 1050 are coupled to the wiring board 1010 and electrically connected to the first electrode 1020 and the second electrode 1040.
  • the plurality of semiconductor light emitting devices 1050 may form a plurality of columns in a direction parallel to the plurality of electrode lines provided in the first electrode 1020.
  • the present invention is not necessarily limited thereto.
  • the plurality of semiconductor light emitting devices 1050 may form a plurality of columns along the second electrode 1040.
  • the display apparatus 1000 may further include a phosphor layer 1080 formed on one surface of the plurality of semiconductor light emitting devices 1050.
  • the semiconductor light emitting device 1050 is a blue semiconductor light emitting device that emits blue (B) light
  • the phosphor layer 1080 performs a function of converting the blue (B) light into the color of a unit pixel.
  • the phosphor layer 1080 may be a red phosphor 1081 or a green phosphor 1082 constituting individual pixels. That is, at the position forming the red unit pixel, a red phosphor 1081 capable of converting the blue light into the red (R) light may be stacked on the blue semiconductor light emitting device 1051a, and the position forming the green unit pixel.
  • a green phosphor 1082 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 1051b.
  • the blue semiconductor light emitting device 1051c may be used alone in a portion of the blue unit pixel.
  • the unit pixels of red (R), green (G), and blue (B) may form one pixel.
  • phosphors of one color may be stacked along each line of the first electrode 1020. Accordingly, one line in the first electrode 1020 may be an electrode for controlling one color. That is, red (R), green (G), and blue (B) may be sequentially disposed along the second electrode 1040, and thus a unit pixel may be implemented.
  • the present invention is not necessarily limited thereto, and instead of the phosphor, a unit pixel that emits red (R), green (G), and blue (B) by combining a quantum dot (QD) with a semiconductor light emitting element 1050 may be used. Can be implemented.
  • the display apparatus may further include a black matrix 1091 disposed between the respective phosphors.
  • the black matrix 1091 may form a gap between phosphor dots, and a black material may be formed to fill the gap.
  • the black matrix 1091 may absorb the external light reflection and improve contrast of the contrast.
  • the black matrix 1091 is positioned between the phosphor layers along the first electrode 1020 in the direction in which the phosphor layers 1080 are stacked. In this case, the phosphor layer is not formed at a position corresponding to the blue semiconductor light emitting element 1051, but the black matrix 1091 has a space without the phosphor layer therebetween (or between the blue semiconductor light emitting element 1051c). On each side) can be formed.
  • a display device including a semiconductor light emitting device may be implemented by self-assembly.
  • the passivation layer 1160 includes a through hole 1161 to expose the first conductive electrode 1156.
  • the metal pad 1070 is inserted into the through hole 1161, and thus a semiconductor light emitting device may be coupled to a wiring board.
  • the metal pad 1070 may include an alloy made of a combination of at least two of Bi, In, Pb, Sn, and Ag.
  • the wiring board is immersed in the fluid while the metal pad 1070 is molten in the self-assembly of the semiconductor light emitting device, and the metal pad 1070 is solidified so that the metal pad 1070 and the metal pad 1070 are solid.
  • Conductive electrodes are coupled to each other.
  • the semiconductor light emitting element and the metal pad of this example will have a mechanism that can ensure assembly reliability during self-assembly.
  • one end of the semiconductor light emitting devices may be divided into a first portion 1055 through which the conductive electrode is exposed and a second portion 1056 through which the passivation layer 1160 is exposed.
  • the one end portion corresponds to a lower surface of the semiconductor light emitting devices, and may be a surface closest to the wiring board and a peripheral portion thereof.
  • the first conductive electrode 1156 is exposed by the through hole 1161 of the passivation layer 1160, so that the first portion 1055 corresponds to the through hole 1161.
  • the second portion 1056 is an area from the outer circumference of the through hole 1161 to the outer circumference of the passivation layer 1160 on the bottom surface of the semiconductor light emitting devices, and at the one end of the first conductive electrode 1156. This can be an unexposed area.
  • the maximum width Y of the metal pad 1070 is equal to or greater than the width X of the second portion so as to limit the plurality of conductive electrodes from contacting one of the metal pads 1070. It can be set in the range of 2 times. More specifically, the width of the second portion 1056 may be a minimum distance of a region where the conductive type electrode of the semiconductor light emitting device is not present. Therefore, X and Y are set in a range of X ⁇ Y ⁇ 2X, and thus only one semiconductor light emitting device may be assembled in one self-assembly region.
  • the minimum distance X of the region without the metal pad in the semiconductor light emitting device is the minimum distance of the portion covered by the passivation layer 1160 from the end of the light emitting device when the passivation layer 1160 is formed over the conductive electrode.
  • the passivation layer 1160 may include a side portion 1162 covering the side surface of the semiconductor light emitting device and an extension portion 1163 extending from the side portion 1162 to cover the one end portion, and the second portion.
  • the width of 1055 may be the minimum width of the extension 1163.
  • the extension portion 1163 is formed in a hollow shape to have an outer circumference and an inner circumference, and the width of the second portion 1056 is a distance between the outer circumference and the inner circumference.
  • the size of the semiconductor light emitting device is made smaller than 100 micrometers X 100 micrometers, the shape is symmetrical circular, triangle, square and It can be in the shape of a polygon.
  • a circular conductive electrode is presented.
  • a portion of the metal pad 1070 is exposed to the outside may be disposed in the center of the one end.
  • the one end portion and the first portion 1055 may be formed in a circular shape.
  • a portion of the metal pad 1070 exposed to the outside may have a shape in which one end thereof is reduced to 25 to 75%.
  • the first portion 1055 has the same shape as the portion where the metal pad 1070 is exposed to the outside.
  • a portion of the metal pad 1070 exposed to the outside may be circular, and a maximum width of the metal pad 1070 may be a diameter of a portion of the metal pad 1070 exposed to the outside.
  • the contact of the conductive electrodes of two semiconductor light emitting devices with one metal pad can be limited. That is, since the second portion 1056 having a diameter of the circular metal pad 1070 is covered with two overlapping structures, two electrical connections cannot be made to one metal pad.
  • the display device according to the present example may allow only one semiconductor light emitting device to be assembled in one self-assembly area.
  • the display device using the semiconductor light emitting device described above may be modified in various forms. Hereinafter, such modifications will be described.
  • FIG. 14 is a cross-sectional view of a portion corresponding to the line E-E of FIG. 10 in the display device according to another embodiment of the present disclosure
  • FIG. 15 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 14.
  • the display device 2000 using the passive matrix (PM) type vertical semiconductor light emitting device is illustrated as the display device 2000 using the semiconductor light emitting device.
  • this example can be applied to an active matrix (AM) type semiconductor light emitting device.
  • AM active matrix
  • the display apparatus 2000 may include a substrate 2010, a first electrode 2020, a flat layer 2030, a second electrode 2040, a plurality of semiconductor light emitting devices 2050, an insulating layer 2060, and the like.
  • Metal pads 2070 which are replaced with the descriptions of FIGS. 10 to 13.
  • the display device of the present example may include a phosphor layer 2080 or a black matrix 2091, and description thereof will be replaced with the description with reference to FIGS. 10 to 13.
  • the semiconductor light emitting device 2050 may include a first conductive semiconductor layer 2155 on which a first conductive electrode 2156 and a first conductive electrode 2156 are formed; An active layer 2154 formed on the first conductive semiconductor layer 2155, and a second formed on the second conductive semiconductor layer 2153 and the second conductive semiconductor layer 2153 formed on the active layer 2154. And a conductive electrode 2152.
  • the semiconductor light emitting device may include a passivation layer 2160. In this case, except for the first conductive electrode 2156 and the passivation layer 2160, the first conductive semiconductor layer 2155, the active layer 2154, the second conductive semiconductor layer 2153, and the second conductive semiconductor layer 2153 may be formed.
  • the two-conducting electrode 2152 may have the same structure as the above-described example, and description thereof will be replaced with the description of the example with reference to FIGS. 10 to 13.
  • the semiconductor light emitting device includes a passivation layer 2160 formed to surround side surfaces of the first conductive semiconductor layer 2155 and the second conductive semiconductor layer 2153.
  • the passivation layer 2160 is formed to surround side surfaces of the semiconductor light emitting device to stabilize the characteristics of the semiconductor light emitting device, and is formed of an insulating material.
  • the passivation layer 2160 includes a through hole 2161 so that the first conductive electrode 2156 is exposed.
  • the first conductive electrode 2156 protrudes from the through hole 2161 to be exposed to the outside.
  • the first conductive electrode 2156 may include a plurality of metal layers made of different metals. For example, a plurality of metal layers made of Ti, Pt, Au, Ti, Cr, and the like may be stacked to form the p-type electrode.
  • one end of the semiconductor light emitting devices may be divided into a first portion 2055 through which the conductive electrode 2156 is exposed and a second portion 2056 through which the passivation layer 2160 is exposed.
  • the one end portion corresponds to a lower surface of the semiconductor light emitting devices, and may be a surface closest to the wiring board and a peripheral portion thereof.
  • the first conductive electrode 2161 is derived by the through hole 2161 of the passivation layer 2160, so that the first portion 2055 is formed of the first conductive electrode 2161. It may be a part corresponding to the bottom surface.
  • the second portion 2055 is an area from an end of the first conductive electrode 2161 to an outer circumference of the passivation layer 2160, and is formed by the first conductive electrode 2161 at one end thereof. It may be an uncovered area.
  • the maximum width Y of the metal pad 2070 ranges from the width X of the second portion 2056 to twice the width to limit a plurality of conductive electrodes from contacting one of the metal pads. Can be set at In this case, the width of the second portion 2056 may be the shortest distance among the distances from the end of the first conductive electrode 2161 to the outer circumference of the passivation layer 2160.
  • the passivation layer 2160 includes a side portion 2162 covering the side surface of the semiconductor light emitting device and an extension portion 2163 extending from the side portion 2162 to cover the one end portion, and the second portion.
  • the minimum width of 2056 may be the minimum width of the exposed portion of the extension 2163.
  • the width of the second portion 2056 may be a distance from the protruding portion of the conductive electrode to the side portion 2162 in the extension portion 2163.
  • X and Y are set in a range of X ⁇ Y ⁇ 2X, whereby the condition that only one semiconductor light emitting device is assembled in one self-assembly area is satisfied.
  • the shape of the conductive electrode or the metal pads of the present invention may be modified in various forms. Hereinafter, this modification is demonstrated with reference to drawings.
  • 16A, 16B, 17A, 17B, and 18 are plan views illustrating semiconductor light emitting devices and wiring boards in display devices according to still another exemplary embodiment of the present invention.
  • 16A and 16B illustrate a rectangular conductive electrode.
  • a portion of the metal pad exposed to the outside may be disposed in the center of one end of the semiconductor light emitting device.
  • the portion where the metal pad is exposed to the outside may have a shape in which one end portion is reduced to 25 to 75%.
  • the second portion 3056 of the one end portion is in the form of a hollow quadrangle
  • the one end portion and the first portion 3055 may be formed in a quadrangular shape.
  • the maximum width of the metal pad may be a diagonal distance of a portion of the metal pad exposed to the outside.
  • the diagonal distance of the portion where the metal pad is exposed to the outside is set as the maximum width Y of the metal pad, in the range of the width X of the second portion 3056 to twice the width. Can be.
  • the embodiment with reference to FIGS. 17A and 17B presents a triangular conductive electrode.
  • the second portion 4056 of the one end portion when the second portion 4056 of the one end portion is in the form of a hollow triangle, the one end portion and the first portion 4055 may be formed in a triangle.
  • the maximum width of the metal pad may be a distance of one side of a portion of the metal pad exposed to the outside.
  • the distance of one side of the portion of the metal pad exposed to the outside is the maximum width Y of the metal pad, and the width X of the second portion 4056 of the semiconductor light emitting device is equal to 2 of the width.
  • the lower end of the semiconductor light emitting device may be formed of any one of a circle, an equilateral triangle, a square, a rectangle, and an ellipse
  • the conductive electrode may be formed of any of a circle, an equilateral triangle, a square, a rectangle, and an ellipse.
  • a portion of the metal pad exposed to the outside is formed in a shape corresponding to the conductive electrode.
  • the width X of the second portion of the semiconductor light emitting device may be the minimum distance among the distances to the outer periphery of the conductive electrode and the lower end of the semiconductor light emitting device.
  • the assembly area of the wiring board corresponding to the lower end of the semiconductor light emitting device has the same shape as the area where the conductive electrode of the semiconductor light emitting device is exposed, and the size thereof is set to X ⁇ Y ⁇ 2X. Only one semiconductor light emitting device can be assembled in the region. In this case, when a plurality of semiconductor light emitting devices are coupled to one metal pad, a mechanism that does not allow electrical connection between the conductive electrode and the conductive pad may be implemented.
  • the present invention must be limited to the structure described above, it is not possible to secure the production yield by improving the assembly reliability in the self-assembly process. If the above-described structure is used, the plurality of semiconductor light emitting devices are 100% prevented from being coupled to one metal pad, but other structures or methods for improving assembly reliability may be possible even if not completely prevented. As such an example, a method using a combination of a light emitting structure and a substrate is possible. Hereinafter, another structure for improving assembly reliability in the self-assembly process will be described.
  • FIG. 19 is a cross-sectional view of a display device according to a first embodiment of the present invention using matching
  • FIG. 20 is a plan view of the display device according to the first embodiment shown in FIG. 19
  • FIG. 21 is a first embodiment of the present invention.
  • FIG. 22 is a cross-sectional view taken along line AA of the lower substrate illustrated in FIG. 21.
  • the display device includes a lower substrate 5010 having a lower wiring 5011 disposed thereon and a first electrode 5121 electrically connected to the lower wiring 5011. And at least two light emitting devices 5100 having a light emitting structure 5110 for generating light.
  • the display device includes a second electrode 5122 positioned on the second conductive semiconductor layer 5113, an upper wiring 5020 electrically connected to the second electrode 5122, and A color substrate 5030 is disposed on the light emitting device 5100 and converts a wavelength of light generated by the light emitting device 5100.
  • the lower substrate 5010 may have a film shape of an insulating material.
  • the lower substrate 5010 may be made of a transparent glass material or may be made of a transparent plastic or polymer film having excellent flexibility.
  • the lower wiring 5011 is disposed on the lower substrate 5010.
  • the lower wiring 5011 is electrically connected to the light emitting device 5100 to supply driving power to the light emitting device 5100.
  • the lower wiring 5011 corresponds to at least a position corresponding to the light emitting device 5100 on the lower substrate 5010.
  • the lower wiring 5011 is arranged in a line shape on a plane, as shown in FIG. 3, to supply driving power to the plurality of light emitting devices 5100.
  • the light emitting devices 5100 are arranged on the lower wiring 5011 arranged in a line shape with a constant pitch.
  • the lower wiring 5011 is disposed in the form of dots on a plane.
  • the lower wiring 5011 may include a conductive material, for example, In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir It may include a metal selected from W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi, or may include an alloy thereof, and may be formed in a single layer or multiple layers. In addition, the lower wiring 5011 may be formed of a material that transmits light.
  • a conductive material for example, In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir It may include a metal selected from W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi, or may include an alloy thereof, and may be formed in a single layer or multiple layers.
  • the lower wiring 5011 may be formed of a material that transmits light.
  • ITO ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al- Ga ZnO), IGZO (In-Ga ZnO), IrO x , RuO x , RuO x / ITO, Ni / IrO x / Au and Ni / IrO x / Au / ITO.
  • the lower wiring 5011 is formed on the lower substrate 5010 by the deposition method such as sputtering. Subsequently, the metal layer may be patterned and formed by a photolithography process and an etching process using a mask.
  • the lower wiring 5011 may be disposed to cross each other, and a switching element (not shown) may be positioned at the crossing point described above.
  • the lower wiring 5011 may be disposed in consideration of the pixel area P described later.
  • the lower wiring 5011 is electrically connected to the first electrode 5121 of the light emitting device 5100, and the metal bonding layer 5013 is used to reinforce the adhesive force between the lower wiring 5011 and the first electrode 5121. ) Is used.
  • the metal bonding layer 5013 is disposed to correspond to the pixel region P where each light emitting device 5100 is positioned on the lower wiring 5011.
  • the metal bonding layer 13 adheres the lower wiring 5011 and the first electrode 5121.
  • a material to which capillary force is applied to the first electrode 5121 may be selected.
  • the capillary force acting between the metal bonding layer 5013 and the first electrode 5121 the plurality of light emitting devices 5100 are aligned to correspond to the pixel area P on the lower wiring 5011.
  • the lower substrate 5010 in which the metal bonding layer 5013 is disposed is injected into a solution containing a greater number of light emitting devices 5100 than the pixel region P, and the metal bonding layer 5013 is vibrated. And self-alignment by capillary forces of the first electrode 5121.
  • the metal bonding layer 5013 When heat is applied to the metal bonding layer 5013, the metal bonding layer 5013 is melted to bond the first electrode 5121 and the lower wiring 5011.
  • the metal bonding layer 5013 has a melting point temperature between 45 ° C and 300 ° C.
  • metal solder between 150 ° C and 300 ° C is used to withstand the driving conditions of the display device and the temperature of the post-process. Therefore, self alignment is performed at the melting point temperature of the metal bonding layer 5013. More preferably, the melting point temperature of the metal bonding layer 5013 is lower than the melting point temperature of the first electrode 5121.
  • the metal bonding layer 5013 includes a conductive material.
  • the metal bonding layer 5013 may include at least one of Sn, Ag, Cu, Pb, Al, Bi, Cd, Fe, In, Ni, Sb, Zn, Co, and Au or an eight component system of these elements. It may be a composite of.
  • the metal bonding layer 5013 is at least one of Cu, Pb, Al, Fe, and Ni, or a composite of these elements.
  • the metal bonding layer 5013 is formed on the lower wiring 5011 by a deposition method such as sputtering. Subsequently, the metal layer may be patterned and formed by a photolithography process and an etching process using a mask.
  • the metal bonding layer 5013 arranged on the lower wiring 5011 extends beyond a set size, so that two or more light emitting devices 5100 are coupled to the metal bonding layer 5013. Can be.
  • the positioning partition 5012 is positioned above the lower substrate 5010.
  • the positioning partition 5012 defines a space in which the metal bonding layer 5013 is accommodated. In addition, the positioning partition 5012 determines a position at which the first electrode 5121 of the light emitting device 5100 is aligned.
  • the positioning partition 5012 serves as a wall to prevent the metal bonding layer 5013 from expanding beyond a predetermined size. In addition, the positioning partition 5012 holds the shape of the metal bonding layer 5013. Therefore, the metal bonding layer 5013 has a shape corresponding to the shape of the light emitting device 5100, thereby facilitating the alignment of the light emitting device 5100, and at least two light emitting devices in one metal bonding layer 5013. Limit 5100 to be combined.
  • the center region S1 of the light emitting structure 5110 is interpolated in the space defined by the positioning partition 5012.
  • the shape of the space defined by the positioning partition 5012 has a shape in which the center region S1 is interpolated.
  • the probability of the alignment of the light emitting device 5100 is increased. Even though the light emitting device 5100 is contacted by capillary force due to the matching of the centering area S1 with the positioning partition 5012, the center of the light emitting device 5100 and the center of the metal bonding layer 5013 are aligned with each other. do.
  • the positioning partition wall 5012 accommodates a part of the lower wiring 5011 and has a shape that protrudes upward from the lower wiring 5011.
  • the positioning partition wall 5012 may be a wall protruding upward from the lower substrate 5010.
  • an upper portion of the lower substrate 5010 of the positioning partition wall 5012 may be formed by recessing downward.
  • the positioning partition 5012 is preferably in the form of a wall protruding from the lower substrate 5010.
  • the positioning partition wall 5012 is disposed on the lower substrate 5010 at a position corresponding to the pixel region P in which the respective light emitting devices 5100 are to be positioned, thereby providing a light emitting device 5100.
  • the region where the first electrode 5121 and the metal bonding layer 5013 are bonded to is determined.
  • the metal bonding layer 5013 is accommodated in the interior of the space that the positioning partition 5012 defines on the plane.
  • the positioning partition 5012 has a shape that defines a closed space on a plane.
  • the positioning partition 5012 is disposed to surround the metal bonding layer 5013 on the plane.
  • the planar shape of the positioning partition 5012 has a ring shape.
  • an internal space defined by the positioning partition wall 5012 is formed to correspond to the center area S1 of the light emitting structure 5110 to be described later.
  • the internal space defined by the positioning partition 5012 has a circular shape.
  • the diameter d1 of the internal space defined by the positioning partition wall 5012 is larger than the diameter d2 of the center area S1.
  • the diameter d1 of the internal space defined by the positioning partition 5012 may be 90% to 120% of the diameter d3 of the center area S1.
  • the positioning partition 5012 is continuously disposed on the boundary line surrounding the center area S1 as viewed from the top.
  • the positioning partition 5012 is made of a resin material having electrical insulation.
  • the upper wiring 5020 supplies driving power to the light emitting device 5100.
  • the upper wiring 5020 supplies a driving power of opposite polarity to the lower wiring 5011.
  • the upper wiring 5020 is electrically connected to the second electrode 5122 of the light emitting device 5100.
  • the upper wiring 5020 is positioned on the second electrode 5122.
  • the upper wiring 5020 is disposed to vertically overlap at least the second electrode 5122.
  • the upper wiring 5020 is disposed in the form of a line on a plane.
  • the upper wiring 5020 may include a conductive material, and for example, In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir It may include a metal selected from W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi, or may include an alloy thereof, and may be formed in a single layer or multiple layers.
  • the upper wiring 5020 may be formed of a material that transmits light generated by the light emitting device 5100 positioned below, for example, ITO, IZO (In-ZnO), GZO (Ga- ZnO), AZO (Al-ZnO), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), IrO x , RuO x , RuO x / ITO, Ni / IrO x / Au, and Ni / IrO x / Au It may be formed including at least one of / ITO.
  • the upper wiring 5020 is formed on the second electrode 5122 by the deposition method such as sputtering. Subsequently, the metal layer may be patterned and formed by a photolithography process and an etching process using a mask.
  • the molding material 5040 is filled in the gaps between the respective light emitting devices 5100 to arrange the upper wiring 5020 in the form of a line.
  • the upper surface of the light emitting device 5100 is flattened by the molding material 5040.
  • the molding material 5040 is made of transparent silicon or the like that transmits light.
  • the color substrate 5030 is disposed on the light emitting device 5100 to convert wavelengths of light generated by the light emitting device 5100.
  • one area of the color substrate 5030 may shield light, and the other area may be divided into a plurality of pixel areas P and an outer pixel area P ′ by transmitting light.
  • the plurality of pixel areas P may be arranged in a matrix type having rows and columns.
  • the black matrix 5031 is disposed in the extra pixel area P ′ of the color substrate 5030 at regular intervals to define the pixel area P.
  • the color substrate 5030 may include a black matrix 5031 and color substrates 5030 and 5031.
  • the black matrix 5031 is formed on the color substrate 5030 in a matrix form.
  • the black matrix 5031 divides an area of the color substrate 5030 into a plurality of pixel areas P in which the color filter 5032 is to be formed, and prevents light interference and reflection of external light between adjacent pixel areas P. do.
  • a plurality of color filters 5032 are positioned in the pixel region P corresponding to the space between the black matrices 5031.
  • the color filter 5032 is formed so as to be divided into red, green, and blue color filters 5032 (R, G, and B) in the pixel area P divided by the black matrix 5031, and thus red, green, and blue light. Through each of them. Red, green, and blue color filters 5032 (R, G, and B) for expressing colors may be arranged in a stripe shape along each column direction.
  • the black matrix 5031 may include a material that blocks light, for example, a non-transparent synthetic resin.
  • the color filter 5032 may be disposed to vertically overlap the plurality of light emitting devices 5100 (see FIG. 19).
  • the black matrix 5031 may be disposed not to vertically overlap the plurality of light emitting devices 5100. Therefore, since most of the light generated by the light emitting device 5100 is emitted to the outside through the color filter 5032, the efficiency and brightness of the display device may be improved.
  • the color filter 5032 may include a phosphor that converts wavelengths of light generated by the light emitting device 5100. For example, at least one phosphor may be selected for the color filter 5032 according to the wavelength of light to be implemented.
  • the phosphor is one of a blue light emitting phosphor, a blue green light emitting phosphor, a green light emitting phosphor, a yellow green light emitting phosphor, a yellow light emitting phosphor, a yellow red light emitting phosphor, an orange light emitting phosphor, and a red light emitting phosphor according to a wavelength of light emitted from the light emitting element 5100. Can be applied.
  • the phosphor may be excited by the light having the first light emitted from the light emitting device 5100 to generate the second light.
  • the yellow phosphor may be excited by blue light to emit yellow light.
  • Such phosphor may be a known phosphor such as YAG, TAG, sulfide, silicate, aluminate, nitride, carbide, nitridosilicate, borate, fluoride or phosphate.
  • each light emitting device 5100 may be configured to emit red, green, and blue light.
  • each light emitting device 5100 may be configured to emit red, green, and blue light.
  • FIG. 23 is a cross-sectional view of a light emitting device according to the first embodiment of the present invention
  • FIG. 24 is a plan view of the light emitting device according to the first embodiment of the present invention.
  • the plurality of light emitting devices 5100 are positioned on the lower wiring 5011 to correspond to the pixel area P.
  • the light emitting devices 5100 are aligned and adhered by capillary forces on the metal bonding layer 5013 positioned to correspond to each pixel area P.
  • the light emitting device 5100 includes a first electrode 5121, a second electrode 5122, and a light emitting structure 5110 that generates light.
  • LCD Liquid Crystal Display
  • OLED Organic Light Emitting Diodes
  • the inorganic light emitting device 5100 is disposed in the pixel area P, and thus, a high speed screen can be realized at a fast response speed.
  • a separate backlight unit since it does not require a separate backlight unit, it has the advantage of excellent brightness and excellent efficiency.
  • the light emitting device 5100 is an inorganic material, it has an advantage of long life. In addition, since the light emitting device 5100 may be arranged in pixel units, the light emitting device 5100 may be actively implemented.
  • the light emitting device 5100 may emit a UV (ultraviolet ray) region or blue light. In the case of light having a short wavelength, the luminance is excellent, and thus, light having a high luminance may be obtained at a low voltage.
  • UV ultraviolet ray
  • the light emitting device 5100 may include, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma chemical vapor deposition (PECVD), and molecular beam growth.
  • MOCVD metal organic chemical vapor deposition
  • CVD chemical vapor deposition
  • PECVD plasma chemical vapor deposition
  • MBE Molecular Beam Epitaxy
  • HVPE Hydride Vapor Phase Epitaxy
  • Sputtering or the like, may be used, but is not limited thereto.
  • the light emitting structure 5110 may include the first conductive semiconductor layer 5111, the active layer 5112 positioned on the first conductive semiconductor layer 5111, and the second conductive type disposed on the active layer 5112.
  • the semiconductor layer 5113 may be included.
  • the first conductive semiconductor layer 5111 may be formed of a semiconductor compound and may be doped with the first conductive dopant.
  • the first conductive semiconductor layer 5111 may be implemented as an n-type semiconductor layer, and may provide electrons to the active layer 5112.
  • the semiconductor material may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and n-type dopants such as Si, Ge, Sn, Se, Te, and the like may be doped.
  • An active layer 5112 may be formed on the first conductive semiconductor layer 5111.
  • the active layer 5112 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of a group 3 to 5 element.
  • the well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.
  • each well layer may have different In contents and different band gaps, which will be described later with reference to FIG. 20.
  • a conductive clad layer may be formed on or under the active layer 5112.
  • the conductive clad layer may be formed of a semiconductor and may have a band gap larger than that of the active layer 5112.
  • the conductive clad layer may be formed including AlGaN.
  • the second conductive semiconductor layer 5113 may be formed of a semiconductor compound to inject holes into the active layer 5112 and may be doped with the second conductive dopant.
  • the second conductive semiconductor layer 5113 may be implemented as a p-type semiconductor layer.
  • the semiconductor material may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.
  • An intermediate layer (not shown) may be formed between the active layer 5112 and the second conductive semiconductor layer 5113, and the intermediate layer may be formed from the first conductive semiconductor layer 5111 to the active layer 5112 when a high current is applied.
  • the injected electrons may be prevented from flowing to the second conductive semiconductor layer 5113 without being recombined in the active layer 5112.
  • the intermediate layer has a bandgap relatively larger than that of the active layer 5112, whereby electrons injected from the first conductive semiconductor layer 5111 are injected into the second conductive semiconductor layer 5113 without being recombined in the active layer 5112. The phenomenon can be prevented. Accordingly, the probability of recombination of electrons and holes in the active layer 5112 may be increased, and leakage current may be prevented.
  • the first conductive semiconductor layer 5111 may be implemented as a p-type semiconductor layer
  • the second conductive semiconductor layer 5113 may be implemented as an n-type semiconductor layer
  • a third semiconductor layer (not shown) including an n-type or p-type semiconductor layer opposite to the polarity of the second conductive semiconductor layer 5113 may be formed.
  • the light emitting device may have at least one of np, pn, npn, and pnp junction structures.
  • the light emitting device 5100 of the embodiment is implemented in a vertical type in which electrodes are formed on the lower and upper portions of the light emitting structure 5110, and the first conductive semiconductor layer 5111 is implemented as a p-type semiconductor layer, and the second conductive The type semiconductor layer 5113 is implemented with an n type semiconductor layer.
  • a first electrode 5121 may be disposed in the first conductive semiconductor layer 5111 to be electrically connected to the first conductive semiconductor layer 5111.
  • a first electrode 5121 may be formed under the first conductive semiconductor layer 5111. The first electrode 5121 is bonded by the lower wiring 5011 and the metal bonding layer 5013.
  • a second electrode 5122 electrically connected to the second conductive semiconductor layer 5113 may be disposed in the second conductive semiconductor layer 5113.
  • the second electrode 5122 is positioned on the second conductive semiconductor layer 5113.
  • the first electrode 5121 and the second electrode 5122 may be formed by a deposition method such as sputtering.
  • a deposition method such as sputtering.
  • the present invention is not limited thereto.
  • the first electrode 5121 and the second electrode 5122 may be formed of a conductive material, for example, In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, It may include a metal selected from Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi, or may include alloys thereof, and may be formed in a single layer or multiple layers. It is not limited.
  • the first electrode 5121 is made of an element of any one of Au, Pt, and Ag or an alloy thereof.
  • a bonding layer (not shown) is formed between the first electrode 5121 and the first conductive semiconductor layer 5111 to bond the first electrode 5121 and the first conductive semiconductor layer 5111.
  • the bonding layer may include any one of PbSn alloy, AuGe alloy, AuBe alloy, AuSn alloy, Sn, In, and PdIn alloy.
  • the first electrode 5121 may further include a conductive reflective layer 5123 that reflects light incident from the active layer 5112.
  • the light generated by the active layer 5112 advances to the lower substrate 5010, the light is not reflected by the first electrode 5121 and is reflected by the reflective layer 5123, so that light generated by the first electrode 5121 is absorbed.
  • luminance and brightness can be prevented.
  • the light emitting structure 5110 includes a center region S1 in which the first electrode 5121 is positioned, and a peripheral region S2 formed to surround the center region S1.
  • the center region S1 is disposed at the center of the light emitting structure 5110, and is located inside the peripheral region S2.
  • the peripheral area S2 defines a closed space accommodating the center area S1 therein.
  • the center area S1 and the peripheral area S2 have steps.
  • the center area S1 has a step that protrudes below the peripheral area S2.
  • the area where the first electrode 5121 is positioned is smaller than the lower area of the light emitting structure 5110, and is positioned inward from the lower edge of the light emitting structure 5110. Therefore, the plurality of light emitting devices 5100 are prevented from being aligned in one pixel area P.
  • FIG. That is, even when side surfaces of the plurality of light emitting devices 5100 are in contact with each other on a plane, the width d1 of the center region S1 where the first electrode 5121 is located is the width d3 of the light emitting structure 5110. It is formed smaller and the metal bonding layer 5013 is formed to correspond to the first electrode (5121), thereby reducing the probability that the plurality of light emitting devices 5100 are coupled to one metal bonding layer 5013.
  • the step between the center area S1 and the peripheral area S2 is formed by stacking a semiconductor layer below the light emitting structure 5110, or is formed by etching the peripheral area S2 of the light emitting structure 5110 upward.
  • the step between the lower surface of the center area S1 and the lower surface of the peripheral area S2 is not limited.
  • the level difference between the lower surface of the center region S1 and the lower surface of the peripheral region S2 is 500 nm to 7000 nm. If the step between the lower surface of the center region S1 and the lower surface of the peripheral region S2 is smaller than 500 nm, the center region S1 is easily detached even when interpolated inside the positioning partition 12, and the center region S1 This is because the efficiency of the light emitting device 5100 is lowered when the step between the bottom surface of the bottom surface) and the bottom surface of the peripheral region S2 is larger than 7000 nm.
  • the first electrode 5121 is disposed on the bottom surface of the center region S1.
  • At least a side surface of the first conductive semiconductor layer 5111 is formed at the boundary between the center region S1 and the peripheral region S2.
  • at least a portion of the first conductive semiconductor layer 5111, an active layer 5112, and a side surface of the second conductive semiconductor layer 5113 are exposed at the boundary between the center region S1 and the peripheral region S2. do.
  • the center area S1 may be formed by etching the lower edge of the light emitting structure 5110.
  • the width or diameter on the plane of the light emitting structure 5110 is greater than the width or diameter on the plane of the center area S1.
  • the width or diameter on the plane of the center region S1 is preferably 50% to 85% of the width or diameter on the plane of the light emitting structure 5110.
  • the width of the peripheral area S2 is equally formed along the circumference of the center area S1.
  • the shape of the light emitting structure 5110 viewed from below includes any one of a rectangle, a polygon, and a circle.
  • a shape having a large porosity is preferable. Therefore, the planar shape of the light emitting structure 5110 may be hexagonal or polygonal or have a circular shape.
  • the center area S1 includes one of a rectangle, a polygon, and a circle as viewed from below.
  • the planar shape of the center area S1 may correspond to the planar shape of the light emitting structure 5110 or may have a different shape. However, in order to prevent the plurality of light emitting devices 5100 from being arranged in one pixel area P, the shape on the plane of the center area S1 and the shape on the plane of the light emitting structure 5110 are preferably the same. Do. Accordingly, the planar shape of the center area S1 may be a polygonal shape of six or more hexagons disposed at the center of the lower surface of the light emitting structure 5110 or may have a circular shape.
  • the shape of the peripheral area S2 seen from the bottom is determined by the shape of the center area S1 and the light emitting structure 5110.
  • the shape of the peripheral area S2 seen from the bottom is a ring shape.
  • the peripheral area S2 serves as a buffer to prevent the electrodes of the light emitting device 5100 positioned around the pixel area P from contacting the metal bonding layer 5013 or the lower wiring 5011 of the pixel area P. Do it.
  • the light emitting device 5100 further includes an insulating layer 5124.
  • the insulating layer 5124 prevents the lower wiring 5011 from being electrically connected to other layers except for the first conductive semiconductor layer 5111.
  • the insulating layer 5124 covers the side surface of the light emitting structure 5110. More specifically, the insulating layer 5124 is disposed to surround the circumference of the center region S1 and the circumference of the peripheral region S2, and is disposed below the peripheral region S2.
  • the insulating layer 5124 includes a resin material of an electrically insulating material.
  • 25A and 25B show modifications of the positioning partition wall according to the first embodiment of the present invention.
  • the planar shape of the positioning partition 5012 according to the modification of FIG. 25A is polygonal. Specifically, the planar shape of the positioning partition 5012 is rectangular. At this time, the planar shape of the center area S1 is also formed in a rectangle.
  • the positioning partition 5012 is disposed discontinuously on the boundary line surrounding the center region S1 as viewed from the top.
  • 26A and 26B illustrate modified examples of the light emitting device according to the first embodiment of the present invention.
  • the planar shape of the light emitting structure 5110 according to the modification of FIG. 26A is polygonal. Specifically, the planar shape of the light emitting structure 5110 is rectangular.
  • planar shape of the center area S1 has a quadrangle corresponding to the shape of the light emitting structure 5110.
  • FIG. 26B there is a difference in the shape of the light emitting device 5100 compared to the first embodiment in FIG. 26B.
  • the planar shape of the light emitting structure 5110 according to the modification of FIG. 26A is rectangular, and the planar shape of the center area S1 is circular.
  • 27A to 27D are flowcharts illustrating a method of manufacturing a display device according to a first embodiment of the present invention.
  • a lower substrate 5010 having a lower wiring 5011 disposed thereon is prepared.
  • the positioning partition 5012 is formed on the lower substrate 5010.
  • a metal bonding layer 5013 is positioned within the space defined by the positioning partition 5012.
  • a plurality of light emitting devices 5100 may be formed in each pixel area P by capillary forces acting between the metal bonding layer 5013 and the first electrode 5121 of the light emitting device 5100.
  • the lower substrate 5010 having the metal bonding layer 5013 is contained in a container containing a solution containing a plurality of light emitting devices 5100, the vibration is applied.
  • the light emitting devices 5100 are aligned in the pixel areas P by capillary forces acting between the metal bonding layer 5013 and the first electrode 5121 of the light emitting devices 5100 in the solution. At this time, heat is applied to melt the metal bonding layer 5013.
  • the first electrode 5121 is coupled on the lower wiring 5011 by the fused metal bonding layer 5013.
  • the light emitting device 5100 is immersed in the solution in a state where only the first electrode 5121 and the light emitting structure 5110 are formed. This is because when the second electrode 5122 is formed, a defect occurs in which the second electrode 5122 and the lower wiring 5011 are connected.
  • two or more light emitting elements 5100 are prevented from being aligned in one pixel region P by the shape of the positioning partition 5012 and the center region S1. Since the center region S1 is formed in a circular shape, even if the light emitting structure 5110 is rotated, the center region S1 of the light emitting structure 5110 is easily interpolated into the positioning partition 5012.
  • a second electrode 5122 is formed on the light emitting device 5100.
  • the molding material is filled in the gaps between the light emitting devices 5100 and flattened. Thereafter, the upper wiring 5020 and the color substrate 5030 are disposed on the light emitting device 5100.
  • FIG. 28 is a sectional view of a display device according to a second embodiment of the present invention
  • FIG. 29 is a plan view of a lower substrate according to a second embodiment of the present invention
  • FIG. 30 is a sectional view of a light emitting device according to a second embodiment of the present invention. to be.
  • the display device 5001A of the second embodiment has a structure of the light emitting device 5100A, one of the lower substrate 5010, and the light emitting device 5100A as compared with the first embodiment.
  • the magnetic part is located in and has a difference further comprising a reaction part located in the other.
  • the display apparatus 5001A of the second embodiment generates light with a lower substrate 5010 having at least two lower interconnections 5011 disposed thereon, a first electrode 5121 electrically connected to the lower interconnections 5011, and light.
  • At least two light emitting elements 5100A, the lower substrate 5010 and the light emitting element 5100A having a light emitting structure (5110) of the magnetic portion and the lower substrate 5010 and the other of the light emitting element (5100A) It is located in one and includes a reaction portion that the magnetic portion and the attraction force.
  • the positioning partition wall 5012 of the first embodiment is omitted.
  • one light emitting device 5100A is self-aligned in one pixel region P by a magnetic force acting between the magnetic part and the reaction part.
  • the metal bonding layer 5013 is disposed on the lower wiring 5011 in the region where the light emitting device 5100A is to be positioned, as in the first embodiment.
  • the light emitting device 5100A of the second embodiment has no distinction between the center area S1 and the peripheral area S2 under the light emitting device 5100A. That is, the lower part of the light emitting element 5100A is formed flat.
  • the light emitting device 5100A of the second embodiment includes a light emitting structure 5110, a first electrode 5121, and a second electrode 5122.
  • the display apparatus 5001A of the second embodiment further includes an upper wiring 5020 electrically connected to the second electrode 5122 and a color substrate 5030 disposed on the light emitting device 5100A.
  • the light emitting structure 5110 may include the first conductive semiconductor layer 5111, the active layer 5112 positioned on the first conductive semiconductor layer 5111, and the second conductive semiconductor layer 5113 positioned on the active layer 5112. It includes.
  • the first electrode 5121 is exposed under the first conductive semiconductor layer 5111, and the second electrode 5122 is exposed over the second conductive semiconductor layer 5113.
  • the second embodiment further includes an insulating layer 5124.
  • the insulating layer 5124 is disposed to surround at least the side surface of the light emitting structure 5110.
  • the plurality of light emitting devices 5100A are aligned on the lower wiring 5011 of the lower substrate 5010 by the attraction force of the magnetic part and the reaction part.
  • the magnetic part is a magnetic material.
  • the magnetic portion includes a magnetic.
  • the magnetic part includes a permanent magnet or a temporary magnet.
  • the magnetic part is located on any one of the lower substrate 5010 and the light emitting device 5100A. However, when the magnetic part is made of magnetic, it is difficult to position the magnetic on the light emitting device 5100A, so the magnetic part is preferably located on the lower substrate 5010.
  • These magnetic parts define the alignment position of the light emitting device 5100A on the lower substrate 5010.
  • the magnetic parts are arranged on the lower substrate 5010 corresponding to the pixel area P.
  • the magnetic parts are disposed to vertically overlap with a portion of the lower interconnections 5011 that vertically overlap with the pixel area P.
  • the magnetic parts may be located under the lower wiring 5011. That is, the magnetic parts may be located between the lower wiring 5011 and the lower substrate 5010. In addition, the magnetic parts may be located inside the lower substrate 5010 or on the bottom surface of the lower substrate 5010. For example, as shown in FIG. 28, the magnetic part may include a first magnetic part 5014 embedded in the lower substrate 5010.
  • the planar shape of the magnetic parts is formed to correspond to the first electrode 5121. Specifically, as shown in FIG. 29, the planar shape of the magnetic parts is circular. In addition, the area and the width of the magnetic parts are smaller than the area and the width of the first electrode 5121.
  • the metal bonding layer 5013 is disposed to vertically overlap the magnetic portion.
  • the magnetic part is vertically overlapped with the center of the metal bonding layer 5013, and the magnetic part is not disposed vertically with the edge of the metal bonding layer 5013.
  • the reaction part generates magnetic part and attraction force in response to the magnetic force of the magnetic part.
  • the reaction part includes a magnetic part and a magnetic force.
  • the magnetic part is a magnetic having a first polarity
  • the reaction part is a magnetic having a second polarity that is opposite to the first polarity.
  • the reaction part includes a magnetic metal on which the magnetic part and the attractive force are applied.
  • a magnetic metal is a metal and contains a magnetic body attracted by the magnetic force of a magnetic.
  • Magnetic metals include ferromagnetic materials.
  • the reaction part contains an element of any one of Ni, Cr, Mo, and Fe, or is an alloy of these elements.
  • the reaction unit is positioned on the other of the lower substrate 5010 and the light emitting device 5100A. Since the reaction part is made of a magnetic metal, the reaction part is preferably located in the light emitting device 5100A.
  • the reaction part is a conductor, the reaction part is configured to be electrically connected to the first electrode 5121 or the second electrode 5122 during the growth process of the light emitting device 5100A.
  • the reaction unit is preferably formed by a deposition or sputtering method together with the first electrode 5121 and / or the second electrode 5122.
  • the reaction part is implemented by the first magnetic electrode 5131 positioned between the first electrode 5121 and the first conductive semiconductor layer 5111. Accordingly, the first magnetic electrode 5131 is positioned below the first conductive semiconductor layer 5111, and the first electrode 5121 is positioned below the first magnetic electrode 5131.
  • the bonding layer 5134 may be disposed between the first magnetic electrode 5131 and the first conductive semiconductor layer 5111 to improve the bonding force between the first magnetic electrode 5131 and the first conductive semiconductor layer 5111. It may be located.
  • the bonding layer 5134 is at least one of Sn, Ag, Cu, Pb, Al, Bi, Cd, Fe, In, Ni, Sb, Zn, Co, Au, or a combination of these elements.
  • the bonding layer 5134 and the first magnetic electrode 5131 may be implemented as one layer.
  • the first magnetic electrode 5131 is an electrically conductive material, and includes a magnetic metal in which magnetic force and attractive force of the magnetic portion are generated.
  • the first magnetic electrode 5131 contains one of Ni, Cr, Mo, and Fe, or is an alloy of these elements.
  • FIG. 31 is a cross-sectional view of a display device according to a third embodiment of the present invention.
  • the display apparatus 5001B according to the third embodiment further includes a second magnetic part 5015 and a second magnetic electrode 5152 as compared with the second embodiment.
  • the magnetic part may include the first magnetic part 5014 and the second magnetic part 5015, include only the second magnetic part 5015, or include only the first magnetic part 5014.
  • FIG. 13 illustrates that the magnetic part includes a first magnetic part 5014 and a second magnetic part 5015.
  • a plurality of magnetic parts may be provided. That is, a plurality of magnetic parts are provided in one pixel area P.
  • the second magnetic part 5015 is positioned on the bottom surface of the lower substrate 5010.
  • the second magnetic part 5015 is disposed to vertically overlap the first magnetic part 5014, and has a shape and size corresponding to the first magnetic part 5014.
  • the reaction unit may include the first magnetic electrode 5131 and the second magnetic electrode 5122, or may include only the first magnetic electrode 5131.
  • the reaction part includes a first magnetic electrode 5131 and a second magnetic electrode 5152.
  • the second magnetic electrode 5152 is electrically connected to the second electrode 5122.
  • the second magnetic electrode 5152 is positioned between the second electrode 5122 and the second conductive semiconductor layer 5113.
  • the second magnetic electrode 5152 compensates for the magnetic force when the magnetic force is insufficient only by the first magnetic electrode 5131.
  • FIG. 32A is a cross-sectional view of a display device according to a fourth embodiment of the present invention
  • FIG. 32B is a cross-sectional view of a light emitting device according to a fourth embodiment of the present invention.
  • the display device 5001C according to the fourth embodiment has a difference in shape of the light emitting device 5100C.
  • the light emitting structure 5110 is divided into a center region S1 and a peripheral region S2, and the first electrode 5121 and the first magnetic electrode 5191 are formed in the center region ( S1).
  • the center region S1 and the peripheral region S2 are the same as described in the first embodiment.
  • 33A to 33C are flowcharts illustrating a method of manufacturing a display apparatus according to a second embodiment of the present invention.
  • a lower substrate 5010 having a lower wiring 5011 disposed thereon is prepared.
  • the first magnetic part 5014 is formed on the lower substrate 5010.
  • the metal bonding layer 5013 is positioned on the lower wiring 5011 corresponding to the pixel area P.
  • the plurality of light emitting devices 5100A are aligned in the pixel areas P by the attraction force acting between the first magnetic electrodes 5131.
  • the lower substrate 5010 is contained in a container containing a solution containing a plurality of light emitting devices 5100A, and vibration is applied.
  • the light emitting device 5100A is aligned in each pixel region P by the magnetic force and the capillary force in the solution. At this time, heat is applied to melt the metal bonding layer 5013.
  • the first electrode 5121 is coupled on the lower wiring 5011 by the fused metal bonding layer 5013.
  • the light emitting element 5100A is immersed in the solution with only the first electrode 5121, the first magnetic electrode 5131, and the light emitting structure 5110 formed. This is because when the second electrode 5122 is formed, a defect occurs in which the second electrode 5122 and the lower wiring 5011 are connected.
  • a second electrode 5122 is formed on the light emitting device 5100A.
  • the molding material is filled in the gaps between the light emitting devices 5100A to be flattened.
  • the upper wiring 5020 and the color substrate 5030 are disposed on the light emitting device 5100A.
  • the display device using the semiconductor light emitting device described above is not limited to the configuration and method of the embodiments described above, but the embodiments may be configured by selectively combining all or part of the embodiments so that various modifications may be made. It may be.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다. 본 발명에 따른 디스플레이 장치는, 복수의 금속 패드들을 구비하는 기판, 및 자가조립을 통하여 상기 금속 패드들과 전기적으로 연결되는 복수의 반도체 발광소자들을 포함한다. 상기 반도체 발광소자들은 각각, 도전형 반도체층과, 상기 도전형 반도체층의 일면상에 형성되는 도전형 전극, 및 상기 반도체 발광소자를 감싸며, 상기 도전형 전극이 노출되도록 관통홀을 구비하는 패시베이션층을 포함하고, 상기 반도체 발광소자들의 일단부는 상기 도전형 전극이 노출되는 제1부분과, 상기 패시베이션층이 노출되는 제2부분으로 구획되고, 상기 금속 패드의 최대폭은 상기 제2부분의 폭 내지 상기 폭의 2배의 범위에서 설정되는 것을 특징으로 한다.

Description

반도체 발광 소자를 이용한 디스플레이 장치
본 발명은 디스플레이 장치 및 이의 제조방법에 관한 것으로 특히, 반도체 발광 소자를 이용한 플렉서블 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 플렉서블의 정도가 약하다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자, 특히 마이크로 LED 를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.
다만, 이러한 마이크로 LED를 사용한 대면적의 디스플레이 장치는 각각의 화소영역에 위치되는 하부배선에 마이크로 LED를 배열해야 하는데, 작은 크기로 인해 배열이 어려운 문제점이 존재한다.
종래기술에 따르면, 마이크로 LED를 하부배선에 정렬할 때 모세관력을 이용한 자가 정렬을 사용하였으나, 모세관력의 힘이 너무 약하여 자가 정렬(Alignment)되는 마이크로 LED의 확률 자체가 낮아지므로, 낭비되는 마이크로 LED가 많아져서 수율이 저하되는 문제점이 존재한다.
또한, 종래기술에 따르며, 하나의 화소영역에 하나의 마이크로 LED가 정렬되어야 하는데, 복수의 마이크로 LED가 정렬되는 문제점이 존재한다. 이 경우에, 마이크로 LED의 조립시에 불량이 발생할 수 있으며, 이에, 본 발명에서는 이러한 불량을 저감시킬 수 있는 메커니즘에 대하여 제시한다.
본 발명의 일 목적은 디스플레이 장치에서 반도체 발광소자의 자가조립시에 조립 신뢰도를 향상하는 구조를 제공하기 위한 것이다.
본 발명의 다른 일 목적은, 자가조립 영역과 반도체 발광소자과 일대일로 조립될 수 있는 디스플레이 장치를 제공하기 위한 것이다.
본 발명의 다른 일 목적은 기판 상에 복수 개의 반도체 발광소자를 정확하고, 효율적으로 정렬된 디스플레이 장치를 제공한다.
본 발명의 디스플레이 장치는, 복수의 금속 패드들을 구비하는 기판, 및 자가조립을 통하여 상기 금속 패드들과 전기적으로 연결되는 복수의 반도체 발광소자들을 포함한다. 상기 반도체 발광소자들은 각각, 도전형 반도체층과, 상기 도전형 반도체층의 일면상에 형성되는 도전형 전극, 및 상기 반도체 발광소자를 감싸며, 상기 도전형 전극이 노출되도록 관통홀을 구비하는 패시베이션층을 포함한다. 상기 반도체 발광소자들의 일단부는 상기 도전형 전극이 노출되는 제1부분과, 상기 패시베이션층이 노출되는 제2부분으로 구획되고, 상기 금속 패드의 최대폭은 상기 제2부분의 폭 내지 상기 폭의 2배의 범위에서 설정될 수 있다.
본 발명의 다른 실시예에 따른 디스플레이 장치는 상부에 적어도 2개의 하부배선이 배치되는 하부기판 및 상기 하부배선들과 전기적으로 연결되는 제1전극과 광을 생성하는 발광 구조물을 가지는 적어도 2개의 발광소자를 포함하고, 상기 발광 구조물은 상기 제1전극이 위치되는 센터 영역과, 상기 센터 영역을 감싸게 형성되는 주변 영역을 포함하며, 상기 센터 영역은 상기 주변 영역과 단차를 가지는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치에서는, 반도체 발광소자의 도전형 전극이 없는 영역의 최소 거리(X) ≤ 기판의 금속 패드의 최대 거리(Y) ≤ 2X 로 설정됨에 따라, 하나의 자가조립 영역에 하나의 반도체 발광소자만 조립되도록 할 수 있다. 이를 통하여, 자가조립 공정에서 조립 신뢰도를 향상시켜 생산 수율을 확보할 수 있다.
또한, 이를 통하여 하나의 금속 패드에 복수의 반도체 발광소자가 결합된 경우에, 도전형 전극과 도전 패드간의 전기적 연결이 되지 않는 메커니즘이 구현될 수 있다.
또한, 실시예는 발광 구조물과 기판의 형합에 의해 2개의 이상의 발광소자가 하나의 화소영역에 배열되는 확률을 줄이는 이점이 존재한다.
또한, 실시예는 발광 구조물의 형상에 발광 구조물이 하부기판과 수직한 축 상에서 회전되더라도, 발광소자와 하부배선 사이의 전기적 연결의 불량을 줄이는 이점이 존재한다.
또한, 실시예는 하부기판과 발광소자에 자성부와 반응부를 사용하여서, 모세관력과 자력을 이용하여 발광소자의 정위치 정렬 확률을 향상시키는 이점이 존재한다.
또한, 실시예는 무기물 발광소자를 화소영역에 배치하여서, 빠른 응답속도로 고속화면을 구현할 수 있는 장점이 있다.
또한, 실시예는 별도의 백라이트 유닛을 필요로 하지 않으므로, 휘도가 우수하고, 효율이 우수한 장점을 가지고 있다.
또한, 발광소자는 무기물이므로 수명이 긴 장점을 가지고 있다.
또한, 실시예는 픽셀 단위로 발광소자를 배치할 수 있으므로, 능동형으로 구현하기 용이한 장점을 가진다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 새로운 구조의 반도체 발광소자와 배선기판가 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A부분의 확대도이다.
도 11은 도 10의 라인 E-E를 따라 취한 단면도이다.
도 12a 및 도 12b는 도 10의 반도체 발광소자 및 배선기판의 평면도들이고, 도 13은 도 10의 새로운 구조의 반도체 발광 소자를 나타내는 확대도이다.
도 14는 본 발명의 다른 실시 예의 디스플레이 장치에서, 도 10의 라인 E-E 에 해당하는 부분의 단면도이고, 도 15는 도 14의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 16a 및 도 16b, 도 17a 및 도 17b, 도 18은 본 발명의 또 다른 실시 예의 디스플레이 장치들에서, 반도체 발광소자 및 배선기판의 평면도들이다.
도 19는 형합을 이용하는 본 발명의 제1실시예에 따른 디스플레이 장치의 단면도이다.
도 20은 도 19에 도시된 제1실시예에 따른 디스플레이 장치의 평면도이다.
도 21은 본 발명의 제1실시예에 따른 하부기판의 평면도, 도 22는 도 21에 도시된 하부기판의 A-A선을 따라 절단한 단면도이다.
도 23은 본 발명의 제1실시예에 따른 발광소자의 단면도, 도 24는 본 발명의 제1실시예에 따른 발광소자의 평면도이다.
도 25a 및 도 25b는 본 발명의 제1실시예에 따른 위치결정 격벽의 변형 예들을 도시한 도면이다.
도 26a 및 도 26b는 본 발명의 제1실시예에 따른 발광소자의 변형 예들을 도시한 도면이다.
도 27a 내지 도 27d는 본 발명의 제1실시예에 따른 디스플레이 장치의 제조방법을 도시한 순서도이다.
도 28은 본 발명의 제2실시예에 따른 디스플레이 장치의 단면도이다.
도 29는 본 발명의 제2실시예에 따른 하부기판의 평면도, 도 30은 본 발명의 제2실시예에 따른 발광소자의 단면도이다.
도 31은 본 발명의 제3실시예에 따른 디스플레이 장치의 단면도이다.
도 32a는 본 발명의 제4실시예에 따른 디스플레이 장치의 단면도, 도 32b는 본 발명의 제4실시예에 따른 발광소자의 단면도이다.
도 33a 내지 도 33c는 본 발명의 제2실시예에 따른 디스플레이 장치의 제조방법을 도시한 순서도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 웨이퍼 상에서 성장된 반도체 발광소자를 배선기판으로 전사하는 방식이므로, 웨이퍼의 크기 제약으로 인하여 대화면 디스플레이를 구현하기 어려운 문제가 있다. 이러한 문제를 해결하기 위하여 자가조립 방식으로 반도체 발광소자를 배선기판으로 조립하는 방식이 적용될 수 있다.
자가조립 방식은, 유체가 채워진 챔버에서 반도체 발광소자들을 배선기판이나 어셈블리 기판에 안착시키는 방식이다. 예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들 및 기판을 넣고 상기 유체를 가열하여 상기 반도체 발광소자들이 상기 기판에 스스로 조립되도록 한다. 이를 위하여, 상기 기판에는 상기 반도체 발광소자들이 끼워지는 홈들이 구비될 수 있다. 구체적으로, 상기 기판에는 상기 반도체 발광소자들이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들이 안착되는 홈들이 형성된다. 상기 홈들은 반도체 발광소자들의 형상에 대응하는 형상으로 이루어지며, 상기 반도체 발광소자들은 상기 유체 내에서 랜덤하게 이동하다가, 상기 홈들에 조립된다.
한편, 이러한 자가조립 방식에서는 반도체 발광소자의 조립시에 불량이 발생할 수 있으며, 본 발명은 이러한 불량을 저감시킬 수 있는 새로운 구조의 반도체 발광소자와 배선기판을 제시한다. 이하, 이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 10은 새로운 구조의 반도체 발광소자와 배선기판가 적용된 본 발명의 다른 실시 예를 설명하기 위한, 도 1의 A부분의 확대도이고, 도 11은 도 10의 라인 E-E를 따라 취한 단면도이며, 도 12a 및 도 12b는 도 10의 반도체 발광소자 및 배선기판의 평면도들이고, 도 13은 도 10의 새로운 구조의 반도체 발광 소자를 나타내는 확대도이다.
도 10, 도 11, 도 12a, 도 12b 및 도 13의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(1000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치(1000)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
디스플레이 장치(1000)는 기판(1010), 제1전극(1020), 제2전극(1040), 복수의 반도체 발광 소자(1050), 절연층(1060) 및 금속 패드들(1070)을 포함한다. 여기에서, 제1 전극(1020) 및 제2 전극(1040)은 각각 복수의 전극 라인들을 포함할 수 있다.
기판(1010)은 제1전극(1020)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(1020)은 기판(1010) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(1020)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
도시에 의하면, 절연층(1060)은 제1전극(1020)이 위치한 기판(1010) 상에 배치될 수 있으며, 상기 절연층(1060)에는 금속 패드들(1070)이 위치할 수 있다. 보다 구체적으로, 상기 제1전극(1020)은 기판(1010)의 일면에 배치되고, 상기 일면에는 상기 제1전극(1020)을 덮는 절연층(1060)이 형성될 수 있다. 이 경우에, 상기 기판(1010)에 절연층(1060)이 적층된 상태가 하나의 배선기판이 될 수 있다. 또한, 상기 제1전극(1020)은 도전형 물질로 이루어지는 하부 배선이 될 수 있다.
보다 구체적으로, 상기 절연층(1060)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 하부 배선을 덮으면서 상기 기판(1010)과 일체로 이루어져 하나의 배선 기판을 형성할 수 있다.
금속 패드들(1070)은 제1전극(120)과 반도체 발광 소자(1050)를 전기적으로 연결하는 보조 전극으로서, 절연층(1060) 상에 위치하고, 제1전극(1020)의 위치에 대응하여 배치된다. 예를 들어, 금속 패드들(1070)은 닷(dot) 형태이며, 절연층(1060)을 관통하는 전극홀(1071)에 의하여 제1전극(1020)과 전기적으로 연결될 수 있다. 즉, 상기 금속 패드들(1070)은 상기 하부 배선과 연결되며, 상기 절연층(1060)을 관통하여 외부로 노출되도록 배치될 수 있다.
도시에 의하면, 상기 반도체 발광소자(1050)는 상기 금속 패드들(1070)에 끼워지는 형상으로 이루어진다.
도 13을 참조하면, 예를 들어, 상기 반도체 발광 소자(1050)는 제1도전형 전극(1156)과, 제1도전형 전극(1156)이 형성되는 제1도전형 반도체층(1155)과, 제1도전형 반도체층(1155) 상에 형성된 활성층(1154)과, 상기 활성층(1154) 상에 형성된 제2도전형 반도체층(1153) 및 제2도전형 반도체층(1153)에 형성되는 제2도전형 전극(1152)을 포함한다.
상기 제1도전형 반도체층(1155)과 제2도전형 반도체층(1153)은 서로 오버랩되며, 제2도전형 반도체층(1153)의 상면에 제2도전형 전극(1152)이 배치되고, 상기 제1도전형 반도체층(1155)의 하면에 제1도전형 전극(1156)이 배치된다. 이 경우에, 제2도전형 반도체층(1153)의 상면은 상기 제1도전형 반도체층(1155)과 가장 먼 제2도전형 반도체층(1153)의 일면이며, 상기 제1도전형 반도체층(1155)의 하면은 상기 제2도전형 반도체층(1153)과 가장 먼 제1도전형 반도체층(1155)의 일면이 될 수 있다. 이와 같이, 상기 제1도전형 전극(1156) 및 제2도전형 전극(1152)은 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)을 사이에 두고 상하에 각각 배치된다.
도 13을 도 10, 도 11, 도 12a, 및 도 12b와 함께 참조하면, 상기 제1도전형 반도체층(1155)의 하면은 상기 배선기판에 가장 가까운 면이 될 수 있고, 상기 제2도전형 반도체층의 상면은 상기 배선기판에 가장 먼 면이 될 수 있다.
보다 구체적으로, 상기 제1도전형 전극(1156) 및 제1도전형 반도체층(1155)은 각각 p형 전극 및 p형 반도체층이 될 수 있으며, 상기 제2도전형 전극(1152) 및 제2도전형 반도체층(1153)은 각각 n형 전극 및 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
이 경우, 상부에 위치한 p형 전극은 제1전극(1020)과 전도성 접착층(1030)에 의하여 전기적으로 연결될 수 있고, 하부에 위치한 n형 전극은 제2전극(1040)과 전기적으로 연결될 수 있다. 이 때에, 상기 p형 전극은 서로 다른 금속으로 이루어지는 복수의 금속층을 구비할 수 있다. 예를 들어, Ti, Pt, Au, Ti, Cr 등으로 이루어진 복수의 금속층이 적층되어 상기 p형 전극을 형성할 수 있다.
다른 예로서,, 상기 n형 전극과 제2전극(1040)은 일체로 형성될 수 있다. 즉, 제2도전형 전극(1152)이 제2도전형 반도체층(1153)의 일면상에 증착될 때에, 상기 제2전극과 같은 라인 형태로 형성되어 이웃하는 반도체 발광소자들을 전기적으로 연결할 수 있다.
이 때에, 상기 반도체 발광소자는 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 측면들을 감싸도록 형성되는 패시베이션층(1160)을 포함한다.
상기 패시베이션층(1160)은 상기 반도체 발광소자의 측면을 감싸서, 상기 반도체 발광소자 특성의 안정화를 기하도록 이루어지며, 절연 재질로 형성된다. 이와 같이, 상기 제1도전형 반도체층(1155)과 상기 제2도전형 반도체층(1153)의 사이가 상기 패시베이션층(1160)에 의해 전기적으로 단절되므로, 반도체 발광 소자의 P-type GaN 과 N-type GaN 은 서로 절연될 수 있다.
한편, 도 10 내지 도 12b를 참조하면, 상기 반도체 발광 소자들의 사이에는, 제1전극(1020)의 길이 방향과 교차하는 방향으로 배치되고, 상기 반도체 발광 소자(1050)와 전기적으로 연결된 복수의 제2전극(1040)이 위치한다.
도시에 의하면, 상기 제2전극(1040)은 평탄층(1030) 상에 위치될 수 있다. 상기 평탄층(1030)은 배선기판의 절연층(1060)과 제2전극(1040)의 사이에 배치된다. 보다 구체적으로, 상기 반도체 발광소자들의 사이에는 절연물질이 충진되어 평탄층을 형성하고, 상기 평탄층(1030)의 일면에는 상부 배선인 제2전극(1040)이 배치된다. 이 경우에, 상기 제2전극(1040)은 상기 반도체 발광 소자(1050)의 제2도전형 전극(1152)과 접촉에 의하여 전기적으로 연결될 수 있다.
상기에서 설명된 구조에 의하여, 복수의 반도체 발광 소자(1050)는 상기 배선기판(1010)에 결합되며, 제1전극(1020) 및 제2전극(1040)과 전기적으로 연결된다.
도시와 같이, 복수의 반도체 발광소자(1050)는 제1전극(1020)에 구비되는 복수의 전극 라인들과 나란한 방향으로 복수의 열들을 형성할 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 복수의 반도체 발광소자(1050)는 제2전극(1040)을 따라 복수의 열들을 형성할 수 있다.
나아가, 디스플레이 장치(1000)는, 복수의 반도체 발광소자(1050)의 일면에 형성되는 형광체층(1080)을 더 구비할 수 있다. 예를 들어, 반도체 발광 소자(1050)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(1080)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(1080)은 개별 화소를 구성하는 적색 형광체(1081) 또는 녹색 형광체(1082)가 될 수 있다. 즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(1051a) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(1081)가 적층 될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(1051b) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(1082)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(1051c)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(1020)의 각 라인을 따라 하나의 색상의 형광체가 적층 될 수 있다. 따라서, 제1전극(1020)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(1040)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(1050)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.
한편, 이러한 형광체층(1080)의 대비비(Contrast) 향상을 위하여 디스플레이 장치는 각각의 형광체들의 사이에 배치되는 블랙 매트릭스(1091)를 더 포함할 수 있다. 상기 블랙 매트릭스(1091)는 형광체 도트 사이에 갭을 만들고, 흑색 물질이 상기 갭을 채우는 형태로 형성될 수 있다. 이를 통하여 블랙 매트릭스(1091)는 외광반사를 흡수함과 동시에 명암의 대조를 향상시킬 수 있다. 이러한 블랙 매트릭스(1091)는, 형광체층(1080)이 적층된 방향인 제1전극(1020)을 따라 각각의 형광체층들의 사이에 위치한다. 이 경우에, 청색 반도체 발광 소자(1051)에 해당하는 위치에는 형광체층이 형성되지 않으나, 블랙 매트릭스(1091)는 상기 형광체층이 없는 공간을 사이에 두고(또는 청색 반도체 발광 소자(1051c)를 사이에 두고) 양측에 각각 형성될 수 있다.
상기에서 설명된 구조에 의하여 자가조립에 의하여 반도체 발광소자를 구비하는 디스플레이 장치가 구현될 수 있다.
이 경우에, 상기 패시베이션층(1160)은 상기 제1도전형 전극(1156)이 노출되도록 관통홀(1161)을 구비한다. 상기 관통홀(1161)에 상기 금속 패드(1070)가 끼워지며, 이를 통하여 반도체 발광소자가 배선기판에 결합될 수 있다. 이 때에, 상기 금속 패드(1070)는 Bi, In, Pb, Sn 및 Ag 중 적어도 두개 이상의 조합으로 이루어진 합금을 구비할 수 있다. 이 때에, 상기 반도체 발광소자의 자가조립시에 상기 금속 패드(1070)가 용융된 상태로 상기 배선기판이 유체 내에 담기어 지며, 상기 금속 패드(1070)가 고체화되면서 상기 금속 패드(1070)와 상기 도전형 전극이 서로 결합된다.
본 예시의 반도체 발광소자 및 금속 패드는 자가 조립시에 조립 신뢰도를 확보할 수 있는 메커니즘을 구비하게 된다.
예를 들어, 상기 반도체 발광소자들의 일단부는 상기 도전형 전극이 노출되는 제1부분(1055)과, 상기 패시베이션층(1160)이 노출되는 제2부분(1056)으로 구획될 수 있다. 본 예시에서, 상기 일단부는 상기 반도체 발광소자들의 하면에 해당하는 부분으로서, 상기 배선기판에 가장 가까운 면과 그 주변 부분이 될 수 있다.
도시에 의하면, 상기 패시베이션층(1160)의 관통홀(1161)에 의하여 상기 제1도전형 전극(1156)이 노출되기에, 상기 제1부분(1055)은 상기 관통홀(1161)에 해당하는 부분이 될 수 있다. 상기 제2부분(1056)은 상기 관통홀(1161)의 외주로부터 상기 반도체 발광소자들의 하면 상에서 상기 패시베이션층(1160)의 외주까지의 영역으로서, 상기 일단부에서 상기 제1도전형 전극(1156)이 노출되지 않는 영역이 될 수 있다.
이 경우에, 복수의 도전형 전극들이 상기 금속 패드들(1070) 중 하나와 접촉하는 것을 제한하도록 상기 금속 패드(1070)의 최대폭(Y)은 상기 제2부분의 폭(X) 내지 상기 폭의 2배의 범위에서 설정될 수 있다. 보다 구체적으로, 여기서 상기 제2부분(1056)의 폭은 반도체 발광소자의 도전형 전극이 없는 영역의 최소 거리가 될 수 있다. 따라서, X ≤ Y ≤ 2X 의 범위로, X 와 Y 가 설정되며, 이를 통하여 하나의 자가조립 영역에 하나의 반도체 발광소자만 조립되도록 할 수 있다.
이 경우에, 반도체 발광소자에서 금속 패드가 없는 영역의 최소 거리(X)는 도전형 전극 위로 패시베이션층(1160)이 형성될 때는 발광소자의 끝으로부터 패시베이션층(1160)이 덮고 있는 부분의 최소거리가 될 수 있다.
보다 구체적인 예로서, 상기 패시베이션층(1160)은 상기 반도체 발광소자의 측면을 덮는 측면부(1162)와 상기 측면부(1162)에서 연장되어 상기 일단부를 덮는 연장부(1163)를 구비하고, 상기 제2부분(1055)의 폭은 상기 연장부(1163)의 최소폭이 될 수 있다. 이 때에, 상기 연장부(1163)는 중공 형태로 형성되어 외주와 내주를 구비하며, 상기 제2부분(1056)의 폭은 상기 외주 및 내주의 사이 거리가 된다.
이러한 예시로서, 반도체 발광소자의 크기는 100 마이크로미터 X 100 마이크로미터 보다 작은 크기로 이루어지고, 형상은 대칭성을 가지는 원형, 삼각형, 사각형 및 다각형의 모양이 될 수 있다.
본 실시예에서는 원형의 도전형 전극을 제시한다. 도시에 의하면, 상기 금속 패드(1070)가 외부로 노출된 부분은 상기 일단부의 중심에 배치될 수 있다. 예를 들어, 본 예시와 같이 상기 제2부분(1056)이 중공원의 형태인 경우에, 상기 일단부와 상기 제1부분(1055)은 원형으로 형성될 수 있다. 이 경우에, 상기 금속 패드(1070)가 외부로 노출된 부분은 상기 일단부가 25 내지 75%로 축소된 형상을 가질 수 있다.
따라서, 상기 제1부분(1055)은 상기 금속 패드(1070)가 외부로 노출된 부분과 동일한 형상으로 이루어진다. 결론적으로, 상기 금속 패드(1070)가 외부로 노출된 부분은 원형이 되며, 상기 금속 패드(1070)의 최대폭은 상기 금속 패드(1070)가 외부로 노출된 부분의 직경이 될 수 있다.
도 12a 및 도 12b에 도시된 바와 같이, 금속 패드(1070)의 최대폭이 상기 제2부분(1056)의 2배보다 작거나 같기에, 2개의 반도체 발광소자가 상기 금속 패드(1070)를 덮는 경우에는 상기 제2부분(1056) 만이 상기 금속 패드(1070)에 접촉하게 된다.
따라서, 2개의 반도체 발광소자의 도전형 전극들이 하나의 금속 패드에 접촉하는 것이 제한될 수 있다. 즉, 원형의 금속 패드(1070)의 직경이 중공원인 제2부분(1056)이 2개가 오버랩되면 모두 덮여지는 구조이므로, 하나의 금속 패드에 2개의 전기적 연결이 나올 수 없는 구조가 된다.
이와 같이, 본 예시에 따른 디스플레이 장치는, 반도체 발광소자를 자가조립 방식으로 기판에 조립하는 경우에, 하나의 자가조립 영역에 하나의 반도체 발광소자만 조립되도록 할 수 있다.
한편, 이상에서 설명한 반도체 발광 소자를 이용한 디스플레이 장치는 여러가지 형태로 변형될 수 있다. 이하, 이러한 변형예들에 대하여 설명한다.
도 14는 본 발명의 다른 실시 예의 디스플레이 장치에서, 도 10의 라인 E-E 에 해당하는 부분의 단면도이고, 도 15는 도 14의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(2000)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치(2000)를 예시한다. 다만, 본 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
이하 설명되는 본 예시에서는, 앞서 도 10 내지 도 13을 참조하여 설명한 예시의 각 구성과 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다. 예를 들어, 디스플레이 장치(2000)는 기판(2010), 제1전극(2020), 평탄층(2030), 제2전극(2040), 복수의 반도체 발광 소자(2050), 절연층(2060) 및 금속 패드들(2070)을 포함하며, 이들에 대한 설명은 앞서 도 10 내지 도 13를 참조한 설명으로 갈음한다. 또한, 본 예시의 디스플레이 장치는, 형광체층(2080)이나 블랙 매트릭스(2091)를 구비할 수 있으며, 이들에 대한 설명도 앞서 도 10 내지 도 13를 참조한 설명으로 갈음한다.
본 도면들을 참조하면, 예를 들어, 상기 반도체 발광 소자(2050)는 제1도전형 전극(2156)과, 제1도전형 전극(2156)이 형성되는 제1도전형 반도체층(2155)과, 제1도전형 반도체층(2155) 상에 형성된 활성층(2154)과, 상기 활성층(2154) 상에 형성된 제2도전형 반도체층(2153) 및 제2도전형 반도체층(2153)에 형성되는 제2도전형 전극(2152)을 포함한다. 또한, 상기 반도체 발광소자는 패시베이션층(2160)을 구비할 수 있다. 이 경우에, 상기 제1도전형 전극(2156)과 상기 패시베이션층(2160)을 제외한, 제1도전형 반도체층(2155), 활성층(2154)과, 제2도전형 반도체층(2153) 및 제2도전형 전극(2152)은 전술한 예시와 동일한 구조가 될 수 있으며, 이에 대한 설명은 앞서 도 10 내지 도 13를 참조한 예시에 대한 설명으로 갈음한다.
한편, 상기 반도체 발광소자는 상기 제1도전형 반도체층(2155)과 상기 제2도전형 반도체층(2153)의 측면들을 감싸도록 형성되는 패시베이션층(2160)을 포함한다. 상기 패시베이션층(2160)은 상기 반도체 발광소자의 측면을 감싸서, 상기 반도체 발광소자 특성의 안정화를 기하도록 이루어지며, 절연 재질로 형성된다.
이 경우에, 상기 패시베이션층(2160)은 상기 제1도전형 전극(2156)이 노출되도록 관통홀(2161)을 구비한다. 상기 제1도전형 전극(2156)은 상기 관통홀(2161)을 관통하여 외부로 노출되도록 돌출된다. 이 경우에, 상기 제1도전형 전극(2156)은 서로 다른 금속으로 이루어지는 복수의 금속층을 구비할 수 있다. 예를 들어, Ti, Pt, Au, Ti, Cr 등으로 이루어진 복수의 금속층이 적층되어 상기 p형 전극을 형성할 수 있다.
예를 들어, 상기 반도체 발광소자들의 일단부는 상기 도전형 전극(2156)이 노출되는 제1부분(2055)과, 상기 패시베이션층(2160)이 노출되는 제2부분(2056)으로 구획될 수 있다. 본 예시에서, 상기 일단부는 상기 반도체 발광소자들의 하면에 해당하는 부분으로서, 상기 배선기판에 가장 가까운 면과 그 주변 부분이 될 수 있다.
도시에 의하면, 상기 패시베이션층(2160)의 관통홀(2161)에 의하여 상기 제1도전형 전극(2161)이 도출되기에, 상기 제1부분(2055)은 상기 제1도전형 전극(2161)의 하면에 해당하는 부분이 될 수 있다. 또한, 상기 제2부분(2055)은 상기 제1도전형 전극(2161)의 끝단에서 상기 패시베이션층(2160)의 외주까지의 영역으로서, 상기 일단부에서 상기 제1도전형 전극(2161)에 의하여 덮이지 않는 영역이 될 수 있다.
복수의 도전형 전극들이 상기 금속 패드들 중 하나와 접촉하는 것을 제한하도록 상기 금속 패드(2070)의 최대폭(Y)은 상기 제2부분(2056)의 폭(X) 내지 상기 폭의 2배의 범위에서 설정될 수 있다. 이 경우에, 상기 제2부분(2056)의 폭은 상기 제1도전형 전극(2161)의 끝단에서 상기 패시베이션층(2160)의 외주까지의 거리 중에서 가장 짧은 거리가 될 수 있다.
보다 구체적인 예로서, 상기 패시베이션층(2160)은 상기 반도체 발광소자의 측면을 덮는 측면부(2162)와 상기 측면부(2162)에서 연장되어 상기 일단부를 덮는 연장부(2163)를 구비하고, 상기 제2부분(2056)의 최소폭은 상기 연장부(2163)의 노출된 부분의 최소폭이 될 수 있다. 이 때에, 상기 제2부분(2056)의 폭은 상기 연장부(2163)에서 상기 도전형 전극의 돌출된 부분에서 상기 측면부(2162)까지의 거리가 될 수 있다.
본 예시에서도, X ≤ Y ≤ 2X 의 범위로, X 와 Y 가 설정되며, 이를 통하여 하나의 자가조립 영역에 하나의 반도체 발광소자만 조립되는 조건이 만족하게 된다.
한편, 본 발명의 도전형 전극이나 금속 패드들의 형상은 여러가지 형태로 변형이 가능하다. 이하, 이러한 변형예에 대하여 도면을 참조하여 설명한다.
도 16a 및 도 16b, 도 17a 및 도 17b, 도 18은 본 발명의 또 다른 실시 예의 디스플레이 장치들에서, 반도체 발광소자 및 배선기판의 평면도들이다.
도 16a 및 도 16b을 참조한 실시예에서는 사각형의 도전형 전극을 제시한다. 도시에 의하면, 상기 금속 패드가 외부로 노출된 부분은 반도체 발광소자의 일단부의 중심에 배치될 수 있다. 또한, 상기 금속 패드가 외부로 노출된 부분은 상기 일단부가 25 내지 75%로 축소된 형상을 가질 수 있다. 본 예시와 같이 상기 일단부의 제2부분(3056)이 중공 사각형의 형태인 경우에, 상기 일단부와 상기 제1부분(3055)은 사각형으로 형성될 수 있다. 이 경우에, 상기 금속 패드의 최대폭은 상기 금속 패드가 외부로 노출된 부분의 대각선 거리가 될 수 있다.
따라서, 본 예시에서는 상기 금속 패드가 외부로 노출된 부분의 대각선 거리가 상기 금속 패드의 최대폭(Y)으로서, 상기 제2부분(3056)의 폭(X) 내지 상기 폭의 2배의 범위에서 설정될 수 있다.
다른 예로서, 도 17a 및 도 17b을 참조한 실시예에서는 삼각형의 도전형 전극을 제시한다. 본 예시와 같이 상기 일단부의 제2부분(4056)이 중공 삼각형의 형태인 경우에, 상기 일단부와 상기 제1부분(4055)은 삼각형으로 형성될 수 있다. 이 경우에, 상기 금속 패드의 최대폭은 상기 금속 패드가 외부로 노출된 부분의 일변의 거리가 될 수 있다.
따라서, 본 예시에서는 상기 금속 패드가 외부로 노출된 부분의 일변의 거리가 상기 금속 패드의 최대폭(Y)으로서, 상기 반도체 발광소자의 제2부분(4056)의 폭(X) 내지 상기 폭의 2배의 범위에서 설정될 수 있다.
다른 예로서, 도 18과 같이, 반도체 발광소자의 하단부는 원형, 정삼각형, 정사각형, 직사각형 및 타원 중 어느 하나로 이루어지고, 도전형 전극은 원형, 정삼각형, 정사각형, 직사각형 및 타원 중 어느 하나로 형성되는 것도 가능하다. 금속 패드가 외부로 노출된 부분은 상기 도전형 전극에 대응하는 형상으로 이루어진다. 이 경우에, 상기 반도체 발광소자의의 제2부분의 폭(X)은 상기 도전형 전극과 상기 반도체 발광소자의 하단부의 외주까지의 거리들 중 최소 거리가 될 수 있다.
이와 같이, 반도체 발광소자의 하단부에 대응되는 배선 기판의 조립 영역은 반도체 발광소자의 도전형 전극이 노출되는 영역과 모양은 같고, 그 크기는 X ≤ Y ≤ 2X 로 설정됨에 따라, 하나의 자가조립 영역에 하나의 반도체 발광소자만 조립되도록 할 수 있다. 이를 통하여 하나의 금속 패드에 복수의 반도체 발광소자가 결합된 경우에, 도전형 전극과 도전 패드간의 전기적 연결이 되지 않는 메커니즘이 구현될 수 있다.
한편, 본 발명은 반드시 상기에서 설명된 구조에 한정되어야만, 자가조립 공정에서 조립 신뢰도를 향상시켜 생산 수율을 확보할 수 있는 것은 아니다. 만약, 전술한 구조를 이용한다면, 하나의 금속 패드에 복수의 반도체 발광소자가 결합되는 것이 100% 방지되지만, 완벽하게 방지하지 않더라도 조립신뢰도를 향상시키는 다른 구조나 방법도 가능하다. 이러한 예로서, 발광 구조물과 기판의 형합을 이용하는 방식도 가능하다. 이하, 자가조립 공정에서 조립 신뢰도를 향상시키는 다른 구조에 대하여 설명한다.
도 19는 형합을 이용하는 본 발명의 제1실시예에 따른 디스플레이 장치의 단면도, 도 20은 도 19에 도시된 제1실시예에 따른 디스플레이 장치의 평면도, 도 21은 본 발명의 제1실시예에 따른 하부기판의 평면도, 도 22는 도 21에 도시된 하부기판의 A-A선을 따라 절단한 단면도이다.
도 19 내지 도 22를 참조하면, 제1실시예에 따른 디스플레이 장치는 상부에 하부배선(5011)이 배치되는 하부기판(5010) 및 하부배선(5011)과 전기적으로 연결되는 제1전극(5121)과 광을 생성하는 발광 구조물(5110)을 가지는 적어도 2개의 발광소자(5100)를 포함한다.
또한, 제1실시예에 따른 디스플레이 장치는 제2도전형 반도체층(5113) 상에 위치되는 제2전극(5122)과, 제2전극(5122)과 전기적으로 연결되는 상부배선(5020)과, 발광소자(5100) 상에 배치되어 발광소자(5100)에서 생성되는 광의 파장을 변환하는 컬러기판(5030)을 더 포함한다.
하부기판(5010)은 절연재질의 필름 형상을 가질 수 있다. 예를 들면, 하부기판(5010)은 투명한 유리재질로 이루어지거나 또는 유연성이 우수한 투명한 플라스틱이나 또는 고분자 필름으로 이루어질 수 있다.
하부기판(5010) 상에는 하부배선(5011)이 배치된다. 하부배선(5011)은 발광소자(5100)와 전기적으로 연결되어 발광소자(5100)에 구동전원을 공급한다. 하부배선(5011)은 적어도 하부기판(5010) 상에 발광소자(5100)에 대응되는 위치에 대응된다. 구체적으로, 하부배선(5011)은 복수 개의 발광소자(5100)에 구동전원을 공급하기 위해, 도 3에서 도시하는 바와 같이, 평면 상에서 라인(Line) 형태로 배치된다. 라인 형태로 배치된 하부배선(5011) 상에 일정한 피치를 가지고 발광소자(5100)가 배열된다. 다른 예로, 하부배선(5011)은 평면 상에서 점 형태로 배치된다.
하부배선(5011)은 도전성 물질을 포함할 수 있고, 예를 들면, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다. 또한, 하부배선(5011)은 광을 투과하는 재질로 형성될 수 있고, 예를 들면, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있다.
하부배선(5011)은 하부기판(5010) 상에 상술한 도전성 물질을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 금속층이 패터닝되어서 형성될 수 있다.
하부배선(5011)은 서로 교차하여 배치될 수 있고, 상술한 교차지점에는 스위칭 소자(미도시)가 위치할 수도 있다. 하부배선(5011)은 후술하는 화소영역(P)을 고려하여 배치될 수 있다.
하부배선(5011)은 발광소자(5100)의 제1전극(5121)과 전기적으로 연결되는 데, 하부배선(5011)과 제1전극(5121) 사이의 접착력을 보강하기 위해, 금속 본딩층(5013)이 사용된다.
금속 본딩층(5013)은 하부배선(5011) 상에서 각각의 발광소자(5100)가 위치되는 화소영역(P)에 대응되게 배치된다. 금속 본딩층(13)은 하부배선(5011)과 제1전극(5121)을 접착한다.
또한, 금속 본딩층(5013)은 제1전극(5121)과 모세관력이 작용되는 물질이 선택될 수 있다. 금속 본딩층(5013)과 제1전극(5121) 사이에 작용하는 모세관력에 의해 복수의 발광소자(5100)가 하부배선(5011) 상에서 화소영역(P)에 대응되게 정렬된다.
구체적으로, 화소영역(P) 보다 많은 수의 발광소자(5100)들이 들어있는 용액에 금속 본딩층(5013)이 배치된 하부기판(5010)이 투입하되, 진동을 주면서, 금속 본딩층(5013)과 제1전극(5121)의 모세관력에 의해 자가 정렬된다.
이러한 금속 본딩층(5013)에 열이 가해지면, 금속 본딩층(5013)이 융해되면서 제1전극(5121)과 하부배선(5011)을 접착한다. 금속 본딩층(5013)은 45℃~300℃ 사이의 융점 온도를 가진다. 바람직하게는, 디스플레이 장치의 구동 조건과 후공정의 온도를 견딜 수 있도록 150℃~300℃ 사이의 메탈 솔더가 사용된다. 따라서, 자가 정렬은 금속 본딩층(5013)의 융점온도에서 실시된다. 더욱 바람직하게는, 금속 본딩층(5013)의 융점온도는 제1전극(5121)의 융점온도 보다 낮게 형성된다.
금속 본딩층(5013)은 도전성 물질을 포함한다. 예를 들면, 금속 본딩층(5013)은 Sn, Ag, Cu, Pb, Al, Bi, Cd, Fe, In, Ni, Sb, Zn, Co 및 Au 중 적어도 어느 한 원소 또는 이들 원소들의 8성분계 이하의 합성물일 수 있다. 바람직하게는, 금속 본딩층(5013)은 Cu, Pb, Al, Fe 및 Ni 중 적어도 어느 한 원소 또는 이들의 원소들의 합성물이다.
금속 본딩층(5013)은 하부배선(5011) 상에 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 금속층이 패터닝되어서 형성될 수 있다.
금속 본딩층(5013)의 용융되는 경우, 하부배선(5011) 상에 배열된 금속 본딩층(5013)이 설정된 크기 보다 확장되어서, 금속 본딩층(5013)에 2개 이상의 발광소자(5100)가 결합될 수 있다. 이를 방지하기 위해, 하부기판(5010)의 상부에는 위치결정 격벽(5012)이 위치된다.
위치결정 격벽(5012)은 금속 본딩층(5013)이 수용되는 공간을 정의한다. 또한, 위치결정 격벽(5012)은 발광소자(5100)의 제1전극(5121)이 정렬되는 위치를 결정한다. 위치결정 격벽(5012)은 금속 본딩층(5013)이 기설정된 크기 보다 확장되는 것을 방지하는 벽의 역할을 한다. 또한, 위치결정 격벽(5012)은 금속 본딩층(5013)의 형상을 잡아준다. 따라서, 금속 본딩층(5013)이 발광소자(5100)의 형상에 대응되는 형상을 가지게 하여서, 발광소자(5100)의 정렬을 용이하게 하고, 하나의 금속 본딩층(5013)에 2개 이상의 발광소자(5100)가 결합되는 것을 제한한다.
또한, 위치결정 격벽(5012)이 정의하는 공간에는 발광 구조물(5110)의 센터 영역(S1)이 내삽된다. 위치결정 격벽(5012)이 정의하는 공간의 형상은 센터 영역(S1)이 내삽되는 형상을 가진다. 위치결정 격벽(5012)이 정의하는 공간 내에 센터 영역(S1)이 내삽되면, 발광소자(5100)의 정 위치 정렬의 확률이 증가된다. 위치결정 격벽(5012)과 의 센터 영역(S1)의 형합에 의해 발광소자(5100)가 모세관력에 의해 접촉되더라고, 발광소자(5100)의 중심과 금속 본딩층(5013) 중심이 일치되게 정렬된다.
구체적으로, 위치결정 격벽(5012)은 하부배선(5011)의 일부를 수용하고, 하부배선(5011) 보다 상부로 돌출되는 형상을 가진다. 예를 들면, 도 22에서 도시하는 바와 같이, 위치결정 격벽(5012)은 하부기판(5010)에서 상부로 돌출되는 벽일 수 있다. 다른 예를 들면, 위치결정 격벽(5012) 하부기판(5010)의 상부가 아래로 함몰되어 형성될 수도 있다. 다만, 하부기판(5010) 상에 하부배선(5011)을 배열 등을 고려하면, 위치결정 격벽(5012)은 하부기판(5010)에서 돌출된 벽 형태가 바람직하다.
특히, 도 21을 참조하면, 위치결정 격벽(5012)은 하부기판(5010) 상에서, 각각의 발광소자(5100)가 위치될 화소영역(P)에 대응되는 위치에 배치되어서, 발광소자(5100)의 제1전극(5121)과 금속 본딩층(5013)이 접착되는 영역을 결정한다. 금속 본딩층(5013)은 위치결정 격벽(5012)이 평면 상에서 정의하는 공간의 내부에 수용된다.
위치결정 격벽(5012)은 평면 상에서 폐공간을 형상하는 형상을 가진다. 위치결정 격벽(5012)은 평면 상에서 금속 본딩층(5013)을 감싸게 배치된다. 위치결정 격벽(5012)의 평면 상의 형상은 링(ring) 형상을 가진다.
구체적으로, 발광소자(5100)의 오 정렬을 방지하기 위해, 위치결정 격벽(5012)에 의해 정의되는 내부공간은 후술하는 발광 구조물(5110)의 센터 영역(S1)과 대응되게 형성된다. 위치결정 격벽(5012)에 의해 정의되는 내부공간은 원 형상을 가진다. 이러한, 위치결정 격벽(5012)에 의해 정의되는 내부공간의 직경(d1)은 센터 영역(S1)의 직경(d2) 보다 크게 형성된다. 바람직하게는, 위치결정 격벽(5012)에 의해 정의되는 내부공간의 직경(d1)은 센터 영역(S1)의 직경(d3) 대비 90% 내지 120% 일 수 있다. 다른 예로, 위치결정 격벽(5012)은 상부에서 보아 센터 영역(S1)을 감싸는 경계선 상에 연속적으로 배치된다.
위치결정 격벽(5012)은 전기 절연성을 가지는 수지재질로 이루어진다.
상부배선(5020)은 발광소자(5100)에 구동전원을 공급한다. 상부배선(5020)은 하부배선(5011)과 반대극성의 구동전원을 공급한다.
구체적으로, 상부배선(5020)은 발광소자(5100)의 제2전극(5122)과 전기적으로 연결된다. 상부배선(5020)은 제2전극(5122) 상에 위치된다. 상부배선(5020)은 적어도 제2전극(5122)과 수직적으로 중첩되게 배치된다. 또한, 상부배선(5020)은 평면 상에서 라인(Line) 형태로 배치된다.
상부배선(5020)은 도전성 물질을 포함할 수 있고, 예를 들면, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있다. 바람직하게는, 상부배선(5020)은 하부에 위치된 발광소자(5100)에서 생성되는 광을 투과하는 재질로 형성될 수 있고, 예를 들면, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있다.
상부배선(5020)은 제2전극(5122) 상에 상술한 도전성 물질을 스퍼터링 등의 증착 방법으로 형성한다. 이어서, 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 금속층이 패터닝되어서 형성될 수 있다.
물론, 라인 형태의 상부배선(5020)을 배열하기 위해서 각각의 발광소자(5100) 사이의 공극에는 몰딩재(5040)가 충진된다. 몰딩재(5040)에 의해 발광소자(5100)의 상면은 평탄화된다. 이러한, 몰딩재(5040)는 광을 투과하는 투명한 실리콘 등으로 이루어진다.
특히, 도 20을 참조하면, 컬러기판(5030)은 발광소자(5100) 상에 배치되어 발광소자(5100)에서 생성되는 광의 파장을 변환한다. 또한, 컬러기판(5030)의 일 영역은 광을 차폐하고, 다른 일 영역은 광을 투과시켜서 복수의 화소영역(P)과 화소 외영역(P')으로 구획될 수 있다.
복수의 화소영역(P)은 행(Row)와 열(Column)을 갖는 매트릭스타입으로 배열될 수 있다. 컬러기판(5030)의 화소 외영역(P')에는 일정간격으로 블랙매트릭스(5031)가 배치되어 화소영역(P)을 정의한다.
예를 들면, 컬러기판(5030)은 블랙매트릭스(5031)와, 컬러기판(5030)(5031)를 포함할 수 있다.
블랙매트릭스(5031)는 컬러기판(5030)에 매트릭스 형태로 형성된다. 이러한 블랙매트릭스(5031)는 컬러기판(5030)의 영역을 컬러필터(5032)가 형성될 복수의 화소영역(P)들로 나누고, 인접한 화소영역(P)들 간의 광간섭과 외부광 반사를 방지한다.
블랙매트릭스(5031) 사이의 공간에 해당되는 화소영역(P)에는 복수의 컬러필터(5032)(R, G, B)가 위치한다.
컬러필터(5032)는 블랙매트릭스(5031)에 의해 구분된 화소영역(P)에 적색, 녹색, 청색의 컬러필터(5032)(R, G, B)로 구분되도록 형성되어 적색, 녹색, 청색 광을 각각 투과시킨다. 색상을 표현하기 위한 적색, 녹색, 청색의 컬러필터(5032)(R, G, B)는 각각의 열방향을 따라 스트라이프 형태로 배열될 수 있다.
블랙매트릭스(5031)는 광을 차단하는 재질, 예를 들면, 비투광성 합성수지를 포함할 수 있다.
컬러필터(5032)는 복수의 발광소자(5100)와 수직적(도 19 기준)으로 중첩되게 배치될 수 있다. 또한, 블랙매트릭스(5031)는 복수의 발광소자(5100)와 수직적으로 중첩되지 않게 배치될 수 있다. 따라서, 발광소자(5100)에서 발생된 광의 대부분은 컬러필터(5032)를 통해 외부로 방출되게 되므로, 디스플레이 장치의 효율 및 휘도를 향상시킬 수 있다.
컬러필터(5032)는 발광소자(5100)에서 발생하는 광을 파장을 변환하는 형광체를 포함할 수 있다. 예를 들면, 컬러필터(5032)는 구현하고자 하는 광의 파장에 따라 적어도 하나 이상의 형광체가 선택될 수 있다.
이러한 형광체는 발광소자(5100)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체는 발광소자(5100)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다.
예를 들어, 발광소자(5100)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있다.
이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.
물론, 다른 예로, 컬러기판(5030)가 생략되고 각각의 발광소자(5100)가 적색, 녹색, 청색의 빛을 방출하게 구성될 수도 있다. 그러나, 이러한 경우, 각 화소영역(P)에 대응되는 색의 발광소자(5100)를 정렬시키기 어려운 문제가 존재한다.
도 23은 본 발명의 제1실시예에 따른 발광소자의 단면도, 도 24는 본 발명의 제1실시예에 따른 발광소자의 평면도이다.
복수의 발광소자(5100)는 하부배선(5011) 상에 화소영역(P)에 대응되게 위치된다. 구체적으로, 발광소자(5100)들은 각각의 화소영역(P)에 대응되게 위치된 금속 본딩층(5013) 상에 모세관력에 의해 정렬되고, 접착된다.
발광소자(5100)는 제1전극(5121), 제2전극(5122) 및 광을 생성하는 발광 구조물(5110)을 포함한다.
발광소자(5100)는 InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료로부터 선택된 무기물 반도체일 수 있다.
LCD(Liquid Crystal Display)의 경우 빠르지 않는 반응 시간과, 백라이트 유닛의 높은 효율을 저하시켜 전력 소모에 큰 유발을 하고 있다는 점과 또한 OLED(Organic Light Emitting Diodes)의 경우 유기물이 가지고 있는 신뢰성에 취약하여 수명이 2년 이상을 보장하지 못하고, 양산 수율 또한 매우 좋지 않은 문제점이 존재한다.
실시예는 무기물 발광소자(5100)를 화소영역(P)에 배치하여서, 빠른 응답속도로 고속화면을 구현할 수 있는 장점이 있다. 또한, 별도의 백라이트 유닛을 필요로 하지 않으므로, 휘도가 우수하고, 효율이 우수한 장점을 가지고 있다.
또한, 발광소자(5100)는 무기물이므로 수명이 긴 장점을 가지고 있다. 또한, 픽셀 단위로 발광소자(5100)를 배치할 수 있으므로, 능동형으로 구현하기 용이한 장점을 가진다.
발광소자(5100)는 UV(Ultraviolet ray) 영역 또는 청색 광을 출광할 수 있다. 단파장의 광의 경우 휘도가 우수하므로, 낮은 전압으로 높은 휘도의 광을 얻을 수 있는 장점을 가질 수 있다.
발광소자(5100)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
예를 들면, 발광 구조물(5110)은 제1도전형 반도체층(5111), 제1도전형 반도체층(5111) 상에 위치하는 활성층(5112) 및 활성층(5112) 상에 위치하는 제2도전형 반도체층(5113)을 포함할 수 있다.
제1도전형 반도체층(5111)은 반도체 화합물로 형성될 수 있으며 제1 도전성 도펀트가 도핑될 수 있다. 예를 들어, 제1도전형 반도체층(5111)은 n형 반도체층으로 구현될 수 있으며, 활성층(5112)에 전자를 제공할 수 있다. 제1도전형 반도체층(5111)은 예를 들어, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
제1도전형 반도체층(5111) 상에는 활성층(5112)이 형성될 수 있다. 활성층(5112)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(5112)이 양자우물구조로 형성된 경우 예컨대, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0=a=1, 0=b=1, 0=a+b=1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 가질 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
또한, 활성층(5112)이 다중 양자우물구조를 가질 경우, 각각의 우물층(미도시)은 서로 상이한 In 함유량 및 서로 상이한 밴드갭을 가질 수 있으며, 이에 대해서는 도 20을 참조하여 후술한다.
활성층(5112)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 반도체로 형성될 수 있으며, 활성층(5112)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다. 예를 들어, 도전성 클래드층(미도시)은 AlGaN을 포함하여 형성할 수 있다,
제2도전형 반도체층(5113)은 활성층(5112)에 정공을 주입하도록 반도체 화합물로 형성될 수 있으며 제2 도전성 도펀트가 도핑될 수 있다. 예를 들어, 제2도전형 반도체층(5113)은 p형 반도체층으로 구현될 수 있다. 제2도전형 반도체층(5113)은 예를 들어, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 활성층(5112)과 제2도전형 반도체층(5113) 사이에 중간층(미도시)이 형성될 수 있으며, 중간층은 고 전류 인가 시 제1도전형 반도체층(5111)으로부터 활성층(5112)으로 주입되는 전자가 활성층(5112)에서 재결합되지 않고 제2도전형 반도체층(5113)으로 흐르는 현상을 방지할 수 있다. 중간층은 활성층(5112)보다 상대적으로 큰 밴드갭을 가짐으로써, 제1도전형 반도체층(5111)으로부터 주입된 전자가 활성층(5112)에서 재결합되지 않고 제2도전형 반도체층(5113)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(5112)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.
또한, 제1도전형 반도체층(5111)이 p형 반도체층으로 구현되고, 제2도전형 반도체층(5113)이 n형 반도체층으로 구현될 수 있으며, 제2도전형 반도체층(5113) 상에는 제2도전형 반도체층(5113)의 극성과 반대되는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 실시예의 발광소자(5100)는 발광 구조물(5110)의 하부와 상부에 각각 전극이 형성되는 수직형으로 구현되고, 제1도전형 반도체층(5111)은 p형 반도체층으로 구현되고, 제2도전형 반도체층(5113)은 n형 반도체층으로 구현된다.
한편, 제1도전형 반도체층(5111)에는 제1도전형 반도체층(5111)과 전기적으로 연결되는 제1전극(5121)이 배치될 수 있다. 예를 들면, 제1도전형 반도체층(5111)의 하부에는 제1전극(5121)이 형성될 수 있다. 제1전극(5121)은 하부배선(5011)과 금속 본딩층(5013)에 의해 접착된다.
또한, 제2도전형 반도체층(5113)에는 제2도전형 반도체층(5113)과 전기적으로 연결되는 제2전극(5122)이 배치될 수 있다. 구체적으로, 제2전극(5122)은 제2도전형 반도체층(5113)의 상부에 위치된다.
제1전극(5121) 및 제2전극(5122)은 스퍼터링 등의 증착 방법으로 형성될 수 있다. 다만, 이에 한정되는 것은 아니다.
한편, 제1전극(5121) 및 제2전극(5122)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다. 바람직하게는, 제1전극(5121)은 Au, Pt 및 Ag 중 어느 하나의 원소 또는 이들의 합금으로 이루어진다.
또한, 제1전극(5121)과 제1도전형 반도체층(5111) 사이에는 제1전극(5121)과 제1도전형 반도체층(5111)을 접착하는 본딩층(미도시)이 형성된다. 본딩층은 PbSn 합금, AuGe 합금, AuBe 합금, AuSn 합금, Sn,In 및　PdIn 합금　중　어느　하나를 포함할 수 있다.
또한, 제1전극(5121)에는 활성층(5112)에서 입사된 빛을 반사하는 도전성의 반사층(5123)을 더 포함할 수 있다.
활성층(5112)에서 생성된 광이 하부기판(5010)으로 진행할 때, 제1전극(5121)에 흡수되지 않고, 반사층(5123)에서 반사되므로, 제1전극(5121)에 광이 흡수되어서 발생하는 휘도 및 밝기의 저하를 방지할 수 있다.
발광 구조물(5110)은 제1전극(5121)이 위치되는 센터 영역(S1)과, 센터 영역(S1)을 감싸게 형성되는 주변 영역(S2)을 포함한다.
하부에서 보아, 센터 영역(S1)은 발광 구조물(5110)의 중앙에 배치되어서, 주변 영역(S2)의 내부에 위치된다. 주변 영역(S2)은 센터 영역(S1)을 내부에 수용하는 닫힌 공간을 정의한다.
센터 영역(S1)과 주변 영역(S2)은 단차를 가진다. 구체적으로, 센터 영역(S1)은 주변 영역(S2) 보다 하부로 돌출되는 단차를 가진다. 제1전극(5121)이 위치되는 영역이 발광 구조물(5110)의 하부 면적 보다 작아지고, 발광 구조물(5110)의 하부 테두리에서 내측으로 위치된다. 따라서, 하나의 화소영역(P)에 복수 개의 발광소자(5100)가 정렬되는 것이 방지된다. 즉, 평면 상에서 복수개의 발광소자(5100)의 측면들이 서로 접촉하는 경우에도, 제1전극(5121)이 위치되는 센터 영역(S1)의 폭(d1)이 발광 구조물(5110)의 폭(d3) 보다 작게 형성되고, 제1전극(5121)에 대응되게 금속 본딩층(5013)이 형성되어서, 하나의 금속 본딩층(5013)에 복수 개의 발광소자(5100)가 결합될 확률이 적어진다.
센터 영역(S1)과 주변 영역(S2)의 단차는 발광 구조물(5110)의 하부에 반도체층이 적층되어 형성되거나, 발광 구조물(5110)의 주변 영역(S2)이 상부로 식각되어 형성된다.
센터 영역(S1)의 하면과 주변 영역(S2)의 하면 사이의 단차는 제한이 없다. 바람직하게는, 센터 영역(S1)의 하면과 주변 영역(S2)의 하면 사이의 단차는 500nm~7000nm 이다. 센터 영역(S1)의 하면과 주변 영역(S2)의 하면 사이의 단차가 500nm 보다 작으면, 센터 영역(S1)이 위치결정 격벽(12)의 내부에 내삽되더라도 쉽게 이탈되게 되고, 센터 영역(S1)의 하면과 주변 영역(S2)의 하면 사이의 단차가 7000nm 보다 큰 경우 발광소자(5100)의 효율이 저하되기 때문이다. 이 때, 제1전극(5121)은 센터 영역(S1)의 하면에 배치된다.
구체적으로, 센터 영역(S1)과 주변 영역(S2)의 경계에는 적어도 제1도전형 반도체층(5111)의 측면이 노출되도록 형성된다. 바람직하게는, 센터 영역(S1)과 주변 영역(S2)의 경계에는 적어도 제1도전형 반도체층(5111), 활성층(5112)의 측면 및 제2도전형 반도체층(5113)의 측면 일부가 노출된다. 센터 영역(S1)은 발광 구조물(5110) 하부 테두리를 식각하여 형성할 수 있다.
발광 구조물(5110)의 평면 상의 폭 또는 직경은 센터 영역(S1)의 평면 상의 폭 또는 직경 보다 크다. 센터 영역(S1)의 평면 상의 폭 또는 직경은 발광 구조물(5110)의 평면 상의 폭 또는 직경 대비 50% 내지 85% 인 것이 바람직하다. 주변 영역(S2)의 폭은 센터 영역(S1)의 둘레를 따라 동일하게 형성된다.
발광 구조물(5110)을 하부에서 본 형상은 사각형, 다각형 및 원 형 중 어느 하나를 포함한다. 바람직하게는, 평면 상에서 발광 구조물(5110)이 조밀하게 배치될 때, 큰 공극률을 가지는 형상이 바람직하다. 따라서, 발광 구조물(5110)의 평면 상 형상은 6각형 이상의 다각형 이거나, 원 형상을 가지는 것이 바람직하다.
센터 영역(S1)은 하부에서 본 형상이 사각형, 다각형 및 원 형 중 어느 하나를 포함한다. 센터 영역(S1)의 평면 상 형상은 발광 구조물(5110)의 평면 상 형상과 대응되거나, 서로 다른 형상을 가질 수도 있다. 그러나, 복수의 발광소자(5100)가 하나의 화소영역(P)에 배열되는 것을 방지하기 위해서, 센터 영역(S1)의 평면 상의 형상과, 발광 구조물(5110)의 평면 상의 형상은 서로 동일한 것이 바람직하다. 따라서, 센터 영역(S1)의 평면 상 형상은 발광 구조물(5110)의 하면의 중앙에 배치되는 6각형 이상의 다각형 이거나, 원 형상을 가지는 것이 바람직하다.
하부에서 본 주변 영역(S2)의 형상은 센터 영역(S1)과 발광 구조물(5110)의 형상에 의해 결정된다. 하부에서 본 주변 영역(S2)의 형상은 링 형상이다. 주변 영역(S2)은 화소영역(P)의 주변에 위치된 발광소자(5100)의 전극이 화소영역(P)의 금속 본딩층(5013) 또는 하부배선(5011)에 접촉되는 것을 방지하는 버퍼 역할을 한다.
또한, 발광소자(5100)는 절연층(5124)을 더 포함한다. 절연층(5124)은 하부배선(5011)이 제1도전형 반도체층(5111)을 제외한 다른 층에 전기적으로 연결되는 것을 방지한다. 구체적으로, 절연층(5124)은 발광 구조물(5110)의 측면을 커버한다. 더욱 구체적으로, 절연층(5124)은 센터 영역(S1)의 둘레와 주변 영역(S2)의 둘레를 감싸게 배치되고, 주변 영역(S2)의 하부에 배치된다. 절연층(5124)은 전기적 절연 재질의 수지물질을 포함한다.
도 25a 및 도 25b는 본 발명의 제1실시예에 따른 위치결정 격벽의 변형 예들을 도시한 도면이다.
도 25a를 참조하면, 도 25a는 제1실시예의 위치결정 격벽(5012)과 그 형상에 차이점이 존재한다. 도 25a의 변형예에 따른 위치결정 격벽(5012)의 평면 상 형상은 다각형이다. 구체적으로, 위치결정 격벽(5012)의 평면상 형상은 사각형이다. 이 때, 센터 영역(S1)의 평면 상 형상도 사각형으로 형성된다.
도 25b를 참조하면, 도 25b는 제1실시예의 위치결정 격벽(5012)과 그 형상에 차이점이 존재한다. 도 25b의 변형예에 따른 위치결정 격벽(5012)은 상부에서 보아 센터 영역(S1)을 감싸는 경계선 상에 비 연속적으로 배치된다.
도 26a 및 도 26b는 본 발명의 제1실시예에 따른 발광소자의 변형 예들을 도시한 도면이다.
도 26a를 참조하면, 도 26a는 제1실시예와 비교하면 발광소자(5100)의 형상에 차이점이 존재한다. 도 26a의 변형예에 따른 발광 구조물(5110)의 평면 상 형상은 다각형이다. 구체적으로, 발광 구조물(5110)의 평면상 형상은 사각형이다.
또한, 센터 영역(S1)의 평면 상 형상은 발광 구조물(5110)의 형상과 대응되는 사각형을 가진다.
도 26b를 참조하면, 도 26b는 제1실시예와 비교하면 발광소자(5100)의 형상에 차이점이 존재한다. 도 26a의 변형예에 따른 발광 구조물(5110)의 평면 상 형상은 사각형이고, 센터 영역(S1)의 평면 상 형상은 원 형이다.
도 27a 내지 도 27d는 본 발명의 제1실시예에 따른 디스플레이 장치의 제조방법을 도시한 순서도이다.
도 27a를 참조하면, 먼저, 상부에 하부배선(5011)이 배치된 하부기판(5010)이 준비된다. 하부기판(5010) 상에 위치결정 격벽(5012)을 형성된다. 위치결정 격벽(5012)에 의해 정의된 공간 내부에 금속 본딩층(5013)이 위치된다.
도 27b 및 도 27c를 참조하면, 금속 본딩층(5013)과 발광소자(5100)의 제1전극(5121) 사이에 작용하는 모세관력에 의해 다수의 발광소자(5100)를 각각의 화소영역(P)에 정렬된다. 구체적으로, 다수의 발광소자(5100)가 들어있는 용액이 담긴 용기에 금속 본딩층(5013)이 형성된 하부기판(5010)이 담겨지고, 진동이 가해진다. 용액 내에서 금속 본딩층(5013)과 발광소자(5100)의 제1전극(5121) 사이에 작용하는 모세관력에 의해 발광소자(5100)가 각각의 화소영역(P)에 정렬된다. 이 때, 금속 본딩층(5013)이 융해되도록 열을 가한다. 융해된 금속 본딩층(5013)에 의해 제1전극(5121)이 하부배선(5011) 상에 결합된다.
이 때, 발광소자(5100)는 제1전극(5121)과, 발광 구조물(5110)만 형성된 상태로 용액에 담기게 된다. 제2전극(5122)이 형성되면, 제2전극(5122)과 하부배선(5011)이 연결되는 불량이 발생되기 때문이다.
이 때, 위치결정 격벽(5012)과, 센터 영역(S1)의 형상에 의해 하나의 화소영역(P)에 2개 이상의 발광소자(5100)가 정렬되는 것이 방지된다. 센터 영역(S1)이 원형으로 형성되어서, 발광 구조물(5110)이 회전되더라도, 발광 구조물(5110)의 센터 영역(S1)이 위치결정 격벽(5012)의 내부로 쉽게 내삽된다.
도 27d를 참조하면, 이후, 발광소자(5100)에 제2전극(5122)이 형성된다. 발광소자(5100) 사이의 공극에 몰딩재가 충진되어 평탄화 된다. 이후, 발광소자(5100) 상에 상부배선(5020) 및 컬러기판(5030)이 배치된다.
도 28은 본 발명의 제2실시예에 따른 디스플레이 장치의 단면도, 도 29는 본 발명의 제2실시예에 따른 하부기판의 평면도, 도 30은 본 발명의 제2실시예에 따른 발광소자의 단면도이다.
도 28 내지 도 30을 참조하면, 제2실시예의 디스플레이 장치(5001A)는 제1실시예와 비교하면, 발광소자(5100A)의 구조와, 하부기판(5010) 및 발광소자(5100A) 중 어느 하나에 위치되는 자성부와 다른 하나에 위치되는 반응부를 더 포함하는 차이점을 가진다. 이하, 제2실시예에서는 제1실시예와의 차이점 위주로 설명하고, 특별한 설명이 없는 부분은 제1실시예와 동일하다.
제2실시예의 디스플레이 장치(5001A)는 상부에 적어도 2개의 하부배선(5011)이 배치되는 하부기판(5010), 하부배선(5011)들과 전기적으로 연결되는 제1전극(5121)과 광을 생성하는 발광 구조물(5110)을 가지는 적어도 2개의 발광소자(5100A), 하부기판(5010)과 발광소자(5100A) 중 어느 하나에 위치되는 자성부 및 하부기판(5010)과 발광소자(5100A) 중 다른 하나에 위치되어 자성부와 인력이 작용되는 반응부를 포함한다.
제2실시예는 제1실시예의 위치결정 격벽(5012)이 생략된다. 제2실시예는 자성부와 반응부 사이에 작용하는 자력에 의해 하나의 화소영역(P)에 하나의 발광소자(5100A)가 자가 정렬된다.
하부배선(5011) 상에는 제1실시예와 동일하게 발광소자(5100A)가 위치될 영역에 금속 본딩층(5013)이 배치된다.
제2실시예의 발광소자(5100A)는 제1실시예의 발광소자(5100)와 비교하면, 발광소자(5100A)의 하부에 센터 영역(S1)과 주변 영역(S2)의 구분이 없다. 즉, 발광소자(5100A)의 하부는 평평하게 형성된다.
특히, 도 30을 참조하면, 제2실시예의 발광소자(5100A)는 발광 구조물(5110)과, 제1전극(5121) 및 제2전극(5122)을 포함한다. 제2실시예의 디스플레이 장치(5001A)는 제2전극(5122)과 전기적으로 연결되는 상부배선(5020)과, 발광소자(5100A) 상에 배치되는 컬러기판(5030)을 더 포함한다.
발광 구조물(5110)은 1도전형 반도체층(5111), 제1도전형 반도체층(5111) 상에 위치하는 활성층(5112) 및 활성층(5112) 상에 위치하는 제2도전형 반도체층(5113)을 포함한다.
제1전극(5121)은 제1도전형 반도체층(5111)의 하부에 노출되고, 제2전극(5122)은 제2도전형 반도체층(5113)의 상부에 노출된다.
또한, 제2실시예는 절연층(5124)을 더 포함한다. 절연층(5124)은 적어도 발광 구조물(5110)의 측면을 감싸게 배치된다.
복수의 발광소자(5100A)는 자성부와 반응부의 인력에 의해 하부기판(5010)의 하부배선(5011) 상에 정렬된다.
자성부는 자력을 가지는 물질이다. 예를 들면, 자성부는 마그네틱을 포함한다. 자성부는 영구자석 또는 일시자석을 포함한다. 자성부는 하부기판(5010)과 발광소자(5100A) 중 어느 하나에 위치된다. 다만, 자성부가 마그네틱으로 구성되는 경우, 발광소자(5100A)에 마그네틱을 위치시키는 작업이 어렵기 때문에, 자성부는 하부기판(5010)에 위치되는 것이 바람직하다.
이러한 자성부들은 하부기판(5010)에서 발광소자(5100A)가 정렬위치를 정의한다. 자성부들은 화소영역(P)과 대응되는 하부기판(5010)에 배열된다. 구체적으로, 자성부들은 화소영역(P)과 수직적으로 중첩되는 하부배선(5011)들의 일부와 수직적으로 중첩되게 배치된다.
자성부들은 하부배선(5011)의 하부에 위치될 수 있다. 즉, 자성부들은 하부배선(5011)과 하부기판(5010) 사이에 위치될 수 있다. 또한, 자성부들은 하부기판(5010)의 내부 또는 하부기판(5010)의 하면에 위치될 수 있다. 예를 들면, 도 28에 도시된 바와 같이, 자성부는 하부기판(5010)에 매몰된 제1자성부(5014)를 포함할 수 있다.
자성부의 면적이 너무 넓은 경우, 복수 개의 발광소자(5100A)가 하나의 화소영역(P)에 배열될 수 있다. 따라서, 자성부들의 평면 상 형상은 제1전극(5121)과 대응되게 형성된다. 구체적으로, 도 29에 도시된 바와 같이, 자성부들의 평면 상 형상은 원 형상이다. 또한, 자성부들의 면적 및 폭은 제1전극(5121)의 면적 및 폭 보다 작게 형성된다.
이 때, 금속 본딩층(5013)은 자성부와 수직적으로 중첩되게 배치된다. 금속 본딩층(5013)의 중앙에 자성부가 수직적으로 중첩되게 배치되고, 금속 본딩층(5013)의 테두리에는 자성부가 수직적으로 중첩되지 않게 배치된다.
반응부는 자성부의 자력에 반응하여 자성부와 인력이 발생된다.
예를 들면, 반응부는 자성부와 인력이 작용되는 마그네틱을 포함한다. 구체적으로, 자성부는 제1극성을 가지는 마그네틱이고, 반응부는 제1극성와 반대극성인 제2극성을 가지는 마그네틱이다.
다른 예를 들면, 반응부는 자성부와 인력이 작용되는 자성금속을 포함한다. 자성금속은 금속으로써 마그네틱의 자력에 인력을 받는 자성체를 포함한다. 자성금속은 강자성체를 포함한다. 구체적으로, 반응부는 Ni, Cr, Mo 및 Fe 중 어느 하나의 원소를 포함하거나, 이들 원소들의 합금이다.
반응부는 하부기판(5010)과 발광소자(5100A) 중 다른 하나에 위치된다. 반응부는 자성금속으로 이루어지므로, 반응부는 발광소자(5100A)에 위치되는 것이 바람직하다.
반응부는 도전체이므로, 전기적 쇼트를 방지하기 위해 발광소자(5100A)의 성장 과정 중에 제1전극(5121) 또는/및 제2전극(5122)과 전기적으로 연결되게 구성된다. 구체적으로, 반응부는 제1전극(5121) 또는/및 제2전극(5122)과 함께 증착 또는 스퍼터링 방법으로 형성되는 것이 바람직하다.
특히, 도 30을 참조하면, 반응부는 반응부는 제1전극(5121)과 제1도전형 반도체층(5111) 사이에 위치되는 제1자성전극(5131)으로 구현된다. 따라서, 제1도전형 반도체층(5111)의 하부에 제1자성전극(5131)이 위치되고, 제1자성전극(5131)의 하부에 제1전극(5121)이 위치된다.
물론, 제1자성전극(5131)과 제1도전형 반도체층(5111)의 결합력 향상을 위해 제1자성전극(5131)과 제1도전형 반도체층(5111)의 사이에 본딩층(5134)이 위치될 수도 있다. 본딩층(5134)은 Sn, Ag, Cu, Pb, Al, Bi, Cd, Fe, In, Ni, Sb, Zn, Co, Au 중 적어도 어느 한 원소 또는 이들 원소들의 합성물이다. 또한, 본딩층(5134)과 제1자성전극(5131)은 하나의 층으로 구현될 수도 있다.
제1자성전극(5131)은 전기적으로 도전체이고, 자성부의 자력과 인력이 발생하는 자성금속을 포함한다. 제1자성전극(5131)은 Ni, Cr, Mo 및 Fe 중 어느 하나의 원소를 포함하거나, 이들 원소들의 합금이다.
도 31은 본 발명의 제3실시예에 따른 디스플레이 장치의 단면도이다.
도 31을 참조하면, 제3실시예에 따른 디스플레이 장치(5001B)는 제2실시예와 비교하면, 제2자성부(5015)와, 제2자성전극(5132)을 더 포함한다.
자성부는 제1자성부(5014)와 제2자성부(5015)를 포함하거나, 제2자성부(5015)만 포함하거나, 제1자성부(5014)만 포함할 수 있다. 도 13에는 자성부가 제1자성부(5014)와 제2자성부(5015)를 포함하는 것을 도시하고 있다.
자성부의 자력이 약한 경우, 발광소자(5100B)의 정위치 정렬확률이 떨어지므로, 자성부를 복수 개로 구비할 수 있다. 즉, 하나의 화소영역(P)에 복수개의 자성부가 구비된다.
제2자성부(5015)는 하부기판(5010)의 하면에 위치된다. 구체적으로, 제2자성부(5015)는 제1자성부(5014)와 수직적으로 중첩되게 배치되고, 제1자성부(5014)와 대응되는 형상과 크기를 가진다.
반응부는 제1자성전극(5131)과 제2자성전극(5132)을 포함하거나, 제1자성전극(5131)만 포함할 수 있다. 도 31에는 반응부가 제1자성전극(5131)과 제2자성전극(5132)을 포함하는 것으로 도시된다.
제2자성전극(5132)은 제2전극(5122)과 전기적으로 연결된다. 제2자성전극(5132)은 제2전극(5122)과 제2도전형 반도체층(5113) 사이에 위치된다. 제2자성전극(5132)은 제1자성전극(5131) 만으로 자력의 부족한 경우 자력을 보충한다.
도 32a는 본 발명의 제4실시예에 따른 디스플레이 장치의 단면도, 도 32b는 본 발명의 제4실시예에 따른 발광소자의 단면도이다.
제4실시예의 따른 디스플레이 장치(5001C)는 제2실시예의 디스플레이 장치와 비교하면, 발광소자(5100C)의 형상에 차이점이 존재한다.
제4실시예의 발광소자(5100C)는 발광 구조물(5110)이 센터 영역(S1)과, 주변 영역(S2)으로 구획되고, 제1전극(5121), 제1자성전극(5131)이 센터 영역(S1)에 위치된다. 물론, 센터 영역(S1)과 주변 영역(S2)은 제1실시예서 설명한 것과 동일하다.
따라서, 하나의 화소영역(P)에 복수 개의 발광소자(5100C)가 위치될 확률이 줄어들게 된다.
도 33a 내지 도 33c는 본 발명의 제2실시예에 따른 디스플레이 장치의 제조방법을 도시한 순서도이다.
도 33a를 참조하면, 먼저, 상부에 하부배선(5011)이 배치된 하부기판(5010)이 준비된다. 하부기판(5010)에 제1자성부(5014)를 형성된다. 화소영역(P)에 대응되는 하부배선(5011) 상에 금속 본딩층(5013)이 위치된다.
도 33b 및 도 33c를 참조하면, 금속 본딩층(5013)과 발광소자(5100A)의 제1전극(5121) 사이에 작용하는 모세관력과, 제1자성부(5014)와 발광소자(5100A)의 제1자성전극(5131) 사이에 작용하는 인력에 의해 다수의 발광소자(5100A)를 각각의 화소영역(P)에 정렬된다. 구체적으로, 다수의 발광소자(5100A)가 들어있는 용액이 담긴 용기에 하부기판(5010)이 담겨지고, 진동이 가해진다. 용액 내에서 자력과 모세관력에 의해 발광소자(5100A)가 각각의 화소영역(P)에 정렬된다. 이 때, 금속 본딩층(5013)이 융해되도록 열을 가한다. 융해된 금속 본딩층(5013)에 의해 제1전극(5121)이 하부배선(5011) 상에 결합된다.
이 때, 발광소자(5100A)에는 제1전극(5121)과, 제1자성전극(5131)과, 발광 구조물(5110)만 형성된 상태로 용액에 담기게 된다. 제2전극(5122)이 형성되면, 제2전극(5122)과 하부배선(5011)이 연결되는 불량이 발생되기 때문이다.
이후, 발광소자(5100A)에 제2전극(5122)이 형성된다. 발광소자(5100A) 사이의 공극에 몰딩재를 충진되어 평탄화 된다. 이후, 발광소자(5100A) 상에 상부배선(5020) 및 컬러기판(5030)이 배치된다.
이상에서 설명한 반도체 발광 소자를 이용한 디스플레이 장치는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (22)

  1. 복수의 금속 패드들을 구비하는 기판; 및
    자가조립을 통하여 상기 금속 패드들과 전기적으로 연결되는 복수의 반도체 발광소자들을 포함하고,
    상기 반도체 발광소자들은 각각,
    도전형 반도체층;
    상기 도전형 반도체층의 일면상에 형성되는 도전형 전극; 및
    상기 반도체 발광소자를 감싸며, 상기 도전형 전극이 노출되도록 관통홀을 구비하는 패시베이션층을 포함하고,
    상기 반도체 발광소자들의 일단부는 상기 도전형 전극이 노출되는 제1부분과, 상기 패시베이션층이 노출되는 제2부분으로 구획되고,
    상기 금속 패드의 최대폭은 상기 제2부분의 폭 내지 상기 폭의 2배의 범위에서 설정되는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 패시베이션층은 상기 반도체 발광소자의 측면을 덮는 측면부와 상기 측면부에서 연장되어 상기 일단부를 덮는 연장부를 구비하고,
    상기 제2부분의 폭은 상기 연장부의 최소폭인 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 연장부는 중공 형태로 형성되어 외주와 내주를 구비하며, 상기 제2부분의 폭은 상기 외주 및 내주의 사이 거리인 것을 특징으로 하는 디스플레이 장치.
  4. 제2항에 있어서,
    상기 도전형 전극은 상기 관통홀을 통하여 돌출되며, 상기 제2부분의 폭은 상기 도전형 전극의 돌출된 부분에서 상기 측면부까지의 거리인 것을 특징으로 하는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 기판은,
    도전형 물질로 이루어지는 하부 배선; 및 상기 하부 배선을 덮는 절연층을 구비하고,
    상기 금속 패드들은 상기 하부 배선과 연결되며, 상기 절연층을 관통하여 외부로 노출되도록 배치되는 것을 특징으로 하는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 금속 패드의 최대폭은 상기 금속 패드가 외부로 노출된 부분의 직경이나 대각선 거리인 것을 특징으로 하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 금속 패드가 외부로 노출된 부분은 상기 일단부가 25 내지 75%로 축소된 형상을 가지는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1부분은 상기 금속 패드가 외부로 노출된 부분과 동일한 형상으로 형성되는 것을 특징으로 하는 디스플레이 장치.
  9. 제6항에 있어서,
    상기 금속 패드가 외부로 노출된 부분은 상기 일단부의 중심에 배치되는 것을 특징으로 하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 금속 패드는 Bi, In, Pb, Sn 및 Ag 중 적어도 두개 이상의 조합으로 이루어진 합금을 구비하는 것을 특징으로 하는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 도전형 전극은 서로 다른 금속으로 이루어지는 복수의 금속층을 구비하는 것을 특징으로 하는 디스플레이 장치.
  12. 제1항에 있어서,
    상기 반도체 발광소자는 n형 전극 및 p형 전극을 구비하고,
    상기 금속 패드들과 전기적으로 연결되는 도전형 전극은 p형 전극인 것을 특징으로 하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 반도체 발광소자들의 사이에는 절연물질이 충진되어 평탄층을 형성하고, 상기 평탄층에는 상기 n형 전극과 전기적으로 연결되는 상부 배선이 배치되는 것을 특징으로 하는 디스플레이 장치.
  14. 제1항에 있어서,
    상기 금속 패드의 최대폭은 상기 제2부분의 폭 내지 상기 폭의 2배의 범위에서 설정됨에 따라 복수의 도전형 전극들이 상기 금속 패드들 중 하나와 접촉하는 것이 제한되는 것을 특징으로 하는 디스플레이 장치.
  15. 상부에 적어도 2개의 하부배선이 배치되는 하부기판; 및
    상기 하부배선들과 전기적으로 연결되는 제1전극과 광을 생성하는 발광 구조물을 가지는 적어도 2개의 발광소자를 포함하고,
    상기 발광 구조물은
    상기 제1전극이 위치되는 센터 영역과,
    상기 센터 영역을 감싸게 형성되는 주변 영역을 포함하며,
    상기 센터 영역은 상기 주변 영역과 단차를 가지는 것을 특징으로 하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 발광 구조물은,
    상기 제1전극 상에 위치되는 제1도전형 반도체층;
    상기 제1도전형 반도체층 상에 위치하는 활성층; 및
    상기 활성층 상에 위치하는 제2도전형 반도체층을 포함하는 디스플레이 장치.
  17. 제16항에 있어서,
    상기 센터 영역과 상기 주변 영역의 경계에는 적어도 상기 제1도전형 반도체층, 상기 활성층의 측면 및 상기 제2도전형 반도체층의 측면 일부가 노출되는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 센터 영역의 둘레와 상기 주변 영역의 둘레를 감싸게 배치되고, 상기 주변 영역의 하부에 배치되는 절연층을 더 포함하는 디스플레이 장치.
  19. 제15항에 있어서,
    상기 하부기판의 상부에 상기 하부배선의 일부를 내부에 수용하게 배치되어 상기 발광소자의 제1전극이 정렬되는 위치를 결정하는 위치결정 격벽을 더 포함하는 디스플레이 장치.
  20. 제19항에 있어서,
    상기 위치결정 격벽에 의해 정의되는 공간에 상기 센터 영역이 내삽되는 디스플레이 장치.
  21. 제20항에 있어서,
    상기 위치결정 격벽의 내부에 수용되어 상기 하부배선 상에 위치되고, 상기 제1전극과 접착되는 금속 본딩층을 더 포함하는 디스플레이 장치.
  22. 제19항에 있어서,
    상기 위치결정 격벽에 의해 정의되는 공간은 상기 센터 영역과 대응되는 형상을 가지는 디스플레이 장치.
PCT/KR2016/009256 2015-08-21 2016-08-22 반도체 발광 소자를 이용한 디스플레이 장치 WO2017034268A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/751,970 US11605757B2 (en) 2015-08-21 2016-08-22 Display device using semiconductor light emitting diode
US18/106,671 US20230197892A1 (en) 2015-08-21 2023-02-07 Display device using semiconductor light emitting diode

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150118163A KR102169275B1 (ko) 2015-08-21 2015-08-21 표시장치
KR10-2015-0118163 2015-08-21
KR1020160099575A KR102205693B1 (ko) 2016-08-04 2016-08-04 반도체 발광 소자를 이용한 디스플레이 장치
KR10-2016-0099575 2016-08-04

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/751,970 A-371-Of-International US11605757B2 (en) 2015-08-21 2016-08-22 Display device using semiconductor light emitting diode
US18/106,671 Continuation US20230197892A1 (en) 2015-08-21 2023-02-07 Display device using semiconductor light emitting diode

Publications (1)

Publication Number Publication Date
WO2017034268A1 true WO2017034268A1 (ko) 2017-03-02

Family

ID=58100279

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/009256 WO2017034268A1 (ko) 2015-08-21 2016-08-22 반도체 발광 소자를 이용한 디스플레이 장치

Country Status (2)

Country Link
US (2) US11605757B2 (ko)
WO (1) WO2017034268A1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018162480A1 (de) * 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
KR20190087219A (ko) * 2018-01-16 2019-07-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
WO2019173986A1 (en) 2018-03-14 2019-09-19 Boe Technology Group Co., Ltd. Method of transferring a plurality of micro light emitting diodes to a target substrate, array substrate and display apparatus thereof
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
KR20200004893A (ko) * 2017-05-23 2020-01-14 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 마이크로 발광다이오드 디스플레이 패널 및 그 제조방법
KR102145016B1 (ko) * 2019-02-28 2020-08-18 엘지전자 주식회사 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
US20220123175A1 (en) * 2018-07-05 2022-04-21 Lg Electronics Inc. Display device employing semiconductor light-emitting element and manufacturing method therefor
TWI777545B (zh) * 2021-05-06 2022-09-11 友達光電股份有限公司 發光裝置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
US11355549B2 (en) * 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
US11557705B2 (en) * 2018-01-29 2023-01-17 Lg Electronics Inc. Method for manufacturing display device using semiconductor light-emitting elements and display device
US10607515B2 (en) * 2018-04-19 2020-03-31 Lg Electronics Inc. Display device using semiconductor light emitting device and method for manufacturing the same
TWI687912B (zh) * 2018-06-08 2020-03-11 錼創顯示科技股份有限公司 顯示裝置
US11841587B2 (en) * 2019-03-29 2023-12-12 Saturn Licensing Llc Light emitting device, display, and electronic apparatus
US20220246593A1 (en) * 2019-06-11 2022-08-04 Lg Electronics Inc. Display device using micro-led, and manufacturing method therefor
TWI707466B (zh) * 2019-07-23 2020-10-11 國立中興大學 亮度均勻之被動式微發光二極體陣列裝置
CN110634906B (zh) * 2019-10-30 2021-10-01 深圳市思坦科技有限公司 一种发光二极管显示器
CN113948626A (zh) * 2020-07-17 2022-01-18 深圳市柔宇科技股份有限公司 显示装置、显示屏和显示装置的制作方法
TWI760007B (zh) * 2020-12-14 2022-04-01 晶呈科技股份有限公司 磁性發光二極體晶粒移轉之對準模組及其對準方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100036517A (ko) * 2008-09-30 2010-04-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20100042481A (ko) * 2008-10-16 2010-04-26 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20110116453A (ko) * 2010-04-19 2011-10-26 삼성엘이디 주식회사 반도체 발광소자 및 발광소자 패키지
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
KR101521939B1 (ko) * 2013-12-17 2015-05-20 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4082031B2 (ja) 2002-01-17 2008-04-30 ソニー株式会社 素子の配列方法、及び表示装置
US8889216B2 (en) * 2007-05-31 2014-11-18 Nthdegree Technologies Worldwide Inc Method of manufacturing addressable and static electronic displays
KR20110069377A (ko) 2009-12-17 2011-06-23 삼성엘이디 주식회사 엘이디 패키지의 표면 실장 장치 및 엘이디 패키지의 표면 실장 방법
KR101034144B1 (ko) * 2010-04-28 2011-05-13 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
KR101791157B1 (ko) 2011-03-25 2017-10-30 서울반도체 주식회사 발광 다이오드 패키지 및 조명 장치
KR20130008295A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 질화물 발광소자
WO2013116623A1 (en) * 2012-02-02 2013-08-08 The Procter & Gamble Company Bidirectional light sheet
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
US20160181476A1 (en) * 2014-12-17 2016-06-23 Apple Inc. Micro led with dielectric side mirror

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
KR20100036517A (ko) * 2008-09-30 2010-04-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20100042481A (ko) * 2008-10-16 2010-04-26 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20110116453A (ko) * 2010-04-19 2011-10-26 삼성엘이디 주식회사 반도체 발광소자 및 발광소자 패키지
KR101521939B1 (ko) * 2013-12-17 2015-05-20 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991683B2 (en) 2017-03-08 2021-04-27 Osram Oled Gmbh Method of producing an optoelectronic component, and optoelectronic component
WO2018162480A1 (de) * 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
CN110419103A (zh) * 2017-03-08 2019-11-05 欧司朗光电半导体有限公司 用于制造光电子器件的方法和光电子器件
CN110419103B (zh) * 2017-03-08 2024-04-26 欧司朗光电半导体有限公司 用于制造光电子器件的方法和光电子器件
KR20200004893A (ko) * 2017-05-23 2020-01-14 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 마이크로 발광다이오드 디스플레이 패널 및 그 제조방법
KR102319307B1 (ko) 2017-05-23 2021-11-03 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 마이크로 발광다이오드 디스플레이 패널 및 그 제조방법
KR20190087219A (ko) * 2018-01-16 2019-07-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
WO2019142965A1 (ko) * 2018-01-16 2019-07-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US11387396B2 (en) 2018-01-16 2022-07-12 Lg Electronics Inc. Display apparatus using semiconductor light emitting device
KR102048994B1 (ko) * 2018-01-16 2019-11-27 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
WO2019173986A1 (en) 2018-03-14 2019-09-19 Boe Technology Group Co., Ltd. Method of transferring a plurality of micro light emitting diodes to a target substrate, array substrate and display apparatus thereof
EP3766105A4 (en) * 2018-03-14 2023-08-02 Boe Technology Group Co., Ltd. METHOD FOR TRANSFERRING A PLURALITY OF LIGHT EMITTING MICRO-DIODES TO A TARGET SUBSTRATE, MATRIX SUBSTRATE AND ASSOCIATED DISPLAY APPARATUS
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
US20220123175A1 (en) * 2018-07-05 2022-04-21 Lg Electronics Inc. Display device employing semiconductor light-emitting element and manufacturing method therefor
US11502055B2 (en) 2019-02-28 2022-11-15 Lg Electronics Inc. Assembly apparatus for assembling semiconductor light emitting diode to display panel
WO2020175756A1 (ko) * 2019-02-28 2020-09-03 엘지전자 주식회사 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
KR102145016B1 (ko) * 2019-02-28 2020-08-18 엘지전자 주식회사 반도체 발광 소자를 디스플레이 패널에 조립하는 조립 장치
TWI777545B (zh) * 2021-05-06 2022-09-11 友達光電股份有限公司 發光裝置

Also Published As

Publication number Publication date
US20230197892A1 (en) 2023-06-22
US11605757B2 (en) 2023-03-14
US20180240937A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
WO2017034268A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021002490A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040102A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021033802A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2017217703A1 (en) Display apparatus and manufacturing method thereof
WO2017034379A1 (ko) 반도체 발광소자의 이송 헤드, 이송 시스템 및 반도체 발광소자를 이송하는 방법
WO2016003019A1 (en) Display device using semiconductor light emitting device
WO2020251076A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2018092977A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2015026033A1 (en) Display device using semiconductor light emitting device
WO2015026032A1 (en) Display device using semiconductor light emitting device
WO2021125421A1 (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021015306A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2021132789A1 (ko) 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법
WO2021100955A1 (ko) 발광 소자를 이용한 디스플레이 장치
WO2019156294A1 (ko) 표시장치
WO2021015350A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
WO2021060577A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2019045277A1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
WO2020251070A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020256191A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2019146816A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16839557

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15751970

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16839557

Country of ref document: EP

Kind code of ref document: A1