CN110419103B - 用于制造光电子器件的方法和光电子器件 - Google Patents

用于制造光电子器件的方法和光电子器件 Download PDF

Info

Publication number
CN110419103B
CN110419103B CN201880017240.9A CN201880017240A CN110419103B CN 110419103 B CN110419103 B CN 110419103B CN 201880017240 A CN201880017240 A CN 201880017240A CN 110419103 B CN110419103 B CN 110419103B
Authority
CN
China
Prior art keywords
metal
semiconductor chip
semiconductor chips
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880017240.9A
Other languages
English (en)
Other versions
CN110419103A (zh
Inventor
诺温·文马尔姆
安德烈亚斯·普洛斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN110419103A publication Critical patent/CN110419103A/zh
Application granted granted Critical
Publication of CN110419103B publication Critical patent/CN110419103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种用于制造光电子器件(100)的方法，所述方法具有如下步骤：A)提供衬底(1)，B)提供金属液体(2)，所述金属液体结构化地设置在衬底(1)上并且具有至少一种第一金属(Me1)，C)提供半导体芯片(3)，所述半导体芯片分别在其背侧(31)上具有金属封闭层(4)，其中金属封闭层具有至少一种与第一金属(Me1)不同的第二金属(Me2)，以及D)将半导体芯片(3)自组织地设置(5)到金属液体(2)上，使得第一金属(Me1)和第二金属(Me2)构成至少一种金属间化合物(6)，所述金属间化合物与金属液体(2)的熔化温度相比具有更高的再熔化温度，其中金属间化合物(6)用作为在衬底(1)与半导体芯片(3)之间的连接层。

Description

用于制造光电子器件的方法和光电子器件
技术领域
本发明涉及一种用于制造光电子器件的方法。此外，本发明涉及一种光电子器件。
发明内容
本发明的目的是，提供一种用于制造光电子器件的方法，所述方法能够实现容易地制造光电子器件。此外，本发明的目的是，提供一种成本适宜的光电子器件。
所述目的通过一种用于制造光电子器件的方法来实现。本发明的有利的设计方案和改进方案是下面描述的主题。此外，所述目的通过一种光电子器件来实现。
在至少一个实施方式中，用于制造光电子器件的方法具有如下步骤：
A)提供衬底，
B)提供金属液体，所述金属液体结构化地设置在衬底上并且具有至少一种第一金属，
C)提供半导体芯片，所述半导体芯片分别在其背侧上具有金属连接层，其中金属连接层具有至少一种与第一金属不同的第二金属，以及
D)将半导体芯片自组织地设置到金属液体上，使得第一金属和第二金属构成至少一个金属间化合物，所述金属间化合物与金属液体的熔化温度相比具有更高的再熔化温度。
尤其是，金属间化合物用作在衬底与半导体芯片之间的连接层。
发明人已认识到，成型为带有壳体或不带壳体的多个半导体芯片能够有针对性地安装到衬底的特定的着陆面上，而不需要装配臂，所述装配臂单独抓取和放置每个单个半导体芯片。衬底和着陆面不必是平面的，即也可以非平面地成型。尤其是，半导体芯片由多种类型组成，所述类型在其功能和/或几何形状方面不同。已经认识到，将衬底、例如电路板耗费地装配多个半导体芯片可以显著地合理化，所述半导体芯片几何形状是相同的或不同的或者具有不同的功能。此外，通过该方法能够实现借助于金属间化合物更好地将半导体芯片联接到衬底上。优选地，在此使用唯一的金属化合物，即尤其唯一的焊料金属体系，这显著地简化了确保被装配的衬底的长期可靠性。
根据至少一个实施方式，该方法具有步骤A)：提供衬底。衬底例如可以是陶瓷、导体板(Leiterplatte)、电路板(Platine)或通常是板，其由塑料材料、金属、陶瓷材料或半导体材料形成。衬底也可以是PCB(Printed Circuit Board，印刷电路板)。优选地，衬底是导体板。
根据至少一个实施方式，衬底具有多个着陆面。着陆面分别设计用于容纳半导体芯片。着陆面在此和在下文中理解为衬底的如下区域，在所述区域处半导体芯片借助于自组织设置而定向。在着陆面上设置金属液体。在之后的方法步骤中，于是可以将相应的半导体芯片的背侧放置到金属液体上，其中构成金属间化合物。
根据至少一个实施方式，着陆面在衬底的俯视图中相对彼此矩阵形地设置。
根据至少一个实施方式，衬底具有多个着陆面，所述着陆面分别设计用于容纳半导体芯片并且金属液体设置到所述着陆面上。衬底引入溶剂中。接着将半导体芯片引入到溶剂中，其中半导体芯片自组织地设置到着陆面上。在此，着陆面上的金属液体和金属连接层的第二金属构成金属间化合物，所述金属间化合物相较于金属液体的熔化温度具有更高的再熔化温度。
根据至少一个实施方式，该方法具有步骤B)：提供金属液体。金属液体结构化地设置在衬底上。尤其是，将金属液体设置到衬底的着陆面上。
一个层、一个元件或一种液体设置或施加到另一层、另一元件或另一液体“上”或“之上”，在此和在下文中可以表示：一个层、一个元件或一种液体直接地以直接机械和/或电接触的方式设置在另一层、另一元件或另一液体上。此外，也可以表示，一个层、一个元件或一种液体间接地设置在另一层、另一元件或另一液体上或之上。在此，于是其他层和/或元件和/或液体可以设置在一个层与另一层之间或一个元件与另一元件之间或一种液体与另一液体之间。
根据至少一个实施方式，金属液体以固态的聚集态施加到衬底上。这例如可以通过如下方式产生：第一金属的熔化温度大于衬底的环境温度。在其他方法步骤中，环境温度于是可以提高到超过金属液体的和/或第一金属的熔化温度，使得最后金属液体在衬底上是液态的。
根据至少一个实施方式，金属液体是合金或混合物，即优选除了第一金属之外也还具有其他金属。在此，尤其第一金属是合金或混合物的组成部分。合金或混合物例如可以由铋、铟和锡形成。
根据至少一个实施方式，第一金属是一种金属或多种金属的混合物和选自如下组或由此构成的组合：镓(Ga)、铟银(InAg)、铟锡(InSn)、铟锡锌(InSnZn)、铋铟(BiIn)、铋铟锡(BiInSn)、铋锡(BiSn)、镓铟(GaIn)、镓铟锡(GaInSn)、镓锡(GaSn)。
根据至少一个实施方式，第一金属选自如下组：Ga、In、Ag、Sn、Zn、Bi。替选地，第一金属可以具有上述元素的混合物，所述元素尤其形成混合物的主要组成部分。附加地，其他元素可以以小的份额存在于混合物中。尤其是，第一金属具有小于85℃或小于160℃的熔化温度。
根据至少一个实施方式，金属液体成型为共晶混合物。金属液体优选具有如下熔化温度，所述熔化温度低于衬底的环境温度和/或溶剂的沸腾温度。
根据至少一个实施方式，该方法具有步骤C)，提供半导体芯片。半导体芯片具有前侧和背侧。在每个半导体芯片的背侧上设置有至少一个金属连接层。在此和在下文中，背侧可以指的是半导体芯片的与主辐射出射面相对置的侧。半导体芯片的如下侧也可以称作为背侧，所述侧与金属液体在制造期间直接机械接触。主辐射出射面在此指如下面，半导体芯片的辐射的至少大部分经由所述面发射。主辐射出射面垂直于半导体芯片的半导体层序列的生长方向定向。金属连接层具有第二金属。第二金属不同于第一金属。
根据至少一个实施方式，在衬底上设置有多于一个的半导体芯片，例如两个、三个、四个、五个、十个、105、106或107个半导体芯片。优选地，半导体芯片矩阵形地设置在衬底上。
根据至少一个实施方式，半导体芯片具有半导体层序列。半导体芯片的半导体层序列优选基于III-V族化合物半导体材料。半导体材料例如是氮化物化合物半导体材料，如AlnIn1-n-mGamN，或是磷化物化合物半导体材料，如AlnIn1-n-mGamP，或也是砷化物化合物半导体材料，如AlnIn1-n-mGamAs，其中分别有0≤n≤1，0≤m≤1且n+m≤1。在此，半导体层序列可以具有掺杂材料以及附加的组成部分。出于简单原因，然而上式仅包含晶格的主要组成部分，即Al、As、Ga、In、N或P，即使在这些主要组成部分可以部分地由少量其他物质替代和/或补充时也如此。
半导体层序列包含有源层，所述有源层具有至少一个pn结和/或一个或多个量子阱结构。在半导体芯片运行时，在有源层中产生电磁辐射。半导体芯片于是在运行中设计用于发射辐射。辐射的波长、波长最大值或峰值波长最大值优选在紫外和/或可见光谱范围中，尤其在420nm和680nm之间的波长处，例如在440nm和480nm之间，其中包括边界值。
根据至少一个实施方式，半导体芯片是发光二极管，简称LED。半导体芯片优选设计用于，发射蓝色的、红色的、绿色的或白色的光。
根据至少一个实施方式，半导体芯片成型为倒装芯片。在这里和在下文中这指的是，半导体芯片将其电接触部都设置在一侧上。尤其，半导体芯片在背侧上具有所有电接触部。在倒装芯片的情况下，接触部于是尤其设置在半导体层序列与衬底之间。倒装芯片可以成型为蓝宝石倒装芯片。这样的半导体芯片展现出如下优点：为了电连接例如不再需要附加的电接触部，例如呈接合线的形式的电接触部。
替选地或附加地，半导体芯片也可以成型为所谓的薄膜芯片。薄膜芯片的构造对于本领域技术人员是已知的并且因此在此不详细阐述。
根据至少一个实施方式，半导体芯片成型为所谓的芯片尺寸封装构件。芯片尺寸或芯片级封装可以表示如下构件，所述构件不明显大于纯的半导体芯片。通常，这指如下构件，所述构件的底面不大于半导体芯片的1.2倍。通常，于是也有全部电连接面处于一侧(“安装侧”)上。LED的芯片级封装借助体积发射器和表面发射器是可能的。薄膜芯片是典型的表面发射器。
半导体芯片在其背侧上分别具有至少一个金属连接层。金属连接层可以完全地或部分地覆盖半导体芯片背侧。金属连接层在此也可以圆形地或液滴形地成型。
根据至少一个实施方式，金属连接层具有第二金属。第二金属是一种金属或多种金属的混合物和选自如下组或由此构成的组合：金(Au)、银(Ag)、铜(Cu)、钯(Pd)、铂(Pt)、镍(Ni)、镍金(NiAu)、镍钯金(NiPdAu)。第二金属和金属液体在步骤D)中或在步骤D)之后化学反应成金属间化合物。金属间化合物尤其不同于第一金属、第二金属和金属液体的组分。具有Ni/Au或Ni/Pd/Au的连接层尤其成型为层堆。例如由Au或Pd构成的更贵金属的层作为氧化保护部或润湿辅助部施加到(非贵金属的)镍层上。可以施加在Pd之上的Au大多数形成岛作为连通的层。Ni/Au或Ni/Pd/Au尤其不是上述元素的合金或者或多或少均匀的混合物。
根据至少一个实施方式，第二金属选自如下组：Ag、Au、Cu、Ni、Pd、Pt。替选地，第二金属可以具有上述元素的混合物，所述元素尤其形成混合物的主要组成部分。该混合物可以具有低份额的其他元素。
根据至少一个实施方式，该方法具有步骤D)：将半导体芯片自组织地设置到金属液体上，使得第一金属和第二金属构成至少一种金属间化合物，所述金属间化合物与金属液体的熔化温度相比具有更高的再熔化温度。
自组织的设置在此表示，半导体芯片由于液态金属的表面应力而吸附到着陆面的金属液体上。该原理对于本领域技术人眼而言是充分已知的并且例如可以从Biswas等人的Micromachines(2016，7，54，第1到13页)中得出。该文献的公开内容通过参引结合于此。然而，在该文献中所描述的方法并未描述半导体芯片的顺序施加和金属间化合物的构成。
根据至少一个实施方式，该器件具有金属间化合物。优选地，器件也具有多于一种的金属间化合物。金属间化合物与金属液体的熔化温度相比具有更高的再熔化温度。
根据至少一个实施方式，金属间化合物的再熔化温度大于260℃、280℃或300℃。这可以通过如下方式产生：在将半导体芯片安装到衬底上之后，金属液体中的低熔点的成分的浓度贫化并且由此金属间化合物的熔点提升到260℃之上。尤其是，金属间化合物用作为在衬底与半导体芯片之间的连接层。优选，金属间化合物是焊料金属体系。第一金属和可能其他金属例如可以以金属液体的形式形成具有低熔点的共晶混合物。通过由于半导体芯片的安装混入第二金属，构成至少一种金属间化合物，所述金属间化合物相较于共晶混合物的熔点具有更高的熔点。
已安装的芯片的再熔化温度应提高，其方式是：当熔融物与芯片安装面的一种金属或多种金属反应时，起初液态的熔融物的组分适当地改变。这样的可能的变化在于，熔融物通过与固态金属层的反应转变为所述金属层中的固溶体。例如，着陆面可以用镓涂覆。在45℃下，液态的Ga俘获具有厚的Ag背侧的芯片。当所有Ga扩散到Ag层中并且在那里仅占Ag-Ga组分的大约10Mol％时，存在Ga在Ag中的固溶体，所述固溶体首先明显在600℃之上会再熔化。在此示例中，因此实现化合物的所期望的凝固，而不形成金属间化合物。另一可能性在于，形成金属间化合物，所述金属间化合物的熔点相应更高。在Ga作为焊料和Ag作为芯片背侧的简单的示例中，目的也可以在于，金属间化合物ζ’-AgGa(“泽塔-线条，zeta-Strich”-AgGa)，其Ga含量在220℃下在25mol％和33mol％之间。如果例如Ga或GaInSn是焊料体系，则金属间化合物可以归于其之外，因为出现附加的元素，如Ag或Au。
根据至少一个实施方式，顺序地进行步骤D)。这在此表示，并非将衬底的所有着陆面都同时设有半导体芯片，而是逐步地将半导体芯片设置到衬底的着陆面上。
根据至少一个实施方式，在步骤D)中首先设置一种类型的半导体芯片，随后设置第二类型的半导体芯片和随后可能设置其他类型的半导体芯片。这些类型的半导体芯片尤其通过其几何形状区分。替选地或附加地，这些类型的半导体芯片也设计用于，发射辐射，其中第一、第二和/或其他类型的半导体芯片的辐射的峰值最大值不同。换言之，因此优选可以顺序地将半导体芯片施加到衬底上，所述半导体芯片发射不同波长的辐射。例如，首先可以将发射蓝色的半导体芯片施加到衬底上，接着可以将发射红色的半导体芯片和接着可以将发射绿色和/或白光的半导体芯片施加到衬底上。
根据至少一个实施方式，将金属液体设置在所有着陆面上。接着利用覆盖层覆盖着陆面的至少一部分，使得半导体芯片仅仅自组织地设置到未被覆盖的着陆面上并且被覆盖的着陆面保持没有半导体芯片。
根据至少一个另外的实施方式，将金属液体设置到所有着陆面上。接着，用覆盖层覆盖所有着陆面，和接着从被覆盖的着陆面的一部分移除覆盖层，使得半导体芯片仅仅自组织地设置到未被覆盖的着陆面上并且被覆盖的着陆面保持没有半导体芯片。
附加地，对于所述或其他实施方式，可以从被覆盖的着陆面的一部分移除覆盖层，使得产生未被覆盖的着陆面，其中接着其他半导体芯片自组织地或自定向地仅设置到未被覆盖的着陆面上，并且被覆盖的着陆面保持没有半导体芯片。换言之，例如首先可以将发射蓝色的半导体芯片和接着例如将发射绿色的半导体芯片安置到衬底上。替选地或附加地，也可以施加不同的几何形状的半导体芯片。
根据至少一个实施方式，覆盖层是光刻胶层。光刻胶层可以借助于光刻移除和/或施加。
根据至少一个实施方式，顺序地从着陆面移除覆盖层。进行移除，直至半导体芯片自组织地设置到所有着陆面上。换言之，可以频繁地重复将半导体层序列施加到未被覆盖的着陆面上，直至所有着陆面是覆盖的。
根据至少一个实施方式，过量地添加半导体芯片。在步骤D)之后接着移除非自组织地设置的半导体芯片。
例如，在衬底上设置有五个着陆面，所述着陆面分别具有金属液体。由此，五个半导体芯片也可以分别设置到所述着陆面上。添加十个半导体芯片、即过量地添加，其中半导体芯片中的五个半导体芯片借助于自组织设置到着陆面上。多余的五个半导体芯片于是在接下来的步骤中被移除。优选地，衬底和半导体芯片处于溶剂、如水中。半导体芯片随后提供到水的表面上并且衬底被水完全包围。通过半导体芯片自组织到衬底的金属液体上，于是设置五个半导体芯片并且接着又移除剩余的未自组织地设置的半导体芯片。
根据至少一个实施方式，在步骤D)之后移除溶剂，例如水。半导体芯片于是可以借助于蒸发或清洁剂清洁。
作为溶剂可以使用水、庚烷、甲苯、丁醇、戊醇、乙酸丁酯、1-甲氧基-2-乙酸丙酯(PGMEA)、单乙二醇或其组合。1-甲氧基-2-乙酸丙酯具有约146℃的沸点。原理上，也可以使用其他合适的溶剂。
此外，提出一种光电子器件。优选地，借助这里所描述的方法制造光电子器件。光电子器件优选具有半导体芯片的复合件，所述半导体芯片设置在衬底上。半导体芯片尤其经由金属化合物固定在衬底上。在此，方法的所有定义和实施方案也适用于器件，反之亦然。
尤其是，考虑发光二极管(LED)作为半导体芯片。所述发光二极管常常根据其在发光光谱的意义上的颜色分配为不同的组或类型，其中一组的或一种类型的发光二极管基本上都以相同颜色发射。
器件可以具有至少一个像点，所述像点具有至少三个发射颜色。这样的三元组(3-元组)可以通过分割从具有多个着陆面的衬底获得。
器件可以成型为显示设备，所述显示设备借助这里所描述的方法制造和/或可以由多个像点和/或器件构成或可以具有多个像点和/或器件。
迄今为止，存在不同的方案，以便将半导体芯片装配在衬底上并且使该方法合理化。在此，考虑并行化和自组织装配。这两个方案是有前途的。并行化例如可以在所谓的微转移打印中实现。在并行化时的缺点是在选择在半导体芯片之间的间距时限于着陆面。此外，需要扁平的衬底。有缺陷的半导体芯片必须通过单独装配步骤进行补充。
自组织例如可以顺序地进行。另一方面，半导体芯片的尺寸差异可以用来实现顺序的设置。首先例如可以安置大的半导体芯片，所述半导体芯片根据钥匙锁原理被拒绝接近用于较小的半导体芯片的着陆面，之后在另一方法步骤中安置较小的半导体芯片。然而借助该方法不能安置相同大小、但不同发射颜色的半导体芯片。
替选地，也可以顺序地将不同类型的半导体芯片设置到着陆面上并且通过使用电加热器产生金属液体。但这样的电加热器意味着附加的耗费。此外，通过电加热器也极大地限制随后的系统的性能，例如因为所需的绝缘层阻止运行中的损耗功率的引出。
替选地，也可以使用不同的固相线的金属并且阶梯状地升高温度，以便为半导体芯片提供多个具有金属液体的着陆面。随后冷却到固相线之下于是将相应的半导体芯片固定在衬底上。
可以利用光刻胶遮盖，以便用金属液体选择性地涂覆特定的着陆面。
这里所描述的方法利用金属液体来自主地装配半导体芯片。这对金属液体的至少第一金属要求相当温和的熔化温度，其中优选在200℃之下的温度是优选的。优选地，第一金属或金属液体具有在100℃之下的熔化温度。作为溶剂于是尤其可以使用水来使半导体芯片悬浮。金属的低熔点同时限定半导体芯片和衬底的化合物的再熔化温度并且由此限制最大允许的使用温度。
在再熔化温度在260℃之下的情况下，通常不能制造能够以适于表面安装销售的构件。该问题借助这里所描述的方法来实现。
发明人已发现，相同几何形状的、但属于不同类型的半导体芯片的半导体芯片可以有针对性地施加到衬底的特定的着陆面上。这在此通过利用金属液体的表面应力来进行，其中当例如着陆面分组地露出时，半导体芯片自组织地安装。
一方面光刻胶层可以遮盖着陆面，所述着陆面设为用于如下半导体芯片，在稍后的方法步骤中才应安装所述半导体芯片。不同的光刻胶掩模的顺序可以限定相应类型的半导体芯片，所述半导体芯片应定向于相应的着陆面。
替选地，也可以首先顺序地产生着陆面，即用金属液体覆盖。不同的光刻胶掩模的顺序可以在每次装配操作之前产生或交替地借助分别所属的装配步骤进行。将衬底、尤其电路板耗费地装配多个几何形状同类的多种类型的半导体芯片由此可以极大地合理化，所述半导体芯片例如具有不同的功能。仅测试为良好的构件也可以安装在非平面的衬底上，所述器件允许是散装货物。所需的光刻胶掩模可以分别交替地借助所属的装配操作产生。着陆面可以装备有新的金属液体以俘获半导体芯片。
如果在装配工艺之前施加所有所需要的漆平面，则在光刻时简单的子工艺是可行的，因为在没有已经安置的构件的情况下不需要补偿显著的高度差。在该变型方案中，着陆面也可以用在装配工艺中液态的金属层涂覆，以俘获半导体芯片，所述金属层尤其具有第一金属。
替选地，半导体芯片也可以装配可熔化的、在装配时才液态的金属液体。一种类型的半导体芯片可以使用一种变型方案。另一类型的半导体芯片可以使用另一种变型方案。如果着陆面配备有用于安装的金属液体，那么在m个不同类型的半导体芯片的情况下，m-1个掩模或掩盖步骤就适合。将液态的焊料层施加到半导体芯片上是可行的，但并不十分优选，因为两个半导体芯片在其在溶液中与其液态的金属层接触时可以彼此接合从而不再提供给电路板的装配使用或产生有益效果(Nutzens)。
该方法的主要优点在于，半导体芯片可以鲁棒地且温度稳定地接合到衬底上，使得其他工艺步骤可以明显在安装温度之上进行，例如以便封装半导体芯片以抵御湿气，或者以便可以将这样获得的构件借助表面安装的方法组成组件。在此所提出的方法尤其可以借助唯一的金属间化合物就适合，这明显地简化了，确保所装配的组件的长期的可靠性。
根据至少一个实施方式，金属液体具有由Bi、In和Sn构成的合金，其中第二金属是Au，其中金属间化合物具有AuSn和/或AuIn。
在下文中在此描述实施例：
实施例1
在衬底上的着陆面、例如在陶瓷导体板、金属芯导体板或塑料树脂导体板上的着陆面对于所有半导体芯片同时由在温和的温度下已经液态的金属液体装配或处理。可以避免有害物质，如例如镉、汞、铅、铯或钫。
作为金属液体例如可以施加铟、铟银、铟锡、铟锡锌、铟铋、铋铟锡、铋锡、镓、镓铟、镓铟锡和镓锡。着陆面例如可以与器件的阳极连接。着陆面可以借助于剥离技术(Lift-Off)以光刻的方式限定。在装配之前可以将所有所需的光刻掩模上下相叠地限定。如果一个位置在一个步骤中被装配，则所述位置在随后的步骤中在没有漆遮盖的情况下也不可用于其他构件。在第一装配步骤之后，最上部的漆掩模可以选择性地朝向位于其下方的平面移除，对此在此可以使用等离子体灰化步骤。可能的氧源为此可以是一氧化二氮。光刻胶掩模应该耐受溶剂，半导体芯片在所述溶剂的边界面处在装配工艺中取向。为了掩盖，可以使用可光结构化的硅树脂、可光结构化的旋涂玻璃，或者在所设立的工艺中可以使用烤硬的光刻胶或可光交联的溶于水的漆。半导体芯片，尤其具有不同发射颜色的、例如用于RGB显示面的半导体芯片具有背侧，该背侧用金属连接层覆盖。金属连接层可以由金、银、铜、钯、铂、镍金、镍钯金构成。对于装配工艺可以利用如下溶剂组合：水在庚烷(98℃)和甲苯(113℃)、丁醇(100℃)、戊醇(138℃)、乙酸丁酯(126℃)和单乙二醇(197℃)中的水。作为半导体芯片可以使用蓝宝石倒装芯片、薄膜芯片和芯片尺寸封装构件。
在装配之后可以移除剩余的半导体芯片和不再需要的光刻胶层。如果如在薄膜芯片中那样还必须连接二极管的第二极，则可以借助于喷射涂漆来涂覆另一漆层并且例如借助激光直接曝光与精确的半导体芯片层匹配。可以沉积电极金属。剥离技术可以产生匹配地结构化的印制导线。
为了提高再熔化温度，这里可以使用退火工艺，例如利用金属液体，所述金属液体具有不同的金属层。第一金属层可以由3μm的铋铟锡构成。该金属层在60℃下熔化。该层为此由大约60原子％的铟、21原子％的铋和其他由锡构成。半导体芯片背侧在所考虑的示例中由金构成。在自主安装期间，铋铟锡层例如在75℃下保持液态。在这样温和的温度下，在铋铟锡层与所俘获的半导体芯片的金背侧之间的反应缓慢地进行，使得在自主安装期间不出现等温凝固。现在可以简单地非常长地等待，直至在金属液体中通过从芯片背侧添加金来减小层中的铟和锡的浓度，使得其凝固。更经济的是，在装配步骤或装备步骤之后该布置经受更高温度，例如在350℃下的温度，以便因此加速反应。连接层变得更厚，形成至少一种金属间化合物，优选由金锡和金铟构成的两种金属间化合物。铋要么作为铋沉淀物保留在组织中，或与金一起形成Au2Bi作为金属间化合物。
实施例2
在衬底上的着陆面可以对所有半导体芯片同时配备有在温和的温度下已经液态的金属液体。为此，可以施加由铟、铟金、铟锡、铟锡锌、铋铟、铋铟锡、铋锡、镓、镓铟、镓铟锡、镓锡构成的层，或可以施加如下层，所述层包含上述组成部分作为成分。着陆面例如可以分别与器件的阳极连接。着陆面可以借助于剥离技术以光刻的方式限定。在每个装配步骤之前可以产生直接所需的光刻掩模。在每个装配步骤连带清除掉过剩的半导体芯片和移除不再需要的掩模之后，可以产生接下来的漆掩模。由于所安置的半导体芯片造成的形貌可以良好地借助喷射涂漆来包覆。投影曝光用于所需的景深。为了提高再熔化温度，可以考虑电化学耗尽工艺，例如具有由2μm的铋铟构成的金属层，所述铋铟具有22原子％的铋和其余为铟。该金属层在72℃下熔化。在安装之后，将该整体(Ensemble)在50℃下浸没到溶液中，该溶液析出化合物中的少量的贵重的铟。可能的孔形成可以借助下游的温度工艺在压力下补偿。
实施例3
在衬底上的着陆面可以针对在接下来的步骤中要安置的类型的半导体芯片来施加和限定。在此，优选又可以使用剥离技术(Lift-Off)，以便将用于可熔化的层的热负荷保持得尽可能小。焊料面的顺序限定、装配、移除过剩的半导体芯片可以针对每个要安置的组或类型来执行。由此，装配面具有少量形貌，所述形貌可以阻止半导体芯片与由液态金属构成的着陆面接触。在此示例中，为了俘获半导体芯片可以产生由超共晶铋铟合金构成的金属液体或液态金属。相对于实施例2中的共晶混合物提高的铟含量在此用于维持如下铟量，所述铟量在铟与位于其下的金层的初始反应时被消耗，直至形成金属间化合物。其层厚度生长在自主装配的温度下不再显著增加。金与液态的铟铋溶剂的反应从熔融物中提取铟。铟过量在此设定为，使得在装配时基本上存在共晶组分，以便避免在半导体芯片悬浮时的可能的障碍物，所述障碍物因焊料层的糊状状态造成。因为铋几乎不溶于金并且金铋比金铟化合物明显更缓慢地形成，在此观察铟就足够了。
附图说明
本发明的其他优点、有利的实施方式和改进方案从下面结合附图所描述的实施例中得出。
附图示出：
图1A至1D示出根据一个实施方式的用于制造光电子器件的方法，
图2A至2E示出根据一个实施方式的用于制造光电子器件的方法，
图3示出根据一个实施方式的方法步骤，
图4A至4G示出根据一个实施方式的用于制造光电子器件的方法，
图5A至5F示出根据一个实施方式的用于制造光电子器件的方法，以及
图6A至6C分别示出金属的状态图，以及
图7A至7I示出根据一个实施方式的用于制造光电子器件的方法。
具体实施方式
在实施例和附图中，相同的、同类的或作用相同的元件可以分别设有相同的附图标记。所示的元件以及其彼此间的大小关系并不能视为是合乎比例的。更确切地说，个别元件、诸如层、构件、器件和区域为了更好的可视性和/或为了更好的理解可夸大地示出。
图1A至1D示意性地示出用于制造光电子器件的方法。在图1A中，提供衬底1。衬底1具有着陆面11，这里以两个着陆面为例。此外，提供至少一个半导体芯片3，所述半导体芯片在该半导体芯片的其背侧31上具有金属封闭层4。金属封闭层4在这里以液滴的形状成型。着陆面11同样具有液滴形状。金属封闭层4具有第二金属，例如金。
在衬底1上提供金属液体2(图1B)。金属液体2这里也液滴状地成型。金属液体2设置在衬底1的着陆面11上。金属液体2具有至少一种第一金属Me1，优选至少两种金属。例如，金属液体2具有铟和铋。
在接着的方法步骤中，如在图1C中所示，半导体芯片3以背侧4设置到衬底1上，尤其设置到衬底1的着陆面11上。设置这里通过金属液体2的表面应力进行。这里涉及半导体芯片3到金属液体2上的自组织的设置，使得金属液体2的第一金属Me1和可能其他金属和金属封闭层4的第二金属Me2构成至少一种金属间化合物6，例如也构成多于一种的金属间化合物。例如，金铟和金铋可以构成为金属间化合物。金属间化合物6与金属液体2的熔化温度相比具有更高的再融化温度。此外，通过半导体芯片的自组织的设置，将半导体芯片3在衬底1上定向。
图2A至2E示出用于制造光电子器件的方法。
图2A示出提供衬底1。在该衬底1上存在多个着陆面11，如在图2B中所示。
在这些着陆面11上分别设置金属液体2。金属液体2可以成型为层或多层系统(图2C)。此外，提供半导体芯片3，所述半导体芯片在其背侧上具有金属封闭层。半导体芯片3如在图2D中所示那样自主地定向于金属液体2。在此，相应的半导体芯片3的金属封闭层4直接设置到金属液体2上。金属液体2和金属封闭层4在此形成至少一个金属间化合物6。优选地，金属液体2中的低熔点的组分贫化，使得金属间化合物6具有超过260℃的再熔化温度。
金属间化合物6形成在半导体芯片3和衬底1之间的连接元件(图2E)。
衬底1例如可以是导体板。
图3示出如下方法步骤，所述方法步骤例如可以在图2B中的方法步骤之后进行。在此，衬底1可以引入到溶剂8中。例如，作为溶剂8可以使用水。金属液体2在该溶剂中具有液态的聚集态。接着，半导体芯片3经由其背侧自组织地定向于相应的金属液体2。优选地，半导体芯片3漂浮在水表面上并且通过表面应力定向地设置到金属液体2上。优选地，过量地添加半导体芯片，使得容易的连接借助于自组织到衬底1上进行。
图4A至4G示出用于制造光电子器件的方法。
图4A示出提供具有着陆面11的衬底1，在所述着陆面上设置有金属液体2。
接着，可以将覆盖层7、尤其是光刻胶层施加到衬底1上，施加到所有着陆面11上(图4B)。施加例如可以借助于光刻进行。作为覆盖层7例如可以使用可光硬化的硅树脂、可光硬化的旋涂玻璃、经烘烤的光刻胶或可光硬化的溶于水的漆。对于光刻所需的漆可以通过喷涂(喷涂涂漆)、浸没或离心涂覆(旋转涂布)来施加。
接着，如在图4C中所示，可以将着陆面11的具有金属液体2的至少一部分移除。移除例如可以以光刻的方式进行。作为溶剂可以使用水、庚烷(98℃)/甲苯(113℃)/丁醇(100℃)，戊醇(138℃)/乙酸丁酯(126℃)/单乙二醇(197℃)。半导体芯片3可以是薄膜芯片或蓝宝石倒装芯片。
接着，如在图4D中所示，露出的着陆面11由半导体芯片3覆盖或装配。优选地，添加多于一个的半导体芯片3，即过剩地添加半导体芯片3。接着，移除过量的半导体芯片和溶剂。该设置通过蒸发或清洁来干燥。光刻胶可以通过湿化学或干化学刻蚀来移除。
接着，可以移除由覆盖层覆盖的其他着陆面11(图4E)。因此可以将其他半导体芯片3施加到未被覆盖的着陆面上。这些着陆面可以被活化，其方式是：移除漆层或露出着陆面。
在图4D和4E中所施加的半导体芯片例如可以通过其发射光谱彼此区分。例如，在关于图4D的步骤中可以施加发射红色的半导体芯片，而在关于图4E的步骤中可以施加发射蓝色的半导体芯片。
接着进行如已经关于施加发射红色的半导体芯片所述的相同步骤。
可以移除未定向于着陆面11的多余的半导体芯片。溶剂8可以例如通过借助于真空的干燥或通过清洁来移除。
接着可以通过湿化学或干化学刻蚀来移除其他着陆面11。
在另一方法步骤中，可以将到此为止被覆盖层7覆盖的其他着陆面11装配半导体芯片3(参见图4F)。
该方法可以任意重复，直至例如所有着陆面11都由半导体芯片3覆盖。覆盖层7例如可以借助于BOE(Buffer Oxide Etch，缓冲氧化物刻蚀)、氟等离子体或氩等离子体产生。衬底1可以在施加半导体芯片3之前具有p型接触部。所述的刻蚀工艺(湿化学地借助窗口刻蚀溶液/缓冲氧化物刻蚀)或干化学方式地(F-等离子体刻蚀或Ar-等离子体刻蚀)可以移除覆盖层。
在图4A至4G中描述的方法例如可以利用基于倍半硅氧烷的可光硬化的旋涂玻璃进行。作为溶剂可以使用乙二醇(197℃)。作为半导体芯片3可以使用具有同心的连接接触部的蓝宝石倒装芯片。清洁步骤可以利用乙醇进行并且在真空中在50℃下干燥。光刻胶7可以借助于干刻蚀利用氟等离子体来移除。
替选地或附加地可以进行旋涂玻璃的喷涂。替选地，可以使用有机光刻胶漆。作为溶剂8可以使用水(100℃)。括号中的值说明相应的溶剂的沸腾温度。作为半导体芯片3可以使用具有p型接触部和焊盘的薄膜芯片。溶剂8可以通过在真空中在50℃下进行干燥来移除。N-甲基吡咯烷酮(NMP)可以用作抗剥除剂。
图4G示出根据一个实施方式的光电子器件100的示意性俯视图。这里设置不同类型的半导体芯片32、33和34。光电子器件100借助这里所描述的方法产生。由此可以将不同类型的半导体芯片容易地设置在衬底1上。半导体芯片在相应的着陆面11上的设置可以容易地确定。
图5A至5F示出根据一个实施方式的替选的用于制造光电子器件的方法。
图5A示出提供具有着陆面11的衬底1，这里以四个着陆面为例示出。图5A至5F的方法与图4A至4G的方法的区别在于，在此不在方法开始的同时将所有着陆面11都设有金属液体2，而是顺序地将相应的金属液体2施加到着陆面11上，最后相应的半导体芯片3自定向地设置到所述着陆面上。
例如，如在图5B中所示，将金属液体2仅施加到一个着陆面11上。
接着，进行步骤C和/或D，使得半导体芯片3与所述金属液体2连接并且构成金属间化合物6。该半导体芯片3例如可以是发射蓝色的半导体芯片。该方法可以在溶剂中进行。作为溶剂可以使用这里已经描述的溶剂。
接着，可以移除未定向于着陆面11的多余的半导体芯片和溶剂。图5C的装置可以通过蒸发来干燥和清洁。
接着，可以利用喷涂来进行光刻工艺并且将另一着陆面11用金属液体2涂覆。例如，仅如下着陆面11由金属液体2涂覆，在所述着陆面上之后应设置发射绿色的半导体芯片(图5D)。
接着可以再次移除溶剂或过量的半导体芯片并且该过程可以任意重复，直至所有着陆面11装配有半导体芯片3(图5E和5F)。
例如，在接下来的步骤中可以为其他着陆面11装配发射红色的半导体芯片。发射蓝色、绿色和红光的半导体芯片的顺序可以任意地扩展。例如也可以首先将发射绿色的或发送红光的半导体芯片和接着将发射蓝色的半导体芯片施加到衬底1上。该过程可以重复直至所有着陆面11由半导体芯片3覆盖或实现所期望的装置。
图6A至6C示出根据一个实施方式的金属的状态图。在图6A中示出铋和铟的状态图。示出以原子百分比或重量百分比为单位的铟份额和以℃为单位的温度的相关性。在78.5℃处，铋和铟具有共晶点。在共晶点(72.7℃)处，具有78.5原子％的In份额的Bi-In混合物完全熔化。在更低或更高的In含量的情况下，熔化温度(高于共晶温度)通过在共晶体右侧或左侧的液相线示出。例如，金属液体2可以具有铟和铋。在此，在金属液体2中可以存在铋和铟之间的任何任意的混合比例从而可以设定金属液体的熔化温度。铋具有271℃的熔化温度，铟具有156℃的熔化温度。通过铟和铋以特定的比例混合可以产生不同的熔化温度。尤其是，铟和铋的比例应选择为，使得铟铋混合物的熔化温度小于溶剂的沸腾温度。
图6B示出金和铋的状态图。示出铋的以原子百分比(原子％)或重量百分比(重量％)为单位的铋份额和温度T的相关性。金属连接层4例如可以具有金。通过金属连接层4的第二金属Me2、即金与由铋和铟构成的金属液体2反应，可以产生金属间化合物6，如金铟和金锡。铋要么作为铋沉淀物保留在组织中，要么与金一起形成金铋作为金属间化合物。金属间化合物6与金属液体的熔化温度相比具有更高的再熔化温度。
图6C示出金和铟的状态图。示出铟的以原子％或重量％为单位的铟份额和以℃为单位的温度T的相关性。根据该状态图可以选择适合于金属液体2或金属封闭层4(Abschlussschicht)的第一或第二金属，以便产生金属化合物6，所述金属化合物与金属液体的熔化温度相比具有更高的再熔化温度。
半导体芯片3可以具有小的尺寸，其中例如最长的棱边短于1mm。
图7A至7F示出用于制造光电子器件的方法。在该方法中示出在装配和涂漆之间重叠的和交替的多个光刻步骤。
在图7A中示出提供衬底1。在衬底1上施加金属液体2。此外，在金属液体上施加覆盖层7。覆盖层7具有层厚度d1。接着，如在图7B中所示的那样，可以进行光刻，使得优选在金属液体2之上和在金属液体2的局部移除覆盖层7的至少一部分。
接着，如在图7C中所示的那样，以层厚度d2进行涂漆。尤其适用的是，层厚度d2大于层厚度d1。
在图7D中示出第二光刻步骤，所述第二光刻步骤在金属液体2的不同于在图7B中所示的区域之上进行。
接着，可以将半导体芯片3安装到露出的金属液体2上，其中构成金属间化合物6(图7E)。
在接下来的方法步骤中，如在图7F中所示，可以进行面状的刻蚀，例如利用O2等离子体进行。
接着，如在图7G中所示，可以将另一半导体芯片3施加到露出的着陆面上。现在施加的半导体芯片3可以不同于迄今施加的半导体芯片。尤其是，现在施加的半导体芯片是第二类型的半导体芯片，而已经施加的半导体芯片是第一类型的半导体芯片。
在接下来的方法步骤中，如在图7H中所示，可以进行面状的刻蚀。借此也可以使迄今借助金属液体2覆盖的着陆面露出。
在接下来的方法步骤中，如在图7I中所示，可以将其他类型的半导体芯片施加到露出的着陆面上。
结合这些图所描述的实施例和其特征也可以根据其他实施例彼此组合，即使这样的组合并未明确地在这些附图中示出也如此。此外，结合这些附图描述的实施例可以具有根据概述部分中的描述的附加的或替选的特征。
本发明并不通过根据实施例的描述局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含实施例中的特征的任意组合，即使这些特征或组合本身并未明确地在实施例中予以说明时也如此。
本专利申请要求德国专利申请10 2017 104 886.3的优先权，其公开内容通过参引结合于此。
附图标记表
100 光电子器件
1 衬底
11 (多个)着陆面
2 金属液体
3 半导体芯片
31 半导体芯片的背侧
32 第一类型的半导体芯片
33 第二类型的半导体芯片
34 其他类型的半导体芯片，或n+2个半导体芯片，其中n≥l
Me1 第一金属
Me2 第二金属
4 金属封闭层(Abschlussschicht)
5 半导体芯片的自组织的设置
6 金属间化合物
7 覆盖层
8 溶剂
R 发射红色的半导体芯片
G 发射绿色的半导体芯片
B 发射蓝色的半导体芯片
W 发射白色的半导体芯片

Claims (17)

1.一种用于制造光电子器件（100）的方法，所述方法具有如下步骤：
A）提供衬底（1），
B）提供金属液体（2），所述金属液体结构化地设置在所述衬底（1）上，其中所述金属液体（2）和所述衬底（1）彼此直接机械接触，并且所述金属液体具有至少一种第一金属（Me1），
C）提供半导体芯片（3），所述半导体芯片分别在其背侧（31）上具有金属封闭层（4），其中所述金属封闭层具有至少一种与所述第一金属（Me1）不同的第二金属(Me2)，以及
D）所述半导体芯片（3）自组织地设置（5）到所述金属液体（2）上，使得所述第一金属（Me1）和所述第二金属（Me2）形成至少一种金属间化合物（6），所述金属间化合物与所述金属液体（2）的熔化温度相比具有更高的再熔化温度，
其中所述金属间化合物（6）用作为在衬底（1）与半导体芯片（3）之间的连接层，
其中所述衬底（1）具有多个着陆面（11），所述着陆面分别设计用于容纳半导体芯片（3），
其中在所有着陆面（11）上设置有所述金属液体（2），
其中接着借助覆盖层覆盖所述着陆面（11）的至少一部分，使得所述半导体芯片（3）仅仅自组织地设置到未被覆盖的着陆面（11）上，并且被覆盖的着陆面（11）保持没有半导体芯片（3），并且
其中通过电化学耗尽工艺来提高所述再熔化温度。
2.根据权利要求1所述的方法，
其中所述衬底（1）引入溶剂中，接着将半导体芯片（3）引入到所述溶剂中，其中所述半导体芯片（3）自组织地设置到所述着陆面（11）上。
3.根据权利要求1或2所述的方法，
其中顺序地进行步骤D）。
4.根据权利要求1或2所述的方法，
其中在步骤D）中首先第一类型的半导体芯片（32），随后第二类型的半导体芯片（33）和随后其他类型的半导体芯片（34）自组织地设置，其中这些类型的半导体芯片（3，32，33，34）设计用于发射辐射，其中所述第一类型、第二类型和其他类型的半导体芯片（3，32，33，34）的辐射的峰值最大值是不同的。
5.根据权利要求1所述的方法，
其中接着从被覆盖的着陆面（11）的一部分移除所述覆盖层，使得产生未被覆盖的着陆面（11），其中接着其他半导体芯片（3）自组织地仅设置到未被覆盖的着陆面（11）上，并且被覆盖的着陆面（11）保持没有半导体芯片（3）。
6.根据权利要求1所述的方法，
其中顺序地将所述覆盖层（7）从所述着陆面（11）移除，直至半导体芯片（3）已经自组织地设置到所有着陆面（11）上。
7.根据权利要求1或2所述的方法，
其中过量地添加所述半导体芯片（3）并且在步骤D）之后移除未自组织地设置的半导体芯片（3）。
8.根据权利要求2所述的方法，
其中在步骤D）之后移除溶剂（8），并且借助于蒸发或清洁剂来清洁所述半导体芯片（3）。
9.根据权利要求1所述的方法，
其中所述覆盖层（7）是光刻胶层。
10.根据权利要求2所述的方法，
其中所述溶剂（8）是水、庚烷、甲苯、丁醇、戊醇、乙酸丁酯、1-甲氧基-2-乙酸丙酯、单乙二醇或其组合。
11.根据权利要求1所述的方法，
其中所述着陆面（11）矩阵状地设置。
12.根据权利要求1或2所述的方法，
其中所述第二金属（Me2）是一种金属或是多种金属的混合物，并且选自如下组或由其构成的组合：Au、Ag、Cu、Pd、Ni、Pt。
13.根据权利要求1或2所述的方法，
其中所述第一金属（Me1）是一种金属或者是多种金属的混合物，并且选自如下组或由其构成的组合：Ga、In、Ag、Sn、Zn、Bi、InAg、InSn、InSnZn、BiIn、BiInSn、BiSn、GaIn、GaInSn、GaSn。
14.根据权利要求1或2所述的方法，
其中所述金属间化合物（6）的再熔化温度大于260℃。
15.根据权利要求1或2所述的方法，
其中所述衬底（1）是导体板。
16.根据权利要求1或2所述的方法，
其中所述金属液体（2）具有由Bi、In和Sn构成的合金，其中所述第二金属（Me2）是Au，其中所述金属间化合物（6）具有AuSn和/或AuIn。
17.一种光电子器件（100），所述光电子器件根据权利要求1至16中至少一项获得，
其中所述光电子器件（100）具有半导体芯片（3）的复合件，所述半导体芯片设置在衬底（1）上。
CN201880017240.9A 2017-03-08 2018-03-06 用于制造光电子器件的方法和光电子器件 Active CN110419103B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017104886.3 2017-03-08
DE102017104886.3A DE102017104886A1 (de) 2017-03-08 2017-03-08 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
PCT/EP2018/055472 WO2018162480A1 (de) 2017-03-08 2018-03-06 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
CN110419103A CN110419103A (zh) 2019-11-05
CN110419103B true CN110419103B (zh) 2024-04-26

Family

ID=61628326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880017240.9A Active CN110419103B (zh) 2017-03-08 2018-03-06 用于制造光电子器件的方法和光电子器件

Country Status (4)

Country Link
US (1) US10991683B2 (zh)
CN (1) CN110419103B (zh)
DE (2) DE102017104886A1 (zh)
WO (1) WO2018162480A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ
DE102022201411A1 (de) 2022-02-11 2023-08-17 Zf Friedrichshafen Ag Verfahren zum Herstellen einer elektronischen Schaltung durch selektive Diffusionslötung mittels gerichteter Diffusion

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
CN1371023A (zh) * 2001-02-15 2002-09-25 希毕克斯幻像有限公司 通过在基片支撑网上同步光刻曝光进行辊对辊显示器制作的方法
WO2011071151A1 (ja) * 2009-12-10 2011-06-16 東ソー株式会社 金属インジウムの製造方法、溶融塩電解槽、及び低融点金属の精製法
CN103681538A (zh) * 2012-09-17 2014-03-26 英飞凌科技股份有限公司 半导体芯片及其制造方法和焊接半导体芯片与载体的方法
KR20140117722A (ko) * 2013-03-26 2014-10-08 엘지디스플레이 주식회사 포토레지스트 필름 및 이를 이용한 유기전계발광표시장치의 제조방법
KR20150108650A (ko) * 2014-03-18 2015-09-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
WO2017034268A1 (ko) * 2015-08-21 2017-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP2004119620A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TWI281717B (en) * 2006-05-17 2007-05-21 Univ Tsinghua Apparatus for aligning microchips on substrate and method for the same
DE102009008032B4 (de) 2008-10-16 2010-06-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Selbstmontage von Bauelementen
KR101058880B1 (ko) * 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 ｌｅｄ 디스플레이 장치 및 그 제조방법
EP2688093B1 (en) 2012-07-19 2018-07-18 Technische Universität Ilmenau Method of and apparatus for fluidic self-assembly of components on a substrate
EP2880681A2 (en) * 2012-08-02 2015-06-10 Osram Sylvania Inc. Dual solder layer for fluidic self assembly and electrical component substrate and method employing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
CN1371023A (zh) * 2001-02-15 2002-09-25 希毕克斯幻像有限公司 通过在基片支撑网上同步光刻曝光进行辊对辊显示器制作的方法
WO2011071151A1 (ja) * 2009-12-10 2011-06-16 東ソー株式会社 金属インジウムの製造方法、溶融塩電解槽、及び低融点金属の精製法
CN103681538A (zh) * 2012-09-17 2014-03-26 英飞凌科技股份有限公司 半导体芯片及其制造方法和焊接半导体芯片与载体的方法
KR20140117722A (ko) * 2013-03-26 2014-10-08 엘지디스플레이 주식회사 포토레지스트 필름 및 이를 이용한 유기전계발광표시장치의 제조방법
KR20150108650A (ko) * 2014-03-18 2015-09-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
WO2017034268A1 (ko) * 2015-08-21 2017-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
DE112018001205B4 (de) 2024-01-04
DE102017104886A1 (de) 2018-09-13
CN110419103A (zh) 2019-11-05
US10991683B2 (en) 2021-04-27
DE112018001205A5 (de) 2019-12-12
US20200058630A1 (en) 2020-02-20
WO2018162480A1 (de) 2018-09-13

Similar Documents

Publication Publication Date Title
KR101218247B1 (ko) 백색 발광 다이오드 생산을 위한 시스템 및 방법
US9666774B2 (en) Light emitting device and method for producing the same
US8154040B2 (en) Light-emitting diode arrangement and method for producing the same
CN102754229B (zh) 发光装置、及发光装置的制造方法
US7514720B2 (en) White light emitting device
US8377726B2 (en) Method for manufacturing light emitting device and light emitting device
JP5233087B2 (ja) 発光装置およびその製造方法、パッケージ、発光素子実装用の基板
US7646033B2 (en) Systems and methods for producing white-light light emitting diodes
US8835937B2 (en) Optoelectronic component, device comprising a plurality of optoelectronic components, and method for the production of an optoelectronic component
US8012856B2 (en) Method of producing semiconductor components
JP4415572B2 (ja) 半導体発光素子およびその製造方法
US20070001178A1 (en) Coating process
US20200313049A1 (en) Light emitting diode package
JP2003069086A (ja) コンフォーマルに被覆された蛍光変換発光半導体構造を製造するための電気泳動の使用
EP1816686A1 (en) Semiconductor light emitting device, illuminating device, mobile communication device, camera, and manufacturing method therefor
US8680534B2 (en) Vertical light emitting diodes (LED) having metal substrate and spin coated phosphor layer for producing white light
CN110419103B (zh) 用于制造光电子器件的方法和光电子器件
KR20080070193A (ko) 형광 발광다이오드 및 그 제조방법
US20110284866A1 (en) Light-emitting diode (led) structure having a wavelength-converting layer and method of producing
US10490707B2 (en) Method of producing optoelectronic components and surface-mounted optoelectronic component
JP5919753B2 (ja) 発光装置および発光装置の製造方法
US20140048766A1 (en) Method for fabricating light emitting diode (led) dice using bond pad dam and wavelength conversion layers
US20130285089A1 (en) Semiconductor light emitting device
CN113544864A (zh) 制造光电子半导体器件的方法及光电子半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant