DE102017104886A1 - Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement - Google Patents

Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement Download PDF

Info

Publication number
DE102017104886A1
DE102017104886A1 DE102017104886.3A DE102017104886A DE102017104886A1 DE 102017104886 A1 DE102017104886 A1 DE 102017104886A1 DE 102017104886 A DE102017104886 A DE 102017104886A DE 102017104886 A1 DE102017104886 A1 DE 102017104886A1
Authority
DE
Germany
Prior art keywords
semiconductor chips
metal
landing surfaces
substrate
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017104886.3A
Other languages
English (en)
Inventor
Norwin Von Malm
Andreas Plössl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102017104886.3A priority Critical patent/DE102017104886A1/de
Priority to PCT/EP2018/055472 priority patent/WO2018162480A1/de
Priority to US16/486,559 priority patent/US10991683B2/en
Priority to CN201880017240.9A priority patent/CN110419103B/zh
Priority to DE112018001205.0T priority patent/DE112018001205B4/de
Publication of DE102017104886A1 publication Critical patent/DE102017104886A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements (100) mit den Schritten:
A) Bereitstellen eines Substrats (1),
B) Bereitstellen einer metallischen Flüssigkeit (2), die strukturiert auf dem Substrat (1) angeordnet ist und zumindest ein erstes Metall (Me1) aufweist,
C) Bereitstellen von Halbleiterchips (3), die jeweils an ihrer Rückseite (31) eine metallische Abschlussschicht (4) aufweisen, wobei die metallische Abschlussschicht zumindest ein von dem ersten Metall (Me1) verschiedenes, zweites Metall (Me2) aufweist, und
D) selbstorganisierte Anordnung (5) der Halbleiterchips (3) auf die metallische Flüssigkeit (2), so dass das erste Metall (Me1) und das zweite Metall (Me2) zumindest eine intermetallische Verbindung (6) ausbilden, die eine höhere Wiederaufschmelztemperatur als die Schmelztemperatur der metallischen Flüssigkeit (2) aufweist.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements. Ferner betrifft die Erfindung ein optoelektronisches Bauelement.
  • Eine Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines optoelektronischen Bauelements bereitzustellen, das ein leichtes Herstellen des optoelektronischen Bauelements ermöglicht. Ferner ist eine Aufgabe der Erfindung, ein kostengünstiges optoelektronisches Bauelement bereitzustellen.
  • Diese Aufgaben werden durch ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß dem Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche. Ferner werden diese Aufgaben durch ein optoelektronisches Bauelement gemäß dem unabhängigen Anspruch 18 gelöst.
  • In zumindest einer Ausführungsform weist das Verfahren zur Herstellung eines optoelektronischen Bauelements die Schritte auf:
    1. A) Bereitstellen eines Substrats,
    2. B) Bereitstellen einer metallischen Flüssigkeit, die strukturiert auf dem Substrat angeordnet ist und zumindest ein erstes Metall aufweist,
    3. C) Bereitstellen von Halbleiterchips, die jeweils an ihrer Rückseite eine metallische Anschlussschicht aufweisen, wobei die metallische Anschlussschicht zumindest ein von dem ersten Metall verschiedenes, zweites Metall aufweist, und
    4. D) selbstorganisierte Anordnung der Halbleiterchips auf die metallische Flüssigkeit, sodass das erste Metall und das zweite Metall zumindest eine intermetallische Verbindung ausbilden, die eine höhere Wiederaufschmelzungstemperatur als die Schmelztemperatur der metallischen Flüssigkeit aufweist.
  • Die Erfinder haben erkannt, dass eine Vielzahl von Halbleiterchips, die entweder ohne oder mit Gehäuse ausgeformt sind, gezielt auf bestimmte Landeflächen des Substrats montiert werden können, ohne dass ein Bestückarm erforderlich ist, der jeden einzelnen Halbleiterchip separat greift und setzt. Das Substrat und die Landeflächen müssen nicht planar sein, können also auch nicht-planar ausgeformt sein. Insbesondere setzen sich die Halbleiterchips aus mehreren Arten zusammen, die sich in ihrer Funktion und/oder Geometrie unterscheiden. Es wurde erkannt, dass ein aufwändiges Bestücken von Substraten, beispielsweise Platinen, mit einer Vielzahl von Halbleiterchips, die geometrisch gleich oder unterschiedlich sind oder eine unterschiedliche Funktion aufweisen, erheblich rationalisiert werden kann. Zudem wird durch das Verfahren eine verbesserte Anbindung der Halbleiterchips an das Substrat mittels der intermetallischen Verbindung ermöglicht. Vorzugsweise kommt hier eine einzige metallische Verbindung, also insbesondere ein einziges Lotmetallsystem, zum Einsatz, was es erheblich erleichtert, die langfristige Zuverlässigkeit des bestückten Substrates sicherzustellen.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt A) auf: Bereitstellen eines Substrats. Bei dem Substrat kann es sich beispielsweise um eine Keramik, eine Leiterplatte, eine Platine oder allgemein um eine Platte handeln, die mit einem Kunststoffmaterial, einem Metall, einem keramischen Material oder einem Halbleitermaterial gebildet ist. Das Substrat kann auch ein PCB (Printed Circuit Board) sein. Vorzugsweise ist das Substrat eine Leiterplatte.
  • Gemäß zumindest einer Ausführungsform weist das Substrat eine Vielzahl von Landeflächen auf. Die Landeflächen sind jeweils zur Aufnahme eines Halbleiterchips eingerichtet. Mit Landeflächen werden hier und im Folgenden Bereiche des Substrats verstanden, an denen sich die Halbleiterchips mittels selbstorganisierter Anordnung orientieren. Auf den Landeflächen wird die metallische Flüssigkeit angeordnet. In einem späteren Verfahrensschritt kann dann auf die metallische Flüssigkeit die Rückseite des jeweiligen Halbleiterchips platziert werden, wobei sich die intermetallische Verbindung ausbildet.
  • Gemäß zumindest einer Ausführungsform sind die Landeflächen matrixförmig zueinander in Draufsicht auf das Substrat angeordnet.
  • Gemäß zumindest einer Ausführungsform weist das Substrat eine Vielzahl von Landeflächen auf, die jeweils zur Aufnahme eines Halbleiterchips eingerichtet sind und auf die die metallische Flüssigkeit angeordnet ist. Das Substrat ist in einem Lösungsmittel eingebracht. Anschließend werden die Halbleiterchips in das Lösungsmittel eingebracht, wobei sich die Halbleiterchips selbstorganisiert auf die Landeflächen anordnen. Dabei bildet die metallische Flüssigkeit auf der Landefläche und das zweite Metall der metallischen Anschlussschicht eine intermetallische Verbindung aus, die eine höhere Wiederaufschmelztemperatur als die Schmelztemperatur der metallischen Flüssigkeit aufweist.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt B) auf: Bereitstellen einer metallischen Flüssigkeit. Die metallische Flüssigkeit wird strukturiert auf dem Substrat angeordnet. Insbesondere wird die metallische Flüssigkeit auf die Landeflächen des Substrats angeordnet.
  • Dass eine Schicht, ein Element oder eine Flüssigkeit „auf“ oder „über“ einer anderen Schicht, einem anderen Element oder einer anderen Flüssigkeit angeordnet oder aufgebracht ist, kann hier und im Folgenden bedeuten, dass die eine Schicht, das eine Element oder die eine Flüssigkeit unmittelbar in direktem mechanischem und/oder elektrischem Kontakt auf der anderen Schicht, dem anderen Element oder der anderen Flüssigkeit angeordnet ist. Weiterhin kann es auch bedeuten, dass die eine Schicht, das eine Element oder die eine Flüssigkeit mittelbar auf oder über der anderen Schicht, dem anderen Element oder der anderen Flüssigkeit angeordnet ist. Dabei können dann weitere Schichten und/oder Elemente und/oder Flüssigkeiten zwischen der einen und der anderen Schicht oder zwischen dem einen und dem anderen Element oder der einen und der anderen Flüssigkeit angeordnet sein.
  • Gemäß zumindest einer Ausführungsform wird die metallische Flüssigkeit in festem Aggregatszustand auf das Substrat aufgebracht. Dies kann beispielsweise dadurch erzeugt werden, dass die Schmelztemperatur des ersten Metalls größer ist als die Umgebungstemperatur des Substrats. Im weiteren Verfahrensschritt kann die Umgebungstemperatur dann über die Schmelztemperatur der metallischen Flüssigkeit und/oder des ersten Metalls erhöht werden, sodass schließlich die metallische Flüssigkeit auf dem Substrat flüssig ist.
  • Gemäß zumindest einer Ausführungsform ist die metallische Flüssigkeit eine Legierung oder ein Gemisch, weist also vorzugsweise neben dem ersten Metall auch noch weitere Metalle auf. Dabei ist insbesondere das erste Metall Bestandteil der Legierung oder des Gemisches. Die Legierung oder das Gemisch kann beispielsweise aus Bismut, Indium und Zinn geformt sein.
  • Gemäß zumindest einer Ausführungsform ist das erste Metall ein Metall oder ein Gemisch von mehreren Metallen und aus der folgenden Gruppe oder Kombinationen daraus ausgewählt: Gallium (Ga), Indiumsilber (InAg), Indiumzinn (InSn), Indiumzinnzink (InSnZn), Bismutindium (BiIn), Bismutindiumzinn (BiInSn), Bismutzinn (BiSn), Galliumindium (GaIn), Galliumindiumzinn (GaInSn), Galliumzinn (GaSn).
  • Gemäß zumindest einer Ausführungsform ist das erste Metall aus folgender Gruppe ausgewählt: Ga, In, Ag, Sn, Zn, Bi. Alternativ kann das erste Metall ein Gemisch der oben genannten Elemente aufweisen, die insbesondere den Hauptbestandteil des Gemisches bilden. Zusätzlich können weitere Elemente mit geringem Anteil in dem Gemisch vorhanden sein. Insbesondere weist das erste Metall eine Schmelztemperatur von kleiner als 85 °C oder kleiner als 160 °C auf.
  • Gemäß zumindest einer Ausführungsform ist die metallische Flüssigkeit als eutektisches Gemisch ausgeformt. Die metallische Flüssigkeit weist vorzugsweise eine Schmelztemperatur auf, die unter der Umgebungstemperatur des Substrats und/oder der Siedetemperatur eines Lösungsmittels liegt.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt C) auf, Bereitstellen von Halbleiterchips. Die Halbleiterchips weisen eine Vorderseite und eine Rückseite auf. Auf der Rückseite jedes Halbleiterchips ist mindestens eine metallische Anschlussschicht angeordnet. Mit Rückseite kann hier und im Folgenden die der Hauptstrahlungsaustrittsfläche gegenüberliegende Seite des Halbleiterchips gemeint sein. Als Rückseite kann auch die Seite des Halbleiterchips bezeichnet werden, die mit der metallischen Flüssigkeit während der Herstellung in direktem mechanischem Kontakt steht. Hauptstrahlungsaustrittsfläche meint hier die Fläche, über die zumindest der Großteil der Strahlung des Halbleiterchips emittiert wird. Die Hauptstrahlungsaustrittsfläche ist der Wachstumsrichtung der Halbleiterschichtenfolge des Halbleiterchips senkrecht orientiert. Die metallische Anschlussschicht weist ein zweites Metall auf. Das zweite Metall ist von dem ersten Metall verschieden.
  • Gemäß zumindest einer Ausführungsform sind auf dem Substrat mehr als ein Halbleiterchip, beispielsweise zwei, drei, vier, fünf, zehn, 105, 106 oder 107 Halbleiterchips, angeordnet. Vorzugsweise sind die Halbleiterchips auf dem Substrat matrixförmig angeordnet.
  • Gemäß zumindest einer Ausführungsform weist der Halbleiterchip eine Halbleiterschichtenfolge auf. Die Halbleiterschichtenfolge des Halbleiterchips basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Die Halbleiterschichtenfolge beinhaltet eine aktive Schicht mit mindestens einem pn-Übergang und/oder mit einer oder mit mehreren Quantentopfstrukturen. Im Betrieb des Halbleiterchips wird in der aktiven Schicht eine elektromagnetische Strahlung erzeugt. Der Halbleiterchip ist also im Betrieb dazu eingerichtet, Strahlung zu emittieren. Eine Wellenlänge, das Wellenlängenmaximum oder Peakwellenlängenmaximum der Strahlung liegt bevorzugt im ultravioletten und/oder sichtbaren Spektralbereich, insbesondere bei Wellenlängen zwischen 420 nm und 680 nm, zum Beispiel zwischen einschließlich 440 nm und 480 nm.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei dem Halbleiterchip um eine Leuchtdiode, kurz LED. Der Halbleiterchip ist bevorzugt dazu eingerichtet, blaues, rotes, grünes oder weißes Licht zu emittieren.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip als Flip-Chip ausgeformt. Damit ist hier und im Folgenden gemeint, dass der Halbleiterchip seine elektrischen Kontakte alle auf einer Seite angeordnet hat. Insbesondere weist der Halbleiterchip auf der Rückseite alle elektrischen Kontakte auf. Bei dem Flip-Chip sind insbesondere die Kontakte dann zwischen der Halbleiterschichtenfolge und dem Substrat angeordnet. Der Flip-Chip kann als Saphir-Flip-Chip ausgeformt sein. Solche Halbleiterchips zeigen den Vorteil, dass für den elektrischen Anschluss beispielsweise keine zusätzlichen elektrischen Kontakte, etwa in Form von Bonddrähten, mehr notwendig sind.
  • Alternativ oder zusätzlich kann der Halbleiterchip auch als sogenannter Dünnfilmchip ausgeformt sein. Dünnfilmchips sind vom Aufbau her dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erläutert.
  • Gemäß zumindest einer Ausführungsform sind die Halbleiterchips als sogenannte Chip-Size-Package-Bauteile ausgeformt. Chip-Size- oder Chip-Scale-Package kann ein Bauteil bezeichnen, das nichtwesentlich größer ist als der reine Halbleiterchip. Häufig wird damit ein Bauteil impliziert, dessen Grundfläche nicht mehr beträgt als das 1,2-Fache des Halbleiterchips. Üblicherweise sind dann auch alle elektrischen Anschlussflächen auf einer Seite („Montageseite“). Chip-Scale-Packages von LEDs sind mit Volumen- und Oberflächenemittern möglich. Dünnfilmchips sind typische Oberflächenemitter.
  • Die Halbleiterchips weisen auf ihrer Rückseite jeweils mindestens eine metallische Anschlussschicht auf. Die metallische Anschlussschicht kann die Halbleiterchiprückseite vollständig oder teilweise bedecken. Die metallische Anschlussschicht kann dabei auch rund oder tropfenförmig ausgeformt sein.
  • Gemäß zumindest einer Ausführungsform weist die metallische Anschlussschicht ein zweites Metall auf. Das zweite Metall ist ein Metall oder ein Gemisch von mehreren Metallen und aus folgender Gruppe oder Kombinationen daraus ausgewählt: Gold (Au), Silber (Ag), Kupfer (Cu), Palladium (Pd), Platin (Pt), Nickel (Ni), Nickelgold (NiAu), Nickelpalladiumgold (NiPdAu). Das zweite Metall und die metallische Flüssigkeit reagieren chemisch im oder nach Schritt D) zu einer intermetallischen Verbindung. Die intermetallische Verbindung ist insbesondere von dem ersten, zweiten Metall und der Zusammensetzung der metallischen Flüssigkeit verschieden. Anschlussschichten mit Ni/Au oder Ni/Pd/Au sind insbesondere als Schichtstapel ausgeformt. Auf eine (unedle) Nickelschicht ist als Oxidationsschutz oder Benetzungshilfe beispielsweise eine edlere Schicht aus Au oder Pd aufgebracht. Das Au, das über dem Pd aufgebracht sein kann, bildet meist eher Inseln als eine zusammenhängende Schicht. Es handelt sich bei Ni/Au oder Ni/Pd/Au insbesondere nicht um eine Legierung oder ein mehr oder minder homogenes Gemisch der genannten Elemente.
  • Gemäß zumindest einer Ausführungsform ist das zweite Metall aus folgender Gruppe ausgewählt: Ag, Au, Cu, Ni, Pd, Pt. Alternativ kann das zweite Metall ein Gemisch der oben genannten Elemente aufweisen, die insbesondere den Hauptbestandteil des Gemisches bilden. Das Gemisch kann weitere Elemente mit geringem Anteil aufweisen.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren einen Schritt D) auf, selbstorganisierte Anordnung der Halbleiterchips auf die metallische Flüssigkeit, sodass das erste Metall und das zweite Metall zumindest eine intermetallische Verbindung ausbilden, die eine höhere Wiederaufschmelztemperatur als die Schmelztemperatur der metallischen Flüssigkeit aufweist.
  • Eine selbstorganisierte Anordnung meint hier, dass sich die Halbleiterchips auf die metallische Flüssigkeit der Landeflächen infolge der Oberflächenspannung flüssiger Metalle anlagern. Dieses Prinzip ist dem Fachmann hinreichend bekannt und kann beispielsweise Biswas et al., Micromachines 2016, 7, 54, Seiten 1 bis 13, entnommen werden. Der Offenbarungsgehalt dieser Druckschrift wird hiermit durch Rückbezug aufgenommen. Das in dieser Druckschrift beschriebene Verfahren beschreibt allerdings nicht das sequentielle Aufbringen der Halbleiterchips und die Ausbildung der intermetallischen Verbindung.
  • Gemäß zumindest einer Ausführungsform weist das Bauelement eine intermetallische Verbindung auf. Vorzugsweise weist das Bauelement auch mehr als eine intermetallische Verbindung auf. Die intermetallische Verbindung weist eine höhere Wiederaufschmelztemperatur als die Schmelztemperatur der metallischen Flüssigkeit auf.
  • Gemäß zumindest einer Ausführungsform ist die Wiederaufschmelztemperatur der intermetallischen Verbindung größer als 260 °C, 280 °C oder 300 °C. Dies kann dadurch erzeugt werden, dass nach der Montage der Halbleiterchips auf das Substrat die Konzentration einer niederschmelzenden Komponente in der metallischen Flüssigkeit verarmt wird und damit der Schmelzpunkt für die intermetallische Verbindung über 260 °C angehoben wird. Insbesondere dient die intermetallische Verbindung als Verbindungsschicht zwischen Substrat und Halbleiterchips. Vorzugsweise handelt es sich bei der intermetallischen Verbindung um ein Lotmetallsystem. Das erste Metall und gegebenenfalls weitere Metalle können beispielsweise in der metallischen Flüssigkeit ein eutektisches Gemisch mit einem niedrigen Schmelzpunkt bilden. Durch Zumischen des zweiten Metalls infolge der Montage der Halbleiterchips bildet sich zumindest eine intermetallische Verbindung aus, die einen höheren Schmelzpunkt als den Schmelzpunkt des eutektischen Gemisches aufweist.
  • Die Wiederaufschmelztemperatur der montierten Chips soll erhöht werden, indem die Zusammensetzung der anfänglich flüssigen Schmelze geeignet verändert wird, wenn die Schmelze mit dem Metall beziehungsweise den Metallen der Chipmontagefläche reagiert. Eine solche mögliche Änderung besteht darin, die Schmelze durch Reaktion mit einer festen Metallschicht in eine feste Lösung in dieser Metallschicht zu überführen. Beispielsweise könnten die Landeflächen mit Gallium beschichtet sein. Bei 45 °C fängt das flüssige Ga einen Chip mit dicker Ag-Rückseite ein. Wenn alles Ga in die Ag-Schicht diffundiert ist und dort nur zirka 10 Mol-% an der Ag-Ga-Zusammensetzung ausmacht, liegt eine Festkörperlösung von Ga in Ag vor, die erst deutlich oberhalb von 600 °C wiederschmelzen würde. In diesem Beispiel erreicht man also die gewünschte Verfestigung der Verbindung, ohne eine intermetallische Verbindung gebildet zu haben. Eine andere Möglichkeit besteht darin, intermetallische Verbindungen zu bilden, deren Schmelzpunkt entsprechend höher liegt. In dem einfachen Beispiel mit Ga als Lot und Ag als Chiprückseite kann das Ziel auch darin liegen, die intermetallische Verbindung ζ'-AgGa („zeta-Strich“-AgGa) zu bilden, deren Ga-Gehalt bei 220 °C zwischen 25 und 33 Mol-% liegt. Wenn etwa Ga oder GaInSn das Lotsystem darstellt, dann kann die intermetallische Verbindung eher außerhalb einzuordnen sein, da ein zusätzliches Element wie Ag oder Au dazukommt.
  • Gemäß zumindest einer Ausführungsform erfolgt Schritt D) sequentiell. Dies meint hier, dass nicht alle Landeflächen des Substrats gleichzeitig mit den Halbleiterchips belegt werden, sondern dass die Anordnung der Halbleiterchips auf die Landeflächen des Substrats schrittweise erfolgt.
  • Gemäß zumindest einer Ausführungsform ordnen sich im Schritt D) zuerst eine Art von Halbleiterchips, dann eine zweite Art von Halbleiterchips und dann gegebenenfalls weitere Arten von Halbleiterchips selbstorganisiert an. Die Arten der Halbleiterchips unterscheiden sich insbesondere durch ihre Geometrie. Alternativ oder zusätzlich sind die Arten von Halbleiterchips auch dazu eingerichtet, Strahlung zu emittieren, wobei das Peakwellenmaximum der Strahlungen der ersten, zweiten und/oder der weiteren Art von Halbleiterchips unterschiedlich ist. Mit anderen Worten können somit vorzugsweise sequentiell Halbleiterchips auf das Substrat aufgebracht werden, die Strahlung einer unterschiedlichen Wellenlänge emittieren. Beispielsweise können zuerst blau emittierende Halbleiterchips auf das Substrat, anschließend können rot emittierende Halbleiterchips und anschließend grün und/oder weiß emittierende Halbleiterchips auf das Substrat aufgebracht werden.
  • Gemäß zumindest einer Ausführungsform wird auf allen Landeflächen die metallische Flüssigkeit angeordnet. Anschließend wird zumindest ein Teil der Landeflächen mit einer Deckschicht bedeckt, sodass sich die Halbleiterchips ausschließlich auf die unbedeckten Landeflächen selbstorganisiert anordnen und die bedeckten Landeflächen frei von den Halbleiterchips bleiben.
  • Gemäß zumindest einer anderen Ausführungsform wird auf allen Landeflächen die metallische Flüssigkeit angeordnet. Anschließend werden alle Landeflächen mit einer Deckschicht bedeckt und anschließend die Deckschicht von einem Teil der bedeckten Landeflächen wieder entfernt, sodass sich die Halbleiterchips ausschließlich auf die unbedeckten Landeflächen selbstorganisiert anordnen und die bedeckten Landeflächen frei von den Halbleiterchips bleiben.
  • Zusätzlich kann zu der einen oder anderen Ausführungsform anschließend die Deckschicht von einem Teil der bedeckten Landeflächen entfernt werden, sodass unbedeckte Landeflächen erzeugt werden, wobei sich anschließend weitere Halbleiterchips ausschließlich auf die unbedeckten Landeflächen selbstorganisiert oder selbstorientiert anordnen und die bedeckten Landeflächen frei von den Halbleiterchips bleiben. Mit anderen Worten können beispielsweise zuerst blau emittierende Halbleiterchips und anschließend beispielsweise grün emittierende Halbleiterchips auf das Substrat angebracht werden. Alternativ oder zusätzlich ist auch das Aufbringen von Halbleiterchips unterschiedlicher Geometrie möglich.
  • Gemäß zumindest einer Ausführungsform ist die Deckschicht eine Fotolackschicht. Die Fotolackschicht kann mittels Lithografie entfernt und/oder aufgebracht werden.
  • Gemäß zumindest einer Ausführungsform erfolgt das Entfernen der Deckschicht von den Landeflächen sequentiell. Das Entfernen erfolgt solange, bis sich auf allen Landeflächen ein Halbleiterchip selbstorganisiert angeordnet hat. Mit anderen Worten kann das Aufbringen der Halbleiterschichtenfolgen auf unbedeckte Landeflächen so oft wiederholt werden, bis alle Landeflächen bedeckt sind.
  • Gemäß zumindest einer Ausführungsform werden die Halbleiterchips im Überschuss zugegeben. Nach Schritt D) werden anschließend die nicht-selbstorganisiert angeordneten Halbleiterchips entfernt.
  • Beispielsweise sind auf dem Substrat fünf Landeflächen mit jeweils einer metallischen Flüssigkeit angeordnet. Damit können sich auch fünf Halbleiterchips jeweils auf diese Landeflächen anordnen. Es werden zehn Halbleiterchips, also im Überschuss, dazugegeben, wobei sich fünf der Halbleiterchips mittels Selbstorganisation auf die Landeflächen anordnen. Die überschüssigen fünf Halbleiterchips werden dann in einem anschließenden Schritt entfernt. Vorzugsweise befinden sich das Substrat und die Halbleiterchips in einem Lösungsmittel, wie Wasser. Die Halbleiterchips werden dann auf die Oberfläche des Wassers gegeben und das Substrat ist von dem Wasser vollständig umgeben. Durch die Selbstorganisation der Halbleiterchips an die metallische Flüssigkeit des Substrats werden dann fünf Halbleiterchips angeordnet und die restlichen nicht-selbstorganisiert angeordneten Halbleiterchips anschließend wieder entfernt.
  • Gemäß zumindest einer Ausführungsform wird nach Schritt D) das Lösungsmittel, beispielsweise Wasser, entfernt. Die Halbleiterchips können dann mittels Verdampfung oder Reinigungsreagenz gereinigt werden.
  • Als Lösungsmittel kann Wasser, Heptan, Toluol, Butanol, Pentanol, Butylacetat, 1-Methoxy-2-Propylacetat (PGMEA) Monoethylenglykol oder eine Kombination daraus verwendet werden. 1-Methoxy-2-Propylacetat weist einen Siedepunkt von zirka 146 °C auf. Im Prinzip können auch andere geeignete Lösungsmittel verwendet werden.
  • Es wird weiterhin ein optoelektronisches Bauelement angegeben. Vorzugsweise wird das optoelektronische Bauelement mit dem hier beschriebenen Verfahren hergestellt. Das optoelektronische Bauelement weist vorzugsweise einen Verbund von Halbleiterchips auf, die auf einem Substrat angeordnet sind. Die Halbleiterchips sind insbesondere über die metallische Verbindung an dem Substrat fixiert. Dabei gelten alle Definitionen und Ausführungen des Verfahrens auch für das Bauelement und umgekehrt.
  • Insbesondere kommen als Halbleiterchips Lumineszenzdioden (LEDs) in Betracht. Diese werden häufig nach ihrer Farbe im Sinne von Emissionsspektren unterschiedlicher Gruppen oder Arten zugeteilt, wobei die Leuchtdioden einer Gruppe oder einer Art im Wesentlichen alle in der gleichen Farbe emittieren.
  • Das Bauelement kann zumindest einen Bildpunkt mit mindestens drei Emissionsfarben aufweisen. Solche Tripel (3-Tupel) können durch Vereinzeln aus einem Substrat mit einer Vielzahl von Landeflächen gewonnen werden.
  • Das Bauelement kann als Anzeigevorrichtung ausgeformt sein, die mit dem hier beschriebenen Verfahren hergestellt ist und/oder aus einer Vielzahl von Bildpunkten und/oder Bauelementen bestehen oder diese aufweisen kann.
  • Bisher gibt es verschiedene Ansätze, um Halbleiterchips auf Substrate zu bestücken und dieses Verfahren zu rationalisieren. Dabei kommt Parallelisieren und selbstorganisiertes Bestücken in Betracht. Diese zwei Ansätze sind vielversprechend. Parallelisieren kann etwa im sogenannten Micro-Transfer-Printing erreicht werden. Nachteilig beim Parallelisieren ist die Einschränkung bei der Wahl der Abstände zwischen den Halbleiterchips auf die Landeflächen. Zudem ist ein flächiges Substrat notwendig. Es müssen defekte Halbleiterchips durch Einzelbestückungsschritte nachbesetzt werden.
  • Das Selbstorganisieren kann beispielsweise sequentiell erfolgen. Zum anderen können Größenunterschiede der Halbleiterchips ausgenutzt werden, um ein sequentielles Anordnen zu erreichen. Zuerst können beispielsweise große Halbleiterchips gesetzt werden, denen nach dem Schlüsselschlossprinzip der Zugang zu den Landeflächen für die kleineren Halbleiterchips verwehrt ist, bevor in einem weiteren Verfahrensschritt die kleineren Halbleiterchips gesetzt werden. Mit diesem Verfahren ist jedoch das Setzen von Halbleiterchips gleicher Größe, aber unterschiedlicher Emissionsfarbe, nicht möglich.
  • Alternativ könnten auch verschiedene Arten von Halbleiterchips sequentiell auf die Landeflächen angeordnet werden und durch Verwenden eines elektrischen Heizers die metallische Flüssigkeit erzeugt werden. Solche elektrischen Heizer bedeuten aber einen zusätzlichen Aufwand. Ferner wird durch einen elektrischen Heizer auch die Leistungsfähigkeit des späteren Systems enorm begrenzt, etwa da die nötigen Isolationsschichten das Abführen von Verlustleistung im Betrieb behindern.
  • Alternativ können auch Metalle unterschiedlicher Solidustemperatur eingesetzt werden und die Temperatur stufenartig gesteigert werden, um mehrere Landeflächen mit metallischer Flüssigkeit für die Halbleiterchips bereitzustellen. Ein anschließendes Abkühlen unter die Solidustemperatur fixiert dann die entsprechenden Halbleiterchips an dem Substrat.
  • Eine Abdeckung mit Fotolack ist möglich, um selektiv bestimmte Landungsflächen mit der metallischen Flüssigkeit zu beschichten.
  • Das hier beschriebene Verfahren nutzt eine metallische Flüssigkeit zum selbständigen Bestücken von Halbleiterchips. Dies verlangt an zumindest das erste Metall der metallischen Flüssigkeit recht milde Schmelztemperaturen, wobei Temperaturen unter 200 °C zu bevorzugen sind. Vorzugsweise weisen das erste Metall oder die metallische Flüssigkeit eine Schmelztemperatur unter 100 °C auf. Als Lösungsmittel kann dann insbesondere Wasser zum Suspendieren der Halbleiterchips eingesetzt werden. Der geringe Schmelzpunkt der Metalle definiert gleichzeitig die Wiederaufschmelztemperatur der Verbindung von Halbleiterchip und Substrat und begrenzt damit die maximale zulässige Einsetztemperatur.
  • Mit Wiederaufschmelztemperaturen unter 260 °C lassen sich in der Regel keine Bauteile herstellen, die mit der Eignung zur Oberflächenmontage verkauft werden können. Dieses Problem wird mit dem hier beschriebenen Verfahren gelöst.
  • Die Erfinder haben herausgefunden, dass Halbleiterchips gleicher Geometrie, die aber zu unterschiedlichen Arten von Halbleiterchips gehören, gezielt auf bestimmte Landeflächen des Substrats aufgebracht werden können. Dies kann hier unter Ausnutzung der Oberflächenspannung der metallischen Flüssigkeit erfolgen, wobei sich die Halbleiterchips selbstorganisiert montieren, wenn beispielsweise die Landeflächen gruppenweise freigelegt werden.
  • Es kann zum einen eine Fotolackschicht die Landeflächen abdecken, die für die Halbleiterchips vorgesehen sind, die erst in einem späteren Verfahrensschritt montiert werden sollen. Eine Sequenz unterschiedlicher Fotolackmasken kann die entsprechenden Arten von Halbleiterchips definieren, die sich auf die entsprechenden Landeflächen orientieren sollen.
  • Alternativ können die Landeflächen auch erst sequentiell erzeugt werden, also mit der metallischen Flüssigkeit bedeckt werden. Die Sequenz der unterschiedlichen Fotolackmasken kann vor jeglicher Bestückoperation erzeugt werden oder im Wechsel mit dem jeweils zugehörigen Bestückungsschritt erfolgen. Das aufwändige Bestücken von Substraten, insbesondere Platinen mit einer Vielzahl geometrisch gleichartiger Halbleiterchips aus mehreren Arten, die beispielsweise eine unterschiedliche Funktion aufweisen, kann damit erheblich rationalisiert werden. Ausschließlich als gut getestete Bauteile, die Schüttgut sein dürfen, können auch auf nicht-ebene Substrate montiert werden. Die benötigten Fotolithografiemasken können jeweils im Wechsel mit den zugehörigen Bestückoperationen erzeugt werden. Die Landeflächen können mit einer neuen metallischen Flüssigkeit zum Einfangen der Halbleiterchips ausgerüstet werden.
  • Werden alle nötigen Lackebenen vor dem Bestückprozess aufgebracht, sind bei der Fotolithografie einfache Teilprozesse möglich, da es ohne bereits gesetzte Bauteile keine wesentlichen Höhenunterschiede auszugleichen gilt. Auch bei dieser Variante kann die Landefläche zum Einfangen der Halbleiterchips mit einer beim Bestückprozess flüssigen Metalllage, insbesondere aufweisend das erste Metall, beschichtet sein.
  • Alternativ können auch die Halbleiterchips mit einer schmelzbaren, beim Bestücken dann flüssigen metallischen Flüssigkeit ausgerüstet sein. Die eine Art der Halbleiterchips kann die eine Variante nutzen. Die andere Art der Halbleiterchips kann die andere Variante nutzen. Werden die Landeflächen mit der zur Montage metallischen Flüssigkeit ausgestattet, kann man bei m unterschiedlichen Arten von Halbleiterchips mit m - 1 Masken oder Maskierungsschritte auskommen. Das Aufbringen der flüssigen Lotschicht auf die Halbleiterchips ist möglich, aber weniger bevorzugt, da sich zwei Halbleiterchips, wenn sie sich in der Lösung mit ihren flüssigen Metallschichten berühren, aneinanderbinden können und so nicht mehr für die Bestückung der Platine oder des Nutzens zur Verfügung stehen.
  • Der Hauptvorteil des Verfahrens liegt darin, dass die Halbleiterchips so robust und temperaturstabil an das Substrat angebunden werden können, dass weitere Prozessschritte deutlich oberhalb der Montagetemperatur stattfinden können, beispielsweise um die Halbleiterchips zum Schutz vor Feuchte zu kapseln oder um die so erhaltenen Bauteile mit Verfahren der Oberflächenmontage zu Baugruppen zusammensetzen zu können. Das hier vorgeschlagene Verfahren kommt insbesondere mit einer einzigen intermetallischen Verbindung aus, was es erheblich erleichtert, die langfristige Zuverlässigkeit der bestückten Baugruppen sicherzustellen.
  • Gemäß zumindest einer Ausführungsform weist die metallische Flüssigkeit eine Legierung aus Bi, In und Sn auf, wobei das zweite Metall Au ist, wobei die intermetallische Verbindung AuSn und/oder AuIn aufweist.
  • Im Folgenden werden hier Ausführungsbeispiele beschrieben:
  • Ausführungsbeispiel 1
  • Die Landeflächen auf dem Substrat, beispielsweise die Landeflächen auf einer Keramik-, Metallkern- oder Kunstharzleiterplatte, werden für alle Halbleiterchips gleichzeitig mit einer bei milden Temperaturen bereits flüssigen metallischen Flüssigkeit bestückt oder behandelt. Es können Gefahrstoffe, wie beispielsweise Kadmium, Quecksilber, Blei, Cäsium oder Frankium, vermieden werden.
  • Als metallische Flüssigkeit können beispielsweise Indium, Indiumsilber, Indiumzinn, Indiumzinnzink, Indiumbismut, Bismutindiumzinn, Bismutzinn, Gallium, Galliumindium, Galliumindiumzinn und Galliumzinn aufgebracht werden. Die Landeflächen können beispielsweise mit der Anode des Bauelements verbunden werden. Die Landeflächen können mittels Abhebetechnik (Lift-Off) fotolithografisch definiert werden. Vor dem Bestücken können alle benötigten Fotolithografiemasken übereinander definiert werden. Ist eine Position in einem Schritt bestückt worden, steht sie im nachfolgenden Schritt auch ohne Lackabdeckung keinem weiteren Bauteil zur Verfügung. Nach dem ersten Bestückschritt kann die oberste Lackmaske selektiv gegen die darunterliegenden Ebenen entfernt werden, wozu hier ein Plasmaveraschungsschritt genutzt werden kann. Eine mögliche Sauerstoffquelle kann hierfür das Distickstoffoxid sein. Die Fotolackmasken sollten die Lösungsmittel tolerieren, an deren Grenzfläche die Halbleiterchips beim Bestückprozess ausgerichtet werden. Für diese Maskierung können fotostrukturierbare Silikone, fotostrukturierbare Spin-on-Gläser oder auf etablierte Prozesse setzend, hard-baked-Fotolack oder fotovernetzbarer wasserlöslicher Lack eingesetzt werden. Die Halbleiterchips, insbesondere Halbleiterchips mit unterschiedlicher Emissionsfarbe, beispielsweise für RGB-Anzeigeflächen, weisen eine Rückseite auf, die mit einer metallischen Anschlussschicht bedeckt ist. Die metallische Anschlussschicht kann aus Gold, Silber, Kupfer, Palladium, Platin, Nickelgold, Nickelpalladiumgold sein. Für den Bestückprozess kann auf folgende Lösungsmittelkombinationen zurückgegriffen werden: Wasser in Heptan (98 °C) und Toluol (113 °C), Butanol (100 °C), Pentanol (138 °C), Butylacetat (126 °C) und Monoethylenglykol (197 °C). Als Halbleiterchips können Saphir-Flip-Chips, Dünnfilmchips und Chip-Size-Package-Bauteile verwendet werden.
  • Nach dem Bestücken können überzählige Halbleiterchips und nicht mehr benötigte Fotolacklagen entfernt werden. Falls, wie bei Dünnfilmchips, noch der zweite Pol der Diode angeschlossen werden muss, kann eine weitere Lackschicht mittels Sprühbelackung aufgetragen und beispielsweise mit Laserdirektbelichtung an die genaue Halbleiterchiplage angepasst werden. Das Elektrodenmetall kann abgeschieden werden. Die Abhebetechnik kann die angepasst strukturierten Leiterbahnen erzeugen.
  • Zur Erhöhung der Wiederaufschmelztemperatur kann hier ein Temperprozess, beispielsweise mit einer metallischen Flüssigkeit, verwendet werden, die unterschiedliche Metallschichten aufweist. Die erste Metallschicht kann aus 3 µm Bismutindiumzinn sein. Diese Metallschicht schmilzt bei 60 °C. Die Schicht besteht dazu aus etwa 60 Atom% Indium, 21 Atom% Bismut und ansonsten aus Zinn. Die Halbleiterchiprückseite besteht im betrachteten Beispiel aus Gold. Während der selbständigen Montage wird die Bismutindiumzinnschicht beispielsweise bei 75° flüssig gehalten. Bei so milden Temperaturen laufen die Reaktionen zwischen der Bismutindiumzinnschicht und der Goldrückseite des eingefangenen Halbleiterchips so langsam ab, dass es während der selbständigen Montage nicht zur isothermen Erstarrung kommt. Man könnte nun einfach sehr lange warten, bis sich in der metallischen Flüssigkeit durch die Beimengung von Gold von der Chiprückseite die Konzentration von Indium und Zinn in der Schicht soweit verringert hat, dass sie erstarrt. Wirtschaftlicher ist es, nach dem Bestückschritt oder den Bestückungsschritten die Anordnung einer höheren Temperatur, beispielsweise bei 350 °C, auszusetzen, um so die Reaktion zu beschleunigen. Die Verbindungsschicht wird dicker, es bildet sich die zumindest eine intermetallische Verbindung, vorzugsweise zwei intermetallische Verbindungen aus Goldzinn und Goldindium. Bismut bleibt entweder als Bismutausscheidung im Gefüge zurück oder bildet mit Gold zusammen Au2Bi als intermetallische Verbindung.
  • Ausführungsbeispiel 2
  • Die Landeflächen auf dem Substrat können für alle Halbleiterchips gleichzeitig mit einer bei milden Temperaturen bereits flüssigen metallischen Flüssigkeit ausgerüstet werden. Dazu können Schichten aus Indium, Indiumgold, Indiumzinn, Indiumzinnzink, Bismutindium, Bismutindiumzinn, Bismutzinn, Gallium, Galliumindium, Galliumindiumzinn, Galliumzinn aufgebracht werden oder es können Schichten aufgebracht werden, die die genannten Bestandteile als eine Komponente enthalten. Die Landeflächen können beispielsweise jeweils mit der Anode des Bauelements verbunden werden. Die Landeflächen können mittels Abhebetechniken fotolithografisch definiert werden. Vor jedem Bestückschritt kann die unmittelbar benötigte Fotolithografiemaske erzeugt werden. Nach jedem Bestückschritt mit Abreinigen überzähliger Halbleiterchips und Entfernen der nicht mehr benötigten Maske kann die nächste Lackmaske erzeugt werden. Die Topographie aufgrund der gesetzten Halbleiterchips kann gut mit Sprühbelackung überformt werden. Die Projektionsbelichtung sorgt für die nötige Schärfentiefe. Zur Erhöhung der Wiederaufschmelztemperatur kann ein elektrochemischer Abreicherungsprozess, beispielsweise mit einer Metallschicht aus 2 µm Bismutindium mit 22 Atom% Bismut und dem Rest Indium, betrachtet werden. Diese Metallschicht schmilzt bei 72 °C. Nach der Montage kann das Ensemble bei 50 °C in eine Lösung getaucht werden, die das weniger edle Indium aus der Verbindung herauslöst. Etwaige Porenbildung kann mit einem nachgelagerten Temperprozess unter Druck kompensiert werden.
  • Ausführungsbeispiel 3
  • Die Landeflächen auf dem Substrat können für die im nächsten Schritt zu setzende Art von Halbleiterchips aufgebracht und definiert werden. Dabei kann vorzugsweise wiederum die Abhebetechnik (Lift-Off) genutzt werden, um die thermische Belastung für die schmelzbaren Schichten möglichst gering zu halten. Die Sequenzdefinition der Lotflächen, Bestücken, Entfernen überzähliger Halbleiterchips kann für jede zu setzende Gruppe oder Art durchgeführt werden. Dadurch weist die Bestückfläche weniger Topographie auf, die den Kontakt der Halbleiterchips mit den Landeflächen aus flüssigem Metall behindern könnten. In diesem Beispiel kann zum Einfangen der Halbleiterchips eine metallische Flüssigkeit oder ein flüssiges Metall aus einer hypereutektischen Bismutindiumlegierung erzeugt werden. Der gegenüber der eutektischen Mischung aus Ausführungsbeispiel 2 erhöhte Indiumgehalt dient hier dazu, die Indiummenge vorzuhalten, die bei der anfänglichen Reaktion von Indium mit einer darunterliegenden Goldschicht verbraucht wird, bis sich eine intermetallische Goldindiumschicht gebildet hat. Deren Schichtdickenwachstum wächst bei der Temperatur der selbständigen Bestückung nicht mehr wesentlich. Die Reaktion von Gold mit der flüssigen Indiumbismutlösung entzieht der Schmelze Indium. Der Indiumüberschuss wird dabei so eingestellt, dass bei der Bestückung im Wesentlichen die eutektische Zusammensetzung vorliegt, um etwaige Hemmnisse beim Einschwimmen der Halbleiterchips, verursacht durch den pastösen Zustand der Lotschicht, zu vermeiden. Da Bismut sich kaum in Gold löst und sich Goldbismut deutlich langsamer bildet als Goldindiumverbindungen, genügt es, hier Indium zu betrachten.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
  • Es zeigen:
    • 1A bis 1D ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform,
    • 2A bis 2E ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform,
    • 3 ein Verfahrensschritt gemäß einer Ausführungsform,
    • 4A bis 4G ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform,
    • 5A bis 5F ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform, und
    • 6A bis 6C jeweils ein Zustandsdiagramm von Metallen, und
    • 7A bis 7I ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden.
  • Die 1A bis 1D zeigen schematisch ein Verfahren zur Herstellung eines optoelektronischen Bauelements. In 1A wird ein Substrat 1 bereitgestellt. Das Substrat 1 weist Landeflächen 11, hier am Beispiel von zwei Landeflächen, auf. Zudem wird zumindest ein Halbleiterchip 3 bereitgestellt, der auf seiner Rückseite 31 des Halbleiterchips eine metallische Abschlussschicht 4 aufweist. Die metallische Abschlussschicht 4 ist hier in Form eines Tropfens ausgeformt. Die Landeflächen 11 weisen ebenfalls eine Tropfenform auf. Die metallische Abschlussschicht 4 weist ein zweites Metall, beispielsweise Gold, auf.
  • Auf dem Substrat 1 wird eine metallische Flüssigkeit 2 bereitgestellt (1B). Die metallische Flüssigkeit 2 ist hier auch tropfenförmig ausgeformt. Die metallische Flüssigkeit 2 ist auf den Landeflächen 11 des Substrats 1 angeordnet. Die metallische Flüssigkeit 2 weist zumindest ein erstes Metall Me1, vorzugsweise mindestens zwei Metalle auf. Beispielsweise weist die metallische Flüssigkeit 2 Indium und Bismut auf.
  • Im anschließenden Verfahrensschritt, wie in 1C gezeigt, wird der Halbleiterchip 3 mit der Rückseite 4 auf das Substrat 1, insbesondere auf die Landeflächen 11 des Substrats 1, angeordnet. Die Anordnung erfolgt hier durch die Oberflächenspannung der metallischen Flüssigkeit 2. Es handelt sich hier um eine selbstorganisierte Anordnung der Halbleiterchips 3 auf die metallische Flüssigkeit 2, sodass das erste Metall Me1 und gegebenenfalls weitere Metalle der metallischen Flüssigkeit 2 und das zweite Metall Me2 der metallischen Abschlussschicht 4 zumindest eine intermetallische Verbindung 6, beispielsweise auch mehr als eine intermetallische Verbindung, ausbilden. Beispielsweise kann sich Goldindium und Goldbismut als intermetallische Verbindung ausbilden. Die intermetallische Verbindung 6 weist eine höhere Wiederaufschmelztemperatur als die Schmelztemperatur der metallischen Flüssigkeit 2 auf. Zudem werden durch das selbstorganisierte Anordnen der Halbleiterchips die Halbleiterchips 3 auf dem Substrat 1 ausgerichtet.
  • Die 2A bis 2E zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements.
  • Die 2A zeigt das Bereitstellen eines Substrats 1. Auf dem Substrat 1 sind eine Vielzahl von Landeflächen 11 vorhanden, wie in 2B gezeigt.
  • Auf diesen Landeflächen 11 wird jeweils eine metallische Flüssigkeit 2 angeordnet. Die metallische Flüssigkeit 2 kann als Schicht oder als Mehrschichtsystem ausgeformt sein ( 2C). Ferner werden Halbleiterchips 3 bereitgestellt, die auf ihrer Rückseite eine metallische Abschlussschicht aufweisen. Die Halbleiterchips 3, wie in 2D gezeigt, orientieren sich selbstständig auf die metallische Flüssigkeit 2. Dabei ordnet sich die metallische Anschlussschicht 4 der jeweiligen Halbleiterchips 3 direkt auf die metallische Flüssigkeit 2 an. Die metallische Flüssigkeit 2 und die metallische Anschlussschicht 4 bilden dabei zumindest eine intermetallische Verbindung 6. Vorzugsweise wird die niederschmelzende Komponente in der metallischen Flüssigkeit 2 verarmt, sodass die intermetallische Verbindung 6 eine Wiederaufschmelztemperatur von über 260 °C aufweist.
  • Die intermetallische Verbindung 6 bildet ein Verbindungselement zwischen dem Halbleiterchip 3 und dem Substrat 1 (2E).
  • Das Substrat 1 kann beispielsweise eine Leiterplatte sein.
  • Die 3 zeigt einen Verfahrensschritt, der beispielsweise nach dem Verfahrensschritt in der 2B erfolgen kann. Dabei kann das Substrat 1 in ein Lösungsmittel 8 eingebracht werden. Beispielsweise kann als Lösungsmittel 8 Wasser verwendet werden. Die metallische Flüssigkeit 2 weist in dem Lösungsmittel einen flüssigen Aggregatszustand auf. Anschließend können die Halbleiterchips 3 über ihre Rückseite sich selbst organisiert auf die jeweilige metallische Flüssigkeit 2 orientieren. Vorzugsweise schwimmen die Halbleiterchips 3 auf der Wasseroberfläche und ordnen sich orientiert durch die Oberflächenspannung auf die metallische Flüssigkeit 2 an. Vorzugsweise werden die Halbleiterchips im Überschuss dazugegeben, sodass ein leichtes Anbinden mittels Selbstorganisation an das Substrat 1 erfolgt.
  • 4A bis 4G zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements.
  • Die 4A zeigt das Bereitstellen eines Substrats 1 mit Landungsflächen 11, auf denen eine metallische Flüssigkeit 2 angeordnet ist.
  • Anschließend kann auf das Substrat 1 eine Deckschicht 7, insbesondere eine Fotolackschicht, auf alle Landungsflächen 11 aufgebracht werden (4B). Das Aufbringen kann beispielsweise mittels Lithografie erfolgen. Als Deckschicht 7 kann beispielsweise ein fotohärtbares Silikon, fotohärtbares Spin-On-Glas, ausgebackener Fotoresist oder ein fotohärtbarer wasserlöslicher Lack verwendet werden. Der für die Fotolithografie nötige Lack kann durch Sprühen (Sprühbelackung), Tauchen oder Aufschleudern (spin coating) aufgebracht werden.
  • Anschließend können, wie in 4C gezeigt, zumindest ein Teil der Landeflächen 11 mit der metallischen Flüssigkeit 2 entfernt werden. Das Entfernen kann beispielsweise lithografisch erfolgen. Als Lösungsmittel kann Wasser, Heptan (98 °C)/Toluol (113 °C)/Butanol (100 °C), Pentanol (138 °C)/Butylacetat (126 °C)/Monoethylenglycol (197 °C) verwendet werden. Der Halbleiterchip 3 kann ein Dünnfilmchip oder ein Saphir-Flip-Chip sein.
  • Anschließend kann, wie in 4D gezeigt, die freigelegte Landefläche 11 mit einem Halbleiterchip 3 bedeckt oder bestückt werden. Vorzugsweise werden mehr als ein Halbleiterchip 3 dazugegeben, die Halbleiterchips 3 werden also im Überfluss dazugegeben. Anschließend erfolgt das Entfernen der überschüssigen Halbleiterchips und des Lösungsmittels. Die Anordnung wird getrocknet durch Verdampfen oder Säubern. Der Fotolack kann durch nasschemische oder trockenchemische Ätzung entfernt werden.
  • Anschließend können weitere Landeflächen 11, die mit der Deckschicht bedeckt sind, entfernt werden (4E). Es können somit weitere Halbleiterchips 3 auf die nichtbedeckten Landeflächen aufgebracht werden. Die Landeflächen können aktiviert werden, indem entweder die Lackschicht entfernt oder die Landefläche freigelegt wird.
  • Die in den 4D und 4E aufgebrachten Halbleiterchips können sich beispielsweise durch ihr Emissionsspektrum voneinander unterscheiden. Beispielsweise können im Schritt zur 4D rot emittierende Halbleiterchips aufgebracht werden, während im Schritt zur 4E blau emittierende Halbleiterchips aufgebracht werden.
  • Es erfolgt anschließend das Gleiche, wie bereits zur Aufbringung des rot emittierenden Halbleiterchips gesagt.
  • Der Überschuss an Halbleiterchips, die sich nicht an die Landungsflächen 11 orientieren, können entfernt werden. Das Lösungsmittel 8 kann entfernt werden, beispielsweise durch Trocknen mittels Vakuum oder durch Säubern.
  • Anschließend können weitere Landeflächen 11 durch nasschemische oder trockenchemische Ätzung entfernt werden.
  • In einem weiteren Verfahrensschritt können weitere Landungsflächen 11, die bisher von der Deckschicht 7 bedeckt waren, mit den Halbleiterchips 3 bestückt werden (siehe 4F) .
  • Dieses Verfahren kann sooft wiederholt werden, bis beispielsweise alle Landeflächen 11 mit den Halbleiterchips 3 bedeckt sind. Die Deckschicht 7 kann beispielsweise mittels BOE (Buffer Oxide Etch), Fluorplasma oder Argonplasma erzeugt werden. Das Substrat 1 kann vor dem Aufbringen der Halbleiterchips 3 einen p-Kontakt aufweisen. Die genannten Ätzprozesse(nasschemisch mit Fensterätzlösung/Buffered Oxide Etch) oder trockenchemisch (F-Plasmaätzen oder Ar-Plasmaätzen) können die Deckschicht entfernen.
  • Das in den 4A bis 4G beschriebene Verfahren kann beispielsweise mit einem fotohärtbaren Spin-On-Glas auf Silsesquioxan erfolgen. Als Lösungsmittel kann Ethylenglycol (197 °C) verwendet werden. Als Halbleiterchip 3 kann ein Saphir-Flip-Chip mit konzentrischen Anschlusskontakten verwendet werden. Der Reinigungsschritt kann mit Ethanol erfolgen und im Vakuum bei 50 °C getrocknet werden. Der Fotolack 7 kann mittels Trockenätzung mit einem Fluorplasma entfernt werden.
  • Alternativ oder zusätzlich kann Spraycoating eines Spin-On-Glases erfolgen. Alternativ kann ein organischer Fotoresistlack verwendet werden. Als Lösungsmittel 8 kann Wasser (100 °C) verwendet werden. Die Werte in Klammern geben die Siedetemperaturen des entsprechenden Lösungsmittels an. Als Halbleiterchip 3 kann ein Dünnfilmchip mit einem p-Kontakt und Bondpads verwendet werden. Das Lösungsmittel 8 kann durch Trocknen im Vakuum bei 50 °C entfernt werden. Als Strip Resist kann N-Methylpyrrolidon (NMP) verwendet werden.
  • Die 4G zeigt eine schematische Draufsicht eines optoelektronischen Bauelements 100 gemäß einer Ausführungsform. Hier sind verschiedene Arten von Halbleiterchips 32, 33 und 34 angeordnet. Das optoelektronische Bauelement 100 wurde mit dem hier beschriebenen Verfahren erzeugt. Es können damit unterschiedliche Arten von Halbleiterchips leicht auf einem Substrat 1 angeordnet werden. Die Anordnung der Halbleiterchips auf den entsprechenden Landeflächen 11 kann leicht bestimmt werden.
  • Die 5A bis 5F zeigen ein alternatives Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einer Ausführungsform.
  • Die 5A zeigt das Bereitstellen eines Substrats 1 mit Landeflächen 11, hier am Beispiel von vier Landeflächen gezeigt. Das Verfahren der 5A bis 5F unterscheidet sich von dem Verfahren der 4A bis 4G dadurch, dass hier nicht gleich zu Beginn des Verfahrens alle Landeflächen 11 mit der metallischen Flüssigkeit 2 belegt werden, sondern dass sequentiell die entsprechende metallische Flüssigkeit 2 auf die Landefläche 11 aufgebracht wird, an die sich schließlich der entsprechende Halbleiterchip 3 selbst orientiert anordnet.
  • Beispielsweise wird, wie in 5B gezeigt, nur auf eine Landefläche 11 die metallische Flüssigkeit 2 aufgebracht.
  • Anschließend erfolgt Schritt C und/oder D, sodass sich der Halbleiterchip 3 mit dieser metallischen Flüssigkeit 2 verbindet und eine intermetallische Verbindung 6 ausbildet. Dieser Halbleiterchip 3 kann beispielsweise ein blau emittierender Halbleiterchip sein. Das Verfahren kann in einem Lösungsmittel erfolgen. Als Lösungsmittel können die hier bereits beschriebenen Lösungsmittel verwendet werden.
  • Anschließend können ein Überschuss von Halbleiterchips 3, die sich nicht auf die Landungsfläche 11 orientiert haben, und das Lösungsmittel entfernt werden. Die Anordnung der 5C kann getrocknet werden durch Verdampfung und gesäubert werden.
  • Anschließend kann ein Lithografieprozess mit Spraycoating erfolgen und eine weitere Landefläche 11 mit der metallischen Flüssigkeit 2 beschichtet werden. Beispielsweise werden nur die Landeflächen 11 mit der metallischen Flüssigkeit 2 beschichtet, an denen sich später grün emittierende Halbleiterchips anordnen sollen (5D).
  • Anschließend kann wieder ein Entfernen des Lösungsmittels oder der überschüssigen Halbleiterchips erfolgen und der Vorgang kann sooft wiederholt werden, bis alle Landeflächen 11 mit den Halbleiterchips 3 bedeckt sind (5E und 5F) .
  • Beispielsweise können in einem anschließenden Schritt weitere Landeflächen 11 mit rot emittierenden Halbleiterchips bedeckt sein. Diese Reihenfolge von blau, grün und rot emittierenden Halbleiterchips kann beliebig erweitert werden. Es können beispielsweise auch erst grün emittierende oder rot emittierende und anschließend blau emittierende Halbleiterchips auf das Substrat 1 aufgebracht werden. Der Prozess kann solange wiederholt werden, bis entweder alle Landefläche 11 mit den Halbleiterchips 3 bedeckt sind oder die gewünschte Anordnung erzielt ist.
  • Die 6A bis 6C zeigen Zustandsdiagramme von Metallen gemäß einer Ausführungsform. Es ist das Zustandsdiagramm in 6A von Bismut und Indium gezeigt. Es ist die Temperatur T in °C in Abhängigkeit von dem Anteil an Indium in Atomprozent oder Gewichtsprozent gezeigt. Bei 78,5 °C weist Bismut und Indium einen eutektischen Punkt auf. Am eutektischen Punkt (72,7 °C) schmilzt eine Bi-In-Mischung mit 78,5 Atom% In-Anteil vollständig. Bei geringerem oder höherem In-Gehalt wird die Schmelztemperatur (höher als die eutektische Temperatur durch die Liquiduslinien links beziehungsweise rechts des Eutektikums angezeigt. Beispielsweise kann die metallische Flüssigkeit 2 Indium und Bismut aufweisen. Dabei kann jedes beliebige Mischungsverhältnis zwischen Bismut und Indium in der metallischen Flüssigkeit 2 vorhanden sein und somit die Schmelztemperatur der metallischen Flüssigkeit eingestellt werden. Bismut weist eine Schmelztemperatur von 271 °C auf, Indium eine Schmelztemperatur von 156 °C. Durch Mischen von Indium und Bismut in bestimmten Verhältnissen können verschiedene Schmelztemperaturen erzeugt werden. Insbesondere soll das Verhältnis von Indium und Bismut derart ausgewählt werden, dass die Schmelztemperatur von Indiumbismutgemisch kleiner ist als die Siedetemperatur des Lösungsmittels.
  • Die 6B zeigt ein Zustandsdiagramm von Gold und Bismut. Es ist die Temperatur T in Abhängigkeit vom Anteil Bismut in Atomprozent Atom% beziehungsweise Gewichtsprozent wt% an Bismut gezeigt. Die metallische Anschlussschicht 4 kann beispielsweise Gold aufweisen. Durch die Reaktion des zweiten Metalls Me2 der metallischen Anschlussschicht 4, also Gold, mit der metallischen Flüssigkeit 2 aus Bismut und Indium kann eine intermetallische Verbindung 6, wie Goldindium und Goldzinn, erzeugt werden. Bismut bleibt entweder als Bismutausscheidung im Gefüge zurück oder bildet mit Gold zusammen Goldbismut als intermetallische Verbindung. Die intermetallische Verbindung 6 weist eine höhere Wiederaufschmelztemperatur als die Schmelztemperatur der metallischen Flüssigkeit auf.
  • Die 6C zeigt ein Zustandsdiagramm von Gold und Indium. Es ist die Temperatur T in °C in Abhängigkeit vom Anteil Indium in Atom% beziehungsweise wt% an Indium gezeigt. Anhand dieser Zustandsdiagramme können geeignete erste beziehungsweise zweite Metalle für die metallische Flüssigkeit 2 beziehungsweise metallische Abschlussschicht 4 gewählt werden, um eine metallische Verbindung 6 zu erzeugen, die eine höhere Wiederaufschmelztemperatur als die Schmelztemperatur der metallischen Flüssigkeit aufweist.
  • Die Halbleiterchips 3 können eine geringe Größe aufweisen, wobei beispielsweise die längste Kante kürzer als 1 mm ist.
  • Die 7A bis 7F zeigen ein Verfahren zur Herstellung eines optoelektronischen Bauelements. Bei diesem Verfahren werden mehrere Lithografieschritte übereinander und im Wechseln zwischen Bestücken und Lackabtragen gezeigt.
  • In 7A ist das Bereitstellen eines Substrats 1 gezeigt. Auf dem Substrat 1 ist die metallische Flüssigkeit 2 aufgebracht. Zudem ist auf der metallischen Flüssigkeit die Deckschicht 7 aufgebracht. Die Deckschicht 7 weist eine Schichtdicke d1 auf. Anschließend kann, wie in 7B gezeigt, die Lithografie erfolgen, sodass zumindest ein Teil der Deckschicht 7, vorzugsweise oberhalb und bereichsweise der metallischen Flüssigkeit 2, entfernt wird.
  • Anschließend kann, wie in 7C gezeigt, eine Belackung mit einer Schichtdicke d2 erfolgen. Insbesondere gilt, dass die Schichtdicke d2 größer als die Schichtdicke d1 ist.
  • In 7D ist ein zweiter Lithografieschritt gezeigt, der über einem anderen Bereich der metallischen Flüssigkeit 2 als dem in 7B gezeigten, erfolgt.
  • Anschließend kann der Halbleiterchip 3 auf die freigelegte metallische Flüssigkeit 2 montiert werden, wobei sich eine intermetallische Verbindung 6 ausbildet (7E).
  • In anschließendem Verfahrensschritt, wie in Figur 7F, gezeigt kann eine flächige Ätzung beispielsweise mit O2-Plasma erfolgen.
  • Anschließend kann, wie in 7G gezeigt, ein weiterer Halbleiterchip 3 auf die freigelegte Landefläche aufgebracht werden. Der jetzt aufgebrachte Halbleiterchip 3 kann verschieden von dem bisher aufgebrachten Halbleiterchip sein. Insbesondere handelt es sich beim dem jetzt aufgebrachten Halbleiterchip um eine zweite Art von Halbleiterchips, während es sich bei dem bereits aufgebrachten Halbleiterchip um eine erste Art von Halbleiterchips handelt.
  • Im anschließenden Verfahrensschritt, wie in 7H gezeigt, kann eine flächige Ätzung erfolgen. Damit können auch die bisher bedeckten Landeflächen mit der metallischen Flüssigkeit 2 freigelegt werden.
  • Im anschließenden Verfahrensschritt, wie in 7I gezeigt, können weitere Arten von Halbleiterchips auf die freigelegten Landeflächen aufgebracht werden.
  • Die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombiniert werden, auch welche solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder die Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 100
    optoelektronisches Bauelement
    1
    Substrat
    11
    Landefläche(n)
    2
    metallische Flüssigkeit
    3
    Halbleiterchip
    31
    Rückseite des Halbleiterchips
    32
    erste Art von Halbleiterchips
    33
    zweite Art von Halbleiterchips
    34
    weitere Art von Halbleiterchips oder n+2 Halbleiterchips mit n≥1
    Me1
    erstes Metall
    Me2
    zweites Metall
    4
    metallische Abschlussschicht
    5
    selbstorganisierte Anordnung der Halbleiterchips
    6
    intermetallische Verbindung
    7
    Deckschicht
    8
    Lösungsmittel
    R
    rot emittierender Halbleiterchip
    G
    grün emittierender Halbleiterchip
    B
    blau emittierender Halbleiterchip
    W
    weiß emittierender Halbleiterchip

Claims (18)

  1. Verfahren zur Herstellung eines optoelektronischen Bauelements (100) mit den Schritten: A) Bereitstellen eines Substrats (1), B) Bereitstellen einer metallischen Flüssigkeit (2), die strukturiert auf dem Substrat (1) angeordnet ist und zumindest ein erstes Metall (Me1) aufweist, C) Bereitstellen von Halbleiterchips (3), die jeweils an ihrer Rückseite (31) eine metallische Abschlussschicht (4) aufweisen, wobei die metallische Abschlussschicht zumindest ein von dem ersten Metall (Me1) verschiedenes, zweites Metall (Me2) aufweist, und D) selbstorganisierte Anordnung (5) der Halbleiterchips (3) auf die metallische Flüssigkeit (2), so dass das erste Metall (Me1) und das zweite Metall (Me2) zumindest eine intermetallische Verbindung (6) ausbilden, die eine höhere Wiederaufschmelztemperatur als die Schmelztemperatur der metallischen Flüssigkeit (2) aufweist.
  2. Verfahren nach Anspruch 1, wobei das Substrat (1) eine Vielzahl von Landeflächen (11) aufweist, die jeweils zur Aufnahme eines Halbleiterchips (3) eingerichtet sind, wobei auf den Landeflächen (11) die metallische Flüssigkeit (2) angeordnet ist, wobei das Substrat (1) in einem Lösungsmittel eingebracht ist, anschließend die Halbleiterchips (3) in das Lösungsmittel eingebracht werden, wobei sich die Halbleiterchips (3) selbstorganisiert auf die Landeflächen (11) anordnen.
  3. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei Schritt D) sequentiell erfolgt.
  4. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei sich im Schritt D) zuerst eine erste Art von Halbleiterchips (32), dann eine zweite Art von Halbleiterchips (33) und dann gegebenenfalls weitere Arten von Halbleiterchips (34) selbstorganisiert anordnen, wobei die Arten von Halbleiterchips (3, 32, 33, 34) zur Strahlungsemission eingerichtet sind, wobei das Peakwellenmaximum der Strahlungen der ersten, zweiten und der weiteren Arten von Halbleiterchips (3, 32, 33, 34) unterschiedlich ist.
  5. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei auf allen Landeflächen (11) die metallische Flüssigkeit (2) angeordnet ist, wobei anschließend zumindest ein Teil der Landeflächen (11) mit einer Deckschicht bedeckt wird, so dass sich die Halbleiterchips (3) ausschließlich auf die unbedeckten Landeflächen (11) selbstorganisiert anordnen und die bedeckten Landeflächen (11) frei von den Halbleiterchips (3) bleiben.
  6. Verfahren nach Anspruch 5, wobei anschließend die Deckschicht von einem Teil der bedeckten Landeflächen (11) entfernt wird, so dass unbedeckte Landeflächen (11) erzeugt werden, wobei sich anschließend weitere Halbleiterchips (3) ausschließlich auf die unbedeckten Landeflächen (11) selbstorganisiert anordnen und die bedeckten Landeflächen (11) frei von den Halbleiterchips (3) bleiben.
  7. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei das Entfernen der Deckschicht (7) von den Landeflächen (11) sequentiell erfolgt, bis sich auf allen Landeflächen (11) ein Halbleiterchip (3) selbstorganisiert angeordnet hat.
  8. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei die Halbleiterchips (3) im Überschuss zugegeben werden und nach Schritt D) die nicht selbstorganisiert angeordneten Halbleiterchips (3) entfernt werden.
  9. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei nach Schritt D) das Lösungsmittel (8) entfernt wird und die Halbleiterchips (3) mittels Verdampfung oder Reinigungsreagenz gereinigt werden.
  10. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei die Deckschicht (7) eine Fotolackschicht ist.
  11. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei das Lösungsmittel (8) Wasser, Heptan, Toluol, Butanol, Pentanol, Butylacetat, 1-Methoxy-2-Propylacetat, Monoethylenglykol oder eine Kombination daraus ist.
  12. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei die Landeflächen (11) matrixförmig angeordnet sind.
  13. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei das zweite Metall (Me2) ein Metall oder ein Gemisch von mehreren Metallen umfasst und aus folgender Gruppe oder Kombination daraus ausgewählt ist: Au, Ag, Cu, Pd, Ni, Pt.
  14. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei das erste Metall (Me1) ein Metall oder ein Gemisch von mehreren Metallen umfasst und aus folgender Gruppe oder Kombination daraus ausgewählt ist: Ga, In, Ag, Sn, Zn, Bi, InAg, InSn, InSnZn, BiIn, BiInSn, BiSn, GaIn, GaInSn, GaSn.
  15. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei die Wiederaufschmelztemperatur der intermetallischen Verbindung (6) größer als 260 °C ist.
  16. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei das Substrat (1) eine Leiterplatte ist.
  17. Verfahren nach zumindest einem der vorhergehenden Ansprüche, wobei die metallische Flüssigkeit (2) eine Legierung aus Bi, In und Sn aufweist, wobei das zweite Metall (Me2) Au ist, wobei die intermetallische Verbindung (6) AuSn und/oder AuIn aufweist.
  18. Optoelektronisches Bauelement (100), das nach zumindest einem der Ansprüche 1 bis 17 erhältlich ist, wobei das Bauelement (100) einen Verbund von Halbleiterchips (3) aufweist, die auf einem Substrat (1) angeordnet sind.
DE102017104886.3A 2017-03-08 2017-03-08 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement Withdrawn DE102017104886A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102017104886.3A DE102017104886A1 (de) 2017-03-08 2017-03-08 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
PCT/EP2018/055472 WO2018162480A1 (de) 2017-03-08 2018-03-06 Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
US16/486,559 US10991683B2 (en) 2017-03-08 2018-03-06 Method of producing an optoelectronic component, and optoelectronic component
CN201880017240.9A CN110419103B (zh) 2017-03-08 2018-03-06 用于制造光电子器件的方法和光电子器件
DE112018001205.0T DE112018001205B4 (de) 2017-03-08 2018-03-06 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017104886.3A DE102017104886A1 (de) 2017-03-08 2017-03-08 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
DE102017104886A1 true DE102017104886A1 (de) 2018-09-13

Family

ID=61628326

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102017104886.3A Withdrawn DE102017104886A1 (de) 2017-03-08 2017-03-08 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE112018001205.0T Active DE112018001205B4 (de) 2017-03-08 2018-03-06 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112018001205.0T Active DE112018001205B4 (de) 2017-03-08 2018-03-06 Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Country Status (4)

Country Link
US (1) US10991683B2 (de)
CN (1) CN110419103B (de)
DE (2) DE102017104886A1 (de)
WO (1) WO2018162480A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201411A1 (de) 2022-02-11 2023-08-17 Zf Friedrichshafen Ag Verfahren zum Herstellen einer elektronischen Schaltung durch selektive Diffusionslötung mittels gerichteter Diffusion

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7100980B2 (ja) 2018-01-22 2022-07-14 ローム株式会社 Ｌｅｄパッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008032A1 (de) 2008-10-16 2010-04-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Selbstmontage von Bauelementen
EP2688093A1 (de) 2012-07-19 2014-01-22 Technische Universität Ilmenau Verfahren und Vorrichtung zur Selbstmontage von Komponenten auf einem Substrat

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904545A (en) * 1993-12-17 1999-05-18 The Regents Of The University Of California Apparatus for fabricating self-assembling microstructures
TW556044B (en) * 2001-02-15 2003-10-01 Sipix Imaging Inc Process for roll-to-roll manufacture of a display by synchronized photolithographic exposure on a substrate web
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP2004119620A (ja) * 2002-09-25 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TWI281717B (en) * 2006-05-17 2007-05-21 Univ Tsinghua Apparatus for aligning microchips on substrate and method for the same
JP5532886B2 (ja) * 2009-12-10 2014-06-25 東ソー株式会社 金属インジウムの製造方法
KR101058880B1 (ko) * 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 ｌｅｄ 디스플레이 장치 및 그 제조방법
KR102092775B1 (ko) * 2012-08-02 2020-03-25 오스람 실바니아 인코포레이티드 유동성 셀프 어셈블리 및 전기 컴포넌트 기판을 위한 듀얼 솔더 층 및 그를 이용한 방법
DE102012216546B4 (de) * 2012-09-17 2023-01-19 Infineon Technologies Ag Verfahren zum verlöten eines halbleiterchips mit einem träger
KR102065485B1 (ko) * 2013-03-26 2020-01-14 엘지디스플레이 주식회사 포토레지스트 필름 및 이를 이용한 유기전계발광표시장치의 제조방법
KR102205692B1 (ko) * 2014-03-18 2021-01-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US11605757B2 (en) * 2015-08-21 2023-03-14 Lg Electronics Inc. Display device using semiconductor light emitting diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008032A1 (de) 2008-10-16 2010-04-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Selbstmontage von Bauelementen
EP2688093A1 (de) 2012-07-19 2014-01-22 Technische Universität Ilmenau Verfahren und Vorrichtung zur Selbstmontage von Komponenten auf einem Substrat

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Morris, C J; Parviz, B A: Micro-scale metal contacts for capillary force-driven self-assembly. In: Journal of Micromechanics and Microengineering, 18 (2008) 015022 (10pp), DOI: 10.1088/0960-1317/18/1/015022
Nakano, J; Shibata, T; Morita, H; Sakamoto, H; Mori, M; Maezawa, K: Fluidic self-assembly using molten Ga bumps and its application to resonant tunneling diodes. Japanese Journal of Applied Physics, 2013, 52. Jg., Nr. 11R, S. 116501. DOI: 10.7567/JJAP.52.116501
Saeedi, E; Abbasi, S; Böhringer, K F; Parviz, B A: Molten-alloy driven self-assembly for nano and micro scale system integration. In: Fluid Dynamics and Materials Processing, 2006, 2. Jg., Nr. 4, S. 221-245. doi/10.3970/fdmp.2006.002.221

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201411A1 (de) 2022-02-11 2023-08-17 Zf Friedrichshafen Ag Verfahren zum Herstellen einer elektronischen Schaltung durch selektive Diffusionslötung mittels gerichteter Diffusion

Also Published As

Publication number Publication date
DE112018001205B4 (de) 2024-01-04
US10991683B2 (en) 2021-04-27
CN110419103B (zh) 2024-04-26
WO2018162480A1 (de) 2018-09-13
CN110419103A (zh) 2019-11-05
US20200058630A1 (en) 2020-02-20
DE112018001205A5 (de) 2019-12-12

Similar Documents

Publication Publication Date Title
EP2057681B1 (de) Leuchtdiodenanordnung und verfahren zur herstellung einer solchen
EP1800353B1 (de) Verfahren zum Herstellen von Lumineszenzdiodenchips
WO2007134582A1 (de) Optoelektronischer halbleiterchip mit einem wellenlängenkonversionsstoff sowie optoelektronisches halbleiterbauelement mit einem solchen halbleiterchip und verfahren zur herstellung des optoelektronischen halbleiterchips
WO2009039841A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE19517697A1 (de) Strahlungsemittierende Diode
DE112017003086T5 (de) LED-Package
EP2223354B1 (de) Optoelektronisches bauelement
DE102017104479B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
WO2010075831A1 (de) Verfahren zur fertigung von leuchtmitteln
DE102013112886A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2016180897A1 (de) Verfahren zur herstellung optoelektronischer bauelemente und oberflächenmontierbares optoelektronisches bauelement
DE112018001205B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2021105453A1 (de) Bauteil für ein display und verfahren zur herstellung eines bauteils
DE102006035485B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
WO2017036918A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP3304605B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2016202978A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2609633A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102017106410A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE19820777A1 (de) Elektrode für lichtemittierende Halbleitervorrichtungen und Verfahren zur Herstellung der Elektrode
EP2132792B1 (de) Verfahren zum herstellen eines lumineszenzdiodenchips und lumineszenzdiodenchip
WO2012072519A1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
WO2023194153A1 (de) Zusammensetzung, verfahren zum verbinden eines trägers und einer elektronischen komponente und elektronisches bauelement
DE102019106546A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority