WO2021162414A1 - 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치 - Google Patents

발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치 Download PDF

Info

Publication number
WO2021162414A1
WO2021162414A1 PCT/KR2021/001715 KR2021001715W WO2021162414A1 WO 2021162414 A1 WO2021162414 A1 WO 2021162414A1 KR 2021001715 W KR2021001715 W KR 2021001715W WO 2021162414 A1 WO2021162414 A1 WO 2021162414A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
emitting devices
transparent substrate
light
Prior art date
Application number
PCT/KR2021/001715
Other languages
English (en)
French (fr)
Inventor
차남구
김상민
안정환
임재희
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to EP21754192.9A priority Critical patent/EP4102560A4/en
Priority to KR1020227024567A priority patent/KR20220137887A/ko
Priority to CA3169833A priority patent/CA3169833A1/en
Priority to CN202180014127.7A priority patent/CN115088070A/zh
Priority to JP2022548129A priority patent/JP2023512830A/ja
Publication of WO2021162414A1 publication Critical patent/WO2021162414A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Definitions

  • Exemplary embodiments relate to a unit pixel having a light emitting element and a display device having the same, and more particularly, to a unit pixel capable of making the beam angle of the light emitting elements uniform and a display device having the same.
  • a light emitting device is a semiconductor device using a light emitting diode, which is an inorganic light source, and is used in various fields such as display devices, vehicle lamps, and general lighting.
  • Light emitting diodes have long lifespan, low power consumption, and fast response speed, so they are rapidly replacing existing light sources.
  • a conventional light emitting diode has been mainly used as a backlight light source in a display device.
  • a display device that directly implements an image using a light emitting diode has been developed. Such displays are also referred to as micro LED displays.
  • a display device generally implements various colors by using a mixed color of blue, green, and red.
  • a display device includes a plurality of pixels to implement various images, and each pixel includes blue, green, and red sub-pixels. A color of a specific pixel is determined through the color of these sub-pixels, and an image is implemented by a combination of these pixels.
  • micro LEDs are arranged on a two-dimensional plane corresponding to each sub-pixel, and accordingly, a large number of micro LEDs need to be arranged on one substrate.
  • the size of the micro LED is very small, for example less than 200 micrometers and even less than 100 micrometers, and various problems occur due to such a small size. In particular, it is difficult to handle the small size of the light emitting diode, so it is not easy to directly mount the light emitting diode on the display panel.
  • Exemplary embodiments provide a unit pixel suitable for mounting on a circuit board and a display device having the same.
  • Exemplary embodiments provide a unit pixel having a uniform beam angle of light emitted from sub-pixels, and a display device having the same.
  • An exemplary embodiment provides a unit pixel, the unit pixel comprising: a transparent substrate; a plurality of light emitting devices arranged on the transparent substrate; and an optical layer disposed between the light emitting devices and the transparent substrate and transmitting light emitted from the light emitting devices, wherein the transparent substrate has an uneven pattern on a surface facing the light emitting devices.
  • An exemplary embodiment provides a pixel module comprising: a circuit board; a plurality of unit pixels disposed on the circuit board; and a cover layer covering the plurality of unit pixels, wherein each of the plurality of unit pixels includes: a transparent substrate; a plurality of light emitting devices arranged on the transparent substrate; and an optical layer disposed between the light emitting devices and the transparent substrate and transmitting light emitted from the light emitting devices, wherein the transparent substrate has an uneven pattern on a surface facing the light emitting devices.
  • An exemplary embodiment provides a display device comprising: a panel substrate; and a plurality of pixel modules arranged on the panel substrate, wherein the plurality of pixel modules each include a circuit board, a plurality of unit pixels disposed on the circuit board, and a cover layer covering the plurality of unit pixels and, each of the plurality of unit pixels includes: a transparent substrate; a plurality of light emitting devices arranged on the transparent substrate; and an optical layer disposed between the light emitting devices and the transparent substrate and transmitting light emitted from the light emitting devices, wherein the transparent substrate has an uneven pattern on a surface facing the light emitting devices.
  • FIG. 1 is a schematic plan view illustrating a display device according to an exemplary embodiment.
  • FIG. 2A is a schematic plan view for explaining a light emitting device according to an embodiment.
  • Fig. 2B is a schematic cross-sectional view taken along line A-A of Fig. 2A;
  • 3A is a schematic plan view illustrating a unit pixel according to an exemplary embodiment.
  • Fig. 3B is a schematic cross-sectional view taken along line B-B of Fig. 3A;
  • 4A is a schematic plan view illustrating a pixel module according to an embodiment.
  • Fig. 4B is a schematic cross-sectional view taken along line C-C of Fig. 4A;
  • 4C is a schematic rear view for explaining a pixel module according to an embodiment.
  • 4D is a schematic circuit diagram illustrating a pixel module according to an exemplary embodiment.
  • 4E is a schematic circuit diagram illustrating a pixel module according to an embodiment.
  • 5A to 5K are schematic cross-sectional views for explaining a method of transferring light emitting devices according to an exemplary embodiment.
  • 6A to 6L are schematic cross-sectional views for explaining a method of transferring light emitting devices according to an exemplary embodiment.
  • FIGS. 7A to 7K are schematic cross-sectional views for explaining a method of transferring light emitting devices according to an exemplary embodiment.
  • FIG. 8 is a schematic cross-sectional view illustrating a unit pixel according to an exemplary embodiment.
  • FIG. 9 is a schematic cross-sectional view illustrating a pixel module according to an exemplary embodiment.
  • FIG. 10 is a schematic cross-sectional view illustrating a unit pixel according to an exemplary embodiment.
  • 11A, 11B, 11C, 11D, 11E, 11F, and 11G are schematic plan views for explaining various types of windows.
  • FIG. 12 is a graph for explaining the characteristic of a beam angle of light according to the presence or absence of a concave-convex pattern of a transparent substrate.
  • a unit pixel includes a transparent substrate; a plurality of light emitting devices arranged on the transparent substrate; and an optical layer disposed between the light emitting devices and the transparent substrate and transmitting light emitted from the light emitting devices, wherein the transparent substrate has an uneven pattern on a surface facing the light emitting devices.
  • a beam angle of light emitted from the light emitting devices may be uniform.
  • the concave-convex pattern may increase a beam angle of light emitted from the light emitting devices.
  • Each of the plurality of light emitting devices may have roughness on a surface facing the transparent substrate.
  • the roughness improves light extraction efficiency of the light emitting device by reducing total internal reflection due to a difference in refractive index between the light emitting device and the adhesive layer.
  • the plurality of light emitting devices may include at least three light emitting devices emitting light of different colors, and the at least three light emitting devices may be arranged in a line.
  • the optical layer is not particularly limited as long as it is an optically transparent material, and may be a gas, a liquid, or a solid.
  • the light emitting devices may be coupled to the transparent substrate by a coupler such as a spacer, and a region between the light emitting devices and the transparent substrate may be filled with a gas or a liquid.
  • the optical layer may be formed of a light-transparent gas or liquid.
  • the optical layer may be an adhesive layer.
  • the light emitting devices may be attached to the transparent substrate by the adhesive layer.
  • the unit pixel may include a step control layer covering the light emitting device and adhering to the adhesive layer; and connecting layers disposed on the step control layer and electrically connected to the light emitting devices.
  • the plurality of light emitting devices may include light emitting devices emitting red, green, and blue light.
  • Each of the plurality of light emitting devices includes: a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer interposed between the first and second conductivity type semiconductor layers; and a first electrode pad and a second electrode pad disposed on the light emitting structure, wherein the step control layer has openings exposing the first and second electrode pads, and the connection layers include the step difference control layer. It may be electrically connected to the first and second electrode pads through openings in the layer.
  • the unit pixel may further include a passivation layer covering the step control layer and the contact layers, and the passivation layer may have openings positioned on the contact layers.
  • the light emitting device may further include bumps disposed in the openings of the protective layer, and the bumps may be electrically connected to the contact layers, respectively.
  • the light emitting device may further include a light blocking layer disposed between the optical layer and the transparent substrate, and the light blocking layer may have windows configured to transmit light generated by the light emitting devices.
  • At least one of the windows may have an extension extending in a direction perpendicular to a direction in which the light emitting devices are arranged.
  • the window may have an extension extending in a diagonal direction.
  • a plurality of windows may be disposed correspondingly for each light emitting device.
  • the concave-convex pattern of the transparent substrate may be formed on the entire surface of the transparent substrate. In another embodiment, the concave-convex pattern of the transparent substrate may be disposed to correspond to the windows.
  • a pixel module includes a circuit board; and a plurality of unit pixels disposed on the circuit board, wherein each of the plurality of unit pixels includes: a transparent substrate; a plurality of light emitting devices arranged on the transparent substrate; and an optical layer disposed between the light emitting devices and the transparent substrate and transmitting light emitted from the light emitting devices, wherein the transparent substrate has an uneven pattern on a surface facing the light emitting devices.
  • Each of the plurality of light emitting devices may have roughness on a surface facing the transparent substrate.
  • the unit pixel may further include a light blocking layer disposed between the optical layer and the transparent substrate, and the light blocking layer may have windows configured to transmit light generated by the light emitting devices. .
  • the concave-convex pattern of the transparent substrate may be disposed to correspond to the windows.
  • the optical layer may be an adhesive layer.
  • the unit pixel may include a step control layer covering the light emitting device and adhering to the adhesive layer; connection layers disposed on the step control layer and electrically connected to the light emitting devices; and a protective layer covering the step difference control layer and the contact layers.
  • the protective layer may have openings positioned on the contact layers.
  • the plurality of light emitting devices may include at least three light emitting devices emitting light of different colors, and the at least three light emitting devices may be arranged in a line.
  • a display apparatus includes a panel substrate; and a plurality of pixel modules arranged on the panel substrate, wherein the plurality of pixel modules each include a circuit board and a plurality of unit pixels disposed on the circuit board, each of the plurality of unit pixels comprising: transparent substrate; a plurality of light emitting devices arranged on the transparent substrate; and an optical layer disposed between the light emitting devices and the transparent substrate and transmitting light emitted from the light emitting devices, wherein the transparent substrate has an uneven pattern on a surface facing the light emitting devices.
  • FIG. 1 is a schematic plan view for explaining a display device according to an embodiment of the present disclosure.
  • a display apparatus 10000 includes a panel substrate 2100 and a plurality of pixel modules 1000 .
  • the display device 10000 is not particularly limited, but may include a VR display device such as a micro LED TV, a smart watch, a VR headset, or an AR display device such as augmented reality glasses.
  • a VR display device such as a micro LED TV, a smart watch, a VR headset, or an AR display device such as augmented reality glasses.
  • the panel substrate 2100 may include a circuit for passive matrix driving or active matrix driving.
  • the panel substrate 2100 may include wirings and resistors therein, and in another embodiment, the panel substrate 2100 may include wirings, transistors, and capacitors.
  • the panel substrate 2100 may also have pads on its top surface that can be electrically connected to an arranged circuit.
  • Each pixel module 1000 may include a circuit board 1001 and a plurality of unit pixels 100 disposed on the circuit board 1001 .
  • each unit pixel 100 includes a plurality of light emitting elements 10a, 10b, and 10c.
  • the light emitting elements 10a, 10b, and 10c may emit light of different colors.
  • the light emitting elements 10a , 10b , and 10c in each unit pixel 100 may be arranged in a line as shown in FIG. 1 .
  • the light emitting elements 10a, 10b, and 10c may be arranged in a vertical direction with respect to a display screen on which an image is implemented.
  • the present disclosure is not limited thereto, and the light emitting elements 10a , 10b , and 10c may be arranged in a horizontal direction with respect to a display screen on which an image is implemented.
  • each component of the display apparatus 10000 will be described in detail in the order of the light emitting elements 10a , 10b and 10c , the unit pixel 100 , and the pixel module 1000 disposed in the display apparatus 10000 .
  • FIG. 2A is a schematic plan view for explaining a light emitting device 10a according to an embodiment of the present disclosure
  • FIG. 2B is a schematic cross-sectional view taken along the cut line A-A of FIG. 2A.
  • the light emitting device 10a is described as an example, but since the light emitting devices 10b and 10c also have similar structures, overlapping descriptions will be omitted.
  • the light emitting device 10a includes a light emitting structure including a first conductivity type semiconductor layer 21 , an active layer 23 , and a second conductivity type semiconductor layer 25 .
  • the light emitting device 10a may include an ohmic contact layer 27 , an insulating layer 29 , a first electrode pad 31 , and a second electrode pad 33 .
  • the light emitting structure that is, the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on the substrate.
  • the substrate may be a variety of substrates that can be used for semiconductor growth, such as a gallium nitride substrate, a GaAs substrate, a Si substrate, a sapphire substrate, in particular a patterned sapphire substrate.
  • the growth substrate may be separated from the semiconductor layers using techniques such as mechanical polishing, laser lift-off, and chemical lift-off.
  • the present invention is not limited thereto, and a portion of the substrate may remain to constitute at least a portion of the first conductivity-type semiconductor layer 21 .
  • the semiconductor layers include aluminum gallium arsenide (AlGaAs), gallium arsenide phosphide (GaAsP), and aluminum gallium indium phosphide (aluminum gallium). indium phosphide, AlGaInP), or gallium phosphide (GaP).
  • the semiconductor layers are indium gallium nitride (InGaN), gallium nitride (GaN), gallium phosphide (GaP), aluminum gallium indium phosphide (AlGaInP), or aluminum gallium phosphide (AlGaP). may include.
  • the semiconductor layer may include gallium nitride (GaN), indium gallium nitride (InGaN), or zinc selenide (ZnSe).
  • GaN gallium nitride
  • InGaN indium gallium nitride
  • ZnSe zinc selenide
  • the first conductivity type and the second conductivity type have opposite polarities.
  • the first conductivity type is n-type
  • the second conductivity type is p
  • the second conductivity type becomes n-type.
  • the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on a substrate in a chamber using a known method such as metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • the first conductivity-type semiconductor layer 21 includes n-type impurities (eg, Si, Ge, Sn)
  • the second conductivity-type semiconductor layer 25 includes p-type impurities (eg, Mg, Sr, Ba).
  • the first conductivity type semiconductor layer 21 may include GaN or AlGaN including Si as a dopant
  • the second conductivity type semiconductor layer 25 may include GaN or AlGaN including Mg as a dopant. may include
  • the active layer 23 may include a single quantum well structure or a multi-quantum well structure, and the composition ratio of the nitride-based semiconductor is adjusted to emit a desired wavelength.
  • the active layer 23 may emit blue light, green light, red light, or ultraviolet light.
  • the second conductivity type semiconductor layer 25 and the active layer 23 may have a mesa (M) structure and be disposed on the first conductivity type semiconductor layer 21 .
  • the mesa M includes the second conductivity type semiconductor layer 25 and the active layer 23 , and may include a part of the first conductivity type semiconductor layer 21 as shown in FIG. 2B .
  • the mesa M is positioned on a partial region of the first conductivity type semiconductor layer 21 , and the top surface of the first conductivity type semiconductor layer 21 may be exposed around the mesa M .
  • the first conductivity type semiconductor layer 21 may have a roughness 21p by surface texturing.
  • Surface texturing may be performed, for example, by patterning using a dry or wet etching process.
  • cone-shaped protrusions may be formed, the height of the cone may be 2 to 3um, the cone interval may be 1.5 to 2um, and the bottom diameter of the cone may be about 3um to 5um.
  • the cone may also be truncated, in which case the top surface diameter of the cone may be about 2-3 um.
  • All of the first to third light emitting devices 10a, 10b, and 10c may be subjected to surface texturing on the first conductivity type semiconductor layer, but is not limited thereto, and some light emitting devices may not be subjected to surface texturing.
  • the mesa M may have a through hole 25a exposing the first conductivity type semiconductor layer 21 .
  • the through hole 25a may be disposed close to one edge of the mesa M, but is not limited thereto, and may be disposed in the center of the mesa M.
  • the ohmic contact layer 27 is disposed on the second conductivity type semiconductor layer 25 to make ohmic contact with the second conductivity type semiconductor layer 25 .
  • the ohmic contact layer 27 may be formed of a single layer or multiple layers, and may be formed of a transparent conductive oxide film or a metal film.
  • the transparent conductive oxide film may include, for example, ITO or ZnO, and the metal film may include metals such as Al, Ti, Cr, Ni, Au, and alloys thereof.
  • the insulating layer 29 covers the mesa M and the ohmic contact layer 27 . Furthermore, the insulating layer 29 may cover the upper surface and the side surface of the first conductivity type semiconductor layer 21 exposed around the mesa M. Meanwhile, the insulating layer 29 may have an opening 29a exposing the ohmic contact layer 27 and an opening 29b exposing the first conductivity type semiconductor layer 21 in the through hole 25a.
  • the insulating layer 29 may be formed of a single layer or multiple layers of a silicon oxide film or a silicon nitride film.
  • the insulating layer 29 may also include an insulating reflector, such as a distributed Bragg reflector.
  • the first electrode pad 31 and the second electrode pad 33 are disposed on the insulating layer 29 .
  • the second electrode pad 33 may be electrically connected to the ohmic contact layer 27 through the opening 29a, and the first electrode pad 31 may be connected to the first conductivity type semiconductor layer 21 through the opening 29b. ) can be electrically connected to.
  • the first and/or second electrode pads 31 and 33 may be formed of a single layer or a multi-layered metal.
  • metals such as Al, Ti, Cr, Ni, Au, and alloys thereof may be used.
  • the light emitting device 10a may further include a layer having an additional function in addition to the above-described layer.
  • a layer having an additional function in addition to the above-described layer.
  • various layers such as a reflective layer that reflects light, an additional insulating layer for insulating a specific component, and a solder prevention layer for preventing the diffusion of solder may be further included.
  • the mesa may be formed in various shapes, and the positions and shapes of the first and second electrode pads 31 and 33 may also be variously changed.
  • the ohmic contact layer 27 may be omitted, and the second electrode pad 33 may directly contact the second conductivity type semiconductor layer 25 .
  • the first electrode pad 31 is illustrated as directly connected to the first conductivity type semiconductor layer 21 , a contact layer is first formed on the first conductivity type semiconductor layer 21 exposed to the through hole 25a. formed, and the first electrode pad 31 may be connected to the contact layer.
  • FIG. 3A is a schematic plan view for explaining the unit pixel 100 according to an embodiment of the present disclosure
  • FIG. 3B is a schematic cross-sectional view taken along the cut-out line B-B of FIG. 3A.
  • the unit pixel 100 includes a transparent substrate 121 , the first to third light emitting devices 10a , 10b , and 10c , a light blocking layer 123 , an adhesive layer 125 , and a step difference. It may include a control layer 127 , connection layers 129a , 129b , 129c and 129d , bumps 133a , 133b , 133c , 133d , and a protective layer 131 .
  • the unit pixel 100 provides one pixel including the first to third light emitting elements 10a, 10b, and 10c.
  • the first to third light emitting elements 10a , 10b , and 10c emit light of different colors, and they respectively correspond to sub-pixels.
  • the transparent substrate 121 is a light-transmitting substrate such as PET, a glass substrate, a quartz substrate, or a sapphire substrate.
  • the transparent substrate 121 is disposed on the light emission surface of the display device ( 10000 in FIG. 1 ), and the light emitted from the light emitting devices 10a , 10b , and 10c is emitted to the outside through the transparent substrate 121 .
  • the transparent substrate 121 may include a concave-convex pattern 121p on a surface facing the light emitting devices 10a, 10b, and 10c.
  • the concave-convex pattern 121p scatters the light emitted from the light emitting devices 10a, 10b, and 10c to increase the orientation angle.
  • the light emitted from the light emitting devices 10a, 10b, and 10c having different directivity angle characteristics may be emitted at a uniform directivity angle by the uneven pattern 121p. Accordingly, it is possible to prevent a color difference from occurring depending on the viewing angle.
  • the uneven pattern 121p may be regular or irregular.
  • the uneven pattern 121P may have, for example, a pitch of 3 ⁇ m, a diameter of 2.8 ⁇ m, and a height of 1.8 ⁇ m.
  • the concave-convex pattern 121p may be a pattern generally applied to a patterned sapphire substrate, but is not limited thereto.
  • the transparent substrate 121 may also include an anti-reflective coating, or may include an anti-glare layer or may be treated with an anti-glare treatment.
  • the transparent substrate 121 may have a thickness of, for example, 50 ⁇ m to 300 ⁇ m.
  • the transparent substrate 121 Since the transparent substrate 121 is disposed on the light emitting surface, the transparent substrate 121 does not include a circuit. However, the present disclosure is not limited thereto, and may include a circuit.
  • one unit pixel 100 is formed on one transparent substrate 121
  • a plurality of unit pixels 100 may be formed on one transparent substrate 121 .
  • the light blocking layer 123 may include an absorbing material that absorbs light, such as carbon black.
  • the light absorbing material prevents light generated by the light emitting elements 10a, 10b, and 10c from leaking to the side in the region between the transparent substrate 121 and the light emitting elements 10a, 10b, and 10c, and Improves contrast.
  • the light blocking layer 123 may have a window 123a for a light propagation path so that the light generated by the light emitting devices 10a, 10b, and 10c is incident on the transparent substrate 121 .
  • the transparent substrate 121 may be patterned to expose the transparent substrate 121 .
  • the width of the window 123a may be narrower than the width of the light emitting device, but is not limited thereto, and may be greater than or equal to the width of the light emitting device.
  • the window 123a of the light blocking layer 123 also defines the alignment position of the light emitting elements 10a, 10b, 10c. Accordingly, separate alignment markers for defining alignment positions of the light emitting elements 10a, 10b, and 10c may be omitted.
  • alignment markers are provided on the transparent substrate 121 or on the light blocking layer 123 or the adhesive layer 125 to provide positions for aligning the light emitting elements 10a, 10b, and 10c. ) may be provided.
  • the beam angle of light emitted from the light emitting devices 10a , 10b , and 10c may be adjusted. This will be described in detail later with reference to FIGS. 11A to 11F.
  • the adhesive layer 125 is attached on the transparent substrate 121 .
  • the adhesive layer 125 may cover the light blocking layer 123 .
  • the adhesive layer 125 may be attached on the front surface of the transparent substrate 121 , but is not limited thereto, and may be attached to a portion of the transparent substrate 121 to expose a region near the edge of the transparent substrate 121 .
  • the adhesive layer 125 is used to attach the light emitting elements 10a, 10b, and 10c to the transparent substrate 121 .
  • the adhesive layer 125 may fill the window formed in the light blocking layer 123 .
  • the adhesive layer 125 may be formed of a light-transmitting layer, and transmits light emitted from the light emitting devices 10a, 10b, and 10c.
  • the adhesive layer 125 may be formed using an organic adhesive.
  • the adhesive layer 125 may be formed using a transparent epoxy.
  • the adhesive layer 125 may include a diffuser such as SiO2, TiO2, or ZnO to diffuse light.
  • the light diffusing material prevents the light emitting elements 10a, 10b, 10c from being viewed from the light emitting surface.
  • the first to third light emitting devices 10a , 10b , and 10c are disposed on the transparent substrate 121 .
  • the first to third light emitting devices 10a , 10b , and 10c may be attached to the transparent substrate 121 by an adhesive layer 125 .
  • the first to third light emitting devices 10a , 10b , and 10c may be disposed to correspond to the windows 123a of the light blocking layer 123 .
  • alignment markers may be added to provide alignment positions of the light emitting elements 10a, 10b, and 10c.
  • the first to third light emitting devices 10a, 10b, and 10c may be, for example, a red light emitting device, a green light emitting device, or a blue light emitting device. Since the detailed configuration of each of the first to third light emitting devices 10a, 10b, and 10c is the same as described above with reference to FIGS. 2A and 2B, a detailed description thereof will be omitted.
  • the first to third light emitting devices 10a, 10b, and 10c may be arranged in a line as shown in FIG. 3A.
  • the sapphire substrate may include clean cut surfaces (eg, m-plane) and other cut surfaces (eg, a-plane) by the crystal plane according to the cutting direction.
  • clean cut surfaces of the sapphire substrate 121 may be parallel to the alignment direction of the light emitting devices 10a, 10b, and 10c.
  • clean cut surfaces (eg, m-plane) may be disposed at the top and bottom, and the other two cut surfaces (eg, a-plane) may be disposed on the left and right.
  • the first to third light emitting devices 10a, 10b, and 10c may have been described with reference to FIGS. 2A and 2B above, but are not limited thereto, and various light emitting devices having a horizontal or flip-chip structure may be used. .
  • the step control layer 127 covers the first to third light emitting devices 10a, 10b, and 10c.
  • the step control layer 127 has openings 127a exposing the first and second electrode pads 31 and 33 of the light emitting devices 10a, 10b, and 10c.
  • the step control layer 127 is required to form the connection layers 129a, 129b, 129c, and 129d and the bumps 133a, 133b, 133c, and 133d.
  • the step control layer 127 may be formed to equalize the heights of positions where the bumps 133a , 133b , 133c 133d are formed.
  • the step control layer 127 may be formed of, for example, photosensitive polyimide.
  • the step control layer 127 may be disposed in a region where the step control layer 127 is surrounded by the edge of the adhesive layer 125 , but is not limited thereto.
  • the step control layer 127 may be formed to partially expose an edge of the adhesive layer 125 .
  • connection layers 129a, 129b, 129c, and 129d are formed on the step control layer 127 .
  • the connection layers 129a, 129b, 129c, and 129d are first and second electrode pads of the first to third light emitting devices 10a, 10b, and 10c through the openings 127a of the step control layer 127 . It can be connected to the fields (31, 33).
  • connection layer 129a is electrically connected to the first conductivity type semiconductor layer of the first light emitting device 10a
  • the connection layer 129b is the first conductivity type semiconductor layer of the second light emitting device 10b.
  • the connection layer 129c may be electrically connected to the first conductivity type semiconductor layer of the third light emitting device 10c
  • the connection layer 129d may include the first to third light emitting devices 10a
  • the second conductivity-type semiconductor layers of 10b and 10c) may be electrically and in common.
  • the connection layers 129a, 129b, 129c, and 129d may be formed together on the step control layer 127, and may include, for example, Au.
  • Bumps 133a, 133b, 133c, and 133d are formed on the connection layers 129a, 129b, 129c, and 129d, respectively.
  • the first bump 133a may be electrically connected to the first conductivity-type semiconductor layer of the first light emitting device 10a through the connection layer 129a
  • the second bump 133b may be connected to the connection layer ( 129b may be electrically connected to the first conductivity-type semiconductor layer of the second light emitting device 10b through It may be electrically connected to the conductive type semiconductor layer.
  • the fourth bump 133d may be electrically commonly connected to the second conductivity-type semiconductor layers of the first to third light emitting devices 10a, 10b, and 10c through the connection layer 129d.
  • the bumps 133a, 133b, 133c, 133d may be formed of, for example, a metal and/or a metal alloy such as AuSn, SnAg, Sn, CuSn, CuN, CuAg, Sb, Ni, Zn, Mo, Co, solder, or the like.
  • a metal and/or a metal alloy such as AuSn, SnAg, Sn, CuSn, CuN, CuAg, Sb, Ni, Zn, Mo, Co, solder, or the like.
  • the passivation layer 131 may cover side surfaces of the bumps 133a , 133b , 133c , and 133d , and may cover the step difference adjustment layer 127 .
  • the protective layer 131 may cover the adhesive layer 125 exposed around the step control layer 127 .
  • the passivation layer 131 may be formed of, for example, photosensitive solder resist (PSR). Therefore, the passivation layer 131 is first patterned through photography and development, and then the bumps 133a, 133b, 133c, and 133d are removed.
  • the protective layer 131 is formed to have openings exposing the contact layers 129a , 129b , 129c and 129d , and the bumps 133a , 133b , 133c and 133d are formed through the openings of the protective layer 131 . may be formed within.
  • the bumps 133a, 133b, 133c, and 133d may be omitted.
  • the protective layer 131 may be formed of a light absorbing material such as a white reflective material or black epoxy to prevent light leakage.
  • the light emitting elements 10a, 10b, and 10c are attached to the transparent substrate 121 by the adhesive layer 125, but a light emitting device using another coupler instead of the adhesive layer 125.
  • the elements 10a, 10b, and 10c may be coupled to the transparent substrate 121 .
  • the light emitting devices 10a , 10b , and 10c may be coupled to the transparent substrate 121 using spacers, and thus, between the light emitting devices 10a , 10b , 10c and the transparent substrate 121 .
  • the region may be filled with gas or liquid.
  • An optical layer that transmits light emitted from the light emitting elements 10a, 10b, and 10c may be formed by these gases or liquids.
  • the adhesive layer 125 described above is also an example of an optical layer.
  • the optical layer is formed of a material different from that of the light emitting elements 10a, 10b, and 10c, for example, gas, liquid, or solid, and thus the material of the semiconductor layers in the light emitting elements 10a, 10b, 10c and distinguished
  • FIG. 4A is a schematic plan view for explaining the pixel module 1000 according to an embodiment of the present disclosure
  • FIG. 4B is a schematic cross-sectional view taken along the cut-out line CC of FIG. 4A
  • FIG. 4C is a pixel module 1000 of FIG. It is a rear view
  • FIG. 4D is a circuit diagram of the pixel module 1000 .
  • the pixel module 1000 includes a circuit board 1001 and unit pixels 100 arranged on the circuit board 1001 . Furthermore, the pixel module 1000 may further include a cover layer 1010 covering the unit pixels 100 .
  • the circuit board 1001 may include a circuit for electrically connecting the panel board 2100 and the light emitting devices 10a, 10b, and 10c.
  • a circuit in the circuit board 1001 may be formed in a multi-layered structure.
  • the circuit board 1001 may also include a passive circuit for driving the light emitting elements 10a, 10b, and 10c in a passive matrix driving manner or an active circuit for driving in an active matrix driving manner.
  • the circuit board 1001 may include pads 1003 exposed on the surface. The pads 1003 may be arranged to correspond to bumps in the unit pixels 100 to be mounted thereon.
  • the unit pixels 100 may be aligned on the circuit board 1001 .
  • the unit pixels 100 may be arranged in a 2 ⁇ 2 matrix as shown in FIG. 4A, but is not limited thereto, and may be arranged in various matrices such as 2 ⁇ 3, 3 ⁇ 3, 4 ⁇ 4, 5 ⁇ 5, etc. can be
  • the unit pixels 100 are bonded to the circuit board 1001 by a bonding material 1005 .
  • the bonding material 1005 may bond the bumps 133a, 133b, 133c, and 133d to the pads 1003 .
  • the bonding material 1005 may be omitted.
  • the cover layer 1010 covers the plurality of unit pixels 100 .
  • the cover layer 1010 may prevent light interference between the unit pixels 100 to improve contrast of the display device.
  • the cover layer 1010 may be formed of, for example, dry-film type solder resist (DFSR), photoimageable solder resist (PSR), black material (BM), or epoxy molding compound (EMC).
  • DFSR dry-film type solder resist
  • PSR photoimageable solder resist
  • BM black material
  • EMC epoxy molding compound
  • the cover layer 1010 may be formed using a technique such as lamination, spin coating, slit coating, or printing.
  • the display apparatus 10000 may be provided by mounting the pixel modules 1000 illustrated in FIGS. 4A and 4B on the panel substrate 2100 of FIG. 1 .
  • Circuit board 1001 has bottom pads connected to pads 1003 .
  • the bottom pads may be disposed to correspond to the pads 1003 one-to-one, but the number of the bottom pads may be reduced through a common connection.
  • a pixel module 1000 having unit pixels 100 arranged in a 2 ⁇ 2 matrix will be described with reference to FIGS. 4C and 4D, for example.
  • FIG. 4C shows a rear view of the pixel module 1000 , showing the bottom pads C1 , C2 , R1 , R2 , G1 , G2 , B1 and B2 of the circuit board 1001 . Since the pixel modules 1000 are arranged in a 2 ⁇ 2 matrix, a total of four pixel modules are arranged on the circuit board 1001 . In addition, three light emitting devices 10a , 10b , and 10c are disposed on each pixel module 1000 , and four bumps 133a , 133b , 133c and 133d are disposed on each pixel module 1000 . Accordingly, the pads 1003 corresponding to 16 bumps of the 4 unit pixels 100 may be provided on the circuit board 1001 . In contrast, only eight bottom pads may be disposed, and these eight bottom pads may be connected to the panel substrate 2100 to individually drive each of the light emitting devices 10a, 10b, and 10c.
  • 4D shows a schematic circuit diagram in which each of the light emitting devices 10a, 10b, and 10c is connected to the bottom pads C1, C2, R1, R2, G1, G2, B1 and B2 according to an embodiment.
  • the bottom pad C1 is commonly connected to cathodes of the light emitting devices 10a, 10b, and 10c disposed in the left column, and the bottom pad C2 is the light emitting device 10a disposed in the right column.
  • 10b, 10c are commonly connected to the cathodes.
  • the bottom pad R1 is connected to the anodes of the first light emitting elements 10a, and the bottom pad R1 is connected to the anodes of the second light emitting elements 10b.
  • the pad G1 may be connected, and the bottom pad B1 may be connected to the anodes of the third light emitting devices 10c.
  • the bottom pad R2 is connected to the anodes of the first light emitting elements 10a, and the bottom pad R2 is connected to the anodes of the second light emitting elements 10b.
  • the pad G2 may be connected, and the bottom pad B2 may be connected to the anodes of the third light emitting devices 10c.
  • the bottom pads R1 , G1 , B1 , R2 , G2 , and B2 represent pads connected to the red, green, and blue light emitting devices, respectively.
  • the arrangement of the red, green, and blue light emitting devices may be changed, and accordingly, positions at which the bottom pads R1 , G1 , B1 , R2 , G2 and B2 are connected may also be changed.
  • the first light emitting devices 10a are red light emitting devices
  • the second light emitting devices 10b are green light emitting devices
  • the third light emitting devices 10c are blue light emitting devices.
  • the floor pads are shown in anticipation of this.
  • the first light emitting devices 10a may be blue light emitting devices
  • the third light emitting devices 10c may be red light emitting devices.
  • the bottom pads R1 and R2 and the bottom pad B1 , B2) can be interchanged.
  • the bottom pads C1 and C2 are commonly connected to cathodes of the light emitting devices in each row, and each of the bottom pads R1, G1, B1, R2, B2, G2 emits two light emitting diodes.
  • each of the light emitting elements 10a, 10b, and 10c can be independently driven while reducing the total number of bottom pads.
  • the bottom pads C1 and C2 are connected to cathodes of the light emitting devices, and the bottom pads R1, G1, B1, R2, B2, G2 are connected to the anodes of the light emitting devices. and, as shown in FIG. 4E, the bottom pads C1 and C2 are connected to the anodes of the light emitting devices, and the bottom pads R1, G1, B1, R2, B2, G2 are the light emitting devices. It may be connected to the cannodes of
  • the pixel module 1000 when the unit pixels 100 are arranged in a 2 ⁇ 2 matrix will be described, but when the unit pixels 100 are arranged in another matrix such as 3 ⁇ 3 or 5 ⁇ 5 Also, it is possible to reduce the number of floor pads by using a common connection circuit.
  • the light emitting elements 10a , 10b , and 10c in the pixel module 1000 may be individually driven by a driving IC disposed on the panel substrate 2100 , and an image is implemented by the plurality of pixel modules 1000 .
  • a driving IC disposed on the panel substrate 2100
  • an image is implemented by the plurality of pixel modules 1000 .
  • 5A to 5K are schematic cross-sectional views for explaining a light emitting device transfer method according to an embodiment of the present disclosure.
  • a light emitting device 10 is formed on a substrate 51 .
  • the substrate 51 may be a substrate for growing the light emitting device 10 .
  • the substrate 51 may be, for example, a sapphire substrate or a GaN substrate for growing AlInGaN-based semiconductor layers, or a GaAs substrate for growing AlInGaP-based semiconductor layers.
  • a sapphire substrate or a GaN substrate may be used, and when the light emitting device 10 is a red light emitting device, a GaAs substrate may be used. .
  • a first mask layer 53 is formed on the substrate 51 to cover the plurality of light emitting devices 10 .
  • the first mask layer 53 is formed to completely cover the plurality of light emitting devices 10 , and may be formed to have a predetermined thickness on top surfaces of the light emitting devices 10 .
  • a plurality of holes H are formed in the first mask layer 53 .
  • the plurality of holes H may be respectively formed on the plurality of light emitting devices 10 , and at least one hole H may be formed on each of the light emitting devices 10 .
  • three holes H are formed on each of the light emitting devices 10 , and the three holes H are asymmetrically disposed with respect to at least one direction in which the light emitting devices 10 are arranged.
  • the three holes H are arranged to be asymmetric with respect to a direction perpendicular to the direction in which the light emitting elements 10 are arranged in the drawing.
  • the first mask layer 53 may be formed of a photosensitive material, and a plurality of holes H may be formed through a photo lithography process.
  • the plurality of holes H may be formed through an exposure and development process, but is not limited thereto, and an etching process may be used.
  • the plurality of holes H may be formed in a triangular shape as shown. However, the plurality of holes H is not necessarily limited to three.
  • connection layer 55 is formed on the first mask layer 53 .
  • the connection layer 55 is formed on the first mask layer 53 while filling the plurality of holes H formed in the first mask layer 53 . Since at least one hole H is formed on the upper portion of each light emitting device 10 , the connection layer 55 is to be connected to the light emitting device 10 through at least one hole H formed on the light emitting device 10 . can A connection portion 55a connected to the light emitting device 10 is formed together by filling the hole H while the connection layer 55 is formed.
  • connection layer 55 may be formed of an organic material such as poly dimethylpolysiloxane (PDMS), epoxy, acryl, or color polyimide, but is not limited thereto.
  • PDMS poly dimethylpolysiloxane
  • the connection layer 55 may have a light transmittance of 90% or more, and a refractive index of 1.4 to 1.7.
  • the first temporary substrate 57 is coupled to the upper portion of the connection layer 55 .
  • the first temporary substrate 57 may be a polymer substrate such as PET, PEN, or PI sheet, or a substrate such as glass, PC, or PMMA.
  • a curing process of the connection layer 55 may be performed. In this process, the first temporary substrate 57 may be coupled to the connection layer 55 .
  • the substrate 51 is removed from the light emitting devices 10 as shown in FIG. 5F .
  • the substrate 51 may be removed through a laser lift-off process or a wet etching process.
  • the substrate 51 may be removed by a laser lift-off process or a chemical lift-off process.
  • the substrate 51 is a GaAs substrate, the GaAs substrate is removed by a wet etching process.
  • the first mask layer 53 is removed from the light emitting devices 10 .
  • the first mask layer 53 may be removed through a method such as acetone, a dedicated stripper, or etching.
  • the light emitting devices 10 are connected to and maintained in the connection layer 55 by at least one connection part 55a.
  • the second temporary substrate 59 is coupled to the lower portion of the light emitting devices 10 .
  • the second temporary substrate 59 may be a rubber or UV sheet, or a polymer substrate such as PET, PEN, or PI sheet, or a substrate such as glass, PC, or PMMA.
  • the light emitting devices 10 are connected to the connecting layer 55 using the second temporary substrate 59 as shown in FIG. 5I .
  • separate At least one connection part ( 55a) is cut, and the light emitting devices 10 are separated from the connection layer 55 .
  • the external force applied to the second temporary substrate 59 may be applied in a direction perpendicular to the connection layer 55 from one side of the second temporary substrate 59 as shown. Accordingly, each of the light emitting devices 10 can be separated from the connection layer 55 in such a way that at least one connection portion 55a connected to each light emitting device 10 is sequentially cut off from one side of the second temporary substrate 59 . .
  • connection tip 55b which is a residue remaining after the connection portion 55a is cut, may be formed on each light emitting device 10 . Accordingly, the connection tip 55b is made of the same material as the connection layer 55 , and as the connection portion 55a is cut by an external force, the thickness of the connection tips 55b may be irregular and different from each other.
  • the pickup unit 70 may include, for example, an elastomer stamp.
  • the pickup unit 70 picks up and transfers some of the plurality of light emitting devices 10 , and selectively picks up the light emitting devices 10 according to an interval to be disposed on the transparent substrate 121 . Accordingly, as shown, the pickup unit 70 does not pick up the adjacent light emitting devices 10 together, but picks up the light emitting devices 10 separated by a certain distance at once. The distance between the light emitting devices 10 to be picked up may vary according to the distance between pixels in the transparent substrate 121 to which the light emitting devices 10 are to be transferred.
  • the transparent substrate 121 may be cut in units of each pixel to form the unit pixels 100 . Accordingly, the light emitting devices 10 are transferred onto the transparent substrate 121 to correspond to each unit pixel 100 .
  • the pickup unit 70 picks up the light emitting devices 10 to match the spacing of the unit pixels 100 , and includes a first light emitting device 10a , a second light emitting device 10b and a single unit pixel 100 .
  • One of the third light emitting devices 10c may be picked up to be disposed.
  • the light emitting devices 10 may be picked up with the first and second electrode pads 31 and 33 disposed thereon, and transferred onto the transparent substrate 121 in this state. Accordingly, light generated in the light emitting structure may be emitted to the outside through the transparent substrate 121 .
  • the light emitting devices 10 may be mounted on a circuit board, and in this case, the first and second electrode pads 31 and 33 may be mounted facing the circuit board.
  • an additional temporary substrate may be used in the process of mounting the light emitting devices 10 on the circuit board using the pickup unit 70 . That is, the light emitting elements 10 picked up by the pickup unit 70 may be first arranged at intervals of the unit pixels 100 on an additional temporary substrate. Thereafter, the light emitting devices 10 disposed on the additional temporary substrate may be transferred to the circuit board at once. Accordingly, the light emitting devices 10 may be transferred so that the first and second electrode pads 31 and 33 are bonded to the circuit board.
  • 6A to 6L are schematic cross-sectional views for explaining a method of transferring a light emitting device according to another embodiment.
  • a light emitting device 10 is grown on a substrate 51 .
  • the substrate 51 may be a substrate for growing semiconductor layers of the light emitting device 10 .
  • a sapphire substrate or a GaN substrate may be used, and when the light emitting device 10 is a red light emitting device, a GaAs substrate may be used.
  • a first mask layer 53 is formed on the substrate 51 to cover the plurality of light emitting devices 10 .
  • the first mask layer 53 is formed to cover all of the plurality of light emitting devices 10 , and may be formed to have a predetermined thickness on top surfaces of the light emitting devices 10 .
  • a plurality of holes H are formed in the first mask layer 53 .
  • At least one hole H may be formed on each light emitting device 10 .
  • three holes H are formed on each of the light emitting devices 10 , and the three holes H are asymmetrically disposed with respect to at least one direction in which the light emitting devices 10 are arranged.
  • the three holes H are arranged to be asymmetric with respect to a direction perpendicular to the direction in which the light emitting elements 10 are arranged in the drawing.
  • the first mask layer 53 may be formed of a photosensitive material, and a plurality of holes H may be formed through a photo lithography process.
  • the holes H may be formed through a photo and developing process, but is not limited thereto, and an etching process may be used.
  • the plurality of holes H may be formed in a triangular shape as shown.
  • connection layer 55 is formed on the first mask layer 53 .
  • the connection layer 55 is formed on the first mask layer 53 while filling the plurality of holes H formed in the first mask layer 53 . Since the plurality of holes H are respectively formed on the upper portion of the light emitting device 10 , the connection layer 55 is to be connected to the light emitting devices 10 through at least one hole H formed on the light emitting device 10 . can A portion of the connection layer 55 fills at least one hole H formed in the upper portion of the light emitting device 10 to form the connection portion 55a.
  • connection layer 55 may be formed of an organic material such as poly dimethylpolysiloxane (PDMS), epoxy, acryl, or color polyimide, but is not limited thereto.
  • PDMS poly dimethylpolysiloxane
  • the connection layer 55 may have a light transmittance of 90% or more, and a refractive index of 1.4 to 1.7.
  • the first temporary substrate 57 is coupled to the upper portion of the connection layer 55 .
  • the first temporary substrate 57 may be a polymer substrate such as PET, PEN, or PI sheet, or a substrate such as glass, PC, or PMMA.
  • a film unit 61 and a buffer unit 63 may be respectively disposed between the first temporary substrate 57 and the connection layer 55 .
  • the film part 61 is disposed on the connection layer 55
  • the buffer part 63 is disposed on the film part 61
  • the first temporary substrate 57 is disposed on the buffer part 63 .
  • the buffer unit 63 may be formed of a material that is melted by heat or UV irradiation.
  • connection layer 55 When the first temporary substrate 57 is bonded to the upper portion of the connection layer 55 , air bubbles that may be generated in the connection layer 55 in a vacuum are removed, and the temperature is lower than the melting point of the first mask layer 53 . A curing process of the connection layer 55 may be performed. In this process, the first temporary substrate 57 may be coupled to the connection layer 55 .
  • the substrate 51 is removed from the light emitting devices 10 .
  • the substrate 51 may be removed through a laser lift-off process or a wet etching process.
  • the sapphire substrate may be removed by a laser lift-off process or a chemical lift-off process
  • the GaAs substrate may be removed by a wet etching process.
  • the first mask layer 53 is removed from the light emitting devices 10 .
  • the first mask layer 53 may be removed through a method such as acetone, a dedicated stripper, or dry etching. Accordingly, as illustrated, the light emitting devices 10 are connected to and maintained in the connection layer 55 by at least one connection part 55a connected to each light emitting device 10 .
  • the first temporary substrate 57 coupled thereto is removed.
  • the first temporary substrate 57 may be removed by irradiating heat or UV.
  • the buffer part 63 is formed of a material soluble by heat or UV irradiation, the first temporary substrate 57 may be removed without damage to the film part 61 .
  • the second temporary substrate 59 is coupled to the lower portion of the light emitting devices 10 .
  • the second temporary substrate 59 may be a rubber or UV sheet, or a polymer substrate such as PET, PEN, or PI sheet, or a substrate such as glass, PC, or PMMA.
  • the second temporary substrate 59 When the second temporary substrate 59 is coupled to the light emitting devices 10 , the light emitting devices 10 are separated from the connection layer 55 using the second temporary substrate 59 as shown in FIG. 6J . .
  • the second temporary substrate 59 By applying an external force in a downward direction to the second temporary substrate 59 to which the light emitting devices 10 are coupled, at least one connection portion 55a connected to each of the light emitting devices 10 is cut while the light emitting devices 10 are connected. separated from the layer (55).
  • the external force applied to the second temporary substrate 59 may be applied in a direction perpendicular to the connection layer 55 with respect to one side of the second temporary substrate 59 as shown. Accordingly, each of the light emitting devices 10 may be separated from the connection layer 55 in such a way that the connecting portions 55a connected to each of the light emitting devices 10 are sequentially cut off.
  • connection tip 55b which is a residue remaining after the connection portion 55a is cut, may be formed on each light emitting device 10 .
  • the connection tip 55b is made of the same material as the connection layer 55, and as the connection portion 55a is cut by an external force, the thickness of the connection tips 55b may be different from each other. Also, as illustrated, the thickness of the connection tips 55b may be smaller than the thickness of the first and second electrode pads 31 and 33 .
  • some of the light emitting devices 10 disposed on the second temporary substrate 59 are transferred to another substrate using the pickup unit 70 .
  • the transferred substrate may be the transparent substrate 121, but is not limited thereto. After the light emitting devices 10 are transferred on the transparent substrate 121 in units of unit pixels 100 , the transparent substrate 121 may be cut in units of unit pixels 100 .
  • FIG. 7A to 7K are schematic cross-sectional views for explaining a method of transferring a light emitting device according to another embodiment.
  • a light emitting device 10 is formed on a substrate 51 .
  • the substrate 51 is a substrate for growing semiconductor layers of the light emitting device 10 , and may be a sapphire substrate, a GaN substrate, or a GaAs substrate.
  • the substrate 51 may be a sapphire substrate when the light emitting device 10 is a blue light emitting device or a green light emitting device, and may be a GaAs substrate when the light emitting device 10 is a red light emitting device.
  • a first mask layer 53 covering the plurality of light emitting devices 10 is formed on the substrate 51 .
  • the first mask layer 53 is formed to cover all of the plurality of light emitting devices 10 , and may be formed to have a predetermined thickness on top surfaces of the light emitting devices 10 .
  • the first mask layer 53 may be formed of, for example, a photosensitive material.
  • the first temporary substrate 57 is coupled to the first mask layer 53 .
  • the first temporary substrate 57 may be a polymer substrate such as PET, PEN, or PI sheet, or a substrate such as glass, PC, or PMMA.
  • a buffer unit 63 may be disposed between the first temporary substrate 57 and the first mask layer 53 . Accordingly, the buffer part 63 may be disposed on the first mask layer 53 , and the first temporary substrate 57 may be disposed on the buffer part 63 .
  • the substrate 51 is removed from the light emitting devices 10 .
  • the substrate 51 may be removed through a laser lift-off process, a wet etching process, or the like.
  • the substrate 51 is a sapphire substrate
  • the substrate 51 is removed by a laser lift-off process or a chemical lift-off process, etc.
  • the substrate 51 is removed by a wet etching process.
  • a second mask layer 65 is formed under the exposed light emitting devices 10 and the first mask layer 53 .
  • the second mask layer 65 covers the lower surfaces of the light emitting devices 10 , and may be formed to have a thickness smaller than that of the first mask layer 53 .
  • a plurality of holes H are formed in the second mask layer 65 .
  • At least one hole H may be formed in a lower portion of each light emitting device 10 .
  • three holes H are formed under each light emitting device 10 , and the three holes H are asymmetrically disposed with respect to at least one direction in which the light emitting devices 10 are arranged.
  • the three holes H are arranged to be asymmetric with respect to a direction perpendicular to the arrangement direction of the light emitting devices 10 shown in the drawing.
  • the second mask layer 65 may be formed of a photosensitive material in the same manner as the first mask layer 53 , and a plurality of holes H may be formed through a photo lithography process.
  • the plurality of holes H may be formed in a triangular shape as shown.
  • connection layer 55 is formed under the second mask layer 65 .
  • the connection layer 55 is formed under the second mask layer 65 while filling the plurality of holes H formed in the second mask layer 65 . Since the plurality of holes H are respectively formed under the light emitting device 10 , the connection layer 55 may be connected to the light emitting devices 10 through at least one hole H formed under the light emitting device 10 . can Connection portions 55a filling the hole H are formed together with the connection layer 55 . The connection portions 55a may directly contact the first conductivity type semiconductor layer 23 .
  • connection layer 55 may include an organic material such as poly dimethylpolysiloxane (PDMS), epoxy, acryl, or color polyimide, but is not limited thereto.
  • PDMS poly dimethylpolysiloxane
  • the connection layer 55 may have a light transmittance of 90% or more, and a refractive index of 1.4 to 1.7.
  • the second temporary substrate 59 is coupled to the lower portion of the connection layer 55 .
  • the second temporary substrate 59 may be a polymer substrate such as PET, PEN, or PI sheet, which is the same as that of the first temporary substrate 57 , or may be a substrate such as glass, PC, or PMMA.
  • the first temporary substrate 57 coupled thereto is removed.
  • the first temporary substrate 57 may be removed by irradiating heat or UV.
  • the buffer part 63 is formed of a material soluble by heat or UV irradiation, the first temporary substrate 57 may be removed from the first mask layer 53 .
  • the first mask layer 53 and the second mask layer 65 are removed from the light emitting devices 10 .
  • the first mask layer 53 and the second mask layer 65 may be removed through a method such as acetone, a dedicated stripper, or dry etching.
  • the light emitting devices 10 are connected to and maintained in the connection layer 55 by at least one connection part 55a connected to each light emitting device 10 .
  • the light emitting devices 10 are formed on the second temporary substrate 59 by the connecting layer 55 and the connecting portion 55a. placed in a connected state by Some of the light emitting devices 10 disposed on the second temporary substrate 59 may be transferred to another substrate by using the pickup unit 70 .
  • the light emitting devices 10 picked up by the pickup unit 70 are separated from the connection layer 55 while the connection portion 55a is cut off in the connection layer 55 , respectively.
  • the pickup unit 70 picks up the light emitting devices 10 from the upper portions of the light emitting devices 10 , and the connection part 55a is disposed under the light emitting devices 10 . Accordingly, at least one connection tip 55b may be formed under each of the light emitting devices 10 .
  • the light emitting elements 10 picked up by the pickup unit 70 may be transferred to the transparent substrate 121 , and the transparent substrate 121 is cut in units of individual unit pixels 100 to form unit pixels ( 100) may be provided.
  • the light emitting devices 10 are transferred to the transparent substrate 121 by the light emitting device transfer method described above.
  • An adhesive layer 125 may be previously formed on the transparent substrate 121 , and the light emitting devices 10 may be attached to the transparent substrate 121 by the adhesive layer 125 .
  • the step control layer 127, the connection layers 129a, 129b, 129c, and 129d, the protective layer 131 and the bumps 133a, 133b, 133c, 133d are formed, and then, the transparent substrate 121 ), the unit pixel 100 described with reference to FIGS. 3A and 3B is manufactured.
  • the pixel module 1000 may be manufactured by arranging the unit pixels 100 on the circuit board 1001 , and by arranging the pixel modules 1000 on the panel substrate 2100 , the display device 10000 is may be provided.
  • FIG. 8 is a schematic cross-sectional view illustrating a unit pixel 100a according to an exemplary embodiment.
  • the unit pixel 100a according to the present embodiment is substantially similar to the unit pixel 100 described with reference to FIGS. 3A and 3B , but bumps 133a, 133b, 133c, and 133d are omitted. there is a difference in
  • the passivation layer 131 has openings 131a exposing the connection layers 129a, 129b, 129c, and 129d.
  • the openings 131a are disposed to correspond to the positions of the bumps 133a , 133b , 133c , and 133d of the unit pixel 100 described with reference to FIGS. 3A and 3B .
  • the thickness of the passivation layer 131 may be less than or equal to about 1/2 of the thickness of the passivation layer 131 in the unit pixel 100 , and further, less than about 1/3 of the thickness of the passivation layer 131 in the unit pixel 100 .
  • the thickness of the passivation layer 131 in the unit pixel 100 may be about 45 ⁇ m, and in this embodiment, the thickness of the passivation layer 131 may be 15 ⁇ m.
  • FIG. 9 is a schematic cross-sectional view illustrating a pixel module 1000a according to an exemplary embodiment.
  • the pixel module 1000a on which the unit pixels 100a of FIG. 8 are mounted will be described.
  • the pixel module 1000a is substantially similar to the pixel module 1000 described with reference to FIGS. 4A and 4B, but since the unit pixel 100a does not have bumps, the bonding material ( There is a difference in that 1005 fills the openings 131a of the passivation layer 131 .
  • the bonding material 1005 may completely or partially fill the openings 131a of the protective layer 131 .
  • cavities may be formed in the openings 131a.
  • a display apparatus 10000 may be provided by arranging a plurality of pixel modules 1000a on the panel substrate 2100 .
  • FIG. 10 is a schematic cross-sectional view illustrating a unit pixel 100b according to an exemplary embodiment.
  • the unit pixel 100b according to the present embodiment is substantially similar to the unit pixel 100 described with reference to FIGS. 3A and 3B , but the concave-convex pattern 121p is the window of the light blocking layer 123 .
  • the concave-convex pattern 121p may be limitedly disposed in or near the lower region of the window 123a. Accordingly, the light blocking layer 123 and the adhesive layer 125 may be formed on a generally flat surface of the transparent substrate 121 .
  • 11A, 11B, 11C, 11D, 11E, 11F, and 11G are schematic plan views for explaining various types of windows.
  • the light blocking layer 123 has windows 123a corresponding to the light emitting devices 10a, 10b, and 10c.
  • the light emitting elements 10a, 10b, and 10c have a light emission surface having a rectangular shape, and accordingly, the windows 123a may also have a rectangular shape.
  • the windows 123a are also spaced apart from each other corresponding to the spacing of the light emitting elements 10a, 10b, and 10c.
  • the light emitting elements 10a, 10b, and 10c are disposed corresponding to the windows 123a to emit light through the windows 123a.
  • the centers of the light emitting elements 10a, 10b, and 10c may match the centers of the windows 123a, respectively.
  • the area of the windows 123a may be larger than the area of the light emitting devices 10a, 10b, and 10c, but is not limited thereto, and may be smaller.
  • the windows 123b further include extensions extending vertically from the windows 123a described above.
  • This extension extends in a direction perpendicular to the direction in which the light emitting elements 10a, 10b, and 10c are arranged.
  • the extension portion may increase the beam angle of light emitted from the light emitting elements 10a, 10b, and 10c in a direction perpendicular to the arrangement direction of the light emitting elements 10a, 10b, and 10c.
  • the color difference in the vertical direction may be reduced by increasing the vertical orientation angle.
  • the color difference in the left and right directions may be reduced by increasing the orientation angle in the left and right directions.
  • the extension may have a rectangular shape in the extension direction.
  • the present invention is not limited thereto, and the extension may have various shapes.
  • the windows 123c have extension portions extending in a direction perpendicular to the arrangement direction of the light emitting elements in the central region where the light emitting elements 10a , 10b , and 10c are arranged, and the extension The units may for example have a sectoral shape.
  • the windows 123d may have diagonal extensions.
  • the diagonal extensions increase the beam angle of light emitted from the light emitting elements 10a, 10b, and 10c in the diagonal direction.
  • the windows 123e are arranged at a narrower interval than the windows 123a.
  • the distance between the light emitting elements 10a, 10b, and 10c is narrow, the distance between the windows 123e may also be narrowed correspondingly.
  • Color mixing performance may be improved by disposing the light emitting elements 10a, 10b, and 10c at a narrower interval.
  • a plurality of windows 123f may be disposed in respective regions corresponding to the light emitting devices 10a, 10b, and 10c.
  • the window 123f may have a rectangular shape, but is not limited thereto, and may have various shapes including a circle, a triangle, a square, or a combination thereof.
  • the windows 123f may be used to adjust the amount of light of the light emitting devices 10a, 10b, and 10c. Also, when the light emitting devices 10a, 10b, and 10c each have a plurality of light emitting cells, the windows 123f may be disposed to correspond to the plurality of light emitting cells.
  • the windows 123g may have a circular shape and may be arranged in a triangular shape.
  • the windows 123g are not limited to a circular shape, and may, for example, have a triangular shape. By arranging them in a triangular arrangement, the directional angle characteristic can be improved.
  • FIG. 12 is a graph for explaining the characteristic of a beam angle of light according to the presence or absence of a concave-convex pattern of the transparent substrate 121 .
  • the comparative example and the embodiment used in the simulation differ only in whether the transparent substrate 121 has an uneven pattern.
  • the transparent substrate 121 was a sapphire substrate having a refractive index of 1.77, and the light emitting device was set as a light emitting device having a peak wavelength of 467 nm.
  • the light emitting device was set to have a truncated roughness with a pitch of 4.0 ⁇ m, a bottom diameter of 4.0 ⁇ m, a top diameter of 2.2 ⁇ m, and a height of 2.4 ⁇ m on the light emitting surface. It was set up in an arranged structure.
  • the light emitting device was set to be attached to the sapphire substrate with an epoxy having a refractive index of 1.5, and the concave-convex pattern of the sapphire substrate was set to have a pitch of 3 ⁇ m, a diameter of 2.8 ⁇ m, and a height of 1.8 ⁇ m.
  • the refractive index of the epitaxial layer was set to 2.5.
  • the comparative example shows a high output in a direction perpendicular to the light emission surface, and the output tends to decrease as the angle increases.
  • the Example showed a relatively high light output even in a direction perpendicular to the light emission surface, but showed a relatively high light output even in a range of about 10 to 20 degrees.
  • the orientation angle of the display can be increased by making the transparent substrate 121 to have a concave-convex pattern on the surface facing the light emitting device.
  • the beam angle of light emitted from the red light emitting device is about 20 degrees larger than that of the light emitted from the green light emitting device and the blue light emitting device. It can be seen that This seems to occur because the roughness formed on the red, green and blue light emitting devices is different from each other.
  • a unit pixel using the above transparent substrate and light emitting devices is used, a large color difference will be generated depending on the viewing angle.
  • the beam angle increased relatively significantly compared to the beam angle of the light emitted from the red light emitting device. Accordingly, by adding the concave-convex pattern to the transparent substrate 121 , it is possible to substantially uniform the beam angle of light emitted from the unit pixel while using red, green, and blue light emitting devices having different directivity characteristics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시의 일 실시예에 따른 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 접착층을 포함하고, 상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는다.

Description

발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
예시적인 실시예들은 발광 소자를 갖는 유닛 픽셀 및 그것을 갖는 디스플레이 장치에 관한 것으로, 특히, 발광 소자들의 지향각을 균일하게 할 수 있는 유닛 픽셀 및 그것을 갖는 디스플레이 장치에 관한 것이다.
발광소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로 LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 2차원 평면상에 배열되고, 이에 따라 하나의 기판 상에 수많은 개수의 마이크로 LED가 배치될 필요가 있다. 그런데 마이크로 LED는 그 크기가 예컨대 200마이크로 이하 나아가 100마이크로 이하로 대단히 작으며, 이러한 작은 크기로 인해 다양한 문제점이 발생한다. 특히, 작은 크기의 발광 다이오드를 핸들링하는 것이 어려워 디스플레이용 패널 상에 발광 다이오드를 직접 실장하는 것이 용이하지 않다.
또한, 서브 픽셀의 색 조합에 의해 다양한 색이 구현되므로, 서브 픽셀들에서 방출되는 광의 지향각이 서로 다를 경우 디스플레이 이미지를 보는 각도에 따라 색상이 달라지는 문제가 있다. 예를 들어, 적색광의 지향각이 크고 청색광 및 녹색광의 지향각이 작은 경우, 이들의 조합에 의해 백색광의 이미지를 구현할 때, 수직 방향에서 백색광이 구현되더라도 보는 각도에 따라 적색광이 우세한 이미지가 관찰된다.
예시적인 실시예들은 회로 기판에 실장하기에 적합한 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공한다.
예시적인 실시예들은 서브 픽셀들에서 방출되는 광의 지향각이 균일한 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공한다.
예시적인 실시예는 유닛 픽셀을 제공하는데, 이 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 광학층을 포함하고, 상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는다.
예시적인 실시예는 픽셀 모듈을 제공하는데, 이 픽셀 모듈은, 회로 기판; 상기 회로 기판 상에 배치된 복수의 유닛 픽셀; 및 상기 복수의 유닛 픽셀들을 덮는 커버층을 포함하되, 상기 복수의 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 광학층을 포함하고, 상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는다.
예시적인 실시예는 디스플레이 장치를 제공하는데, 이 디스플레이 장치는, 패널 기판; 및 상기 패널 기판 상에 배열된 복수의 픽셀 모듈들을 포함하되, 상기 복수의 픽셀 모듈들은 각각 회로 기판, 상기 회로 기판 상에 배치된 복수의 유닛 픽셀, 및 상기 복수의 유닛 픽셀들을 덮는 커버층을 포함하고, 상기 복수의 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 광학층을 포함하고, 상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는다.
도 1은 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2A는 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 2B는 도 2A의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 3A는 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 3B는 도 3A의 절취선 B-B를 따라 취해진 개략적인 단면도이다.
도 4A는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 평면도이다.
도 4B는 도 4A의 절취선 C-C를 따라 취해진 개략적인 단면도이다.
도 4C는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 배면도이다.
도 4D는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 회로도이다.
도 4E는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 회로도이다.
도 5A 내지 도 5K는 일 실시예에 따른 발광 소자들을 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 6A 내지 도 6L은 일 실시예에 따른 발광 소자들을 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 7A 내지 도 7K는 일 실시예에 따른 발광 소자들을 전사하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 8은 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 단면도이다.
도 9는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 단면도이다.
도 10은 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 단면도이다.
도 11A, 도 11B, 도 11C, 도 11D, 도 11E, 도 11F 및 도 11G는 다양한 형태의 창들을 설명하기 위한 개략적인 평면도들이다.
도 12는 투명 기판의 요철 패턴 유무에 따른 광의 지향각 특성을 설명하기 위한 그래프이다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분에 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
예시적인 실시예에 따른 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 광학층을 포함하고, 상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는다.
상기 요철 패턴에 의해 발광 소자들에서 방출되는 광의 지향각을 균일하게 할 수 있다. 상기 요철 패턴은 상기 발광 소자들에서 방출되는 광의 지향각을 증가시킬 수 있다.
상기 복수의 발광 소자는 각각 상기 투명 기판을 대면하는 면에 러프니스를 가질 수 있다. 상기 러프니스는 발광 소자와 접착층 사이의 굴절률 차이에 기인한 내부 전반사를 줄여 발광 소자의 광 추출 효율을 개선한다.
상기 복수의 발광 소자들은 서로 다른 색상의 광을 방출하는 적어도 3개의 발광 소자들을 포함할 수 있으며, 상기 적어도 3개의 발광 소자들은 일렬로 배열될 수 있다.
상기 광학층은 광학적으로 투명한 재료이면 특별히 한정되지 않으며, 기체, 액체 또는 고체일 수 있다. 일 실시예에 있어서, 상기 발광 소자들은 스페이서와 같은 결합기에 의해 상기 투명 기판에 결합될 수 있으며, 상기 발광 소자들과 상기 투명 기판 사이의 영역은 기체 또는 액체로 채워질 수 있다. 따라서, 상기 광학층은 광에 투명한 기체 또는 액체로 형성될 수 있다.
일 실시예에 있어서, 상기 광학층은 접착층일 수 있다. 상기 발광 소자들은 상기 접착층에 의해 상기 투명 기판에 부착될 수 있다.
나아가, 상기 유닛 픽셀은, 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 및 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 더 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 발광 소자는 적색, 녹색 및 청색의 광을 방출하는 발광 소자들을 포함할 수 있다.
상기 복수의 발광 소자들은 각각, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 및 상기 발광구조체 상에 배치된 제1 전극 패드 및 제2 전극패드를 포함할 수 있으며, 상기 단차 조절층은 상기 제1 및 제2 전극 패드들을 노출시키는 개구부들을 갖고, 상기 접속층들은 상기 단차 조절층의 개구부들을 통해 상기 제1 및 제2 전극 패드들에 전기적으로 접속될 수 있다.
상기 유닛 픽셀은 상기 단차 조절층 및 접촉층들을 덮는 보호층을 더 포함할 수 있으며, 상기 보호층은 상기 접촉층들 상에 위치하는 개구부들을 가질 수 있다.
나아가, 상기 발광 소자는, 상기 보호층의 개구부들 내에 배치된 범프들을 더 포함할 수 있으며, 상기 범프들은 각각 상기 접촉층들에 전기적으로 접속될 수 있다.
상기 발광 소자는, 상기 광학층과 상기 투명 기판 사이에 배치된 광 차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광을 투과시키도록 구성된 창들을 가질 수 있다.
일 실시예에 있어서, 상기 창들 중 적어도 하나는 상기 발광 소자들이 배열된 방향에 수직한 방향으로 연장된 연장부를 가질 수 있다.
상기 연장부에 의해 대응하는 발광 소자에서 방출된 광의 지향각을 증가시킬 수 있다.
일 실시예에 있어서, 상기 창은 대각선 방향으로 연장된 연장부를 가질 수 있다.
일 실시예에 있어서, 각 발광소자마다 복수개의 창들이 대응하여 배치될 수 있다.
일 실시예에 있어서, 상기 투명 기판의 요철 패턴은 상기 투명 기판의 일면 전체에 형성될 수 있다. 다른 실시예에 있어서, 상기 투명 기판의 요철 패턴은 상기 창들에 대응하여 배치될 수 있다.
예시적인 실시예에 따른 픽셀 모듈은, 회로 기판; 및 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함하되, 상기 복수의 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 광학층을 포함하고, 상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는다.
상기 복수의 발광 소자는 각각 상기 투명 기판을 대면하는 면에 러프니스를 가질 수 있다.
또한, 상기 유닛 픽셀은 상기 광학층과 상기 투명 기판 사이에 배치된 광 차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광을 투과시키도록 구성된 창들을 가질 수 있다.
일 실시예에 있어서, 상기 투명 기판의 요철 패턴은 상기 창들에 대응하여 배치될 수 있다.
일 실시예에 있어서, 상기 광학층은 접착층일 수 있다.
나아가, 상기 유닛 픽셀은, 상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들; 및 상기 단차 조절층 및 접촉층들을 덮는 보호층을 더 포함할 수 있다. 나아가, 상기 보호층은 상기 접촉층들 상에 위치하는 개구부들을 가질 수 있다.
상기 복수의 발광소자는 서로 다른 색상의 광을 방출하는 적어도 3개의 발광소자들을 포함할 수 있으며, 상기 적어도 3개의 발광소자들은 일렬로 배열될 수 있다.
예시적인 실시예에 따른 디스플레이 장치는, 패널 기판; 및 상기 패널 기판 상에 배열된 복수의 픽셀 모듈들을 포함하되, 상기 복수의 픽셀 모듈들은 각각 회로 기판, 및 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함하고, 상기 복수의 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 정렬된 복수의 발광소자; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 광학층을 포함하고, 상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예를 보다 상세하게 설명한다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 1을 참조하면, 디스플레이 장치(10000)는 패널 기판(2100) 및 복수의 픽셀 모듈(1000)을 포함한다.
디스플레이 장치(10000)는, 특별히 한정되는 것은 아니나, 마이크로 LED TV, 스마트 워치, VR 헤드셋과 같은 VR 디스플레이 장치, 또는 증강 현실 안경과 같은 AR 디스플레이 장치를 포함할 수 있다.
패널 기판(2100)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 패널 기판(2100)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에서, 패널 기판(2100)은 배선, 트랜지스터 및 커패시터들을 포함할 수 있다. 패널 기판(2100)은 또한 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
복수의 픽셀 모듈들(1000)이 패널 기판(2100) 상에 정렬된다. 각 픽셀 모듈(1000)은 회로 기판(1001) 및 회로 기판(1001) 상에 배치된 복수의 유닛 픽셀들(100)을 포함할 수 있다.
또한, 각 유닛 픽셀(100)은 복수의 발광 소자들(10a, 10b, 10c)을 포함한다. 발광소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출할 수 있다. 각 유닛 픽셀(100) 내의 발광 소자들(10a, 10b, 10c)은 도 1에 도시한 바와 같이 일렬로 배열될 수 있다. 일 실시예에 있어서, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수직 방향으로 배열될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수평 방향으로 배열될 수도 있다.
이하에서, 디스플레이 장치(10000) 내에 배치된 발광 소자들(10a, 10b, 10c), 유닛 픽셀(100) 및 픽셀 모듈(1000)의 순서로 디스플레이 장치(10000)의 각 구성 요소를 상세히 설명한다.
우선, 도 2A는 본 개시의 일 실시예에 따른 발광 소자(10a)를 설명하기 위한 개략적인 평면도이고, 도 2B는 도 2A의 절취선 A-A를 따라 취해진 개략적인 단면도이다. 여기서 발광 소자(10a)를 예를 들어 설명하지만, 발광 소자들(10b, 10c)도 유사한 구조를 가지므로, 서로 중복되는 설명은 생략한다.
도 2A 및 도 2B를 참조하면, 발광 소자(10a)는 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 포함하는 발광 구조체를 포함한다. 또한, 발광 소자(10a)는 오믹 콘택층(27), 절연층(29), 제1 전극 패드(31), 및 제2 전극 패드(33)를 포함할 수 있다.
발광 구조체, 즉, 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 기판 상에 성장될 수 있다. 상기 기판은 질화갈륨 기판, GaAs 기판, Si 기판, 사파이어 기판, 특히 패터닝된 사파이어 기판 등 반도체 성장용으로 사용될 수 있는 다양한 기판일 수 있다. 성장 기판은 반도체층들로부터 기계적 연마, 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 분리될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 기판의 일부가 잔류하여 제1 도전형 반도체층(21)의 적어도 일부를 구성할 수도 있다.
일 실시예에서, 적색 광을 방출하는 발광 소자(10a)의 경우, 반도체층들은 알루미늄 갈륨 비소(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 또는 갈륨 인화물(gallium phosphide, GaP)을 포함할 수 있다.
녹색 광을 방출하는 발광 소자(10b)의 경우, 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다.
일 실시예에서, 청색 광을 방출하는 발광 소자(10c)의 경우, 반도체층은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다.
제1 도전형과 제2 도전형은 서로 반대 극성으로서, 제1 도전형이 n형인 경우, 제2 도전형은 p이며, 제2 도전형이 p형인 경우, 제2 도전형은 n형이 된다.
제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판 상에 성장될 수 있다. 또한, 제1 도전형 반도체층(21)은 n형 불순물 (예를 들어, Si, Ge, Sn)을 포함하고, 제2 도전형 반도체층(25)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 일 실시예에서, 제1 도전형 반도체층(21)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 제2 도전형 반도체층(25)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다.
도면에서 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(23)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절된다. 예를 들어, 활성층(23)은 청색광, 녹색광, 적색광 또는 자외선을 방출할 수 있다.
제2 도전형 반도체층(25) 및 활성층(23)은 메사(M) 구조를 가지고 제1 도전형 반도체층(21) 상에 배치될 수 있다. 메사(M)는 제2 도전형 반도체층(25) 및 활성층(23)을 포함하며, 도 2B에 도시한 바와 같이, 제1 도전형 반도체층(21)의 일부를 포함할 수도 있다. 메사(M)는 제1 도전형 반도체층(21)의 일부 영역 상에 위치하며, 메사(M) 주위에 제1 도전형 반도체층(21)의 상면이 노출될 수 있다.
한편, 상기 제1 도전형 반도체층(21)은 표면 텍스쳐링에 의한 러프니스(21p)를 가질 수 있다. 표면 텍스쳐링은 예를 들어 건식 또는 습식 식각 공정을 이용한 패터닝에 의해 수행될 수 있다. 예를 들어, 콘 형상의 돌출부들이 형성될 수 있으며, 콘의 높이는 2 내지 3um, 콘 간격은 1.5 내지 2um, 콘의 바닥 직경은 약 3um 내지 5um 일 수 있다. 콘은 또한 절두형일 수 있으며, 이 경우, 콘의 상면 직경은 약 2 내지 3um 일 수 있다. 제1 도전형 반도체층(21)의 표면에 러프니스를 형성함으로써 내부 전반사를 줄여 광 추출 효율을 증가시킬 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 모두 제1 도전형 반도체층에 표면 텍스쳐링이 수행될 수 있으나, 이에 한정되는 것은 아니며, 일부 발광 소자는 표면 텍스쳐링이 수행되지 않을 수도 있다.
또한, 상기 메사(M)는 제1 도전형 반도체층(21)을 노출시키는 관통홀(25a)을 가질 수 있다. 관통홀(25a)은 메사(M)의 일측 가장자리에 가깝게 배치될 수 있으나, 이에 한정되는 것은 아니며, 메사(M)의 중앙에 배치될 수도 있다.
오믹 콘택층(27)은 제2 도전형 반도체층(25) 상에 배치되어 제2 도전형 반도체층(25)에 오믹 콘택한다. 오믹 콘택층(27)은 단일 층, 또는 다중 층으로 형성될 수 있으며, 투명 도전성 산화막 또는 금속막으로 형성될 수 있다. 투명 도전성 산화막은 예를 들어 ITO 또는 ZnO 등을 예로 들 수 있으며, 금속막으로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금을 예로 들 수 있다.
절연층(29)은 메사(M) 및 오믹 콘택층(27)을 덮는다. 나아가, 절연층(29)은 메사(M) 주위에 노출된 제1 도전형 반도체층(21)의 상면 및 측면을 덮을 수 있다. 한편, 절연층(29)은 오믹 콘택층(27)을 노출시키는 개구부(29a) 및 관통홀(25a) 내에서 제1 도전형 반도체층(21)을 노출시키는 개구부(29b)를 가질 수 있다. 절연층(29)은 실리콘 산화막 또는 실리콘 질화막의 단일층 또는 다중층으로 형성될 수 있다. 또한, 절연층(29)은 분포 브래그 반사기와 같은 절연 반사기를 포함할 수도 있다.
제1 전극 패드(31) 및 제2 전극 패드(33)는 절연층(29) 상에 배치된다. 제2 전극 패드(33)는 개구부(29a)를 통해 오믹 콘택층(27)에 전기적으로 접속될 수 있으며, 제1 전극 패드(31)는 개구부(29b)를 통해 제1 도전형 반도체층(21)에 전기적으로 접속될 수 있다.
제1 및/또는 제2 전극 패드들(31, 33)은 단일 층, 또는 다중층 금속으로 형성될 수 있다. 제1 및/또는 제2 전극 패드들(31, 33)의 재료로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금 등이 사용될 수 있다.
본 개시의 일 실시예에 따른 발광 소자(10a)가 도면과 함께 간략하게 설명되었으나, 발광 소자(10a)는 상술한 층 이외에도 부가적인 기능을 갖는 층을 더 포함할 수 있다. 예를 들어, 광을 반사하는 반사층, 특정 구성 요소를 절연하기 위한 추가 절연층, 솔더의 확산을 방지하는 솔더 방지층 등 다양한 층이 더 포함될 수 있다.
또한, 플립칩 타입의 발광 소자를 형성함에 있어, 다양한 형태로 메사를 형성할 수 있으며, 제1 및 제2 전극 패드들(31, 33)의 위치나 형상 또한 다양하게 변경될 수 있다. 또한, 오믹 콘택층(27)은 생략될 수도 있으며, 제2 전극 패드(33)가 제2 도전형 반도체층(25)에 직접 접촉할 수도 있다. 또한, 제1 전극 패드(31)가 직접 제1 도전형 반도체층(21)에 접속하는 것으로 도시하지만, 관통홀(25a)에 노출된 제1 도전형 반도체층(21) 상에 콘택층이 먼저 형성되고, 제1 전극 패드(31)가 상기 콘택층에 접속할 수도 있다.
도 3A는 본 개시의 일 실시예에 따른 유닛 픽셀(100)을 설명하기 위한 개략적인 평면도이고, 도 3B는 도 3A의 절취선 B-B를 따라 취해진 개략적인 단면도이다.
도 3A 및 도 3B를 참조하면, 유닛 픽셀(100)은 투명 기판(121), 제1 내지 제3 발광 소자들(10a, 10b, 10c), 광 차단층(123), 접착층(125), 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 범프들(133a, 133b, 133c, 133d), 및 보호층(131)을 포함할 수 있다.
유닛 픽셀(100)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 포함하여 하나의 픽셀을 제공한다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출하며, 이들은 각각 서브 픽셀에 대응한다.
투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판이다. 투명 기판(121)은 디스플레이 장치(도 1의 10000)의 광 방출면에 배치되며, 발광 소자들(10a, 10b, 10c)에서 방출된 광은 투명 기판(121)을 통해 외부로 방출된다. 투명 기판(121)은 발광 소자들(10a, 10b, 10c)을 대면하는 면에 요철 패턴(121p)을 포함할 수 있다. 요철 패턴(121p)은 발광 소자들(10a, 10b, 10c)에서 방출된 광을 산란시켜 지향각을 증가시킨다. 또한, 서로 다른 지향각 특성을 갖는 발광 소자들(10a, 10b, 10c)에서 방출된 광이 상기 요철 패턴(121p)에 의해 균일한 지향각으로 방출되도록 할 수 있다. 이에 따라, 보는 각도에 따라 색차가 발생하는 것을 방지할 수 있다.
요철 패턴(121p)은 규칙적일 수도 있고 불규칙적일 수도 있다. 요철 패턴(121P)은 예를 들어 3um의 피치, 2.8um의 직경, 및 1.8um의 높이를 가질 수 있다. 요철 패턴(121p)은 일반적으로 패터닝된 사파이어 기판에 적용되는 패턴일 수 있으나, 이에 한정되지 않는다.
투명 기판(121)은 또한 반사방지 코팅을 포함할 수 있으며, 또는 글래어 방지층을 포함하거나 글래어 방지 처리될 수 있다. 투명 기판(121)은, 예를 들어, 50um ~ 300um의 두께를 가질 수 있다.
투명 기판(121)이 광 방출면에 배치되므로, 투명 기판(121)은 회로를 포함하지 않는다. 그러나 본 개시가 이에 한정되는 것은 아니며, 회로를 포함할 수도 있다.
한편, 하나의 투명 기판(121)에 하나의 유닛 픽셀(100)이 형성된 것을 도시하지만, 하나의 투명 기판(121)에 복수의 유닛 픽셀들(100)이 형성될 수도 있다.
광 차단층(123)은 카본 블랙과 같이 광을 흡수하는 흡수 물질을 포함할 수 있다. 광 흡수 물질은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)과 발광소자들(10a, 10b, 10c) 사이의 영역에서 측면측으로 누설되는 것을 방지하며, 디스플레이 장치의 콘트라스트를 향상시킨다.
광 차단층(123)은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)으로 입사되도록 광 진행 경로를 위한 창(123a)을 가질 수 있으며, 이를 위해 투명 기판(121) 상에서 투명 기판(121)을 노출하도록 패터닝될 수 있다. 창(123a)의 폭은 발광 소자의 폭보다 좁을 수 있으나, 이에 한정되는 것은 아니며, 발광 소자의 폭보다 크거나 같을 수도 있다.
광 차단층(123)의 창(123a)은 또한 발광 소자들(10a, 10b, 10c)의 정렬 위치를 정의한다. 따라서, 발광 소자들(10a, 10b, 10c)의 정렬 위치를 정의하기 위한 별도의 정렬 마커들을 생략할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광 소자들(10a, 10b, 10c)을 정렬하기 위한 위치를 제공하기 위해 정렬 마커들이 투명 기판(121) 상에 또는 광 차단층(123)이나 접착층(125) 상에 제공될 수도 있다.
광 차단층(123)에 형성된 창(123a)의 형상에 따라 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 지향각을 조절할 수 있다. 이에 대해서는 도 11A 내지 도 11F를 참조하여 뒤에서 상세하게 설명된다.
접착층(125)은 투명 기판(121) 상에 부착된다. 접착층(125)은 광 차단층(123)을 덮을 수 있다. 접착층(125)은 투명 기판(121)의 전면 상에 부착될 수 있으나, 이에 한정되는 것은 아니며, 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 부착될 수도 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)을 투명 기판(121)에 부착하기 위해 사용된다. 접착층(125)은 광 차단층(123)에 형성된 창을 채울 수 있다.
접착층(125)은 광 투과성 층으로 형성될 수 있으며, 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시킨다. 접착층(125)은 유기 접착제를 이용하여 형성될 수 있다. 예를 들어, 접착층(125)은 투명 에폭시를 이용하여 형성될 수 있다. 또한, 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질(diffuser)을 포함할 수 있다. 광 확산 물질은 발광 소자들(10a, 10b, 10c)이 광 방출면으로부터 관찰되는 것을 방지한다.
한편, 제1 내지 제3 발광 소자들(10a, 10b, 10c)이 투명 기판(121) 상에 배치된다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 접착층(125)에 의해 투명 기판(121)에 부착될 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 광 차단층(123)의 창들(123a)에 대응하여 배치될 수 있다. 광 차단층(123)이 생략된 경우, 정렬 마커들이 발광 소자들(10a, 10b, 10c)의 정렬 위치를 제공하기 위해 추가될 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 예컨대, 적색 발광 소자, 녹색 발광 소자, 청색 발광 소자일 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 각각의 구체적인 구성은 앞서 도 2A 및 도 2B를 참조하여 설명한 바와 같으므로, 상세한 설명을 생략한다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 도 3A에 도시한 바와 같이, 일렬 로 배열될 수 있다. 특히, 투명 기판(121)이 사파이어 기판인 경우, 사파이어 기판은 절단 방향에 따라 결정면에 의해 깨끗한 절단면들(예컨대, m면)과 그렇지 않은 절단면들(예컨대, a면)을 포함할 수 있다. 예를 들어, 4각형 형상으로 절단될 경우, 양측 두 개의 절단면들(예컨대, m면)은 결정면을 따라 깨끗하게 절단될 수 있으며, 이들 절단면들에 수직하게 배치된 다른 두 개의 절단면들(예컨대, a면)은 그렇지 않을 수 있다. 이 경우, 사파이어 기판(121)의 깨끗한 절단면들이 발광 소자들(10a, 10b, 10c)의 정렬 방향에 나란할 수 있다. 예를 들어, 도 3A에서는 깨끗한 절단면들(예컨대, m면)이 상하에 배치되고, 다른 두 개의 절단면들(예컨대, a면)이 좌우에 배치될 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 앞서 도 2A 및 도 2B를 참조하여 설명한 것일 수 있으나, 이에 한정되는 것은 아니며, 수평형 또는 플립칩 구조의 다양한 발광 소자들이 사용될 수 있다.
단차 조절층(127)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 덮는다. 단차 조절층(127)은 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(31, 33)을 노출시키는 개구부들(127a)을 갖는다. 단차 조절층(127)은 접속층들(129a, 129b, 129c, 129d) 및 범프들(133a, 133b, 133c, 133d)를 형성하기 위해 요구된다. 특히, 단차 조절층(127)은 범프들(133a, 133b, 133c 133d)이 형성되는 위치의 높이를 균일화하기 위해 형성될 수 있다. 단차 조절층(127)은 예컨대 감광성 폴리이미드로 형성될 수 있다.
단차 조절층(127)은 단차 조절층(127)은 접착층(125)의 가장자리로 둘러싸인 영역 내에 배치될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 단차 조절층(127)은 접착층(125)의 가장자리를 부분적으로 노출시키도록 형성될 수도 있다.
접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 형성된다. 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127)의 개구부들(127a)을 통해 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(31, 33)에 접속할 수 있다.
예를 들어, 접속층(129a)은 제1 발광 소자(10a)의 제1 도전형 반도체층에 전기적으로 접속하고, 접속층(129b)은 제2 발광 소자(10b)의 제1 도전형 반도체층에 전기적으로 접속하고, 접속층(129c)은 제3 발광 소자(10c)의 제1 도전형 반도체층에 전기적으로 접속할 수 있으며, 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있으며, 예컨대, Au를 포함할 수 있다.
범프들(133a, 133b, 133c, 133d)은 각각 상기 접속층들(129a, 129b, 129c, 129d) 상에 형성된다. 예를 들어, 제1 범프(133a)는 접속층(129a)을 통해 제1 발광 소자(10a)의 제1 도전형 반도체층에 전기적으로 접속될 수 있으며, 제2 범프(133b)는 접속층(129b)을 통해 제2 발광 소자(10b)의 제1 도전형 반도체층에 전기적으로 접속될 수 있고, 제3 범프(133c)는 접속층(129c)을 통해 제3 발광 소자(10c)의 제1 도전형 반도체층에 전기적으로 접속될 수 있다. 한편, 제4 범프(133d)는 접속층(129d)을 통해 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 전기적으로 공통 접속될 수 있다. 범프들(133a, 133b, 133c, 133d)은 예를 들어, AuSn, SnAg, Sn, CuSn, CuN, CuAg, Sb, Ni, Zn, Mo, Co, 솔더 등의 금속 및/또는 금속 합금으로 형성될 수 있다.
한편, 보호층(131)이 범프들(133a, 133b, 133c, 133d)의 측면을 덮으며, 단차 조절층(127)을 덮을 수 있다. 또한, 보호층(131)은 단차 조절층(127) 주위에 노출된 접착층(125)을 덮을 수 있다. 보호층(131)은 예컨대, 감광성 솔더 레지스트(PSR)로 형성될 수 있으며, 따라서, 보호층(131)을 먼저 사진 및 현상을 통해 패터닝한 후, 범프들(133a, 133b, 133c, 133d)을 형성할 수 있다. 이를 위해, 보호층(131)은 접촉층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들을 갖도록 형성되고, 범프들(133a, 133b, 133c, 133d)이 보호층(131)의 개구부들 내에 형성될 수 있다. 범프들(133a, 133b, 133c, 133d)은 생략될 수도 있다.
보호층(131)은 광 누설을 방지하기 위해 백색 반사 물질 또는 흑색 에폭시와 같은 광 흡수 물질로 형성될 수 있다.
본 실시예에 있어서, 발광 소자들(10a, 10b, 10c)이 접착층(125)에 의해 투명 기판(121)에 부착된 것으로 설명하지만, 접착층(125) 대신 다른 결합기(coupler)를 이용하여 발광 소자들(10a, 10b, 10c)이 투명 기판(121)에 결합될 수도 있다. 예를 들어, 발광 소자들(10a, 10b, 10c)을 스페이서들을 이용하여 투명 기판(121)에 결합시킬 수 있으며, 따라서, 발광 소자들(10a, 10b, 10c)과 투명 기판(121) 사이의 영역에 기체 또는 액체가 채워질 수 있다. 이들 기체 또는 액체에 의해 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시키는 광학층이 형성될 수 있다. 앞서 설명한 접착층(125)도 광학층의 일 예이다. 여기서, 광학층은 발광 소자들(10a, 10b, 10c)과는 다른 재료, 예컨대, 기체, 액체, 또는 고체로 형성되며, 따라서, 발광 소자들(10a, 10b, 10c) 내의 반도체층들의 재료와 구별된다.
도 4A는 본 개시의 일 실시예에 따른 픽셀 모듈(1000)을 설명하기 위한 개략적인 평면도이고, 도 4B는 도 4A의 절취선 C-C를 따라 취해진 개략적인 단면도이고, 도 4C는 픽셀 모듈(1000)의 배면도이고, 도 4D는 픽셀 모듈(1000)의 회로도이다.
도 4A 및 도 4B를 참조하면, 픽셀 모듈(1000)은 회로 기판(1001) 및 회로 기판(1001) 상에 배열된 유닛 픽셀들(100)을 포함한다. 나아가, 픽셀 모듈(1000)은 유닛 픽셀들(100)을 덮는 커버층(1010)을 더 포함할 수 있다.
회로 기판(1001)은 패널 기판(2100)과 발광 소자들(10a, 10b, 10c)을 전기적으로 연결하기 위한 회로를 가질 수 있다. 회로 기판(1001) 내의 회로는 다층 구조로 형성될 수 있다. 회로 기판(1001)은 또한 발광 소자들(10a, 10b, 10c)을 수동 매트릭스 구동 방식으로 구동하기 위한 수동 회로 또는 능동 매트릭스 구동 방식으로 구동하기 위한 능동 회로를 포함할 수도 있다. 회로 기판(1001)은 표면에 노출된 패드들(1003)을 포함할 수 있다. 패드들(1003)은 그 위에 실장될 유닛 픽셀들(100) 내의 범프들에 대응하여 배열될 수 있다.
유닛 픽셀들(100)의 구체적인 구성은 도 3A 및 도 3B를 참조하여 설명한 바와 같으므로, 중복을 피하기 위해 상세한 설명은 생략한다. 유닛 픽셀들(100)은 회로 기판(1001) 상에 정렬될 수 있다. 유닛 픽셀들(100)은 도 4A에 도시한 바와 같이 2×2 행렬로 배열될 수 있으나, 이에 한정되는 것은 아니며, 2×3, 3×3, 4×4, 5×5 등 다양한 행렬로 배열될 수 있다.
유닛 픽셀들(100)은 본딩재(1005)에 의해 회로 기판(1001)에 본딩된다. 예를 들어, 본딩재(1005)는 범프들(133a, 133b, 133c, 133d)을 패드들(1003)에 본딩할 수 있다. 범프들(133a, 133b, 133c, 133d)이 솔더로 형성된 경우, 본딩재(1005)는 생략될 수도 있다.
커버층(1010)은 복수의 유닛 픽셀들(100)을 덮는다. 커버층(1010)은 유닛 픽셀들(100) 사이의 광 간섭을 방지하여 디스플레이 장치의 콘트라스트를 향상시킬 수 있다.
커버층(1010)은 예컨대 DFSR(dry-Film type solder resist), PSR(photoimageable solder resist), BM(black material) 또는 에폭시 몰딩 컴파운드(EMC) 등으로 형성될 수 있다. 커버층(1010)은 예를 들어, 라미네이션, 스핀 코팅, 슬릿 코팅, 프린팅 등의 기술을 이용하여 형성될 수 있다.
도 4A 및 도 4B에 도시된 픽셀 모듈들(1000)을 도 1의 패널 기판(2100) 상에 실장함으로써 디스플레이 장치(10000)가 제공될 수 있다. 회로 기판(1001)은 패드들(1003)에 연결된 바닥 패드들을 가진다. 바닥 패드들은 패드들(1003)에 일대일 대응하도록 배치될 수 있으나, 공통 접속을 통해 바닥 패드들의 개수를 감소시킬 수 있다. 이에 대해, 2×2 행렬로 배열된 유닛 픽셀들(100)을 갖는 픽셀 모듈(1000)을 예를 들어 도 4C 및 도 4D를 참조하여 설명한다.
도 4C는 픽셀 모듈(1000)의 배면도를 나타내며, 회로 기판(1001)의 바닥 패드들(C1, C2, R1, R2, G1, G2, B1 및 B2)이 도시되어 있다. 픽셀 모듈(1000)이 2×2 행렬로 배열된 되므로, 전체 4개의 픽셀 모듈이 회로 기판(1001) 상에 배열된다. 또한, 각 픽셀 모듈(1000) 상에 3개의 발광 소자들(10a, 10b, 10c)이 배치되고, 4개의 범프들(133a, 133b, 133c, 133d)이 배치된다. 따라서, 회로 기판(1001) 상에는 4개의 유닛 픽셀들(100)의 범프들인 16개에 해당하는 패드들(1003)이 제공될 것이다. 이에 반해, 바닥 패드들은 단지 8개만이 배치될 수 있으며, 이들 8개의 바닥 패드들이 패널 기판(2100)에 연결되어 각각의 발광 소자들(10a, 10b, 10c)을 개별 구동할 수 있다.
도 4D는 일 실시예에 있어서, 각 발광 소자들(10a, 10b, 10c)이 바닥 패드들(C1, C2, R1, R2, G1, G2, B1 및 B2)에 연결된 개략적인 회로도를 나타낸다.
도 4D를 참조하면, 바닥 패드(C1)는 왼쪽 열에 배치된 발광 소자들(10a, 10b, 10c)의 캐소드들에 공통으로 접속하며, 바닥 패드(C2)는 오른쪽 열에 배치된 발광 소자들(10a, 10b, 10c)의 캐소드들에 공통으로 접속한다.
한편, 위쪽 행에 배치된 유닛 픽셀들(100)에 있어서, 제1 발광 소자들(10a)의 애노드들에 바닥 패드(R1)가 접속되고, 제2 발광 소자들(10b)의 애노드들에 바닥 패드(G1)가 접속되고, 제3 발광 소자들(10c)의 애노들에 바닥 패드(B1)이 접속될 수 있다.
또한, 아래쪽 행에 배치된 유닛 픽셀들(100)에 있어서, 제1 발광 소자들(10a)의 애노드들에 바닥 패드(R2)가 접속되고, 제2 발광 소자들(10b)의 애노드들에 바닥 패드(G2)가 접속되고, 제3 발광 소자들(10c)의 애노들에 바닥 패드(B2)이 접속될 수 있다.
여기서 바닥 패드들(R1, G1, B1, R2, G2, B2)은 각각 적색, 녹색 및 청색 발광 소자들에 연결되는 패드들을 나타내기 위한 것이다. 다만, 적색, 녹색 및 청색 발광 소자들의 배열이 변경될 수도 있으며, 이에 따라, 바닥 패드들(R1, G1, B1, R2, G2, B2)이 연결되는 위치도 변경될 수 있다. 예를 들어, 도 4D의 회로도는 제1 발광 소자들(10a)이 적색 발광 소자이고, 제2 발광 소자들(10b)이 녹색 발광 소자이고, 제3 발광 소자들(10c)이 청색 발광 소자인 것을 예상하여 바닥 패드들을 나타내고 있다. 이와 달리, 제1 발광 소자들(10a)이 청색 발광 소자일 수도 있고, 제3 발광 소자들(10c)이 적색 발광 소자일 수도 있으며, 이 경우, 바닥 패드(R1, R2)와 바닥 패드(B1, B2)의 위치가 서로 바뀔 수 있다.
본 실시예에 따르면, 바닥 패드들(C1, C2)이 각 열 내의 발광 소자들의 캐소드들에 공통으로 접속되고, 바닥 패드들(R1, G1, B1, R2, B2, G2) 각각이 두 개의 발광 소자들의 애노드들에 공통으로 접속됨으로써, 바닥 패드들의 전체 개수를 줄이면서도 각각의 발광 소자들(10a, 10b, 10c)을 독립적으로 구동할 수 있다.
한편 본 실시예에서는 바닥 패드들(C1, C2)이 발광 소자들의 캐소드들에 연결되고, 바닥 패드들(R1, G1, B1, R2, B2, G2)이 발광 소자드의 애노드들에 연결된 것으로 도시 및 설명하지만, 도 4E에 도시한 바와 같이, 바닥 패드들(C1, C2)이 발광 소자들의 애노드들에 연결되고, 바닥 패드들(R1, G1, B1, R2, B2, G2)이 발광 소자드의 캐노드들에 연결될 수도 있다.
여기서는 유닛 픽셀들(100)이 2×2 행렬로 배열된 경우의 픽셀 모듈(1000)에 대해 설명하지만, 유닛 픽셀들(100)이 3×3이나, 5×5 등의 다른 행렬로 배열된 경우에도 공통 접속 회로를 이용하여 바닥 패드들의 개수를 줄일 수 있다.
픽셀 모듈(1000) 내의 발광 소자들(10a, 10b, 10c)은 패널 기판(2100) 상에 배치된 구동 IC에 의해 개별적으로 구동될 수 있으며, 복수의 픽셀 모듈들(1000)에 의해 이미지가 구현될 수 있다.
도 5A 내지 도 5K는 본 개시의 일 실시예에 따른 발광 소자 전사 방법을 설명하기 위한 개략적인 단면도들이다.
도 5A를 참조하면, 기판(51) 상에 발광소자(10)가 형성된다. 기판(51)은 발광소자(10)를 성장하기 위한 기판일 수 있다. 기판(51)은 예컨대 AlInGaN 계열의 반도체층을 성장하기 위한 사파이어 기판이나 GaN 기판 또는 AlInGaP 계열의 반도체층들을 성장하기 위한 GaAs 기판일 수 있다. 예를 들어, 발광소자(10)가 청색 발광소자이거나 녹색 발광소자인 경우, 사파이어 기판 또는 GaN 기판이 이용될 수 있고, 발광소자(10)가 적색 발광소자인 경우, GaAs 기판이 이용될 수 있다.
도 5B를 참조하면, 기판(51) 상에 복수의 발광소자(10)들을 덮도록 제1 마스크층(53)이 형성된다. 제1 마스크층(53)은 복수의 발광소자(10)들을 완전히 덮도록 형성되며, 발광소자(10)들의 상면에 소정의 두께를 갖도록 형성될 수 있다.
도 5C를 참조하면, 제1 마스크층(53)에 복수의 홀(H)을 형성한다. 복수의 홀(H)은 각각 복수의 발광소자(10)들 상부에 형성될 수 있으며, 각 발광소자(10)들 상에 적어도 하나의 홀(H)이 형성될 수 있다. 본 실시예에서, 각 발광소자(10)들 상에 세 개의 홀(H)이 형성되며, 세 개의 홀(H)은 발광소자(10)들이 배열된 적어도 하나의 방향에 대해 비대칭되게 배치된다. 여기에서, 세 개의 홀(H)은 도면에서 발광소자들(10)이 배열된 방향에 수직한 방향에 대해 비대칭이 되게 배치된다.
제1 마스크층(53)은 감광성 물질로 형성될 수 있고, 포토 리소그래피(photo lithography) 공정을 통해 복수의 홀(H)이 형성될 수 있다. 복수의 홀(H)은 노광 및 현상 공정을 통해 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 식각 공정이 사용될 수도 있다. 복수의 홀(H)은 도시된 바와 같이, 삼각형 형상으로 형성될 수 있다. 그러나 복수의 홀(H)이 반드시 세 개에 한정되는 것은 아니다.
도 5D를 참조하면, 제1 마스크층(53) 상에 연결층(55)을 형성한다. 연결층(55)은 제1 마스크층(53)에 형성된 복수의 홀(H)을 채우면서 제1 마스크층(53) 상에 형성된다. 적어도 하나의 홀(H)이 각 발광소자(10)의 상부에 형성되므로, 연결층(55)은 발광소자(10) 상부에 형성된 적어도 하나의 홀(H)을 통해 발광소자(10)에 연결될 수 있다. 연결층(55)을 형성하는 동안 홀(H)을 채워 발광소자(10)에 연결되는 연결부(55a)가 함께 형성된다.
연결층(55)은 PDMS(poly dimethylpolysiloxane), 에폭시(epoxy), 아크릴(acryl), 컬러 폴리이미드(color polyimide)와 같은 유기물로 형성될 수 있으나, 이에 한정되지 않는다. 여기서, 연결층(55)은 광 투과율이 90%이상일 수 있고, 굴절률은 1.4 내지 1.7일 수 있다.
도 5E를 참조하면, 연결층(55) 상부에 제1 임시기판(57)이 결합된다. 제1 임시기판(57)은 PET, PEN, PI 시트 등과 같은 폴리머 기판일 수 있고, 글래스(Glass), PC, PMMA와 같은 기판일 수도 있다. 제1 임시기판(57)이 연결층(55) 상부에 결합되면, 진공상태에서 연결층(55)에 생성될 수 있는 기포를 제거하고, 제1 마스크층(53)의 녹는점보다 낮은 온도로 연결층(55)의 경화 과정이 이루어질 수 있다. 이 과정에서 제1 임시기판(57)이 연결층(55)에 결합될 수 있다.
제1 임시기판(57)이 연결층(55)에 결합되면, 도 5F에서와 같이, 기판(51)을 발광소자(10)들로부터 제거한다. 기판(51)은 레이저 리프트 오프 공정이나 습식 식각 공정을 통해 제거할 수 있다. 예를 들어, 기판(51)이 사파이어 기판인 경우 레이저 리프트 오프 공정 또는 케미컬 리프트 오프 공정으로 기판(51)이 제거될 수 있고, 기판(51)이 GaAs 기판인 경우 습식 식각 공정으로 GaAs 기판이 제거될 수 있다.
도 5G를 참조하면, 기판(51)이 제거된 상태에서, 제1 마스크층(53)을 발광소자(10)들로부터 제거한다. 제1 마스크층(53)는 아세톤, 전용 스트리퍼(striper), 식각 등의 방식을 통해 제거할 수 있다. 제1 마스크층(53)이 제거됨에 따라 도시된 바와 같이, 발광소자(10)들은 적어도 하나의 연결부(55a)에 의해 연결층(55)에 연결되어 유지된다.
이렇게 제1 마스크층(53)이 발광소자(10)들로부터 제거된 다음, 도 5H를 참조하면, 발광소자(10)들의 하부에 제2 임시기판(59)을 결합한다. 제2 임시기판(59)은 러버(rubber)나 UV 시트일 수 있고, 또는 PET, PEN, PI 시트와 같은 폴리머 기판이나 글래스(glass), PC, PMMA 등과 같은 기판일 수도 있다.
제2 임시기판(59)이 발광소자(10)들에 결합이 완료되면, 도 5I에 도시된 바와 같이, 제2 임시기판(59)을 이용하여 발광소자(10)들을 연결층(55)에서 분리한다. 발광소자(10)들이 결합된 제2 임시기판(59)에 제1 임시기판(57)의 반대 방향, 즉, 아래 방향으로 외력을 가함으로써 각 발광소자(10)들에 연결된 적어도 하나의 연결부(55a)가 절단되며, 발광소자(10)들이 연결층(55)에서 분리된다.
제2 임시기판(59)에 가해지는 외력은 도시된 바와 같이, 제2 임시기판(59)의 일 측에서 연결층(55)에 수직된 방향으로 가해질 수 있다. 따라서 각 발광소자(10)에 연결된 적어도 하나의 연결부(55a)가 제2 임시기판(59)의 일 측으로부터 차례로 끊어지는 방식으로 각 발광소자(10)들이 연결층(55)에서 분리될 수 있다.
도 5J를 참조하면, 연결층(55)에서 분리된 발광소자(10)들은 제2 임시기판(59) 상에 소정의 간격을 가지고 배치된다. 한편, 각 발광소자(10) 상에는 연결부(55a)가 끊어지면서 남은 잔여물인 연결팁(55b)이 형성될 수 있다. 따라서 연결팁(55b)은 연결층(55)과 같은 동일한 물질로서, 외력에 의해 연결부(55a)가 끊어지면서 형성됨에 따라 연결팁들(55b)의 두께는 불규칙적이면서 서로 다를 수 있다.
그리고 도 5J 및 도 5K를 참조하면, 제2 임시기판(59) 상에 배치된 발광소자(10)들 중 일부를 픽업부(70)를 이용하여 다른 기판에 전사한다. 픽업부(70)는 예를 들어 엘라스토머 스탬프를 포함할 수 있다.
픽업부(70)는 복수의 발광소자(10)들 중 일부를 픽업하여 전사하는데, 투명 기판(121) 상에 배치될 간격에 맞게 발광소자(10)들을 선별적으로 픽업한다. 그에 따라 도시된 바와 같이, 픽업부(70)는 인접한 발광소자(10)들을 함께 픽업하지 않고, 일정 거리 떨어진 발광소자(10)들을 한 번에 픽업한다. 픽업되는 발광소자(10)들의 간격은 발광 소자들(10)이 전사될 투명 기판(121) 내의 픽셀들의 간격에 따라 달라질 수 있다.
투명 기판(121) 상에는 복수의 유닛 픽셀(100)에 대응하도록 발광 소자들(10)이 배열된 후 각 픽셀 단위로 투명 기판(121)이 절단되어 유닛 픽셀(100)이 형성될 수 있다. 따라서, 발광 소자들(10)은 각 유닛 픽셀(100)에 대응하도록 투명 기판(121) 상에 전사된다.
픽업부(70)는 유닛 픽셀들(100)의 간격에 맞도록 발광소자(10)들을 픽업하는데, 하나의 유닛 픽셀(100)에 제1 발광소자(10a), 제2 발광소자(10b) 및 제3 발광소자(10c) 중 하나가 배치되도록 픽업할 수 있다.
본 개시에서 발광소자들(10)은 제1 및 제2 전극패드(31, 33)들이 상부에 배치된 상태로 픽업되며, 또한, 이 상태로 투명 기판(121) 상에 전사될 수 있다. 이에 따라, 발광 구조체에서 생성된 광이 투명 기판(121)을 통해 외부로 방출될 수 있다. 다른 실시예에서, 발광 소자들(10)이 회로 기판에 실장될 수도 있으며, 이 경우, 제1 및 제2 전극 패드들(31, 33)이 회로 기판을 향하돌고 실장될 수 있다. 이를 위해, 픽업부(70)를 이용하여 발광소자들(10)을 회로 기판에 실장하는 과정에 추가의 임시기판이 이용될 수 있다. 즉, 픽업부(70)를 통해 픽업된 발광 소자들(10)을 우선 추가의 임시기판 상에 유닛 픽셀들(100)의 간격으로 배치할 수 있다. 그 후, 상기 추가의 임시기판에 배치된 발광 소자들(10)을 회로 기판에 한번에 전사할 수 있다. 이에 따라, 발광소자들(10)은 제1 및 제2 전극패드(31, 33)가 회로 기판에 접합되도록 전사될 수 있다.
도 6A 내지 도 6L은 또 다른 실시예에 따른 발광 소자 전사 방법을 설명하기 위한 개략적인 단면도들이다.
도 6A를 참조하면, 기판(51) 상에 발광소자(10)가 성장된다. 기판(51)은 발광소자(10)의 반도체층들을 성장하기 위한 기판일 수 있다. 발광소자(10)가 청색 발광소자이거나 녹색 발광소자인 경우, 사파이어 기판 또는 GaN 기판이 이용될 수 있고, 발광소자(10)가 적색 발광소자인 경우, GaAs 기판이 이용될 수 있다.
도 6B를 참조하면, 기판(51) 상에 복수의 발광소자(10)들을 덮도록 제1 마스크층(53)이 형성된다. 제1 마스크층(53)은 복수의 발광소자(10)들을 모두 덮도록 형성되며, 발광소자(10)들의 상면에 소정의 두께를 가지도록 형성될 수 있다.
이어서, 도 6C를 참조하면, 제1 마스크층(53)에 복수의 홀(H)이 형성된다. 각 발광소자(10) 상에 적어도 하나의 홀(H)이 형성될 수 있다. 본 개시에서 각 발광소자(10)들 상에 세 개의 홀(H)이 형성되며, 세 개의 홀(H)은 발광소자(10)들이 배열된 적어도 하나의 방향에 대해 비대칭되게 배치된다. 여기에서, 세 개의 홀(H)은 도면에서 발광소자들(10)이 배열된 방향에 수직한 방향에 대해 비대칭이 되게 배치된다.
제1 마스크층(53)은 감광성 물질로 형성될 수 있고, 포토 리소그래피(photo lithography) 공정을 통해 복수의 홀(H)이 형성될 수 있다. 예컨대, 홀들(H)은 사진 및 현상 공정을 통해 형성될 수 있으나, 이에 한정되는 것은 아니며, 식각 공정이 사용될 수도 있다. 복수의 홀(H)은 도시된 바와 같이, 삼각형 형상으로 형성될 수 있다.
도 6D를 참조하면, 제1 마스크층(53) 상에 연결층(55)이 형성된다. 연결층(55)은 제1 마스크층(53)에 형성된 복수의 홀(H)을 채우면서 제1 마스크층(53) 상에 형성된다. 복수의 홀(H)들이 각각 발광소자(10)의 상부에 형성되므로, 연결층(55)은 발광소자(10) 상부에 형성된 적어도 하나의 홀(H)을 통해 발광소자(10)들에 연결될 수 있다. 연결층(55)의 일부는 발광소자(10) 상부에 형성된 적어도 하나의 홀(H)을 채워 연결부(55a)를 형성한다.
연결층(55)은 PDMS(poly dimethylpolysiloxane), 에폭시(epoxy), 아크릴(acryl), 컬러 폴리이미드(color polyimide)와 같은 유기물로 형성될 수 있으나, 이에 한정되지 않는다. 여기서, 연결층(55)은 광 투과율이 90%이상일 수 있고, 굴절률은 1.4 내지 1.7일 수 있다.
도 6E를 참조하면, 연결층(55) 상부에 제1 임시기판(57)이 결합된다. 제1 임시기판(57)은 PET, PEN, PI 시트 등과 같은 폴리머 기판일 수 있고, 글래스(Glass), PC, PMMA와 같은 기판일 수도 있다. 제1 임시기판(57)과 연결층(55) 사이에는 필름부(61) 및 버퍼부(63)가 각각 배치될 수 있다. 예를 들어, 연결층(55) 상부에 필름부(61)가 배치되고, 필름부(61) 상부에 버퍼부(63)가 배치되며, 버퍼부(63) 상부에 제1 임시기판(57) 배치될 수 있다. 버퍼부(63)은 열이나 UV 조사에 의해 녹는 물질로 형성될 수 있다.
제1 임시기판(57)이 연결층(55) 상부에 결합되면, 진공상태에서 연결층(55)에 생성될 수 있는 기포를 제거하고, 제1 마스크층(53)의 녹는점보다 낮은 온도로 연결층(55)의 경화 과정이 이루어질 수 있다. 이 과정에서 제1 임시기판(57)이 연결층(55)에 결합될 수 있다.
그리고 도 6F를 참조하면, 기판(51)을 발광소자(10)들로부터 제거한다. 기판(51)은 레이저 리프트 오프 공정이나 습식 식각 공정을 통해 제거할 수 있다. 예컨대, 사파이어 기판인 경우 레이저 리프트 오프 공정 또는 케미컬 리프트 오프 공정 등으로 제거될 수 있으며, GaAs 기판은 습식 식각 공정으로 제거될 수 있다.
도 6G를 참조하면, 기판(51)이 제거된 상태에서, 제1 마스크층(53)을 발광소자(10)들로부터 제거한다. 제1 마스크층(53)는 아세톤, 전용 스트리퍼(striper), 건식 식각 등의 방식을 통해 제거될 수 있다. 이에 따라, 도시된 바와 같이, 발광소자(10)들은 각 발광소자(10)에 연결된 적어도 하나의 연결부(55a)에 의해 연결층(55)에 연결되어 유지된다.
도 6H를 참조하면, 상부에 결합된 제1 임시기판(57)이 제거된다. 제1 임시기판(57)은 열이나 UV를 조사하여 제거될 수 있다. 버퍼부(63)가 열이나 UV 조사에 의해 녹는 물질로 형성됨에 따라 필름부(61) 손상 없이 제1 임시기판(57)을 제거할 수 있다.
도 6I를 참조하면, 발광소자(10)들의 하부에 제2 임시기판(59)이 결합된다. 제2 임시기판(59)은 러버(rubber)나 UV 시트일 수 있고, 또는 PET, PEN, PI 시트와 같은 폴리머 기판이나 글래스(glass), PC, PMMA 등과 같은 기판일 수도 있다.
제2 임시기판(59)이 발광소자(10)들에 결합되면, 도 6J에 도시된 바와 같이, 제2 임시기판(59)을 이용하여 발광소자(10)들을 연결층(55)에서 분리한다. 발광소자(10)들이 결합된 제2 임시기판(59)에 대해 아래 방향으로 외력을 가함으로써 각 발광소자(10)들에 연결된 적어도 하나의 연결부(55a)가 절단되면서 발광소자(10)들이 연결층(55)에서 분리된다.
제2 임시기판(59)에 가해지는 외력은 도시된 바와 같이, 제2 임시기판(59)의 일 측에 대해 연결층(55)에 수직한 방향으로 가해질 수 있다. 따라서 각 발광소자(10)에 연결된 연결부(55a)들이 차례로 끊어지는 방식으로 각 발광소자(10)들이 연결층(55)에서 분리될 수 있다.
도 6K를 참조하면, 연결층(55)에서 분리된 발광소자(10)들은 제2 임시기판(59) 상에 소정의 간격을 가지며 배치된다. 각 발광소자(10) 상에는 연결부(55a)가 끊어지면서 남은 잔여물인 연결팁(55b)이 적어도 하나가 형성될 수도 있다. 연결팁(55b)은 연결층(55)과 동일한 물질이며, 외력에 의해 연결부(55a)가 끊어지면서 형성됨에 따라 연결팁들(55b)의 두께는 서로 다를 수 있다. 또한, 도시한 바와 같이, 연결팁들(55b)의 두께는 제1 및 제2 전극 패드들(31, 33)의 두께보다 작을 수 있다.
그리고 도 6K 및 도 6L을 참조하면, 제2 임시기판(59) 상에 배치된 발광소자(10)들 중 일부를 픽업부(70)를 이용하여 다른 기판에 전사한다. 전사되는 기판은 투명 기판(121)일 수 있으나, 이에 한정되는 것은 아니다. 투명 기판(121) 상에 유닛 픽셀(100) 단위로 발광 소자들(10)이 전사된 후, 투명 기판(121)이 유닛 픽셀(100) 단위로 절단될 수 있다.
도 7A 내지 도 7K는 또 다른 실시예에 따른 발광 소자 전사 방법을 설명하기 위한 개략적인 단면도들이다.
도 7A를 참조하면, 기판(51) 상에 발광소자(10)가 형성된다. 기판(51)은 발광소자(10)의 반도체층들을 성장하기 위한 기판으로, 사파이어 기판, GaN 기판 또는 GaAs 기판일 수 있다. 예를 들어, 기판(51)은, 발광소자(10)가 청색 발광소자이거나 녹색 발광소자인 경우, 사파이어 기판일 수 있고, 발광소자(10)가 적색 발광소자인 경우, GaAs 기판일 수 있다.
도 7B를 참조하면, 기판(51) 상에 복수의 발광소자(10)들을 덮는 제1 마스크층(53)이 형성된다. 제1 마스크층(53)은 복수의 발광소자(10)들을 모두 덮도록 형성되며, 발광소자(10)들의 상면에 소정의 두께를 가지도록 형성될 수 있다. 제1 마스크층(53)은 예를 들어 감광성 물질로 형성될 수 있다.
도 7C를 참조하면, 제1 마스크층(53) 상에 제1 임시기판(57)이 결합된다. 제1 임시기판(57)은 PET, PEN, PI 시트 등과 같은 폴리머 기판일 수 있고, 글래스(Glass), PC, PMMA와 같은 기판일 수도 있다. 제1 임시기판(57)과 제1 마스크층(53) 사이에는 버퍼부(63)가 배치될 수 있다. 따라서 제1 마스크층(53) 상부에 버퍼부(63)가 배치되며, 버퍼부(63) 상부에 제1 임시기판(57) 배치될 수 있다.
도 7D를 참조하면, 기판(51)을 발광소자(10)들로부터 제거한다. 기판(51)은 레이저 리프트 오프 공정이나 습식 식각 공정 등을 통해 제거될 수 있다. 기판(51)이 사파이어 기판인 경우, 기판(51)은 레이저 리프트 오프 공정 또는 케미컬 리프트 오프 공정 등으로 제거하고, 기판(51)이 GaAs 기판인 경우, 기판(51)은 습식 식각 공정으로 제거될 수 있다.
도 7E를 참조하면, 기판(51)이 제거됨에 따라 발광소자(10)들의 하면 및 제1 마스크층(53)의 하면이 노출될 수 있다. 이렇게 노출된 발광소자(10)들 및 제1 마스크층(53)의 하부에 제2 마스크층(65)이 형성된다. 제2 마스크층(65)은 발광소자(10)들의 하면을 덮으며, 제1 마스크층(53)보다 얇은 두께로 형성될 수 있다.
도 7F를 참조하면, 제2 마스크층(65)에 복수의 홀(H)이 형성된다. 각 발광소자(10)의 하부에 적어도 하나의 홀(H)이 형성될 수 있다. 본 개시에서 각 발광소자(10) 하부에 세 개의 홀(H)이 형성되며, 세 개의 홀(H)은 발광소자(10)가 배열된 적어도 하나의 방향에 대해 비대칭되게 배치된다. 여기에서, 세 개의 홀(H)은 도면에 도시된 발광소자들(10)의 배열 방향에 수직한 방향에 대해 비대칭이 되게 배치된다.
제2 마스크층(65)은 제1 마스크층(53)과 동일하게 감광성 물질로 형성될 수 있고, 포토 리소그래피(photo lithography) 공정을 통해 복수의 홀(H)이 형성될 수 있다. 복수의 홀(H)은 도시된 바와 같이, 삼각형 형상으로 형성될 수 있다.
도 7G를 참조하면, 제2 마스크층(65)의 하부에 연결층(55)을 형성한다. 연결층(55)은 제2 마스크층(65)에 형성된 복수의 홀(H)을 채우면서 제2 마스크층(65)의 하부에 형성된다. 복수의 홀(H)들이 각각 발광소자(10)의 하부에 형성되므로, 연결층(55)은 발광소자(10) 하부에 형성된 적어도 하나의 홀(H)을 통해 발광소자(10)들과 연결될 수 있다. 홀(H)을 채우는 연결부(55a)들이 연결층(55)과 함께 형성된다. 연결부(55a)들은 제1 도전형 반도체층(23)에 직접 접촉할 수 있다.
연결층(55)은 PDMS(poly dimethylpolysiloxane), 에폭시(epoxy), 아크릴(acryl), 컬러 폴리이미드(color polyimide)와 같은 유기물을 포함할 수 있으나, 이에 한정되지 않는다. 여기서, 연결층(55)은 광 투과율이 90%이상일 수 있고, 굴절률은 1.4 내지 1.7일 수 있다.
그리고 연결층(55)의 하부에 제2 임시기판(59)이 결합된다. 제2 임시기판(59)은 제1 임시기판(57)과 동일한 PET, PEN, PI 시트 등과 같은 폴리머 기판일 수 있고, 글래스(Glass), PC, PMMA와 같은 기판일 수도 있다.
도 7H를 참조하면, 상부에 결합된 제1 임시기판(57)을 제거한다. 제1 임시기판(57)은 열이나 UV를 조사하여 제거할 수 있다. 버퍼부(63)가 열이나 UV 조사에 의해 녹는 물질로 형성됨에 따라 제1 마스크층(53)으로부터 제1 임시기판(57)을 제거할 수 있다.
도 7I를 참조하면, 제1 마스크층(53) 및 제2 마스크층(65)을 발광소자(10)들로부터 제거한다. 제1 마스크층(53) 및 제2 마스크층(65)은 아세톤, 전용 스트리퍼(striper), 건식 식각 등의 방식을 통해 제거할 수 있다. 도시된 바와 같이, 발광소자(10)들은 각 발광소자(10)에 연결된 적어도 하나의 연결부(55a)에 의해 연결층(55)에 연결되어 유지된다.
이렇게 제1 및 제2 마스크층(53, 65)이 제거되면, 도 7J에 도시된 바와 같이, 발광소자(10)들은 제2 임시기판(59) 상부에 연결층(55)과 연결부(55a)에 의해 연결된 상태로 배치된다. 제2 임시기판(59) 상부에 배치된 발광소자(10)들 중 일부를 픽업부(70)를 이용하여 다른 기판에 전사할 수 있다.
도 7K를 참조하면, 픽업부(70)에 의해 픽업된 발광소자(10)들은 각각 연결층(55)에서 연결부(55a)가 끊어지면서 연결층(55)으로부터 분리된다. 픽업부(70)는 발광소자(10)들의 상부에서 발광소자(10)들을 픽업하고, 연결부(55a)는 발광소자(10)의 하부에 배치된다. 그에 따라 각 발광소자(10)들의 하부에 적어도 하나의 연결팁(55b)이 형성될 수 있다.
그 후, 픽업부(70)에 의해 픽업된 발광 소자들(10)이 투명 기판(121)으로 전사될 수 있으며, 투명 기판(121)이 개별 유닛 픽셀(100) 단위로 절단되어 유닛 픽셀들(100)이 제공될 수 있다.
앞서 설명한 발광 소자 전사 방법에 의해 투명 기판(121)에 발광 소자들(10)이 전사된다. 투명 기판(121) 상에는 접착층(125)이 미리 형성될 수 있고, 발광 소자들(10)은 접착층(125)에 의해 투명 기판(121) 상에 부착될 수 있다. 그 후, 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 보호층(131) 및 범프들(133a, 133b, 133c, 133d)이 형성되고, 이어서, 투명 기판(121)을 절단함으로써 도 3A 및 도 3B를 참조하여 설명한 유닛 픽셀(100)이 제조된다. 이러한 유닛 픽셀들(100)을 회로 기판(1001) 상에 정렬하여 픽셀 모듈(1000)이 제작될 수 있으며, 픽셀 모듈들(1000)을 패널 기판(2100) 상에 정렬함으로써 디스플레이 장치(10000)가 제공될 수 있다.
도 8은 일 실시예에 따른 유닛 픽셀(100a)을 설명하기 위한 개략적인 단면도이다.
도 8을 참조하면, 본 실시예에 따른 유닛 픽셀(100a)은 도 3A 및 도 3B를 참조하여 설명한 유닛 픽셀(100)과 대체로 유사하나, 범프들(133a, 133b, 133c, 133d)이 생략된 것에 차이가 있다.
보호층(131)은 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a)을 갖는다. 개구부들(131a)은 도 3A 및 도 3B를 참조하여 설명한 유닛 픽셀(100)의 범프들(133a, 133b, 133c, 133d)의 위치에 대응하여 배치된다.
한편, 범프들이 생략됨에 따라, 본 실시예에서 보호층(131)의 두께는 유닛 픽셀(100)에서의 보호층(131)의 두께의 약 1/2 이하, 나아가, 약 1/3 이하일 수 있다. 예컨대, 유닛 픽셀(100)에서의 보호층(131)의 두께는 약 45um일 수 있으며, 본 실시예에서 보호층(131)의 두께는 15um일 수 있다.
도 9는 일 실시예에 따른 픽셀 모듈(1000a)을 설명하기 위한 개략적인 단면도이다. 여기서는 도 8의 유닛 픽셀들(100a)을 실장한 픽셀 모듈(1000a)이 설명된다.
도 9을 참조하면, 본 실시예에 따른 픽셀 모듈(1000a)은 도 4A 및 도 4B를 참조하여 설명한 픽셀 모듈(1000)과 대체로 유사하나, 유닛 픽셀(100a)이 범프들을 갖지 않기 때문에 본딩재(1005)가 보호층(131)의 개구부들(131a)을 채우는 것에 차이가 있다. 본딩재(1005)는 보호층(131)의 개구부들(131a)을 완전히 채울 수도 있으며, 부분적으로 채울 수도 있다. 본딩재(1005)가 보호층(131)의 개구부들(131a)을 부분적으로 채울 경우, 개구부들(131a) 내에 공동이 형성될 수 있다.
복수의 픽셀 모듈들(1000a)이 패널 기판(2100) 상에 정렬되어 디스플레이 장치(10000)가 제공될 수 있다.
도 10은 일 실시예에 따른 유닛 픽셀(100b)을 설명하기 위한 개략적인 단면도이다.
도 10을 참조하면, 본 실시예에 따른 유닛 픽셀(100b)은 도 3A 및 도 3B를 참조하여 설명한 유닛 픽셀(100)과 대체로 유사하나, 요철 패턴(121p)이 광 차단층(123)의 창(123a)에 대응하여 배치된 것에 차이가 있다. 즉, 요철 패턴(121p)은 창(123a)의 하부 영역 내에 또는 하부 영역 근처에 제한적으로 배치될 수 있다. 이에 따라, 광 차단층(123) 및 접착층(125)을 투명 기판(121)의 대체로 평탄한 면 상에 형성할 수 있다.
도 11A, 도 11B, 도 11C, 도 11D, 도 11E, 도 11F, 및 도 11G는 다양한 형태의 창들을 설명하기 위한 개략적인 평면도들이다.
우선, 도 11A를 참조하면, 광 차단층(123)은 발광 소자들(10a, 10b, 10c)에 대응하는 창들(123a)을 갖는다. 발광 소자들(10a, 10b, 10c)은 직사각형 형상의 광 방출면을 가지며, 이에 따라, 창들(123a)도 직사각형 형상으로 형성될 수 있다. 창들(123a)은 또한 발광 소자들(10a, 10b, 10c)의 간격에 대응하여 서로 이격된다.
발광 소자들(10a, 10b, 10c)은 창들(123a)을 통해 광을 방출하도록 창들(123a)에 대응하여 배치된다. 예를 들어, 발광 소자들(10a, 10b, 10c)이 중심들은 각각 창들(123a)의 중심들과 매칭될 수 있다. 창들(123a)의 면적은 발광 소자들(10a, 10b, 10c)의 면적보다 클 수도 있으나, 이에 한정되는 것은 아니며, 더 작을 수도 있다.
도 11B를 참조하면, 창들(123b)은 앞서 설명한 창들(123a)에서 상하 방향으로 연장된 연장부를 더 포함한다. 이러한 연장부는 발광 소자들(10a, 10b, 10c)이 배열되는 방향에 수직한 방향으로 연장한다. 연장부에 의해 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 지향각을 발광 소자들(10a, 10b, 10c)의 배열 방향에 수직한 방향으로 증가시킬 수 있다.
예를 들어, 발광 소자들(10a, 10b, 10c)이 이미지가 구현되는 방향의 좌우 방향으로 배치된 경우, 상하 방향의 지향각을 증가시킴으로써 상하 방향에서의 색차를 줄일 수 있다. 유사하게, 발광 소자들(10a, 10b, 10c)이 이미지가 구현되는 방향의 상하 방향으로 배치된 경우, 좌우 방향의 지향각을 증가시킴으로써 좌우 방향에서의 색차를 줄일 수 있다.
도 11B에 도시한 바와 같이, 연장부는 연장방향으로 직사각형 형상일 수 있다. 그러나 이에 한정되는 것은 아니며, 연장부는 다양한 형상일 수 있다. 예컨대, 도 11C에 도시한 바와 같이, 창들(123c)은 발광 소자들(10a, 10b, 10c)이 배치되는 중앙영역에서 발광 소자들의 배열 방향에 수직한 방향으로 연장하는 연장부들을 가지며, 이 연장부들은 예를 들어 부채꼴 형상을 가질 수 있다. 연장부의 형상을 이용하여 상하 방향의 지향각을 증가시킴과 아울러 요구되는 방향에서의 휘도를 증가시킬 수 있다.
도 11D를 참조하면, 창들(123d)은 대각선 방향으로 연장부들을 가질 수 있다. 대각선 방향의 연장부들은 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 지향각을 대각선 방향으로 증가시킨다.
도 11E를 참조하면, 창들(123e)은 창들(123a)에 비해 더 좁은 간격으로 배치된다. 발광 소자들(10a, 10b, 10c)의 간격이 좁은 경우, 이에 대응하여 창들(123e)의 간격도 좁아질 수 있다. 발광 소자들(10a, 10b, 10c)을 더 좁은 간격으로 배치함으로써 색 혼합 성능을 개선할 수 있다.
도 11F를 참조하면, 발광 소자들(10a, 10b, 10c)에 대응하는 각각의 영역에 복수의 창들(123f)이 배치될 수 있다. 창(123f)은 사각형 형상일 수 있지만, 이에 한정되지 않으며, 원형, 삼각형, 사각형 또는 이들의 조합의 다양한 형상을 가질 수 있다.
창들(123f)은 발광 소자들(10a, 10b, 10c)의 광량을 조절하기 위해 사용될 수 있다. 또한, 발광 소자들(10a, 10b, 10c)이 각각 복수의 발광셀들을 갖는 경우, 창들(123f)은 복수의 발광셀들에 대응하여 배치될 수 있다.
도 11G를 참조하면, 창들(123g)은 원형 형상을 가지며, 삼각형 형상으로 배열될 수 있다. 창들(123g)은 원형에 한정되는 것은 아니며, 예를 들어, 삼각형 형상일 수도 있다. 이들은 삼각형 배열로 배열함으로써 지향각 특성을 개선할 수 있다.
(실험예)
도 12는 투명 기판(121)의 요철 패턴 유무에 따른 광의 지향각 특성을 설명하기 위한 그래프이다. 시뮬레이션에 사용된 비교예와 실시예는 투명 기판(121)이 요철 패턴 유무에만 차이가 있다.
구체적으로, 시뮬레이션을 위해 투명 기판(121)은 굴절률 1.77의 사파이어 기판이며, 발광 소자는 467nm의 피크 파장을 갖는 발광 소자로 설정하였다. 발광 소자는 광 방출면에 피치 4.0um, 바닥 직경 4.0um, 상부 직경 2.2um, 높이 2.4um의 절두형 러프니스가 형성된 것으로 설정하였고, 발광 소자의 광 방출면의 반대쪽에는 ITO 및 분포 브래그 반사기가 배치된 구조로 설정하였다.
발광 소자는 굴절률 1.5의 에폭시에 의해 사파이어 기판에 부착된 것으로 설정하였으며, 사파이어 기판의 요철 패턴은 피치 3um, 직경 2.8um, 높이 1.8um로 설정하였다. 에피층의 굴절률은 2.5로 설정하였다.
도 12를 참조하면, 비교예는 광 방출면에 수직한 방향으로 높은 출력을 보여주며 각도가 증가할 수록 출력이 감소하는 경향을 보였다. 이에 비해, 실시예는 광 방출면에 수직한 방향에서도 상대적으로 높은 광 출력을 보이지만, 약 10도 내지 20도 범위에서도 상대적으로 높은 광 출력을 보이는 것을 확인할 수 있었다.
따라서, 투명 기판(121)이 발광 소자를 대면하는 면에 요철 패턴을 갖도록 함으로써 디스플레이의 지향각을 증가시킬 수 있음을 알 수 있다.
한편, 투명 기판(121)에 요철 패턴이 없을 때의 적색, 녹색, 청색 발광 소자에서 방출된 광의 지향각과 투명 기판(121)에 요철 패턴(121p)을 형성했을 때 적색, 녹색, 청색 발광 소자에서 방출된 광의 지향각 표 1에 나타내었다.
R G B
비교예 평균 지향각(°) 122.38 102.78 100.98
X, Y 지향각(°) 126.30 118.47 100.67 104.90 98.70 103.27
실시예 평균 지향각(°) 123.45 116.35 119.5
X, Y 지향각(°) 124.4 122.5 113.4 119.3 118.1 120.6
증가율 101% 113% 118%
표 1을 참조하면, 투명 기판(121)에 요철 패턴이 없는 비교예의 경우, 적색 발광 소자에서 방출된 광의 지향각이 녹색 발광 소자 및 청색 발광 소자에서 방출된 광의 지향각에 비해 약 20도 더 큰 것을 알 수 있다. 이것은 적색, 녹색 및 청색 발광 소자에 형성된 러프니스가 서로 다르기 때문에 발생하는 것으로 보인다. 위 투명 기판과 발광 소자들을 이용한 유닛 픽셀을 사용할 경우, 보는 각도에 따라 큰 색차가 발생될 것이다.한편, 투명 기판(121)에 요철 패턴이 있는 실시예의 경우, 녹색 및 청색 발광 소자에서 방출된 광의 지향각이 적색 발광 소자에서 방출된 광의 지향각에 비해 상대적으로 크게 증가하였다. 따라서, 투명 기판(121)에 요철 패턴을 추가함으로써, 서로 다른 지향 특성을 갖는 적색, 녹색 및 청색 발광 소자를 이용하면서도 유닛 픽셀에서 방출되는 광의 지향각을 대체로 균일하게 할 수 있다.
이상에서, 본 개시의 다양한 실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (22)

  1. 투명 기판;
    상기 투명 기판 상에 정렬된 복수의 발광소자; 및
    상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 생성된 광을 투과시키는 광학층을 포함하고,
    상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는 유닛 픽셀.
  2. 청구항 1에 있어서,
    상기 복수의 발광 소자는 각각 상기 투명 기판을 대면하는 면에 러프니스를 갖는 유닛 픽셀.
  3. 청구항 1에 있어서,
    상기 복수의 발광 소자들은 서로 다른 색상의 광을 방출하는 적어도 3개의 발광 소자들을 포함하고,
    상기 적어도 3개의 발광 소자들은 일렬로 배열된 유닛 픽셀.
  4. 청구항 1에 있어서,
    상기 광학층은 접착층인 유닛 픽셀.
  5. 청구항 4에 있어서,
    상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층; 및
    상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들을 포함하는 유닛 픽셀.
  6. 청구항 5에 있어서,
    상기 복수의 발광 소자는 적색, 녹색 및 청색의 광을 방출하는 발광 소자들을 포함하는 유닛 픽셀.
  7. 청구항 6에 있어서,
    상기 복수의 발광 소자들은 각각,
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 및
    상기 발광구조체 상에 배치된 제1 전극 패드 및 제2 전극패드를 포함하고,
    상기 단차 조절층은 상기 제1 및 제2 전극 패드들을 노출시키는 개구부들을 갖고,
    상기 접속층들은 상기 단차 조절층의 개구부들을 통해 상기 제1 및 제2 전극 패드들에 전기적으로 접속된 유닛 픽셀.
  8. 청구항 7에 있어서,
    상기 단차 조절층 및 접촉층들을 덮는 보호층을 더 포함하되,
    상기 보호층은 상기 접촉층들 상에 위치하는 개구부들을 갖는 유닛 픽셀.
  9. 청구항 8에 있어서,
    상기 보호층의 개구부들 내에 배치된 범프들을 더 포함하되,
    상기 범프들은 각각 상기 접촉층들에 전기적으로 접속된 유닛 픽셀.
  10. 청구항 1에 있어서,
    상기 광학층과 상기 투명 기판 사이에 배치된 광 차단층을 더 포함하되,
    상기 광 차단층은 상기 발광 소자들에서 생성된 광을 투과시키도록 구성된 창들을 가지는 유닛 픽셀.
  11. 청구항 10에 있어서,
    상기 창들 중 적어도 하나는 상기 발광 소자들이 배열된 방향에 수직한 방향으로 연장된 연장부를 갖는 유닛 픽셀.
  12. 청구항 10에 있어서,
    상기 창은 대각선 방향으로 연장된 연장부를 갖는 유닛 픽셀.
  13. 청구항 10에 있어서,
    각 발광소자마다 복수개의 창들이 대응하여 배치된 유닛 픽셀.
  14. 청구항 10에 있어서,
    상기 투명 기판의 요철 패턴은 상기 창들에 대응하여 배치된 유닛 픽셀.
  15. 회로 기판; 및
    상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함하되,
    상기 복수의 유닛 픽셀 각각은
    투명 기판;
    상기 투명 기판 상에 정렬된 복수의 발광소자; 및
    상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 광학층을 포함하고,
    상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는, 픽셀 모듈.
  16. 청구항 15에 있어서,
    상기 복수의 발광 소자는 각각 상기 투명 기판을 대면하는 면에 러프니스를 갖는, 픽셀 모듈.
  17. 청구항 15에 있어서,
    상기 유닛 픽셀은 상기 광학층과 상기 투명 기판 사이에 배치된 광 차단층을 더 포함하되,
    상기 광 차단층은 상기 발광 소자들에서 생성된 광을 투과시키도록 구성된 창들을 가지는, 픽셀 픽셀.
  18. 청구항 17에 있어서,
    상기 투명 기판의 요철 패턴은 상기 창들에 대응하여 배치된, 픽셀 모듈.
  19. 청구항 15에 있어서,
    상기 광학층은 접착층인 유닛 픽셀.
  20. 청구항 19에 있어서,
    상기 유닛 픽셀은,
    상기 발광 소자를 덮고 상기 접착층에 접착된 단차 조절층;
    상기 단차 조절층 상에 배치되며, 상기 발광 소자들에 전기적으로 접속된 접속층들; 및
    상기 단차 조절층 및 접촉층들을 덮는 보호층을 더 포함하되,
    상기 보호층은 상기 접촉층들 상에 위치하는 개구부들을 갖는, 픽셀 모듈.
  21. 청구항 15에 있어서,
    상기 복수의 발광소자는 서로 다른 색상의 광을 방출하는 적어도 3개의 발광소자들을 포함하고, 상기 적어도 3개의 발광소자들은 일렬로 배열된, 픽셀 모듈.
  22. 패널 기판; 및
    상기 패널 기판 상에 배열된 복수의 픽셀 모듈들을 포함하되,
    상기 복수의 픽셀 모듈들은 각각 회로 기판, 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함하고,
    상기 복수의 유닛 픽셀 각각은,
    투명 기판;
    상기 투명 기판 상에 정렬된 복수의 발광소자; 및
    상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 발광 소자들에서 방출된 광을 투과시키는 광학층을 포함하고,
    상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는, 디스플레이 장치.
PCT/KR2021/001715 2020-02-11 2021-02-09 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치 WO2021162414A1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP21754192.9A EP4102560A4 (en) 2020-02-11 2021-02-09 DISPLAY DEVICE, PIXEL MODULE AND UNIT PIXEL WITH LIGHT-LIGHT DIODE
KR1020227024567A KR20220137887A (ko) 2020-02-11 2021-02-09 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
CA3169833A CA3169833A1 (en) 2020-02-11 2021-02-09 Display device, pixel module, and unit pixel having light-emitting diode
CN202180014127.7A CN115088070A (zh) 2020-02-11 2021-02-09 具有发光元件的单元像素、像素模块及显示装置
JP2022548129A JP2023512830A (ja) 2020-02-11 2021-02-09 発光素子を有するユニットピクセル、ピクセルモジュール及びディスプレイ装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202062972981P 2020-02-11 2020-02-11
US62/972,981 2020-02-11
US202063015191P 2020-04-24 2020-04-24
US63/015,191 2020-04-24
US17/168,958 2021-02-05
US17/168,958 US11843077B2 (en) 2020-02-11 2021-02-05 Unit pixel having light emitting device and displaying apparatus

Publications (1)

Publication Number Publication Date
WO2021162414A1 true WO2021162414A1 (ko) 2021-08-19

Family

ID=77177851

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/001715 WO2021162414A1 (ko) 2020-02-11 2021-02-09 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치

Country Status (7)

Country Link
US (2) US11843077B2 (ko)
EP (1) EP4102560A4 (ko)
JP (1) JP2023512830A (ko)
KR (1) KR20220137887A (ko)
CN (2) CN214203723U (ko)
CA (1) CA3169833A1 (ko)
WO (1) WO2021162414A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113346002B (zh) * 2020-06-05 2023-06-27 友达光电股份有限公司 显示面板
CN115172425A (zh) * 2022-07-12 2022-10-11 上海天马微电子有限公司 显示面板及其驱动方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127575A1 (en) * 2007-09-21 2009-05-21 Ray-Hua Horng Light-Emitting Diode Chip With High Light Extraction And Method For Manufacturing The Same
KR20150131642A (ko) * 2014-05-15 2015-11-25 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20160120050A (ko) * 2015-04-07 2016-10-17 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR20190010988A (ko) * 2017-07-24 2019-02-01 서울바이오시스 주식회사 자동차 헤드램프용 발광 다이오드
KR20190069869A (ko) * 2017-12-12 2019-06-20 삼성전자주식회사 발광소자 패키지 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136799B2 (ja) * 2002-07-24 2008-08-20 富士フイルム株式会社 Ｅｌ表示素子の形成方法
US8552440B2 (en) * 2010-12-24 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Lighting device
TWI588984B (zh) * 2016-03-14 2017-06-21 群創光電股份有限公司 顯示裝置
US10797027B2 (en) * 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device
JP2019135512A (ja) * 2018-02-05 2019-08-15 シャープ株式会社 立体表示装置、及び空中立体表示装置
WO2020025054A1 (zh) * 2018-08-03 2020-02-06 海迪科（南通）光电科技有限公司 一种发光装置及其制备方法
CN110265521B (zh) * 2019-04-29 2020-10-27 华灿光电(苏州）有限公司 倒装发光二极管芯片及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127575A1 (en) * 2007-09-21 2009-05-21 Ray-Hua Horng Light-Emitting Diode Chip With High Light Extraction And Method For Manufacturing The Same
KR20150131642A (ko) * 2014-05-15 2015-11-25 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20160120050A (ko) * 2015-04-07 2016-10-17 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR20190010988A (ko) * 2017-07-24 2019-02-01 서울바이오시스 주식회사 자동차 헤드램프용 발광 다이오드
KR20190069869A (ko) * 2017-12-12 2019-06-20 삼성전자주식회사 발광소자 패키지 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4102560A4 *

Also Published As

Publication number Publication date
KR20220137887A (ko) 2022-10-12
US20240154067A1 (en) 2024-05-09
CA3169833A1 (en) 2021-08-19
US20210249564A1 (en) 2021-08-12
JP2023512830A (ja) 2023-03-29
CN214203723U (zh) 2021-09-14
EP4102560A4 (en) 2024-03-13
US11843077B2 (en) 2023-12-12
EP4102560A1 (en) 2022-12-14
CN115088070A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
WO2020204512A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치
WO2020141845A1 (ko) 발광 소자 패키지 및 이를 포함한 표시 장치
WO2021137535A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 유닛 픽셀
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021256787A1 (ko) 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
WO2021086026A1 (ko) Led 디스플레이 장치
WO2020218850A1 (ko) 발광 다이오드 디스플레이 패널, 그것을 갖는 디스플레이 장치 및 그것을 제조하는 방법
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2021162414A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
WO2021133124A1 (ko) Led 디스플레이 장치
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021230630A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021235869A1 (ko) 유닛 픽셀 및 디스플레이 장치
WO2017010705A1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
WO2021251717A1 (ko) 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
WO2021242039A1 (ko) 발광 소자 및 그것을 갖는 디스플레이 장치
WO2019022427A1 (ko) 자동차 헤드램프용 발광 다이오드
WO2022055314A1 (ko) 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
WO2022080890A1 (ko) 발광 소자를 갖는 유닛 픽셀, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
WO2022065865A1 (ko) 고효율 발광 소자, 그것을 갖는 유닛 픽셀, 및 그것을 갖는 디스플레이 장치
WO2022186634A1 (ko) 다중 솔더 레지스트를 갖는 회로 기판 및 그것을 갖는 디스플레이 장치
WO2022177328A1 (ko) 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및 디스플레이 장치
WO2023211019A1 (ko) 발광 소자 및 이를 포함하는 발광 모듈

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21754192

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 3169833

Country of ref document: CA

ENP Entry into the national phase

Ref document number: 2022548129

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021754192

Country of ref document: EP

Effective date: 20220906