CN115088070A - 具有发光元件的单元像素、像素模块及显示装置 - Google Patents

具有发光元件的单元像素、像素模块及显示装置 Download PDF

Info

Publication number
CN115088070A
CN115088070A CN202180014127.7A CN202180014127A CN115088070A CN 115088070 A CN115088070 A CN 115088070A CN 202180014127 A CN202180014127 A CN 202180014127A CN 115088070 A CN115088070 A CN 115088070A
Authority
CN
China
Prior art keywords
light emitting
layer
emitting element
light
transparent substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180014127.7A
Other languages
English (en)
Inventor
车南煹
金相民
安正焕
林栽熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN115088070A publication Critical patent/CN115088070A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本公开的一实施例的单元像素包括：透明基板；多个发光元件，整齐排列于所述透明基板上；及粘结层，布置于所述发光元件与所述透明基板之间，使从所述发光元件生成的光透射，其中，所述透明基板在面向所述发光元件的表面具有凹凸图案。

Description

具有发光元件的单元像素、像素模块及显示装置
技术领域
示例性的实施例涉及一种具有发光元件的单元像素及具有该单元像素的显示装置，尤其涉及一种能够使发光元件的指向角均匀的单元像素及具有该单元像素的显示装置。
背景技术
发光元件为利用作为无机光源的发光二极管的半导体元件，在诸如显示装置、车辆用灯具、一般照明等的各种领域被多样地利用。发光二极管具有寿命长、耗电低、响应速度快的优点，因此正在迅速代替现有光源。
另外，现有的发光二极管在显示装置中主要作为背光光源而使用，然而最近正在开发利用发光二极管直接实现图像的显示装置。这样的显示器也称为微型LED显示器。
显示装置通常利用蓝色、绿色及红色的混合色来实现多种颜色。显示装置为了实现多种图像而包括多个像素，每个像素配备有蓝色、绿色及红色的子像素。通过这些子像素的颜色来确定特定像素的颜色，而且借由这些像素的组合来实现图像。
在微型LED显示器的情况下，微型LED对应于各子像素而排列在二维平面上，据此，一个基板上需要布置众多数量的微型LED。然而，微型LED的大小例如是200微米以下，进一步是100微米以下，非常小，由于这么小的大小产生了多种问题。尤其，难以处理较小大小的发光二极管，从而不易于在显示用面板上直接贴装发光二极管。
并且，由于借由子像素的颜色组合而实现各种颜色，因此在从子像素发出的光的指向角彼此不同的情况下，存在根据观看显示图像的角度而颜色发生变化的问题。例如，在红光指向角大并且蓝光及绿光指向角小的情况下，当借由这些颜色光的组合而实现白光的图像时，即使在垂直方向上实现了白光，也会根据观看的角度而使红光具有优势的图像。
发明内容
技术问题
示例性的实施例提供一种适合贴装于电路基板的单元像素及具有该单元像素的显示装置。
示例性的实施例提供一种从子像素发出的光的指向角均匀的单元像素及具有该单元像素的显示装置。
技术方案
示例性的实施例提供一种单元像素，该单元像素包括：透明基板；多个发光元件，整齐排列于所述透明基板上；及光学层，布置于所述发光元件与所述透明基板之间，使从所述发光元件生成的光透射，其中，所述透明基板在面向所述发光元件的表面具有凹凸图案。
示例性的实施例提供一种像素模块，该像素模块包括：电路基板；多个单元像素，布置于所述电路基板上，其中，所述多个单元像素中的每一个包括：透明基板；多个发光元件，整齐排列于所述透明基板上；及光学层，布置于所述发光元件与所述透明基板之间，使从所述发光元件发出的光透射，其中，所述透明基板在面向所述发光元件的表面具有凹凸图案。
示例性的实施例提供一种显示装置，该显示装置包括：面板基板；及多个像素模块，排列于所述面板基板上，其中，所述多个像素模块中的每一个包括电路基板及布置于所述电路基板上的多个单元像素，其中，所述多个单元像素中的每一个包括：透明基板；多个发光元件，整齐排列于所述透明基板上；及光学层，布置于所述发光元件与所述透明基板之间，使从所述发光元件生成的光透射，其中，所述透明基板在面向所述发光元件的表面具有凹凸图案。
附图说明
图1是用于说明根据一实施例的显示装置的示意性的平面图。
图2A是用于说明根据一实施例的发光元件的示意性的平面图。
图2B是沿图2A的截取线A-A而截取的示意性的剖视图。
图3A是用于说明根据一实施例的单元像素的示意性的平面图。
图3B是沿图3A的截取线B-B而截取的示意性的剖视图。
图4A是用于说明根据一实施例的像素模块的示意性的平面图。
图4B是沿图4A的截取线C-C而截取的示意性的剖视图。
图4C是用于说明根据一实施例的像素模块的示意性的背面图。
图4D是用于说明根据一实施例的像素模块的示意性的电路图。
图4E是用于说明根据一实施例的像素模块的示意性的电路图。
图5A至图5K是用于说明转移根据一实施例的发光元件的方法的示意性的剖视图。
图6A至图6L是用于说明转移根据一实施例的发光元件的方法的示意性的剖视图。
图7A至图7K是用于说明转移根据一实施例的发光元件的方法的示意性的剖视图。
图8是用于说明根据一实施例的单元像素的示意性的剖视图。
图9是用于说明根据一实施例的像素模块的示意性的剖视图。
图10是用于说明根据一实施例的单元像素的示意性的剖视图。
图11A、图11B、图11C、图11D、图11E、图11F及图11G是用于说明多种形态的窗口的示意性的平面图。
图12是用于说明根据透明基板的凹凸图案的有无的光的指向角特性的曲线图。
具体实施方式
以下，参照附图详细说明本公开的实施例。下面介绍的实施例是为了向本公开所属的技术领域的普通技术人员充分传递本公开的思想而作为示例提供的。因此，本公开不限于以下说明的实施例，也可以具体化为其他形态。并且，在附图中，为了方便起见，可以夸大表示构成要素的宽度、长度、厚度等。并且，在记载为一个构成要素在另一构成要素“上部”或者“之上”时，不仅包括各部分位于另一部分的“紧邻的上部”或者“紧邻的上方”的情形，还包括在各构成要素和另一构成要素之间夹设有其他构成要素的情形。贯穿整个说明书，相同的附图标记表示相同的构成要素。
根据示例性的实施例的单元像素包括：透明基板；多个发光元件，在所述透明基板上整齐排列；及光学层，布置于所述发光元件与所述透明基板之间，并且使从所述发光元件发出的光透射，所述透明基板在面向所述发光元件的面具有凹凸图案。
借由所述凹凸图案可以使从发光元件发出的光的指向角均匀。所述凹凸图案可以增加从所述发光元件发出的光的指向角。
所述多个发光元件可以分别在面向所述透明基板的面具有粗糙面。所述粗糙面减少由于发光元件与粘结层之间的折射率差异导致的内部全反射而改善了发光元件的光提取效率。
所述多个发光元件可以包括发出彼此不同的颜色的光的至少三个发光元件，所述至少三个发光元件可以排列成一列。
若光学层为光学上透明的材料，则不会特别地限定，可以是气体、液体或固体。在一实施例中，所述发光元件可以借由诸如间隔件之类的结合器结合于所述透明基板，所述发光元件与所述透明基板之间的区域可以利用气体或液体填充。因此，所述光学层可以利用对光透明的气体或液体形成。
在一实施例中，所述光学层可以是粘结层。所述发光元件可以借由所述粘合层附着于所述透明基板。
进一步，所述单元像素还可以包括：台阶调节层，覆盖所述发光元件并粘结于所述粘结层上；及连接层，布置于所述台阶调节层上，并电连接于所述发光元件。
在一实施例中，所述多个发光元件可以包括发出红色、绿色及蓝色的光的发光元件。
所述多个发光元件中的每一个包括：发光结构体，包括第一导电型半导体层、第二导电型半导体层及夹设于所述第一导电型半导体层与所述第二导电型半导体层之间的活性层；及第一电极垫及第二电极垫，布置于所述发光结构体上，其中，所述台阶调节层具有暴露所述第一电极垫及所述第二电极垫的开口部，所述连接层可以通过所述台阶调节层的开口部电连接于所述第一电极垫及所述第二电极垫。
所述单元像素还可以包括覆盖所述台阶调节层及所述接触层的保护层，所述保护层可以具有位于所述接触层上的开口部。
进一步，所述发光元件还可以包括布置于所述保护层的开口部内的凸块，所述凸块可以分别电连接于所述接触层。
所述发光元件还可以包括布置于所述光学层与所述透明基板之间的光阻挡层，并且光阻挡层可以具有构成为使从所述发光元件生成的光透射的窗口。
在一实施例中，所述窗口中的至少一个可以具有沿与排列所述发光元件的方向垂直的方向延伸的延伸部。
借由所述延伸部分可以增加从对应的发光元件发出的光的指向角。
在一实施例中，所述窗口可以具有沿对角线方向延伸的延伸部。
在一实施例中，各发光元件可以对应多个窗口而布置。
在一实施例中，所述透明基板的凹凸图案可以形成于所述透明基板的整个一面。在另一实施例中，所述透明基板的凹凸图案可以以与所述窗口对应的方式布置。
根据示例性的实施例的像素模块包括：电路基板；及多个单元像素，布置于所述电路基板上，其中，所述多个单元像素中的每一个包括：透明基板；多个发光元件，在所述透明基板上整齐排列；及光学层，布置于所述发光元件与所述透明基板之间，并且使从所述发光元件发出的光透射，其中，所述透明基板在面向所述发光元件的表面上具有凹凸图案。
所述多个发光元件中的每一个可以在面向所述透明基板的表面具有粗糙面。
并且，所述单元像素还可以包括布置于所述光学层与所述透明基板之间的光阻挡层，并且所述光阻挡层可以具有构成为使由发光元件生成的光透射的窗口。
在一实施例中，所述透明基板的凹凸图案可以以与所述窗口对应的方式布置。
在一实施例中，所述光学层可以为粘结层。
进一步，所述单元像素还可以包括：台阶调节层，覆盖所述发光元件并粘结于所述粘结层；连接层，布置于所述台阶调节层上，并电连接于所述发光元件；及保护层，覆盖所述台阶调节层及接触层。进一步，所述保护层可以具有位于所述接触层上的开口部。
多个发光元件可以包括发出不同颜色的光的至少三个发光元件，并且至少三个发光元件可以排列成一列。
根据示例性实施例的显示装置包括：面板基板；及多个像素模块，排列于所述面板基板上，所述多个像素模块中的每一个包括：电路基板；及多个单元像素，布置于所述电路基板上，所述多个单元像素中的每一个包括：透明基板；多个发光元件，在所述透明基板上整齐排列；及光学层，布置于所述发光元件与所述透明基板之间，并且使从所述发光元件发出的光透射，其中，所述透明基板在面向所述发光元件的表面上具有凹凸图案。
以下，参照附图更加详细地说明本公开的实施例。
图1是用于说明根据本公开的一实施例的显示装置的示意性的平面图。
参照图1，显示装置10000包括面板基板2100及多个像素模块1000。
显示装置10000没有特别限制，可以包括微型LED TV、智能手表、诸如VR头戴式耳机之类的VR显示装置、或者诸如增强现实眼镜之类的AR显示装置。
面板基板2100可以包括用于无源矩阵驱动或有源矩阵驱动的电路。在一实施例中，面板基板2100可以在内部包括布线及电阻，在另一实施例中，面板基板2100可以包括布线、晶体管及电容器。面板基板2100还可以在上表面具有能够与布置的电路电连接的垫。
多个像素模块1000在面板基板2100上整齐排列。各像素模块1000可以包括：电路基板1001及布置于电路基板1001上的多个单元像素100。
并且，各单元像素100包括多个发光元件10a、10b、10c。发光元件10a、10b、10c可以发出彼此不同颜色的光。如图1所示，各单元像素100内的发光元件10a、10b、10c可以排列成一列。在一实施例中，发光元件10a、10b、10c可以沿相对于实现图像的显示画面的垂直方向排列。然而，本公开并不局限于此，发光元件10a、10b、10c也可以沿相对于实现图像的显示画面水平方向排列。
以下，以布置于显示装置10000内的发光元件10a、10b、10c、单元像素100及像素模块1000的顺序对显示装置10000的各构成要素进行详细说明。
首先，图2A是用于说明根据本公开的一实施例的发光元件10a的示意性的平面图，图2B是沿图2A的截取线A-A截取的示意性的剖视图。在此，虽然以发光元件10a为例进行说明，然而发光元件10b、10c也具有相似的结构，因此省略彼此重复的说明。
参照图2A及图2B，发光元件10a包括包含第一导电型半导体层21、活性层23及第二导电型半导体层25的发光结构体。并且，发光元件10a可以包括欧姆接触层27、绝缘层29、第一电极垫31及第二电极垫33。
发光结构体(即，第一导电型半导体层21、活性层23及第二导电型半导体层25)可以生长于基板上。所述基板可以是氮化镓基板、GaAs基板、Si基板、蓝宝石基板，尤其是图案化的蓝宝石基板等能够使用为半导体生长用的多种基板。生长基板可以利用机械研磨、激光剥离、化学剥离等的技术从半导体层分离。然而，本发明并不局限于此，基板的一部分也可以残留而构成第一导电型半导体层21的至少一部分。
在一实施例中，在发出红光的发光元件10a的情况下，半导体层可以包括砷化铝镓(AlGaAs：aluminum gallium arsenide)、磷砷化镓物(GaAsP：gallium arsenidephosphide)、磷化铝镓铟(AlGaInP：aluminum gallium indium phosphide)或磷化镓(GaP：gallium phosphide)。
在发出绿光的发光元件10b的情况下，半导体层可以包括氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(GaP)、磷化铝镓铟(AlGaInP)或磷化铝镓(AlGaP)。
在一实施例中，在发出蓝光的发光元件10c的情况下，半导体层可以包括氮化镓(GaN)、氮化铟镓(InGaN)或硒化锌(ZnSe：zinc selenide)。
第一导电型和第二导电型作为彼此相反的极性，在第一导电型是n型的情况下，第二导电型是p型，在第二导电型是p型的情况，第二导电型是n型。
第一导电型半导体层21、活性层23及第二导电型半导体层25可以利用如金属有机化学气相沉积法(MOCVD)等的公知的方法在腔室内生长于基板上。并且，第一导电型半导体层21包括n型杂质(例如，Si、Ge、Sn)，第二导电型半导体层25包括p型杂质(例如，Mg、Sr、Ba)。在一实施例中，第一导电型半导体层21可以包括包含作为掺杂剂的Si的GaN或AlGaN，第二导电型半导体层25可以包括包含作为掺杂剂的Mg的GaN或AlGaN。
虽然在附图中示出了第一导电型半导体层21及第二导电型半导体层25分别为单层，然而这些层可以是多层，并且也可以包括超晶格层。活性层23可以包括单量子阱结构或多量子阱结构，并且可以调节氮化物基半导体的组成比而发出所期望的波长。例如，活性层23可以发出蓝光、绿光、红光或紫外线。
第二导电型半导体层25及活性层23可以具有台面M结构并布置于第一导电型半导体层21上。台面M可以包括第二导电型半导体层25及活性层23，如图2B所示，也可以包括第一导电型半导体层21的一部分。台面M可以位于第一导电型半导体层21的一部分区域上，并且第一导电型半导体层21的上表面可以在台面M周围暴露。
另外，所述第一导电型半导体层21可以通过表面纹理化而具有粗糙面21p。表面纹理化可以借由利用例如干式或湿式蚀刻工艺的图案化来执行。例如，可以形成有锥体形状的突出部，锥体的高度可以是2μm至3μm，锥体的间隔可以是1.5μm至2μm，并且锥体的底部直径可以是约3μm至5μm。锥体也可以是截头形状，在此情况下，锥体的上表面直径可以是约2μm至3μm。粗糙面可以形成于第一导电型半导体层21的表面，从而可以减少内部全反射而增加光提取效率。第一发光元件至第三发光元件10a、10b、10c均可以对第一导电型半导体层执行表面纹理化，然而并不局限于此，一部分发光元件也可以不执行表面纹理化。
并且，所述台面M可以具有使第一导电型半导体层21暴露的贯通孔25a。贯通孔25a可以靠近台面M的一侧边缘而布置，然而并不局限于此，也可以布置于台面M的中央。
欧姆接触层27布置于第二导电型半导体层25上而与第二导电型半导体层25欧姆接触。欧姆接触层27可以形成为单层或多层，并且可以利用透明导电性氧化膜或金属膜形成。透明导电性氧化膜可以举例如ITO或ZnO等作为例，金属膜可以举例如Al、Ti、Cr、Ni、Au等的金属及其合金最为例。
绝缘层29覆盖台面M及欧姆接触层27。进而，绝缘层29可以覆盖暴露于台面M周围的第一导电型半导体层21的上表面及侧面。另外，绝缘层29可以具有暴露欧姆接触层27的开口部29a及在贯通孔25a内暴露第一导电型半导体层21的开口部29b。绝缘层29可以利用氧化硅膜或氮化硅膜的单层或多层形成。并且，绝缘层29也可以包括如分布式布拉格反射器等的绝缘反射器。
第一电极垫31及第二电极垫33布置于绝缘层29上。第二电极垫33可以通过开口部29a而电连接于欧姆接触层27，第一电极垫31可以通过开口部29b而电连接于第一导电型半导体层21。
第一电极垫31和/或第二电极垫33可以利用单层或多层金属形成。作为第一电极垫31和/或第二电极垫33的材料可以使用Al、Ti、Cr、Ni、Au等的金属及其合金等。
尽管与图一同简要描述了根据本公开的一实施例的发光元件10a，然而除了上述的层之外，发光元件10a还可以包括具有附加功能的层。例如，还可以包括反射光的反射层、用于绝缘特定构成要素的追加绝缘层、防止焊料扩散的焊料防止层等多种层。
并且，对于形成倒装芯片型的发光元件而言，可以以多种形态形成台面，并且第一电极垫31及第二电极垫33的位置或形状也可以进行多种变更。并且，欧姆接触层27也可以被省略，并且第二电极垫33也可以直接接触于第二导电型半导体层25。并且，虽然图示了第一电极垫31直接连接于第一导电型半导体层21的情形，然而也可以在暴露于贯通孔25a的第一导电型半导体层21上先形成接触层，并且第一电极垫31连接于所述接触层。
图3A为用于说明根据本公开的一实施例的单元像素100的示意性的平面图，图3B是沿图3A的截取线B-B截取的示意性的剖视图。
参照图3A及图3B，单元像素100可以包括透明基板121、第一发光元件至第三发光元件10a、10b、10c、光阻挡层123、粘结层125、台阶调节层127、连接层129a、129b、129c、129d、凸块133a、133b、133c、133d及保护层131。
单元像素100包括第一发光元件10a、第二发光元件10b、第三发光元件10c而提供一个像素。第一发光元件至第三发光元件10a、10b、10c发出彼此不同的颜色的光，这些分别对应于子像素。
透明基板121是PET、玻璃基板、石英、蓝宝石基板等的透光性基板。透明基板121布置于显示装置(图1的10000)的光发出面，从发光元件10a、10b、10c发出的光通过透明基板121而向外部发出。透明基板121可以在面向发光元件10a、10b、10c的表面包括凹凸图案121p。凹凸图案121p使从发光元件10a、10b、10c发出的光散射而增加指向角。并且，从具有彼此不同的指向角特性的发光元件10a、10b、10c发出的光可以借由所述凹凸图案121p而以均匀的指向角发出。据此，可以防止根据观察角度而发生色差。
凹凸图案121p可以是规则的图案或不规则的图案。凹凸图案121P可以具有例如3μm的节距、2.8μm的直径及1.8μm的高度。凹凸图案121p通常可以是应用于图案化的蓝宝石基板的图案，然而并不局限于此。
透明基板121还可以包括防反射涂层，也可以包括防眩光层或进行防眩光处理。透明基板121可以具有例如50μm至300μm的厚度。
由于透明基板121布置于光发出表面，因此透明基板121不包括电路。然而，本公开并不局限于此，也可以包括电路。
另外，虽然图示了在一个透明基板121形成有一个单元像素100的情况，然而也可以在一个透明基板121形成多个单元像素100。
光阻挡层123可以包括诸如炭黑等的吸收光的吸收物质。光吸收物质防止由发光元件10a、10b、10c生成的光从透明基板121与发光元件10a、10b、10c之间的区域朝侧面侧泄漏，提升显示装置的对比度。
光阻断层123可以具有用于光行进路径的窗口123a，以使由发光元件10a、10b、10c生成的光入射至透明基板121，为此，可以在透明基板121上以暴露透明基板121的方式被图案化。窗口123a的宽度可以小于发光元件的宽度，然而并不局限于此，也可以大于或等于发光元件的宽度。
光阻挡层123的窗口123a还限定发光元件10a、10b、10c的对准位置。因此，可以省略用于定义发光元件10a、10b、10c的对准位置的专门的对准标记。然而，本公开并不局限于此，为了提供用于对准发光元件10a、10b、10c的位置，对准标记也可以设置于透明基板121上或光阻断层123或粘结层125上。
根据形成于光阻挡层123的窗口123a的形状，可以调节从发光元件10a、10b、10c发出的光的指向角。对此将参照图11A至图11F在后序进行详细说明。
粘结层125附着于透明基板121上。粘结层125可以覆盖光阻挡层123。粘结层125可以附着于透明基板121的整个表面上，然而并不局限于此，也可以以使透明基板121的边缘附近区域暴露的方式附着于一部分区域。粘结层125为了将发光元件10a、10b、10c附着于透明基板121而使用。粘结层125可以填充形成于光阻挡层123的窗口。
粘结层125可以形成为透光性层，并且使从发光元件10a、10b、10c发出的光透射。粘结层125可以利用有机粘结剂而形成。例如，粘结层125可以利用透明环氧树脂而形成。并且，粘结层125为了使光扩散可以包括SiO2、TiO2、ZnO等的扩散物质(diffuser)。光扩散物质防止从光发出面观察到发光元件10a、10b、10c。
另外，第一发光元件至第三发光元件10a、10b、10c布置于透明基板121上。第一发光元件至第三发光元件10a、10b、10c可以借由粘结层125而附着于透明基板121。第一发光元件至第三发光元件10a、10b、10c可以以与光阻挡层123的窗口123a对应的方式布置。在光阻挡层123被省略的情况下，对准标记可以为了提供发光元件10a、10b、10c的对准位置而追加。
第一发光元件至第三发光元件10a、10b、10c可以是例如红色发光元件、绿色发光元件、蓝色发光元件。第一发光元件至第三发光元件10a、10b、10c中的每一个的具体构成与参照图2A及图2B说明的内容相同，因此省略详细说明。
如图3A所示，第一发光元件至第三发光元件10a、10b、10c可以排列成一列。尤其，在透明基板121是蓝宝石基板的情况下，蓝宝石基板可以根据切割方向而包括借由结晶面而干净的切割面(例如，m面)和不干净的切割面(例如，a面)。例如，在切割成四边形形状的情况下，两侧的两个切割面(例如，m面)可以沿结晶面而被干净地切割，布置为与这些切割面垂置的其他两个切割面(例如，a面)可以并非如此。在此情况下，蓝宝石基板121的干净的切割面可以与发光元件10a、10b、10c的整齐排列的方向平行。例如，在图3A中，干净的切割面(例如，m面)可以布置于上下，另外两个切割面(例如，a面)可以布置于左右。
第一发光元件至第三发光元件10a、10b、10c可以是上述参照图2A及图2B说明的发光元件，然而并不局限于此，可以使用水平型或倒装芯片结构的多种发光元件。
台阶调节层127覆盖第一发光元件至第三发光元件10a、10b、10c。台阶调节层127具有暴露发光元件10a、10b、10c的第一电极垫31及第二电极垫33的开口部127a。台阶调节层127为了形成连接层129a、129b、129c、129d及凸块133a、133b、133c、133d而所需。尤其，台阶调节层127可以为了使凸块133a、133b、133c、133d所形成的位置的高度均匀化而形成。台阶调节层127可以利用例如感光性聚酰亚胺形成。
台阶调节层127可以布置于以粘结层125的边缘所包围的区域内，然而并不局限于此。例如，台阶调节层127也可以形成为局部地暴露粘结层125的边缘。
连接层129a、129b、129c、129d形成于台阶调节层127上。连接层129a、129b、129c、129d可以通过台阶调节层127的开口部127a而连接于第一发光元件至第三发光元件10a、10b、10c的第一电极垫31及第二电极垫33。
例如，连接层129a可以电连接于第一发光元件10a的第一导电型半导体层，连接层129b可以电连接于第二发光元件10b的第一导电型半导体层，连接层129c可以电连接于第三发光元件10c的第一导电型半导体层，并且连接层129d可以共同电连接于第一发光元件至第三发光元件10a、10b、10c的第二导电型半导体层。连接层129a、129b、129c、129d可以一同形成于台阶调节层127上，例如，可以包括Au。
凸块133a、133b、133c、133d分别形成于所述连接层129a、129b、129c、129d上。例如，第一凸块133a可以通过连接层129a而电连接于第一发光元件10a的第一导电型半导体层，第二凸块133b可以通过连接层129b而电连接于第二发光元件10b的第一导电型半导体层，并且第三凸块133c可以通过连接层129c而电连接于第三发光元件10c的第一导电型半导体层。另外，第四凸块133d可以通过连接层129d而共同电连接于第一发光元件至第三发光元件10a、10b、10c的第二导电型半导体层。凸块133a、133b、133c、133d例如可以利用AuSn、SnAg、Sn、CuSn、CuN、CuAg、Sb、Ni、Zn、Mo、Co、焊料等的金属和/或金属合金而形成。
另外，保护层131可以覆盖凸块133a、133b、133c、133d的侧面，并且可以覆盖台阶调节层127。并且，保护层131可以覆盖暴露于台阶调节层127周围的粘结层125。保护层131可以利用例如感光性阻焊剂(PSR)而形成，因此，首先通过光刻及显影对保护层131进行图案化之后，可以形成凸块133a、133b、133c、133d。为此，保护层131可以形成为具有暴露接触层129a、129b、129c、129d的开口部，凸块133a、133b、133c、133d可以形成于保护层131的开口部内。凸块133a、133b、133c、133d也可以被省略。
保护层131可以为了防止光泄露而利用诸如白色反射物质或黑色环氧树脂之类的光吸收物质形成。
在本实施例中，以发光元件10a、10b、10c借由粘结层125而附着于透明基板121的情形进行了说明，然而也可以利用其他结合器(coupler)而代替粘结层125来使发光元件10a、10b、10c结合于透明基板121。例如，发光元件10a、10b、10c可以利用间隔件而结合于透明基板121，因此，在发光元件10a、10b、10c与透明基板121之间的区域可以填充有气体或液体。借由这些气体或液体可以形成使从发光元件10a、10b、10c发出的光透射的光学层。上述的粘结层125也是光学层的一例。在此，光学层利用与发光元件10a、10b、10c不同的材料(例如，气体、液体或固体)形成，因而与发光元件10a、10b、10c内的半导体层的材料区分。
图4A是用于说明根据本公开一实施例的像素模块1000的示意性的平面图，图4B是沿图4A的C-C截取线而截取的示意性的剖视图，图4C是像素模块1000的背面图，图4D是像素模块1000的电路图。
参照图4A及图4B，像素模块1000包括电路基板1001及排列于电路基板1001上的单元像素100。进而，像素模块1000还可以包括覆盖单元像素100的覆盖层1010。
电路基板1001可以具有用于将面板基板2100与发光元件10a、10b、10c电连接的电路。电路基板1001内的电路可形成为多层结构。电路基板1001还可以包括用于以无源矩阵驱动方式驱动发光元件10a、10b、10c的无源电路或用于以有源矩阵驱动方式驱动发光元件10a、10b、10c的有源电路。电路基板1001可以包括暴露于表面的垫1003。垫1003可以以与要安装于其上的单元像素100内的凸块对应的方式排列。
单元像素100的具体构成与参照图3A及图3B说明的构成相同，因此为了避免重复而省略了详细说明。单元像素100可以整齐排列于电路基板1001上。如图4A所示，单元像素100可以以2×2行列排列，然而并不局限于此，可以以2×3、3×3、4×4、5×5等多种行列排列。
单元像素100借由粘结材料1005粘合于电路基板1001。例如，粘结材料1005可以将凸块133a、133b、133c、133d粘合于垫1003。在凸块133a、133b、133c、133d由焊料形成的情况下，粘结材料1005也可以被省略。
覆盖层1010覆盖多个单元像素100。覆盖层1010可以防止单元像素100之间的光干涉而提升显示装置的对比度。
覆盖层1010可以利用例如干膜型阻焊剂(DFSR：dry-Filmtype solder resist)、光成像阻焊剂(PSR：photoimageable solder resist)、黑色材料(BM：black material)或环氧模塑料(EMC)等形成。覆盖层1010可以利用例如层压、旋涂、缝涂、印刷等的技术而形成。
可以将图4A及图4B所示的像素模块1000贴装于图1的面板基板2100上而提供显示装置10000。电路基板1001具有与垫1003连接的底部垫。底部垫可以以与垫1003一一对应的方式布置，然而可以通过共同连接而减少底部垫的数量。对此，参照图4C和图4D，以具有以2×2行列排列的单元像素100的像素模块1000为例进行说明。
图4C示出了像素模块1000的背面图，并示出了电路基板1001的底部垫C1、C2、R1、R2、G1、G2、B1、B2。由于像素模块1000以2×2的行列排列，因此所有4个像素模块排列于电路基板101上。并且，在各像素模块1000上布置有三个发光元件10a、10b、10c，并且布置有四个凸块133a、133b、133c、133d。因此，在电路基板1001上将设置有相当于作为4个单元像素100的凸块的16个的垫1003。与此相反，底部垫可以仅布置有8个，并且这些8个底部垫可以连接于面板基板2100而单独驱动各自的发光元件10a、10b、10c。
图4D示出了在一实施例中各发光元件10a、10b、10c连接于底部垫C1、C2、R1、R2、G1、G2、B1、B2的示意性的电路图。
参照图4D，底部垫C1与布置于左侧列的发光元件10a、10b、10c的阴极共同连接，底部垫C2与布置于右侧列的发光元件10a、10b、10c的阴极共同连接。
另外，在布置于上侧行的单元像素100中，底部垫R1可以连接于第一发光元件10a的阳极，底部垫G1可以连接于第二发光元件10b的阳极，底部垫B1可以连接于第三发光元件10c的阳极。
并且，在布置于下侧行的单元像素100中，底部垫R2可以连接于第一发光元件10a的阳极，底部垫G2可以连接于第二发光元件10b的阳极，底部垫B2可以连接于第三发光元件10c的阳极。
在此，底部垫R1、G1、B1、R2、G2、B2是用于表示分别连接于红色发光元件、绿色发光元件及蓝色发光元件的垫。然而，红色发光元件、绿色发光元件及蓝色发光元件的排列也可以改变，据此，底部垫R1、G1、B1、R2、G2、B2所连接的位置也可以改变。例如，图4D的电路图预想第一发光元件10a为红色发光元件，第二发光元件10b为绿色发光元件，第三发光元件10c为蓝色发光元件而示出了底部垫。与此不同，第一发光元件10a也可以是蓝色发光元件，第三发光元件10c也可以是红色发光元件，在此情况下，底部垫R1、R2与底部垫B1、B2的位置可以彼此交换。
根据本实施例，底部垫C1、C2共同连接于各列内的发光元件的阴极，底部垫R1、G1、B1、R2、B2、G2中的每一个共同连接于两个发光元件的阳极，从而可以减少底部垫的总数的同时也可以独立地驱动各个发光元件10a、10b、10c。
另外，在本实施例中，虽然以底部垫C1、C2连接于发光元件的阴极并且底部垫R1、G1、B1、R2、B2、G2连接于发光元件的阳极的情形进行图示并说明，然而如图4E所示，也可以底部垫C1、C2连接于发光元件的阳极，而底部垫R1、G1、B1、R2、B2、G2连接于发光元件的阳极。
在此，虽然对单元像素100以2×2行列排列的情况下的像素模块1000进行说明，然而在单元像素100以3×3或5×5等的其他行列排列的情况下，也可以利用共同连接电路来减少底部垫的数量。
像素模块1000内的发光元件10a、10b、10c可以借由布置于面板基板2100上的驱动IC而单独驱动，并且可以借由多个像素模块1000而实现图像。
图5A至图5K是用于说明根据本公开的一实施例的发光元件转移方法的示意性的剖视图。
参照图5A，发光元件10形成于基板51上。基板51可以是用于生长发光元件10的基板。基板51可以是例如用于生长AlInGaN基半导体层的蓝宝石基板、GaN基板或用于生长AlInGaP基半导体层的GaAs基板。例如，在发光元件10为蓝色发光元件或绿色发光元件的情况下，可以利用蓝宝石基板或GaN基板，在发光元件10为红色发光元件的情况下，可以利用GaAs基板。
参照图5B，第一掩模层53以覆盖多个发光元件10的方式形成于基板51上。第一掩模层53可以形成为完全覆盖多个发光元件10，并且可以形成为在发光元件10的上表面具有预定的厚度。
参照图5C，多个孔H形成于第一掩模层53。多个孔H可以分别形成于多个发光元件10的上部，至少一个孔H可以形成于各发光元件10上。在本实施例中，三个孔H形成于各发光元件10上，三个孔H以相对于发光元件10所排列的至少一个方向非对称地布置。在此，三个孔H在附图中以相对于与发光元件10所排列的方向垂直的方向不对称地布置。
第一掩模层53可以利用光敏物质形成，并且可以通过光刻(photo lithography)工艺而形成多个孔H。多个孔H可以通过曝光和显影工艺来形成，然而并不局限于此，并且也可以使用蚀刻工艺。如图所示，多个孔H可以形成为三角形形状。然而，多个孔H不必局限于三个。
参照图5D，连接层55形成于第一掩模层53上。连接层55填充形成于第一掩模层53的多个孔H而形成于第一掩模层53上。至少一个孔H形成于各发光元件10的上部，从而连接层55可以通过形成于发光元件10上部的至少一个孔H而连接于发光元件10。在形成连接层55的期间，一同形成填充孔H而与发光元件10连接的连接部55a。
连接层55可以利用诸如聚二甲基聚硅氧烷(PDMS：poly dimethylpolysiloxane)、环氧树脂(epoxy)、丙烯酰基(acryl)或彩色聚酰亚胺(color polyimide)的有机物来形成，然而并不局限于此。在此，连接层55的透光率可以是90％以上，折射率可以是1.4至1.7。
参照图5E，第一临时基板57结合于连接层55的上部。第一临时基板57可以是诸如PET、PEN、PI片等的聚合物基板，也可以是诸如玻璃(Glass)、PC、PMMA等的基板。若第一临时基板57结合于连接层55上部，则可以去除可能在真空状态下在连接层55产生的气泡，并且可以在低于第一掩模层53的熔点的温度下实现连接层55的固化过程。在此过程中，第一临时基板57可以结合于连接层55。
若第一临时基板57结合于连接层55，则如图5F所示，将基板51从发光元件10去除。基板51可以通过激光剥离工艺或湿式蚀刻工艺去除。例如，在基板51为蓝宝石基板的情况下，基板51可以利用激光剥离工艺或化学剥离工艺被去除，在基板51为GaAs基板的情况下，GaAs基板可以利用湿式蚀刻工艺被去除。
参照图5G，在基板51被去除的状态下，将第一掩模层53从发光元件10去除。第一掩模层53可以利用丙酮、专用剥离剂(striper)、蚀刻等的方式被去除。如图所示，随着第一掩模层53被去除，发光元件10借由至少一个连接部55a而连接并维持于连接层55。
如此第一掩模层53从发光元件10被去除之后，参照图5H，将第二临时基板59结合于发光元件10的下部。第二临时基板59可以是橡胶(rubber)或UV片，或者可以是诸如PET、PEN、PI片的聚合物基板，或者也可以是诸如玻璃(glass)、PC、PMMA等的基板。
若将第二临时基板59结合到发光元件10的操作结束，则如图5I所示，利用第二临时基板59将发光元件10从连接层55分离。对结合有发光元件10的第二临时基板59沿第一临时基板57的相反方向(即，沿下方)施加外力，从而连接于各发光元件10的至少一个连接部55a被切断，并且发光元件10从连接层55分离。
如图所示，施加于第二临时基板59的外力可以在第二临时基板59的一侧沿垂直于连接层55的方向施加。因此，各发光元件10可以以连接于各发光元件10的至少一个连接部55a从第二临时基板59的一侧依次断开的方式从连接层55分离。
参照图5J，从连接层55分离的发光元件10以具有预定的间距的方式布置于第二临时基板59上。另外，在各发光元件10上可能形成作为连接部55a断开时残留的残留物的连接尖端55b。因此，连接尖端55b作为与连接层55相同的物质，其由连接部55a因外力被断开而形成，因而连接尖端55b的厚度可能不规则且彼此不同。
并且参照图5J及图5K，利用拾取部70将布置于第二临时基板59上的发光元件10中的一部分转移至其他基板。拾取部70可以包括例如弹性体印模。
拾取部70将多个发光元件10中的一部分拾取之后将其转移，此时，以符合待布置于透明基板121上的间距的方式选择性地拾取发光元件10。据此，如图所示，拾取部70不会将相邻的发光元件10一起拾取，而是一次性地拾取相隔预定距离的发光元件10。被拾取的发光元件10的间隔可以根据将要转移发光元件10的透明基板121内的像素的间距而不同。
在透明基板121上以与多个单元像素100对应的方式排列发光元件10之后，可以按各像素单位切割透明基板121来形成单元像素100。因此，发光元件10以与各单元像素100对应的方式转移至透明基板121上。
拾取部70可以以符合单元像素100的间距的方式拾取发光元件10，可以以第一发光元件10a、第二发光元件10b及第三发光元件10c中的一个布置于一个单元像素100的方式拾取。
在本公开中，发光元件10以第一电极垫31及第二电极垫33布置于上部的状态被拾取，并且，可以以该状态转移至透明基板121上。据此，由发光结构体产生的光可以通过透明基板121而朝外部发出。在另一实施例中，发光元件10也可以贴装于电路基板，在此情况下，第一电极垫31及第二电极垫33可以贴装为朝向电路基板。为此，在利用拾取部70将发光元件10贴装于电路基板的过程中，可以利用追加的临时基板。即，将通过拾取部70拾取的发光元件10首先可以以单元像素100的间距布置于追加的临时基板上。随后，可以将布置于所述追加的临时基板的发光元件10一次性地转移至电路基板。据此，发光元件10可以以使第一电极垫31及第二电极垫33接合于电路基板的方式转移。
图6A至图6L是用于说明根据又一实施例的发光元件转移方法的示意性的剖视图。
参照图6A，发光元件10在基板51上生长。基板51可以是用于生长发光元件10的半导体层的基板。在发光元件10为蓝色发光元件或绿色发光元件的情况下，可以利用蓝宝石基板或GaN基板，在发光元件10为红色发光元件的情况下，可以利用GaAs基板。
参照图6B，在基板51上以覆盖多个发光元件10的方式形成第一掩模层53。第一掩模层53可以形成为覆盖所有多个发光元件10，并且可以形成为在发光元件10的上表面具有预定厚度。
接着，参照图6C，多个孔H形成于第一掩模层53。至少一个孔H可以形成于各发光元件10上。在本公开中，三个孔H形成于各发光元件10上，三个孔H以相对于发光元件10所排列的至少一个方向不对称地布置。在此，三个孔H以相对于在附图中与发光元件10所排列的方向垂直的方向不对称地布置。
第一掩模层53可以利用光敏物质形成，并且可以通过光刻(photo lithography)工艺形成多个孔H。例如，孔H可以通过光刻及显影工艺来形成，然而并不局限于此，并且也可以使用蚀刻工艺。如图所示，多个孔H可以形成为三角形形状。
参照图6D，连接层55形成于第一掩模层53上。连接层55填充形成于第一掩模层53的多个孔H而形成于第一掩模层53上。由于多个孔H形成于各发光元件10的上部，从而连接层55可以通过形成于发光元件10上部的至少一个孔H而连接于发光元件10。连接层55的一部分填充形成于发光元件10上部的至少一个孔H而形成连接部55a。
连接层55可以利用诸如聚二甲基聚硅氧烷(PDMS：poly dimethylpolysiloxane)、环氧树脂(epoxy)、丙烯酰基(acryl)或彩色聚酰亚胺(color polyimide)的有机物形成，然而并不局限于此。在此，连接层55的透光率可以是90％以上，折射率可以是1.4至1.7。
参照图6E，第一临时基板57结合于连接层55的上部。第一临时基板57可以是诸如PET、PEN、PI片等的聚合物基板，也可以是诸如玻璃(Glass)、PC、PMMA等的基板。薄膜部61及缓冲部63可以分别布置于第一临时基板57与连接层55之间。例如，薄膜部61可以布置于连接层55上部，缓冲部63可以布置于薄膜部61上部，并且第一临时基板57可以布置于缓冲部63上部。缓冲部63可以利用借由热或UV照射而熔化的物质形成。
若第一临时基板57结合于连接层55上部，则可以去除在真空状态下可能在连接层55生成的气泡，并且可以在低于第一掩模层53的熔点的温度下实现连接层55的固化过程。在此过程中，第一临时基板57可以结合于连接层55。
并且，参照图6F，将基板51从发光元件10去除。基板51可以通过激光剥离工艺或湿式蚀刻工艺而被去除。例如，在蓝宝石基板的情况下，可以通过激光剥离工艺或化学剥离工序等而被去除，GaAs基板可以利用湿式蚀刻工艺去除。
参照图6G，在基板51被去除的状态下，将第一掩模层53从发光元件10去除。第一掩模层53可通过丙酮、专用剥离剂(striper)、干式蚀刻等的方式而被去除。据此，如图所示，发光元件10可以借由连接于各发光元件10的至少一个连接部55a而连接并维持于连接层55。
参照图6H，结合于上部的第一临时基板57将被去除。第一临时基板57可以利用热或照射UV来去除。由于缓冲部63利用借由热或UV照射而熔化的物质形成，因此可以在不损坏薄膜部61的情况下去除第一临时基板57。
参照图6I，第二临时基板59结合于发光元件10的下部。第二临时基板59可以是橡胶(rubber)或UV片，或者可以是诸如PET、PEN、PI片的聚合物基板，或者也可以是诸如玻璃(glass)、PC和PMMA等的基板。
若第二临时基板59结合于发光元件10，则如图6J所示，利用第二临时基板59将发光元件10从连接层55分离。对结合有发光元件10的第二临时基板59向下方向施加外力，从而连接于各发光元件10的至少一个连接部55a被切断，从而发光元件10从连接层55分离。
如图所示，施加到第二临时基板59的外力可以对第二临时基板59的一侧沿垂直于连接层55的方向施加。因此，各发光元件10可以以连接于各发光元件10的连接部55a依次断开的方式从连接层55分离。
参照图6K，从连接层55分离的发光元件10以具有预定的间距的方式布置于第二临时基板59上。在各发光元件10上也可能形成作为连接部55a断开时残留的残留物的至少一个连接尖端55b。连接尖端55b可以是与连接层55相同的物质，其由连接部55a因外力被断开而形成，因而连接尖端55b的厚度可能彼此不同。并且，如图所示，连接尖端55b的厚度可以小于第一电极垫31及第二电极垫33的厚度。
并且，参照图6K及图6L，利用拾取部70将布置于第二临时基板59上的发光元件10中的一部分转移至其他基板。被转移的基板可以是透明基板121，然而并不局限于此。发光元件10以单元像素100为单位转移至透明基板121上之后，透明基板121可以按单元像素100为单位被切割。
图7A至图7K是用于说明根据又一实施例的发光元件转移方法的示意性的剖视图。
参照图7A，发光元件10形成于基板51上。基板51作为用于生长发光元件10的半导体层的基板，可以是蓝宝石基板、GaN基板或GaAs基板。例如，在发光元件10为蓝色发光元件或绿色发光元件的情况下，基板51可以是蓝宝石基板，在发光元件10为红色发光元件的情况下，基板51可以是GaAs基板。
参照图7B，在基板51上形成覆盖多个发光元件10的第一掩模层53。第一掩模层53可以形成为覆盖所有的多个发光元件10，并且可以形成为在发光元件10的上表面具有预定的厚度。第一掩模层53可以利用例如光敏物质形成。
参照图7C，第一临时基板57结合于第一掩模层53上。第一临时基板57可以是诸如PET、PEN、PI片等的聚合物基板，也可以是诸如玻璃(Glass)、PC、PMMA的基板。缓冲部63可以布置于第一临时基板57与第一掩模层53之间。因此，缓冲部63可以布置于第一掩模层53上部，并且第一临时基板57可以布置于缓冲部63上部。
参照图7D，将基板51从发光元件10去除。基板51可以通过激光剥离工艺或湿式蚀刻工艺等而被去除。在基板51为蓝宝石基板的情况下，基板51可以利用激光剥离工艺或化学剥离工艺等而被去除，在基板51为GaAs基板的情况下，基板51可以利用湿式蚀刻工艺而被去除。
参照图7E，随着基板51被去除，发光元件10的下表面及第一掩模层53的下表面可以被暴露。第二掩模层65形成于这样被暴露的发光元件10及第一掩模层53的下部。第二掩模层65可以覆盖发光元件10的下表面，并且可以形成为比第一掩模层53薄的厚度。
参照图7F，多个孔H形成于第二掩模层65。至少一个孔H可以形成于各发光元件10的下部。在本公开中，三个孔H形成于各发光元件10下部，三个孔H以相对于发光元件10所排列的至少一个方向非对称地布置。在此，三个孔H以相对于与附图所示的发光元件10的排列方向垂直的方向不对称地布置。
第二掩模层65可以利用与第一掩模层53相同的光敏物质来形成，可以通过光刻(photo lithography)工艺来形成多个孔H。如图所示，多个孔H可以形成为三角形形状。
参照图7G，连接层55形成于第二掩模层65的下部。连接层55填充形成于第二掩模层65的多个孔H而形成于第二掩模层65的下部。多个孔H形成于各发光元件10的下部，从而连接层55可以通过形成于发光元件10下部的至少一个孔H而与发光元件10连接。填充孔H的连接部55a与连接层55一同形成。连接部55a可以直接接触于第一导电型半导体层23。
连接层55可以包括诸如聚二甲基聚硅氧烷(PDMS：poly dimethylpolysiloxane)、环氧树脂(epoxy)、丙烯酰基(acryl)、彩色聚酰亚胺(color polyimide)的有机物，然而并不局限于此。在此，连接层55的透光率可以是90％以上，折射率可以是1.4至1.7。
并且，第二临时基板59结合于连接层55的下部。第二临时基板59可以是与第一临时基板57相同的诸如PET、PEN、PI片等的聚合物基板，或者也可以是诸如玻璃(Glass)、PC、PMMA的基板。
参照图7H，将结合于上部的第一临时基板57去除。第一临时基板57可以利用热或照射UV而去除。由于缓冲部63利用借由热或UV照射而熔化的物质来形成，从而可以从第一掩模层53去除第一临时基板57。
参照图7I，从发光元件10去除第一掩模层53及第二掩模层65。第一掩模层53及第二掩模层65可以通过丙酮、专用剥离剂(striper)、干式蚀刻等的方式而去除。如图所示，发光元件10借由连接于各发光元件10的至少一个连接部55a来连接并保持于连接层55。
若第一掩模层53及第二掩模层65这样被去除，则如图7J所示，发光元件10以在第二临时基板59上部借由连接部55a而与连接层55连接的状态布置。布置于第二临时基板59上部的发光元件10中的一部分可以利用拾取部70而转移至其他基板。
参照图7K，被拾取部70拾取的发光元件10分别在连接层55通过连接部55a断开而从连接层55分离。拾取部70在发光元件10的上部拾取发光元件10，连接部55a布置于发光元件10的下部。据此，至少一个连接尖端55b可以形成于各发光元件10的下部。
此后，被拾取部70拾取的发光元件10可以转移至透明基板121，透明基板121可以以个别单元像素100为单位被切割而提供单元像素100。
借由上述的发光元件转移方法，发光元件10被转移至透明基板121。粘结层125可以提前形成于透明基板121上，发光元件10可以借由粘结层125而附着于透明基板121上。此后形成台阶调节层127、连接层129a、129b、129c、129d、保护层131及凸块133a、133b、133c、133d，随后，切割透明基板121来制造参照图3A及图3B说明的单元像素100。将这样的单元像素100可以整齐排列于电路基板1001上而制造像素模块1000，并且可以将像素模块1000整齐排列于面板基板2100上而提供显示装置10000。
图8是用于说明根据一实施例的单元像素100a的示意性的剖视图。
参照图8，根据本实施例的单元像素100a与参照图3A及图3B说明的单元像素100大致上相似，区别在于省略了凸块133a、133b、133c、133d。
保护层131具有暴露连接层129a、129b、129c、129d的开口部131a。开口部131a与参照图3A及图3B说明的单元像素100的凸块133a、133b、133c、133d的位置对应而布置。
另外，随着凸块被省略，在本实施例中，保护层131的厚度可以为在单元像素100中的保护层131的厚度的约1/2以下，进一步，可以为约1/3以下。例如，单元像素100中的保护层131的厚度可以为约45μm，在本实施例中，保护层131的厚度可以为15μm。
图9是用于说明根据一实施例的像素模块1000a的示意性的剖视图。在此，将说明贴装了图8的单元像素100a的像素模块1000a。
参照图9，根据本实施例的像素模块1000a与参照图4A及图4B说明的像素模块1000大致上相似，区别在于，由于单元像素100a不具有凸块，从而粘结材料1005填充保护层131的开口部131a。粘结材料1005可以完全填充保护层131的开口部131a，也可以部分地填充保护层131的开口部131a。在粘结材料1005部分地填充保护层131的开口部131a的情况下，在开口部131a内可以形成空腔。
多个像素模块1000a可以整齐排列于面板基板2100上而提供显示装置10000。
图10为用于说明根据一实施例的单元像素100b的示意性的剖视图。
参照图10，根据本实施例的单元像素100b与参照图3A及图3B说明的单元像素100大致上相似，区别在于凹凸图案121p与光阻挡层123的窗口123a对应而布置。即，凹凸图案121p可以限制性地布置于窗口123a的下部区域内或下部区域附近。据此，可以将光阻挡层123及粘结层125形成于透明基板121的大致平坦的表面上。
图11A、图11B、图11C、图11D、图11E、图11F及图11G是用于说明多种形态的窗口的示意性的平面图。
首先，参照图11A，光阻挡层123具有与发光元件10a、10b、10c对应的窗口123a。发光元件10a、10b、10c具有矩形形状的光发出面，据此，窗口123a也可以形成为矩形形状。窗口123a也与发光元件10a、10b、10c的间距对应而彼此隔开。
发光元件10a、10、10c布置为与窗口123a对应，以通过窗口123a发出光。例如，发光元件10a、10b、10c的中心可以分别与窗口123a的中心匹配。窗口123a的面积可以大于发光元件10a、10b、10c的面积，然而并不局限于此，也可以比发光元件10a、10b、10c的面积更小。
参照图11B，窗口123b还包括从上述的窗口123a沿上下方向延伸的延伸部。这样的延伸部沿与发光元件10a、10b、10c排列的方向垂直的方向延伸。借由延伸部可以将从发光元件10a、10b、10c发出的光的指向角沿与发光元件10a、10b、10c的排列方向垂直的方向增加。
例如，在发光元件10a、10b、10c沿实现图像的方向的左右方向布置的情况下，增加上下方向的指向角，从而可以减小在上下方向上的色差。相似地，在发光元件10a、10b、10c沿实现图像的方向的上下方向布置的情况下，增加左右方向的指向角，从而可以减小在左右方向的色差。
如图11B所示，延伸部可以在延伸方向上具有矩形形状。然而，并不局限于此，延伸部可以是多种形状。例如，如图11C所示，窗口123c具有从发光元件10a、10b、10c布置的中央区域沿与发光元件的排列方向垂直的方向延伸的延伸部，并且该延伸部可以具有例如扇形形状。利用延伸部的形状来增加上下方向的指向角的同时，可以增加所需方向上的亮度。
参考图11D，窗口123d可以沿对角线方向具有延伸部。对角线方向的延伸部使从发光元件10a、10b、10c发出的光的指向角沿对角线方向增加。
参考图11E，窗口123e以相比于窗口123a更窄的间距布置。在发光元件10a、10b、10c的间距窄的情况下，窗口123e的间距也可以与此对应而变窄。将发光元件10a、10b、10c以更窄的间隔布置，从而可以改善颜色混合性能。
参照图11F，在与发光元件10a、10b、10c对应的各个区域可以布置有多个窗口123f。窗口123f可以是四边形形状，然而并不局限于此，可以具有圆形、三角形、四边形或其组合的多种形状。
窗口123f可以用于调节发光元件10a、10b、10c的光量。并且，在发光元件10a、10b、10c分别具有多个发光单元的情况下，窗口123f可以与多个发光单元对应而布置。
参照图11G，窗口123g可以具有圆形形状，并且可以排列成三角形形状。窗口123g并不局限于圆形，例如，也可以是三角形形状。这些可以通过以三角形排列来改善取向角特性。
(实验例)
图12是用于说明根据透明基板121的凹凸图案的有无的光的指向角特性的曲线图。模拟中所使用的比较例和实施例中，差异仅在于透明基板121是否具有凹凸图案。
具体地，为了进行模拟，透明基板121是折射率为1.77的蓝宝石基板，并且发光元件被设定为具有467nm的峰值波长的发光元件。发光元件被设定为在光发出面上形成具有4.0μm的节距、4.0μm的底部直径、2.2μm的上部直径和2.4μm的高度的截头形粗糙度，并且ITO和分布式布拉格反射器设置在发光元件的光发出面的相对侧上。
发光元件被设定为借由具有1.5的折射率的环氧树脂而附着于蓝宝石基板，并且蓝宝石基板的凹凸图案被设定为3μm的节距、2.8μm的直径、1.8μm的高度。外延层的折射率被设定为2.5。
参照图12，比较例在垂直于光发出面的方向上呈现出较高的输出，并且呈现出随着角度曾加，输出降低的倾向。与此相反，实施例在垂直于光发出面的方向上也呈现出相对较高的光输出，可以确认到在约10度至20度范围也呈现出相对较高的光输出。
因此，可以得知，使透明基板121的面向发光元件的表面上具有凹凸图案，从而可以增加显示器的指向角。
另外，表1示出了当在透明基板121没有凹凸图案时的从红色、绿色、蓝色发光元件发出的光的指向角与当在透明基板121形成有凹凸图案121p时的从红色、绿色、蓝色发光元件发出的光的指向角。
表1
Figure BDA0003793035410000251
参照表1，可以得知，在透明基板121上没有凹凸图案的比较例的情况下，从红色发光元件发出的光的指向角相比于从绿色发光元件及蓝色发光元件发出的光的指向角大大约20度。这似乎是由于在红色、绿色和蓝色发光元件形成的粗糙面彼此不同而发生的情形。在使用利用上述透明基板和发光元件的单元像素的情况下，根据观察的角度将会发生较大的色差。
另外，在透明基板121具有凹凸图案的实施例的情况下，从绿色发光元件及蓝色发光元件发出的光的指向角比从红色发光元件发出的光的指向角相对大幅增加。因此，在透明基板121追加凹凸图案，从而可以利用具有彼此不同的指向角的红色、绿色和蓝色发光元件，也可以使从单元像素发出的光的指向角大致上均匀。
以上，针对本公开的多种实施例进行了说明，然而本公开并不局限于这些实施例。并且针对一个实施例说明的事项或构成要素在不超出本公开的技术精神的情况下，也可以适用于其他实施例。

Claims (22)

1.一种单元像素，其特征在于，包括：
透明基板；
多个发光元件，整齐排列于所述透明基板上；及
光学层，布置于所述发光元件与所述透明基板之间，使从所述发光元件生成的光透射，
其中，所述透明基板在面向所述发光元件的表面具有凹凸图案。
2.如权利要求1所述的单元像素，其特征在于，
所述多个发光元件中的每一个在面向所述透明基板的表面具有粗糙面。
3.如权利要求1所述的单元像素，其特征在于，
所述多个发光元件包括发出彼此不同的颜色的光的至少三个发光元件。
4.如权利要求1所述的单元像素，其特征在于，
所述光学层是粘结层。
5.如权利要求4所述的单元像素，其特征在于，还包括：
台阶调节层，覆盖所述发光元件并粘结于所述粘结层；及
连接层，布置于所述台阶调节层上，并电连接于所述发光元件。
6.如权利要求5所述的单元像素，其特征在于，
所述多个发光元件包括发出红色、绿色及蓝色的光的发光元件。
7.如权利要求6所述的单元像素，其特征在于，
所述多个发光元件中的每一个包括：
发光结构体，包括第一导电型半导体层、第二导电型半导体层及夹设于所述第一导电型半导体层与所述第二导电型半导体层之间的活性层；及
第一电极垫及第二电极垫，布置于所述发光结构体上，
所述台阶调节层具有暴露所述第一电极垫及所述第二电极垫的开口部，
所述连接层通过所述台阶调节层的开口部而与所述第一电极垫及所述第二电极垫电连接。
8.如权利要求7所述的单元像素，其特征在于，还包括：
保护层，覆盖所述台阶调节层及所述接触层，
其中，所述保护层具有位于所述接触层上的开口部。
9.如权利要求8所述的单元像素，其特征在于，还包括：
凸块，布置于所述保护层的开口部内，
其中，所述凸块分别电连接于所述接触层。
10.如权利要求1所述的单元像素，其特征在于，还包括：
光阻挡层，布置于所述光学层与所述透明基板之间，
其中，所述光阻挡层具有构成为使从所述发光元件生成的光透射的窗口。
11.如权利要求10所述的单元像素，其特征在于，
所述窗口中的至少一个具有沿与所述发光元件排列的方向垂直的方向延伸的延伸部。
12.如权利要求10所述的单元像素，其特征在于，
所述窗口具有沿对角线方向延伸的延伸部。
13.如权利要求10所述的单元像素，其特征在于，
各发光元件对应多个窗口而布置。
14.如权利要求10所述的单元像素，其特征在于，
所述透明基板的凹凸图案对应于所述窗口而布置。
15.一种像素模块，其特征在于，包括：
电路基板；及
多个单元像素，布置于所述电路基板上，
其中，所述多个单元像素中的每一个包括：
透明基板；
多个发光元件，整齐排列于所述透明基板上；及
光学层，布置于所述发光元件与所述透明基板之间，使从所述发光元件发出的光透射，
其中，所述透明基板在面向所述发光元件的表面具有凹凸图案。
16.如权利要求15所述的像素模块，其特征在于，
所述多个发光元件中的每一个在面向所述透明基板的表面具有粗糙面。
17.如权利要求15所述的像素模块，其特征在于，
所述单元像素还包括：
光阻挡层，布置于所述光学层与所述透明基板之间，
其中，所述光阻挡层具有构成为使从所述发光元件生成的光透射的窗口。
18.如权利要求17所述的像素模块，其特征在于，
所述透明基板的凹凸图案对应于所述窗口而布置。
19.如权利要求15所述的像素模块，其特征在于，
所述光学层为粘结层。
20.如权利要求19所述的像素模块，其特征在于，
所述单元像素还包括：
台阶调节层，覆盖所述发光元件并粘结于所述粘结层；
连接层，布置于所述台阶调节层上，并电连接于所述发光元件：及
保护层，覆盖所述台阶调节层及所述粘结层，
其中，所述保护层具有位于所述粘结层上的开口部。
21.如权利要求15所述的像素模块，其特征在于，
所述多个发光元件包括发出彼此不同的颜色的光的至少三个发光元件，所述至少三个发光元件排列成一列。
22.一种显示装置，其特征在于，包括：
面板基板；及
多个像素模块，排列于所述面板基板上，
其中，所述多个像素模块中的每一个包括电路基板及布置于所述电路基板上的多个单元像素，
其中，所述多个单元像素中的每一个包括：
透明基板；
多个发光元件，整齐排列于所述透明基板上；及
光学层，布置于所述发光元件与所述透明基板之间，使从所述发光元件生成的光透射，
其中，所述透明基板在面向所述发光元件的表面具有凹凸图案。
CN202180014127.7A 2020-02-11 2021-02-09 具有发光元件的单元像素、像素模块及显示装置 Pending CN115088070A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202062972981P 2020-02-11 2020-02-11
US62/972,981 2020-02-11
US202063015191P 2020-04-24 2020-04-24
US63/015,191 2020-04-24
US17/168,958 2021-02-05
US17/168,958 US11843077B2 (en) 2020-02-11 2021-02-05 Unit pixel having light emitting device and displaying apparatus
PCT/KR2021/001715 WO2021162414A1 (ko) 2020-02-11 2021-02-09 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN115088070A true CN115088070A (zh) 2022-09-20

Family

ID=77177851

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202120366538.XU Active CN214203723U (zh) 2020-02-11 2021-02-09 具有发光元件的单元像素、像素模块及显示装置
CN202180014127.7A Pending CN115088070A (zh) 2020-02-11 2021-02-09 具有发光元件的单元像素、像素模块及显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202120366538.XU Active CN214203723U (zh) 2020-02-11 2021-02-09 具有发光元件的单元像素、像素模块及显示装置

Country Status (7)

Country Link
US (2) US11843077B2 (zh)
EP (1) EP4102560A4 (zh)
JP (1) JP2023512830A (zh)
KR (1) KR20220137887A (zh)
CN (2) CN214203723U (zh)
CA (1) CA3169833A1 (zh)
WO (1) WO2021162414A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113346002B (zh) * 2020-06-05 2023-06-27 友达光电股份有限公司 显示面板
CN115172425A (zh) * 2022-07-12 2022-10-11 上海天马微电子有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136799B2 (ja) * 2002-07-24 2008-08-20 富士フイルム株式会社 Ｅｌ表示素子の形成方法
TWI369009B (en) 2007-09-21 2012-07-21 Nat Univ Chung Hsing Light-emitting chip device with high thermal conductivity
US8552440B2 (en) * 2010-12-24 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Lighting device
KR102140279B1 (ko) 2014-05-15 2020-07-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102343872B1 (ko) 2015-04-07 2021-12-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
TWI588984B (zh) * 2016-03-14 2017-06-21 群創光電股份有限公司 顯示裝置
KR20190010988A (ko) 2017-07-24 2019-02-01 서울바이오시스 주식회사 자동차 헤드램프용 발광 다이오드
US10797027B2 (en) * 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device
KR102509639B1 (ko) 2017-12-12 2023-03-15 삼성전자주식회사 발광소자 패키지 제조방법
JP2019135512A (ja) * 2018-02-05 2019-08-15 シャープ株式会社 立体表示装置、及び空中立体表示装置
WO2020025054A1 (zh) * 2018-08-03 2020-02-06 海迪科（南通）光电科技有限公司 一种发光装置及其制备方法
CN110265521B (zh) * 2019-04-29 2020-10-27 华灿光电(苏州）有限公司 倒装发光二极管芯片及其制作方法

Also Published As

Publication number Publication date
WO2021162414A1 (ko) 2021-08-19
KR20220137887A (ko) 2022-10-12
US20240154067A1 (en) 2024-05-09
CA3169833A1 (en) 2021-08-19
US20210249564A1 (en) 2021-08-12
JP2023512830A (ja) 2023-03-29
CN214203723U (zh) 2021-09-14
EP4102560A4 (en) 2024-03-13
US11843077B2 (en) 2023-12-12
EP4102560A1 (en) 2022-12-14

Similar Documents

Publication Publication Date Title
CN212136471U (zh) 单元像素、像素模组及显示装置
CN214848634U (zh) 发光模块及显示装置
US20240154067A1 (en) Unit pixel having light emitting device and displaying apparatus
CN214848667U (zh) 单元像素及显示装置
CN214956881U (zh) 单元像素及显示装置
US20210384388A1 (en) Unit pixel having light emitting device and displaying apparatus
CN215869440U (zh) 发光元件、单元像素及显示装置
CN215896385U (zh) 单元像素制造用晶圆
CN215896431U (zh) 单元像素及显示器装置
US12009468B2 (en) Unit pixel having light emitting device, pixel module and displaying apparatus
CN215933632U (zh) 单元像素及显示装置
CN217336009U (zh) 电路板、显示装置及像素模块
EP4266368A1 (en) Unit pixel and display apparatus including same
US20240113150A1 (en) Light emitting device and light emitting module having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination