CN110265521B - 倒装发光二极管芯片及其制作方法 - Google Patents

倒装发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN110265521B
CN110265521B CN201910357270.0A CN201910357270A CN110265521B CN 110265521 B CN110265521 B CN 110265521B CN 201910357270 A CN201910357270 A CN 201910357270A CN 110265521 B CN110265521 B CN 110265521B
Authority
CN
China
Prior art keywords
layer
bonding layer
bonding
content
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910357270.0A
Other languages
English (en)
Other versions
CN110265521A (zh
Inventor
兰叶
陶羽宇
常远
吴志浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boe Huacan Optoelectronics Suzhou Co ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201910357270.0A priority Critical patent/CN110265521B/zh
Publication of CN110265521A publication Critical patent/CN110265521A/zh
Application granted granted Critical
Publication of CN110265521B publication Critical patent/CN110265521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种倒装发光二极管芯片及其制作方法,属于半导体技术领域。所述倒装发光二极管芯片包括透明基板、透明粘结层、窗口层、P型限制层、有源层、N型限制层、N型电极和P型电极,所述透明基板;所述透明粘结层包括自所述透明基板向所述窗口层依次层叠的第一缓冲层、键合层和第二缓冲层;所述第一缓冲层的材料的热膨胀系数在所述透明基板的材料的热膨胀系数和所述键合层的材料的热膨胀系数之间,所述第二缓冲层的材料的热膨胀系数在所述键合层的材料的热膨胀系数和所述窗口层的材料的热膨胀系数之间。本发明有利于LED芯片的稳定使用,提高LED芯片的使用寿命。

Description

倒装发光二极管芯片及其制作方法
技术领域
本发明涉及半导体技术领域,特别涉及一种倒装发光二极管芯片及其制作方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种可以把电能转化成光能的半导体二极管,已经被广泛应用在显示、装饰、通讯等领域。通过采用不同的半导体材料,LED的发光波长能够覆盖从紫外到红外的全色范围,并使得LED的发光效率和发光亮度不断提高。
芯片是LED的核心组件,包括外延片和分别设置在外延片上的N型电极和P型电极。对于红黄光LED芯片来说,外延片包括GaAs衬底以及依次生长在GaAs衬底上的N型限制层、有源层、P型限制层和窗口层。GaAs衬底吸光,为了避免有源层发出的光线被GaAs衬底吸收,可以先利用透明的二氧化硅将透明基板键合到窗口层上作为芯片的出光面,再去除GaAs衬底,分别设置N型电极和P型电极,形成倒装LED芯片。由于N型电极和P型电极均设置在芯片的出光面的相反表面上,因此还可以避免电极吸收芯片射向出光面的光线,特别适用于目前正在发展的小尺寸芯片。
键合透明基板和窗口层时,透明基板和窗口层上均铺设有二氧化硅层,在透明基板上的二氧化硅层和窗口层上的二氧化硅层放在一起之后,会向芯片施加15吨左右的压力,以将透明基板上的二氧化硅层和窗口层上的二氧化硅层之间的距离减小到二氧化硅分子距离内,从而利用分子力将透明基板上的二氧化硅层和窗口层上的二氧化硅层结合在一起,实现透明基板和窗口层的键合。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
二氧化硅层和窗口层采用的材料均为脆性材料,键合透明基板和窗口层时施加在芯片上的压力高达15吨左右,容易导致二氧化硅层和窗口层形成暗伤。由于LED芯片工作时会产生热量,导致二氧化硅层、透明基板和窗口层等受热膨胀,而二氧化硅层与两侧的透明基板和窗口层之间都存在着热膨胀系数的巨大差异(透明基板和窗口层的热膨胀系数均在5e-6以上,二氧化硅层的热膨胀系数为0.5e-6),因此二氧化硅层与透明基板和窗口层的交界面在LED芯片工作时会产生较大的应力。这个应力作用在形成的暗伤上,会导致暗伤加剧,形成延伸至有源层的裂纹,最终造成LED芯片损坏,不利于LED芯片的稳定使用,影响LED芯片的使用寿命。
发明内容
本发明实施例提供了一种倒装发光二极管芯片及其制作方法,能够解决现有技术二氧化硅层和窗口层采用脆性材料,在键合时容易形成暗伤,最终造成LED芯片失效的问题。所述技术方案如下:
一方面,本发明实施例提供了一种倒装发光二极管芯片,所述倒装发光二极管芯片包括透明基板、透明粘结层、窗口层、P型限制层、有源层、N型限制层、N型电极和P型电极;所述透明基板、所述透明粘结层、所述窗口层、所述P型限制层、所述有源层、所述N型限制层依次层叠设置,所述N型限制层上设有延伸至所述P型限制层的第一凹槽,所述N型电极设置在所述N型限制层上,所述P型电极设置在所述第一凹槽内的P型限制层上;所述透明粘结层包括自所述透明基板向所述窗口层依次层叠的第一缓冲层、键合层和第二缓冲层;所述第一缓冲层的材料的热膨胀系数在所述透明基板的材料的热膨胀系数和所述键合层的材料的热膨胀系数之间,所述第二缓冲层的材料的热膨胀系数在所述键合层的材料的热膨胀系数和所述窗口层的材料的热膨胀系数之间。
可选地,所述键合层的材料包括磷硅玻璃、硼硅玻璃和硼磷硅玻璃中的一种;当所述键合层的材料包括磷硅玻璃时,所述键合层中磷组分的含量自所述第一缓冲层向所述第二缓冲层先逐渐增大再逐渐减小;或者,当所述键合层的材料包括硼硅玻璃时,所述键合层中硼组分的含量自所述第一缓冲层向所述第二缓冲层先逐渐增大再逐渐减小;或者,当所述键合层的材料包括硼磷硅玻璃时,所述键合层中磷组分的含量和硼组分的含量均自所述第一缓冲层向所述第二缓冲层先逐渐增大再逐渐减小。
进一步地,当所述键合层中磷组分的含量自所述第一缓冲层向所述第二缓冲层先逐渐增大再逐渐减小时,所述键合层中磷组分的含量的变化速率为0.4/μm~0.6/μm;或者,当所述键合层中硼组分的含量自所述第一缓冲层向所述第二缓冲层先逐渐增大再逐渐减小时,所述键合层中硼组分的含量的变化速率为0.4/μm~0.6/μm。
可选地,当所述键合层的材料包括磷硅玻璃时,所述键合层中磷组分的含量为0.1~0.3;或者,当所述键合层的材料包括硼硅玻璃时,所述键合层中硼组分的含量为0.1~0.3;或者,当所述键合层的材料包括硼磷硅玻璃时,所述键合层中磷组分的含量和硼组分的含量之和为0.1~0.3。
可选地,所述第一缓冲层的材料和所述第二缓冲层的材料均为混有杂质颗粒的旋转涂布玻璃SOG,所述第一缓冲层中杂质颗粒的热膨胀系数在所述透明基板的材料的热膨胀系数和所述键合层的材料的热膨胀系数之间,所述第二缓冲层中杂质颗粒的材料的热膨胀系数在所述键合层的材料的热膨胀系数和所述窗口层的材料的热膨胀系数之间。
进一步地,所述第一缓冲层中杂质颗粒的材料为金刚石或者蓝宝石,所述第二缓冲层中杂质颗粒的材料为金刚石或者蓝宝石。
更进一步地,所述第一缓冲层中杂质颗粒的配比自所述透明基板向所述键合层逐渐减小,所述第二缓冲层中杂质颗粒的配比自所述键合层向所述窗口层逐渐增大。
另一方面,本发明实施例提供了一种倒装发光二极管芯片的制作方法,所述制作方法包括:
在外延片上依次形成第二缓冲层和第一键合层,所述外延片包括衬底、依次形成在所述衬底上的N型限制层、有源层、P型限制层和窗口层,所述第二缓冲层位于所述窗口层上,所述第二缓冲层的材料的热膨胀系数在所述窗口层的材料的热膨胀系数和所述第一键合层的材料的热膨胀系数之间;
在透明基板上依次形成第一缓冲层和第二键合层,所述第二键合层的材料与所述第一键合层的材料相同,所述第一缓冲层的材料的热膨胀系数在所述透明基板的材料的热膨胀系数和所述第二键合层的材料的热膨胀系数之间;
利用压力将所述第二键合层与所述第一键合层键合在一起;
去除所述衬底;
设置N型电极和P型电极,形成倒装发光二极管芯片。
可选地,所述第一键合层的材料包括磷硅玻璃、硼硅玻璃和硼磷硅玻璃中的一种;当所述第一键合层的材料包括磷硅玻璃时,所述第一键合层中磷组分的含量沿所述第一键合层的形成方向逐渐增大,所述第二键合层中磷组分的含量沿所述第二键合层的形成方向逐渐增大;或者,当所述第一键合层的材料包括硼硅玻璃时,所述第一键合层中硼组分的含量沿所述第一键合层的形成方向逐渐增大,所述第二键合层中硼组分的含量沿所述第二键合层的形成方向逐渐增大;或者,当所述第一键合层的材料包括硼磷硅玻璃时,所述第一键合层中磷组分的含量和硼组分的含量均沿所述第一键合层的形成方向逐渐增大,所述第二键合层中磷组分的含量和硼组分的含量均沿所述第二键合层的形成方向逐渐增大。
可选地,所述制作方法还包括:
在利用压力将所述第二键合层与所述第一键合层键合在一起之前,利用氨水对所述第一键合层的表面和所述第二键合层的表面进行处理;
将所述第一键合层和所述第二键合层置于电场环境中,并利用氧气对所述第一键合层的表面和所述第二键合层的表面进行处理。
本发明实施例提供的技术方案带来的有益效果是:
通过在键合层的两侧分别增设第一缓冲层和第二缓冲层,设置在键合层和透明基板之间的第一缓冲层的材料的热膨胀系数在键合层的材料的热膨胀系数和透明基板的材料的热膨胀系数之间,设置在键合层和窗口层之间的第二缓冲层的材料的热膨胀系数在键合层的热膨胀系数和窗口层的材料的热膨胀系数之间,可以有效缓解键合层与两侧透明基板和窗口层之间热膨胀系数的巨大差异,避免键合层与透明基板和窗口层的交界面在LED芯片工作时产生较大的应力进一步加大暗伤而导致形成延伸至有源层的裂纹,有利于LED芯片的稳定使用,提高LED芯片的使用寿命。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种倒装发光二极管芯片的结构示意图;
图2是本发明实施例提供的键合层中磷组分含量的示意图;
图3是本发明实施例提供的第一缓冲层和第二缓冲层的结构示意图;
图4是本发明实施例提供的一种倒装发光二极管芯片的制作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种倒装发光二极管芯片。图1为本发明实施例提供的一种倒装发光二极管芯片的结构示意图。参见图1,该倒装发光二极管芯片包括透明基板10、透明粘结层20、窗口层31、P型限制层32、有源层33、N型限制层34、N型电极41和P型电极42。透明基板10、透明粘结层20、窗口层31、P型限制层32、有源层33、N型限制层34依次层叠设置,N型限制层34上设有延伸至P型限制层32的第一凹槽100,N型电极41设置在N型限制层34上,P型电极42设置在第一凹槽100内的P型限制层32上。
在本实施例中,如图1所示,透明粘结层20包括自透明基板10向窗口层31依次层叠的第一缓冲层21、键合层22和第二缓冲层23。第一缓冲层21的材料的热膨胀系数在透明基板10的材料的热膨胀系数和键合层22的材料的热膨胀系数之间,第二缓冲层23的材料的热膨胀系数在键合层22的材料的热膨胀系数和窗口层31的材料的热膨胀系数之间。
本发明实施例通过在键合层的两侧分别增设第一缓冲层和第二缓冲层,设置在键合层和透明基板之间的第一缓冲层的材料的热膨胀系数在键合层的材料的热膨胀系数和透明基板的材料的热膨胀系数之间,设置在键合层和窗口层之间的第二缓冲层的材料的热膨胀系数在键合层的热膨胀系数和窗口层的材料的热膨胀系数之间,可以有效缓解键合层与两侧透明基板和窗口层之间热膨胀系数的巨大差异,避免键合层与透明基板和窗口层的交界面在LED芯片工作时产生较大的应力进一步加大暗伤而导致形成延伸至有源层的裂纹,有利于LED芯片的稳定使用,提高LED芯片的使用寿命。
可选地,键合层22的材料可以包括磷硅玻璃、硼硅玻璃和硼磷硅玻璃中的一种。
本发明实施例通过采用磷硅玻璃、硼硅玻璃和硼磷硅玻璃中的一种替换二氧化硅作为键合层的材料,由于磷硅玻璃、硼硅玻璃和硼磷硅玻璃的韧性较好,因此可以有效避免键合层在键合时施加的压力作用下形成暗伤。同时磷硅玻璃、硼硅玻璃和硼磷硅玻璃与二氧化硅一样为透明材料,不会吸收LED芯片射向透明基板的光线。
图2为本发明实施例提供的键合层中磷组分含量的示意图。参见图2,在本实施例的一种实现方式中,当键合层22的材料包括磷硅玻璃时,键合层22中磷组分的含量可以自第一缓冲层21向第二缓冲层23先逐渐增大再逐渐减小。
在本实施例的另一种实现方式中,当键合层22的材料包括硼硅玻璃时,键合层22中硼组分的含量可以自第一缓冲层21向第二缓冲层23先逐渐增大再逐渐减小,与图2所示的磷组分含量的变化方式类似。
在本实施例的又一种实现方式中,当键合层22的材料包括硼磷硅玻璃时,键合层22中磷组分的含量和硼组分的含量可以均自第一缓冲层21向第二缓冲层23先逐渐增大再逐渐减小,与图2所示的磷组分含量的变化方式类似。
在上述三种实现方式中,键合层中间的磷组分含量和/或硼组分含量达到最高,可以最大程度避免键合层在键合时施加的压力作用下形成暗伤;同时键合层两侧的磷组分含量和/或硼组分含量较低,可以保证键合层在键合过程中维持固体状态。
在本实施例中,X中Y组分的含量为Y与X的摩尔比,即Y原子的数量与X分子的数量之比。
进一步地,在本实施例的一种实现方式中,当键合层22中磷组分的含量自第一缓冲层21向第二缓冲层23先逐渐增大再逐渐减小时,键合层22中磷组分的含量的变化速率可以为0.4/μm~0.6/μm。
在本实施例的另一种实现方式中,当键合层22中硼组分的含量自第一缓冲层21向第二缓冲层23先逐渐增大再逐渐减小时,键合层22中硼组分的含量的变化速率可以为0.4/μm~0.6/μm。
上述两种实现方式通过控制键合层中磷组分含量和/或硼组分含量的变化速率,利用磷组分含量和/或硼组分含量的渐变尽可能避免键合层在键合压力的作用下形成暗伤,同时避免键合层中磷组分含量和/或硼组分含量变化太快而造成不良影响。
在本实施例中,X中Y组分的含量的变化速率为单位厚度的X中Y组分的含量的变化量绝对值的累加。例如,0.5μm的键合层中磷组分的含量从0.1逐渐增大到0.3,则键合层中磷组分的含量的变化速率为|0.3-0.1|/0.5=0.4/μm。又如,1μm的键合层中磷组分的含量先从0.1逐渐增大到0.3再从0.3逐渐减小到0.1,则键合层中磷组分的含量的变化速率为(|0.3-0.1|+|0.1-0.3|)/1=0.4/μm。再如,0.5μm的键合层中磷组分的含量从0.3逐渐减小到0.1,则键合层中磷组分的含量的变化速率为|0.1-0.3|/0.5=0.4/μm。
在实际应用中,键合层中磷组分的含量的变化速率也可以小于0.4/μm,或者大于0.6/μm;或者,键合层中硼组分含量的变化速率也可以小于0.4/μm,或者大于0.6/μm。例如,键合层中磷组分的含量的变化速率为0,即键合层中磷组分的含量保持不变,此时也能利用键合层的韧性避免键合层在键合时施加的压力作用下形成暗伤。
在本实施例的一种实现方式中,当键合层22的材料包括磷硅玻璃时,键合层22中磷组分的含量可以为0.1~0.3。
在本实施例的另一种实现方式中,当键合层22的材料包括硼硅玻璃时,键合层22中硼组分的含量可以为0.1~0.3。
在本实施例的又一种实现方式中,当键合层22的材料包括硼磷硅玻璃时,键合层22中磷组分的含量和硼组分的含量之和可以为0.1~0.3。
上述三种实现方式通过控制键合层中磷组分的含量和硼组分的含量之和,使得键合层既具有一定的韧性,可以避免键合层在键合时施加的压力作用下形成暗伤,又能在键合过程中维持固体状态。
在实际应用中,键合层中磷组分的含量和硼组分的含量之和也可以小于0.1,或者大于0.3,此时也能缓解键合层在键合时施加的压力作用下形成的暗伤。
进一步地,键合层22的材料还可以包括ZnO、SiN、In2O3、SnO2、TiO2、ZrO2中的一种或多种,具体可以根据实际需要进行添加。
在实际应用中,键合层22的材料也可以采用SiO2,此时键合层的两侧分别设有第一缓冲层和第二缓冲层,可以有效缓解键合层与两侧透明基板和窗口层之间热膨胀系数的巨大差异,最终提高LED芯片的使用寿命。
图3为本发明实施例提供的第一缓冲层和第二缓冲层的结构示意图。参见图3,可选地,第一缓冲层21的材料和第二缓冲层23的材料可以均为混有杂质颗粒A的旋转涂布玻璃(英文:spin on glass coating,简称:SOG)B,第一缓冲层21中杂质颗粒的热膨胀系数在透明基板10的材料的热膨胀系数和键合层22的材料的热膨胀系数之间,第二缓冲层23中杂质颗粒的材料的热膨胀系数在键合层22的材料的热膨胀系数和窗口层31的材料的热膨胀系数之间。
在本实施例中,旋转涂布玻璃是指将含有二氧化硅的液态溶剂以旋转涂布方式均匀地涂布在芯片表面,再经过热处理去除溶剂进行固化,在芯片表面上留下的二氧化硅。
旋转涂布玻璃与磷硅玻璃、硼硅玻璃和硼磷硅玻璃的主要成分都是二氧化硅,可以有效避免材料差异较大而造成的不良影响,同时通过混入热膨胀系数不同杂质颗粒,可以有效缓解键合层与两侧透明基板和窗口层之间热膨胀系数的巨大差异。
进一步地,第一缓冲层21中杂质颗粒的材料可以为金刚石或者蓝宝石,第二缓冲层23中杂质颗粒的材料可以为金刚石或者蓝宝石。金刚石和蓝宝石的热膨胀系数均大于旋转涂布玻璃,与旋转涂布玻璃配合可以缓解键合层与两侧的透明基板和窗口层之间热膨胀系数的巨大差异;同时金刚石和蓝宝石均为透明材料,不会吸收LED芯片射向透明基板的光线。
更进一步地,第一缓冲层21中杂质颗粒的配比可以自透明基板10向键合层22逐渐减小,第二缓冲层23中杂质颗粒的配比可以自键合层22向窗口层31逐渐增大。利用金刚石和蓝宝石的热膨胀系数更接近透明基板和窗口层,第一键合层中靠近透明基板侧杂质颗粒的配比较高,第二键合层中靠近窗口层侧杂质颗粒的配比较高,同时旋转涂布玻璃的热膨胀系数更接近键合层,第一键合层和第二键合层靠近键合层侧杂质颗粒的配比较低,可以最大程度缓解键合层与两侧透明基板和窗口层之间热膨胀系数的巨大差异。
在本实施例中,Z中杂质颗粒的配比主要是指杂质颗粒的体积与Z的体积之比。在实际应用中,可以通过改变杂质颗粒的体积大小,或者改变杂质颗粒的数量,或者同时改变杂质颗粒的体积大小和数量,实现杂质颗粒配比的变化。
示例性地,杂质颗粒的粒径可以为0.5μm~0.8μm,既能起到缓解热膨胀系数差异的效果,又能避免由于杂质颗粒太大而增大键合层的粗糙度,影响透明基板与窗口层的键合。
在实际应用中,可以通过过滤选出合适粒径的杂质颗粒混合在旋转涂布玻璃中,并通过搅拌等方式使杂质颗粒均匀分布在旋转涂布玻璃中。另外,杂质颗粒的粒径也可以小于0.5μm,或者在0.8μm~1μm之间,此时也能起到键合层与两侧透明基板和窗口层之间热膨胀系数的巨大差异的作用。
可选地,透明基板10的材料可以为蓝宝石、磷化镓、碳化硅、氧化铝、氧化锌、氮化硅和玻璃中的一种。其中,透明基板的材料可以优选蓝宝石,光透过率高,材料坚硬,化学性质稳定。
示例性地,窗口层31的材料可以为P型掺杂的GaP层,一方面与电极之间形成良好的欧姆接触,另一方面对电极注入的电流进行扩展。P型限制层32的材料可以为P型掺杂的AlInP,可以提供复合发光的空穴。有源层33的材料可以为未掺杂的AlInGaP,可以进行电子和空穴的复合发光。N型限制层34的材料可以为N型掺杂的AlInP,可以提供复合发光的电子。N型电极41的材料可以为金铍合金,P型电极42的材料可以为金锗合金,分别与电源的正负极连通,将电流注入芯片中。
可选地,如图1所示,P型限制层32的全部边缘区域可以设有延伸至透明粘结层20的第二凹槽200,该倒装发光二极管芯片还可以包括钝化保护层50,钝化保护层50铺设在N型限制层34上除N型电极41的设置区域之外的所有区域、第一凹槽100内除P型电极42的设置区域之外的所有区域、以及第二凹槽200内的所有区域上,以避免外延片被空气中的氧气和水蒸气腐蚀。
在实际应用中,P型限制层32的部分边缘区域上对应存在有源层33和N型限制层34,这些区域上的有源层33和N型限制层34,会与P型限制层32的全部边缘区域对应存在的窗口层31一样被去除,形成底面为透明粘结层20的第二凹槽200。
可选地,钝化保护层可以包括依次层叠的氧化硅层和氮化硅层,氧化硅层的粘附性较好,有利于钝化保护层铺设的牢固性;氮化硅层的致密性较高,可以有效阻挡空气中的氧气和水蒸气腐蚀LED。
进一步地,该倒装发光二极管芯片还可以包括N型焊盘61和P型焊盘62,N型焊盘61和P型焊盘62之间设有隔离槽63,隔离槽63、N型焊盘61和P型焊盘62铺满钝化保护层50的表面。
进一步地,该发光二极管芯片还可以包括分布式布拉格反射镜(英文:Distributed Bragg Reflection,简称:DBR)70,DBR 70设置在钝化保护层50上除N型焊盘61和P型焊盘62的设置区域之外的所有区域。
随着LED芯片的尺寸越来越小,LED芯片侧面射出光线的比例越来越高,如果不进行有效利用,则对芯片光效造成的损失也越来越大。通过在N型焊盘和P型焊盘的设置区域之外的所有区域(主要是LED芯片的侧面),可以对射向LED芯片非出光面的光线进行反射,使光线最终从LED芯片的出光面射出,有效提高LED芯片的光效,特别适用于目前小型化的LED芯片。
在本实施例中,DBR 70可以包括多个周期的金属氧化物薄膜,多个周期的金属氧化物薄膜依次层叠,每个周期的金属氧化物薄膜包括至少两种材料的金属氧化物薄膜,不同材料的金属氧化物薄膜的折射率不同,至少两种材料的金属氧化物薄膜依次层叠设置,不同周期的金属氧化物薄膜中至少两种材料的金属氧化物薄膜的层叠顺序相同。
进一步地,DBR 70中N1个周期的金属氧化物薄膜的厚度D1=λ*(2*k1-1)/4,DBR70中N2个周期的金属氧化物薄膜的厚度D2=λ*(1+a)*(2*k2-1)/4,DBR 70中N3个周期的金属氧化物薄膜的厚度D3=λ*(1-a)*(2*k3-1)/4,λ为设定波长,0<a<1,k1、k2、k3、N1、N2、N3均为正整数,N1+N2+N3=N,N为DBR中金属氧化物薄膜的周期数。
考虑到材料掺杂浓度的影响,LED芯片发出的光线波长通常在一定范围内波动,针对这个波长范围设定DBR中各个周期的金属氧化物薄膜的厚度,可以有效反射LED芯片发出的光线,最大程度提高LED芯片的光效。例如,大部分周期的金属氧化物薄膜的厚度为设定波长,一小部分周期的金属氧化物薄膜的厚度为设定波长*(1+8%),一小部分周期的金属氧化物薄膜的厚度为设定波长*(1-8%),波长范围可以根据各种颜色光线的波长分布进行选择。另外,k1、k2、k3通常为3,以免薄膜太厚而造成吸光。
示例性地,N1=(2/3)*N,N2=N3=(1/6)*N。例如,N=36,N1=24,N2=N3=6。
示例性地,一个周期的金属氧化物薄膜可以包括两种材料的金属氧化物薄膜,一种材料的金属氧化物薄膜的材料采用氧化钛,另一种材料的金属氧化物薄膜的材料采用氧化硅。氧化钛和氧化硅的折射率相差较大,反射效果好。
更进一步地,该发光二极管芯片还可以包括金属反射层80,金属反射层80铺设在DBR 70上。金属反射层与DBR构成全方向反射镜(英文:Omni Directional Reflector,简称:ODR),可以有效反射射向LED芯片侧面的光线,同时DBR和钝化保护层构成绝缘层,可以有效避免金属反射层铺设在LED芯片侧面造成漏电。
示例性地,金属反射层80可以包括依次层叠的Ti层和Au层。Ti层的延展性和粘附性较好,有利于焊盘和电极之间的牢固连接;Au层的柔性较好,有利于与电路板之间的固定连接,而且性能稳定,连接的稳定性较好。另外,Au在红光段的反射率较高,特别适用于红黄光LED。
示例性地,Ti层的厚度可以为5埃~10埃,如7埃;Au层的厚度可以为1.8μm~2.2μm,如2μm。
在实际应用中,该发光二极管芯片还可以包括反射保护层,反射保护层铺设在金属反射层80上,以避免金属反射层被空气腐蚀。示例性地,反射保护层可以与钝化保护层类似,在此不再详述。
可选地,窗口层31设置透明粘结层20的表面可以为粗化表面,可以形成漫反射,使光线的出射方向多样化,有利于减小全反射的发生概率,增加LED芯片的出光效率。
在实际应用中,可以通过降低生长温度,或者结合光刻技术和干法刻蚀技术的方式,对窗口层的表面进行粗化。
可选地,如图1所示,透明基板10可以具有粗化表面,粗化表面与设置透明粘结层20的表面相反。
在实际应用中,可以采用喷砂的方式或者刻蚀的方式粗化透明基板的表面。
进一步地,如图1所示,该倒装发光二极管芯片还可以包括增透膜90,增透膜90设置在粗化表面上。
在实际应用中,光线从透明基板射出时,容易发生全反射。本发明实施例对透明基板的表面进行粗化并形成增透膜,可以有效避免全反射的发生,提高LED芯片的出光效率。
可选地,增透膜90的材料可以采用氮氧化硅,实现成本低,而且出光效率高。
本发明实施例提供了一种倒装发光二极管芯片的制作方法,适用于制作图1所示的倒装发光二极管芯片。图4为本发明实施例提供的一种倒装发光二极管芯片的制作方法的流程图。参见图4,该制作方法包括:
步骤201:在外延片上依次形成第二缓冲层和第一键合层。
在本实施例中,外延片包括衬底、依次形成在衬底上的N型限制层、有源层、P型限制层和窗口层,第二缓冲层位于窗口层上。第二缓冲层的材料的热膨胀系数在窗口层的材料的热膨胀系数和第一键合层的材料的热膨胀系数之间。
可选地,外延片可以采用金属有机化合物化学气相沉淀(英文:Metal-organicChemical Vapor Deposition,简称:MOCVD)技术在衬底上依次生长N型限制层、有源层、P型限制层和窗口层而成。
在实际应用中,通常先在衬底上生长腐蚀停止层,再在腐蚀停止层上依次生长N型限制层、有源层和P型限制层和窗口层,从而在后续湿法腐蚀去除衬底的过程中,利用腐蚀停止层对N型限制层、有源层和P型限制层和窗口层进行保护。
进一步地,在生长N型限制层之前,还可以先生长电流扩展层,以对N型电极注入的电流进行扩展。示例性地,电流扩展层的材料可以为N型掺杂的AlGaInP。
可选地,在外延片形成之后,该制作方法还可以包括:
对窗口层的表面进行粗化。
在实际应用中,可以通过降低生长温度,或者结合光刻技术和干法刻蚀技术的方式,对窗口层的表面进行粗化。
可选地,第二缓冲层可以采用如下方式形成:
在液态玻璃中掺入杂质颗粒;
对掺入杂质颗粒的液态玻璃进行脱泡;
将掺有杂质颗粒的液态玻璃涂布在外延片上;
加热固化液体玻璃。
示例性地,脱泡可以在真空脱泡机中实现。涂布液态玻璃可以利用旋转涂布设备实现。涂布在外延片上的液态玻璃的厚度可以为6μm,液态玻璃加热固化之后的厚度可以为2μm。液态玻璃加热固化的温度可以为400℃。
可选地,第一键合层的材料可以包括磷硅玻璃、硼硅玻璃和硼磷硅玻璃中的一种。当第一键合层的材料包括磷硅玻璃时,第一键合层中磷组分的含量可以沿第一键合层的形成方向逐渐增大;或者,当第一键合层的材料包括硼硅玻璃时,第一键合层中硼组分的含量可以沿第一键合层的形成方向逐渐增大;或者,当第一键合层的材料包括硼磷硅玻璃时,第一键合层中磷组分的含量和硼组分的含量均可以沿第一键合层的形成方向逐渐增大。
在实际应用中,第一键合层可以采用化学气相沉积(英文:Chemical VaporDeposition,简称:CVD)技术形成。沉积时,逐渐减小通入反应室内硅烷和磷烷的体积比,可以实现磷组分的含量的逐渐增大;逐渐减小通入反应室内硅烷和硼烷的体积比,可以实现硼组分的含量的逐渐增大。
例如,在初始阶段,反应室内通入的硅烷和磷烷的体积比可以为10:1,然后逐步减小反应室内通入的硅烷和磷烷的体积比,最后在结束阶段,反应室内通入的硅烷和磷烷的体积比变为5:1。
示例性地,沉积的温度可以为350℃。
可选地,在步骤201之后,该制作方法还可以包括:
对第一键合层的表面进行抛光处理。
在实际应用中,可以采用抛光垫进行研磨,实现第一键合层表面的抛光。
示例性地,抛光掉的第一键合层的厚度可以为1μm,使第一键合层的表面粗糙度达到Ra0.2的级别。
步骤202:在透明基板上依次形成第一缓冲层和第二键合层。
在本实施例中,第二键合层的材料与第一键合层的材料相同,第一缓冲层的材料的热膨胀系数在透明基板的材料的热膨胀系数和第二键合层的材料的热膨胀系数之间。
可选地,当第二键合层的材料包括磷硅玻璃时,第二键合层中磷组分的含量可以沿第二键合层的形成方向逐渐增大;或者,当第二键合层的材料包括硼硅玻璃时,第二键合层中硼组分的含量可以沿第二键合层的形成方向逐渐增大;或者,当第二键合层的材料包括硼磷硅玻璃时,第二键合层中磷组分的含量和硼组分的含量均可以沿第二键合层的形成方向逐渐增大。
可选地,该步骤202可以与步骤201类似,在此不再详述。
在实际应用中,由于透明基板的表面比外延片的表面平整,因此第二键合层的厚度可以为1μm,抛光掉的第二键合层的厚度可以为0.3μm,即可使第二键合层的表面粗糙度达到Ra0.2的级别。
步骤203:利用压力将第二键合层与第一键合层键合在一起。
在本实施例中,当第一键合层和第二键合层的材料包括磷硅玻璃时,第一键合层和第二键合层中磷组分的含量均沿第二键合层的形成方向逐渐增大,第二键合层与第一键合层键合在一起之后,第一键合层和第二键合层中磷组分的含量最大的部分键合在一起,使得形成的键合层整体中磷组分的含量先逐渐增大再逐渐减小。
或者,当第一键合层和第二键合层的材料包括硼硅玻璃时,第一键合层和第二键合层中硼组分的含量均沿第二键合层的形成方向逐渐增大,第二键合层与第一键合层键合在一起之后,第一键合层和第二键合层中硼组分的含量最大的部分键合在一起,使得形成的键合层整体中硼组分的含量先逐渐增大再逐渐减小。
或者,当第一键合层和第二键合层的材料包括硼磷硅玻璃时,第一键合层和第二键合层中磷组分的含量和硼组分的含量均沿第二键合层的形成方向逐渐增大,第二键合层与第一键合层键合在一起之后,第一键合层和第二键合层中磷组分和硼组分的含量最大的部分键合在一起,使得形成的键合层整体中磷组分和硼组分的含量先逐渐增大再逐渐减小。
可选地,在步骤203之前,该制作方法还可以包括:
利用氨水对第一键合层的表面和第二键合层的表面进行处理;
将第一键合层和第二键合层置于电场环境中,并利用氧气对第一键合层的表面和第二键合层的表面进行处理。
先利用氨水对第一键合层和第二键合层的表面进行处理,再在电场环境中利用氧气对第一键合层和第二键合层的表面进行处理,可以有效活化第一键合层和第二键合层的表面的-OH离子,从而得到良好的键合效果。
在实际应用中,在上述处理的30分钟内将第二透明粘结层与第一透明粘结层键合在一起,可以得到较好的键合效果。
进一步地,键合时的温度可以为280℃~320℃,如300℃,以保证键合表面的清洁。键合时的压力可以为10吨,即可绑定牢固。
步骤204:去除衬底。
可选地,该步骤204可以通过湿法腐蚀实现。
在实际应用中,在衬底去除之后,会将腐蚀停止层也去除。
步骤205:设置N型电极和P型电极。
可选地,该步骤205可以包括:
第一步,在N型限制层上开设延伸至P型限制层的凹槽;
第二步,在N型限制层上设置N型电极,在凹槽内的P型限制层上设置P型电极。
进一步地,第一步可以包括:
采用光刻技术在N型限制层上形成设定图形的光刻胶;
干法刻蚀没有光刻胶覆盖的N型限制层和有源层,形成凹槽;
去除光刻胶。
进一步地,第二步可以包括:
形成设定图形的光刻胶;
在整个表面铺设电极材料;
去除光刻胶和光刻胶上铺设的电极材料,留下的电极材料形成N型电极和/或P型电极。
示例性地,光刻胶可以采用光刻技术形成,电极材料可以采用PVD技术铺设。
更进一步地,可以利用负性光刻胶曝光保留的特点,使得图形边缘的光刻胶的上部分曝光保留下来,图形边缘的光刻胶的下部分未曝光去除,沉积在光刻胶之间的电极材料形成梯形侧面。
在实际应用中,如果N型电极和P型电极的材料相同,则N型电极和P型电极可以同时形成,上述步骤执行一次即可。如果N型电极和P型电极的材料不同,则N型电极和P型电极可以分别形成,上述步骤需要执行两次。
另外,可以控制N型电极和P型电极的沉积功率,如10kw,避免沉积时间超过5秒钟而造成合金成分的偏离。
步骤206:铺设钝化保护层。
可选地,该步骤206可以包括:
在N型限制层内、第一凹槽内和第二凹槽内铺设钝化保护材料;
在钝化保护材料上形成设定图形的光刻胶;
湿法腐蚀没有光刻胶覆盖的钝化保护材料,留下的钝化保护材料形成钝化保护层;
去除光刻胶。
示例性地,钝化保护材料可以采用CVD技术铺设,光刻胶可以采用光刻技术形成。
步骤207:在钝化保护层上间隔设置N型焊盘和P型焊盘。
在本实施例中,N型焊盘通过钝化保护层上的通孔与N型电极电连接,P型焊盘通过钝化保护层上的通孔与P型电极电连接。
在实际应用中,N型焊盘的表面和P型焊盘的表面在同一水平面上。
可选地,该步骤207可以包括:
在钝化保护层上形成设定图形的光刻胶;
在光刻胶、以及没有光刻胶覆盖的钝化保护层、N型电极和P型电极上铺设焊盘材料;
去除光刻胶和光刻胶上的焊盘材料,N型电极和N型电极周围的钝化保护层上留下的焊盘材料形成N型焊盘,P型电极和P型电极周围的钝化保护层上留下的焊盘材料形成P型焊盘。
示例性地,光刻胶可以采用光刻技术形成,焊盘材料可以采用PVD技术铺设。
进一步地,该制作方法还可以包括:
将发光二极管芯片放置在设有蒸镀坩埚的反应室内;
将发光二极管芯片的正面、第一侧面和第二侧面朝向粒子运动方向,使运动粒子沉积在发光二极管芯片的正面、第一侧面和第二侧面上形成分布式布拉格反射镜DBR;
将发光二极管芯片的正面、第三侧面和第四侧面朝向粒子运动方向,使运动粒子沉积在发光二极管芯片的正面、第一侧面和第二侧面上形成DBR。
同时在LED芯片的正面和侧面形成DBR,有利于控制DBR的厚度,保证反射效果。
通常LED芯片的正面正对蒸镀坩埚口,蒸镀坩埚口射出的运动粒子垂直射向LED芯片的正面,从而在LED芯片的正面形成厚度均匀的焊盘。本发明实施例通过改变LED芯片的设置角度,使LED芯片的正面的两个侧面同时朝向蒸镀坩埚口(即粒子运动方向),从而同时在LED芯片的正面和两个侧面铺设DBR。
需要说明的是,由于LED芯片的设置角度改变,因此蒸镀坩埚口射出的运动粒子射向LED芯片的正面的角度也随之改变。假设运动粒子射向LED芯片的正面的运动轨迹与LED芯片的正面之间的夹角为α,则为了保证DBR在垂直于LED芯片表面的方向上的厚度满足要求,需要DBR的沉积厚度d=D/sinα,D为DBR在垂直于LED芯片表面的方向上的要求厚度。例如,α=45°,则d=1.4*D。
更进一步地,该制作方法还可以包括:
将发光二极管芯片放置在设有蒸镀坩埚的反应室内;
将发光二极管芯片的正面和两个侧面朝向粒子运动方向,并不断转动发光二极管芯片,改变发光二极管芯片朝向粒子运动方向的侧面,使运动粒子沉积在发光二极管芯片的正面和所有侧面上形成金属反射层。
由于金属反射层不需要严格控制厚度,因此可以直接在沉积过程中转动发光二极管芯片,使发光二极管芯片的每个侧面都能沉积金属反射材料。
在实际应用中,在DBR和金属反射层形成之后,会利用光刻技术和湿法腐蚀技术分别开设延伸至N型焊盘和P型焊盘的通孔,使N型焊盘和P型焊盘完全露出。
步骤208:减薄透明基板。
可选地,减薄后的基板的厚度可以为110μm~130μm,如120μm。在保证支撑强度的情况下,减少光线在透明基板内的损失。
步骤209:对透明基板的表面进行粗化。
可选地,该步骤209可以采用喷砂的方式实现,也可以采用刻蚀技术实现。
步骤210:在透明基板上形成增透膜。
可选地,增透膜的材料可以采用氮氧化硅,实现成本低,而且出光效率高。
步骤211:切割基板,得到至少两个相互独立的芯片。
在实际应用中,切割可以先利用隐形切割技术进行划裂,再劈开即可,有利于控制切割方向,减少损失。
步骤212:对芯片进行测试。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种倒装发光二极管芯片,其特征在于,所述倒装发光二极管芯片包括透明基板(10)、透明粘结层(20)、窗口层(31)、P型限制层(32)、有源层(33)、N型限制层(34)、N型电极(41)和P型电极(42);所述透明基板(10)、所述透明粘结层(20)、所述窗口层(31)、所述P型限制层(32)、所述有源层(33)、所述N型限制层(34)依次层叠设置,所述N型限制层(34)上设有延伸至所述P型限制层(32)的第一凹槽(100),所述N型电极(41)设置在所述N型限制层(34)上,所述P型电极(42)设置在所述第一凹槽(100)内的P型限制层(32)上;
所述透明粘结层(20)包括自所述透明基板(10)向所述窗口层(31)依次层叠的第一缓冲层(21)、键合层(22)和第二缓冲层(23);所述第一缓冲层(21)的材料的热膨胀系数在所述透明基板(10)的材料的热膨胀系数和所述键合层(22)的材料的热膨胀系数之间,所述第二缓冲层(23)的材料的热膨胀系数在所述键合层(22)的材料的热膨胀系数和所述窗口层(31)的材料的热膨胀系数之间;
所述键合层(22)的材料包括磷硅玻璃、硼硅玻璃和硼磷硅玻璃中的一种;当所述键合层(22)的材料包括磷硅玻璃时,所述键合层(22)中磷组分的含量自所述第一缓冲层(21)向所述第二缓冲层(23)先逐渐增大再逐渐减小;或者,当所述键合层(22)的材料包括硼硅玻璃时,所述键合层(22)中硼组分的含量自所述第一缓冲层(21)向所述第二缓冲层(23)先逐渐增大再逐渐减小;或者,当所述键合层(22)的材料包括硼磷硅玻璃时,所述键合层(22)中磷组分的含量和硼组分的含量均自所述第一缓冲层(21)向所述第二缓冲层(23)先逐渐增大再逐渐减小。
2.根据权利要求1所述的倒装发光二极管芯片,其特征在于,当所述键合层(22)中磷组分的含量自所述第一缓冲层(21)向所述第二缓冲层(23)先逐渐增大再逐渐减小时,所述键合层(22)中磷组分的含量的变化速率为0.4/μm~0.6/μm;或者,当所述键合层(22)中硼组分的含量自所述第一缓冲层(21)向所述第二缓冲层(23)先逐渐增大再逐渐减小时,所述键合层(22)中硼组分的含量的变化速率为0.4/μm~0.6/μm。
3.根据权利要求1或2所述的倒装发光二极管芯片,其特征在于,当所述键合层(22)的材料包括磷硅玻璃时,所述键合层(22)中磷组分的含量为0.1~0.3;或者,当所述键合层(22)的材料包括硼硅玻璃时,所述键合层(22)中硼组分的含量为0.1~0.3;或者,当所述键合层(22)的材料包括硼磷硅玻璃时,所述键合层(22)中磷组分的含量和硼组分的含量之和为0.1~0.3。
4.根据权利要求1或2所述的倒装发光二极管芯片,其特征在于,所述第一缓冲层(21)的材料和所述第二缓冲层(23)的材料均为混有杂质颗粒的旋转涂布玻璃SOG,所述第一缓冲层(21)中杂质颗粒的热膨胀系数在所述透明基板(10)的材料的热膨胀系数和所述键合层(22)的材料的热膨胀系数之间,所述第二缓冲层(23)中杂质颗粒的材料的热膨胀系数在所述键合层(22)的材料的热膨胀系数和所述窗口层(31)的材料的热膨胀系数之间。
5.根据权利要求4所述的倒装发光二极管芯片,其特征在于,所述第一缓冲层(21)中杂质颗粒的材料为金刚石或者蓝宝石,所述第二缓冲层(23)中杂质颗粒的材料为金刚石或者蓝宝石。
6.根据权利要求5所述的倒装发光二极管芯片,其特征在于,所述第一缓冲层(21)中杂质颗粒的配比自所述透明基板(10)向所述键合层(22)逐渐减小,所述第二缓冲层(23)中杂质颗粒的配比自所述键合层(22)向所述窗口层(31)逐渐增大。
7.一种倒装发光二极管芯片的制作方法,其特征在于,所述制作方法包括:
在外延片上依次形成第二缓冲层和第一键合层,所述外延片包括衬底、依次形成在所述衬底上的N型限制层、有源层、P型限制层和窗口层,所述第二缓冲层位于所述窗口层上,所述第二缓冲层的材料的热膨胀系数在所述窗口层的材料的热膨胀系数和所述第一键合层的材料的热膨胀系数之间;
在透明基板上依次形成第一缓冲层和第二键合层,所述第二键合层的材料与所述第一键合层的材料相同,所述第一缓冲层的材料的热膨胀系数在所述透明基板的材料的热膨胀系数和所述第二键合层的材料的热膨胀系数之间;
利用压力将所述第二键合层与所述第一键合层键合在一起;
去除所述衬底;
设置N型电极和P型电极,形成倒装发光二极管芯片;
其中,所述第一键合层的材料包括磷硅玻璃、硼硅玻璃和硼磷硅玻璃中的一种;当所述第一键合层的材料包括磷硅玻璃时,所述第一键合层中磷组分的含量沿所述第一键合层的形成方向逐渐增大,所述第二键合层中磷组分的含量沿所述第二键合层的形成方向逐渐增大;或者,当所述第一键合层的材料包括硼硅玻璃时,所述第一键合层中硼组分的含量沿所述第一键合层的形成方向逐渐增大,所述第二键合层中硼组分的含量沿所述第二键合层的形成方向逐渐增大;或者,当所述第一键合层的材料包括硼磷硅玻璃时,所述第一键合层中磷组分的含量和硼组分的含量均沿所述第一键合层的形成方向逐渐增大,所述第二键合层中磷组分的含量和硼组分的含量均沿所述第二键合层的形成方向逐渐增大。
8.根据权利要求7所述的制作方法,其特征在于,所述制作方法还包括:
在利用压力将所述第二键合层与所述第一键合层键合在一起之前,利用氨水对所述第一键合层的表面和所述第二键合层的表面进行处理;
将所述第一键合层和所述第二键合层置于电场环境中,并利用氧气对所述第一键合层的表面和所述第二键合层的表面进行处理。
CN201910357270.0A 2019-04-29 2019-04-29 倒装发光二极管芯片及其制作方法 Active CN110265521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910357270.0A CN110265521B (zh) 2019-04-29 2019-04-29 倒装发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910357270.0A CN110265521B (zh) 2019-04-29 2019-04-29 倒装发光二极管芯片及其制作方法

Publications (2)

Publication Number Publication Date
CN110265521A CN110265521A (zh) 2019-09-20
CN110265521B true CN110265521B (zh) 2020-10-27

Family

ID=67914106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910357270.0A Active CN110265521B (zh) 2019-04-29 2019-04-29 倒装发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN110265521B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110972046A (zh) * 2019-12-31 2020-04-07 歌尔股份有限公司 防尘结构、麦克风封装结构以及电子设备
US11843077B2 (en) 2020-02-11 2023-12-12 Seoul Viosys Co., Ltd. Unit pixel having light emitting device and displaying apparatus
CN112968095A (zh) * 2020-11-18 2021-06-15 重庆康佳光电技术研究院有限公司 一种发光二极管芯片及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521269C (zh) * 2006-08-03 2009-07-29 丰田合成株式会社 固态器件
JP5371359B2 (ja) * 2007-12-27 2013-12-18 豊田合成株式会社 蛍光体含有ガラス板及び発光装置の製造方法
CN106414309B (zh) * 2014-08-11 2020-02-28 雷声公司 具有应力减小层的气密性密封封装
CN205389222U (zh) * 2016-03-21 2016-07-20 江西合力泰科技有限公司 一种显示模组
KR101831579B1 (ko) * 2016-11-04 2018-04-04 주식회사 포톤웨이브 자외선 led 웨이퍼
CN108091737B (zh) * 2017-10-25 2019-10-08 华灿光电(浙江)有限公司 一种发光二极管芯片及其制作方法
CN109326694B (zh) * 2018-10-30 2020-04-10 扬州乾照光电有限公司 发光二极管的制造方法及发光二极管芯片

Also Published As

Publication number Publication date
CN110265521A (zh) 2019-09-20

Similar Documents

Publication Publication Date Title
US10128306B2 (en) Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US10312422B2 (en) Light emitting devices with optical elements and bonding layers
CN110265521B (zh) 倒装发光二极管芯片及其制作方法
TW437104B (en) Semiconductor light-emitting device and method for manufacturing the same
US8907360B2 (en) Light emitting diode chip having distributed bragg reflector, method of fabricating the same, and light emitting diode package having distributed bragg reflector
US20100283074A1 (en) Light emitting diode with bonded semiconductor wavelength converter
US20060011935A1 (en) Light extraction from a semiconductor light emitting device via chip shaping
TWI627767B (zh) 具有分佈式布拉格反射鏡的發光二極體以及其製造方法
CN110212071B (zh) 发光二极管芯片及其制作方法
JP5855344B2 (ja) 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
CN113314650B (zh) 提高侧向出光强度的发光二极管芯片及其制造方法
CN109346564B (zh) 一种倒装发光二极管芯片的制作方法
KR101652531B1 (ko) 복사 방출 몸체 및 복사 방출 몸체의 제조 방법
TWI415297B (zh) 光電半導體晶片
CN110350060B (zh) 发光二极管芯片及其制作方法
CN100334745C (zh) 发光半导体装置及其制作方法
TW200908395A (en) Optoelectronic semiconductor chip
KR100650990B1 (ko) 질화물 반도체 발광 다이오드 및 그의 제조 방법
CN110379901B (zh) 发光二极管芯片及其制作方法
CN113594318B (zh) 高亮度发光二极管芯片及其制造方法
US20230170449A1 (en) Light-emitting diode chips and manufacturing processes thereof
KR101140607B1 (ko) 칩 레벨의 형광체 코팅 방법
KR20180082194A (ko) 반도체 발광 소자 및 그 제조 방법
CN118486770A (zh) 发光二极管及发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215600 CHENFENG highway, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee after: BOE Huacan Optoelectronics (Suzhou) Co.,Ltd.

Country or region after: China

Address before: 215600 CHENFENG highway, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee before: HC SEMITEK (SUZHOU) Co.,Ltd.

Country or region before: China