KR20180082194A - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20180082194A
KR20180082194A KR1020170003578A KR20170003578A KR20180082194A KR 20180082194 A KR20180082194 A KR 20180082194A KR 1020170003578 A KR1020170003578 A KR 1020170003578A KR 20170003578 A KR20170003578 A KR 20170003578A KR 20180082194 A KR20180082194 A KR 20180082194A
Authority
KR
South Korea
Prior art keywords
layer
opening
insulating layer
electrode
adhesive layer
Prior art date
Application number
KR1020170003578A
Other languages
English (en)
Other versions
KR102613238B1 (ko
Inventor
심재인
윤주헌
김기범
이지혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170003578A priority Critical patent/KR102613238B1/ko
Priority to US15/671,275 priority patent/US10074773B2/en
Publication of KR20180082194A publication Critical patent/KR20180082194A/ko
Application granted granted Critical
Publication of KR102613238B1 publication Critical patent/KR102613238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 차례로 적층된 발광 구조물, 상기 발광 구조물 상에 위치하며, 제1 개구부 및 제2 개구부를 포함하는 절연층, 상기 절연층 상에 위치하며 서로 분리된 제1 전극 및 제2 전극을 포함하는 전극층, 상기 전극층과 상기 절연층 사이에 위치하는 접착층을 포함하고, 상기 접착층은 제1 개구부 및 제2 개구부를 포함하며, 상기 접착층의 제1 개구부는 상기 절연층의 제1 개구부와 중첩하고, 상기 접착층의 제1 개구부의 폭은 상기 절연층의 제1 개구부의 폭보다 같거나 크며, 상기 접착층의 제2 개구부는 상기 절연층의 제2 개구부와 중첩하고, 상기 접착층의 제2 개구부의 폭은 상기 절연층의 제2 개구부의 폭보다 같거나 크다.

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 발광 소자 및 그 제조 방법에 대한 것이다.
반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 의하여 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.
반도체 발광소자에서 발광 효율은, 내부 양자 효율과 광 추출 효율의 곱으로 나타낼 수 있다. 이때, 내부 양자 효율은 사용되는 반도체의 품질, 발광소자의 구조 및 전류 주입 효율에 의해 결정되고, 광 추출 효율은 생성된 광이 반도체층 외부로 방출되는 비율로 결정된다. 따라서, 내부 양자 효율이 동일한 소자를 제작하더라도 광 추출 효율에 따라 발광 효율이 달라지게 된다.
이와 같이 소자 외부로 빛이 방출되는데 있어서 가장 큰 장애요인은 내부 전반사(Internal total reflection)로서, 소자의 각 레이어(layer)간의 굴절률 차에 의하여 계면에서 전반사가 발생하고, 생성된 빛의 일부만 발광 소자 밖으로 빠져나간다. 또한 발광 소자를 빠져나가지 못한 빛은 소자 내부를 이동하면서 열을 유발하고, 소자의 열 발생량을 늘려 소자의 수명을 단축시킬 수 있다.
발광 소자의 일례로, 발광 소자를 뒤집어 기판이 위를 향하게 하는 플립칩 본딩 구조를 채택하고, 후면에 반사층을 구비시켜, 발생된 빛을 기판 쪽으로 방출하도록 할 수 있다. 그러나 활성층에서 생성된 빛이 반사층에 의해 기판을 통해 추출되는 과정에서, 빛이 각 층의 굴절률에 의해 영향을 받아 광이 전부 추출되지 못하고, 발광 효율이 낮아지게 된다.
광 추출 효율이 향상된 반도체 발광 소자 및 이의 제조 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 반도체 발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 차례로 적층된 발광 구조물, 상기 발광 구조물 상에 위치하며, 제1 개구부 및 제2 개구부를 포함하는 절연층, 상기 절연층 상에 위치하며 제1 전극 및 제2 전극을 포함하는 전극층, 상기 전극층과 상기 절연층 사이에 위치하는 접착층을 포함하고, 상기 접착층은 제1 개구부 및 제2 개구부를 포함하며, 상기 접착층의 제1 개구부는 상기 절연층의 제1 개구부와 중첩하고, 상기 접착층의 제1 개구부의 폭은 상기 절연층의 제1 개구부의 폭보다 같거나 크며, 상기 접착층의 제2 개구부는 상기 절연층의 제2 개구부와 중첩하고, 상기 접착층의 제2 개구부의 폭은 상기 절연층의 제2 개구부의 폭보다 같거나 크다.
일 실시예에 따른 반도체 발광 소자의 제조 방법은 제1 도전형 반도체층, 활성층, 및 제2 도젼형 반도체층이 차례로 적층된 발광 구조물을 형성하는 단계. 상기 제1 도전형 반도체층이 노출되도록 상기 발광 구조물의 일부를 식각하는 단계, 상기 발광 구조물 상에 절연층을 형성하는 단계, 상기 절연층 상에 접착층을 형성하는 단계, 상기 절연층 및 접착층을 동시에 식각하여 상기 절연층의 제1 개구부 및 제2 개구부, 상기 접착층의 제1 개구부 및 제2 개구부를 형성하는 단계, 상기 접착층 상에 제1 전극 및 제2 전극을 포함하는 전극층을 형성하는 단계를 포함한다.
본 개시에 따르면, 절연층 개구부 내에 접착층이 위치하지 않도록 형성하여, 반도체 발광 소자의 광 추출 효율을 개선할 수 있다.
도 1은 일 실시예에 따른 반도체 발광 소자를 나타낸 평면도이다.
도 2는 도 1의 II-II선을 따라 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 3은 일 실시예에 따른 반도체 발광 소자 패키지를 나타낸 단면도이다.
도 4는 다른 일 실시예에 따른 반도체 발광 소자 패키지를 나타낸 단면도이다.
도 5는 다른 일 실시예에 따른 반도체 발광 소자 패키지를 나타낸 단면도이다.
도 6 내지 도 14는 일 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 공정 단면도이다.
도 1은 일 실시예에 따른 반도체 발광 소자를 나타낸 평면도이다. 도 2는 도 1의 II-II선을 따라 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 1을 참고로 하면 본 실시예에 따른 반도체 발광 소자는 기판(500)과 기판 상에 형성된 발광 구조물(100)을 포함한다. 발광 구조물(100)은 제1 도전형 반도체층(110), 제1 도전형 반도체층(110) 상에 위치하는 활성층(120), 활성층 상에 위치하는 제2 도전형 반도체층(130)을 포함할 수 있다.
기판(500)은 투명 기판일 수 있다. 예를 들면, 기판(500)은 사파이어(Al2O3), 질화갈륨(GaN), 실리콘카바이드(SiC), 산화 갈륨 (Ga2O3), 산화리튬갈륨(LiGaO2), 산화리튬알루미늄(LiAlO2), 또는 산화마그네슘알루미늄(MgAl2O4)일 수 있다. 그러나 일 실시예에서, 기판(500)은 생략될 수 있다.
제1 도전형 반도체층(110)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(130)은 p형 반도체층일 수 있다. 또한, 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)은 질화물 반도체를 포함할 수 있다. 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가질 수 있다. 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)은 GaN, AlGaN 및 InGaN으로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다. 일 실시예에서, 제1 도전형 반도체층(110)은 n형으로 도핑된 질화물 반도체 물질을 포함할 수 있고, 제2 도전형 반도체층(130)은 p형으로 도핑된 질화물 반도체 물질을 포함할 수 있다. 일례로, 제1 도전형 반도체층(110)은 n형으로 도핑된 GaN을 포함하고, 제2 도전형 반도체층(130)은 p형으로 도핑된 GaN을 포함할 수 있다.
활성층(120)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자우물(MQW)구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, InGaN/GaN 구조를 가질 수 있다 제1 도전형 반도체층(110), 상기 활성층(120), 및 제2 도전형 반도체층(130)은 에피택셜층일 수 있다.
일부 실시예들에서, 발광 구조물(100)은 MOCVD(metal-organic chemical vapor deposition), HVPE(hydride vapor phase epitaxy), 또는 MBE(molecular beam epitaxy) 공정에 의해 형성될 수 있다.
도시되지는 않았으나, 기판(500)과 발광 구조물(100) 사이에 질화물 반도체 박막이 위치할 수 있다. 상기 질화물 반도체 박막은 기판(500)과 제1 도전형 반도체층(110) 사이의 격자 부정합을 완화시키기 위한 버퍼층의 역할을 할 수 있다.
상기 발광 구조물(100)은, 제2 도전형 반도체층(130), 활성층(120) 및 제1 도전형 반도체층(110)의 일부가 식각된 트렌치 영역(TR)과, 상기 트렌치 영역(TR)에 의해 부분적으로 구획된 복수의 메사 영역(MR)을 포함할 수 있다.
메사 영역(MR)과 트랜치 영역(TR)의 경계에는 제1 절연층(140)이 위치할 수 있다. 제1 절연층(140)은 메사 영역(MR)과 트랜치 영역(TR)의 경계에 노출된 발광 구조물(100)의 측면을 덮을 수 있다.
제2 도전형 반도체층(130) 상에 도전층(150)이 위치한다. 도전층(150)은 발광 구조물(100)을 일체로 덮을 수 있다. 그러나 도전층(150)은 메사 영역(MR) 내에만 위치하고, 트렌치 영역(TR) 위에는 위치하지 않을 수 있다.
도전층(150)은 후술할 제2 전극(220)과 연결되어 있을 수 있다. 이때, 제2 전극(220)으로부터 공급된 전류는 도전층(150)을 통해 발광 구조물(100)의 상면과 수평한 방향으로 확산되어 제2 도전형 반도체층(130)으로 공급될 수 있다. 도전층(150)은 제2 도전형 반도체층(130)과 넓은 면적에 걸쳐 접하면서, 특정 영역으로의 전류 집중을 막아 광 효율을 향상시킬 수 있다.
상기 도전층(150)은 ITO(Indium tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), ZnO, GZO(ZnO:Ga), In2O3, SnO2, CdO, CdSnO4 및 Ga2O3로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다. 또한 도전층(150)은 Ag, Al, Ni, Au, Ag, Ti, Cr, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg 및 Zn 중에서 선택되는 적어도 하나의 금속, 또는 적어도 하나의 금속을 포함하는 합금을 포함할 수 있다. 도전층(150)이 금속인 경우, 활성층(120)에서 발생한 광은 도전층(150)에 의하여 기판(500)쪽으로 반사될 수 있다. 도전층(150)이 ITO와 같은 투명 전도성 산화물인 경우, 활성층(120)에서 발생한 빛은 제2 전극(220)에서 반사될 수 있다.
도전층(150)위에 캡핑층(160)이 위치할 수 있다. 캡핑층(160)은 도전층(150) 전체와 중첩할 수 있으며, 일부는 제2 도전형 반도체층(130)과도 접할 수 있다. 캡핑층(160)은 SiO2 또는 TiO2와 같은 산화물을 포함할 수 있다. 또는 캡핑층(160)은 금속을 포함할 수 있다.
도전층(150)은 도전층(150)을 구성하는 물질에 따라 제2 도전형 반도체층(130)과의 부착 특성이 좋지 않을 수 있다. 특히, 도전층(150)이 Ag를 포함하고, 제2 도전형 반도체층(130)이 GaN을 포함하는 경우, 양 물질의 부착 특성이 나빠서 도전층(150)이 박리되는 문제가 일어날 수 있다. 그러나 캡핑층(160)은 제2 도전형 반도체층(130) 물질과 부착 특성이 좋은 물질을 포함하기 때문에, 도전층(150)이 제2 도전형 반도체층(130) 상면에서 박리되는 문제를 해결할 수 있다. 캡핑층(160)이 도전층(150)의 전면 및 측면을 덮고 있기 때문에, 제2 도전형 반도체층(130)은 쉽게 박리되지 않는다. 다만, 도전층(150)을 구성하는 물질에 따라 캡핑층(160)은 생략 가능하다. 캡핑층(160)이 산화물과 같은 절연물질을 포함하는 경우, 캡핑층(160)은 제2 도전형 반도체층(130)의 일부를 노출하는 개구부(160 OP)를 가질 수 있다. 그러나 캡핑층(160)이 금속을 포함하는 경우, 캡핑층(160)의 개구부(160 OP)는 생략될 수 있다.
다음, 캡핑층(160) 상에 제2 절연층(170)이 위치한다. 제2 절연층(170)은 PECVD, PVD, CVD 또는 스핀 코팅 (spin coating) 공정에 의해 형성될 수 있다.
제2 절연층(170)은 제2 도전형 반도체층(130)의 굴절률보다 낮은 굴절률을 가지는 절연성 물질을 포함할 수 있다. 일례로, 제2 절연층(170)은 이산화규소(SiO2), 질화규소(Si3N4) 및 불화마그네슘(MgF2)로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다.
제2 절연층(170)은 메사 영역(MR) 및 트렌치 영역(TR) 모두에 위치할 수 있다. 따라서, 메사 영역(MR)에서, 발광 구조물(100)로부터 발생한 광을 높은 반사율로 반사시킬 수 있고, 메사 영역(MR)의 측면 및 트렌치 영역(TR)에서 발광 구조물(100)의 측면으로 출광되는 광 또한 높은 반사율로 반사시킬 수 있다.
제2 절연층(170)은 500nm 내지 700nm의 두께를 가질 수 있다.
제2 절연층(170)은 제1 개구부(170 OP1) 및 제2 개구부(170 OP2)를 포함할 수 있다. 제1 개구부(170 OP1)는 트랜치 영역(TR)에 위치하며, 제1 도전형 반도체층(110)을 노출시킬 수 있다. 제2 개구부(170 OP2)는 메사 영역(MR)에 위치하며, 도전층(150)을 노출시킬 수 있다. 제2 절연층(170)의 제2 개구부(170 OP2)는 캡핑층(160)의 개구부(160 OP)와 중첩할 수 있다. 제2 절연층(170)의 제2 개구부(170 OP2)는 캡핑층(160)의 개구부(160 OP)는 단일 공정으로 형성되며, 각 개구부의 가장자리가 실질적으로 정렬될 수 있다.
제2 절연층(170)의 제1 개구부(170 OP1)를 통해, 후술하는 제1 전극(210)과 제1 도전형 반도체층(110)이 서로 연결되어, 제1 도전형 반도체층(110)에 전압이 공급될 수 있다. 마찬가지로, 제2 절연층(170)의 제2 개구부(170 OP2)를 통해 후술하는 제2 전극(220)과 제2 도전형 반도체층(130)이 서로 연결되어, 제2 도전형 반도체층(130)에 전압이 공급될 수 있다.
제2 절연층(170)상에 접착층(180)이 위치한다. 구체적으로, 접착층(180)은 제2 절연층(170)의 상면에만 위치하며, 제2 절연층(170)의 제1 개구부(170 OP1) 및 제2 개구부(170 OP2)의 내부 및 측면에는 위치하지 않는다. 즉, 접착층(180)은 제2 절연층(170)의 제1 개구부(170 OP1)의 측벽이나 바닥면에 위치하지 않고, 제2 개구부(170 OP2)의 측벽이나 바닥면에도 위치하지 않는다.
접착층(180)은 제2 절연층(170)의 제1 개구부(170 OP1)와 대응하는 제1 개구부(180 OP1) 및 제2 절연층(170)의 제2 개구부(170 OP2)와 대응하는 제2 개구부(180 OP2)를 갖는다.
접착층(180)의 제1 개구부(180 OP1)의 폭은 제2 절연층(170)의 제1 개구부(170 OP1)의 폭과 동일하거나 더 클 수 있다. 이는 제2 절연층(170)과 접착층(180)을 전면에 적층한 후, 제2 절연층의 제1 개구부(170 OP1)와 접착층(180 OP1)의 개구부를 단일 공정으로 형성하기 때문이다. 개구부 형성 과정에서 적층된 층의 상층의 개구부는 넓게 형성되고, 하층의 개구부는 이보다 좁게 형성될 수 있다. 마찬가지로, 접착층(180)의 제2 개구부(180 OP2)의 폭은 제2 절연층(170)의 제2 개구부(170 OP2)의 폭과 동일하거나, 더 클 수 있다.
일 실시예에서, 접착층(180)은 도 2에서와 같이 일정한 두께를 가지는 박막 구조일 수 있다. 또는 접착층(180)은 아일랜드 형상으로 서로 이격되어 형성된 복수의 패턴들을 포함하는 구조일 수 있다.
일반적으로, 제1 전극(210) 및 제2 전극(220)을 제2 절연층(170)층 상에 형성할 경우, 제1 전극(210) 및 제2 전극(220)과 제2 절연층(170) 사이의 접착력이 약하여, 제1 전극(210) 및 제2 전극(220)이 제2 절연층(170)으로부터 박리되는 문제가 있을 수 있다. 제1 전극(210) 및 제2 전극(220)의 박리가 심화될 경우, 제1 전극(210) 및 제2 전극(220)과의 전기적 연결이 불안정해지고 동작 전압이 상승하는 문제가 있을 수 있다.
그러나, 접착층(180)이 제2 절연층(170) 상에 형성될 경우, 제1 전극(210) 및 제2 전극(220)은 접착층(180)에 의해 제2 절연층(170)으로부터 박리되지 않을 수 있다. 이에 따라, 제1 전극(210) 및 제2 전극(220)은 발광 구조물(100)과 안정적으로 연결되어 동작 전압의 상승을 방지하고, 소자의 신뢰성을 확보할 수 있다.
접착층(180)은 투명 전도성 산화물, 금속, 또는 절연 물질을 포함할 수 있다. 본 실시예에서 접착층(180)은 제2 절연층(170) 상부에만 위치하고, 제2 절연층(170)의 제1 개구부(170 OP1) 및 제2 개구부(170 OP2)의 내부에는 위치하지 않는다. 제1 개구부(170 OP1)에서는 제1 전극(210)과 제1 도전형 반도체층(110)이 접하고, 제2 개구부(170 OP2)에서는 제2 전극(220)과 도전층(150)이 접한다. 이와 같이 전압이 전달되는 통로인 제1 개구부(170 OP1) 및 제2 개구부(170 OP2)의 내부에는 접착층(180)이 위치하지 않기 때문에, 접착층(180)은 전도성 물질로 한정되지 않는다. 즉, 접착층(180)으로 절연 물질을 사용할 수 있다.
접착층(180)이 절연 물질을 포함하는 경우, 접착층(180)은 제2 절연층(170)의 굴절률보다 낮은 굴절률을 가지는 절연 물질을 포함할 수 있다.
이에 따라, 접착층(180)은 제2 절연층(170)과의 굴절률 차이로 인한 고반사 영역을 구성하며, 발광 구조물(100)로부터 발생한 광을 높은 반사율로 반사시킬 수 있다. 즉 절연 물질로 이루어진 접착층(180)은 제2 절연층(170)과 함께, 플립칩 구조의 반도체 발광 소자에서 광의 반사율을 개선할 수 있다.
접착층(180)이 투명 전도성 산화물 또는 금속인 경우, 접착층(180)에서의 광흡수가 일어나서, 발광 소자의 광 추출 효율을 감소시킬 수 있다. 그러나 접착층(180)이 절연성 물질을 포함하는 경우, 접착층(180)에 의한 광흡수를 감소시킬 수 있다. 일례로, 접착층(180)은 산화물을 포함할 수 있으며, SiO2 또는 TiO2일 수 있다. 또한, 제2 절연층(170)이 SiO2인 경우, 접착층(180)은 TiO2일 수 있다. 이는 SiO2를 포함하는 제2 절연층(170)과 전극층에 사용될 수 있는 Ag와의 접착 특성이 나쁘지만, 접착층(180)으로 TiO2를 사용하는 경우 TiO2가 SiO2와 Ag와의 접착 특성을 개선할 수 있기 때문이다.
또한 접착층(180)이 금속인 경우, 접착층(180)의 두께가 두꺼워지면 저항 문제가 발생하기 때문에, 접착층(180)은 10 Å이하로 얇게 형성하여야 한다. 마찬가지로, 접착층(180)이 ITO와 같은 투명 전도성 산화물인 경우 100 Å이내로 얇게 형성하여야 한다. 이는 금속이나 투명 전도성 산화물에서 광흡수가 일어나기 때문이다. 그러나, 본 실시예와 같이 접착층(180)이 절연 물질을 포함하는 경우, 접착층(180)을 두껍게 형성할 수 있다. 일례로, 접착층(180)의 두께는 1 내지 1000 Å일 수 있다.
접착층(180) 위에 제1 전극(210) 및 제2 전극(220)을 포함하는 전극층(200)이 위치한다. 제1 전극(210) 및 제2 전극(220)은 서로 분리되어 있으며, 접하지 않는다.
제1 전극(210)은 제2 절연층(170)의 제1 개구부(170 OP1)의 내부와, 제2 절연층(170)상에 위치한다. 제1 전극(210)은 제2 절연층(170)의 제1 개구부(170 OP1)를 통해 제1 도전형 반도체층(110)과 접하며, 제1 도전형 반도체층(110)에 전압을 공급할 수 있다.
제2 절연층(170)의 제1 개구부(170 OP1) 내부에는 접착층(180)이 위치하지 않기 때문에, 제1 전극(210)은 제2 절연층(170)의 제1 개구부(170 OP1)의 측면에서 제2 절연층(170)과 접한다. 즉, 제2 절연층(170)의 제1 개구부(170 OP1)의 측벽 전면과 제1 전극(210)이 접할 수 있다.
제2 전극(220)은 제2 절연층(170)의 제2 개구부(170 OP2)의 내부와, 제2 절연층(170) 상에 위치한다. 제2 전극(220)은 제2 절연층(170)의 제1 개구부(170 OP2)를 통해 도전층(150)과 접하며, 도전층(150)은 제1 도전형 반도체층(110)과 접하고 있는바 제1 도전형 반도체층(110)에 전압을 공급할 수 있다. 마찬가지로, 제2 절연층(170)의 제2 개구부(170 OP2)의 내부에는 접착층(180)이 위치하지 않기 때문에, 제2 전극(220)은 제2 절연층(170)의 제2 개구부(170 OP2)의 측면에서 제2 절연층(170)과 접한다. 즉, 제2 절연층(170)의 제2 개구부(170 OP2)의 측벽 전면과 제2 전극(220)이 접할 수 있다.
제1 전극(210)은 발광 구조물(100)에서 방출하는 광을 반사시키는 역할을 할 수 있다. 즉, 발광 구조물(100)의 측면에서 트렌치 영역(TR)쪽으로 방출되는 광은 제1 전극(210)에 의해 반사될 수 있다. 마찬가지로, 제2 전극(220)은 발광 구조물(100)에서 방출하는 광을 반사시킬 수 있으며, 메사 영역(MR) 내에서 발광 구조물(100)이 방출하는 광을 반사시킬 수 있다. 다만, 도전층(150)이 금속인 경우, 메사 영역(MR)내의 광 반사는 도전층(150)에서 이루어질 수도 있다.
제1 전극(210) 및 제2 전극(220)은 발광 구조물(100)에서 방출하는 광의 파장 영역에서 반사율이 높은 금속 또는 합금으로 이루어질 수 있다. 제1 전극(210) 및 제2 전극(220)은 각각 Au, Sn, Ni, Pb, Ag, In, Cr, Ge, Si, Ti, W, 및 Pt 중에서 선택되는 단일 물질, 또는 이들 중에서 선택되는 적어도 2 종의 물질을 포함하는 합금으로 이루어지는 단일막, 또는 이들의 조합으로 이루어지는 다중막을 포함할 수 있다.
도 2의 단면상 나타나지는 않았으나, 도 1을 참고로 하면 제1 전극층(210) 위에 제1 금속층(530)이, 제2 전극층(220) 위에 제2 금속층(540)이 위치할 수 있다. 제1 금속층(530)과 제2 금속층(540)은 서로 전기적으로 절연되어 있을 수 있다. 제1 금속층(530)은 제1 전극(210)과 연결되어 있고, 제2 금속층(540)은 제2 전극(220)과 연결되어 있다. 제1 금속층(530) 및 제2 금속층(540)은 각각 반도체 발광 소자(100)의 외부 단자로서 기능할 수 있다. 즉 제1 전극층(530)으로 공급된 전압은 제1 전극(210)을 통하여 제1 도전형 반도체층(110)에 공급되고, 제2 전극층(540)으로 공급된 전압은 제2 전극(220) 및 도전층(150)을 통하여 제2 도전형 반도체층(130)에 공급된다.
이와 같이, 본 기재의 일 실시예에 따른 반도체 발광 소자는, 제2 절연층(170)과 전극층(200) 사이에 접착층(180)이 위치하면서, 접착층(180)이 제2 절연층(170)과 전극층(200) 사이의 접착 특성을 개선하여 준다. 또한, 본 기재에 따른 접착층(180)은 제2 절연층(170)의 개구부 내부에는 형성되지 않고, 제2 절연층(170)의 상면에만 형성되기 때문에, 접착층(180) 재료로 도전성 물질뿐만 아니라 절연 물질도 사용할 수 있으며, 이러한 절연 접착층(180)은 제2 절연층(170)과 함께 고반사 영역을 구성할 수 있다. 또한, 접착층(180)이 절연 물질을 포함하는 경우, 접착층(180)에 의한 광 흡수를 감소시킬 수 있어 반도체 발광 소자의 광 추출 효율을 개선할 수 있다.
그러면, 이하에서 본 실시예에 따른 반도체 발광 소자를 포함하는 반도체 발광 소자 패키지에 대하여 도 3을 참고로 하여 설명한다. 도 3을 참고하면, 본 기재에 따른 반도체 발광 소자 패키지는, 기판(500)위에 위치하는 발광 구조물(100)을 포함하며, 기판(500)을 통해 광이 방출되는 플립칩 구조일 수 있다. 기판(500)은 생략될 수 있다.
패키지 본체(1300) 내부에 발광 구조물(100)이 위치하며, 발광 구조물은 제1 솔더 범프(640) 및 제2 솔더 범프(650)를 통해 각각 제1 전극 패드(1100) 및 제2 전극 패드(1200)와 연결되어 있다. 이때 제1 솔더 범프(640)는 제1 전극(210)과 연결되어 있고, 제2 솔더 범프(650)는 제2 전극(220)과 연결되어 있다.
제1 전극 패드(1100)는 제1 전압을 공급하여, 제1 전압은 제1 금속층(530)을 통하여 발광 구조물(100)의 제1 도전형 반도체층(110)에 전달된다. 제2 전극 패드(1200)는 제2 전압을 공급하여, 제2 금속층(540)을 통하여 제2 도전형 반도체층(130)에 전달된다.
앞서 설명한 바와 같이 발광 구조물(100)의 일면에는 전극층(200)과 같은 금속 반사층이 위치하기 때문에, 발광 구조물에서 형성된 빛은 반사되어 기판(500)쪽으로 반사된다. 도 3에는 기판(500)이 포함된 것으로 도시되었으나, 일 실시예에서 기판(500)은 생략될 수도 있다.
또한, 패키지 본체(1300)의 내부의 경사면에 반사성 물질이 위치하여, 내부에서의 광 반사 효율을 높일 수 있다. 또한, 일 실시예에서, 반도체 발광 소자 패키지는 패키지 본체(1300) 내부에 파장 변환 입자(GP)를 포함할 수 있다. 파장 변환 입자(GP)는 형광체 또는 양자점과 같은 파장 변환 물질을 포함할 수 있다. 파장 변환 입자(GP)의 조성에 따라 발광하는 빛의 파장을 조절할 수 있다. 그러나 파장 변환 입자(GP)는 생략될 수도 있다.
도 4는 다른 일 실시예에 따른 반도체 발광 소자 패키지를 도시한 것이다. 도 5는 다른 일 실시예에 따른 반도체 발광 소자 패키지를 도시한 것이다. 도 4 및 도 5를 참고로 하면, 본 실시예에 따른 반도체 발광 소자 패키지는 반도체 발광 소자와 같은 크기로 패키지를 제조하는 것으로, 별도의 패키지 공정이 필요하지 않아 제조원가를 낮출 수 있다. 즉 도 4 및 도 5는 발광 소자 패키지와 비교하여 소형이며, 높은 밀도 형성이 가능하여 비용을 낮출 수 있고, 공정이 간단하며 열저항 능력 및 색상의 균일도가 높은 장점을 가지고 있다.
도 4를 참고로 하면, 본 실시예에 따른 반도체 발광 소자 패키지는 발광 구조물(100), 전극부(2400), 투과부(2200), 반사부(2300) 및 파장 변환부(2100)를 포함한다.
먼저 파장 변환부(2100)에 대하여 설명한다. 파장 변환부(2100)는 발광 구조물(100)이 부착되어 있으며, 광변환 물질을 포함하는 광변환 시트일 수 있다.
광변환 시트는 칩스케일 패키지 공정 이전에 시트 형상으로 미리 제작될 수 있고, 다양한 형태의 일정한 두께로 제작되는 경질 또는 연질 플레이트 형상으로 형성될 수 있다.
구체적으로, 파장 변환부(2100)는 접착층 또는 접착성분이 포함되고, 자연 경화되거나 열 경화될 수 있는 실리콘 및 형광체 또는 양자점이 혼합된 시트 구조체일 수 있다. 파장 변환부(2100)가 접착 성분을 포함하거나, 반경화 상태에서 발광 구조물(100)과 부착되는 경우 발광 구조물(100)과 파장 변환부(2100) 사이의 접착부(2250)가 생략될 수 있다.
발광 구조물(100)에 대한 설명은 앞서 설명한 바와 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.
발광 구조물(100)의 측면 및 발광 구조물(100)과 파장 변환부(2100) 사이에 투과부(2200)가 위치한다. 투과부(2200)는 투명 수지를 포함할 수 있으며, 투명 수지 외에도 형광체와 같은 산란 물질을 더 포함할 수 있다. 또한, 투과부(2200)는 실리콘 또는 투명 EMC(Epoxy Molding Compound)와 같이, 투명한 수지를 포함하는 투광성 봉지재로 형성될 수 있다. 또한, 투과부(2200)는 형광 물질을 포함하여 구성될 수 있고, 이에 따라 투과부(2200)는 형광체의 기능을 할 수 있다. 또한 투과부(2200)는 산란제를 더 포함할 수도 있다.
투과부(2200)는 파장 변환부(2100)에 가까워질수록 내경이 커지는 외벽부를 가질 수 있다. 즉, 투과부(2200)의 측면은 경사진 형태로 형성될 수 있다.
투과부(2200)의 일부는 발광 구조물(100)과 파장 변환부(2100) 사이에 위치하여 접착부(2250)를 구성할 수 있다. 즉, 투과부(2200)에 포함된 수지가 접착제와 같이 기능하여 파장 변환부(2100)와 발광 구조물(100)을 접착시킨다. 그러나 파장 변환부(2100)가 반경화된 상태에서 발광 구조물(100)을 접착시키는 경우 접착부(2250)는 생략 가능하다.
반사부(2300)는 투과부(2200)의 측면 즉, 투과부(2200)의 외벽부에 형성되어, 발광 구조물(100)로부터 발광된 광을 반사시키는 기능을 한다. 반사부는 TiO2를 포함할 수 있다. 도 8에서는 반사부(2300)의 일부가 발광 구조물(100)의 하부를 덮는 구조로 도시되어 있으나, 반사부(2300)가 발광 구조물(100)의 하부를 덮지 않는 구조 또한 가능하다. 또한, 반사부(2300)는 형광체를 포함할 수도 있다.
도 4에서는 투과부(2200)와 반사부(2300)의 접촉면이 경사진 형태로 도시되어 있으나, 경사지지 않은 구조 또한 가능하다.
반사부(2300)와 발광 구조물(100) 사이에 전극부(2400)가 위치한다. 전극부(2400)는 제1 전극부(2410) 및 제2 전극부(2420)를 포함할 수 있다. 제1 전극부(2410) 및 제2 전극부(2420)는 발광 구조물(100)의 제1 도전형 반도체층(110) 또는 제2 도전형 반도체층(130)과 연결되어 있을 수 있다. 도시되지는 않았으나, 제1 전극부(2410)와 제2 전극부(2420)에 솔더 범프가 더 위치할 수 있다.
도 5는 다른 일 실시예에 따른 반도체 발광 소자 패키지를 도시한 것이다. 도 5의 실시예에 따른 반도체 발광 소자 패키지는 도 4의 실시예에 따른 반도체 발광 소자 패키지와 대부분의 구성요소가 동일하다. 동일하거나 유사한 구성요소에 대한 구체적인 설명은 생략한다. 다만 도 5의 실시예에 따른 반도체 발광 소자 패키지는 파장 변환부(2100)와 발광 구조물(100) 사이에 접착부가 위치하지 않는다. 즉 도 5의 실시예의 경우 파장 변환부(2100)가 반경화된 상태에서 발광 구조물(100)을 위치시키기 때문에, 별도의 접착부가 필요하지 않다.
그러면 이하에서 도면을 참고로 하여 본 기재의 일 실시예에 따른 반도체 발광 소자의 제조 방법에 대하여 설명한다. 도 6 내지 도 14는 본 기재의 일 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 공정 단면도이다. 도 6 내지 도 14는 도 2와 동일한 단면에 대하여 제조 공정을 도시한 것이다.
먼저, 도 6을 참고로 하면 기판(500)위에 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 차례로 증착하여 발광 구조물(100)을 형성한다. 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)에 관한 설명은 앞서 도 2의 실시예에서 설명한 바와 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.
다음, 발광 구조물(100)의 일부를 식각하여 트렌치 영역(TR)에 의해 부분적으로 구획된 복수의 메사 영역(MR)을 형성한다. 구체적으로, 상기 제2 도전형 반도체층(130)으로부터 상기 제1 도전형 반도체층(110)의 일부 두께 깊이까지 식각되도록 상기 발광 구조물(100)의 일부를 식각하여 상기 제1 도전형 반도체층(110)의 상면을 노출시킬 수 있다. 이에 따라, 상기 제1 반도체층(110)의 상면이 노출되는 트렌치 영역(TR)과, 상기 트렌치 영역(TR)보다 높은 높이를 갖는 메사 영역(MR)을 형성할 수 있다. 일부 실시예들에서, 상기 발광 구조물(100)의 식각은 RIE(reactive ion etching) 공정에 의해 수행될 수 있다.
다음, 도 8을 참고로 하면 메사 영역(MR)과 트렌치 영역(TR) 전면에 절연 물질을 증착하고 패터닝하여 제1 절연층(140)을 형성한다. 이때 절연 물질의 증착은 PECVD, PVD, CVD 또는 스핀 코팅(spin coating) 공정에 의해 형성될 수 있다. 제1 절연층(140)은 제1 절연층(140)은 메사 영역(MR)과 트렌치 영역(TR)의 경계에 노출된 발광 구조물(100)의 측면을 덮도록 패터닝된다.
다음, 도 9를 참고로 하면 메사 영역(MR)의 제2 도전형 반도체층(130)의 상면에 도전층(150)을 형성한다. 도전층(150)은 반도체 발광 소자의 전면에 도전 물질층을 형성한 후, 패터닝하여 형성할 수 있다. 상기 도전 물질층은 스퍼터링(sputtering) 또는 PECVD (plasma enhanced chemical vapor deposition)에 의해 형성될 수 있다.
상기 도전층(150)은 ITO(Indium tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), ZnO, GZO(ZnO:Ga), In2O3, SnO2, CdO, CdSnO4, 또는 Ga2O3일 수 있다. 또한 도전층(150)은 Ag, Al, Ni, Au, Ag, Ti, Cr, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, 및 Zn 중에서 선택되는 적어도 하나의 금속, 또는 적어도 하나의 금속을 포함하는 합금으로 이루어질 수 있다
다음, 도 10을 참고로 하면 도전층(150)위에 캡핑층(160)을 형성한다. 캡핑층(160)은 도전층(150) 전체와 중첩할 수 있으며, 일부는 제2 도전형 반도체층(130)과 접할 수 있다. 캡핑층(160)은 SiO2 또는 TiO2와 같은 산화물을 포함할 수 있다. 또는 캡핑층(160)은 금속을 포함할 수 있다.
도전층(150)이 형성된 후 캡핑층(160)이 형성되기 때문에, 캡핑층(160)은 도전층(150)의 전면 및 측면을 모두 덮는다. 따라서, 도전층(150)이 제2 도전형 반도체층(130) 상면에서 박리되는 문제를 해결할 수 있다.
다음, 도 11을 참고로 하면 반도체 발광 소자 전면에 제2 절연층(170)을 증착한다. 다음, 제2 절연층(170) 전면에 접착층(180)을 증착한다. 제2 절연층(170)은 PECVD, PVD, CVD 또는 스핀 코팅(spin coating) 공정에 의해 형성될 수 있다. 접착층(180)은 산화인듐(In2O3)에 산화주석(SnO2)을 공급한 상태에서 플라즈마를 이용하여 증착된 구조일 수 있다. 접착층(180)이 절연 물질인 경우, 접착층(180)은 PECVD, PVD, CVD 또는 스핀 코팅 (spin coating) 공정에 의해 형성될 수 있다.
다음, 도 12를 참고로 하면 제2 절연층(170)과 접착층(180)을 동시에 식각하여 각각 제2 절연층(170)의 제1 개구부(170 OP1) 및 제2 개구부(170 OP2), 접착층(180)의 제1 개구부(180 OP1) 및 제2 개구부(180 OP2)를 동시에 형성한다. 이때 개구부들의 형성은 건식 식각 또는 습식 식각으로 이루어질 수 있다. 이때, 제2 절연층(170)의 제1 개구부(170 OP1)와 접착층(180)의 제1 개구부(180 OP1)가 서로 중첩할 수 있고, 제2 절연층(170)의 제2 개구부(170 OP2)와 접착층(180)의 제2 개구부(180 OP2)가 서로 중첩할 수 있다.
본 단계에서, 제2 절연층(170)과 접착층(180)의 개구부가 단일 공정으로 형성되기 때문에, 접착층(180)의 제1 개구부(180 OP1)의 폭은 제2 절연층(170)의 제1 개구부(170 OP1)의 폭과 동일하거나, 더 클 수 있다. 마찬가지로, 접착층(180)의 제2 개구부(180 OP2)의 폭은 제2 절연층(170)의 제2 개구부(170 OP2)의 폭과 동일하거나, 더 클 수 있다. 이는 개구부 형성을 위한 식각 과정에서, 공정상 적층된 층의 상부에는 개구부가 넓게 형성되지만 아래로 갈수록 그 폭이 좁아지기 때문이다.
본 단계에서, 제2 절연층(170)의 제2 개구부(170 OP2) 및 접착층(180)의 제2 개구부(180 0P2)의 형성시, 제2 절연층(170)과 제2 도전형 반도체층(130) 사이에 위치한 캡핑층(160)이 같이 식각될 수 있다. 따라서 캡핑층(160)에도 개구부(160 OP)가 형성되며, 이러한 캡핑층(160)의 개구부(160 OP), 제2 절연층(170)의 제2 개구부(170 OP2) 및 접착층(180)의 제2 개구부(180 0P2)를 통해 도전층(150)이 일부 노출된다. 그러나 캡핑층(160)이 금속을 포함하는 경우, 캡핑층(160)은 식각되지 않고, 개구부가 위치하지 않을 수 있다.
즉, 제2 절연층(170)의 제2 개구부(170 OP2), 접착층(180)의 제2 개구부(180 OP2)와 캡핑층(160)의 개구부(160 OP)는 서로 중첩하여 도전층(150)을 노출시키고, 제2 절연층(170)의 제1 개구부(170 OP1)와 접착층(180)의 제1 개구부(180 OP1)는 서로 중첩하여 트렌치 영역(TR)의 제1 도전형 반도체층(110)을 노출시킨다.
다음, 도 13을 참고로 하면, 반도체 발광 소자 전면에 전극층(200)물질을 증착하고 패터닝하여 서로 분리된 제1 전극(210) 및 제2 전극(220)을 형성한다. 전극층(200)을 패터닝하여 제1 전극(210) 및 제2 전극(220) 형성하는 과정에서, 제1 전극(210)과 제2 전극(220)이 분리된 영역의 접착층(180)이 같이 제거될 수 있다.
전극층(200)은 Au, Sn, Ni, Pb, Ag, In, Cr, Ge, Si, Ti, W, 및 Pt 중에서 선택되는 단일 물질, 또는 이들 중에서 선택되는 적어도 2 종의 물질을 포함하는 합금으로 이루어지는 단일막, 또는 이들의 조합으로 이루어지는 다중막을 포함할 수 있다.
제1 전극(210)은 접착층(180)의 제1 개구부(180 OP1) 및 제2 절연층(170)의 제1 개구부(170 OP1)내에 위치하여, 제1 도전형 반도체층(110)과 접할 수 잇다. 이때 제1 전극(210)은 제2 절연층(170)의 제1 개구부(170 OP1)의 측벽 전면과 접할 수 있다.
마찬가지로, 제2 전극(220)은 접착층(180)의 제2 개구부(180 OP2) 및 제2 절연층(170)의 제2 개구부(170 OP2)내에 위치하여, 도전층(150)과 접할 수 있다. 이때 제2 전극(220)은 제2 절연층(170)의 제2 개구부(170 OP2)의 측벽 전면과 접할 수 있다. 다음, 도 1에 도시된 바와 같이, 제1 전극(210)과 접하는 제1 금속층(530), 제2 전극(220)과 접하는 제2 금속층(540)을 더 형성할 수도 있다.
다음, 도 14를 참고로 하면 기판(500)을 제거한다. 기판(500)의 제거는 레이저 리프트 오프나 화학적 리프트 오프 공정으로 이루어질 수 있다. 그러나 본 단계는 선택적인 공정으로 생략 가능하다.
이상과 같이 본 실시예에 따른 반도체 발광 소자의 제조 방법은, 제2 절연층과 접착층을 증착한 후 동시에 개구부를 형성하기 때문에, 공정 단계를 줄일 수 있어 경제적이다. 또한, 제2 절연층 개구부 내에 접착층이 형성되지 않기 때문에, 접착층 물질로 도전성 물질뿐만 아니라 절연 물질도 사용할 수 있다. 이러한 절연 물질을 포함하는 접착층은 도전성 접착층에 비하여 활성층에서 발생한 빛의 재흡수를 감소시킬 수 있으며, 제2 절연층과 함께 굴절룰 차이에 의해 발광 구조물에서 출광되는 광을 반사시킬 수 있다. 따라서 반도체 발광 소자의 효율을 개선할 수 있다.
100: 발광 구조물 110: 제1 도전형 반도체층
120: 활성층 130: 제2 도전형 반도체층
140: 제1 절연층 150: 도전층
160: 캡핑층 170: 제1 절연층
180: 접착층 200: 전그층
210: 제1 전극 220: 제2 전극
530: 제1 금속층 540: 제2 금속층
630: 제1 솔더 범프 640: 제2 솔더 범프
1100: 제1 전극패드 1200: 제2 전극 패드

Claims (15)

  1. 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층이 차례로 적층된 발광 구조물;
    상기 발광 구조물 상에 위치하며, 제1 개구부 및 제2 개구부를 포함하는 절연층;
    상기 절연층 상에 위치하며 제1 전극 및 제2 전극을 포함하는 전극층;
    상기 전극층과 상기 절연층 사이에 위치하는 접착층을 포함하고,
    상기 접착층은 제1 개구부 및 제2 개구부를 포함하며,
    상기 접착층의 제1 개구부는 상기 절연층의 제1 개구부와 중첩하고, 상기 접착층의 제1 개구부의 폭은 상기 절연층의 제1 개구부의 폭보다 같거나 크며,
    상기 접착층의 제2 개구부는 상기 절연층의 제2 개구부와 중첩하고, 상기 접착층의 제2 개구부의 폭은 상기 절연층의 제2 개구부의 폭보다 같거나 큰 반도체 발광 소자.
  2. 제1항에서,
    상기 접착층의 제1 개구부 및 절연층의 제1 개구부 내에 제1 전극이 위치하며, 절연층의 제1 개구부의 측벽 전면과 상기 제1 전극이 서로 접하고,
    상기 접착층의 제2 개구부 및 절연층의 제2 개구부 내에 제2 전극이 위치하며, 절연층의 제2 개구부의 측벽 전면과 상기 제2 전극이 서로 접하는 반도체 발광 소자.
  3. 제1항에서,
    상기 절연층의 제1 개구부의 측벽과 상기 접착층이 접하지 않고, 상기 절연층의 제2 개구부의 측벽과 상기 접착층이 접하지 않는 반도체 발광 소자.
  4. 제1항에서,
    상기 제2 도전형 반도체층과 상기 절연층 사이에 위치하는 도전층을 더 포함하는 반도체 발광 소자.
  5. 제5항에서,
    상기 도전층과 상기 절연층 사이에 위치하며 개구부를 포함하는 캡핑층을 더 포함하고,
    상기 캡핑층의 개구부는 상기 절연층의 제2 개구부 및 상기 접착층의 제2 개구부와 중첩하는 반도체 발광 소자.
  6. 제5항에서,
    상기 제1 전극은 접착층의 제1 개구부 및 절연층의 제1 개구부를 통해 제1 도전형 반도체층과 접하고,
    상기 제2 전극은 접착층의 제1 개구부, 절연층의 제1 개구부 및 캡핑층의 개구부를 통해 도전층과 접하는 반도체 발광 소자.
  7. 제1항에서,
    상기 접착층은 절연 물질을 포함하는 반도체 발광 소자.
  8. 제7항에서,
    상기 접착층의 두께는 1Å 내지 1000Å인 반도체 발광 소자.
  9. 제7항에서,
    상기 접착층은 상기 절연층의 굴절률보다 낮은 굴절률을 갖는 절연 물질을 포함하는 반도체 발광 소자.
  10. 제1 도전형 반도체층, 활성층, 및 제2 도젼형 반도체층이 차례로 적층된 발광 구조물을 형성하는 단계;
    상기 제1 도전형 반도체층이 노출되도록 상기 발광 구조물의 일부를 식각하는 단계;
    상기 발광 구조물 상에 절연층을 형성하는 단계:
    상기 절연층 상에 접착층을 형성하는 단계:
    상기 절연층 및 접착층을 동시에 식각하여 상기 절연층의 제1 개구부 및 제2 개구부, 상기 접착층의 제1 개구부 및 제2 개구부를 형성하는 단계:
    상기 접착층 상에 제1 전극 및 제2 전극을 포함하는 전극층을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  11. 제10항에서,
    상기 접착층의 제1 개구부는 상기 절연층의 제1 개구부와 중첩하고, 상기 접착층의 제1 개구부의 폭은 상기 절연층의 제1 개구부의 폭보다 같거나 크며,
    상기 접착층의 제2 개구부는 상기 절연층의 제2 개구부와 중첩하고, 상기 접착층의 제2 개구부의 폭은 상기 절연층의 제2 개구부의 폭보다 같거나 큰 반도체 발광 소자의 제조 방법.
  12. 제10항에서,
    상기 접착층의 제1 개구부 및 절연층의 제1 개구부 내에 제1 전극이 형성되며, 절연층의 제1 개구부의 측벽 전면과 상기 제1 전극이 서로 접하고,
    상기 접착층의 제2 개구부 및 절연층의 제2 개구부 내에 제2 전극이 위치하며, 절연층의 제2 개구부의 측벽 전면과 상기 제2 전극이 서로 접하는 반도체 발광 소자의 제조 방법.
  13. 제10항에서,
    상기 제1 도전형 반도체층이 노출되도록 상기 발광 구조물의 일부를 식각하는 단계와 상기 발광 구조물 상에 절연층을 형성하는 단계 사이에,
    상기 제2 도전형 반도체층 상에 도전층을 형성하는 단계 및 상기 도전층 상에 캡핑층을 형성하는 단계를 더 포함하는 반도체 발광 소자의 제조 방법.
  14. 제13항에서,
    상기 절연층 및 접착층을 동시에 식각하여 제1 개구부 및 제2 개구부를 형성하는 단계에서, 상기 캡핑층의 개구부가 동시에 형성되고,
    상기 캡핑층의 개구부는 상기 절연층의 제2 개구부 및 상기 접착층의 제2 개구부와 중첩하는 반도체 발광 소자의 제조 방법.
  15. 제14항에서,
    상기 제1 전극은 접착층의 제1 개구부 및 절연층의 제1 개구부를 통해 제1 도전형 반도체층과 접하고,
    상기 제2 전극은 접착층의 제1 개구부, 절연층의 제1 개구부 및 캡핑층의 개구부를 통해 도전층과 접하는 반도체 발광 소자의 제조 방법.
KR1020170003578A 2017-01-10 2017-01-10 반도체 발광 소자 및 그 제조 방법 KR102613238B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170003578A KR102613238B1 (ko) 2017-01-10 2017-01-10 반도체 발광 소자 및 그 제조 방법
US15/671,275 US10074773B2 (en) 2017-01-10 2017-08-08 Semiconductor light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170003578A KR102613238B1 (ko) 2017-01-10 2017-01-10 반도체 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180082194A true KR20180082194A (ko) 2018-07-18
KR102613238B1 KR102613238B1 (ko) 2023-12-13

Family

ID=62783445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170003578A KR102613238B1 (ko) 2017-01-10 2017-01-10 반도체 발광 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10074773B2 (ko)
KR (1) KR102613238B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110099B (zh) * 2017-04-01 2019-03-12 厦门乾照光电股份有限公司 一种led芯片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150053743A (ko) * 2015-04-28 2015-05-18 서울바이오시스 주식회사 발광 다이오드
KR20160046538A (ko) * 2014-10-21 2016-04-29 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR20160148421A (ko) * 2015-06-16 2016-12-26 서울바이오시스 주식회사 발광 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124999B2 (en) 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
KR101081135B1 (ko) * 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130065451A (ko) 2011-12-09 2013-06-19 엘지이노텍 주식회사 발광소자
WO2015033557A1 (ja) * 2013-09-05 2015-03-12 パナソニックＩｐマネジメント株式会社 発光装置
US9543488B2 (en) 2014-06-23 2017-01-10 Seoul Viosys Co., Ltd. Light emitting device
KR20160117682A (ko) 2015-03-30 2016-10-11 주식회사 세미콘라이트 반도체 발광소자
KR102282141B1 (ko) 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
JP6210434B2 (ja) 2014-09-17 2017-10-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5945736B2 (ja) 2014-12-02 2016-07-05 パナソニックＩｐマネジメント株式会社 発光素子
KR102038443B1 (ko) 2015-03-26 2019-10-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160046538A (ko) * 2014-10-21 2016-04-29 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR20150053743A (ko) * 2015-04-28 2015-05-18 서울바이오시스 주식회사 발광 다이오드
KR20160148421A (ko) * 2015-06-16 2016-12-26 서울바이오시스 주식회사 발광 소자

Also Published As

Publication number Publication date
US10074773B2 (en) 2018-09-11
US20180198025A1 (en) 2018-07-12
KR102613238B1 (ko) 2023-12-13

Similar Documents

Publication Publication Date Title
US9859466B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
US9397266B2 (en) Lateral semiconductor light emitting diodes having large area contacts
US9209223B2 (en) Light emitting device and method of manufacturing the same
US8324649B2 (en) Light emitting device
US6838704B2 (en) Light emitting diode and method of making the same
US10658546B2 (en) High efficiency LEDs and methods of manufacturing
US20110303942A1 (en) LED Structure
KR20180058546A (ko) 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
US11545595B2 (en) Contact structures for light emitting diode chips
CN111433921B (zh) 一种发光二极管
KR101203138B1 (ko) 발광소자와 그 제조방법
KR101478761B1 (ko) 반도체 발광소자
KR102613238B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
JP7354261B2 (ja) 発光ダイオード
US12132152B2 (en) Light-emitting diode
US11411145B2 (en) Light-emitting element package
JP5682427B2 (ja) 発光素子
KR101115538B1 (ko) 발광소자와 그 제조방법
KR101337613B1 (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right