CN217336009U - 电路板、显示装置及像素模块 - Google Patents

电路板、显示装置及像素模块 Download PDF

Info

Publication number
CN217336009U
CN217336009U CN202220453048.8U CN202220453048U CN217336009U CN 217336009 U CN217336009 U CN 217336009U CN 202220453048 U CN202220453048 U CN 202220453048U CN 217336009 U CN217336009 U CN 217336009U
Authority
CN
China
Prior art keywords
solder resist
photosensitive solder
circuit board
light emitting
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202220453048.8U
Other languages
English (en)
Inventor
奇泳植
洪承植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Application granted granted Critical
Publication of CN217336009U publication Critical patent/CN217336009U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型涉及一种电路板、显示装置及像素模块。根据本实用新型的一个以上实施例的电路板包括：基底，在上表面具有多条布线；第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域。

Description

电路板、显示装置及像素模块
技术领域
示例性的实施例涉及一种微型LED显示装置，尤其涉及一种用于贴装微型LED的电路板及具有该电路板的显示装置。
背景技术
发光元件是利用作为无机光源的发光二极管的半导体元件，被多样地用于显示装置、车辆用灯具、一般照明等多种领域。发光二极管具有寿命长、功耗低且响应速度快的优点，因此正快速地替代现有光源。
另外，现有的发光二极管在显示装置中主要用作背光源，但是，最近正在开发利用发光二极管直接实现图像的显示装置。这样的显示器也称为微型LED显示器。
微型LED显示器可以通过驱动贴装在电路板上的微型LED来实现多种颜色的图像。通常，为了实现多种图像，显示器包括多个像素，并且各个像素配备有蓝色、绿色及红色的子像素。通过这些子像素的颜色来确定特定像素的颜色，并且通过这些像素的组合来实现图像。
另外，诸如黑色之类的暗色通过关闭微型LED来实现，因此可能会因从屏幕侧观察到的电路板的上表面的颜色而受到影响。尤其，在形成于电路板的布线被观察到的情况下，难以表现出良好的黑色。
形成于电路板的布线通常被诸如感光性阻焊剂(PSR：Photosensitive SolderResist)之类的阻焊剂覆盖，PSR的厚度越薄，越容易被观察到布线。另外，通过将覆盖布线的PSR形成得较厚而能够防止布线被观察到。然而，在PSR形成得较厚的情况下，不仅难以进行用于使电路板的垫暴露的图案化，而且无法干净地限定开放区域。电路板上的垫开放区域被用作用于对齐微型LED的对齐标记。然而，如果电路板上的垫开放区域未被干净地限定，则难以将微型LED精确地对齐到垫开放区域，因此容易发生接合不良。
实用新型内容
示例性的实施例提供一种能够清晰地限定垫开放区域，并且能够防止布线被观察到的电路板及具有该电路板的显示装置。
根据本实用新型的一个以上实施例的电路板包括：基底，在上表面具有多条布线；第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域。
所述第二感光性阻焊剂可以比所述第一感光性阻焊剂更厚。
所述第一感光性阻焊剂可以具有10μm至15μm的厚度，所述第二感光性阻焊剂具有20μm至25μm的厚度。
所述垫开放区域可以使多条布线中的每一条的一部分暴露。
所述多条布线中的每一条可以包括：第一部分，位于所述垫开放区域内；二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
所述电路板可以是印刷电路板。
根据本实用新型的一个以上实施例的显示装置包括：电路板；单元像素，布置在所述电路板上；以及成型部，覆盖所述单元像素，其中，所述电路板包括：基底，在上表面具有多条布线；第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域，所述单元像素布置在所述垫开放区域。
所述第二感光性阻焊剂可以比所述第一感光性阻焊剂更厚。
所述第一感光性阻焊剂可以具有10μm至15μm的厚度，所述第二感光性阻焊剂具有20μm至25μm的厚度。
所述垫开放区域可以使多条布线中的每一条的一部分暴露。
所述布线中的每一条可以包括：第一部分，位于所述垫开放区域内；第二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
所述电路板可以是印刷电路板。
所述单元像素可以包括彼此相邻地布置的至少三个发光元件。
所述单元像素可以包括：多个发光堆叠件，彼此堆叠；以及连接电极，电连接于所述发光堆叠件。
所述单元像素可以遮挡所述垫开放区域。
所述成型部可以包括光吸收物质。
所述显示装置可以还包括：显示面板；以及像素模块，布置于所述显示面板上，其中，所述像素模块包括所述电路板及所述单元像素。
根据本实用新型的一个以上实施例的像素模块包括：电路板；单元像素，布置在所述电路板上；以及成型部，覆盖所述单元像素，其中，所述电路板包括：基底，在上表面具有多条布线；第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域，所述单元像素布置在所述垫开放区域。
所述单元像素可以遮挡所述垫开放区域。
所述布线中的每一条可以包括：第一部分，位于所述垫开放区域内；第二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
根据本实用新型的示例性的实施例，显示装置能够清晰地限定垫开放区域，并且能够防止布线被观察到的电路板及具有该电路板。
附图说明
图1是用于说明根据一实施例的显示装置的示意性的平面图。
图2是用于说明根据一实施例的像素模块的示意性的平面图。
图3A是用于说明根据的一实施例的发光元件的示意性的平面图。
图3B是沿图3A的截取线A-A'截取的示意性的剖视图。
图4A是用于说明根据一实施例的单元像素的示意性的平面图。
图4B是沿图4A的截取线B-B'截取的示意性的剖视图。
图4C是沿图4A的截取线C-C'截取的示意性的剖视图。
图5A是为了说明根据一实施例的像素模块而放大图示图2的一部分的局部放大平面图。
图5B是用于说明根据一实施例的电路板的示意性的局部放大平面图。
图5C是沿图5A的截取线D-D'截取的示意性的剖视图。
图6A是用于说明根据又一实施例的单元像素的示意性的剖视图。
图6B是用于说明根据又一实施例的单元像素的示意性的平面图。
图7A是用于说明根据现有技术的像素模块的图像。
图7B是用于说明根据本实用新型的一实施例的像素模块的图像。
图8A是用于说明根据本实用新型的一实施例的像素模块的示意性的平面图。
图8B是用于说明根据本实用新型的一实施例的像素模块的示意性的后视图。
图8C是用于说明根据本实用新型的一实施例的像素模块的示意性的电路图。
图9A是用于说明根据本实用新型的又一实施例的像素模块的示意性的平面图。
图9B是用于说明根据本实用新型的又一实施例的像素模块的示意性的后视图。
图9C是用于说明根据本实用新型的又一实施例的像素模块的示意性的电路图。
具体实施方式
以下，参照附图详细说明本实用新型的实施例。为了能够将本实用新型的思想充分传递给本实用新型所属技术领域的通常技术人员，作为示例提供以下介绍的实施例。因此，本实用新型并不限定于如下所述的实施例，其可以具体化为其他形态。另外，在附图中，也可能为了便利而夸张表现构成要素的宽度、长度、厚度等。并且，当记载为一个构成要素位于另一构成要素的“上部”或“上”时，不仅包括各部分均“直接”位于其他部分的“上部”或“上”的情形，还包括各构成要素与另一构成要素之间夹设有又一构成要素的情形。在整个说明书中，相同的附图标号表示相同的构成要素。
根据本实用新型的一个以上实施例的电路板包括：基底，在上表面具有多条布线；第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域。
所述第二感光性阻焊剂可以比所述第一感光性阻焊剂更厚。在一实施例中，所述第一感光性阻焊剂可以具有约10μm至约15μm的厚度，所述第二感光性阻焊剂可以具有约20μm至约25μm的厚度。
所述垫开放区域可以使四条布线中的每一条的一部分暴露。
所述布线中的每一条可以包括：第一部分，位于所述垫开放区域内；第二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
所述电路板可以是印刷电路板。
根据本实用新型的一个以上实施例的显示装置包括：电路板；单元像素，布置在所述电路板上；以及成型部，覆盖所述单元像素，其中，所述电路板包括：基底，在上表面具有多条布线；第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域，所述单元像素布置在所述垫开放区域。
所述第二感光性阻焊剂可以比所述第一感光性阻焊剂更厚。在一实施例中，所述第一感光性阻焊剂可以具有约10μm至约15μm的厚度，所述第二感光性阻焊剂可以具有约20μm至约25μm的厚度。
所述垫开放区域可以使四条布线中的每一条的一部分暴露。
所述布线中的每一条可以包括：第一部分，位于所述垫开放区域内；第二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
所述电路板可以是印刷电路板。
在若干实施例中，所述单元像素可以包括彼此相邻地布置的至少三个发光元件。
在另一实施例中，所述单元像素可以包括：多个发光堆叠件，彼此堆叠；以及连接电极，电连接于所述发光堆叠件。
所述单元像素可以遮挡所述垫开放区域。
所述成型部可以包括光吸收物质。
所述显示装置还可以包括：显示面板；以及像素模块，布置于所述显示面板上，所述像素模块可以包括所述电路板及所述单元像素。
根据本实用新型的一个以上实施例的像素模块可以包括：电路板；单元像素，布置在所述电路板上；以及成型部，覆盖所述单元像素，其中，所述电路板包括：基底，在上表面具有多条布线；第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域，所述单元像素布置在所述垫开放区域。
所述单元像素可以遮挡所述垫开放区域。
所述布线中的每一条可以包括：第一部分，位于所述垫开放区域内；第二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
以下，参照附图对本实用新型的实施例进行更详细的说明。
图1是用于说明根据本实用新型的一实施例的显示装置10000的示意性的平面图，图2是用于说明根据一实施例的像素模块1000的示意性的平面图。
参照图1及图2，显示装置10000可以包括面板基板2100及多个像素模块1000。
显示装置10000没有特别限制，可以包括微型LED TV、智能手表、诸如VR头戴式耳机之类的VR显示装置或者诸如增强现实眼镜之类的AR显示装置。
面板基板2100可以包括用于无源矩阵驱动或有源矩阵驱动的电路。在一实施例中，面板基板2100可以在内部包括布线及电阻，在另一实施例中，面板基板2100可以包括布线、晶体管及电容器。面板基板2100还可以在上表面具有能够与布置的电路电连接的垫。
在一实施例中，多个像素模块1000在面板基板2100上整齐排列。各像素模块1000可以包括电路板1001、布置于电路板1001上的多个单元像素100及覆盖单元像素100的成型部200。在另一实施例中，也可以使多个单元像素100直接排列于面板基板2100上，并且成型部200覆盖单元像素100。
各单元像素100包括多个发光元件10a、10b、10c。发光元件10a、10b、10c可以发出彼此不同颜色的光。如图2所示，各单元像素100内的发光元件10a、10b、10c可以排列成一列。在一实施例中，发光元件10a、10b、10c可以相对于实现图像的显示画面而沿垂直方向排列。然而，本实用新型不限于此，发光元件10a、10b、10c也可以相对于实现图像的显示画面而沿水平方向排列。
在将发光元件10a、10b、10c直接贴装于面板基板2100上的情况下，容易发生难以处理的发光元件的贴装不良。在此情况下，需要将面板基板2100和发光元件全部废弃，从而可能发生较大的费用损失。相反，通过先制造贴装发光元件10a、10b、10c的单元像素100，然后选择良好的单元像素100而贴装在面板基板2100上，能够减少因发光元件贴装不良而引起的费用损失。
以下，以布置于显示装置10000内的发光元件10a、10b、10c、单元像素100及像素模块1000的顺序对显示装置10000的各构成要素进行详细说明。
首先，图3A是用于说明根据本实用新型的一实施例的发光元件10a的示意性的平面图，图3B是沿图3A的截取线A-A'截取的示意性的剖视图。在此，虽然以发光元件10a为例进行说明，但是发光元件10b、10c也具有大致相似的结构，因此省略彼此重复的说明。
参照图3A及图3B，发光元件10a可以包括包含第一导电型半导体层21、活性层23及第二导电型半导体层25的发光结构体、欧姆接触层27、第一接触垫53、第二接触垫55、绝缘层59、第一电极垫61及第二电极垫63。
从平面图上，发光元件10a可以具有包括长轴及短轴的矩形形状的外形。例如，长轴长度可以具有100μm以下的大小，短轴长度可以具有70μm以下的大小。发光元件10a、10b、10c可以具有大致相似的外形及尺寸。
发光结构体(即，第一导电型半导体层21、活性层23及第二导电型半导体层25)可以生长在基板上。所述基板可以是氮化镓基板、GaAs基板、Si基板、蓝宝石基板(尤其是图案化的蓝宝石基板)等能够使用为半导体生长用的多种基板。生长基板可以利用机械研磨、激光剥离、化学剥离等的技术来从半导体层分离。然而，本实用新型不限于此，基板的一部分也可以残留而构成第一导电型半导体层21的至少一部分。
在一实施例中，对发出红光的发光元件10a的情况而言，半导体层可以包括砷化铝镓(AlGaAs：aluminum gallium arsenide)、磷砷化镓(GaAsP：gallium arsenidephosphide)、磷化铝镓铟(AlGaInP：aluminum gallium indium phosphide)或磷化镓(GaP：gallium phosphide)。
对发出绿光的发光元件10b的情况而言，半导体层可以包括氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(GaP)、磷化铝镓铟(AlGaInP)或磷化铝镓(AlGaP)。
在一实施例中，对发出蓝光的发光元件10c的情况而言，半导体层可以包括氮化镓(GaN)、氮化铟镓(InGaN)或硒化锌(zinc selenide，ZnSe)。
第一导电型和第二导电型为彼此相反的极性，在第一导电型是n型的情况下，第二导电型是p型，而在第一导电型是p型的情况下，第二导电型是n型。
第一导电型半导体层21、活性层23及第二导电型半导体层25可以利用诸如金属有机化学气相沉积法(MOCVD)之类的公知的方法在腔室内生长在基板上。并且，第一导电型半导体层21包括n型杂质(例如，Si、Ge、Sn)，第二导电型半导体层25包括p型杂质(例如，Mg、Sr、Ba)。对发出绿光的发光元件10b或发出蓝光的发光元件10c的情况而言，第一导电型半导体层21可以包括包含作为掺杂剂的Si的GaN或AlGaN，第二导电型半导体层25可以包括包含作为掺杂剂的Mg的GaN或AlGaN。
虽然在附图中示出了第一导电型半导体层21及第二导电型半导体层25分别为单层的情形，然而这些层可以是多层，并且也可以包括超晶格层。活性层23可以包括单量子阱结构或多量子阱结构，并且可以调节化合物半导体的组成比而发出所期望的波长。例如，活性层23可以发出蓝光、绿光、红光或紫外线。
第二导电型半导体层25及活性层23可以具有台面M结构并布置于第一导电型半导体层21上。台面M可以包括第二导电型半导体层25及活性层23，并且如图3B所示，也可以包括第一导电型半导体层21的一部分。台面M可以位于第一导电型半导体层21的一部分区域上，并且第一导电型半导体层21的上表面可以在台面M周围暴露。
在本实施例中，台面M形成为在其周边暴露第一导电型半导体层21。在另一实施例中，也可以形成有贯通台面M而使第一导电型半导体层21暴露的贯通孔。
在一实施例中，所述第一导电型半导体层21可以具有平坦的光发出面。在另一实施例中，所述第一导电型半导体层21可以在光发出面侧具有通过表面纹理化的凹凸图案。表面纹理化例如可以通过利用干式或湿式蚀刻工艺的图案化来执行。例如，在第一导电型半导体层21的光发出面可以形成有锥体形状的突出部，锥体的高度可以是约2μm至3μm，锥体的间距可以是约1.5μm至2μm，并且锥体的底部直径可以是约3μm至5μm。锥体也可以是截头形状，在此情况下，锥体的上表面直径可以是约2μm至3μm。
在另一实施例中，凹凸图案可以包括第一凹凸图案及在第一凹凸图案上附加形成的第二凹凸图案。
通过在第一导电型半导体层21的表面形成凹凸图案，可以减少内部全反射，从而提高光提取效率。第一发光元件10a、第二发光元件10b、第三发光元件10c均可以对第一导电型半导体层执行表面纹理化，据此，可以使从第一发光元件10a、第二发光元件10b、第三发光元件10c发出的光的指向角均匀化。然而本实用新型不限于此，发光元件10a、10b、10c中的至少一个也可以不包括凹凸图案而具有平坦的面。
欧姆接触层27布置于第二导电型半导体层25上而欧姆接触于第二导电型半导体层25。欧姆接触层27可以形成为单层或多层，并且可以利用透明导电性氧化膜或金属膜来形成。透明导电性氧化膜的示例可以包括如ITO或ZnO等，金属膜的示例可以包括如Al、Ti、Cr、Ni、Au等的金属及其合金。
第一接触垫53布置于暴露的第一导电型半导体层21上。第一接触垫53可以欧姆接触于第一导电型半导体层21。例如，第一接触垫53可以形成为欧姆接触于第一导电型半导体层21的欧姆金属层。可以根据第一导电型半导体层21的半导体材料来适当地选择第一接触垫53的欧姆金属层。也可以省略第一接触垫53。
第二接触垫55可以布置于欧姆接触层27上。第二接触垫55电连接于欧姆接触层27。也可以省略第二接触垫55。
绝缘层59覆盖台面M、欧姆接触层27、第一接触垫53及第二接触垫55。绝缘层59具有暴露第一接触垫53及第二接触垫55的开口部59a、59b。绝缘层59可以形成为单层或多层。进一步地，绝缘层59也可以包括层叠有折射率彼此不同的绝缘层的分布式布拉格反射器。例如，分布式布拉格反射器可以包括选自SiO2、Si3N4、SiON、TiO2、Ta2O5、Nb2O5中的至少两种绝缘层。
分布式布拉格反射器反射从活性层23发出的光。分布式布拉格反射器可以在包括从活性层23发出的光的峰值波长在内的相对较宽的波长范围内而表现出高反射率，并且可以考虑光的入射角而设计。在一实施例中，分布式布拉格反射器可以对于以0度的入射角入射的光可以具有比以其他入射角入射的光更高的反射率。在另一实施例中，分布式布拉格反射器对于以其他特定入射角入射的光可以具有比以0度的入射角入射的光更高的反射率。例如，分布式布拉格反射器对于以10度的入射角入射的光可以具有比以入射角为0度入射的光更高的反射率。
此外，蓝色发光元件10c的发光结构体具有比红色发光元件10a及绿色发光元件10b的发光结构体更高的内部量子效率。据此，蓝色发光元件10c可以表现出比红色发光元件10a及绿色发光元件10b更高的光提取效率。据此，可能难以适当地维持红光、绿光及蓝光的颜色混合比。
为了调节红光、绿光及蓝光的颜色混合比，应用于发光元件10a、10b、10c的分布式布拉格反射器可以形成为具有彼此不同的反射率。例如，蓝色发光元件10c与红色发光元件10a及绿色发光元件10b相比可以具有反射率相对更低的分布式布拉格反射器。例如，形成在蓝色发光元件10c的分布式布拉格反射器对于从活性层23生成的蓝光在入射角为0度的情况下可以具有小于约95％的反射率，进一步地，可以具有小于90％的反射率，绿色发光元件10b对于绿光在入射角为0度的情况下可以具有约95％以上99％以下的反射率，红色发光元件10a对于红光在入射角为0度的情况下，可以具有99％以上的反射率。
在一实施例中，应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的分布式布拉格反射器可以具有大致相似的厚度。例如，应用于这些发光元件10a、10b、10c的分布式布拉格反射器之间的厚度之差可以小于最厚的分布式布拉格反射器厚度的10％。通过减小分布式布拉格反射器的厚度之差，可以相似地设定应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的工艺条件(例如，对绝缘层59进行图案化的工艺)，进而，可以防止单元像素制造工艺变得复杂。进一步地，应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的分布式布拉格反射器也可以具有大致相似的层叠数。然而，本实用新型不限于此。
第一电极垫61及第二电极垫63布置于绝缘层59上。第一电极垫61可以从第一接触垫53的上部延伸至台面M的上部，第二电极垫63可以布置于台面M的上部区域内。第一电极垫61可以通过开口部59a连接于第一接触垫53，第二电极垫63可以电连接于第二接触垫55。第一电极垫61也可以直接欧姆接触于第一导电型半导体层21，在此情况下，可以省略第一接触垫53。并且，在第二接触垫55被省略的情况下，第二电极垫63可以直接连接于欧姆接触层27。
第一电极垫61和/或第二电极垫63可以利用单层或多层金属形成。可以使用Al、Ti、Cr、Ni、Au等金属及其合金等作为第一电极垫61和/或第二电极垫63的材料。例如，第一电极垫61及第二电极垫63可以在最上端包括Ti层或Cr层，并且可以在其下方包括Au层。
尽管与附图一起简要说明了根据本实用新型的一实施例的发光元件10a，然而除了上述层以外，发光元件10a还可以包括具有附加功能的层。例如，还可以包括反射光的反射层、用于绝缘特定构成要素的附加绝缘层、防止焊料扩散的焊料防止层等多种层。
此外，在形成倒装芯片型的发光元件的情况下，可以以多种形态形成台面，并且第一电极垫61及第二电极垫63的位置或形状也可以实现多种变更。并且，也可以省略欧姆接触层27，第二接触垫55或第二电极垫63也可以直接接触于第二导电型半导体层25。
图4A是用于说明根据本实用新型的一实施例的单元像素100的示意性的平面图，图4B是沿图4A的截取线B-B'截取的示意性的剖视图，图4C是沿图4A的截取线C-C'截取的示意性的剖视图。
参照图4A、图4B、图4C，单元像素100可以包括透明基板121、第一发光元件10a、第二发光元件10b、第三发光元件10c、表面层122、光阻挡层123、粘合层125、阶梯差调节层127、连接层129a、129b、129c、129d及绝缘物质层131。
单元像素100包括第一发光元件10a、第二发光元件10b、第三发光元件10c而提供一个像素。第一发光元件10a、第二发光元件10b、第三发光元件10c发出彼此不同颜色的光，并且这些发光元件分别与子像素对应。
透明基板121是PET、玻璃基板、石英、蓝宝石基板等的透光性基板。透明基板121布置于显示装置(图1的显示装置10000)的光发出面，从发光元件10a、10b、10c发出的光通过透明基板121而向外部发出。透明基板121可以具有上表面及下表面。透明基板121可以在面向发光元件10a、10b、10c的表面(即，上表面)包括凹凸图案121p。凹凸图案121p使从发光元件10a、10b、10c发出的光散射而增加指向角。并且，从具有彼此不同的指向角特性的发光元件10a、10b、10c发出的光可以借由所述凹凸图案121p而以均匀的指向角发出。据此，可以防止根据观察角度而发生色差。
凹凸图案121p可以是规则的，也可以是不规则的。凹凸图案121p例如可以具有3μm的节距、2.8μm的直径及1.8μm的高度。凹凸图案121p通常可以是应用于图案化的蓝宝石基板的图案，然而不限于此。并且，透明基板121可以包括防反射涂层，也可以包括防眩光层或进行防眩光处理。透明基板121例如可以具有50μm至300μm的厚度。
由于透明基板121布置于光发出面，因此透明基板121不包括电路。然而，本实用新型不限于此，也可以包括电路。
此外，虽然图示了在一个透明基板121形成一个单元像素100的情况，但是也可以在一个透明基板121形成多个单元像素100。
表面层122覆盖透明基板121的凹凸图案121p。表面层122可以按照凹凸图案121p的形状形成。表面层122可以提高在其上形成的光阻挡层123的粘合力。例如，表面层122可以利用氧化硅膜形成。表面层122也可以根据透明基板121的类型而被省略。
光阻挡层123形成于透明基板121的上表面上。光阻挡层123可以接触于表面层122。光阻挡层123可以包括诸如炭黑之类的吸收光的吸收物质。光吸收物质防止在发光元件10a、10b、10c生成的光从透明基板121与发光元件10a、10b、10c之间的区域朝侧面侧泄漏，并提高显示装置的对比度。
光阻挡层123可以具有用于使从发光元件10a、10b、10c生成的光入射至透明基板121的光行进路径的窗口123a、123b、123c，为此，可以在透明基板121上以暴露透明基板121的方式被图案化。窗口123a、123b、123c的宽度可以小于发光元件的宽度，然而不限于此。例如，窗口123a、123b、123c的宽度可以大于发光元件10a、10b、10c的宽度，由此，可以在发光元件10a与光阻挡层123之间形成间隙。
粘合层125贴附于透明基板121上。粘合层125可以覆盖光阻挡层123。粘合层125可以贴附于透明基板121的整个表面上，然而不限于此，也可以以使透明基板121的边缘附近区域暴露的方式贴附于一部分区域。粘合层125被用于将发光元件10a、10b、10c贴附在透明基板121。粘合层125可以填充形成于光阻挡层123的窗口123a、123b、123c。
粘合层125可以形成为透光性层，并且使从发光元件10a、10b、10c发出的光透射。粘合层125可以利用有机粘合剂而形成。例如，粘合层125可以利用透明环氧树脂而形成。并且，粘合层125为了使光扩散而可以包括SiO2、TiO2、ZnO等的扩散物质(diffuser)。光扩散物质防止从光发出面观察到发光元件10a、10b、10c。
此外，第一发光元件10a、第二发光元件10b、第三发光元件10c布置于透明基板121上。第一发光元件10a、第二发光元件10b、第三发光元件10c可以借由粘合层125而贴附于透明基板121。第一发光元件10a、第二发光元件10b、第三发光元件10c可以以与光阻挡层123的窗口123a、123b、123c对应的方式布置。
如图4B及图4C所示，第一发光元件10a、第二发光元件10b、第三发光元件10c可以布置于粘合层125的平坦的面上。粘合层125可以布置于发光元件10a、10b、10c的下表面下方。在另一实施例中，粘合层125可以部分地覆盖第一发光元件10a、第二发光元件10b、第三发光元件10c的侧面。
第一发光元件10a、第二发光元件10b、第三发光元件10c例如可以是红色发光元件、绿色发光元件、蓝色发光元件。第一发光元件10a、第二发光元件10b、第三发光元件10c各自的具体构成与在前参照图3A及图3B所述的内容相同，因此省略详细说明。
如图4A所示，第一发光元件10a、第二发光元件10b、第三发光元件10c可以排列成一列。尤其，在透明基板121是蓝宝石基板的情况下，蓝宝石基板可以根据切割方向而包括由于结晶面而干净的切割面(例如，m面)和不干净的切割面(例如，a面)。例如，在切割成四边形形状的情况下，两侧的两个切割面(例如，m面)可以沿结晶面而被干净地切割，与这些切割面垂直地布置的其他两个切割面(例如，a面)可能不会如此。在此情况下，蓝宝石基板121的干净的切割面可以与发光元件10a、10b、10c的整齐排列的方向平行。例如，在图4A中，干净的切割面(例如，m面)可以布置于上下，另外两个切割面(例如，a面)可以布置于左右。
并且，第一发光元件10a、第二发光元件10b、第三发光元件10c各自的长轴方向可以彼此平行地排列。第一发光元件10a、第二发光元件10b、第三发光元件10c的短轴方向可以与这些发光元件的整齐排列方向一致。
第一发光元件10a、第二发光元件10b、第三发光元件10c可以是在前参照图3A及图3B说明的发光元件，然而不限于此，可以使用水平型或倒装芯片结构的多种发光元件。
阶梯差调节层127覆盖第一发光元件10a、第二发光元件10b、第三发光元件10c及粘合层125。阶梯差调节层127具有暴露发光元件10a、10b、10c的第一电极垫61及第二电极垫63的开口部127a。阶梯差调节层127将形成连接层129a、129b、129c、129d的表面的高度调节为恒定，从而有助于能够安全地形成连接层。阶梯差调节层127例如可以利用感光性聚酰亚胺形成。
阶梯差调节层127可以布置于被粘合层125的边缘包围的区域内，但不限于此。例如，阶梯差调节层127也可以形成为使粘合层125的边缘部分暴露。
阶梯差调节层127的侧面可以相对于粘合层125的上表面以小于90度的角度倾斜。例如，阶梯差调节层127的侧面可以相对于粘合层125的上表面具有约60度的倾斜角。
第一连接层129a、第二连接层129b、第三连接层129c、第四连接层129d形成于阶梯差调节层127上。连接层129a、129b、129c、129d可以通过阶梯差调节层127的开口部127a而连接于第一发光元件10a、第二发光元件10b、第三发光元件10c的第一电极垫61及第二电极垫63。
如图4A及图4B所示，在一实施例中，第一连接层129a可以电连接于第一发光元件10a的第二导电型半导体层，第二连接层129b可以电连接于第二发光元件10b的第二导电型半导体层，第三连接层129c可以电连接于第三发光元件10c的第二导电型半导体层，并且第四连接层129d可以与第一发光元件10a、第二发光元件10b、第三发光元件10c的第一导电型半导体层共同电连接。第一连接层129a、第二连接层129b、第三连接层129c、第四连接层129d可以一同形成于阶梯差调节层127上，并且，例如可以包括Au。
在另一实施例中，第一连接层129a可以电连接于第一发光元件10a的第一导电型半导体层，第二连接层129b可以电连接于第二发光元件10b的第一导电型半导体层，第三连接层129c可以电连接于第三发光元件10c的第一导电型半导体层，并且第四连接层129d可以与第一发光元件10a、第二发光元件10b、第三发光元件10c的第二导电型半导体层共同电连接。第一连接层129a、第二连接层129b、第三连接层129c、第四连接层129d可以一同形成于阶梯差调节层127上。
绝缘物质层131可以形成为比阶梯差调节层127更薄的厚度。绝缘物质层131与阶梯差调节层127的厚度之和可以为1μm以上且50μm以下，但不限于此。此外，绝缘物质层131的侧面可以相对于粘合层125的上表面具有小于90度的倾斜角，例如具有约60度的倾斜角。
绝缘物质层131覆盖阶梯差调节层127的侧面及连接层129a、129b、129c、129d。并且，绝缘物质层131可以覆盖粘合层125的一部分。绝缘物质层131具有使连接层129a、129b、129c、129d暴露的开口部131a、131b、131c、131d，据此，可以限定单元像素100的垫区域。
在一实施例中，绝缘物质层131可以为半透明物质，并且可以利用有机物质或者无机物质形成。绝缘物质层131例如可以利用聚酰亚胺形成。在绝缘物质层131与阶梯差调节层127一同利用聚酰亚胺形成的情况下，连接层129a、129b、129c、129d的除了垫区域以外的下部面、侧面及上部面均可以被聚酰亚胺包围。
此外，单元像素100可以利用焊料等接合材料贴装于电路板，接合材料可以接合暴露于绝缘物质层131的开口部131a、131b、131c、131d的连接层129a、129b、129c、129d与电路板上的垫。
根据本实施例，单元像素100不包括单独的凸块，并且连接层129a、129b、129c、129d被用作接合垫。然而本实用新型不限于此，也可以形成有覆盖绝缘物质层131的开口部131a、131b、131c、131d的接合垫。在一实施例中，接合垫可以形成为脱离第一连接层129a、第二连接层129b、第三连接层129c、第四连接层129d的上部区域而部分地覆盖发光元件10a、10b、10c。
在本实施例中，虽然对发光元件10a、10b、10c通过粘合层125而贴附于透明基板121的情形进行了说明，但是也可以利用其他结合器(coupler)来代替粘合层125而使发光元件10a、10b、10c结合在透明基板121。例如，可以利用间隔件将发光元件10a、10b、10c结合在透明基板121，因此，在发光元件10a、10b、10c与透明基板121之间的区域可以填充有气体或者液体。通过这些气体或者液体，可以形成使从发光元件10a、10b、10c发出的光透射的光学层。上文所述的粘合层125也是光学层的示例。在此，光学层利用与发光元件10a、10b、10c不同的材料(例如，气体、液体或者固体)形成，因此，与发光元件10a、10b、10c内的半导体层的材料有所区别。
图5A是为了说明根据一实施例的像素模块而放大图示图2的一部分的局部放大平面图，图5B是用于说明根据一实施例的电路板的示意性的局部放大平面图，图5C是沿图5A的截取线D-D'截取的示意性的剖视图。在此，图5B是示出在图5A的平面图中省略成型部200及单元像素100的电路板1001的平面图，但是，利用虚线表示了单元像素100的位置。
参照图5A、图5B及图5C，像素模块1000包括电路板1001以及布置在电路板1001上的单元像素100。进而，像素模块1000还可以包括覆盖单元像素100的成型部200。
电路板1001可以包括基底1010、布置在基底1010上的第一感光性阻焊剂(PSR)1030以及覆盖所述第一PSR 1030的第二PSR 1050。电路板1001可以具有用于将面板基板2100与发光元件10a、10b、10c电连接的电路。并且，电路板1001也可以包括用于以无源矩阵驱动方式驱动发光元件10a、10b、10c的无源电路或用于以有源矩阵驱动方式驱动发光元件10a、10b、10c的有源电路。电路板1001内的电路可以在基底1010内形成为多层结构，图5C中图示了一部分电路。另外，在基底1010的上表面上布置有布线1003。
第一PSR 1030覆盖布线1003，并具有限定布线的第一部分1003a的垫开放区域1030a。第一PSR 1030可以被涂覆为覆盖基底1010，之后通过光刻及显影被图案化。例如，第一PSR 1030可以利用紫外线固化树脂形成，并可以向除了垫开放区域1030a之外的剩余区域照射紫外线，并且垫开放区域1030a的紫外线固化树脂可以通过显影工艺被去除。第一PSR 1030可以为了清晰地限定垫开放区域1030a而形成为相对薄的厚度。第一PSR 1030可以在多个布线1003上形成为小于20μm的厚度，例如，可以在多条布线1003上形成为约10μm至约15μm的厚度。
布线1003的第一部分1003a通过垫开放区域1030a暴露。另外，布线1003的剩余部分1003b、1003c被第一PSR 1030覆盖。由于第一PSR 1030具有相对较薄的厚度，因此布线的剩余部分1003b、1003c可以通过第一PSR 1030被观察到。
另外，第二PSR 1050覆盖第一PSR 1030。第二PSR 1050具有暴露垫开放区域1030a的开口部1050a。开口部1050a大于垫开放区域1030a，并且垫开放区域1030a通过开口部1050a被暴露。暴露于第二PSR 1050的开口部1050a内的第一PSR 1030的面积可以是垫开放区域1030a的50％以下。单元像素100的大小越小，第一PSR 1030相对于垫开放区域1030a的暴露的面积的比率越小。第二PSR 1050可以被涂覆为覆盖第一PSR 1030，之后通过光刻及显影被图案化。第二PSR 1050的开口部1050a无需像垫开放区域1030a一样清晰，因此，第二PSR 1050的厚度可以与布线1003上的第一PSR 1030的厚度相同或比其更厚。第二PSR 1050可以具有20μm以上的厚度，例如，约20μm至约25μm的厚度。
第一PSR 1030及第二PSR 1050可以利用相同的物质形成，但是本实用新型不一定限于此。第一PSR 1030及第二PSR 1050可以包括紫外线固化树脂及分散于紫外线固化树脂的光吸收物质。光吸收物质是吸收可见光的物质，例如可以是炭黑。可以利用光吸收物质来调节第一PSR 1030及第二PSR 1050的光透射率。但是，若过度添加光吸收物质，则妨碍通过紫外线进行的树脂固化，因此在紫外线固化树脂内添加的光吸收物质的量受限。因此，难以利用光透射率低的物质形成第一PSR 1030或第二PSR 1050。
在使用单层的PSR的情况下，难以在清晰地限定垫开放区域的同时降低PSR的光透射率。即，虽然若减小PSR的厚度，则垫开放区域被清晰地定义，但是由于布线1003通过PSR被观察到，因此难以表现出黑色，若增加PSR的厚度，则难以清晰地限定垫开放区域。与此相反，在本实用新型中利用第一PSR 1030清晰地限定垫开放区域1030a，同时追加形成第二PSR 1050，因此可以减少观察到布线1003的现象，从而更好地表现出黑色。
从图5B可知，布线1003可以包括暴露于垫开放区域1030a的第一部分1003a、被第一PSR 1030覆盖的第二部分1003b及被第一PSR 1030和第二PSR 1050覆盖的第三部分1003c。在此，在垫开放区域1030a布置有单元像素100，因此第一部分1003a被单元像素100遮挡。并且，由于第三部分1003c被第一PSR 1030和第二PSR 1050覆盖，因此光被第一PSR1030和第二PSR 1050的整个厚度阻断而难以从外部被观察到。另外，单元像素100的面积可以大于垫开放区域1030a且小于第二PSR 1050的开口部1050a。由此，在开口部1050a内暴露的第一PSR 1030的一部分与单元像素100重叠。并且，布线1003的第二部分1003b的一部分与单元像素100重叠。另外，单元像素100的侧面的至少一部分可以位于第二PSR 1050的开口部1050a的内部。因此，在贴装单元像素100的期间，在单元像素100沿横向移动的情况下，单元像素100的侧面可以与第二PSR 1050的开口部1050a的侧壁相接触，由此，可以防止单元像素100从开口部1050a脱离。
布线1003的第二部分1003b中布置于单元像素100的外侧的部分仅被第一PSR1030覆盖而能够从外部被观察到。但是，第二部分1003b位于垫开放区域1030a与开口部1050a之间的区域，进而，第二部分1003b的一部分被单元像素100遮挡，因此能够从外部被观察到的布线部分限定于极小的区域。
单元像素100的具体构成与参照图4A、图4B及图4C进行的说明相同，因此，为了避免重复，省略详细说明。单元像素100可以在电路板1001上对齐。单元像素100可以以2×2、2×3、3×3、4×4、5×5等多种矩阵排列。针对单元像素100排列为2×2及3×2的矩阵的示例，后文将参照图8A至图9C进行说明。
单元像素100可以通过接合材料1005接合于电路板1001。例如，接合材料1005将通过参照图4A、图4B及图4C说明的绝缘物质层131的开口部131a、131b、131c、131d暴露的连接层229a、229b、229c、229d接合于电路板1001上的第一部分(即，垫1003a)。例如，接合材料1005可以为焊料，可以在利用丝网印刷等技术将焊膏布置于垫1003a上之后，通过回流工艺来接合单元像素100与电路板1001。电路板1001上的垫1003a布置于第一PSR 1030及第二PSR 1050的下方，单元像素100的上表面可以向第二PSR 1050的上表面上方凸出。
根据本实施例，在连接层129a、129b、129c、129d与垫1003a之间布置有单一结构的接合材料1005，接合材料1005可以将连接层129a、129b、129c、129d与垫1003a直接连接。与此不同，可以在连接层129a、129b、129c、129d上形成金属凸块，并且金属凸块也可以通过接合材料1005接合于垫1003a。
成型部200覆盖多个单元像素100。成型部200的整体厚度可以在约150μm至约350μm的范围内。成型部200可以是单层，但不限于此，也可以是多层。成型部200可以是透明或不透明的成型部。进而，成型部200还可以包括光扩散层。光扩散层可以包括诸如环氧模塑料之类的透明基质及分散在透明基质内的光扩散颗粒。光扩散颗粒例如可以是二氧化硅或TiO2等，但不限于此。
不透明成型部包括例如透明基质以及在透明基质内吸收光的物质。基质可以是例如干膜型阻焊剂(DFSR：dry-Film type solder resist)、感光性阻焊剂(PSR：photoimageable solder resist)或环氧模塑料(EMC)等，但不限于此。光吸收物质可以包括诸如炭黑之类的光吸收染料。光吸收染料可以直接分散在基质内，也可以涂覆在有机颗粒或无机颗粒的表面而分散在基质内。多种种类的有机或无机颗粒可以用于涂覆光吸收物质。例如，可以使用通过炭黑涂覆TiO2或二氧化硅颗粒的颗粒。可以通过调节包含在成型部200内的光吸收物质的浓度来调节光透射率。
成型部200可以利用光吸收物质均匀分散的单层形成，但是本实用新型不限于此。成型部200也可以利用光吸收物质的浓度彼此不同的多个层形成。例如，成型部200可以包括光吸收物质的浓度彼此不同的两个层。
在一实施例中，在成型部200利用多个层形成的情况下，这些层之间的边界可以彼此清楚地区分。例如，在光吸收物质的浓度彼此不同的层分别被单独地制造为膜之后，可以通过夹持膜来制造成型部200。或者，也可以通过连续印刷光吸收物质的浓度彼此不同的层来形成成型部200。在另一实施例中，成型部200也可以形成为光吸收物质的浓度在其厚度方向上逐渐减小。
从单元像素100垂直入射的光通过成型部200的路径短，从而容易透射成型部200，但具有倾斜角而入射的光通过成型部200的路径长。因此，在将成型部200形成为黑色成型部的情况下，可以防止单元像素100之间的光干涉，从而可以提高显示装置的对比度，并且可以减少颜色偏差。
成型部200例如可以利用层压、旋涂、狭缝涂布、印刷等技术形成。作为一例，成型部200可以利用膜或片形态的成型部而通过真空层压技术形成在单元像素100上。
通过将多个像素模块1000贴装在图1的面板基板2100上，可以提供显示装置10000。电路板1001具有连接到垫1003a的底部垫。底部垫可以以一对一地对应于垫1003a的方式布置，但是可以通过公共连接来减少底部垫的数量。
在本实施例中，通过单元像素100形成为像素模块1000，并将像素模块1000贴装在面板基板2100上，可以提供显示装置10000，据此，可以提高显示装置的工艺收率。但是，本实用新型并不限于此，也可以将单元像素100直接贴装在面板基板2100上。
图6A是用于说明根据又一实施例的单元像素100a的示意性的剖视图，图6B是用于说明所述单元像素100a的示意性的平面图。
参照图6A及图6B，与参照图4A、图4B及图4C说明的单元像素100不同，单元像素100a具有第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340堆叠的结构。
单元像素100a包括发光堆叠结构体、形成于所述发光堆叠结构体上的第一连接电极350a、第二连接电极350b、第三连接电极350c及第四连接电极350d以及包围所述连接电极350、350b、350c、350d的保护层390。单元像素100a还可以包括基板311。另外，发光堆叠结构体可以包括第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340。虽然图示了所述发光堆叠结构体利用三个发光堆叠件320、330、340构成的情形，但是本实用新型不限于特定数量的发光堆叠件。例如，在若干实施例中，发光堆叠结构体可以包括两个或更多数量的发光堆叠件。在此，说明为单元像素100a根据一实施例包括三个发光堆叠件(或者，LED堆叠件)320、330、340的情形。
基板311可以是透光绝缘性基板。然而，在若干实施例中，基板311也可以形成为半透明或部分透明，从而仅使特定波长的光或特定波长的光的一部分透射。基板311可以是能够使第一发光堆叠件320外延生长的生长基板(例如，蓝宝石基板)。然而，基板311不限于蓝宝石基板，可以包括多种其他透明绝缘物质。例如，基板311可以包括玻璃、石英、硅、有机聚合物或有机-无机复合材料，例如，可以是碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅基板。并且，基板311可以在上表面包括凹凸，例如，可以是图案化的蓝宝石基板。通过在上表面包括凹凸，可以提高从与基板311结合的第一发光堆叠件320生成的光的提取效率。为了与第二LED堆叠件330及第三LED堆叠件340相比而选择性地增加第一LED堆叠件320的光度，可以采用基板311的凹凸。
第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340构成为朝向基板311发出光。因此，从第三发光堆叠件340发出的光可以透射第一发光堆叠件320及第二发光堆叠件330。根据一实施例，第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340可以发出彼此不同的峰值波长的光。通常，与靠近基板311的发光堆叠件相比，远离基板311的发光堆叠件可以发出更长波长的光，从而减少光损失。然而，在本实用新型中，为了调节第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340的颜色混合比，第二LED堆叠件330可以发出比第一LED堆叠件320更短波长的光。因此，可以降低第二LED堆叠件330的光度，并且可以增加第一LED堆叠件320的光度，因此，可以最大限度地变更从第一发光堆叠件、第二发光堆叠件及第三发光堆叠件发出的光的光度比。例如，第一发光堆叠件320可以构成为发出绿色光，第二发光堆叠件330可以构成为发出蓝色光，并且第三发光堆叠件340可以构成为发出红色光。因此，可以相对降低蓝色光的光度，并且相对增加绿色光的光度，因此，可以容易地将红色光、绿色光及蓝色光的光度比调节为接近3：6：1。此外，第一LED堆叠件320、第二LED堆叠件330及第三LED堆叠件340的发光面积可以是约10000μm2以下，进而可以是4000μm2以下，进而可以是2500μm2以下。并且，越靠近基板311，发光面积可以越大，可以通过将发出绿色光的第一LED堆叠件320布置为最靠近基板311而进一步增加绿色光的光度。
如参照图3A及图3B所述，第一发光堆叠件320、第二发光堆叠件330、第三发光堆叠件340分别包括第一导电型半导体层21、活性层23及第二导电型半导体层25。根据一实施例，第一发光堆叠件320可以包括诸如GaN、InGaN、GaP、AlGaInP、AlGaP等发出绿色光的半导体物质。第二发光堆叠件330可以包括诸如GaN、InGaN、ZnSe等发出蓝色光的半导体物质，但不限于此。根据一实施例，第三发光堆叠件340例如可以包括诸如AlGaAs、GaAsP、AlGaInP及GaP等发出红色光的半导体物质，但不限于此。
根据一实施例，第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340的第一导电型半导体层21及第二导电型半导体层25分别可以具有单层结构或多层结构，在若干实施例中，可以包括超晶格层。此外，第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340的活性层23可以具有单量子阱结构或多量子阱结构。
第一粘合层325布置于第一发光堆叠件320与第二发光堆叠件330之间，第二粘合层335布置于第二发光堆叠件330与第三发光堆叠件340之间。第一粘合层325及第二粘合层335可以包括使光透射的非导电性物质。例如，第一粘合层325及第二粘合层335可以包括光学透明的粘合剂(OCA)，其可以包括环氧树脂、聚酰亚胺、SU8、旋涂玻璃(SOG)、苯并环丁烯(BCB)，但不限于此。
根据一实施例，第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340中的每一个可以被独立地驱动。更具体地，可以向各个发光堆叠件的第一导电类型半导体层及第二导电类型半导体层中的一个施加公共电压，并且可以向各个发光堆叠件的第一导电类型半导体层及第二导电类型半导体层中的另一个施加单独的发光信号。根据本实用新型的一实施例，各个发光堆叠件的第一导电型半导体层21可以是n型，第二导电型半导体层25可以是p型。在第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340中，n型半导体层和p型半导体层可以以相同的序列排列，但是本实用新型不限于此。例如，与第二发光堆叠件330及第三发光堆叠件340相比，第一发光堆叠件320也可以具有相反地堆叠的序列。第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340可以具有p型半导体层被共同电连接的公共p型发光堆叠结构体，或者可以具有n型半导体层被共同电连接的公共n型发光堆叠结构体。
根据图示的实施例，各个连接电极350a、350b、350c、350d可以具有从基板311凸出的实质上较长的形状。连接电极350a、350b、350c、350d可以包括诸如Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或它们的合金之类的金属，但不限于此。例如，为了减小连接电极350a、350b、350c、350d的细长形状带来的应力，连接电极350a、350b、350c、350d中的每一个可以包括两种以上的金属或多种不同的金属层。在另一实施例中，在连接电极350a、350b、350c、350d包含Cu的情况下，可以为了抑制Cu的氧化而沉积或镀覆额外的金属。在一部分实施例中，在连接电极350a、350b、350c、350d包括Cu/Ni/Sn的情况下，Cu可以防止Sn渗透到发光堆叠结构体。在一部分实施例中，连接电极350a、350b、350c、350d可以包括用于在镀覆过程中形成金属层的种子层，对此将在后文进行说明。
如图所示，各个连接电极350a、350b、350c、350d可以具有实质上平坦的上部表面，从而使后文所述的外部线或电极与发光堆叠结构体之间的电连接更容易。根据本实用新型的一实施例，在单元像素100a如本领域所公知是表面积小于约10000μm2，或者在其他实施例中小于约4000μm2或2500μm2的微型发光二极管的情况下，如图所示，连接电极350a、350b、350c、350d可以与第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340中的至少一个的一部分重叠。在本实施例中，图示为连接电极350a、350b、350c、350d具有四角柱形状的情形，但本实用新型并不限于此，也可以是圆筒形形状。进而，连接电极350a、350b、350c、350d的下表面的面积也可以大于上表面的面积。例如，在第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340为了形成电极而被图案化的情况下，连接电极350a、350b、350c、350d可以覆盖第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340的侧面。
通常，在制造过程中，在基板311上形成多个单元像素100a阵列。基板311可以沿着划线被切割而个体化(分离)为各个单元像素100a，单元像素100a可以使用多种移送技术向其他基板或带移送。在这种情况下，在单元像素100a包括向外侧凸出的金属凸块或诸如柱之类的连接电极350a、350b、350c、350d的情况下，由于使所述连接电极350a、350b、350c、350d向外部暴露的结构，在后续工艺期间，例如，在转印步骤中，可能发生多种问题。并且，在单元像素100a包括根据应用领域具有小于约10000μm2、或小于约4000μm2、或小于约2500μm2的表面积的微型LED的情况下，单元像素100a的处理可能由于较小的样式因素而变得更加困难。
例如，在连接电极350a、350b、350c、350d具有诸如棒状之类的实质上较长的形状的情况下，由于连接电极的凸出结构导致不充分的吸入面积，难以使用以往的真空方法来转印单元像素100a。并且，在诸如连接电极与制造装置时等的后续工艺期间，暴露的连接电极可能直接受到多种应力的影响，这可能损伤单元像素100a结构。作为另一示例，通过在单元像素100a的上部表面(例如，与基板311相向的表面)上贴附粘结带，当转印单元像素100a时，单元像素100a与粘结带之间的接触面积可能局限于连接电极350a、350b、350c、350d的上端表面。在这种情况下，与粘结带贴附于基板的下部表面时相反，单元像素100a对粘结带的粘结力可能变弱，在转印期间，不期望地，单元像素100a可能从粘结带分离。作为另一示例，当利用以往的拾放(pick-and-place)方法来转印单元像素100a时，排出销与单元像素100a的一部分可能直接接触，从而使发光结构物的上部结构损伤。尤其，排出销可能与单元像素100a的中心碰撞，这可能对单元像素100a的上部发光堆叠件造成物理损伤。
根据本实用新型的一实施例，所述保护层390可以形成在所述发光堆叠结构体上。更具体地，如图6A所示，保护层390可以形成在连接电极350a、350b、350c、350d之间而覆盖连接电极350a、350b、350c、350d的侧面。进而，虽然在附图中以保护层390布置于发光堆叠结构体上的情形进行了说明，但是保护层390也可以至少部分地覆盖第一发光堆叠件320、第二发光堆叠件330、第三发光堆叠件340的侧面，第一发光堆叠件320、第二发光堆叠件330、第三发光堆叠件340的侧面可以被保护层390及其他绝缘层覆盖而不暴露于单元像素100a的外部。
保护层390可以与连接电极350a、350b、350c、350d的上表面实质上平行地形成。保护层390可以包括环氧模塑料(EMC)，其可以形成为诸如黑色、白色或透明之类的多种颜色。然而，本实用新型不限于此。例如，在一部分实施例中，保护层390可以包括聚酰亚胺(PID)，在这种情况下，聚酰亚胺(PID)可以作为干膜而不是液体型被提供，以在应用于发光堆叠结构体时增加平坦度。在一部分实施例中，保护层390可以包括具有感光性的物质。以这种方式，保护层390不仅可以保护发光堆叠结构体免受在后续工艺期间可能施加的外部冲击的影响，而且可以向单元像素100a提供充足的接触面积以使得后续转移步骤期间的处理变得容易。并且，保护层390可以防止向单元像素100a的侧面漏光而防止或至少抑制来自从邻近的单元像素100a发出的光的干涉。
由于根据本实施例的单元像素100a具有第一发光堆叠件320、第二发光堆叠件330及第三发光堆叠件340堆叠的结构，因此与包括排列在相同平面上的发光元件10a、10b、10c的单元像素100相比，可以形成为更小的大小。作为一示例，单元像素100可以具有400μm×400μm的大小，根据本实施例的单元像素100a可以具有225μm×225μm的大小。
图7A是用于说明根据现有技术的像素模块的图像，图7B是用于说明根据本实用新型的一实施例的像素模块的图像。根据现有技术的像素模块仅利用第一PSR 1030覆盖布线1003，根据本实施例的像素模块一同使用了第一PSR 1030与第二PSR 1050。
从图7A可知，在仅使用第一PSR 1030的情况下，被第一PSR 1030覆盖的布线1003被清晰地观察到。与此相反，从图7B可知，被第一PSR 1030和第二PSR 1050覆盖的布线1003被微弱地观察到，仅被第一PSR 1030覆盖的布线1003部分是相对非常小的区域。
在根据一实施例的像素模块中，单元像素100具有400μm×400μm的面积，第一PSR1030的开放区域的面积约为122500μm2，第二PSR 1050的开口部的面积约为176400μm2。暴露于第二PSR 1050的开口部的第一PSR 1030的面积是第一PSR 1030的开放区域的面积的约44％。
另外，在利用参照图6A及图6B说明的单元像素100a来制造像素的示例中，单元像素100a具有225μm×225μm的面积，第一PSR 1030的开放区域的面积约为46225μm2，第二PSR1050的开口部的面积约为60025μm2。在这种情况下，暴露于第二PSR 1050的开口部的第一PSR 1030的面积是第一PSR 1030的开放区域的面积的约30％。
图8A是用于说明根据本实用新型的一实施例的像素模块1000a的示意性的平面图，图8B是用于说明根据本实用新型的一实施例的像素模块1000a的示意性的后视图，图8C是用于说明根据本实用新型的一实施例的像素模块1000a的示意性的电路图。
参照图8A、图8B及图8C，像素模块1000a与上文所述的像素模块1000大致相似，只是单元像素100排列为2×2矩阵。即，在电路板1001上贴装有四个单元像素100。
对应于各个单元像素100，四个第一部分1003a通过第一PSR 1030的垫开放区域1030a而暴露。另外，第一PSR 1050的开口部1050a具有大于垫开放区域1030a的大小，并使垫开放区域1030a暴露。垫开放区域1030a周围的第一PSR 1030的一部分暴露在开口部1050a内。
单元像素100贴装于第二PSR 1050的开口部内。单元像素100具有大于垫开放区域1030a的面积，并覆盖第一部分1003a而阻断第一部分1003a从外部被观察到。
另外，在电路板1001的背面布置有用于电连接的端子C1、C2、R1、R2、G1、G2、B1、B2。这些端子C1、C2、R1、R2、G1、G2、B1、B2通过电路板1001内的布线1003与单元像素100电连接。在电路板1001内可以布置有多层结构的布线1003。各层的布线可以通过过孔连接到其他层的布线。布置在背面的端子C1、C2、R1、R2、G1、G2、B1、B2通过电路板1001内的过孔及布线电连接到布置在上表面的第一部分1003a。
如图8C所示，公共端子C1、C2分别与两个单元像素100的子像素R、G、B共同电连接。另外，单个端子R1、R2、G1、G2、B1、B2可以分别与两个单元像素100的同种子像素R、G、B共同电连接。例如，单个端子R1可以与排列在第一列的两个单元像素100的子像素R共同电连接，单个端子R2可以与排列于第二列的两个单元像素100的子像素R共同电连接。相似地，单个端子G1可以与排列在第一列的两个单元像素100的子像素G共同电连接，单个端子G2可以与排列在第二列的两个单元像素100的子像素G共同电连接。并且，单个端子B1可以与排列在第一列的两个单元像素100的子像素B共同电连接，单个端子B2可以与排列在第二列的两个单元像素100的子像素B共同电连接。
据此，可以利用八个端子独立驱动四个单元像素100内的子像素R、G、B。虽然暴露在电路板1001的上表面的第一部分1003a为十六个，但是端子的数量可以减少到第一部分1003a的1/2。
图9A是用于说明根据本实用新型的又一实施例的像素模块1000b的示意性的平面图，图9B是用于说明根据本实用新型的又一实施例的像素模块1000b的示意性的后视图，图9C是用于说明根据本实用新型的又一实施例的像素模块1000b的示意性的电路图。
参照图9A、图9B及图9C，像素模块1000b与上文所述的像素模块1000a大致相似，只是单元像素100排列为3×2矩阵。即，在电路板1001上贴装有六个单元像素100。
在电路板1001的上表面，二十四个第一部分1003a暴露于第一PSR 1030的垫开放区域1030a，在第二PSR 1050的开口部1050a内贴装有六个单元像素100。
另外，在电路板1001的表面可以布置有九个端子C1、C2、C3、R1、R2、G1、G2、B1、B2。在电路板1001内可以布置有多层结构的布线1003，并且各个层的布线可以通过过孔连接到其他层的布线。布置在背面的九个端子C1、C2、C3、R1、R2、G1、G2、B1、B2通过电路板1001内的过孔及布线电连接到布置在上表面的第一部分1003a。
参照图9C，公共端子C1、C2、C3分别与两个单元像素100的子像素R、G、B共同电连接。另外，单个端子R1、R2、G1、G2、B1、B2可以分别与三个单元像素100的同种子像素R、G、B共同电连接。例如，单个端子R1可以与排列在第一列的三个单元像素100的子像素R共同电连接，单个端子R2可以与排列在第二列的三个单元像素100的子像素R共同电连接。相似地，单个端子G1可以与排列在第一列的三个单元像素100的子像素G共同电连接，单个端子G2可以与排列在第二列的三个单元像素100的子像素G共同电连接。并且，单个端子B1可以与排列在第一列的三个单元像素100的子像素B共同电连接，单个端子B2可以与排列在第二列的三个单元像素100的子像素B共同电连接。
据此，可以利用九个端子独立驱动六个单元像素100内的子像素R、G、B。虽然暴露在电路板1001的上表面的第一部分1003a为二十四个，但是端子的数量可以减少至小于第一部分1003a的1/2的数量。
在本实施例中，以单元像素100以3×2矩阵排列的情形为例进行说明，但容易理解的是，在以2×3矩阵排列的情况下，也可以利用相同的端子的数量来独立驱动六个单元像素100。
以上，已对本发明的多样的实施例进行了说明，然而本发明并不限定于这些实施例。并且，在不脱离本发明的技术思想的范围内，对一个实施例说明的事项或构成要素也可以应用于其他实施例。

Claims (20)

1.一种电路板，其特征在于，包括：
基底，在上表面具有多条布线；
第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；
第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，
其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域。
2.根据权利要求1所述的电路板，其特征在于，
所述第二感光性阻焊剂比所述第一感光性阻焊剂更厚。
3.根据权利要求2所述的电路板，其特征在于，
所述第一感光性阻焊剂具有10μm至15μm的厚度，
所述第二感光性阻焊剂具有20μm至25μm的厚度。
4.根据权利要求1所述的电路板，其特征在于，
所述垫开放区域使多条布线中的每一条的一部分暴露。
5.根据权利要求1所述的电路板，其特征在于，
所述多条布线中的每一条包括：
第一部分，位于所述垫开放区域内；
第二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及
第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
6.根据权利要求1所述的电路板，其特征在于，
所述电路板是印刷电路板。
7.一种显示装置，其特征在于，包括：
电路板；
单元像素，布置在所述电路板上；以及
成型部，覆盖所述单元像素，
其中，所述电路板包括：
基底，在上表面具有多条布线；
第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；
第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，
其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域，
所述单元像素布置在所述垫开放区域。
8.根据权利要求7所述的显示装置，其特征在于，
所述第二感光性阻焊剂比所述第一感光性阻焊剂更厚。
9.根据权利要求8所述的显示装置，其特征在于，
所述第一感光性阻焊剂具有10μm至15μm的厚度，
所述第二感光性阻焊剂具有20μm至25μm的厚度。
10.根据权利要求7所述的显示装置，其特征在于，
所述垫开放区域使多条布线中的每一条的一部分暴露。
11.根据权利要求7所述的显示装置，其特征在于，
所述布线中的每一条包括：
第一部分，位于所述垫开放区域内；
第二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及
第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
12.根据权利要求7所述的显示装置，其特征在于，
所述电路板是印刷电路板。
13.根据权利要求7所述的显示装置，其特征在于，
所述单元像素包括彼此相邻地布置的至少三个发光元件。
14.根据权利要求7所述的显示装置，其特征在于，
所述单元像素包括：
多个发光堆叠件，彼此堆叠；以及
连接电极，电连接于所述发光堆叠件。
15.根据权利要求7所述的显示装置，其特征在于，
所述单元像素遮挡所述垫开放区域。
16.根据权利要求7所述的显示装置，其特征在于，
所述成型部包括光吸收物质。
17.根据权利要求7所述的显示装置，其特征在于，还包括：
显示面板；以及
像素模块，布置于所述显示面板上，
其中，所述像素模块包括所述电路板及所述单元像素。
18.一种像素模块，其特征在于，包括：
电路板；
单元像素，布置在所述电路板上；以及
成型部，覆盖所述单元像素，
其中，所述电路板包括：
基底，在上表面具有多条布线；
第一感光性阻焊剂，覆盖所述布线，限定使所述布线的部分暴露的垫开放区域；
第二感光性阻焊剂，覆盖所述第一感光性阻焊剂，具有使所述垫开放区域暴露的开口部，
其中，所述第二感光性阻焊剂的开口部大于所述第一感光性阻焊剂的垫开放区域，
所述单元像素布置在所述垫开放区域。
19.根据权利要求18所述的像素模块，其特征在于，
所述单元像素遮挡所述垫开放区域。
20.根据权利要求18所述的像素模块，其特征在于，
所述布线中的每一条包括：
第一部分，位于所述垫开放区域内；
第二部分，位于所述第二感光性阻焊剂的开口部内，并且被所述第一感光性阻焊剂覆盖；以及
第三部分，被所述第一感光性阻焊剂及第二感光性阻焊剂覆盖。
CN202220453048.8U 2021-03-05 2022-03-03 电路板、显示装置及像素模块 Active CN217336009U (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163157180P 2021-03-05 2021-03-05
US63/157,180 2021-03-05
US202263310367P 2022-02-15 2022-02-15
US63/310,367 2022-02-15
US17/684,970 US20220285599A1 (en) 2021-03-05 2022-03-02 Circuit board having multiple solder resists and displaying apparatus having the same
US17/684,970 2022-03-02

Publications (1)

Publication Number Publication Date
CN217336009U true CN217336009U (zh) 2022-08-30

Family

ID=82998620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202220453048.8U Active CN217336009U (zh) 2021-03-05 2022-03-03 电路板、显示装置及像素模块

Country Status (5)

Country Link
US (1) US20220285599A1 (zh)
EP (1) EP4304304A1 (zh)
KR (1) KR20230154849A (zh)
CN (1) CN217336009U (zh)
WO (1) WO2022186634A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5296636B2 (ja) * 2009-08-21 2013-09-25 新光電気工業株式会社 半導体パッケージの製造方法
KR20170007935A (ko) * 2015-07-13 2017-01-23 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 발광소자 모듈
KR102514755B1 (ko) * 2017-07-10 2023-03-29 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
US11527519B2 (en) * 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
KR102149426B1 (ko) * 2019-05-13 2020-08-31 주식회사 레다즈 엘씨디 모듈 및 그 제조방법

Also Published As

Publication number Publication date
US20220285599A1 (en) 2022-09-08
KR20230154849A (ko) 2023-11-09
WO2022186634A1 (ko) 2022-09-09
EP4304304A1 (en) 2024-01-10

Similar Documents

Publication Publication Date Title
EP3951896B1 (en) Unit pixel comprising light emitting diodes, unit pixel module, and display device
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
CA3127995A1 (en) Light-emitting diode
CN213601872U (zh) 显示器装置、单元像素及像素模块
CN217641390U (zh) 像素模块及显示装置
US20240243242A1 (en) Unit pixel having light emitting device displaying apparatus
US20210384388A1 (en) Unit pixel having light emitting device and displaying apparatus
CN214848667U (zh) 单元像素及显示装置
CN214477447U (zh) 单元像素及显示装置
CN217336009U (zh) 电路板、显示装置及像素模块
CN215933632U (zh) 单元像素及显示装置
CN215896431U (zh) 单元像素及显示器装置
CN215896385U (zh) 单元像素制造用晶圆
CN116918465A (zh) 具有多层阻焊剂的电路板及具有该电路板的显示装置
EP4207320A1 (en) High-efficiency light emitting element, unit pixel having same, and display device having same
CN214625074U (zh) 单元像素及具有该单元像素的显示装置
EP4243071A1 (en) Unit pixel and display apparatus comprising same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant