CN214477447U - 单元像素及显示装置 - Google Patents

Abstract

本实用新型涉及一种单元像素及显示装置。根据本实用新型的一个以上的实施例的单元像素，包括：透明基板；多个发光元件，布置于所述透明基板上；以及静电放电(Electrostatic Discaharge：ESD)保护器，布置于所述透明基板上，用于保护所述发光元件中的至少一个免受静电放电的影响。

Description

单元像素及显示装置

技术领域

本实用新型涉及一种具有发光元件的单元像素及具有该单元像素的显示装置，尤其涉及一种具有静电放电防护功能的单元像素及具有该单元像素的显示装置。

背景技术

发光元件为利用作为无机光源的发光二极管的半导体元件，在诸如显示装置、车辆用灯具、一般照明的各种领域被多样地利用。发光二极管具有寿命长、耗电低、响应速度快的优点，因此正在迅速代替现有光源。

另外，现有的发光二极管在显示装置中主要作为背光光源而使用，然而最近正在开发利用发光二极管直接实现图像的显示装置。这样的显示器也称为微型LED显示器。

显示装置通常利用蓝色、绿色及红色的混合色来实现多种颜色。显示装置为了实现多种图像而包括多个像素，每个像素配备有蓝色、绿色及红色的子像素。通过这些子像素的颜色来确定特定像素的颜色，而且借由这些像素的组合来实现图像。

在微型LED显示器的情况下，微型LED对应于各子像素而排列在二维平面上，据此，一个基板上需要布置众多数量的微型LED。然而，微型LED具有非常小的面积，其面积例如约10,000μm²或更小。由于这样的小尺寸，难以分选微型LED，因此，尤其当需要将数百万或数千万个微型LED转印并贴装于显示面板时，不容易将微型LED贴装于显示面板上。尤其，微型LED可能因外部冲击(external shock)而受损，并且可能因静电放电(electrostaticdischarge)而受损。尤其，微型LED的小尺寸使得微型LED对静电放电变得更加脆弱。因此，由于在运输过程中发生的物理性冲击或诸如ESD的其他因素，微型LED可能会发生缺陷。

实用新型内容

本实用新型所要解决的技术问题在于提供一种能够易于进行微型LED的分选的单元像素及具有该单元像素的显示装置。

本实用新型所要解决的又一技术问题在于提供一种能够防止微型LED因外部冲击或静电放电而受损的单元像素及具有该单元像素的显示装置。

根据本实用新型的一个以上的实施例的一种单元像素包括：透明基板；多个发光元件，布置于所述透明基板上；及静电放电(Electrostatic Discaharge:ESD)保护器，布置于所述透明基板上，用于保护所述发光元件中的至少一个免受静电放电的影响。

所述静电放电保护器包括：导线，沿所述透明基板的边缘部分延伸。

所述导线包围所述发光元件。

所述单元像素还包括：连接层，电连接于所述发光元件，其中，所述导线电连接于所述连接层中的一个。

所述导线包围所述连接层。

所述连接层包括：共同连接层，共同电连接于所述发光元件，所述导线电连接于所述共同连接层。

所述共同连接层电连接于所述发光元件的n型半导体层。

所述静电放电保护器包括多条导线，并且，所述多条导线分别电连接于所述连接层。

所述静电放电保护器包括至少一个齐纳二极管，所述齐纳二极管电连接于所述发光元件中的至少一个。

所述单元像素还包括：连接层，电连接于所述发光元件，所述齐纳二极管电连接于所述连接层中的两个连接层。

所述静电放电保护器还包括：导线，沿所述透明基板的边缘部分延伸。

所述单元像素还包括：连接层，电连接于所述发光元件；并且所述导线电连接于所述连接层中的一个；并且所述齐纳二极管电连接于所述连接层中的两个连接层。

所述导线包围所述连接层。

所述连接层包括：共同连接层，共同电连接于所述发光元件，所述导线电连接于所述共同连接层。

所述共同连接层电连接于所述发光元件的n型半导体层。

所述静电放电保护器包括多条导线，并且，所述多条导线分别电连接于所述连接层。

根据本实用新型的一个以上的实施例的一种显示装置包括：电路基板；及单元像素，布置于所述电路基板上。所述单元像素包括：透明基板；多个发光元件，布置于所述透明基板上；及静电放电(Electrostatic Discaharge:ESD)保护器，布置于所述透明基板上，用于保护所述发光元件中的至少一个免受静电放电的影响。

所述静电放电保护器包括：导线，沿所述透明基板的边缘部分延伸。

所述导线共同电连接于所述发光元件。

所述静电放电保护器包括齐纳二极管，所述齐纳二极管电连接于所述发光元件中的至少一个发光元件。

根据本实用新型的一个以上的实施例的单元像素及具有该单元像素的显示装置，能够易于进行微型LED的分选。

根据本实用新型的一个以上的实施例的单元像素及具有该单元像素的显示装置，能够防止微型LED因外部冲击或静电放电而受损。

附图说明

图1是用于说明根据一实施例的显示装置的示意性的平面图。

图2是用于说明根据一实施例的像素模块的示意性的平面图。

图3A是用于说明根据一实施例的发光元件的示意性的平面图。

图3B是沿图3A的截取线A-A’而截取的示意性的剖视图。

图4A是用于说明根据一实施例的单元像素的示意性的平面图。

图4B是沿图4A的截取线B-B’而截取的示意性的剖视图。

图4C是沿图4A的截取线C-C’而截取的示意性的剖视图。

图5A是用于说明根据一实施例的像素模块而沿图2的截取线D-D’而截取的示意性的部分剖视图。

图5B是用于说明根据一实施例的像素模块而沿图2的截取线E-E’而截取的示意性的部分剖视图。

图6A是用于说明根据又一实施例的单元像素的示意性的平面图。

图6B是沿图6A的截取线F-F’而截取的示意性的剖视图。

图6C是沿图6A的截取线G-G’而截取的示意性的剖视图。

图7A是用于说明根据又一实施例的单元像素的示意性的平面图。

图7B是沿图7A的截取线H-H’而截取的示意性的剖视图。

图8是用于说明根据又一实施例的单元像素的示意性的平面图。

图9是用于说明根据又一实施例的单元像素的示意性的平面图。

具体实施方式

以下，参照附图详细说明本实用新型的实施例。下面介绍的实施例是为了向本实用新型所属的技术领域的普通技术人员充分传递本实用新型的思想而作为示例提供的。因此，本实用新型不限于以下说明的实施例，也可以具体化为其他形态。并且，在附图中，为了方便起见，可以夸大表示构成要素的宽度、长度、厚度等。并且，在记载为一个构成要素在另一构成要素“上部”或者“之上”时，不仅包括各部分位于另一部分的“紧邻的上部”或者“紧邻的上方”的情形，还包括在各构成要素和另一构成要素之间夹设有其他构成要素的情形。贯穿整个说明书，相同的附图标记表示相同的构成要素。

根据本实用新型的一个以上的实施例的一种单元像素包括：透明基板；多个发光元件，布置于所述透明基板上；及静电放电(Electrostatic Discaharge:ESD)保护器，布置于所述透明基板上，用于保护所述发光元件中的至少一个免受静电放电的影响。

在一些实施例中，所述ESD保护器可以包括：导线，沿所述透明基板的边缘部分延伸。

所述导线可以包围所述发光元件。

所述单元像素还可以包括：连接层，电连接于所述发光元件，其中，所述导线可以电连接于所述连接层中的一个。

并且，所述导线可以包围所述连接层。

进一步地，所述连接层可以包括共同电连接于所述发光元件的共同连接层，所述导线可以电连接于所述共同连接层。

在一实施例中，所述共同连接层可以电连接于所述发光元件的n型半导体层。

另外，所述ESD保护器可以包括多条导线，并且，所述多条导线可以分别电连接于所述连接层。

在一些实施例中，所述ESD保护器可以包括至少一个齐纳二极管，所述齐纳二极管可以电连接于所述发光元件中的至少一个。

所述单元像素还可以包括：连接层，电连接于所述发光元件，其中，所述齐纳二极管可以电连接于所述连接层中的两个连接层。

进一步地，所述ESD保护器还可以包括：导线，沿所述透明基板的边缘部分延伸。

所述单元像素还可以包括：连接层，电连接于所述发光元件，其中，所述导线可以电连接于所述连接层中的一个，并且所述齐纳二极管可以电连接于所述连接层中的两个连接层。

另外，所述导线可以包围所述连接层。

进一步地，所述连接层可以包括：共同连接层，共同电连接于所述发光元件，其中，所述导线可以电连接于所述共同连接层。

所述共同连接层可以电连接于所述发光元件的n型半导体层。

所述ESD保护器可以包括：多条导线，其中，所述多条导线可以分别电连接于所述连接层。

根据本实用新型的一个以上的实施例的一种显示装置包括电路基板及布置于所述电路基板上的单元像素。所述单元像素包括：透明基板；多个发光元件，布置于所述透明基板上；及静电放电(Electrostatic Discaharge:ESD)保护器，布置于所述透明基板上，用于保护所述发光元件中的至少一个免受静电放电的影响。

所述ESD保护器可以包括：导线，沿所述透明基板的边缘部分延伸。

在一实施例中，所述导线可以共同电连接于所述发光元件。

所述ESD保护器可以包括齐纳二极管，其中，所述齐纳二极管可以电连接于所述发光元件中的至少一个。

以下，参照附图更加详细地说明本实用新型的实施例。

图1是用于说明根据本实用新型的一实施例的显示装置10000的示意性的平面图，图2是用于说明根据一实施例的像素模块1000的示意性的平面图。

参照图1及图2，显示装置10000可以包括面板基板2100及多个像素模块1000。

显示装置10000没有特别限制，可以包括微型LED TV、智能手表、诸如VR头戴式耳机之类的VR显示装置、或者诸如增强现实眼镜之类的AR显示装置。

面板基板2100可以包括用于无源矩阵驱动或有源矩阵驱动的电路。在一实施例中，面板基板2100可以在内部包括布线及电阻，在另一实施例中，面板基板2100可以包括布线、晶体管及电容器。面板基板2100还可以在上表面具有能够与布置的电路电连接的垫。

在一实施例中，多个像素模块1000在面板基板2100上整齐排列。各像素模块1000可以包括电路基板1001、布置于电路基板1001上的多个单元像素100及覆盖单元像素100的成型部1200。在另一实施例中，多个单元像素100可以直接排列于面板基板2100上，成型部1200也可以覆盖单元像素100。

并且，各单元像素100包括多个发光元件10a、10b、10c。发光元件10a、10b、10c可以发出彼此不同颜色的光。如图2所示，各单元像素100内的发光元件10a、10b、10c可以排列成一列。在一实施例中，发光元件10a、10b、10c可以沿相对于实现图像的显示画面的垂直方向排列。然而，本实用新型并不局限于此，发光元件10a、10b、10c也可以沿相对于实现图像的显示画面的水平方向排列。

在将发光元件10a、10b、10c直接贴装于面板基板2100上的情况下，容易发生难以处理的发光元件的贴装不良。在此情况下，将面板基板2100和发光元件全部废弃，从而可能发生较大的费用损失。相反，首先制造贴装发光元件10a、10b、10c的单元像素100，并选择良好的单元像素100贴装于面板基板2100上，从而能够减少因发光元件贴装不良而引起的费用损失。

进一步地，由于通过分选单元像素100来代替直接分选发光元件10a、10b、10c，因此能够容易地贴装发光元件10a、10b、10c。并且，发光元件10a、10b、10c布置于单元像素100内，因此能够防止发光元件10a、10b、10c因外部冲击而受损。

以下，以布置于显示装置10000内的发光元件10a、10b、10c、单元像素100及像素模块1000的顺序对显示装置10000的各构成要素进行详细说明。

首先，图3A是用于说明根据本实用新型的一实施例的发光元件10a的示意性的平面图，图3B是沿图3A的截取线A-A’而截取的示意性的剖视图。在此，虽然以发光元件10a为例进行说明，然而发光元件10b、10c也具有相似的结构，因此省略彼此重复的说明。

参照图3A及图3B，发光元件10a可以包括包含第一导电型半导体层21、活性层23及第二导电型半导体层25的发光结构体、欧姆接触层27、第一接触垫53、第二接触垫55、绝缘层59、第一电极垫61及第二电极垫63。

从平面图观察，发光元件10a可以具有包括长轴及短轴的矩形形状的外形。例如，长轴长度可以具有100μm以下的尺寸，短轴长度可以具有70μm以下的尺寸。发光元件10a、10b、10c可以具有大致相似的外形及尺寸。

发光结构体(即，第一导电型半导体层21、活性层23及第二导电型半导体层25)可以生长于基板上。所述基板可以是氮化镓基板、GaAs基板、Si基板、蓝宝石基板，尤其是图案化的蓝宝石基板等能够使用为半导体生长用的多种基板。生长基板可以利用机械研磨、激光剥离、化学剥离等的技术从半导体层分离。然而，本实用新型并不局限于此，基板的一部分也可以残留而构成第一导电型半导体层21的至少一部分。

在一实施例中，在发出红光的发光元件10a的情况下，半导体层可以包括砷化铝镓(aluminum gallium arsenide，AlGaAs)、磷砷化镓(gallium arsenide phosphide，GaAsP)、磷化铝镓铟(aluminum gallium indium phosphide，AlGaInP)或磷化镓(galliumphosphide，GaP)。

在发出绿光的发光元件10b的情况下，半导体层可以包括氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(GaP)、磷化铝镓铟(AlGaInP)或磷化铝镓(AlGaP)。

在一实施例中，在发出蓝光的发光元件10c的情况下，半导体层可以包括氮化镓(GaN)、氮化铟镓(InGaN)或硒化锌(zinc selenide，ZnSe)。

第一导电型和第二导电型作为彼此相反的极性，在第一导电型是n型的情况下，第二导电型是p型，而在第一导电型是p型的情况下，第二导电型是n型。

第一导电型半导体层21、活性层23及第二导电型半导体层25可以利用诸如金属有机化学气相沉积法(MOCVD)之类的公知的方法在腔室内生长于基板上。并且，第一导电型半导体层21包括n型杂质(例如，Si、Ge、Sn)，第二导电型半导体层25包括p型杂质(例如，Mg、Sr、Ba)。在发出绿光的发光元件10b或发出蓝光的发光元件10c的情况下，第一导电型半导体层21可以包括包含作为掺杂剂的Si的GaN或AlGaN，第二导电型半导体层25可以包括包含作为掺杂剂的Mg的GaN或AlGaN。

虽然在附图中示出了第一导电型半导体层21及第二导电型半导体层25分别为单层，然而这些层可以是多层，并且也可以包括超晶格层。活性层23可以包括单量子阱结构或多量子阱结构，并且可以调节化合物半导体的组成比而发出所期望的波长。例如，活性层23可以发出蓝光、绿光、红光或紫外线。

第二导电型半导体层25及活性层23可以具有台面M结构并布置于第一导电型半导体层21上。台面M可以包括第二导电型半导体层25及活性层23，并且如图3B所示，也可以包括第一导电型半导体层21的一部分。台面M可以位于第一导电型半导体层21的一部分区域上，并且第一导电型半导体层21的上表面可以在台面M周围暴露。

在本实施例中，台面M形成为在其周边暴露第一导电型半导体层21。

在另一实施例中，也可以形成有贯通台面M而使第一导电型半导体层21暴露的贯通孔。

在一实施例中，所述第一导电型半导体层21可以具有平坦的光发出面。在另一实施例中，所述第一导电型半导体层21可以在光发出面侧具有通过表面纹理化的凹凸图案。表面纹理化可以通过利用例如干式或湿式蚀刻工艺的图案化来执行。例如，在第一导电型半导体层21的光发出面可以形成有锥体形状的突出部，锥体的高度可以是2μm至3μm，锥体的间距可以是1.5μm至2μm，并且锥体的底部直径可以是约3μm至5μm。锥体也可以是截头形状，在此情况下，锥体的上表面直径可以是约2μm至3μm。

在另一实施例中，凹凸图案可以包括第一凹凸图案及在第一凹凸图案上附加形成的第二凹凸图案。

通过在第一导电型半导体层21的表面形成凹凸图案，可以减少内部全反射，从而提高光提取效率。第一发光元件10a至第三发光元件10c均可以对第一导电型半导体层执行表面纹理化，据此，可以使从第一发光元件10a至第三发光元件10c发出的光的指向角均匀化。然而本实用新型并不局限于此，发光元件10a、10b、10c中的至少一个也可以不包括凹凸图案而具有平坦的面。

欧姆接触层27布置于第二导电型半导体层25上而与第二导电型半导体层25欧姆接触。欧姆接触层27可以形成为单层或多层，并且可以利用透明导电性氧化膜或金属膜而形成。透明导电性氧化膜的示例可以包括如ITO或ZnO等，金属膜的示例可以包括如Al、Ti、Cr、Ni、Au等的金属及其合金。

第一接触垫53布置于暴露的第一导电型半导体层21上。第一接触垫53可以欧姆接触于第一导电型半导体层21。例如，第一接触垫53可以形成为欧姆接触于第一导电型半导体层21的欧姆金属层。可以根据第一导电型半导体层21的半导体材料来适当地选择第一接触垫53的欧姆金属层。也可以省略第一接触垫53。

第二接触垫55可以布置于欧姆接触层27上。第二接触垫55电连接于欧姆接触层27。也可以省略第二接触垫55。

绝缘层59覆盖台面M、欧姆接触层27、第一接触垫53及第二接触垫55。绝缘层59具有暴露第一接触垫53及第二接触垫55的开口部59a和59b。绝缘层59可以形成为单层或多层。进一步地，绝缘层59也可以包括层叠有折射率彼此不同的绝缘层的分布式布拉格反射器。例如，分布式布拉格反射器可以包括选自SiO₂、Si₃N₄、SiON、TiO₂、Ta₂O₅、Nb₂O₅中的至少两种绝缘层。

分布式布拉格反射器反射从活性层23发出的光。分布式布拉格反射器可以针对包括从活性层23发出的光的峰值波长在内的相对较宽的波长范围而表现出高反射率，并且可以考虑光的入射角而设计。在一实施例中，分布式布拉格反射器可以对以入射角为0度入射的光具有比以其他入射角入射的光更高的反射率。在另一实施例中，分布式布拉格反射器可以对以其他特定入射角入射的光具有比以入射角为0度入射的光更高的反射率。例如，分布式布拉格反射器可以对以入射角为10度入射的光具有比以入射角为0度入射的光更高的反射率。

此外，蓝色发光元件10c的发光结构体具有比红色发光元件10a及绿色发光元件10b的发光结构体更高的内部量子效率。据此，蓝色发光元件10c可以表现出比红色发光元件10a及绿色发光元件10b更高的光提取效率。据此，可能难以适当地维持红光、绿光及蓝光的颜色混合比。

为了调节红光、绿光及蓝光的颜色混合比，应用于发光元件10a、10b、10c的分布式布拉格反射器可以形成为具有彼此不同的反射率。例如，蓝色发光元件10c与红色发光元件10a及绿色发光元件10b相比可以具有相对更低的反射率的分布式布拉格反射器。例如，形成在蓝色发光元件10c的分布式布拉格反射器对于从活性层23生成的蓝光在入射角为0度的情况下，可以具有小于约95％的反射率，进一步地，可以具有小于90％的反射率，绿色发光元件10b对于绿光在入射角为0度的情况下，可以具有约95％至99％的反射率，红色发光元件10a对于红光在入射角为0度的情况下，可以具有99％或更高的反射率。

在一实施例中，应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的分布式布拉格反射器可以具有大致相似的厚度。例如，应用于这些发光元件10a、10b、10c的分布式布拉格反射器之间的厚度之差可以小于最厚的分布式布拉格反射器厚度的10％。通过减小分布式布拉格反射器的厚度之差，可以相似地设定应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的工艺条件(例如，将绝缘层59图案化的工艺)，进而，可以防止单元像素制造工艺变得复杂。进一步地，应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的分布式布拉格反射器也可以具有大致相似的层叠数。然而，本实用新型不局限于此。

第一电极垫61及第二电极垫63布置于绝缘层59上。第一电极垫61可以从第一接触垫53的上部延伸至台面M的上部，第二电极垫63可以布置于台面M的上部区域中。第一电极垫61可以通过开口部59a连接于第一接触垫53，第二电极垫63可以电连接于第二接触垫55。第一电极垫61也可以直接欧姆接触于第一导电型半导体层21，在此情况下，可以省略第一接触垫53。并且，在第二接触垫55被省略的情况下，第二电极垫63可以直接连接于欧姆接触层27。

第一电极垫61和/或第二电极垫63可以利用单层或多层金属形成。可以使用Al、Ti、Cr、Ni、Au等金属及其合金等作为第一电极垫61和/或第二电极垫63的材料。例如，第一电极垫61及第二电极垫63可以在最上端包括Ti层或Cr层，并且可以在其下面包括Au层。

尽管与附图一起简要说明了根据本实用新型的一实施例的发光元件10a，然而除了上述层以外，发光元件10a还可以包括具有附加功能的层。例如，还可以包括反射光的反射层、用于绝缘特定构成要素的附加绝缘层、防止焊料扩散的焊料防止层等多种层。

此外，在形成倒装芯片型的发光元件的情况下，可以以多种形态形成台面，第一电极垫61及第二电极垫63的位置或形状也可以进行多种变更。并且，欧姆接触层27也可以被省略，第二接触垫55或第二电极垫63可以直接接触于第二导电型半导体层25。

图4A是用于说明根据本实用新型的一实施例的单元像素100的示意性的平面图，图4B是沿图4A的截取线B-B’而截取的示意性的剖视图，图4C是沿图4A的截取线C-C’而截取的示意性的剖视图。

参照图4A、图4B、图4C，单元像素100可以包括透明基板121、第一发光元件10a至第三发光元件10c、表面层122、光阻挡层123、粘合层125、阶梯差调节层127、连接层129a、129b、129c、129d及绝缘物质层131。

单元像素100包括第一发光元件10a、第二发光元件10b、第三发光元件10c而提供一个像素。第一发光元件10a至第三发光元件10c发出彼此不同颜色的光，并且这些发光元件分别与子像素对应。

透明基板121是PET、玻璃基板、石英、蓝宝石基板等的透光性基板。透明基板121布置于显示装置(图1的显示装置10000)的光发出面，从发光元件10a、10b、10c发出的光通过透明基板121而向外部发出。透明基板121可以具有上表面及下表面。透明基板121可以在面向发光元件10a、10b、10c的表面(即，上表面)包括凹凸图案121p。凹凸图案121p使从发光元件10a、10b、10c发出的光散射而增加指向角。并且，从具有彼此不同的指向角特性的发光元件10a、10b、10c发出的光可以借由所述凹凸图案121p而以均匀的指向角发出。据此，可以防止根据观察角度而发生色差。

凹凸图案121p可以是规则的，也可以是不规则的。凹凸图案121p可以具有例如3μm的节距、2.8μm的直径及1.8μm的高度。凹凸图案121p通常可以是应用于图案化的蓝宝石基板的图案，然而并不局限于此。

透明基板121还可以包括防反射涂层，也可以包括防眩光层或进行防眩光处理。透明基板121可以具有例如50μm至300μm的厚度。

由于透明基板121布置于光发出面，因此透明基板121不包括电路。然而，本实用新型并不局限于此，也可以包括电路。

另外，虽然图示了在一个透明基板121形成有一个单元像素100的情况，然而也可以在一个透明基板121形成多个单元像素100。

表面层122覆盖透明基板121的凹凸图案121p。表面层122可以沿凹凸图案121p的形状形成。表面层122可以提高在其上形成的光阻挡层123的粘合力。例如，表面层122可以利用氧化硅膜形成。表面层122也可以根据透明基板121的类型而被省略。

光阻挡层123形成于透明基板121的上表面上。光阻挡层123可以接触于表面层122。光阻挡层123可以包括诸如炭黑之类的吸收光的吸收物质。光吸收物质防止在发光元件10a、10b、10c生成的光从透明基板121与发光元件10a、10b、10c之间的区域朝侧面侧泄漏，提高显示装置的对比度。

光阻挡层123可以具有用于使由发光元件10a、10b、10c生成的光入射至透明基板121的光行进路径的窗口123a、123b、123c，为此，可以在透明基板121上以暴露透明基板121的方式被图案化。窗口123a、123b、123c的宽度可以小于发光元件的宽度，然而并不局限于此。例如，窗口123a、123b、123c的宽度可以比发光元件10a、10b、10c的宽度大，由此，可以在发光元件10a与光阻挡层123之间形成间隙。

粘合层125附着于透明基板121上。粘合层125可以覆盖光阻挡层123。粘合层125可以附着于透明基板121的整个表面上，然而并不局限于此，也可以以使透明基板121的边缘附近区域暴露的方式附着于一部分区域。粘合层125用于将发光元件10a、10b、10c附着于透明基板121。粘合层125可以填充形成于光阻挡层123的窗口123a、123b、123c。

粘合层125可以形成为透光性层，并且使从发光元件10a、10b、10c发出的光透射。粘合层125可以利用有机粘合剂而形成。例如，粘合层125可以利用透明环氧树脂而形成。并且，粘合层125为了使光扩散而可以包括SiO₂、TiO₂、ZnO等的扩散物质(diffuser)。光扩散物质防止从光发出面观察到发光元件10a、10b、10c。

另外，第一发光元件10a至第三发光元件10c布置于透明基板121上。第一发光元件10a至第三发光元件10c可以借由粘合层125而附着于透明基板121。第一发光元件10a至第三发光元件10c可以以与光阻挡层123的窗口123a、123b、123c对应的方式布置。

如图4B及图4C所示，第一发光元件10a至第三发光元件10c可以布置于粘合层125的平坦的面上。粘合层125可以布置于发光元件10a、10b、10c的下表面下方。在另一实施例中，粘合层125可以部分地覆盖第一发光元件10a至第三发光元件10c的侧面。

第一发光元件10a至第三发光元件10c例如可以是红色发光元件、绿色发光元件、蓝色发光元件。第一发光元件10a至第三发光元件10c各自的具体构成与在前参照图3A及图3B所述的相同，因此省略详细说明。

如图4A所示，第一发光元件10a至第三发光元件10c可以排列成一列。尤其，在透明基板121是蓝宝石基板的情况下，蓝宝石基板可以根据切割方向而包括借由结晶面而干净的切割面(例如，m面)和不干净的切割面(例如，a面)。例如，在切割成四边形形状的情况下，两侧的两个切割面(例如，m面)可以沿结晶面而被干净地切割，与这些切割面垂直布置的其他两个切割面(例如，a面)可能不会如此。在此情况下，蓝宝石基板121的干净的切割面可以与发光元件10a、10b、10c的整齐排列的方向平行。例如，在图4A中，干净的切割面(例如，m面)可以布置于上下，另外两个切割面(例如，a面)可以布置于左右。

并且，第一发光元件10a至第三发光元件10c可以分别沿长轴方向彼此平行排列。第一发光元件10a至第三发光元件10c的短轴方向可以与这些发光元件的整齐排列方向一致。

第一发光元件10a至第三发光元件10c可以是在前参照图3A及图3B说明的发光元件，然而并不局限于此，可以使用水平型或倒装芯片结构的多种发光元件。

阶梯差调节层127覆盖第一发光元件10a至第三发光元件10c及粘合层125。阶梯差调节层127具有暴露发光元件10a、10b、10c的第一电极垫61及第二电极垫63的开口部127a。阶梯差调节层127将形成有连接层129a、129b、129c、129d的表面的高度调节为恒定，从而有助于能够安全地形成连接层。阶梯差调节层127可以利用例如感光性聚酰亚胺形成。

阶梯差调节层127可以布置于被粘合层125的边缘所包围的区域内，然而并不局限于此。例如，阶梯差调节层127也可以形成为部分地暴露粘合层125的边缘。

阶梯差调节层127的侧面相对于粘合层125的上表面可以以小于90度的角度倾斜。例如，阶梯差调节层127的侧面可以相对于粘合层125的上表面具有约60度的倾斜角。

第一连接层129a至第四连接层129d形成于阶梯差调节层127上。连接层129a、129b、129c、129d可以通过阶梯差调节层127的开口部127a而连接于第一发光元件10a至第三发光元件10c的第一电极垫61及第二电极垫63。

如图4A及图4B所示，在一实施例中，第一连接层129a可以电连接于第一发光元件10a的第二导电型半导体层，第二连接层129b可以电连接于第二发光元件10b的第二导电型半导体层，第三连接层129c可以电连接于第三发光元件10c的第二导电型半导体层，并且第四连接层129d可以共同电连接于第一发光元件10a至第三发光元件10c的第一导电型半导体层。在本说明书中，第四连接层129d为共同连接于发光元件10a、10b、10c的共同连接层。第一连接层129a至第四连接层129d可以一同形成于阶梯差调节层127上，并且可以包括例如Au。

在另一实施例中，第一连接层129a可以电连接于第一发光元件10a的第一导电型半导体层，第二连接层129b可以电连接于第二发光元件10b的第一导电型半导体层，第三连接层129c可以电连接于第三发光元件10c的第一导电型半导体层，并且第四连接层129d可以共同电连接于第一发光元件10a至第三发光元件10c的第二导电型半导体层。第一连接层129a至第四连接层129d可以一同形成于阶梯差调节层127上。

绝缘物质层131可以形成为比阶梯差调节层127更薄的厚度。绝缘物质层131与阶梯差调节层127的厚度之和可以为1μm以上且50μm以下，但并不局限于此。同时，绝缘物质层131的侧面可以相对于粘合层125的上表面具有小于90度的倾斜角，例如具有约60度的倾斜角。

绝缘物质层131覆盖阶梯差调节层127的侧面及连接层129a、129b、129c、129d。并且绝缘物质层131可以覆盖粘合层125的一部分。绝缘物质层131具有使连接层129a、129b、129c、129d暴露的开口部131a、131b、131c、131d，由此能够定义单元像素100的垫的区域。

在一实施例中，绝缘物质层131可以为半透明物质，可以利用有机物质或者无机物质形成。绝缘物质层131可以利用例如聚酰亚胺形成。在绝缘物质层131与阶梯差调节层127一同利用聚酰亚胺形成的情况下，除了垫的区域以外，连接层129a、129b、129c、129d的下部表面、侧表面及上部表面均可以用聚酰亚胺包围。

此外，单元像素100可以利用焊料等接合(bonding)材料贴装于电路基板，接合材料可以接合暴露于绝缘物质层131的开口部131a、131b、131c、131d的连接层129a、129b、129c、129d和电路基板上的垫。

根据本实施例，单元像素100不包括额外的凸块，并且连接层129a、129b、129c、129d被用作接合垫。然而本实用新型并不局限于此，也可以形成为覆盖绝缘物质层131的开口部131a、131b、131c、131d的接合垫。在一实施例中，接合垫可以形成为脱离第一连接层129a至第四连接层129d的上部区域而部分地覆盖发光元件10a、10b、10c。

在本实施例中，以发光元件10a、10b、10c借由粘合层125而附着于透明基板121的情形进行了说明，然而也可以利用其他结合器(coupler)而代替粘合层125来使发光元件10a、10b、10c结合于透明基板121。例如，可以利用间隔件使发光元件10a、10b、10c结合于透明基板121，因此，在发光元件10a、10b、10c与透明基板121之间的区域可以填充有气体或液体。借由这些气体或液体可以形成使从发光元件10a、10b、10c发出的光透射的光学层。上述的粘合层125也是光学层的一例。在此，光学层利用与发光元件10a、10b、10c不同的材料(例如，气体、液体或固体)形成，因而与发光元件10a、10b、10c内的半导体层的材料区分。

图5A是用于说明根据本实用新型的一实施例的像素模块1000沿图2的截取线D-D’而截取的示意性的部分剖视图，图5B是沿图2的截取线E-E’而截取的示意性的部分剖视图。

参考图5A及图5B，像素模块1000包括电路基板1001及排列于电路基板1001上的单元像素100。进一步地，像素模块1000还可以包括覆盖单元像素100的成型部1200。

电路基板1001可以具有用于将面板基板2100与发光元件10a、10b、10c电连接的电路。电路基板1001内的电路可形成为多层结构。并且，电路基板1001还可以包括用于以无源矩阵驱动方式驱动发光元件10a、10b、10c的无源电路或用于以有源矩阵驱动方式驱动发光元件10a、10b、10c的有源电路。电路基板1001可以包括暴露于表面的垫1003。

单元像素100的具体构成与参照图4A、图4B及图4C说明的构成相同，因此为避免重复而省略了详细说明。单元像素100可以整齐排列于电路基板1001上。单元像素100可以以2×2、2×3、3×3、4×4、5×5等多种行列排列。

单元像素100借由接合材料1005接合于电路基板1001。例如，接合材料1005将通过参照图4A、图4B及图4C说明的绝缘物质层131的开口部131a、131b、131c、131d而暴露的连接层129a、129b、129c、129d接合于电路基板1001上的垫1003。接合材料1005例如可以是焊料，可以利用丝网印刷等技术将焊膏布置于垫1003上之后，通过回流焊工艺接合单元像素100和电路基板1001。电路基板1001上的垫1003可以向从电路基板1001上表面上方突出，或者也可以布置于电路基板1001的上表面的下方。

根据本实施例，单一结构的接合材料1005可以布置于连接层129a、129b、129c、129d与垫1003之间，接合材料1005可以直接连接连接层129a、129b、129c、129d与垫1003。

成型部1200覆盖多个单元像素100。成型部1200的总厚度可以在约150μm至350μm的范围内。成型部1200可以包括光扩散层230及黑色成型层250。光扩散层230可以包括诸如环氧树脂成型料的透明基质和分散在透明基质内的光扩散颗粒。光扩散颗粒可以是例如二氧化硅或TiO₂等，但并不局限于此。成型部1200例如可以具有约50μm至约200μm范围内的厚度，光扩散颗粒可以在例如相对于成型部1200总重量的约0.2重量％至10重量％范围内包含于成型部1200内。光扩散层230扩散从发光元件10a、10b、10c发出的光。光扩散层230有助于均匀地混合从单元像素100发出的彼此不同颜色的光，并且妨碍从单元像素100的侧面发出的光向外部发出。

黑色成型层250在基质内包括吸收光的物质。基质可以是例如干膜型阻焊剂(DFSR：dry-Film type solder resist)、光成像阻焊剂(PSR：photoimageable solderresist)或环氧树脂成型料(EMC)等，但并不局限于此。光吸收物质可以包括诸如炭黑的光吸收染料。光吸收染料可以直接在基质内扩散，或者可以涂覆于有机颗粒或无机颗粒的表面并在基质内扩散。为了涂覆光吸收物质可以使用多种类型的有机颗粒或者无机颗粒。例如，可以使用通过炭黑涂覆的TiO₂或二氧化硅颗粒而得到的颗粒。黑色成型层250可以以约50μm至约200μm范围内的厚度形成。可以通过调节黑色成型层250内包含的光吸收物质的浓度来调节黑色成型层250的透光率。光吸收物质可以相对于整个基质在约0.05重量％至约10重量％范围内。

黑色成型层250可以形成为光吸收物质均匀分散的单层，然而本实用新型并不局限于此。黑色成型层250也可以形成为光吸收物质的浓度彼此不同的多层。例如，黑色成型层250可以包括光吸收物质的浓度彼此不同的两个层。在此情形下，邻近光扩散层230的第一层与第二层相比可以包含更多的光吸收物质。通过使第一层的光吸收率高于第二层的光吸收率，能够减小从单元像素100向上部发出的光的整体吸收量，由此，可以增加像素模块1000的亮度。

在一实施例中，在黑色成型层250形成为多层的情况下，这些层的边界可以被彼此清楚地区分。例如，将光吸收物质的浓度彼此不同的层分别单独地制作成膜之后，可以通过将膜夹持来制作黑色成型层250。或者，也可以将光吸收物质的浓度彼此不同的层通过连续印刷来形成黑色成型层250。在另一实施例中，黑色成型层250可以形成为光吸收物质的浓度沿其厚度方向逐渐降低。

虽然从单元像素100垂直入射的光由于通过黑色成型层250的路径较短而容易透射黑色成型层250，但是具有倾斜角而入射的光由于通过黑色成型层250的路径较长而大部分被黑色成型层250吸收。因此，借由黑色成型层250可以防止单元像素100之间的光干涉，提高显示装置的对比度，尤其能够减小色差。

成型部1200可以利用诸如层压、旋涂、缝涂、印刷等技术而形成。作为一例，成型部1200可以在将光扩散层230和黑色成型层250紧贴之后，通过真空层压技术形成于单元像素100上。

可以通过将图5A及图5B示出的像素模块1000贴装于图1的面板基板2100上而提供显示装置10000。电路基板1001具有与垫1003连接的底部垫。底部垫可以以与垫1003一一对应的方式布置，然而可以通过共同连接而减少底部垫的数量。

在本实施例中，通过单元像素100形成为像素模块1000并将像素模块1000贴装于面板基板2100上而提供显示装置10000，据此，可以提高显示装置的工艺良率。然而，本实用新型并不局限于此，单元像素100也可以直接贴装于面板基板2100上。

此外，虽然单元像素100可以防止发光元件10a、10b、10c的物理性损伤，但是对静电放电仍然脆弱。在利用单元像素100来制作像素模块1000或制作显示装置10000期间，机械或人体中产生的静电能够可以发光元件10a、10b、10c，从而降低发光元件10a、10b、10c的可靠性。主要为高电压的静电通过瞬时通电而损坏电极连接部位，或者损坏发光元件10a、10b、10c内部的诸如穿线位错(threading dislocation)的脆弱部分，从而使电特性劣化。这样的电特性劣化在制造显示装置的过程中会立即发生，也会随着时间的流逝，在使用显示装置的过程中发生不良。因此，需要防止通过静电放电在发光元件10a、10b、10c发生的直接损伤或潜在损伤。

以下针对通过向前述的单元像素100添加静电放电保护器，来保护发光元件10a、10b、10c免受静电放电的影响的单元像素的实施例进行详细说明。

图6A是用于说明根据又一实施例的单元像素200的示意性的平面图，图6B是沿图6A的截取线F-F’而截取的示意性的剖视图，图6C是沿图6A的截取线G-G’而截取的示意性的剖视图。

参照图6A、图6B及图6C，单元像素200与参照图4A、图4B及图4C说明的单元像素100大致相似，区别仅在于还包括与连接层129d连接的导线141。

导线141可以与连接层129a、129b、129c、129d一同形成，并且可以利用与连接层相同的金属材料形成。然而，本实用新型并非局限于此，可以通过与连接层129a、129b、129c、129d不同的工艺形成，并且可以利用其他导电性材料形成。导线141与连接层129a、129b、129c、129d相同可以被绝缘物质层131覆盖。然而，本实用新型并不局限于此，导线141可以暴露于外部。

导线141可以包围发光元件10a、10b、10c，进一步地，导线141可以包围连接层129a、129b、129c、129d，即垫的区域。如图6A所示，导线141沿单元像素200的边缘而布置。

在一实施例中，导线141连接于共同电连接于发光元件10a、10b、10c的第一导电型半导体层21的连接层129d。如上参照图4A、图4B及图4C所述，第一接触垫53布置于发光元件10a、10b、10c的第一导电型半导体层21上。连接层129d可以电连接于第一接触垫53而共同地电连接于第一导电型半导体层21。

静电具有高电压，但电流相对较低，因此可以通过旁路来控制。尤其，由静电放电引起的不良发生在第二接触垫55侧，而不发生在第一接触垫53侧。因此，在因静电引起的电流流向第二接触垫55之前，利用导线141在连接层129d提供旁路，从而可以防止由静电引起的发光元件10a、10b、10c的损伤。

因此，通过将导线141连接于共同电连接于第一导电型半导体层21的连接层129d来提供针对静电的旁路，从而能够保护发光元件10a、10b、10c免受静电放电的影响。

在另一实施例中，连接层129d可以代替第一导电型半导体层21而共同电连接于第二导电型半导体层25，导线141可以连接于共同电连接于发光元件10a、10b、10c的第二导电型半导体层的连接层129d。

在本实施例中，用于防止静电放电的导线141沿单元像素200的边缘而布置，从而可以用作对静电放电的缓冲器。

图7A是用于说明根据又一实施例的单元像素300的示意性的平面图，图7B是沿图7A的截取线H-H’而截取的示意性的剖视图。

参照图7A及图7B，单元像素300与参照图4A、图4B及图4C说明的单元像素100大致相似，区别仅在于齐纳二极管210a、210b、210c分别电连接于发光元件10a、10b、10c。

齐纳二极管210a可以位于发光元件10a的附近并且电连接于连接层129a及连接层129d，齐纳二极管210b位于发光元件10b的附近并且电连接于连接层129b及连接层129d，齐纳二极管210c位于发光元件10c的附件并且电连接于连接层129c及连接层129d。

在将发光元件10a、10b、10c附着于粘合层125上之后，可以将齐纳二极管210a、210b、210c附着于粘合层125。在一形态中，通过在与发光元件10a、10b、10c相同的线上以相同间距布置齐纳二极管210a、210b、210c，可以容易地进行发光元件10a、10b、10c和齐纳二极管210a、210b、210c的转印工序。之后，发光元件10a、10b、10c和齐纳二极管210a、210b、210c可以彼此电连接。

齐纳二极管210a、210b、210c与发光元件10a、10b、10c相隔预定间隔而布置，以防止从发光元件10a、10b、10c发出的光被吸收或被妨碍。

同时，齐纳二极管210a、210b、210c可以分别布置于发光元件10a、10b、10c附近，但本实用新型并不限定于此。在另一形态中，齐纳二极管可以仅布置于对静电放电相对脆弱的发光元件。例如，发出红光的发光元件10a对静电放电较强，因此可以省略布置于发光元件10a附近的齐纳二极管210a。

图8是用于说明根据又一实施例的单元像素400的示意性的平面图。

参照图8，单元像素400与参照图4A、图4B及图4C说明的单元像素100大致相似，区别仅在于添加了导线141及齐纳二极管210a、210b、210c。

导线141与参照图6A、图6B及图6C所述的相同，齐纳二极管210a、210b、210c与参照图7A及图7B所述的相同，因此，为避免重复而省略详细说明。

通过同时采用导线141与齐纳二极管210a、210b、210c能够从静电放电中进一步地保护发光元件10a、10b、10c。

图9是用于说明根据又一实施例的单元像素500的示意性的平面图。

参照图9，单元像素500与参照图4A、图4B及图4C说明的单元像素100大致相似，区别仅在于导线141a、141b、141c、141d分别连接于连接层129a、129b、129c、129d。

导线141a、141b、141c、141d可以与连接层129a、129b、129c、129d一同形成。然而，本实用新型并不局限于此。导线141a、141b、141c、141d还可以与连接层129a、129b、129c、129d一样，被绝缘物质层131覆盖。然而，本实用新型并不局限于此，导线141a、141b、141c、141d也可以暴露于外部。

导线141a连接于连接层129a，导线141b连接于连接层129b，导线141c连接于连接层129c，导线141d连接于连接层129d。导线141a、141b、141c、141d彼此隔开。导线141a、141b、141c、141d分别连接于借由连接层129a、129b、129c、129d形成的垫区域，因此能够保护发光元件10a、10b、10c免受静电放电的影响。

此外，如参照图7A及图7B所述的齐纳二极管210a、210b、210c可以添加于发光元件10a、10b、10c附近。

以上，针对本实用新型的多种实施例进行了说明，然而本实用新型并不局限于这些实施例。此外，在不超出本实用新型的技术思想的情况下，对于一个实施例说明的事项或构成要素，也可以适用于其他实施例。

Claims (17)

1.一种单元像素，其特征在于，包括：

透明基板；

多个发光元件，布置于所述透明基板上；

静电放电保护器，布置于所述透明基板上，用于保护所述发光元件中的至少一个免受静电放电的影响。

2.根据权利要求1所述的单元像素，其特征在于，

所述静电放电保护器包括：导线，沿所述透明基板的边缘部分延伸。

3.根据权利要求2所述的单元像素，其特征在于，

所述导线包围所述发光元件。

4.根据权利要求2所述的单元像素，其特征在于，还包括：

连接层，电连接于所述发光元件，

其中，所述导线电连接于所述连接层中的一个。

5.根据权利要求4所述的单元像素，其特征在于，

所述导线包围所述连接层。

6.根据权利要求5所述的单元像素，其特征在于，

所述连接层包括：共同连接层，共同电连接于所述发光元件，

所述导线电连接于所述共同连接层。

7.根据权利要求6所述的单元像素，其特征在于，

所述共同连接层电连接于所述发光元件的n型半导体层。

8.根据权利要求5所述的单元像素，其特征在于，

所述静电放电保护器包括多条导线，

并且，所述多条导线分别电连接于所述连接层。

9.根据权利要求1所述的单元像素，其特征在于，

所述静电放电保护器包括至少一个齐纳二极管，

所述齐纳二极管电连接于所述发光元件中的至少一个。

10.根据权利要求9所述的单元像素，其特征在于，还包括：

连接层，电连接于所述发光元件，

所述齐纳二极管电连接于所述连接层中的两个连接层。

11.根据权利要求9所述的单元像素，其特征在于，

所述静电放电保护器还包括：导线，沿所述透明基板的边缘部分延伸。

12.根据权利要求11所述的单元像素，其特征在于，还包括：

连接层，电连接于所述发光元件；

并且所述导线电连接于所述连接层中的一个；

并且所述齐纳二极管电连接于所述连接层中的两个连接层。

13.根据权利要求12所述的单元像素，其特征在于，

所述导线包围所述连接层。

14.根据权利要求13所述的单元像素，其特征在于，

所述连接层包括：共同连接层，共同电连接于所述发光元件，

所述导线电连接于所述共同连接层。

15.根据权利要求14所述的单元像素，其特征在于，

所述共同连接层电连接于所述发光元件的n型半导体层。

16.根据权利要求12所述的单元像素，其特征在于，

所述静电放电保护器包括多条导线，

并且，所述多条导线分别电连接于所述连接层。

17.一种显示装置，所述显示装置包括电路基板及布置于所述电路基板上的单元像素，其特征在于，所述单元像素是根据权利要求1至16中的任一项所述的单元像素。

Images