CN214625074U - 单元像素及具有该单元像素的显示装置 - Google Patents

单元像素及具有该单元像素的显示装置 Download PDF

Info

Publication number
CN214625074U
CN214625074U CN202121225765.7U CN202121225765U CN214625074U CN 214625074 U CN214625074 U CN 214625074U CN 202121225765 U CN202121225765 U CN 202121225765U CN 214625074 U CN214625074 U CN 214625074U
Authority
CN
China
Prior art keywords
light emitting
layer
unit pixel
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121225765.7U
Other languages
English (en)
Inventor
刘益圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/335,900 external-priority patent/US20210376188A1/en
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Application granted granted Critical
Publication of CN214625074U publication Critical patent/CN214625074U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本实用新型涉及单元像素及具有该单元像素的显示装置。根据本实用新型的实施例的单元像素，包括：基板；发光叠层结构体，布置于所述基板上；多个连接电极，形成于所述发光叠层结构体上，并电连接于所述发光叠层结构体；保护层，布置于所述发光层叠结构体上，并形成于所述多个连接电极之间，以覆盖所述多个连接电极的侧面。根据本实用新型的实施例的单元像素及具有该单元像素的显示装置，提供充分的接触面积以便于实现转印，并且使多个发光叠层的颜色混合比得到调节。

Description

单元像素及具有该单元像素的显示装置
技术领域
本实用新型涉及单元像素及具有该单元像素的显示装置。
背景技术
最近正在开发利用诸如小型LED及微型LED之类的超小型发光元件的显示装置。小型LED正在替代现有的背光光源，微型LED可以在不使用液晶的情形下利用LED直接实现图像。
显示装置通常利用蓝色、绿色及红色的混合色实现多样的颜色。显示装置为了实现多样的图像而包括多个像素，各个像素配备蓝色、绿色及红色的子像素，并且通过这些子像素的颜色来确定特定像素的颜色，并且通过这些像素的组合来呈现图像。
为了制造这样的显示装置，需经过将发光元件从制造有超小型发光元件的晶圆转印到电路基板的工艺。通常，在晶圆将超小型发光元件单个化之后，通过转印工艺转印到载体基板。发光元件在载体基板上以矩阵形状排列，载体基板上的发光元件最终转印到电路基板，从而制造显示装置。
然而，在晶圆上制造的发光元件中的一部分不满足所要求的电学及光学特性，因此，这些不良品需要在转印到电路基板之前被预先除去。不良品的存在使得将在晶圆制造的发光元件集体转印到载体基板的工艺变得困难。据此，在晶圆被单独化的发光元件中的良品发光元件可以利用类似拾取和放置(pick-and-place)的拾取装置单独转印到载体基板。然而，在小型LED或微型LED的情形下，要转印的发光元件的数量过多。据此，将发光元件单独转印到载体基板的工艺具有耗时非常多的缺点。
此外，在同一晶圆一起制造的发光元件即使在良品的情形下也在电学及光学特性上呈现出多种分布。尤其，根据晶圆上的区域，发光元件的电学及光学特性可能存在差异。例如，在晶圆的中心区域制造的发光元件可以具有相比于在晶圆的周围区域制造的发光元件更高或更低的亮度，可以发出更短的波长或更长的波长的光。在晶圆中被单独化的发光元件可以大致维持在晶圆内的相对位置关系而转印到电路基板。据此，在使用在同一晶圆一起制造的发光元件制造显示装置的情形下，可能形成更高的亮度区域和更低的亮度区域，结果导致所显示的图像产生斑点。
此外，在单体化后的超小型发光元件由于连接电极向外部暴露，在转印步骤中可能发生多种问题。而且，单体化后的超小型发光元件的处理可能因小的形状因素而变得更加困难。
实用新型内容
本实用新型要解决的课题在于提供一种提供充分的接触面积以便于实现转印的单元像素及具有该单元像素的显示装置。
本实用新型要解决的课题在于提供一种多个发光叠层的颜色混合比得到调节的单元像素及具有该单元像素的显示装置。
用于解决上述课题的根据本实用新型的单元像素可以包括：基板；发光叠层结构体，布置于所述基板上；多个连接电极，形成于所述发光叠层结构体上，并电连接于所述发光叠层结构体；保护层，布置于所述发光层叠结构体上，并形成于所述多个连接电极之间，以覆盖所述多个连接电极的侧面。
并且，所述保护层的上表面可以与所述多个连接电极的上表面平行。
并且，所述发光叠层结构体可以包括第一发光叠层、第二发光叠层、第三发光叠层，其中，所述第一发光叠层可以布置于基板上，所述第二发光叠层可以位于所述第一发光叠层的上方，所述第三发光叠层可以位于所述第二发光叠层的上方。
并且，所述第一发光叠层、所述第二发光叠层及所述第三发光叠层可以发出彼此不同的峰值波长的光。
并且，所述第二发光叠层可以发出比所述第一发光叠层更短的波长的光。
并且，所述第一发光叠层可以发出绿光、第二发光叠层可以发出蓝光、第三发光叠层可以发出红光。
并且，所述第一发光叠层的发光面积可以大于所述第二发光叠层的发光面积，所述第二发光叠层的发光面可以积大于所述第三发光叠层的发光面积。
并且，所述保护层可以由聚酰亚胺形成。
并且，所述保护层可以是干膜。
用于解决上述课题的根据本实用新型的显示装置包括电路基板及布置于所述电路基板上的单元像素，所述单元像素是如上所述的单元像素。
根据本实用新型，能够提供充分的接触面积，从而便于实现转印。
根据本实用新型，相比以往，多个发光叠层的颜色混合比得到了调节。
附图说明
图1是用于说明根据一实施例的显示装置的示意性的平面图。
图2是用于说明根据一实施例的像素模块的示意性的平面图。
图3A是用于说明根据一实施例的发光元件的示意性的平面图。
图3B是沿图3A的截取线A-A'截取的示意性的剖视图。
图4A是用于说明根据一实施例的单元像素的示意性的平面图。
图4B是沿图4A的截取线B-B'截取的示意性的剖视图。
图4C是沿图4A的截取线C-C'截取的示意性的剖视图。
图5A是为了说明根据一实施例的像素模块而沿图2的截取线D-D'截取的示意性的局部剖视图。
图5B是为了说明根据一实施例的像素模块而沿图2的截取线E-E'截取的示意性的局部剖视图。
图6A是用于说明根据又一实施例的单元像素的示意性的剖视图，图6B是用于说明所述单元像素的示意性的平面图。
图7是用于说明根据一实施例的显示装置制造工艺的示意性的流程图。
图8至图11是用于说明利用转印装置将单元像素转印到载体基板的转印方法的示意性的剖视图。
图12是用于说明单元像素转印到载体基板之前的示意性的平面图。
图13A至图13D是用于说明向载体基板转印的单元像素的示意性的平面图。
图14是用于说明根据一实施例转印单元像素过程中的载体基板的示意性的平面图。
图15是用于说明根据一实施例完成单元像素的转印的载体基板的示意性的平面图。
图16是用于说明根据另一实施例完成单元像素的转印的载体基板的示意性的平面图。
图17是用于说明根据又一实施例完成单元像素的转印的载体基板的示意性的平面图。
具体实施方式
以下，参照附图详细说明本实用新型的实施例。下面介绍的实施例是为了能够向本实用新型所属的技术领域的普通技术人员充分传递本实用新型的思想而作为示例提供的。因此，本实用新型不限于以下说明的实施例，也可以具体化为其他形态。并且，在附图中，为了方便起见，可能夸大表示构成要素的宽度、长度、厚度等。并且，在记载为一个构成要素在另一构成要素的“上部”或者“上方”时，不仅包括各部分位于另一部分的“紧邻的上部”或者“紧邻的上方”的情形，还包括在各构成要素和另一构成要素之间夹设有其他构成要素的情形。贯穿整个说明书，相同的附图标记表示相同的构成要素。
根据本实用新型的一个以上的实施例的一种显示器用发光元件的转印方法，包括：制造具有单元像素的晶圆，在临时基板上切割所述晶圆，以使所述单元像素单体化，测量单体化的所述单元像素的电学或光学特性，将根据所述电学或光学特性而选择的单元像素转印到载体基板，其中，所选择的所述单元像素以包括多个单元像素的预定的面积为单位转印到载体基板。
所述临时基板可以包括借由紫外线照射而固化的紫外线胶带(UV胶带)。
所述所选择的单元像素可以被紫外线照射，以能够与所述临时基板分离。
所述紫外线可以以所述预定的面积为单位照射。
所述单元像素可以包括蓝色发光元件、绿色发光元件及红色发光元件。
在一实施例中，所述蓝色发光元件、绿色发光元件及红色发光元件可以排列于同一平面上。
在另一实施例中，所述蓝色发光元件、绿色发光元件及红色发光元件可以彼此堆叠。
所述方法还可以包括如下步骤：将在所述临时基板上单体化的单元像素利用紫外线胶带转印，所选择的所述单元像素可以从所述紫外线胶带转印到所述载体基板。
在所述预定的面积内选择的单元像素可以附着于包含粘合胶带的拾取头(Pickup head)并转印到所述载体基板。
在一个晶圆制作的单元像素可以被划分而转印到多个载体基板。
可以利用光致发光(PL)或电致发光(EL)的方式测量每个单元像素的光学特性。
所述方法还可以包括如下步骤：对转印到载体基板上的单元像素加压，以使高度均匀化。
在对所述单元像素加压的过程中，可以对单元像素进行加热。
所选择的所述单元像素可以在所述载体基板上随机地排列。
根据所述电学或所述光学特性来确定所述临时基板上的单元像素的等级。
在一实施例中，相同等级的单元像素可以被转印到同一载体基板。
在另一实施例中，可以通过将临时基板上的彼此不同等级的单元像素彼此混合而转印到载体基板。
彼此不同的等级的单元像素的比率可以在所述载体基板上的预定面积内实质上相同。
根据本实用新型的一个以上的实施例的显示装置用发光元件的转印方法，包括如下步骤：临时基板上的多个单元像素单体化为单独单元像素；测量单体化的所述单元像素的电学特性、光学特性或这两种特性；根据所述电学特性、光学特性或这两种特性从所述临时基板上选择第一区域内所有单元像素或比所有单元像素少的单元像素；将所选择的单元像素转印到载体基板的第二区域；在所述第二区域未被所选择的所述单元像素完全填充的情形下，利用一个以上的单元像素填充所述第二区域的步骤。填充所述第二区域的步骤可以包括如下步骤：用与所选择的所述单元像素相同等级的一个以上的单元像素来填充所述第二区域。进一步地，所述方法还包括如下步骤：将所述临时基板的第三区域内所选择的另一组的单元像素转印到邻近于所述载体基板的第二区域的第四区域。
以下，参照附图对本实用新型的实施例进行更详细地说明。
图1是用于说明根据本实用新型的一实施例的显示装置10000的示意性的平面图，图2是用于说明根据一实施例的像素模块1000的示意性的平面图。
参照图1及图2，显示装置10000可以包括面板基板2100及多个像素模块1000。
显示装置10000不受特别限制，可以包括诸如微型LED TV、智能手表、VR头戴式耳机之类的VR显示装置或者诸如增强现实眼镜之类的AR显示装置。
面板基板2100可以包括用于无源矩阵驱动或者有源矩阵驱动的电路。在一实施例中，面板基板2100可以在内部包括布线及电阻，在另一实施例中，面板基板2100可以包括布线、晶体管及电容器。面板基板2100还可以在上表面具有能够与布置的电路电连接的垫。
在一实施例中，多个像素模块1000整齐排列于面板基板2100上。各个像素模块1000可以包括电路基板1001、布置于电路基板1001上的多个单元像素100及覆盖单元像素100的成型部200。在另一实施例中，多个单元像素100直接排列于面板基板2100上，成型部200也可以覆盖单元像素100。
并且，各个单元像素100包括多个发光元件10a、10b、10c。发光元件10a、10b、10c可以发出彼此不同颜色的光。如图2所示，各个单元像素100内的发光元件10a、10b、10c可以排列成一列。在一实施例中，发光元件10a、10b、10c可以沿相对于实现图像的显示画面的垂直方向排列。然而，本实用新型并不局限于此，发光元件10a、10b、10c也可以沿相对于实现图像的显示画面的水平方向排列。
在将发光元件10a、10b、10c直接贴装于面板基板2100上的情形下，容易发生难于处理的发光元件的贴装不良。在此情形下，全部废弃面板基板2100和发光元件，从而可能发生较大的费用损失。与此相反，首先制造贴装有发光元件10a、10b、10c的单元像素100，然后选择良好的单元像素100贴装于面板基板2100上，从而能够减少因发光元件的贴装不良而引起的费用损失。
以下，以布置于显示装置10000内的发光元件10a、10b、10c、单元像素100及像素模块1000的顺序对显示装置10000的各个构成要素进行详细说明。
首先，图3A是用于说明根据本实用新型的一实施例的发光元件10a的示意性的平面图，图3B是沿图3A的截取线A-A'截取的示意性的剖视图。此处，虽然以发光元件10a为例进行说明，然而发光元件10a、10b、10c也具有大致相似的结构，因此省略彼此重复的说明。
参照图3A及图3B，发光元件10a可以包括包含第一导电型半导体层21、活性层23及第二导电型半导体层25的发光结构体、欧姆接触层27、第一接触垫53、第二接触垫55、绝缘层59、第一电极垫61及第二电极垫63。
从平面图上观察，发光元件10a可以具有包括长轴及短轴的矩形形状的外形。例如，长轴长度可以具有100μm以下的尺寸，短轴长度可以具有70μm以下的尺寸。发光元件10a、10b、10c可以具有大致相似的外形及尺寸。
发光结构体(即，第一导电型半导体层21、活性层23及第二导电型半导体层25)可以生长于基板上。所述基板可以是氮化镓基板、GaAs基板、Si基板、蓝宝石基板，尤其是图案化的蓝宝石基板等能够使用为半导体生长用的多种基板。生长基板可以利用机械研磨、激光剥离、化学剥离等的技术从半导体层分离。然而，本实用新型并不局限于此，基板的一部分也可以残留而构成第一导电型半导体层21的至少一部分。
在一实施例中，在发出红光的发光元件10a的情况下，半导体层可以包括砷化铝镓(aluminum gallium arsenide，AlGaAs)、磷砷化镓(gallium arsenide phosphide，GaAsP)、磷化铝镓铟(aluminum gallium indium phosphide，AlGaInP)或磷化镓(galliumphosphide，GaP)。
在发出绿光的发光元件10b的情况下，半导体层可以包括氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(GaP)、磷化铝镓铟(AlGaInP)或磷化铝镓(AlGaP)。
在一实施例中，在发出蓝光的发光元件10c的情形下，半导体层可以包括氮化镓(GaN)、氮化铟镓(InGaN)或硒化锌(zinc selenide,ZnSe)。
第一导电型和第二导电型作为彼此相反的极性，在第一导电型是n型的情况下，第二导电型是p型，而在第一导电型是p型的情况下，第二导电型是n型。
第一导电型半导体层21、活性层23及第二导电型半导体层25可以利用诸如金属有机化学气相沉积法(MOCVD)之类的公知的方法生长在腔室内的基板上。并且，第一导电型半导体层21包括n型杂质(例如，Si、Ge、Sn)，第二导电型半导体层25包括p型杂质(例如，Mg、Sr、Ba)。在发出绿光的发光元件10b或发出蓝光的发光元件10c的情形下，第一导电型半导体层21可以包括包含作为掺杂剂的Si的GaN或AlGaN，第二导电型半导体层25可以包括包含作为掺杂剂的Mg的GaN或AlGaN。
虽然在图中示出了第一导电型半导体层21及第二导电型半导体层25分别为单层，然而这些层可以是多层，并且也可以包括超晶格层。活性层23可以包括单量子阱结构或多量子阱结构，并且可以调节化合物半导体的组成比而发出所期望的波长。例如，活性层23可以发出蓝光、绿光、红光或紫外线。
第二导电型半导体层25及活性层23可以具有台面M结构并布置于第一导电型半导体层21上。台面M可以包括第二导电型半导体层25及活性层23，并且如图3B所示，也可以包括第一导电型半导体层21的一部分。台面M可以位于第一导电型半导体层21的一部分区域上，并且第一导电型半导体层21的上表面可以暴露于台面M周围。
在本实施例中，台面M形成为在其周边暴露第一导电型半导体层21。
在另一实施例中，也可以形成有贯通台面M而使第一导电型半导体层21暴露的贯通孔。
在一实施例中，所述第一导电型半导体层21可以具有平坦的光发出面。在另一实施例中，所述第一导电型半导体层21可以在光发出面侧具有借由表面纹理化的凹凸图案。表面纹理化可以借由例如利用干式或湿式蚀刻工艺的图案化来执行。例如，在第一导电型半导体层21的光发出面可以形成有锥体形状的突出部，锥体的高度可以是2μm至3μm，锥体的间距可以是1.5μm至2μm，并且锥体的底部直径可以是约3μm至5μm。锥体也可以是截头形状，在此情形下，锥体的上表面直径可以是约2μm至3μm。
在另一实施例中，凹凸图案可以包括第一凹凸图案及在第一凹凸图案上附加形成的第二凹凸图案。
通过在第一导电型半导体层21的表面形成凹凸图案，可以减少内部全反射，从而提高光提取效率。第一发光元件10a、第二发光元件10b、第三发光元件10c均可以对第一导电型半导体层21执行表面纹理化，据此，可以使从第一发光元件10a、第二发光元件10b、第三发光元件10c发出的光的指向角均匀化。然而本实用新型并不局限于此，发光元件10a、10b、10c中的至少一个也可以不包括凹凸图案而具有平坦的面。
欧姆接触层27布置于第二导电型半导体层25上而与第二导电型半导体层25欧姆接触。欧姆接触层27可以形成为单层或多层，并且可以利用透明导电性氧化膜或金属膜而形成。透明导电性氧化膜的示例可以包括如ITO或ZnO等，金属膜的示例可以包括如Al、Ti、Cr、Ni、Au等的金属及其合金。
第一接触垫53布置于暴露的第一导电型半导体层21上。第一接触垫53可以欧姆接触于第一导电型半导体层21。例如，第一接触垫53可以形成为欧姆接触于第一导电型半导体层21的欧姆金属层。可以根据第一导电型半导体层21的半导体材料来适当地选择第一接触垫53的欧姆金属层。也可以省略第一接触垫53。
第二接触垫55可以布置于欧姆接触层27上。第二接触垫55电连接于欧姆接触层27。也可以省略第二接触垫55。
绝缘层59覆盖台面M、欧姆接触层27、第一接触垫53及第二接触垫55。绝缘层59具有暴露第一接触垫53及第二接触垫55的开口部59a、59b。绝缘层59可以形成为单层或多层。进一步地，绝缘层59也可以包括层叠有折射率彼此不同的绝缘层的分布式布拉格反射器。例如，分布式布拉格反射器可以包括选自SiO2、Si3N4、SiON、TiO2、Ta2O5、Nb2O5中的至少两种绝缘层。
分布式布拉格反射器反射从活性层23发出的光。分布式布拉格反射器可以针对包括从活性层23发出的光的峰值波长在内的相对较宽的波长范围而表现出高反射率，并且可以考虑光的入射角而设计。在一实施例中，分布式布拉格反射器可以对以入射角为0度入射的光具有比以其他入射角入射的光更高的反射率。在另一实施例中，分布式布拉格反射器可以对以其他特定入射角入射的光具有比以入射角为0度入射的光更高的反射率。例如，分布式布拉格反射器可以对以入射角为10度入射的光具有比以入射角为0度入射的光更高的反射率。
此外，蓝色发光元件10c的发光结构体具有比红色发光元件10a及绿色发光元件10b的发光结构体更高的内部量子效率。据此，蓝色发光元件10c可以表现出比红色发光元件10a及绿色发光元件10b更高的光提取效率。据此，可能难以适当地维持红光、绿光及蓝光的颜色混合比。
为了调节红光、绿光及蓝光的颜色混合比，应用于发光元件10a、10b、10c的分布式布拉格反射器可以形成为具有彼此不同的反射率。例如，蓝色发光元件10c与红色发光元件10a及绿色发光元件10b相比可以具有相对更低的反射率的分布式布拉格反射器。例如，形成在蓝色发光元件10c的分布式布拉格反射器对于在活性层23生成的蓝光在入射角为0度的情况下，可以具有小于约95％的反射率，进一步地，可以具有小于90％的反射率，绿色发光元件10b对于绿光在入射角为0度的情况下，可以具有约95％至99％的反射率，红色发光元件10a对于红光在入射角为0度的情况下，可以具有99％以上的反射率。
在一实施例中，应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的分布式布拉格反射器可以具有大致相似的厚度。例如，应用于这些发光元件10a、10b、10c的分布式布拉格反射器之间的厚度之差可以小于最厚的分布式布拉格反射器厚度的10％。通过减小分布式布拉格反射器的厚度之差，可以相似地设定应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的工艺条件(例如，将绝缘层59图案化的工艺)，进而，可以防止单元像素制造工艺变得复杂。进一步地，应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的分布式布拉格反射器也可以具有大致相似的层叠数。然而，本实用新型不限于此。
第一电极垫61及第二电极垫63布置于绝缘层59上。第一电极垫61可以从第一接触垫53的上部延伸至台面M的上部，第二电极垫63可以布置于台面M的上部区域内。第一电极垫61可以通过开口部59a连接于第一接触垫53，第二电极垫63可以电连接于第二接触垫55。第一电极垫61也可以直接欧姆接触于第一导电型半导体层21，在此情形下，可以省略第一接触垫53。并且，在第二接触垫55被省略的情形下，第二电极垫63可以直接连接于欧姆接触层27。
第一电极垫61和/或第二电极垫63可以利用单层或多层金属形成。可以使用Al、Ti、Cr、Ni、Au等金属及其合金等作为第一电极垫61和/或第二电极垫63的材料。例如，第一电极垫61及第二电极垫63可以在最上端包括Ti层或Cr层，并且可以在其下面包括Au层。
尽管与附图一起简要说明了根据本实用新型的一实施例的发光元件10a，然而除了上述层以外，发光元件10a还可以包括具有附加功能的层。例如，还可以包括反射光的反射层、用于绝缘特定构成要素的附加绝缘层、防止焊料扩散的焊料防止层等多种层。
此外，在形成倒装芯片型的发光元件的情况下，可以以多种形态形成台面，第一电极垫61及第二电极垫63的位置或形状也可以进行多种变更。并且，欧姆接触层27也可以被省略，第二接触垫55或第二电极垫63也可以直接接触于第二导电型半导体层25。
图4A是用于说明根据本实用新型的一实施例的单元像素100的示意性的平面图，图4B是沿图4A的截取线B-B'截取的示意性的剖视图，图4C是沿图4A的截取线C-C'截取的示意性的剖视图。
参照图4A、图4B、图4C，单元像素100可以包括透明基板121、第一发光元件10a、第二发光元件10b、第三发光元件10c、表面层122、光阻挡层123、粘合层125、阶梯差调节层127、连接层129a、129b、129c、129d及绝缘物质层131。
单元像素100包括第一发光元件10a、第二发光元件10b、第三发光元件10c而提供一个像素。第一发光元件10a、第二发光元件10b、第三发光元件10c发出彼此不同颜色的光，并且这些发光元件分别与子像素对应。
透明基板121是PET、玻璃基板、石英、蓝宝石基板等的透光性基板。透明基板121布置于显示装置(图1的显示装置10000)的光发出面，从发光元件10a、10b、10c发出的光通过透明基板121而向外部发出。透明基板121可以具有上表面及下面。透明基板121可以在面向发光元件10a、10b、10c的表面(即，上表面)包括凹凸图案121p。凹凸图案121p使从发光元件10a、10b、10c发出的光散射而增加指向角。并且，从具有彼此不同的指向角特性的发光元件10a、10b、10c发出的光可以借由所述凹凸图案121p而以均匀的指向角发出。据此，可以防止根据观察角度而发生色差。
凹凸图案121p可以是规则的，也可以是不规则的。凹凸图案121p可以具有例如3μm的节距、2.8μm的直径及1.8μm的高度。凹凸图案121p通常可以是应用于图案化的蓝宝石基板的图案，然而并不局限于此。
透明基板121还可以包括防反射涂层，也可以包括防眩光层或进行防眩光处理。透明基板121可以具有例如50μm至300μm的厚度。
由于透明基板121布置于光发出面，因此透明基板121不包括电路。然而，本实用新型并不限于此，也可以包括电路。
此外，虽然图示了在一个透明基板121形成有一个单元像素100的情形，然而也可以在一个透明基板121形成多个单元像素100。
表面层122覆盖透明基板121的凹凸图案121p。表面层122可以沿凹凸图案121p的形状形成。表面层122可以提高在其上形成的光阻挡层123的粘合力。例如，表面层122可以利用硅氧化膜形成。表面层122也可以根据透明基板121的类型而被省略。
光阻挡层123形成于透明基板121的上表面上。光阻挡层123可以接触于表面层122。光阻挡层123可以包括诸如炭黑之类的吸收光的吸收物质。光吸收物质防止在发光元件10a、10b、10c生成的光从透明基板121与发光元件10a、10b、10c之间的区域朝侧面侧泄漏，从而提高显示装置的对比度。
光阻挡层123可以具有用于使由发光元件10a、10b、10c生成的光入射至透明基板121的光行进路径的窗口123a、123b、123c，为此，可以在透明基板121上以暴露透明基板121的方式被图案化。窗口123a、123b、123c的宽度可以小于发光元件的宽度，然而并不局限于此。例如，窗口123a、123b、123c的宽度可以比发光元件10a、10b、10c的宽度大，据此，可以在发光元件10a与光阻挡层123之间形成间隙。
粘合层125附着于透明基板121上。粘合层125可以覆盖光阻挡层123。粘合层125可以附着于透明基板121的整个表面上，然而并不局限于此，也可以以使透明基板121的边缘附近区域暴露的方式附着于一部分区域。粘合层125用于将发光元件10a、10b、10c附着于透明基板121。粘合层125可以填充形成于光阻挡层123的窗口123a、123b、123c。
粘合层125可以形成为透光性层，并且使从发光元件10a、10b、10c发出的光透射。粘合层125可以利用有机粘合剂而形成。例如，粘合层125可以利用透明环氧树脂而形成。并且，粘合层125为了使光扩散而可以包括SiO2、TiO2、ZnO等的扩散物质(diffuser)。光扩散物质防止从光发出面观察到发光元件10a、10b、10c。
此外，第一发光元件10a、第二发光元件10b、第三发光元件10c布置于透明基板121上。第一发光元件10a、第二发光元件10b、第三发光元件10c可以借由粘合层125而附着于透明基板121。第一发光元件10a、第二发光元件10b、第三发光元件10c可以对应于光阻挡层123的窗口123a、123b、123c而布置。
如图4B及图4C所示，第一发光元件10a、第二发光元件10b、第三发光元件10c可以布置于粘合层125的平坦的面上。粘合层125可以布置于发光元件10a、10b、10c的下面下方。在另一实施例中，粘合层125可以局部地覆盖第一发光元件10a、第二发光元件10b、第三发光元件10c的侧面。
第一发光元件10a、第二发光元件10b、第三发光元件10c例如可以是红色发光元件、绿色发光元件、蓝色发光元件。第一发光元件10a、第二发光元件10b、第三发光元件10c各自的具体构成与在前参照图3A及图3B所述的相同，因此省略详细说明。
如图4A所示，第一发光元件10a、第二发光元件10b、第三发光元件10c可以排列成一列。尤其，在透明基板121是蓝宝石基板的情形下，蓝宝石基板可以根据切割方向而包括借由结晶面而干净的切割面(例如，m面)和不干净的切割面(例如，a面)。例如，在切割成四边形形状的情形下，两侧的两个切割面(例如，m面)可以沿结晶面而被干净地切割，与这些切割面垂直布置的其他两个切割面(例如，a面)可能不会如此。在此情形下，蓝宝石基板121的干净的切割面可以与发光元件10a、10b、10c的整齐排列的方向平行。例如，在图4A中，干净的切割面(例如，m面)可以布置于上下，另外两个切割面(例如，a面)可以布置于左右。
并且，第一发光元件10a、第二发光元件10b、第三发光元件10c的各个长轴方向彼此平行地排列。第一发光元件10a、第二发光元件10b、第三发光元件10c的短轴方向可以与这些发光元件的整齐排列方向一致。
第一发光元件10a、第二发光元件10b、第三发光元件10c可以是在前参照图3A及图3B说明的发光元件，然而并不限于此，可以使用水平型或倒装芯片结构的多种发光元件。
阶梯差调节层127覆盖第一发光元件10a、第二发光元件10b、第三发光元件10c及粘合层125。阶梯差调节层127具有暴露发光元件10a、10b、10c的第一电极垫61及第二电极垫63的开口部127a。阶梯差调节层127将形成有连接层129a、129b、129c、129d的表面的高度调节为恒定，从而有助于能够安全地形成连接层。阶梯差调节层127可以利用例如感光性聚酰亚胺形成。
阶梯差调节层127可以布置于被粘合层125的边缘所包围的区域内，然而并不局限于此。例如，阶梯差调节层127也可以形成为局部地暴露粘合层125的边缘。
阶梯差调节层127的侧面相对于粘合层125的上表面可以以小于90度的角度倾斜。例如，阶梯差调节层127的侧面可以相对于粘合层125的上表面具有约60度的倾斜角。
第一连接层129a、第二连接层129b、第三连接层129c、第四连接层129d形成于阶梯差调节层127上。连接层129a、129b、129c、129d可以通过阶梯差调节层127的开口部127a而连接于第一发光元件10a、第二发光元件10b、第三发光元件10c的第一电极垫61及第二电极垫63。
如图4A及图4B所示，在一实施例中，第一连接层129a可以电连接于第一发光元件10a的第二导电型半导体层，第二连接层129b可以电连接于第二发光元件10b的第二导电型半导体层，第三连接层129c可以电连接于第三发光元件10c的第二导电型半导体层，并且第四连接层129d可以共同电连接于第一发光元件10a、第二发光元件10b、第三发光元件10c的第一导电型半导体层。第一连接层129a、第二连接层129b、第三连接层129c、第四连接层129d可以一起形成于阶梯差调节层127上，并且可以包括例如Au。
在另一实施例中，第一连接层129a可以电连接于第一发光元件10a的第一导电型半导体层，第二连接层129b可以电连接于第二发光元件10b的第一导电型半导体层，第三连接层129c可以电连接于第三发光元件10c的第一导电型半导体层，并且第四连接层129d可以共同电连接于第一发光元件10a、第二发光元件10b、第三发光元件10c的第二导电型半导体层。第一连接层129a、第二连接层129b、第三连接层129c、第四连接层129d可以一起形成于阶梯差调节层127上。
绝缘物质层131可以形成为比阶梯差调节层127更薄的厚度。绝缘物质层131与阶梯差调节层127的厚度之和可以为1μm以上且50μm以下，但并不局限于此。同时，绝缘物质层131的侧面可以相对于粘合层125的上表面具有小于90度的倾斜角，例如具有约60度的倾斜角。
绝缘物质层131覆盖阶梯差调节层127的侧面及连接层129a、129b、129c、129d。并且绝缘物质层131可以覆盖粘合层125的一部分。绝缘物质层131具有使连接层129a、129b、129c、129d暴露的开口部131a、131b、131c、131d，据此能够定义单元像素100的垫的区域。
在一实施例中，绝缘物质层131可以为半透明物质，可以利用有机物质或无机物质形成。绝缘物质层131可以利用例如聚酰亚胺形成。在绝缘物质层131与阶梯差调节层127一起利用聚酰亚胺形成的情形下，除了垫的区域以外，连接层129a、129b、129c、129d的下部面、侧面及上部表面均可以用聚酰亚胺包围。
此外，单元像素100可以利用焊料等接合材料贴装于电路基板，接合材料可以接合暴露于绝缘物质层131的开口部131a、131b、131c、131d的连接层129a、129b、129c、129d和电路基板上的垫。
根据本实施例，单元像素100不包括额外的凸块，并且连接层129a、129b、129c、129d被用作接合垫。然而本实用新型并不局限于此，也可以形成为覆盖绝缘物质层131的开口部131a、131b、131c、131d的接合垫。在一实施例中，接合垫可以形成为脱离第一连接层129a、第二连接层129b、第三连接层129c、第四连接层129d的上部区域而局部地覆盖发光元件10a、10b、10c。
在本实施例中，以发光元件10a、10b、10c借由粘合层125而附着于透明基板121的情形进行了说明，然而也可以利用其他结合器(coupler)而代替粘合层125来使发光元件10a、10b、10c结合于透明基板121。例如，可以利用间隔件使发光元件10a、10b、10c结合于透明基板121，因此，在发光元件10a、10b、10c与透明基板121之间的区域可以填充有气体或液体。借由这些气体或液体可以形成使从发光元件10a、10b、10c发出的光透射的光学层。上述的粘合层125也是光学层的一例。在此，光学层利用与发光元件10a、10b、10c不同的材料(例如，气体、液体或固体)形成，因而与发光元件10a、10b、10c内的半导体层的材料区分。
图5A是为了说明根据本实用新型的一实施例的像素模块1000而沿图2的截取线D-D'截取的示意性的局部剖视图，图5B是沿图2的截取线E-E'截取的示意性的局部剖视图。
参照图5A及图5B，像素模块1000包括电路基板1001及排列于电路基板1001上的单元像素100。进一步地，像素模块1000还可以包括覆盖单元像素100的成型部200。
电路基板1001可以具有用于将面板基板2100与发光元件10a、10b、10c电连接的电路。电路基板1001内的电路可形成为多层结构。并且，电路基板1001还可以包括用于以无源矩阵驱动方式驱动发光元件10a、10b、10c的无源电路或用于以有源矩阵驱动方式驱动发光元件10a、10b、10c的有源电路。电路基板1001可以包括暴露于表面的垫1003。
单元像素100的具体构成与参照图4A、图4B及图4C说明的构成相同，因此为避免重复而省略了详细说明。单元像素100可以整齐排列于电路基板1001上。单元像素100可以以2×2、2×3、3×3、4×4、5×5等多种行列排列。
单元像素100借由接合材料1005接合于电路基板1001。例如，接合材料1005将通过参照图4A、图4B及图4C说明的绝缘物质层131的开口部131a、131b、131c、131d而暴露的连接层129a、129b、129c、129d接合于电路基板1001上的垫1003。接合材料1005例如可以是焊料，可以利用丝网印刷等技术将焊膏布置于垫1003上之后，通过回流焊工艺接合单元像素100和电路基板1001。电路基板1001上的垫1003可以向从电路基板1001上表面上方突出，或者也可以布置于电路基板1001的上表面的下方。
根据本实施例，单一结构的接合材料1005可以布置于连接层129a、129b、129c、129d与垫1003之间，接合材料1005可以直接连接连接层129a、129b、129c、129d与垫1003。
成型部200覆盖多个单元像素100。成型部200的总厚度可以在约150μm至350μm的范围内。成型部200可以包括光扩散层230及黑色成型层250。光扩散层230可以包括诸如环氧树脂成型料之类的透明基质及分散在透明基质内的光扩散颗粒。光扩散颗粒可以是例如二氧化硅或TiO2等，但并不局限于此。成型部200例如可以具有约50μm至约200μm范围内的厚度，光扩散颗粒可以在例如相对于成型部200总重量的约0.2重量％至10重量％范围内包含于成型部200内。光扩散层230有助于均匀地混合从单元像素100发出的彼此不同颜色的光，并且妨碍从单元像素100的侧面发出的光向外部发出。
黑色成型层250在基质内包括吸收光的物质。基质可以是例如干膜型阻焊剂(DFSR：dry-Film type solder resist)、光成像阻焊剂(PSR：photoimageable solderresist)或环氧树脂模塑料(EMC)等，但并不局限于此。光吸收物质可以包括诸如炭黑的光吸收染料。光吸收染料也可以直接在基质内扩散，或者可以涂覆于有机颗粒或无机颗粒的表面并在基质内扩散。为了涂覆光吸收物质可以使用多种类型的有机颗粒或者无机颗粒。例如，可以使用通过炭黑涂覆的TiO2或二氧化硅颗粒而得到的颗粒。黑色成型层250可以以约50μm至约200μm范围内的厚度形成。可以通过调节黑色成型层250内包含的光吸收物质的浓度来调节黑色成型层250的透光率。光吸收物质可以相对于整个基质在约0.05重量％至约10重量％范围内。
黑色成型层250可以形成为光吸收物质均匀分散的单层，然而本实用新型并不局限于此。黑色成型层250也可以形成为光吸收物质的浓度彼此不同的多层。例如，黑色成型层250可以包括光吸收物质的浓度彼此不同的两个层。在此情形下，邻近光扩散层230的第一层与第二层相比可以包含更多的光吸收物质。通过使第一层的光吸收率高于第二层的光吸收率，能够减小从单元像素100向上部发出的光的整体吸收量，据此，可以增加像素模块1000的亮度。
在一实施例中，在黑色成型层250形成为多层的情况下，这些层的边界可以被彼此清楚地区分。例如，将光吸收物质的浓度彼此不同的层分别单独地制作成膜之后，可以通过将膜夹持来制作黑色成型层250。或者，也可以将光吸收物质的浓度彼此不同的层通过连续印刷来形成黑色成型层250。在另一实施例中，黑色成型层250可以形成为光吸收物质的浓度沿其厚度方向逐渐降低。
虽然从单元像素100垂直入射的光由于通过黑色成型层250的路径较短而容易透射黑色成型层250，但是具有倾斜角而入射的光由于通过黑色成型层250的路径较长而大部分被黑色成型层250吸收。因此，借由黑色成型层250可以防止单元像素100之间的光干涉，从而提高显示装置的对比度，尤其能够减小色差。
成型部200可以利用诸如层压、旋涂、缝涂、印刷等技术而形成。作为一例，成型部200可以在将光扩散层230和黑色成型层250紧贴之后，通过真空层压技术形成于单元像素100上。
可以通过将图5A及图5B示出的像素模块1000贴装于图1的面板基板2100上而提供显示装置10000。电路基板1001具有与垫1003连接的底部垫。虽然底部垫可以以与垫1003一一对应的方式布置，然而可以通过共同连接而减少底部垫的数量。
在本实施例中，通过单元像素100形成为像素模块1000并将像素模块1000贴装于面板基板2100上而提供显示装置10000，据此，可以提高显示装置的工艺良率。然而，本实用新型并不局限于此，单元像素100也可以直接贴装于面板基板2100上。
图6A是用于说明根据又一实施例的单元像素100a的示意性的剖视图，图6B是用于说明所述单元像素100a的示意性的平面图。
参照图6A及图6B，单元像素100a与参照图4A、图4B及图4C说明的单元像素100不同，具有第一发光叠层320、第二发光叠层330及第三发光叠层340堆叠的结构。
单元像素100a包括：发光叠层结构体、形成于所述发光叠层结构体上的第一连接电极350a、第二连接电极350b、第三连接电极350c及第四连接电极350d及包围所述连接电极350a、350b、350c、350d的保护层390。单元像素100a还可以包括基板311。此外，发光叠层结构体可以包括第一发光叠层320、第二发光叠层330及第三发光叠层340。虽然图示了所述发光叠层结构体利用三个发光叠层320、330、340构成的情形，然而本实用新型并不限于特定数量的发光叠层。例如，在某些实施例中，发光叠层结构体可以包括两个或更多数量的发光叠层。在此，根据一实施例，将以单元像素100a包括三个发光叠层320、330、340的情况进行说明。
基板311可以为透光绝缘性基板。然而，在一些实施例中，基板311也可以形成为半透明或局部透明，使得仅使特定波长的光透射或使特定波长的光的一部分透射。基板311可以为能够使第一发光叠层320外延生长的生长基板，例如可以为蓝宝石基板。但是，基板311不限于蓝宝石基板，也可以包括其他多种透明绝缘物质。例如，基板311可以包括玻璃、石英、硅、有机聚合物或者有机-无机复合材料，例如，可以为碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅基板。并且，基板311可以在上表面包括凹凸，例如，可以为被图案化的蓝宝石基板。由于上表面包含凹凸，因此可以提高在相接于基板311的第一发光叠层320生成的光提取效率。相比于第二发光叠层330及第三发光叠层340，为了选择性地增加第一发光叠层320的发光强度而采用基板311的凹凸。
第一发光叠层320、第二发光叠层330及第三发光叠层340构成为朝向基板311发光。因此，从第三发光叠层340发出的光可以透射第一发光叠层320及第二发光叠层330。根据一实施例，第一发光叠层320、第二发光叠层330及第三发光叠层340可以发出彼此不同的峰值波长的光。通常，远离基板311的发光叠层比邻近基板311的发光叠层发出更长的波长的光，从而可以减少光损失。然而，本实用新型为了调节第一发光叠层320、第二发光叠层330及第三发光叠层340的颜色混合比，第二发光叠层330可以发出比第一发光叠层320更短的波长的光。据此，可以降低第二发光叠层330的发光强度，增加第一发光叠层320的发光强度，因此，可以显著改变从第一发光叠层320、第二发光叠层330及第三发光叠层340发出的光的发光强度比率。例如，可以构成为第一发光叠层320发出绿光，第二发光叠层330发出蓝光，第三发光叠层340发出红光。据此，可以相对降低蓝光的发光强度，相对增加绿光的发光强度，因此，可以容易地将红色、绿色及蓝色的发光强度比率调节成接近3：6：1。尤其，第一发光叠层320、第二发光叠层330及第三发光叠层340的发光面积可以为约10000μm2以下，进一步地，可以为约4000μm2，更进一步地，可以为约2500μm2以下。并且，越接近基板311，则发光面积越大，通过将发出绿光的第一发光叠层320布置成最邻近基板311，从而可以大幅增加绿光的发光强度。
第一发光叠层320、第二发光叠层330、第三发光叠层340如参照图3A及图3B所述，分别包括第一导电型半导体层21、活性层23及第二导电型半导体层25。根据一实施例，第一发光叠层320可以包括诸如GaN、InGaN、GaP、AlGaInP、AlGaP等的发出绿光的半导体物质。第二发光叠层330可以包括诸如GaN、InGaN、ZnSe等的发出蓝光的半导体物质，然而不限于此。根据一实施例，第三发光叠层340可以包括诸如AlGaAs、GaAsP、AlGaInP及GaP之类的发出红光的半导体物质，但不限于此。
根据一实施例，第一发光叠层320、第二发光叠层330、第三发光叠层340的第一导电型半导体层21及第二导电型半导体层25中的每一个可以具有单层结构或多层结构，在某些实施例中，可以包括超晶格层。尤其，第一发光叠层320、第二发光叠层330、第三发光叠层340的活性层23可以具有单量子阱结构或多量子阱结构。
第一粘合层325布置于第一发光叠层320与第二发光叠层330之间，第二粘合层335布置于第二发光叠层330与第三发光叠层340之间。第一粘合层325及第二粘合层335可以包含使光透射的非导电性物质。例如，第一粘合层325及第二粘合层335可以包含光学透明粘合剂(OCA)，其可以包含环氧树脂、聚酰亚胺、SU8、旋涂玻璃(SOG)、苯并环丁烯(BCB)，但不限于此。
根据一实施例，第一发光叠层320、第二发光叠层330及第三发光叠层340分别可以独立驱动。更具体地说，可以施加共同电压于各个发光叠层的第一导电型半导体层及第二导电型半导体层中的一个，可以施加单独的发光信号于各个发光叠层的第一导电型半导体层及第二导电型半导体层中的另一个。根据本实用新型的一实施例，各个发光叠层的第一导电型半导体层21可以为n型，而第二导电型半导体层25可以为p型。对于第一发光叠层320、第二发光叠层330及第三发光叠层340而言，n型半导体层和p型半导体层可以以相同的顺序排列，但本实用新型不限于此。例如，第一发光叠层320相比于第二发光叠层330及第三发光叠层340也可以具有相反的堆叠顺序。第一发光叠层320、第二发光叠层330及第三发光叠层340具有p型半导体层共同电连接的共同p型发光叠层结构体，或者n型半导体层共同电连接的共同n型发光叠层结构体。
根据图示的实施例，各个连接电极350a、350b、350c、350d可以具有从基板311向上的实质性较长的形状。虽然连接电极350a、350b、350c、350d可以包含诸如Cu、Ni、Ti、Sb、Zn、Mo、Co、Sn、Ag或其合金之类的金属，但不限于此。例如，连接电极350a、350b、350c、350d分别为了从连接电极350、350b、350c、350d的较长的形状减小应力而可以包含两个以上的金属或多个不同的金属层。在另一实施例中，在连接电极350a、350b、350c、350d包含Cu的情形下，为了抑制Cu的氧化可以沉积或镀覆附加的金属。在一部分实施例中，在连接电极350a、350b、350c、350d包括Cu/Ni/Sn的情况下，Cu可以防止Sn渗透至发光叠层结构。在一部分实施例中，连接电极350a、350b、350c、350d可以包含用于在镀覆过程中形成金属层的种子层，对此将后述。
如图所示，各个连接电极350a、350b、350c、350d可以具有实质上平坦的上部表面，从而可以使将后述的外部线或者电极与发光叠层结构物之间的电连接变得容易。根据本实用新型的一实施例，如本领域周知，在单元像素100a的表面积小于约10,000μm2，或者在另一实施例中，表面积小于约4,000μm2或2,500μm2的微型LED的情形下，如图所示，连接电极350a、350b、350c、350d可以与第一发光叠层320、第二发光叠层330及第三发光叠层340中的至少一个的一部分重叠。在本实施例中，虽然示出连接电极350a、350b、350c、350d具有四角柱形状的情形，但本实用新型不限于此，也可以为圆柱形形状。进一步地，连接电极350a、350b、350c、350d的下面的面积也可以比上面的面积大。例如，在第一发光叠层320、第二发光叠层330及第三发光叠层340为了形成电极而被图案化的情形下，连接电极350a、350b、350c、350d可以覆盖第一发光叠层320、第二发光叠层330、第三发光叠层340的侧面。
通常，在制造过程中，在基板311上形成有多个单元像素100a阵列。基板311沿着划线被切割，从而单独化(分离)为各个单元像素100a，单元像素100a可以使用多种移送技术向其他基板或胶带移送。在此情形下，在单元像素100a包含向外侧凸出的金属凸块或诸如柱子之类的连接电极350a、350b、350c、350d的情形下，由于所述连接电极350a、350b、350c、350d向外部暴露的结构，在后续工艺期间(例如，转印步骤)，可能发生多种问题。并且，根据应用领域，在单元像素100a包含具有小于约10,000μm2的表面积或小于约4,000μm2的表面积或小于约2,500μm2的表面积的微型LED的情形下，单元像素100a的处理可能因小的形状因素而变得更加困难。
例如，在连接电极350a、350b、350c、350d具有如杆一样的实质上细长的形状的情形下，由于连接电极的凸出结构导致吸入面积不充分而难以使用以往的真空方法来转印单元像素100a。并且，暴露的连接电极在后续工艺(例如，连接电极与制造装置接触时)过程中可能直接受到多种应力的影响，这可能会损伤单元像素100a的结构。作为另一例，通过在单元像素100a的上部表面(例如，面向基板311的表面)上附着粘合胶带而转印单元像素100a时，单元像素100a与粘合胶带之间的接触面积可以限制在连接电极350a、350b、350c、350d的上端表面。在此情形下，与粘合胶带附着于基板的下部表面的情形相反，单元像素100a的针对粘合胶带的粘合力可能会变弱，在转印过程中，单元像素100a可能会与粘合胶带发生不适宜的分离。作为另一例，在使用以往的拾取和放置(pick-and-place)方法转印单元像素100a时，顶出销直接接触于单元像素100a的一部分，从而可能损伤发光结构物的上部结构。尤其，顶出销可能会碰撞单元像素100a的中心，从而导致对单元像素100a的上部发光叠层造成物理性损伤。
根据本实用新型的一实施例，所述保护层390可以形成于所述发光叠层结构体上。更具体地，如图6A所示，保护层390可以形成于连接电极350a、350b、350c、350d之间，以覆盖连接电极350a、350b、350c、350d的侧面。进一步地，虽然图中以保护层390布置于发光叠层结构体上的情形进行说明，然而保护层390也可以至少局部地覆盖第一发光叠层320、第二发光叠层330、第三发光叠层340的侧面，并且第一发光叠层320、第二发光叠层330、第三发光叠层340的侧面可以被保护层390及其他绝缘层覆盖而不暴露于单元像素100a的外部。
保护层390可以形成为实质上与连接电极350a、350b、350c、350d的上表面平行。保护层390可以包括环氧树脂模塑料(EMC)，其可以由诸如黑色、白色或透明之类的各种颜色形成。然而，本实用新型不限于此。例如，在一些实施例中，保护层390可以包含聚酰亚胺(PI)，并且在这种情形下，当聚酰亚胺(PI)应用于发光叠层结构体时，为了增加平坦度，可以提供为干膜而不是液体膜。在一些实施例中，保护层390可以包含具有感光性的物质。以这种方式，保护层390不仅可以保护发光叠层结构体免受后续工艺过程中可能被施加的外部冲击的影响，而且可以为单元像素100a提供充分的接触面积，以便于后续转印步骤中的处理。并且，保护层390可以防止向单元像素100a的侧面漏光，从而可以防止或至少抑制从相邻的单元像素100a发出的光的干涉。
以上，对单元像素100、100a、像素模块1000及显示装置10000进行了说明。在一个晶圆制作的多个单元像素100或100a通过单一化工艺分离为单独单元像素，单独单元像素100或100a转印到电路基板或显示面板上，从而制作像素模块1000或显示装置10000。排列于像素模块1000或显示装置10000内的单元像素100或100a也可以是制作于同一晶圆，也可以是制作于彼此不同的晶圆。通常，制作于彼此不同的晶圆的单元像素100或100a布置于一个显示装置10000上。为了防止在显示装置10000显示的图像中产生斑点，需要严格控制单元像素100或100a的性能。根据本实施例的像素模块1000或显示装置10000与现有技术不同地，排列具有均匀的性能的单元像素100或100a，或者均匀地混合并排列性能不同的单元像素100或100a，使得即使在性能上存在差异，也不会在像素模块1000或显示装置10000中发生局部更亮或更暗的现象。
以下，对用于将在根据本实用新型的一实施例的晶圆中制作的单元像素100布置于像素模块1000的工艺进行说明。
图7是用于说明根据一实施例的显示装置的制造工艺的示意性的流程图。
参照图7，在步骤101中，制作具有多个单元像素100的晶圆。例如，包括参照图4A及图4B说明的单元像素100在内的多个像素形成于一个基板121上。基板121可以具有4英寸的尺寸、6英寸的尺寸或比这更大的尺寸，并且可以在基板121上布置发光元件10a、10b、10b而形成多个像素。
在步骤102中，多个像素被单体化为单独单元像素100。基板121例如可以附着于用于晶圆单体化的临时基板(例如，粘合胶带)，在临时基板上，基板121可以分离为单独单元像素100。可以利用激光切割(laser scribing)及破断工艺将晶圆分离为单独单元像素100。并且，附着于粘合胶带上的单元像素100可以通过粘合胶带的膨胀(expansion)而彼此远离。
临时基板可以是例如紫外线(UV)胶带。紫外线胶带可以通过UV照射而固化，粘合力可以借由固化而减少至约1/100以下，进而减少至约1/200以下。例如，粘合胶带的粘合力在固化之前可以为约100gf/mm，在固化之后可以为约0.5gf/mm。
在本实施例中，虽然以单元像素100在紫外线胶带上实现单体化的情形进行了说明，但是也可以在其他粘合胶带上实现单体化后转印到紫外线胶带。
在步骤103中，对单体化的单元像素100执行特性检查。对单元像素100的特性检查可以利用检查装置执行。例如，可以检查各个单元像素100的电特性及光学特性。可以使用光致发光(PL：Photoluminescence)或电致发光(EL：Electrolumiscence)的方式来检查各个单元像素100的特性。由此，可以获得各个单元像素100的正向电压、亮度、发射波长、指向角等数据。并且，可以通过特性检查对单元像素100进行分类。例如，单元像素可以被分类为不满足所要求的性能的不良(NG：No Good)单元像素、满足所要求的性能但具有相对低亮度的下级单元像素及满足所要求的性能且具有相对高亮度的上级单元像素等。对单元像素100进行分类的标准可以多样，以亮度为标准，可以分为两个等级或两个以上的等级。
在步骤104中，从临时基板选择性地分离单元像素100。根据本实用新型的实施例，可以将所确定面积内的单元像素100一起从临时基板分离，并且可以将从所述预定面积内的多个单元像素100中选择的单元像素100从临时基板分离。预定面积可以根据移送单元像素的拾取器的尺寸来确定。例如，在预定面积内可以布置有10个以上的单元像素100、20个以上的单元像素100、进一步30个以上的单元像素100。此外，在临时基板上的单元像素100中选择要从临时基板分离的单元像素的方式可以进行多种设定。
在一个实施例中，可以基于单元像素的特性检查数据来选择要从临时基板分离的单元像素。也可以在所确定的面积内选择所有单元像素，也可以选择一部分单元像素，也可以选择一个单元像素。例如，在所确定的面积内的单元像素中，可以从选择中排除不良单元像素。并且，在所确定的面积内的单元像素均具有相同的亮度的情形下，可以一起选择所有单元像素。并且，除了等级不同的单元像素，可以一起选择相同等级的单元像素。并且，也可以利用预先设定的程序来一起选择等级彼此不同的单元像素。例如，下级单元像素和上级单元像素可以以恒定比率一起被选择。本实用新型的实施例包括从预定面积内的所有单元像素中选择特定单元像素或选择特定单元像素而从临时基板分离的情形。
在步骤105中，将选择性地分离的(多个)单元像素转印到载体基板上。载体基板可以包括诸如蓝色胶带(Blue tape)之类的粘合胶带。临时基板上的单元像素中的待移动到载体基板的单元像素通过多次重复的选择性分离(步骤104)及转印(步骤105)而移动到载体基板。同一临时基板上的单元像素可以移动到一个载体基板，但本实用新型不限于此。例如，同一临时基板上的单元像素也可以被划分而移动至两个以上的载体基板。
此外，排列于载体基板上的单元像素可以比在一个晶圆制作的单元像素更多。因此，在多个晶圆制作的单元像素可以排列在一个载体基板上。
在步骤106中，将载体基板上的单元像素转印到电路基板。电路基板可以是参照图1说明的面板基板2100，也可以是参照图2说明的电路基板1001。单元像素可以转印到电路基板1001上而制造像素模块1000，也可以直接转印到面板基板2100上而制造显示装置10000。
在步骤107中，形成用于覆盖转印到电路基板上的单元像素的成型部。由于成型部与参照图5A及图5B说明的成型部相同，因此将省略详细说明。通过形成成型部而制作的多个像素模块1000贴装于面板基板2100上，从而可以完成显示装置10000。在单元像素直接转印到面板基板2100上的情形下，成型部形成于面板基板2100上，据此，可以完成显示装置10000。
在一个晶圆制作的单元像素根据晶圆上的位置，在性能上可能发生差异。根据本实用新型的实施例，可以将在一个晶圆中制作的单元像素中所期望的单元像素选择性地分离之后转印到载体基板，利用所述载体基板上的单元像素来制作显示装置。因此，可以防止在所显示的图像上产生斑点。
反复执行多次步骤104及步骤105，为此可以使用转印装置。
图8至图11是用于说明利用转印装置将单元像素100转印到载体基板2090的方法的示意性的剖视图。
从附着有单独化的单元像素100的临时基板2020转印单元像素到载体基板2090。
在之前的步骤中执行对临时基板2020上的单元像素的特性检查，利用针对检查结果的数据选择性地分离临时基板2020上的单元像素。
参照图8，朝在预定的面积内要从临时基板2020的基底2020a分离的单元像素100p照射紫外线。基底2020a可以是紫外线胶带。紫外线可以利用光源单元2050依次向单元像素100p照射。借由紫外线照射，基底2020a被固化，从而使单元像素100p的粘合力变弱。
参照图9，接着，拾取器单元2060朝被紫外线照射的单元像素100p上方移动，拾取头2060a接触于单元像素。此外，顶出销单元2070移动，使得顶出销相对于拾取头2060a向临时基板2020施加压力。据此，预定的面积内的单元像素100p附着于拾取头2060a。
参照图10，如果拾取头2060a沿z方向移动，则被照射了紫外线的单元像素100p与基底2020a分离。未照射紫外线的单元像素100与基底2020a牢固粘合，从而当拾取头2060a沿z向移动时，从拾取头2060a分离并残留在基底2020a上。
参照图11，拾取器单元2060将单元像素100p转印到载体基板2090。载体基板2090可以包括例如蓝色胶带，并且蓝色胶带对单元像素的粘合力比拾取头2060a的粘合力更强。因此，利用蓝色胶带的粘合力，借由拾取器单元2060移动的单元像素100p可以被转印到载体基板2090。
在拾取器单元2060将单元像素100p转印到载体基板2090的过程中，光源单元2050可以朝其他区域的单元像素100p照射紫外线。拾取器单元2060将单元像素100p转印到载体基板2090后，再移动至基板2020。通过重复如上所述的操作，拾取器单元2060将临时基板2020上的目标单元像素100p转印到载体基板2090。当针对临时基板2020上的单元像素100p的转印完成之后，可以执行针对另一临时基板2020上的单元像素100p的转印。
此外，如果载体基板2090被单元像素100p填满，则通过对单元像素进行加压而使单元像素的高度调节为均匀。在对单元像素加压的过程中也可以进行加热。
以下，对选择性地分离临时基板2020上的单元像素中的特定单元像素100p而转印到载体基板2090的方法的一实施例进行说明。
图12是用于说明根据示例性的实施例而转印到载体基板2090之前的单元像素的临时基板2020的示意性的平面图，图13A至图13D是用于说明向载体基板2090转印的单元像素的示意性的平面图，图14是用于说明根据一实施例而转印单元像素的过程中的载体基板2090的示意性的平面图，图15是用于说明根据一实施例而完成单元像素的转印的载体基板2090的示意性的平面图。
首先，参照图12，临时基板2020包括基底2020a及附着于基底上的单元像素NG、R1、R2。基底2020a可以是借由紫外线照射而固化的紫外线胶带。
单元像素可以包括性能不良的不良单元像素NG、排在要求性能的规格(spec)的上侧级别(rank)的上级单元像素R1及排在要求性能的规格的下侧级别的下级单元像素R2。在图12中，上级单元像素R1用无阴影线的四边形来表示，下级单元像素R2用x字阴影线来表示，不良单元像素NG用点阴影线来表示。区分上级单元像素R1及下级单元像素R2的性能可以是正向电压、亮度或指向角等。
由一个晶圆制作的单元像素包括不良单元像素NG，并且下级单元像素R2和上级单元像素R1可以密集分布于特定位置。即使去除不良单元像素NG，而在维持下级单元像素R1及上级单元像素R2的相同位置关系并转印而制造显示装置的情况下，在上级单元像素R1密集的区域和下级单元像素R2密集的区域中，例如，亮度可能彼此不同，据此可能在图像中产生斑点。因此，不向同一载体基板2090移送上级单元像素R1和下级单元像素R2，而是只将相同等级的单元像素移送到一个载体基板。
在图12中，用虚线表示的区域PA1、PA2、PA3、PA4表示借由拾取器单元2060移送的区域。作为一例，拾取器单元2060的拾取头2060a具有例如对应于5×5的单元像素的面积。即，拾取头2060a可以拾取最多25个单元像素。通过调整拾取头2060a的面积，可以一次拾取比25个更多的单元像素或比25个更少的单元像素。
拾取头2060a首先在第1区域PA1中选择性地拾取上级单元像素R1而移送至载体基板2090。光源单元2050在第1区域PA1内，朝上级单元像素R1照射紫外线，因此，借由拾取头2060a，只有上级单元像素R1从基底2020a分离。图13A示出在第1区域PA1中选择性地分离的单元像素R1。
将第1区域PA1的上级单元像素R1移送至载体基板2090之后，拾取头2060a在第2区域PA2选择性地拾取上级单元像素R1并移送至载体基板2090。图13B示出了在第2区域PA2中选择性地分离的单元像素R1。如此，图13C示出了在第三区域PA3中选择性地分离的单元像素R1，并且图13D示出了在第四区域PA4中选择性地分离的单元像素R1。
此外，图14表示在所述第一区域PA1、第2区域PA2、第三区域PA3及第四区域PA4中选择性地分离的单元像素R1转印至载体基板2090上的状态。临时基板2020上的单元像素R1可以继续利用拾取头2060a转印到载体基板2090，各个区域PA1、PA2、PA3、PA4中的单元像素为空的部分也可以借由拾取头2060a被转印单元像素R1，从而载体基板2090可以被单元像素R1完全填充(如图15所示)。
根据本实施例，由于只将上级单元像素R1转印至载体基板2090，因此，在利用载体基板2090上的单元像素制作显示装置的情形下，可以防止在图像上产生斑点。在本实施例中，虽然以将上级单元像素R1转印到载体基板2090的情况进行了说明，但也可以将下级单元像素R2以相同的方式转印到其他载体基板2090。因此，可仅利用下级单元像素R2来制造显示装置。
图16是用于说明根据另一实施例完成单元像素的转印的载体基板2090的示意性的平面图。
参照图16，在先说明的实施例中虽然以上级单元像素R1转印到载体基板2090的情况进行了说明，但在本实施例中，下级单元像素R2与上级单元像素R1一起转印到载体基板2090。
在与拾取头2060a的面积相对应的单位面积UA内一同布置上级单元像素R1和下级单元像素R2。在各单位面积UA内，上级单元像素R1和下级单元像素R2可以以相同的比例布置，进一步地，布置于各个单位面积UA内的上级单元像素R1及下级单元像素R2的位置也可以相同。在本实施例中，虽然例示了上级单元像素R1与下级单元像素R2以13：12的比例布置的情况，但不限于此。然而，上级单元像素R1和下级单元像素R2的数量在每个单位面积UA内均可以相同。
将上级单元像素R1和下级单元像素R2一起配置，且各单位区域包括相同比率的上级单元像素R1及下级单元像素R2，因此能够防止在所显示的图像中产生斑点。
图17是用于说明根据又一实施例完成单元像素R1、R2的转印的载体基板2090的示意性的平面图。
在上述实施例(图16)中，例示有将相同地排列的单元像素R1、R2彼此相邻布置的情况。据此，虽然在各个单位面积内，上级单元像素R1和下级单元像素R2相互交替布置，但在邻近的单位面积之间，上级单元像素R1或下级单元像素R2可能彼此相邻布置。与此相反，在本实施例中，在第1单位面积UA1和第2单位面积UA2内，调节上级单元像素R1和下级单元像素R2的排列，使得在相邻的单位面积UA1、UA2之间，上级单元像素R1或下级单元像素R2也可以不相邻地布置。
在上述实施例中，虽然以在单位面积UA、UA1、UA2内，上级单元像素R1和下级单元像素R2以大致相似的数量规则地布置的情况为例进行了说明，但上级单元像素R1和下级单元像素R2的数量无需相似。上级单元像素R1的数量可以明显多于下级单元像素R2，也可以与此相反。并且，在单位面积UA、UA1、UA2内并不一定有规则地布置单元像素R1、R2。如果上级单元像素R1和下级单元像素R2的比率大致恒定，则它们也可以不规则地排列。即使上级单元像素R1和下级单元像素R2不规则地排列，单位面积UA、UA1、UA2整体的亮度也大致均匀，因此能够防止产生斑点。
在上述实施例中，虽然对单元像素的转印方法及装置进行了说明，但是本实用新型的转印方法和转印装置不限于转印单元像素。例如，本实用新型的转印方法及转印装置可以使用于转印各个子像素，因此也可以使用于转印单独的发光元件，例如蓝色发光元件、绿色发光元件或红色发光元件。
以上，针对本实用新型的多种实施例进行了说明，然而本实用新型并不局限于这些实施例。并且，在不超出本实用新型的技术思想的情况下，对于一个实施例说明的事项或构成要素，也可以应用于其他实施例。

Claims (10)

1.一种单元像素，其特征在于，包括：
基板；
发光叠层结构体，布置于所述基板上；
多个连接电极，形成于所述发光叠层结构体上，并电连接于所述发光叠层结构体；
保护层，布置于所述发光层叠结构体上，并形成于所述多个连接电极之间，以覆盖所述多个连接电极的侧面。
2.根据权利要求1所述的单元像素，其特征在于，
所述保护层的上表面与所述多个连接电极的上表面平行。
3.根据权利要求1所述的单元像素，其特征在于，
所述发光叠层结构体包括第一发光叠层、第二发光叠层、第三发光叠层，
其中，所述第一发光叠层布置于基板上，所述第二发光叠层位于所述第一发光叠层的上方，所述第三发光叠层位于所述第二发光叠层的上方。
4.根据权利要求3所述的单元像素，其特征在于，
所述第一发光叠层、所述第二发光叠层及所述第三发光叠层发出彼此不同的峰值波长的光。
5.根据权利要求4所述的单元像素，其特征在于，
所述第二发光叠层发出比所述第一发光叠层更短的波长的光。
6.根据权利要求5所述的单元像素，其特征在于，
所述第一发光叠层发出绿光、第二发光叠层发出蓝光、第三发光叠层发出红光。
7.根据权利要求6所述的单元像素，其特征在于，
所述第一发光叠层的发光面积大于所述第二发光叠层的发光面积，所述第二发光叠层的发光面积大于所述第三发光叠层的发光面积。
8.根据权利要求2所述的单元像素，其特征在于，
所述保护层由聚酰亚胺形成。
9.根据权利要求8所述的单元像素，其特征在于，
所述保护层是干膜。
10.一种显示装置，所述显示装置包括电路基板及布置于所述电路基板上的单元像素，其特征在于，所述单元像素是根据权利要求1至9中的任一项所述的单元像素。
CN202121225765.7U 2020-06-02 2021-06-02 单元像素及具有该单元像素的显示装置 Active CN214625074U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063033383P 2020-06-02 2020-06-02
US63/033,383 2020-06-02
US17/335,900 US20210376188A1 (en) 2020-06-02 2021-06-01 Method for transferring a light emitting device for display
US17/335,900 2021-06-01

Publications (1)

Publication Number Publication Date
CN214625074U true CN214625074U (zh) 2021-11-05

Family

ID=78410966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121225765.7U Active CN214625074U (zh) 2020-06-02 2021-06-02 单元像素及具有该单元像素的显示装置

Country Status (2)

Country Link
CN (1) CN214625074U (zh)
WO (1) WO2021246778A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251360A (ja) * 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
US9331230B2 (en) * 2012-10-30 2016-05-03 Cbrite Inc. LED die dispersal in displays and light panels with preserving neighboring relationship
KR101959057B1 (ko) * 2017-07-21 2019-03-18 한국광기술원 마이크로 led칩 전사방법 및 전사장치
KR101900925B1 (ko) * 2017-11-20 2018-09-21 엘지디스플레이 주식회사 마이크로 발광 다이오드 칩을 갖는 성장 기판, 및 이를 이용한 발광 다이오드 표시장치 제조 방법
KR102294101B1 (ko) * 2018-08-09 2021-08-27 (주)라이타이저 디스플레이 장치의 제조 방법

Also Published As

Publication number Publication date
WO2021246778A1 (ko) 2021-12-09

Similar Documents

Publication Publication Date Title
US20150303355A1 (en) Semiconductor light emitting device and method for manufacturing same
US11837625B2 (en) LED display apparatus
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
US11757073B2 (en) Light emitting device and LED display apparatus having the same
US20210376188A1 (en) Method for transferring a light emitting device for display
US11949055B2 (en) Unit pixel having light emitting device and displaying apparatus
CN214625074U (zh) 单元像素及具有该单元像素的显示装置
CN214477447U (zh) 单元像素及显示装置
CN217641390U (zh) 像素模块及显示装置
CN217336009U (zh) 电路板、显示装置及像素模块
CN215896385U (zh) 单元像素制造用晶圆
CN215933632U (zh) 单元像素及显示装置
CN215896431U (zh) 单元像素及显示器装置
CN217562594U (zh) 发光模块及具有该发光模块的显示装置
KR20230167350A (ko) 디스플레이용 발광 소자의 전사 방법 및 전사 장치
US20230369304A1 (en) Pixel device and display apparatus having the same
CN215869440U (zh) 发光元件、单元像素及显示装置
US20230352619A1 (en) Light emitting device and light emitting module having the same
CN116918465A (zh) 具有多层阻焊剂的电路板及具有该电路板的显示装置
KR20220093085A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant