CN215896385U - 单元像素制造用晶圆 - Google Patents

单元像素制造用晶圆 Download PDF

Info

Publication number
CN215896385U
CN215896385U CN202122422443.8U CN202122422443U CN215896385U CN 215896385 U CN215896385 U CN 215896385U CN 202122422443 U CN202122422443 U CN 202122422443U CN 215896385 U CN215896385 U CN 215896385U
Authority
CN
China
Prior art keywords
light emitting
emitting element
layer
light
emitting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122422443.8U
Other languages
English (en)
Inventor
车南煹
朴盛灿
林栽熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Application granted granted Critical
Publication of CN215896385U publication Critical patent/CN215896385U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H01L33/0058—Processes for devices with an active region comprising only group IV elements comprising amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本实用新型公开一种单元像素制造用晶圆。所述晶圆包括：透明基板；以及光阻挡层，布置于所述透明基板上，其中，所述光阻挡层包括多个单元像素区域以及至少一个观测区域，所述多个单元像素区域分别具有用于贴装发光元件的发光元件贴装区域，所述观测区域包括用于贴装发光元件的发光元件贴装区域以及布置于所述发光元件贴装区域周围的辅助图案。

Description

单元像素制造用晶圆
技术领域
示例性的实施例涉及一种具有用于整齐排列发光元件辅助图案的晶圆及使用该晶圆的单元像素制造方法。
背景技术
发光元件为利用作为无机光源的发光二极管的半导体元件，广泛应用于诸如显示装置、车辆用灯具、一般照明之类的各种领域。发光二极管具有寿命长、耗电低、响应速度快的优点，因此正在迅速代替现有光源。
另外，现有的发光二极管在显示装置中主要用作背光光源，然而最近正在开发利用发光二极管直接实现图像的显示装置。这种显示器也被称为微型LED显示器。
显示装置通常利用蓝色、绿色以及红色的混合色来实现各种颜色。显示装置为了实现各种图像而包括多个像素，每个像素配备有蓝色子像素、绿色子像素以及红色子像素。通过这些子像素的颜色来确定特定像素的颜色，而且借由这些像素的组合来实现图像。
在微型LED显示器的情况下，微型LED对应于各子像素而排列在二维平面上，据此，需要在一个基板上布置众多数量的微型LED。然而，微型LED的尺寸非常小，例如200微米以下，甚至100微米以下，由于这么小的尺寸而产生了各种问题。尤其，难以处理较小尺寸的发光二极管，从而不易于在显示器用面板上直接贴装发光二极管。并且，由于在显示器用面板上贴装有无数个微型LED，因此在所贴装的微型LED中的一部分容易发生不良。由于很难修复在显示面板上发生不良的微型LED，因此需要废弃发生不良的显示面板。然而，废弃贴装有许多微型LED的显示面板会导致过度的成本损失。
为了解决这个问题，可以使用如下的显示器制造方法：将贴装有微型LED的晶圆以单个单位切割而制造多个单元像素，并将这些单元像素贴装于电路基板。例如，在具有多个单元像素区域的透明基板的各个单元像素区域贴装发光元件，并分割单元像素区域来提供单元像素。在透明基板上可以提供有粘合层，发光元件可以通过粘合层而贴附于晶圆上。
由此，筛选贴装良好的微型LED的单元像素，并将该单元像素贴装于显示器用面板上，从而能够制造显示装置。由于单元像素易于处理，并且使用了良好的单元像素，因此可以提高显示面板的良率。进一步地，由于废弃在微型LED中发生不良的单元像素，从而可以减少因微型LED的贴装不良引起的成本损失。
为了节省工艺时间，利用转移工艺将微型LED集体转移到晶圆上。此时，需要确认微型LED是否正确地贴装于晶圆上的预定位置。在微型LED偏离预定位置的情形下，通过掌握偏离程度来校正下一次的转移过程中微型LED的贴装位置。
然而，随着微型LED的尺寸减小而难以控制微型LED的位置，并且，存在由于贴附微型LED的粘合层的形状变形而难以掌握微型LED偏离预定位置的程度的问题。
实用新型内容
示例性实施例的目的在于，提供一种作为用于制造显示器用单元像素的晶圆，所述晶圆可以容易地整齐排列发光元件，并且可以容易地测量发光元件从预定位置偏离的程度。
示例性的实施例的目的在于，提供一种单元像素制造方法，通过所述方法即使在粘合层变形的情形下也能够精确地测量单元像素的位置。
示例性的实施例中，提供一种用于制造单元像素的晶圆，该晶圆包括：透明基板；以及光阻挡层，布置于所述透明基板上，其中，所述光阻挡层包括多个单元像素区域以及至少一个观测区域，其中，所述多个单元像素区域分别具有用于贴装发光元件的发光元件贴装区域，所述观测区域包括用于贴装发光元件的发光元件贴装区域以及布置于所述发光元件贴装区域周围的辅助图案。
所述光阻挡层包括彼此邻近地布置的多个观测区域。
彼此邻近的所述观测区域具有彼此不同的辅助图案。
彼此邻近的所述观测区域中的至少两个具有彼此不同的辅助图案。
所述晶圆还包括：粘合层，覆盖所述光阻挡层；以及发光元件，布置于所述粘合层上，其中，所述粘合层覆盖所述多个单元像素区域及所述至少一个观测区域，所述发光元件布置于所述光阻挡层的单元像素区域及观测区域的发光元件贴装区域上。
所述单元像素区域及所述观测区域分别包括三个发光元件贴装区域。
所述单元像素区域包括分别与所述三个发光元件贴装区域对应的窗口。
所述观测区域包括与所述三个发光元件贴装区域对应的窗口或光阻挡层的岛状部。
所述辅助图案形成为通过凹雕或凸雕形成的线。
所述辅助图案包括邻近布置于所述发光元件贴装区域的光阻挡层的岛状部。示例性的实施例提供一种单元像素制造方法，该方法包括如下步骤：准备透明基板，在所述透明基板上形成包括多个单元像素区域以及至少一个观测区域的光阻挡层，形成覆盖所述光阻挡层的粘合层，在所述粘合层上以与所述多个单元像素区域及至少一个观测区域对应的方式贴装发光元件，其中，所述多个单元像素区域分别具有用于贴装发光元件的发光元件贴装区域，所述观测区域包括用于贴装发光元件的发光元件贴装区域以及布置于所述发光元件贴装区域周围的辅助图案。
根据本实用新型的单元像素制造用晶圆，能够容易地整齐排列发光元件，并且能够容易地测量发光元件从预定位置偏离的程度。
附图说明
图1是用于说明根据一实施例的显示装置的示意性的平面图。
图2A是用于说明根据一实施例的发光元件的示意性的平面图。
图2B是沿图2A的剖切线A-A'截取的示意性的剖视图。
图3A是用于说明根据一实施例的单元像素的示意性的平面图。
图3B是沿图3A的剖切线B-B'截取的示意性的剖视图。
图4A是用于说明根据一实施例的像素模块的示意性的平面图。
图4B是沿图4A的剖切线C-C'截取的示意性的剖视图。
图5A至图5E是用于说明根据一实施例的单元像素的制造方法的示意性的剖视图。
图6是用于说明具有光阻挡层图案的晶圆的示意性的平面图。
图7A是用于说明根据一实施例的光阻挡层的观测区域的示意性的平面图。
图7B是用于说明根据一实施例的光阻挡层的观测区域的示意性的平面图。
图7C是用于说明根据一实施例的光阻挡层的观测区域的示意性的平面图。
图8是用于说明根据一实施例的光阻挡层的观测区域的示意性的平面图。
具体实施方式
以下，参照附图详细说明本实用新型的实施例。下面介绍的实施例是为了向本实用新型所属的技术领域的普通技术人员充分传递本实用新型的思想而作为示例提供的。因此，本实用新型不限于以下说明的实施例，也可以具体化为其他形态。并且，在附图中，为了方便起见，可以夸大表示构成要素的宽度、长度、厚度等。并且，在记载为一个构成要素在另一构成要素的“上部”或者“上方”时，不仅包括各部分位于另一部分的“紧邻的上部”或者“紧邻的上方”的情形，还包括在各个构成要素与另一构成要素之间介入有其他构成要素的情况。贯穿整个说明书，相同的附图标记表示相同的构成要素。
根据示例性的实施例的晶圆，作为用于制造单元像素的所述晶圆包括：透明基板；以及光阻挡层，布置于所述透明基板上，其中，所述光阻挡层包括多个单元像素区域以及至少一个观测区域，所述多个单元像素区域分别具有用于贴装发光元件的发光元件贴装区域，所述观测区域包括用于贴装发光元件的发光元件贴装区域以及布置于所述发光元件贴装区域周围的辅助图案。
通过布置辅助图案，可以利用辅助图案来调整发光元件的贴装位置，进一步地，可以精确地测量贴装的发光元件偏离预定位置的程度。
所述光阻挡层可以包括彼此邻近地布置的多个观测区域。
通过邻近地布置观测区域，可以将发光元件精确地贴装于预定位置。
在一实施例中，所述彼此邻近的观测区域可以具有彼此不同的辅助图案。在另一实施例中，所述彼此邻近的观测区域可以具有彼此相同的辅助图案。
在一实施例中，所述彼此邻近的观测区域中的至少两个具有彼此不同的辅助图案。
所述晶圆还可以包括：粘合层，覆盖所述光阻挡层；以及发光元件，布置于所述粘合层上，其中，所述粘合层可以覆盖所述多个单元像素区域及所述至少一个观测区域，所述发光元件布置于所述光阻挡层的单元像素区域及观测区域的发光元件贴装区域上。
所述单元像素区域及所述观测区域可以分别包括三个发光元件贴装区域。
所述单元像素区域可以包括分别与所述三个发光元件贴装区域对应的窗口。
所述观测区域可以包括与所述三个发光元件贴装区域对应的窗口或光阻挡层的岛状部。
所述辅助图案可以形成为通过凹雕或凸雕形成的线。
所述辅助图案可以包括邻近布置于所述发光元件贴装区域的光阻挡层的岛状部。
根据一实施例的单元像素制造方法包括如下步骤：准备透明基板，在所述透明基板上形成包括多个单元像素区域以及至少一个观测区域的光阻挡层，形成覆盖所述光阻挡层的粘合层，在所述粘合层上以与所述多个单元像素区域以及至少一个观测区域对应的方式贴装发光元件，其中，所述多个单元像素区域分别具有用于贴装发光元件的发光元件贴装区域，所述观测区域包括用于贴装发光元件的发光元件贴装区域以及布置于所述发光元件贴装区域周围的辅助图案。
所述单元像素制造方法中，可以将多个发光元件一起移送至所述单元像素区域及所述观测区域并进行贴装。
所述单元像素制造方法还可以包括：在贴装所述发光元件之前，利用所述辅助图案调整发光元件的位置。
所述单元像素制造方法还可以包括：在贴装所述发光元件之后，利用所述辅助图案测量所述发光元件从预定位置偏离的程度。
所述单元像素制造方法还可以包括：形成覆盖所述发光元件的阶梯差调节层，在所述阶梯差调节层上形成连接于所述发光元件的连接层。
所述单元像素制造方法还可以包括对应于所述单元像素区域而分割所述透明基板。
所述光阻挡层可以包括彼此邻近的多个观测区域。
彼此邻近的所述观测区域可以具有彼此不同的辅助图案。
彼此邻近的所述观测区域中的至少两个可以具有彼此不同的辅助图案。
所述辅助图案可以包括通过凹雕或凸雕形成的线。
所述辅助图案可以包括邻近布置于所述发光元件贴装区域的光阻挡层的岛状部。
以下，将参照附图更详细地说明本实用新型的实施例。
图1是用于说明根据本实用新型的一实施例的显示装置的示意性的平面图。
参照图1，显示装置10000可以包括面板基板2100及多个像素模块1000。
显示装置10000没有特别限制，可以包括微型LED TV、智能手表、诸如VR头戴式装置之类的VR显示装置或者诸如增强现实眼镜之类的AR显示装置。
面板基板2100可以包括用于无源矩阵驱动或有源矩阵驱动的电路。在一实施例中，面板基板2100可以在内部包括布线及电阻，在另一实施例中，面板基板2100可以包括布线、晶体管及电容器。面板基板2100还可以在上表面具有能够与布置的电路电连接的垫。
在一实施例中，多个像素模块1000整齐排列于面板基板2100上。各个像素模块1000可以包括电路基板1001及布置于电路基板1001上的多个单元像素100。在另一实施例中，多个单元像素100也可以直接排列于面板基板2100上。
各个单元像素100包括多个发光元件10a、10b、10c。发光元件10a、10b、10c可以发出彼此不同颜色的光。如图1所示，各个单元像素100中的发光元件10a、10b、10c可以排列成一列。在一实施例中，发光元件10a、10b、10c可以沿相对于实现图像的显示画面的垂直方向排列。但本实用新型不限于此，发光元件10a、10b、10c也可以沿相对于实现图像的显示画面的水平方向排列。
在将发光元件10a、10b、10c直接贴装于面板基板2100上的情形下，容易发生难以处理的发光元件的贴装不良。在此情形下，将面板基板2100和发光元件全部废弃，可能发生很大的成本损失。相反，首先制造贴装发光元件10a、10b、10c的单元像素100，并选择良好的单元像素100贴装于面板基板2100上，从而能够减少因发光元件贴装不良而引起的成分损失。
以下，以布置于显示装置10000中的发光元件10a、10b、10c、单元像素100以及像素模块1000的顺序对显示装置10000的各构成要素进行详细说明。
首先，图2A是用于说明根据本实用新型的一实施例的发光元件10a的示意性的平面图，图2B是沿图2A的剖切线A-A'截取的示意性的剖视图。在此，虽然以发光元件10a为例进行说明，然而发光元件10b、10c也具有相似的结构，因此省略彼此重复的说明。
参照图2A及图2B，发光元件10a可以包括包含第一导电型半导体层21、活性层23以及第二导电型半导体层25的发光结构体、欧姆接触层27、第一接触垫53、第二接触垫55、绝缘层59、第一电极垫61以及第二电极垫63。
从平面图观察，发光元件10a可以具有包括长轴及短轴的矩形形状的外形。例如，长轴长度可以具有100μm以下的尺寸，短轴长度可以具有70μm以下的尺寸。发光元件10a、10b、10c可以具有大致相似的外形及尺寸。
发光结构体(即，第一导电型半导体层21、活性层23以及第二导电型半导体层25)可以生长于基板上。所述基板可以是氮化镓基板、GaAs基板、Si基板、蓝宝石基板，尤其是图案化的蓝宝石基板等能够使用为半导体生长用的多种基板。生长基板可以利用机械研磨、激光剥离、化学剥离等的技术从半导体层分离。然而，本实用新型不限于此，基板的一部分也可以残留而构成第一导电型半导体层21的至少一部分。
在一实施例中，在发出红色光的发光元件10a的情形下，半导体层可以包括砷化铝镓(AlGaAs：aluminum gallium arsenide)、磷砷化镓(GaAsP：gallium arsenidephosphide)、磷化铝镓铟(AlGaInP：aluminum gallium indium phosphide)或磷化镓(GaP：gallium phosphide)。
在发出绿色光的发光元件10b的情形下，半导体层可以包括氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(GaP)、磷化铝镓铟(AlGaInP)或磷化铝镓(AlGaP)。
在一实施例中，在发出蓝色光的发光元件10c的情形下，半导体层可以包括氮化镓(GaN)、氮化铟镓(InGaN)或硒化锌(ZnSe：zinc selenide)。
第一导电型和第二导电型作为彼此相反的极性，在第一导电型是n型的情形下，第二导电型是p型，而在第一导电型是p型的情形下，第二导电型是n型。
第一导电型半导体层21、活性层23以及第二导电型半导体层25可以利用诸如金属有机化学气相沉积法(MOCVD)之类的公知的方法在腔室内生长于基板上。并且，第一导电型半导体层21包括n型杂质(例如，Si、Ge、Sn)，第二导电型半导体层25包括p型杂质(例如，Mg、Sr、Ba)。在一实施例中，第一导电型半导体层21可以包括包含作为掺杂剂的Si的GaN或AlGaN，第二导电型半导体层25可以包括包含作为掺杂剂的Mg的GaN或AlGaN。
虽然在附图中示出了第一导电型半导体层21及第二导电型半导体层25分别为单层，然而这些层可以是多层，并且也可以包括超晶格层。活性层23可以包括单量子阱结构或多量子阱结构，并且可以调节氮化物系半导体的组成比而发出所期望的波长。例如，活性层23可以发出蓝色光、绿色光、红色光或紫外线。
第二导电型半导体层25及活性层23可以具有台面M结构并布置于第一导电型半导体层21上。台面M可以包括第二导电型半导体层25及活性层23，并且如图2B所示，也可以包括第一导电型半导体层21的一部分。台面M可以位于第一导电型半导体层21的一部分区域上，并且第一导电型半导体层21的上表面可以在台面M周围暴露。
在本实施例中，台面M形成为在其周边暴露第一导电型半导体层21。在另一实施例中，也可以形成有贯通台面M而使第一导电型半导体层21暴露的贯通孔。
另外，所述第一导电型半导体层21可以具有通过表面纹理化的凹凸图案21p。凹凸图案21p可以形成于第一导电型半导体层21的光发出面侧。表面纹理化可以通过利用例如干式或湿式蚀刻工艺的图案化来执行。
在一实施例中，可以形成有锥体形状的突出部，锥体的高度可以是2μm至3μm，锥体的间距可以是1.5μm至2μm，锥体的底部直径可以是约3μm至5μm。锥体也可以是截头形状，在此情形下，锥体的上表面直径可以是约2μm至3μm。
在另一实施例中，凹凸图案21p可以包括第一凹凸图案及在第一凹凸图案上附加形成的第二凹凸图案。
通过在第一导电型半导体层21的表面形成凹凸图案21p，可以减少内部全反射，从而提高光提取效率。第一发光元件10a至第三发光元件10c均可以对第一导电型半导体层执行表面纹理化，据此，可以使从第一发光元件10a至第三发光元件10c发出的光的指向角均匀化。然而，本实用新型并不限于此，各个元件可以具有彼此不同的凹凸图案21p，或者一部分发光元件也可以不包括凹凸图案21p而具有平坦的面。
欧姆接触层27布置于第二导电型半导体层25上而与第二导电型半导体层25欧姆接触。欧姆接触层27可以形成为单层或多层，并且可以利用透明导电性氧化膜或金属膜而形成。透明导电性氧化膜的示例例如可以举例为ITO或ZnO等，金属膜可以举例为Al、Ti、Cr、Ni、Au等的金属及其合金。
第一接触垫53布置于暴露的第一导电型半导体层21上。第一接触垫53可以欧姆接触于第一导电型半导体层21。例如，第一接触垫53可以形成为欧姆接触于第一导电型半导体层21的欧姆金属层。可以根据第一导电型半导体层21的半导体材料来适当地选择第一接触垫53的欧姆金属层。也可以省略第一接触垫53。
第二接触垫55可以布置于欧姆接触层27上。第二接触垫55电连接于欧姆接触层27。也可以省略第二接触垫55。
绝缘层59覆盖台面M、欧姆接触层27、第一接触垫53及第二接触垫55。绝缘层59具有暴露第一接触垫53及第二接触垫55的开口部59a、59b。绝缘层59可以形成为单层或多层。进一步地，绝缘层59也可以包括堆叠有折射率彼此不同的绝缘层的分布式布拉格反射器。例如，分布式布拉格反射器可以包括选自SiO2、Si3N4、SiON、TiO2、Ta2O5、Nb2O5中的至少两种绝缘层。
分布式布拉格反射器反射从活性层23发出的光。分布式布拉格反射器可以针对包括从活性层23发出的光的峰值波长在内的相对较宽的波长范围而表现出高反射率，并且可以考虑光的入射角而设计。在一实施例中，分布式布拉格反射器可以对以入射角为0度入射的光具有比以其他入射角入射的光更高的反射率。在另一实施例中，分布式布拉格反射器可以对以其他特定入射角入射的光具有比以入射角为0度入射的光更高的反射率。例如，分布式布拉格反射器可以对以入射角为10度入射的光具有比以入射角为0度入射的光更高的反射率。
另外，蓝色发光元件10c的发光结构体具有比红色发光元件10a及绿色发光元件10b的发光结构体更高的内部量子效率。据此，蓝色发光元件10c可以表现出比红色发光元件10a及绿色发光元件10b更高的光提取效率。据此，可能难以适当地维持红色光、绿色光及蓝色光的颜色混合比。
为了调节红色光、绿色光及蓝色光的颜色混合比，应用于发光元件10a、10b、10c的分布式布拉格反射器可以形成为具有彼此不同的反射率。例如，蓝色发光元件10c与红色发光元件10a及绿色发光元件10b相比可以具有相对更低的反射率的分布式布拉格反射器。例如，形成在蓝色发光元件10c的分布式布拉格反射器对于从活性层23生成的蓝色光在入射角为0度的情形下，可以具有小于约95％的反射率，进一步地，可以具有小于90％的反射率，绿色发光元件10b对于绿色光在入射角为0度的情形下，可以具有约95％以上且99％以下的反射率，红色发光元件10a对于红色光在入射角为0度的情形下，可以具有99％以上的反射率。
在一实施例中，应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的分布式布拉格反射器可以具有大致相似的厚度。例如，应用于这些发光元件10a、10b、10c的分布式布拉格反射器之间的厚度之差可以小于最厚的分布式布拉格反射器厚度的10％。通过减小分布式布拉格反射器的厚度之差，可以相似地设定应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的工艺条件(例如，将绝缘层59图案化的工艺)，进而，可以防止单元像素制造工艺变得复杂。进一步地，应用于红色发光元件10a、绿色发光元件10b及蓝色发光元件10c的分布式布拉格反射器也可以具有大致相似的堆叠数。然而，本实用新型不局限于此。
第一电极垫61及第二电极垫63布置于绝缘层59上。第一电极垫61可以从第一接触垫53的上部延伸至台面M的上部，第二电极垫63可以布置于台面M的上部区域中。第一电极垫61可以通过开口部59a连接于第一接触垫53，第二电极垫63可以电连接于第二接触垫55。第一电极垫61也可以直接欧姆接触于第一导电型半导体层21，在此情形下，可以省略第一接触垫53。并且，在第二接触垫55被省略的情形下，第二电极垫63可以直接连接于欧姆接触层27。
第一电极垫61和/或第二电极垫63可以利用单层或多层金属形成。可以使用Al、Ti、Cr、Ni、Au等金属及其合金等作为第一电极垫61和/或第二电极垫63的材料。
尽管与附图一起简要说明了根据本实用新型的一实施例的发光元件10a，然而除了上述层之外，发光元件10a还可以包括具有附加功能的层。例如，还可以包括反射光的反射层、用于绝缘特定构成要素的附加绝缘层、防止焊料扩散的焊料防止层等多种层。
此外，在形成倒装芯片型的发光元件的情形下，可以以多种形态形成台面，第一电极垫61及第二电极垫63的位置或形状也可以进行多种变更。并且，欧姆接触层27也可以被省略，第二接触垫55或第二电极垫63可以直接接触于第二导电型半导体层25。
图3A是用于说明根据本实用新型的一实施例的单元像素100的示意性的平面图，图3B是沿图3A的剖切线B-B'截取的示意性的剖视图。
参照图3A及图3B，单元像素100可以包括透明基板121、第一发光元件10a、第二发光元件10b、第三发光元件10c、表面层122、光阻挡层123、粘合层125、阶梯差调节层127、连接层129a、129b、129c、129d以及绝缘物质层131。
单元像素100包括第一发光元件10a至第三发光元件10c而提供一个像素。第一发光元件10a至第三发光元件10c发出彼此不同颜色的光，并且这些发光元件分别与子像素对应。
透明基板121是PET、玻璃基板、石英、蓝宝石基板等的透光性基板。透明基板121布置于显示装置(图1的显示装置10000)的光发出面，从发光元件10a、10b、10c发出的光通过透明基板121而向外部发出。透明基板121可以具有上表面及下表面。透明基板121可以在面向发光元件10a、10b、10c的表面(即，上表面)包括凹凸图案121p。凹凸图案121p使从发光元件10a、10b、10c发出的光散射而增加指向角。并且，从具有彼此不同的指向角特性的发光元件10a、10b、10c发出的光可以借由所述凹凸图案121p而以均匀的指向角发出。据此，可以防止根据观察角度而发生色差。
凹凸图案121p可以是规则的，也可以是不规则的。凹凸图案121p可以具有例如3μm的间距、2.8μm的直径及1.8μm的高度。凹凸图案121p通常可以是应用于图案化的蓝宝石基板的图案，但不限于此。
透明基板121还可以包括防反射涂层，也可以包括防眩光层或进行防眩光处理。透明基板121可以具有例如50μm至300μm的厚度。
由于透明基板121布置于光发出面，因此透明基板121不包括电路。然而，本实用新型并不限于此，也可以包括电路。
另外，虽然图示了在一个透明基板121形成有一个单元像素100的情形，然而也可以在一个透明基板121形成多个单元像素100。
表面层122覆盖透明基板121的凹凸图案121p。表面层122可以沿凹凸图案121p的形状形成。表面层122可以提高在其上形成的光阻挡层123的粘合力。例如，表面层122可以利用氧化硅膜形成。表面层122也可以根据透明基板121的类型而被省略。
光阻挡层123形成于透明基板121的上表面上。光阻挡层123可以接触于表面层122。光阻挡层123可以包括诸如炭黑之类的吸收光的吸收物质。光吸收物质防止在发光元件10a、10b、10c生成的光从透明基板121与发光元件10a、10b、10c之间的区域朝侧表面侧泄漏，提升显示装置的对比度。
光阻挡层123可以具有用于使由发光元件10a、10b、10c生成的光入射至透明基板121的光行进路径的窗口123a、123b、123c，为此，可以在透明基板121上以暴露透明基板121的方式被图案化。窗口123a、123b、123c的宽度可以小于发光元件的宽度，然而不限于此，窗口123a、123b、123c的宽度也可以大于或等于发光元件10a、10b、10c的宽度。
光阻挡层123的窗口123a、123b、123c还定义发光元件10a、10b、10c的整齐排列位置。然而，在贴装发光元件10a、10b、10c的期间，窗口123a、123b、123c可能被发光元件10a、10b、10c遮挡而使发光元件10a、10b、10c难以整齐排列。本实用新型提供用于容易整齐排列发光元件10a、10b、10c的技术，对此，将参照图6在后面进行详细说明。
粘合层125附着于透明基板121上。粘合层125可以覆盖光阻挡层123。粘合层125可以附着于透明基板121的整个表面上，然而不限于此，也可以以使透明基板121的边缘附近区域暴露的方式附着于一部分区域。粘合层125用于将发光元件10a、10b、10c附着于透明基板121。粘合层125可以填充形成于光阻挡层123的窗口123a、123b、123c。
粘合层125可以形成为透光性层，并且使从发光元件10a、10b、10c发出的光透射。粘合层125可以利用有机粘合剂而形成。例如，粘合层125可以利用透明环氧树脂而形成。并且，粘合层125为了使光扩散而可以包括SiO2、TiO2、ZnO等的扩散物质(diffuser)。光扩散物质防止从光发出面观察到发光元件10a、10b、10c。
另外，第一发光元件10a至第三发光元件10c布置于透明基板121上。第一发光元件10a至第三发光元件10c可以借由粘合层125而附着于透明基板121。第一发光元件10a至第三发光元件10c可以以与光阻挡层123的窗口123a、123b、123c对应的方式布置。
第一发光元件10a至第三发光元件10c例如可以是红色发光元件、绿色发光元件、蓝色发光元件。第一发光元件10a至第三发光元件10c各自的具体构成与在前参照图2A及图2B所述的相同，因此省略详细说明。
如图3A所示，第一发光元件10a至第三发光元件10c可以排列成一列。尤其，在透明基板121是蓝宝石基板的情形下，蓝宝石基板可以根据切割方向而包括借由结晶面而干净的切割面(例如，m面)和不干净的切割面(例如，a面)。例如，在切割成四边形形状的情形下，两侧的两个切割面(例如，m面)可以沿结晶面而被干净地切割，与这些切割面垂直布置的其他两个切割面(例如，a面)可能不会如此。在此情形下，蓝宝石基板121的干净的切割面可以与发光元件10a、10b、10c的整齐排列的方向平行。例如，在图3A中，干净的切割面(例如，m面)可以布置于上下，另外两个切割面(例如，a面)可以布置于左右。
并且，第一发光元件10a至第三发光元件10c可以分别沿长轴方向彼此平行排列。第一发光元件10a至第三发光元件10c的短轴方向可以与这些发光元件的整齐排列方向一致。
第一发光元件10a至第三发光元件10c可以是在前参照图2A及图2B说明的发光元件，然而不限于此，可以使用水平型或倒装芯片结构的多种发光元件。
阶梯差调节层127覆盖第一发光元件10a至第三发光元件10c。阶梯差调节层127具有暴露发光元件10a、10b、10c的第一电极垫61及第二电极垫63的开口部127a。阶梯差调节层127将形成有连接层129a、129b、129c、129d的表面的高度调节为恒定，从而有助于能够安全地形成连接层。阶梯差调节层127可以利用例如感光性聚酰亚胺形成。
阶梯差调节层127可以布置于被粘合层125的边缘所包围的区域内，然而不限于此。例如，阶梯差调节层127也可以形成为部分地暴露粘合层125的边缘。
第一连接层129a至第四连接层129d形成于阶梯差调节层127上。连接层129a、129b、129c、129d可以通过阶梯差调节层127的开口部127a而连接于第一发光元件10a至第三发光元件10c的第一电极垫61及第二电极垫63。
如图3A及图3B所示，在一实施例中，第一连接层129a可以电连接于第一发光元件10a的第二导电型半导体层，第二连接层129b可以电连接于第二发光元件10b的第二导电型半导体层，第三连接层129c可以电连接于第三发光元件10c的第二导电型半导体层，并且第四连接层129d可以共同电连接于第一发光元件10a至第三发光元件10c的第一导电型半导体层。第一连接层129a至第四连接层129d可以一同形成于阶梯差调节层127上，并且可以包括例如Au。
在另一实施例中，第一连接层129a可以电连接于第一发光元件10a的第一导电型半导体层，第二连接层129b可以电连接于第二发光元件10b的第一导电型半导体层，第三连接层129c可以电连接于第三发光元件10c的第一导电型半导体层，并且第四连接层129d可以共同电连接于第一发光元件10a至第三发光元件10c的第二导电型半导体层。第一连接层129a至第四连接层129d可以一同形成于阶梯差调节层127上。
绝缘物质层131可以形成为比阶梯差调节层127更薄的厚度。绝缘物质层131与阶梯差调节层127的厚度之和可以为1μm以上且50μm以下，但不限于此。
绝缘物质层131覆盖阶梯差调节层127的侧表面及连接层129a、129b、129c、129d。并且绝缘物质层131可以覆盖粘合层125的一部分。绝缘物质层131具有使连接层129a、129b、129c、129d暴露的开口部131a、131b、131c、131d，由此能够定义单元像素100的垫的区域。
在一实施例中，绝缘物质层131可以为半透明物质，可以利用有机物质或者无机物质形成。绝缘物质层131可以利用例如聚酰亚胺形成。在绝缘物质层131与阶梯差调节层127一同利用聚酰亚胺形成的情形下，除了垫的区域以外，连接层129a、129b、129c、129d的下部表面、侧表面及上部表面均可以用聚酰亚胺包围。
另外，单元像素100可以利用焊料等接合材料贴装于电路基板，接合材料可以接合暴露于绝缘物质层131的开口部131a、131b、131c、131d的连接层129a、129b、129c、129d和电路基板上的垫。
根据本实施例，单元像素100不包括额外的凸块，并且连接层129a、129b、129c、129d被用作接合垫。然而本实用新型不限于此，也可以形成为覆盖绝缘物质层131的开口部131a、131b、131c、131d的接合垫。在一实施例中，接合垫可以形成为脱离第一连接层129a至第四连接层129d的上部区域而部分地覆盖发光元件10a、10b、10c。
在本实施例中，以发光元件10a、10b、10c借由粘合层125而附着于透明基板121的情形进行了说明，然而也可以利用其他结合器(coupler)而代替粘合层125来使发光元件10a、10b、10c结合于透明基板121。例如，可以利用间隔件使发光元件10a、10b、10c结合于透明基板121，因此，在发光元件10a、10b、10c与透明基板121之间的区域可以填充有气体或液体。借由这些气体或液体可以形成使从发光元件10a、10b、10c发出的光透射的光学层。上述的粘合层125也是光学层的一例。在此，光学层利用与发光元件10a、10b、10c不同的材料(例如，气体、液体或固体)形成，因而与发光元件10a、10b、10c内的半导体层的材料区分。
图4A是用于说明根据本实用新型的一实施例的像素模块1000示意性的平面图，图4B是沿图4A的剖切线C-C'截取的示意性的剖视图。
参照图4A及图4B，像素模块1000包括电路基板1001及排列于电路基板1001上的单元像素100。进一步地，像素模块1000还可以包括覆盖单元像素100的覆盖层1010。
电路基板1001可以具有用于将面板基板2100与发光元件10a、10b、10c电连接的电路。电路基板1001内的电路可形成为多层结构。并且，电路基板1001还可以包括用于以无源矩阵驱动方式驱动发光元件10a、10b、10c的无源电路或用于以有源矩阵驱动方式驱动发光元件10a、10b、10c的有源电路。电路基板1001可以包括暴露于表面的垫1003。
单元像素100的具体构成与参照图3A及图3B说明的构成相同，因此为避免重复而省略详细说明。单元像素100可以整齐排列于电路基板1001上。单元像素100可以如图4A所示地以行列为2×2的方式排列，然而不限于此，也可以以2×3、3×3、4×4、5×5等多种行列排列。
单元像素100借由接合材料1005接合于电路基板1001。例如，接合材料1005将通过参照图3A及图3B说明的绝缘物质层131的开口部131a、131b、131c、131d而暴露的连接层129a、129b、129c、129d接合于电路基板1001上的垫1003。接合材料1005例如可以是焊料，可以利用丝网印刷等技术将焊膏布置于垫1003上之后，通过回流焊工艺接合单元像素100和电路基板1001。
根据本实施例，单一结构的接合材料1005可以布置于连接层129a、129b、129c、129d与垫1003之间，接合材料1005可以直接连接连接层129a、129b、129c、129d与垫1003。
覆盖层1010覆盖多个单元像素100。覆盖层1010防止单元像素100之间的光干涉，从而提高显示装置的对比度。
覆盖层1010可以利用例如干膜型阻焊剂(DFSR：dry-Film type solder resist)、黑色材料(BM：black material)或者环氧树脂成型料(EMC)等形成。覆盖层1010可以利用例如层压、旋涂、缝涂、印刷等技术而形成。
可以通过将图4A及图4B所示的像素模块1000贴装于图1的面板基板2100上而提供显示装置10000。电路基板1001具有与垫1003连接的底部垫。底部垫可以以与垫1003一一对应的方式布置，然而可以通过共同连接而减少底部垫的数量。
在本实施例中，可以通过单元像素100形成为像素模块1000并将像素模块1000贴装于面板基板2100上而提供显示装置10000，据此，可以提高显示装置的工艺良率。然而，本实用新型不限于此，单元像素100也可以直接贴装于面板基板2100上。
图5A至图5E是用于说明根据一实施例的制造单元像素100的方法的示意性的剖视图。
首先，参照图5A，在透明基板121的上表面形成有凹凸图案121p。透明基板121为PET、玻璃基板、石英、蓝宝石基板等透光性基板。在一实施例中，凹凸图案121p可以通过利用干式或湿式蚀刻技术蚀刻透明基板121的表面而形成。
表面层122可以形成于透明基板121上。表面层122可以沿凹凸图案121p形成。表面层122可以利用例如氧化硅膜形成。表面层122作为为了对透明基板121的表面进行改性而形成的，也可以被省略。
参照图3A及图5B，光阻挡层123形成于透明基板121上。光阻挡层123可以利用吸收光的物质层(例如炭黑之类的包括吸收光的吸收物质的黑色基质)形成。光阻挡层123还可以利用感光性物质层形成，并且通过曝光及显影而被图案化。可以通过对光阻挡层123进行图案化而形成窗口123a、123b、123c。多个窗口123a、123b、123c可以与发光元件10a、10b、10c对应而形成，并且，这些窗口123a、123b、123c可以彼此间隔开。
在本实施例中，虽然图示了一个单元像素区域的剖面，但是透明基板121可以为例如具有四英寸、六英寸或者八英寸等直径的大面积基板。单元像素可以具有例如400nm×400nm以下的面积、240nm×240nm以下的面积，因此，可以在透明基板121上形成光阻挡层123而在透明基板121上定义多个单元像素区域。窗口123a、123b、123c形成于各个单元像素区域。
此外，光阻挡层123可以以定义用于确认发光元件10a、10b、10c的整齐排列的观测区域的方式而被图案化。观测区域包括用于贴装发光元件的区域及辅助图案。如图6所示，单元像素区域及观测区域可以借由划线分离。对光阻挡层123的观测区域将参照图6在后面详细说明。
参照图3A及图5C，粘合层125可以形成于光阻挡层123上。粘合层125可以覆盖光阻挡层123，并且，可以通过形成于光阻挡层123的窗口123a、123b、123c覆盖暴露的表面层122或透明基板121。
粘合层125可以形成在透明基板121的整个表面上，然而不限于此，也可以以使透明基板121的边缘附近区域暴露的方式形成在一部分区域。粘合层125为了将发光元件10a、10b、10c贴附于透明基板121而使用。粘合层125可以形成为透光性层，并且使从发光元件10a、10b、10c发出的光透射。粘合层125可以利用粘合片或有机粘合剂形成。例如，粘合层125可以利用透明环氧树脂而形成。在一实施例中，粘合层125可以为了使光扩散而包括SiO2、TiO2、ZnO等的扩散物质(diffuser)。光扩散物质防止从光发出面观察到发光元件10a、10b、10c。如图5C所示，粘合层125可以覆盖光阻挡层123的侧表面。
接着，发光元件10a、10b、10c布置于粘合层125上。发光元件10a、10b、10c可以利用转印工艺而转印到粘合层125。多个单元像素区域可以定义于透明基板121上，发光元件10a、10b、10c也可以分别通过单独的工艺而转印，也可以使发光元件10a、10b、10c一起转印。在转印发光元件10a、10b、10c的期间，可以通过观测区域观测发光元件10a、10b、10c的整齐排列是否良好，并且，在转印发光元件10a、10b、10c之后，可以测量发光元件10a、10b、10c的位置从预定位置偏离的程度。
发光元件10a、10b、10c可以分别与窗口123a、123b、123c对应而布置。发光元件10a、10b、10c可以具有比窗口123a、123b、123c小的尺寸并位于窗口123a、123b、123c的上部区域内。在另一实施例中，发光元件10a、10b、10c还可以具有比窗口123a、123b、123c更大的面积。
参照图3A及图5D，阶梯差调节层127形成为覆盖发光元件10a、10b、10c。阶梯差调节层127例如可以利用感光性聚酰亚胺形成，并且可以利用曝光及显影技术而被图案化。
例如，阶梯差调节层127可以具有使发光元件10a、10b、10c暴露的开口部127a。例如，阶梯差调节层127的开口部127a可以使发光元件10a、10b、10c的第一电极垫61及第二电极垫63(参照图2B)暴露。进而，阶梯差调节层127可以沿透明基板121的边缘被去除而使粘合层125暴露。
参照图3A及图5E，第一连接层129a至第四连接层129d形成在阶梯差调节层127上。例如，第一连接层129a至第四连接层129d可以利用剥离技术形成。
第一连接层129a至第四连接层129d可以通过阶梯差调节层127的开口部127a而与发光元件10a、10b、10c电连接。例如，第一连接层129a至第三连接层129c可以分别与发光元件10a、10b、10c的第一导电型半导体层电连接，并且第四连接层129d可以共同与发光元件10a、10b、10c的第二导电型半导体层电连接。
接着，可以形成绝缘物质层131。绝缘物质层131覆盖第一连接层129a至第四连接层129d。如图3A所示，绝缘物质层131可以具有使第一连接层129a至第四连接层129d暴露的开口部131a、131b、131c、131d，垫区域可以通过这些开口部131a、131b、131c、131d而被定义。
图6是用于说明具有根据一实施例的光阻挡层图案的晶圆的示意性的平面图。此处，图6示出了布置于大面积透明基板121上的光阻挡层123的局部平面图。
参照图6，光阻挡层123被图案化而定义单元像素区域及观测区域。单元像素区域包括用于贴装发光元件10a、10b、10c的发光元件贴装区域(例如，光阻挡层123被去除的窗口)。另外，观测区域一同包括用于贴装发光元件的发光元件贴装区域以及辅助图案。观测区域内的发光元件贴装区域可以为光阻挡层123被去除的窗口，也可以为光阻挡层123的岛状部。
观测区域可以布置于透明基板121上的中央区域，然而并非必须限定于此。例如，观测区域可以位于透明基板121的拐角附近。并且，观测区域可以布置于透明基板121上的彼此对角的位置，当通过多个观测区域转印时，可以调整发光元件10a、10b、10c和透明基板121的整齐排列及平行度。如图6所示，多个观测区域可以彼此邻近地布置。随着观测区域彼此邻近地布置，操作者能够利用邻近的观测区域将发光元件精确地贴装于预定位置。如图所示，还可以使3个观测区域排列成一列。在一实施例中，观测区域可以沿发光元件的长轴方向彼此相邻地布置。
邻近的观测区域内的辅助图案可以彼此相同，也可以彼此不同。图6所示的观测区域示出了彼此不同的辅助图案。但是，本实用新型不限于此，相邻的观测区域也可以具有彼此相同的辅助图案。
参照图7A、图7B以及图7C，对观测区域的实施例进行详细说明。图7A、图7B以及图7C是分别示出图6所示的观测区域的示意性的放大平面图。
参照图7A，发光元件贴装区域被定义为光阻挡层123的岛状部，并且沿发光元件贴装区域的边缘形成有线形状的辅助图案。为了表示发光元件贴装区域，图示了发光元件10a、10b、10c。如图所示，发光元件10a、10b、10c的尺寸可以小于发光元件贴装区域，然而不限于此。例如，发光元件10a、10b、10c可以具有与发光元件贴装区域相同的面积或大于发光元件贴装区域的面积。其中，线123Lv1、123Lv2可以形成为去除光阻挡层123的凹雕部分。在观测区域内，除了辅助图案123Lv1、123Lv2之外的剩余部分可以被光阻挡层123覆盖。
另外，如图7A所示，通过线123Lv1、123Lv2可以在发光元件贴装区域之间形成具有比发光元件贴装区域窄的宽度的岛状部，并且在具有窄的宽度的所述岛的上侧及下侧可以形成与具有窄的宽度的所述岛相同宽度的岛。并且，在发光元件贴装区域的上部及下部可以布置有与发光元件贴装区域相同宽度的岛状部。
参照图7B，根据本实施例的观测区域与参照图7A说明的观测区域大致相似，除了发光元件区域及与其邻近布置的光阻挡层的岛状部之外，区别在于去除了剩余的岛状部。因此，形成没有光阻挡层123的空区域123v。
参照图7C，根据本实施例的观测区域，发光元件区域形成为光阻挡层被去除的窗口，在发光元件区域的周围布置有通过光阻挡层123的凸雕部分形成的辅助图案。即，线123L1、123L2形成为光阻挡层123，线123L1、123L2周围的光阻挡层123被去除。
在贴装发光元件10a、10b、10c时，通过利用所述辅助图案，可以容易地将发光元件10a、10b、10c贴装于预定位置。通过在观测区域内将发光元件10a、10b、10c准确地贴装于预定位置，从而在其他单元像素区域内也可以将发光元件10a、10b、10c贴装于预定位置。并且，在贴装发光元件10a、10b、10c之后，可以利用辅助图案容易地确认发光元件10a、10b、10c从预定位置偏离的程度。
进一步地，即使为了贴装发光元件10a、10b、10c而形成于光阻挡层123上的粘合层125变形，光阻挡层123的辅助图案也不会变形，因此可以准确地贴装发光元件10a、10b、10c，而与粘合层125的变形无关，并且可以准确地测量偏离的程度。
图8是用于说明根据一实施例的光阻挡层的观测区域的示意性的平面图。
参照图8，相比于参照图7A、图7B以及图7C说明的观测区域，根据本实施例的观测区域(a)、(b)、(c)具有相对更小的尺寸。根据本实施例，说明为了制造更小的单元像素而使用的观测区域。
随着观测区域的尺寸变小，用于贴装发光元件10a、10b、10c的发光元件贴装区域之间的间隔变窄。由此，发光元件贴装区域之间的间隔由凹雕线或凸雕线定义。
观测区域(a)、(c)具有相同的凸雕线123L1、123L2的辅助图案，观测区域(b)具有与发光元件贴装区域邻近而布置有光阻挡层的岛状部的辅助图案。观测区域(b)的大部分的辅助图案由凹雕的线形成，但也可以布置有局部地没有光阻挡层的空区域123v。
在本实施例中，以观测区域(a)、(c)具有相同的辅助图案的情形进行了说明，然而本实用新型不限于此，观测区域(a)、(c)还可以具有彼此不同的辅助图案。
另外，在本实施例中，以辅助图案形成为凸雕线或凹雕线或岛状部的情形为例进行了说明，然而本实用新型不限于此，可以利用多种形状的辅助图案。
以上，对本实用新型的各种实施例进行了说明，但是本实用新型不限于这些实施例。此外，只要在不脱离本实用新型的技术思想的情况下，对于一个实施例说明的事项或构成要素也可以应用于其他实施例。

Claims (10)

1.一种晶圆，作为用于制造单元像素的所述晶圆，其特征在于，包括：
透明基板；以及
光阻挡层，布置于所述透明基板上，
其中，所述光阻挡层包括多个单元像素区域以及至少一个观测区域，
所述多个单元像素区域分别具有用于贴装发光元件的发光元件贴装区域，
所述观测区域包括用于贴装发光元件的发光元件贴装区域以及布置于所述发光元件贴装区域周围的辅助图案。
2.根据权利要求1所述的晶圆，其特征在于，
所述光阻挡层包括彼此邻近地布置的多个观测区域。
3.根据权利要求2所述的晶圆，其特征在于，
彼此邻近的所述观测区域具有彼此不同的辅助图案。
4.根据权利要求2所述的晶圆，其特征在于，
彼此邻近的所述观测区域中的至少两个具有彼此不同的辅助图案。
5.根据权利要求1所述的晶圆，其特征在于，还包括：
粘合层，覆盖所述光阻挡层；以及
发光元件，布置于所述粘合层上，
其中，所述粘合层覆盖所述多个单元像素区域及所述至少一个观测区域，
所述发光元件布置于所述光阻挡层的单元像素区域及观测区域的发光元件贴装区域上。
6.根据权利要求1所述的晶圆，其特征在于，
所述单元像素区域及所述观测区域分别包括三个发光元件贴装区域。
7.根据权利要求6所述的晶圆，其特征在于，
所述单元像素区域包括分别与所述三个发光元件贴装区域对应的窗口。
8.根据权利要求7所述的晶圆，其特征在于，
所述观测区域包括与所述三个发光元件贴装区域对应的窗口或光阻挡层的岛状部。
9.根据权利要求1所述的晶圆，其特征在于，
所述辅助图案形成为通过凹雕或凸雕形成的线。
10.根据权利要求1所述的晶圆，其特征在于，
所述辅助图案包括邻近布置于所述发光元件贴装区域的光阻挡层的岛状部。
CN202122422443.8U 2020-10-09 2021-10-08 单元像素制造用晶圆 Active CN215896385U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063089610P 2020-10-09 2020-10-09
US63/089,610 2020-10-09
US17/495,451 2021-10-06
US17/495,451 US20220115437A1 (en) 2020-10-09 2021-10-06 Wafer having auxiliary pattern for aligning light emitting device and method of fabricating unit pixel using the same

Publications (1)

Publication Number Publication Date
CN215896385U true CN215896385U (zh) 2022-02-22

Family

ID=80473060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122422443.8U Active CN215896385U (zh) 2020-10-09 2021-10-08 单元像素制造用晶圆

Country Status (3)

Country Link
US (1) US20220115437A1 (zh)
CN (1) CN215896385U (zh)
WO (1) WO2022075799A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014011392U1 (de) * 2013-05-13 2020-02-21 Seoul Semiconductor Co., Ltd. LED-Gehäuse; Fahrzeuglampe sowie Hintergrundbeleuchtung mit diesem
CN107852794B (zh) * 2015-07-23 2020-03-10 首尔半导体株式会社 显示装置及其制造方法
US10340425B2 (en) * 2016-11-25 2019-07-02 Seoul Viosys Co., Ltd. Light emitting diode having light blocking layer
KR20180097979A (ko) * 2017-02-24 2018-09-03 서울바이오시스 주식회사 광 차단층을 가지는 발광 다이오드
WO2019045549A1 (ko) * 2017-09-04 2019-03-07 서울반도체주식회사 표시 장치 및 그의 제조 방법
KR102404905B1 (ko) * 2017-11-10 2022-06-07 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
US11961872B2 (en) * 2020-04-29 2024-04-16 Seoul Viosys Co., Ltd. Unit pixel having light emitting devices and display apparatus having the same

Also Published As

Publication number Publication date
US20220115437A1 (en) 2022-04-14
WO2022075799A1 (ko) 2022-04-14

Similar Documents

Publication Publication Date Title
EP3951896B1 (en) Unit pixel comprising light emitting diodes, unit pixel module, and display device
CN214848634U (zh) 发光模块及显示装置
CN217562594U (zh) 发光模块及具有该发光模块的显示装置
US20240243242A1 (en) Unit pixel having light emitting device displaying apparatus
US20210384388A1 (en) Unit pixel having light emitting device and displaying apparatus
CN214203723U (zh) 具有发光元件的单元像素、像素模块及显示装置
CN217641390U (zh) 像素模块及显示装置
CN214848667U (zh) 单元像素及显示装置
CN214477447U (zh) 单元像素及显示装置
CN215896385U (zh) 单元像素制造用晶圆
CN215933632U (zh) 单元像素及显示装置
CN215896431U (zh) 单元像素及显示器装置
US12080687B2 (en) Unit pixel having light emitting device, method of fabricating the same, and displaying apparatus having the same
CN215869440U (zh) 发光元件、单元像素及显示装置
CN217336009U (zh) 电路板、显示装置及像素模块
EP4266368A1 (en) Unit pixel and display apparatus including same
CN216250774U (zh) 单元像素及显示装置
CN214625074U (zh) 单元像素及具有该单元像素的显示装置
CN116918465A (zh) 具有多层阻焊剂的电路板及具有该电路板的显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant