WO2021251717A1 - 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치 - Google Patents

발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치 Download PDF

Info

Publication number
WO2021251717A1
WO2021251717A1 PCT/KR2021/007121 KR2021007121W WO2021251717A1 WO 2021251717 A1 WO2021251717 A1 WO 2021251717A1 KR 2021007121 W KR2021007121 W KR 2021007121W WO 2021251717 A1 WO2021251717 A1 WO 2021251717A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
adhesive layer
emitting devices
transparent substrate
Prior art date
Application number
PCT/KR2021/007121
Other languages
English (en)
French (fr)
Inventor
차남구
김상민
임재희
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/339,379 external-priority patent/US20210384388A1/en
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to JP2022574679A priority Critical patent/JP2023528076A/ja
Priority to KR1020227039347A priority patent/KR20230020958A/ko
Priority to EP21821040.9A priority patent/EP4141972A4/en
Publication of WO2021251717A1 publication Critical patent/WO2021251717A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Definitions

  • a display device generally implements various colors by using a mixture of blue light, green light, and red light.
  • a display device includes a plurality of pixels to implement various images, and each pixel includes blue, green, and red sub-pixels. A color of a specific pixel is determined through the color of these sub-pixels, and an image is implemented by a combination of these pixels.
  • Each unit pixel 100 includes a plurality of light emitting elements 10a, 10b, and 10c.
  • the light emitting elements 10a, 10b, and 10c may emit light of different colors.
  • the light emitting elements 10a, 10b, and 10c in each unit pixel 100 may be arranged in a line as shown in FIG. 2 .
  • the light emitting elements 10a, 10b, and 10c may be arranged in a vertical direction with respect to a display screen on which an image is displayed.
  • the present disclosure is not limited thereto, and in other forms, the light emitting elements 10a, 10b, and 10c may be arranged in a horizontal direction with respect to a display screen on which an image is implemented.
  • the first conductivity type and the second conductivity type have opposite polarities.
  • the first conductivity type is n-type
  • the second conductivity type is p
  • the first conductivity type is p-type
  • the second conductivity type becomes n-type.
  • the transparent substrate 121 Since the transparent substrate 121 is disposed on the light emitting surface, the transparent substrate 121 does not include a circuit. However, the present disclosure is not limited thereto, and may include a circuit.
  • the first to third light emitting devices 10a , 10b , and 10c may be arranged in a line as shown in FIG. 4A .
  • the sapphire substrate may include clean cut surfaces (eg, m-plane) and other cut surfaces (eg, a-plane) by a crystal plane according to the cutting direction.
  • the two cut surfaces (eg, m-plane) on both sides can be cut cleanly along the crystal plane, and the other two cut surfaces (eg, a ) may not be the case.
  • the first to third light emitting devices 10a, 10b, and 10c may have been described above with reference to FIGS. 3A and 3B, but are not limited thereto, and various light emitting devices having a horizontal or flip-chip structure may be used. .
  • the light emitting devices 10a , 10b , and 10c are disposed on the adhesive layer 125 .
  • the light emitting elements 10a, 10b, and 10c may be transferred together to the adhesive layer 125 using a transfer process.
  • the light emitting devices 10a, 10b, and 10c may be disposed to correspond to the windows 123a, 123b, and 123c, respectively.
  • the light emitting devices 10a , 10b , and 10c may have a size smaller than that of the windows 123a , 123b , and 123c and may be located in upper regions of the windows 123a , 123b , and 123c .
  • the light emitting devices 10a, 10b, and 10c may have a larger area than the windows 123a, 123b, and 123c.
  • FIG. 6A is a schematic plan view for explaining a unit pixel 200 according to another embodiment
  • FIG. 6B is a schematic cross-sectional view taken along the cut line D-D' of FIG. 6A
  • FIG. 6C is a cut line E of FIG. 6A It is a schematic cross-sectional view taken along -E'.
  • the unit pixel 200 according to the present embodiment is substantially similar to the unit pixel 100 described with reference to FIGS. 4A, 4B, and 4C, except that the etch There is a difference in further including a barrier layer 124 .
  • an etch stop layer 124 is formed in a region surrounding the windows 123a , 123b , and 123c of the light blocking layer 123 .
  • the etch stop layer 124 may be formed in a ring shape, and the windows 123a , 123b , and 123c are disposed in a region surrounded by the etch stop layer 124 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시의 일 실시예에 따른 유닛 픽셀은, 투명 기판; 상기 투명 기판 상에 배치된 복수의 발광소자들; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 접착시키는 접착층을 포함하되, 상기 접착층은 투명 기판 내부에 밀봉된다.

Description

발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
예시적인 실시예들은 발광 소자를 갖는 유닛 픽셀 및 그것을 갖는 디스플레이 장치에 관한 것이다.
발광소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로 LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색광, 녹색광 및 적색광의 혼합을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 2차원 평면상에 배열되고, 이에 따라 하나의 기판 상에 수많은 개수의 마이크로 LED가 배치될 필요가 있다. 그런데 마이크로 LED는 그 크기가 예컨대 200마이크로 이하 나아가 100마이크로 이하로 대단히 작으며, 이러한 작은 크기로 인해 다양한 문제점이 발생한다. 특히, 작은 크기의 발광 다이오드를 핸들링하는 것이 어려워 디스플레이 패널 상에 발광 다이오드를 직접 실장하는 것은 상당한 노력을 요한다.
예시적인 실시예들은 외부 환경에 의한 접착제의 손상이나 변형을 방지할 수 있는 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공한다.
예시적인 실시예는 유닛 픽셀을 제공하는데, 이 유닛 픽셀은, 투명 기판, 상기 투명 기판 상에 배치된 복수의 발광소자들, 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 접착시키는 접착층을 포함한다. 상기 접착층은 상기 유닛 픽셀 내부에 밀봉된다.
상기 접착층은 상기 투명 기판보다 작은 면적을 가질 수 있다.
나아가, 상기 유닛 픽셀은 상기 접착층 및 상기 발광 소자들을 덮는 단차 조절층을 더 포함할 수 있으며, 상기 단차 조절층은 상기 접착층의 측면을 덮을 수 있다.
추가적으로 또는 대안적으로, 상기 유닛 픽셀은 상기 단차 조절층과 상기 접착층 사이에 배치된 보호 절연층을 더 포함할 수 있으며, 상기 보호 절연층은 상기 접착층의 상면 및 측면을 덮을 수 있다.
상기 보호 절연층은 상기 발광 소자들을 덮을 수 있으며, 상기 단차 조절층 및 상기 보호 절연층은 상기 발광 소자들을 노출시키는 개구부들을 가질 수 있다.
상기유닛 픽셀은 상기 단차 조절층 상에 배치된 접속층들을 더 포함할 수 있으며, 상기 접속층들은 상기 단차 조절층 및 상기 보호 절연층의 개구부들을 통해 상기 발광 소자들에 전기적으로 접속될 수 있다.
상기 유닛 픽셀은 상기 접속층들을 덮는 절연 물질층을 더 포함할 수 있으며, 상기 절연 물질층은 상기 접속층들을 노출시키는 개구부들을 가질 수 있다.
상기 절연 물질층은 상기 접속층들의 측면과 함께 상기 단차 조절층의 측면을 덮을 수 있다.
상기 절연 물질층은 상기 단차 조절층의 두께보다 작은 두께를 가질 수 있다.
상기 유닛 픽셀은 상기 투명 기판과 상기 접착층 사이에 배치된 광 차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광이 통과할 수 있는 창들을 가질 수 있고, 상기 접착층은 상기 창들을 덮을 수 있다.
상기 유닛 픽셀은 상기 광 차단층과 상기 접착층 사이에 배치된 식각 방지층을 더 포함할 수 있으며, 상기 접착층은 상기 식각 방지층의 가장자리가 노출되도록 상기 식각 방지층을 부분적으로 덮을 수 있다.
상기 식각 방지층은 상기 투명 기판의 가장자리를 따라 고리 모양으로 형성될 수 있으며, 상기 창들은 상기 식각 방지층으로 둘러싸일 수 있다.
상기 유닛 픽셀은 상기 접착층 및 상기 발광 소자들을 덮는 단차 조절층을 더 포함할 수 있으며, 상기 단차 조절층은 상기 접착층의 측면을 덮을 수 있다.
상기 유닛 픽셀은 상기 단차 조절층과 상기 접착층 사이에 배치된 보호 절연층을 더 포함할 수 있으며, 상기 보호 절연층은 상기 접착층의 상면 및 측면을 덮을 수 있다.
상기 보호 절연층은 상기 발광 소자들을 덮을 수 있고, 상기 단차 조절층 및 상기 보호 절연층은 상기 발광 소자들을 노출시키는 개구부들을 가질 수 있다.
상기 투명 기판의 측면은 상기 광차단층, 식각 방지층, 및 보호 절연층의 측면과 나란할 수 있다.
본 개시의 일 실시예에 따른 디스플레이 장치는, 회로 기판; 및 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함하되, 상기 유닛 픽셀 각각은, 투명 기판; 상기 투명 기판 상에 배치된 복수의 발광소자들; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 접착시키는 접착층을 포함하고, 상기 접착층은 상기 유닛 픽셀 내부에 밀봉된다.
상기 유닛 픽셀은 상기 접착층 및 상기 발광 소자들을 덮는 단차 조절층; 및 상기 단차 조절층과 상기 접착층 사이에 배치된 보호 절연층을 더 포함할 수 있으며, 상기 단차 조절층 및 상기 보호 절연층은 상기 접착층의 측면을 덮을 수 있다.
상기 유닛 픽셀은 상기 투명 기판과 상기 접착층 사이에 배치된 광 차단층; 및 상기 광 차단층과 상기 접착층 사이에 배치된 식각 방지층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광이 통과할 수 있는 창들을 가질 수 있고, 상기 접착층은 상기 창들을 덮을 수 있으며, 상기 접착층은 상기 식각 방지층의 가장자리가 노출되도록 상기 식각 방지층을 부분적으로 덮을 수 있다.
상기 식각 방지층은 상기 투명 기판의 가장자리를 따라 고리 모양으로 형성될 수 있으며, 상기 창들은 상기 식각 방지층으로 둘러싸일 수 있다.
몇몇 형태에 있어서, 유닛 픽셀은 투명 기판, 상기 투명 기판 상에 배치된 복수의 발광소자들, 상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 상기 투명 기판에 접착시키는 접착층, 및 상기 접착층이 수분 손상으로부터 방지되도록 상기 접착층을 밀봉하도록 구성된 밀봉 구조체를 포함한다. 상기 밀봉 구조체는, 내습성인 절연층을 포함하며 상기 접착층을 덮는 제1 구조체, 상기 제1 구조체 상에 형성된 제2 구조체, 또는 이들 모두를 포함한다.
상기 제1 구조체는 상기 제2 구조체와 상기 접착층 사이에 배치된 보호 절연층을 더 포함한다. 상기 보호 절연층은 상기 접착층의 상면 및 측면을 덮는다.
상기 제2 구조체는 상기 접착층 및 상기 복수의 발광 소자들을 덮는 단차 조절층을 더 포함한다. 상기 단차 조절층은 상기 접착층의 측면을 덮는다.
상기 유닛 픽셀은 상기 단차 조절층 상에 배치되며 상기 복수의 발광 소자들에 대응하는 복수의 접속층들을 더 포함한다. 상기 복수의 접속층들 각각은 상기 단차 조절층 및 상기 보호 절연층의 개구부들을 통해 대응하는 발광 소자에 전기적으로 접속된다.
몇몇 형태에 있어서, 유닛 픽셀은 투명 기판, 상기 투명 기판 상에 배치된 복수의 발광소자들, 상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 상기 투명 기판에 접착시키는 접착층, 및 상기 접착층을 보호하도록 구성된 보호 구조체를 포함한다. 상기 보호 구조체는, 내습성인 절연층을 포함하며 상기 접착층을 덮는 제1 구조체, 상기 제1 구조체 상에 형성된 제2 구조체, 및 상기 제1 구조체 아래에 형성되고 상기 접착층 주위에 노출된 제3 구조체를 포함한다.
상기 제3 구조체는 상기 광 차단층과 상기 접착층 사이에 배치된 식각 방지층을 더 포함한다. 상기 접착층은 상기 식각 방지층의 가장자리가 노출되도록 상기 식각 방지층을 부분적으로 덮는다.
상기 식각 방지층은 상기 투명 기판의 가장자리를 따라 고리 모양으로 형성되고, 상기 창들은 상기 식각 방지층으로 둘러싸인다.
상기 제2 구조체는 상기 접착층 및 상기 발광 소자들을 덮는 단차 조절층을 더 포함한다. 상기 단차 조절층은 상기 접착층의 측면을 덮는다.
상기 제1 구조체는 상기 단차 조절층과 상기 접착층 사이에 배치된 보호 절연층을 더 포함한다. 상기 보호 절연층은 상기 접착층의 상면 및 측면을 덮는다.
몇몇 형태에 있어서, 디스플레이 장치는, 회로 기판 및 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함한다. 상기 유닛 픽셀 각각은, 투명 기판, 상기 투명 기판 상에 배치된 복수의 발광소자들, 상기 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 접착시키는 접착층으로서, 수분이 접근할 수 없도록 상기 유닛 픽셀 내부에 밀봉된 접착층, 상기 접착층 및 상기 복수의 발광 소자들을 덮는 단차 조절층, 및 상기 단차 조절층과 상기 접착층 사이에 배치된 보호 절연층을 더 포함한다. 상기 단차 조절층 및 상기 보호 절연층은 상기 접착층의 측면을 덮는다.
도 1은 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 평면도이다.
도 3A는 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 3B는 도 3A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 4A는 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 4B는 도 4A의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 4C는 도 4A의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 5A 내지 도 5F는 일 실시예에 따른 유닛 픽셀을 제조하는 방법을 설명하기 위한 개략적인 단면도들로, 도 5A는 요철 패턴을 형성하는 것을 예시하고, 도 5B는 투명 기판 상에 광 차단층을 형성하는 것을 예시하며, 도 5C는 상기 광 차단층 상에 접착층을 형성하는 것을 예시하고, 도 5D는 상기 접착층을 선택적으로 제거하는 것을 예시하며, 도 5E는 보호 절연층 및 단차 조절층을 형성하는 것을 예시하고, 도 5F는 상기 단차 조절층 상에 접속층들을 형성하는 것을 예시한다.
도 6A는 또 다른 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 6B는 도 6A의 절취선 D-D'를 따라 취해진 개략적인 단면도이다.
도 6C는 도 6A의 절취선 E-E'를 따라 취해진 개략적인 단면도이다.
도 7A 내지 도 7F는 일 실시예에 따른 유닛 픽셀을 제조하는 방법을 설명하기 위한 개략적인 단면도들로, 도 7A는 요철 패턴을 형성하는 것을 예시하고, 도 7B는 투명 기판 상에 광 차단층을 형성하는 것을 예시하며, 도 7C는 식각 방지층 및 접착층을 형성하는 것을 예시하고, 도 7D는 상기 접착층을 선택적으로 제거하는 것을 예시하며, 도 7E는 상기 접착층을 덮는 보호 절연층을 형성하는 것을 예시하고, 도 7F는 상기 단차 조절층 상에 접속층들을 형성하는 것을 예시한다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분에 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
마이크로 LED의 실장을 돕기 위해 서브 픽셀들을 포함하는 유닛 픽셀이 사용된다. 유닛 픽셀은 투명 기판 상에 접착제를 이용하여 부착된 발광 소자들을 포함한다. 서로 다른 색상의 광을 방출하는 발광 소자들을 이용하여 다양한 색을 구현할 수 있는 하나의 픽셀이 제공된다. 발광 소자들에서 방출된 광은 접착제 및 투명 기판을 통해 외부로 방출된다. 그런데, 접착제는 일반적으로 유기물로 형성되므로, 마이크로 LED 디스플레이가 사용되는 환경에 기인한 열 및/또는 수분에 의해 손상되거나 변형될 수 있다. 접착제의 손상이나 변형은 마이크로 LED 디스플레이의 동작 성능에 영향을 미칠 수 있다. 따라서, 외부 환경에 기인한 접착제의 손상이나 변형을 방지할 수 있는 유닛 픽셀이 바람직하다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치(10000)를 설명하기 위한 개략적인 평면도이고, 도 2는 일 실시예에 따른 픽셀 모듈(1000)을 설명하기 위한 개략적인 평면도이다.
도 1 및 도 2를 참조하면, 디스플레이 장치(10000)는 패널 기판(2100) 및 복수의 픽셀 모듈(1000)을 포함할 수 있다.
디스플레이 장치(10000)는, 특별히 한정되는 것은 아니나, 마이크로 LED TV, 스마트 워치, VR 헤드셋과 같은 VR 디스플레이 장치, 또는 증강 현실 안경과 같은 AR 디스플레이 장치를 포함할 수 있다.
패널 기판(2100)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 패널 기판(2100)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에서, 패널 기판(2100)은 배선, 트랜지스터 및 커패시터들을 포함할 수 있다. 패널 기판(2100)은 또한 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
몇몇 형태에 있어서, 복수의 픽셀 모듈들(1000)이 패널 기판(2100) 상에 정렬된다. 각 픽셀 모듈(1000)은 회로 기판(1001), 회로 기판(1001) 상에 배치된 복수의 유닛 픽셀들(100), 및 유닛 픽셀들(100)을 덮는 몰딩부(1200)를 포함할 수 있다. 다른 실시예에 있어서, 복수의 유닛 픽셀들(100)이 직접 패널 기판(2100) 상에 배열되고, 몰딩부(1200)가 유닛 픽셀들(100)을 덮을 수도 있다.
각 유닛 픽셀(100)은 복수의 발광 소자들(10a, 10b, 10c)을 포함한다. 발광소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출할 수 있다. 각 유닛 픽셀(100) 내의 발광 소자들(10a, 10b, 10c)은 도 2에 도시한 바와 같이 일렬로 배열될 수 있다. 몇몇 형태에 있어서, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수직 방향으로 배열될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 다른 형태들에 있어서, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수평 방향으로 배열될 수도 있다.
발광 소자들(10a, 10b, 10c)을 패널 기판(2100) 상에 직접 실장하는 것은 피하는 것이 바람직하다. 실장이 제대로 되지 않을 경우, 패널 기판(2100)과 함게 발광 소자들을 모두 폐기하게 되어 비용 손실이 크게 발생할 수 있다. 이에 반해, 발광 소자들(10a, 10b, 10c)이 실장된 유닛 픽셀(100)을 먼저 제조하고 양호한 유닛 픽셀들(100)을 선별하여 패널 기판(2100) 상에 실장함으로써 발광 소자 실장 불량에 따른 비용 손실을 줄이거나 피할 수 있다.
이하에서, 디스플레이 장치(10000) 내에 배치된 발광 소자들(10a, 10b, 10c), 유닛 픽셀(100) 및 픽셀 모듈(1000)의 순서로 디스플레이 장치(10000)의 각 구성 요소를 상세히 설명한다.
우선, 도 3A는 본 개시의 일 실시예에 따른 발광 소자(10a)를 설명하기 위한 개략적인 평면도이고, 도 3B는 도 2A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다. 여기서 발광 소자(10a)를 예를 들어 설명하지만, 발광 소자들(10b, 10c)은 대체로 유사한 구조를 가지며 서로 중복되는 설명은 생략한다.
도 3A 및 도 3B를 참조하면, 발광 소자(10a)는 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 포함하는 발광 구조체, 오믹 콘택층(27), 제1 콘택 패드(53), 제2 콘택 패드(55), 절연층(59), 제1 전극 패드(61), 및 제2 전극 패드(63)를 포함할 수 있다.
발광 소자(10a)는 평면도에서 보아 장축 및 단축을 갖는 직사각형 형상의 외형을 가질 수 있다. 예를 들어 장축 길이는 100um 이하의 크기를 가질 수 있으며, 단축 길이는 70um 이하의 크기를 가질 수 있다. 발광 소자들(10a, 10b, 10c)은 대체로 유사한 외형 및 크기를 가질 수 있다.
발광 구조체, 즉, 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 기판 상에 성장될 수 있다. 상기 기판은 질화갈륨 기판, GaAs 기판, Si 기판, 사파이어 기판, 특히 패터닝된 사파이어 기판 등 반도체 성장용으로 사용될 수 있는 다양한 기판일 수 있다. 성장 기판은 반도체층들로부터 기계적 연마, 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 분리될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 기판의 일부가 잔류하여 제1 도전형 반도체층(21)의 적어도 일부를 구성할 수도 있다.
일 실시예에서, 적색 광을 방출하는 발광 소자(10a)의 경우, 반도체층들은 알루미늄 갈륨 비화물(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 또는 갈륨 인화물(gallium phosphide, GaP)을 포함할 수 있다.
녹색 광을 방출하는 발광 소자(10b)의 경우, 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다.
일 실시예에서, 청색 광을 방출하는 발광 소자(10c)의 경우, 반도체층은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다.
제1 도전형과 제2 도전형은 서로 반대 극성으로서, 제1 도전형이 n형인 경우, 제2 도전형은 p이며, 제1 도전형이 p형인 경우, 제2 도전형은 n형이 된다.
제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판 상에 성장될 수 있다. 또한, 제1 도전형 반도체층(21)은 n형 불순물 (예를 들어, Si, Ge, Sn)을 포함하고, 제2 도전형 반도체층(25)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 녹색광 또는 청색광을 방출하는 발광 소자(10b 또는 10c)의 경우, 제1 도전형 반도체층(21)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 제2 도전형 반도체층(25)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다.
도 3a 및 도 3b에서 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(23)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 화합물 반도체의 조성비가 조절된다. 예를 들어, 활성층(23)은 청색광, 녹색광, 적색광 또는 자외선을 방출할 수 있다.
제2 도전형 반도체층(25) 및 활성층(23)은 메사(M) 구조를 가지고 제1 도전형 반도체층(21) 상에 배치될 수 있다. 메사(M)는 제2 도전형 반도체층(25) 및 활성층(23)을 포함하며, 도 3B에 도시한 바와 같이, 제1 도전형 반도체층(21)의 일부를 포함할 수도 있다. 메사(M)는 제1 도전형 반도체층(21)의 일부 영역 상에 위치하며, 메사(M) 주위에 제1 도전형 반도체층(21)의 상면이 노출될 수 있다.
본 실시예에 있어서, 메사(M)는 그 주변에 제1 도전형 반도체층(21)을 노출시키도록 형성된다. 다른 실시예에서, 메사(M)를 관통하여 제1 도전형 반도체층(21)을 노출시키는 관통홀이 형성될 수도 있다.
일 실시예에 있어서, 상기 제1 도전형 반도체층(21)은 평평한 광 방출면을 가질 수 있다. 다른 실시예에 있어서, 상기 제1 도전형 반도체층(21)은 광 방출면 측에 표면 텍스쳐링에 의한 요철 패턴을 가질 수 있다. 표면 텍스쳐링은 예를 들어 건식 또는 습식 식각 공정을 이용한 패터닝에 의해 수행될 수 있다. 예를 들어, 제1 도전형 반도체층(21)의 광 방출면에 콘 형상의 돌출부들이 형성될 수 있으며, 콘의 높이는 2 내지 3um, 콘 간격은 1.5 내지 2um, 콘의 바닥 직경은 약 3um 내지 5um 일 수 있다. 콘은 또한 절두형일 수 있으며, 이 경우, 콘의 상면 직경은 약 2 내지 3um 일 수 있다.
다른 실시예에 있어서, 요철 패턴은 제1 요철 패턴과 제1 요철 패턴 상에 추가로 형성된 제2 요철 패턴을 포함할 수 있다.
제1 도전형 반도체층(21)의 표면에 요철 패턴을 형성하여 내부 전반사를 줄여 광 추출 효율을 증가시킬 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 모두 제1 도전형 반도체층에 표면 텍스쳐링이 수행될 수 있으며, 이에 따라, 제1 내지 제3 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 지향각을 균일화할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 발광 소자들(10a, 10b, 10c) 중 적어도 하나는 요철 패턴을 포함하지 않고 평탄한 면을 가질 수도 있다.
오믹 콘택층(27)은 제2 도전형 반도체층(25) 상에 배치되어 제2 도전형 반도체층(25)에 오믹 콘택한다. 오믹 콘택층(27)은 단일 층, 또는 다중 층으로 형성될 수 있으며, 투명 도전성 산화막 또는 금속막으로 형성될 수 있다. 투명 도전성 산화막은 예를 들어 ITO 또는 ZnO 등을 예로 들 수 있으며, 금속막으로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금을 예로 들 수 있다.
제1 콘택 패드(53)는 노출된 제1 도전형 반도체층(21) 상에 배치된다. 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택할 수 있다. 예를 들어, 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택하는 오믹 금속층으로 형성될 수 있다. 제1 콘택 패드(53)의 오믹 금속층은 제1 도전형 반도체층(21)의 반도체 재료에 따라 적합하게 선정될 수 있다. 제1 콘택 패드(53)는 생략될 수도 있다.
제2 콘택 패드(55)는 오믹 콘택층(27) 상에 배치될 수 있다. 제2 콘택 패드(55)는 오믹 콘택층(27)에 전기적으로 접속한다. 제2 콘택 패드(55)는 생략될 수도 있다.
절연층(59)은 메사(M), 오믹 콘택층(27), 제1 콘택 패드(53), 및 제2 콘택 패드(55)를 덮는다. 절연층(59)은 제1 콘택 패드(53) 및 제2 콘택 패드(55)를 노출시키는 개구부들(59a, 59b)을 갖는다. 절연층(59)은 단일층 또는 다중층으로 형성될 수 있다. 나아가, 절연층(59)은 굴절률이 서로 다른 절연층들을 적층한 분포 브래그 반사기를 포함할 수도 있다. 예를 들어, 분포 브래그 반사기는 SiO2, Si3N4, SiON, TiO2, Ta2O5, Nb2O5에서 선택된 적어도 2 종류의 절연층을 포함할 수 있다.
분포 브래그 반사기는 활성층(23)에서 방출되는 광을 반사한다. 분포 브래그 반사기는 활성층(23)에서 방출되는 광의 피크 파장을 포함하여 상대적으로 넓은 파장 범위에 걸쳐 높은 반사율을 나타낼 수 있으며, 광의 입사각을 고려하여 설계될 수 있다. 일 실시예에 있어서, 분포 브래그 반사기는 다른 입사각으로 입사되는 광에 비해 입사각 0도로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다. 다른 실시예에 있어서, 분포 브래그 반사기는 입사각 0도로 입사되는 광에 비해 다른 특정 입사각으로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다. 예를 들어, 분포 브래그 반사기는 입사각 0도로 입사되는 광에 비해 입사각 10도로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다.
한편, 청색 발광 소자(10c)의 발광 구조체는 적색 발광 소자(10a) 및 녹색 발광 소자(10b)의 발광 구조체들에 비해 높은 내부 양자 효율을 갖는다. 이에 따라, 청색 발광 소자(10c)는 적색 및 녹색 발광 소자들(10a, 10b)에 비해 높은 광 추출 효율을 나타낼 수 있다. 이에 따라, 적색광, 녹색광, 및 청색광의 색 혼합 비율을 적정하게 유지하는 것이 어려울 수 있다.
적색광, 녹색광, 및 청색광의 색 혼합 비율을 조절하기 위해, 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들이 서로 다른 반사율을 갖도록 형성될 수 있다. 예를 들어, 청색 발광 소자(10c)는 적색 및 녹색 발광 소자들(10a, 10b)에 비해 상대적으로 낮은 반사율을 갖는 분포 브래그 반사기를 가질 수 있다. 예를 들어, 청색 발광 소자(10c)에 형성되는 분포 브래그 반사기는 활성층(23)에서 생성되는 청색광에 대해 입사각 0도에서 약 95% 미만, 나아가 90% 미만의 반사율을 가질 수 있으며, 녹색 발광 소자(10b)는 녹색광에 대해 입사각 0도에서 약 95% 이상 99% 이하의 반사율을 가질 수 있으며, 적색 발광 소자(10a)는 적색광에 대해 입사각 0도에서 99% 이상의 반사율을 가질 수 있다.
일 실시예에 있어서, 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 두께를 가질 수 있다. 예를 들어, 이들 발광 소자들(10a, 10b, 10c)에 적용된 분포 브래그 반사기들 사이의 두께 차이는 가장 두꺼운 분포 브래그 반사기 두께의 10% 미만일 수 있다. 분포 브래그 반사기들의 두께 차이를 작게 함으로서 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 공정 조건, 예를 들어, 절연층(59)을 패터닝하는 공정을 유사하게 설정할 수 있으며, 나아가, 유닛 픽셀 제조 공정이 복잡해지는 것을 방지할 수 있다. 나아가, 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 적층 수를 가질 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 전극 패드(61) 및 제2 전극 패드(63)는 절연층(59) 상에 배치된다. 제1 전극 패드(61)는 제1 콘택 패드(53)의 상부로부터 메사(M)의 상부로 연장될 수 있으며, 제2 전극 패드(63)는 메사(M) 상부 영역 내에 배치될 수 있다. 제1 전극 패드(61)는 개구부(59a)를 통해 제1 콘택 패드(53)에 접속할 수 있으며, 제2 전극 패드(63)는 제2 콘택 패드(55)에 전기적으로 접속될 수 있다. 제1 전극 패드(61)가 직접 제1 도전형 반도체층(21)에 오믹 콘택할 수도 있으며, 이 경우, 제1 콘택 패드(53)은 생략될 수 있다. 또한, 제2 콘택 패드(55)가 생략된 경우, 제2 전극 패드(63)는 오믹 콘택층(27)에 직접 접속할 수 있다.
제1 및/또는 제2 전극 패드들(61, 63)은 단일 층, 또는 다중층 금속으로 형성될 수 있다. 제1 및/또는 제2 전극 패드들(61, 63)의 재료로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금 등이 사용될 수 있다. 예를 들어, 제1 및 제2 전극 패드들(61, 63)은 최상단에 Ti층 또는 Cr층을 포함하고, 그 아래에 Au층을 포함할 수 있다.
본 개시의 일 실시예에 따른 발광 소자(10a)가 도 3a 및 도 3b를 참조하여 간략하게 설명되었으나, 발광 소자(10a)는 상술한 층 이외에도 부가적인 기능을 갖는 층을 더 포함할 수 있다. 예를 들어, 광을 반사하는 반사층, 특정 구성 요소를 절연하기 위한 추가 절연층, 솔더의 확산을 방지하는 솔더 방지층 등 다양한 층이 더 포함될 수 있다.
또한, 플립칩 타입의 발광 소자를 형성함에 있어, 다양한 형태로 메사를 형성할 수 있으며, 제1 및 제2 전극 패드들(61, 63)의 위치나 형상 또한 다양하게 변경될 수 있다. 또한, 오믹 콘택층(27)은 생략될 수도 있으며, 제2 콘택 패드(55) 또는 제2 전극 패드(63)가 제2 도전형 반도체층(25)에 직접 접촉할 수도 있다.
도 4A는 본 개시의 일 실시예에 따른 유닛 픽셀(100)을 설명하기 위한 개략적인 평면도이고, 도 4B는 도 4A의 절취선 B-B'를 따라 취해진 개략적인 단면도이며, 도 4C는 도 4A의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 4A, 도 4B, 도 4C를 참조하면, 유닛 픽셀(100)은 투명 기판(121), 제1 내지 제3 발광 소자들(10a, 10b, 10c), 표면층(122), 광 차단층(123), 접착층(125), 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 및 절연 물질층(131)을 포함할 수 있다.
유닛 픽셀(100)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 포함하여 하나의 픽셀을 제공한다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출하며, 이들은 각각 서브 픽셀에 대응한다.
투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판이다. 투명 기판(121)은 디스플레이 장치(도 1의 10000)의 광 방출면에 배치되며, 발광 소자들(10a, 10b, 10c)에서 방출된 광은 투명 기판(121)을 통해 외부로 방출된다. 투명 기판(121)은 상면 및 하면을 가질 수 있다. 투명 기판(121)은 발광 소자들(10a, 10b, 10c)을 대면하는 면, 즉 상면에 요철 패턴(121p)을 포함할 수 있다. 요철 패턴(121p)은 발광 소자들(10a, 10b, 10c)에서 방출된 광을 산란시켜 지향각을 증가시킨다. 또한, 서로 다른 지향각 특성을 갖는 발광 소자들(10a, 10b, 10c)에서 방출된 광이 상기 요철 패턴(121p)에 의해 균일한 지향각으로 방출되도록 할 수 있다. 이에 따라, 보는 각도에 따라 색차가 발생하는 것을 방지할 수 있다.
요철 패턴(121p)은 규칙적일 수도 있고 불규칙적일 수도 있다. 요철 패턴(121P)은 예를 들어 3um의 피치, 2.8um의 직경, 및 1.8um의 높이를 가질 수 있다. 요철 패턴(121p)은 일반적으로 패터닝된 사파이어 기판에 적용되는 패턴일 수 있으나, 이에 한정되지 않는다.
투명 기판(121)은 또한 반사방지 코팅을 포함할 수 있으며, 또는 글래어 방지층을 포함하거나 글래어 방지 처리될 수 있다. 투명 기판(121)은, 예를 들어, 50um ~ 300um의 두께를 가질 수 있다.
투명 기판(121)이 광 방출면에 배치되므로, 투명 기판(121)은 회로를 포함하지 않는다. 그러나 본 개시가 이에 한정되는 것은 아니며, 회로를 포함할 수도 있다.
한편, 하나의 투명 기판(121)에 하나의 유닛 픽셀(100)이 형성된 것을 도시하지만, 하나의 투명 기판(121)에 복수의 유닛 픽셀들(100)이 형성될 수도 있다.
표면층(122)은 투명 기판(121)의 요철 패턴(121p)을 덮는다. 표면층(122)은 요철 패턴(121p)의 형상을 따라 형성될 수 있다. 표면층(122)은 그 위에 형성되는 광 차단층(123)의 접착력을 향상시킬 수 있다. 예를 들어, 표면층(122)은 실리콘 산화막으로 형성될 수 있다. 표면층(122)은 투명 기판(121)의 종류에 따라 생략될 수도 있다.
광 차단층(123)은 투명 기판(121)의 상면 상에 형성된다. 광 차단층(123)은 표면층(122)에 접할 수 있다. 광 차단층(123)은 카본 블랙과 같이 광을 흡수하는 흡수 물질을 포함할 수 있다. 광 흡수 물질은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)과 발광소자들(10a, 10b, 10c) 사이의 영역에서 측면측으로 누설되는 것을 방지하며, 디스플레이 장치의 콘트라스트를 향상시킨다.
광 차단층(123)은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)으로 입사되도록 광 진행 경로를 위한 창(123a, 123b, 123c)을 가질 수 있으며, 이를 위해 투명 기판(121)을 노출하도록 패터닝될 수 있다. 창(123a, 123b, 123c)의 폭은 발광 소자의 폭보다 좁을 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 창(123a, 123b, 123c)의 폭은 발광 소자(10a, 10b, 10c)의 폭보다 클 수 있으며, 이에 따라, 발광 소자(10a)와 광 차단층(123) 사이에 갭이 형성될 수 있다.
접착층(125)은 투명 기판(121) 상에 부착된다. 접착층(125)은 광 차단층(123)을 덮을 수 있다. 접착층(125)은 투명 기판(121)의 전면 상에 부착될 수 있으나, 이에 한정되는 것은 아니며, 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 부착될 수도 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)을 투명 기판(121)에 부착하기 위해 사용된다. 접착층(125)은 광 차단층(123)에 형성된 창(123a, 123b, 123c)을 채울 수 있다.
접착층(125)은 광 투과성 층으로 형성될 수 있으며, 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시킨다. 접착층(125)은 유기 접착제를 이용하여 형성될 수 있다. 예를 들어, 접착층(125)은 투명 에폭시를 이용하여 형성될 수 있다. 또한, 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질(diffuser)을 포함할 수 있다. 광 확산 물질은 발광 소자들(10a, 10b, 10c)이 광 방출면으로부터 관찰되는 것을 방지한다.
접착층(125)은 투명 기판(121)보다 작은 면적을 갖는다. 접착층(125)은 광 차단층(123)보다 작은 면적을 가질 수 있다. 접착층(123)은 투명 기판(121)의 가장자리로 둘러싸인 영역 내부에 배치된다. 접착층(125)의 주위에 광 차단층(123)이 노출될 수 있다.
한편, 제1 내지 제3 발광 소자들(10a, 10b, 10c)이 투명 기판(121) 상에 배치된다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 접착층(125)에 의해 투명 기판(121)에 부착될 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 광 차단층(123)의 창들(123a, 123b, 123c)에 대응하여 배치될 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 도 4B 및 도 4C에 도시된 바와 같이 접착층(125)의 평평한 면 상에 배치될 수 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)의 하면 아래에 배치될 수 있다. 다른 실시예에서, 접착층(125)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 측면을 부분적으로 덮을 수도 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 예컨대, 적색 발광 소자, 녹색 발광 소자, 청색 발광 소자일 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 각각의 구체적인 구성은 앞서 도 3A 및 도 3B를 참조하여 설명한 바와 같으므로, 상세한 설명을 생략한다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 도 4A에 도시한 바와 같이, 일렬 로 배열될 수 있다. 특히, 투명 기판(121)이 사파이어 기판인 경우, 사파이어 기판은 절단 방향에 따라 결정면에 의해 깨끗한 절단면들(예컨대, m면)과 그렇지 않은 절단면들(예컨대, a면)을 포함할 수 있다. 예를 들어, 4각형 형상으로 절단될 경우, 양측 두 개의 절단면들(예컨대, m면)은 결정면을 따라 깨끗하게 절단될 수 있으며, 이들 절단면들에 수직하게 배치된 다른 두 개의 절단면들(예컨대, a면)은 그렇지 않을 수 있다. 이 경우, 사파이어 기판(121)의 깨끗한 절단면들이 발광 소자들(10a, 10b, 10c)의 정렬 방향에 나란할 수 있다. 예를 들어, 도 4A에서는 깨끗한 절단면들(예컨대, m면)이 상하에 배치되고, 다른 두 개의 절단면들(예컨대, a면)이 좌우에 배치될 수 있다.
또한, 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 각각 장축 방향이 서로 평행하게 배열될 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 단축 방향은 이들 발광 소자들의 정렬 방향과 일치할 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 앞서 도 3A 및 도 3B를 참조하여 설명한 것일 수 있으나, 이에 한정되는 것은 아니며, 수평형 또는 플립칩 구조의 다양한 발광 소자들이 사용될 수 있다.
보호 절연층(126)은 접착층(125) 및 발광 소자들(10a, 10b, 10c)을 덮는다. 보호 절연층(126)은 특히 접착층(125)의 측면을 덮을 수 있으며, 접착층(125) 주위에 노출된 광 차단층(123)을 덮을 수 있다. 보호 절연층(126)은 발광 소자들(10a, 10b, 10c)을 노출시키는 개구부들을 가질 수 있다. 보호 절연층(126)은 습기를 방지하기 위한 것으로, SiOx, SiNx, Al2O3 등의 무기계 절연층 또는 고밀도 폴리머 등의 유기물층으로 형성될 수 있으며, 또한, 분포 브래그 반사기(DBR)와 같은 다층 구조로 형성될 수도 있다. 일 실시예에 있어서, 보호 절연층(126), 광 차단층(123) 및 투명 기판(121)의 측면은 서로 나란할 수 있다.
단차 조절층(127)은 제1 내지 제3 발광 소자들(10a, 10b, 10c) 및 접착층(125)을 덮는다. 단차 조절층(127)은 보호 절연층(126) 상에 형성될 수 있다. 단차 조절층(127)은 보호 절연층(126)과 함께 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(61, 63)을 노출시키는 개구부들(127a)을 갖는다. 단차 조절층(127)은 접속층들(129a, 129b, 129c, 129d)이 형성되는 면의 높이를 일정하게 조절하여 접촉층들을 안전하게 형성할 수 있도록 돕는다. 단차 조절층(127)은 예컨대 감광성 폴리이미드로 형성될 수 있다.
단차 조절층(127)은 접착층(125)보다 넓은 면적을 가질 수 있으며, 접착층(125)의 측면을 덮을 수 있다. 단차 조절층(127)은 투명 기판(121)의 가장자리로 둘러싸인 영역 내에 배치될 수 있으나, 이에 한정되는 것은 아니다. 접착층(125)은 보호 절연층(126) 또는 단차 조절층(127)에 의해 밀봉될 수 있다. 이에 따라, 접착층(125)이 외부에 노출되거나 습기 등에 의해 변형되는 것을 방지할 수 있다. 더욱이, 습기에 강한 보호 절연층(126)을 채택함으로써 접착층(125)을 더욱 보호할 수 있다.
단차 조절층(127)의 측면은 접착층(125)의 상면에 대해 90도 미만의 각도로 경사질 수 있다. 예를 들어, 단차 조절층(127)의 측면은 접착층(125)의 상면에 대해 약 60도의 경사각을 가질 수 있다.
도 4A, 도 4B, 및 도 4C에 도시한 바와 같이, 단차 조절층(127)의 주위에 보호 절연층(126)이 노출될 수 있다. 광 차단층(123)은 보호 절연층(126)으로 덮여 노출되지 않느다. 그러나 본 개시는 이에 한정되는 것은 아니다. 일 예로, 보호 절연층(126)의 일부가 제거되어 광 차단층(123)의 상면이 부분적으로 노출될 수도 있다. 더욱이, 단차 조절층(127)의 측면이 보호 절연층(126)과 나란할 수 있으며, 단차 조절층(127) 주위에 광 차단층(123)이 노출될 수도 있다.
제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 형성된다. 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 및 보호 절연층의 개구부들(127a)을 통해 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 (도 3a 및 도 3b에 도시된) 제1 및 제2 전극 패드들(61, 63)에 접속할 수 있다.
일 실시예에서, 도 4A 및 도 4B에 도시한 바와 같이, 제1 접속층(129a)은 제1 발광 소자(10a)의 제2 도전형 반도체층에 전기적으로 접속하고, 제2 접속층(129b)은 제2 발광 소자(10b)의 제2 도전형 반도체층에 전기적으로 접속하고, 제3 접속층(129c)은 제3 발광 소자(10c)의 제2 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제1 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있으며, 예컨대, Au를 포함할 수 있다.
다른 실시예에서, 제1 접속층(129a)은 제1 발광 소자(10a)의 제1 도전형 반도체층에 전기적으로 접속하고, 제2 접속층(129b)은 제2 발광 소자(10b)의 제1 도전형 반도체층에 전기적으로 접속하고, 제3 접속층(129c)은 제3 발광 소자(10c)의 제1 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있다.
절연 물질층(131)은 단차 조절층(127)보다 얇은 두께로 형성될 수 있다. 절연 물질층(131)과 단차 조절층(127)의 두께의 합은 1um 이상 50um 이하일 수 있으나, 이에 한정되는 것은 아니다. 한편, 절연 물질층(131)의 측면은 접착층(125)의 상면에 대해 90도 미만의 경사각, 예를 들어, 약 60도의 경사각을 가질 수 있다.
절연 물질층(131)은 단차 조절층(127)의 측면 및 접속층들(129a, 129b, 129c, 129d)을 덮는다. 또한, 절연 물질층(131)은 보호 절연층(126)의 일부를 덮을 수 있다. 절연 물질층(131)은 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a, 131b, 131c, 131d)을 가지며, 이에 따라 유닛 픽셀(100)의 패드 영역들이 정의될 수 있다.
일 실시예에 있어서, 절연 물질층(131)은 반투명 물질일 수 있으며, 유기 또는 무기 물질로 형성될 수 있다. 절연 물질층(131)은 예를 들어, 폴리이미드로 형성될 수 있다. 단차 조절층(127)과 함께 절연 물질층(131)이 폴리이미드로 형성된 경우, 접속층들(129a, 129b, 129c, 129d)은, 패드 영역들을 제외하고, 하부면, 측면, 및 상부면이 모두 폴리이미드로 둘러싸일 수 있다.
한편, 유닛 픽셀(100)은 솔더 등의 본딩재를 이용하여 회로 기판에 실장될 수 있으며, 본딩재는 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)에 노출된 접속층들(129a, 129b, 129c, 129d)과 회로 기판 상의 패드들을 본딩할 수 있다.
본 실시예에 따르면, 유닛 픽셀(100)은 별도의 범프들을 포함하지 않으며, 접속층들(129a, 129b, 129c, 129d)이 본딩 패드로 사용된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)을 덮는 본딩 패드들이 형성될 수도 있다. 일 실시예에 있어서, 본딩 패드들은 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)의 상부 영역을 벗어나 발광 소자들(10a, 10b, 10c)을 부분적으로 덮도록 형성될 수 있다.
도 5A 내지 도 5F는 일 실시에에 따른 유닛 픽셀(100)을 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.
우선, 도 5A를 참조하면, 투명 기판(121)의 상면에 요철 패턴(121p)이 형성된다. 투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판이다. 일 실시예에 있어서, 요철 패턴(121p)은 건식 또는 습식 식각 기술을 이용하여 투명 기판(121)의 표면을 식각함으로써 형성될 수 있다.
표면층(122)이 투명 기판(121) 상에 형성될 수 있다. 표면층(122)은 요철 패턴(121p)을 따라 형성될 수 있다. 표면층(122)은 예를 들어 실리콘 산화막으로 형성될 수 있다. 표면층(122)은 투명 기판(121)의 표면을 개질하기 위해 형성되는 것으로, 생략될 수도 있다.
도 4A 및 도 5B를 참조하면, 투명 기판(121) 상에 광 차단층(123)이 형성된다. 광 차단층(123)은 광을 흡수하는 물질층, 예를 들어 카본 블랙과 같이 광을 흡수하는 흡수 물질을 포함하는 블랙 매트릭스로 형성될 수 있다. 광 차단층(123)은 또한, 감광성 물질층으로 형성되어 노광 및 현상에 의해 패터닝될 수 있다. 광 차단층(123)을 패터닝함으로써 창들(123a, 123b, 123c)이 형성될 수 있다. 발광 소자들(10a, 10b, 10c)에 대응하여 복수의 창들(123a, 123b, 123c)이 형성될 수 있으며, 이들 창들(123a, 123b, 123c)은 서로 이격될 수 있다.
도 4A 및 도 5C를 참조하면, 광 차단층(123) 상에 접착층(125)이 형성될 수 있다. 접착층(125)은 광 차단층(123)을 덮을 수 있으며, 또한, 광 차단층(123)에 형성된 창들((123a, 123b, 123c)을 통해 노출된 표면층(122) 또는 투명 기판(121)을 덮을 수 있다.
접착층(125)은 투명 기판(121)의 전면 상에 형성될 수 있으나, 이에 한정되는 것은 아니며, 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 형성될 수도 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)을 투명 기판(121)에 부착하기 위해 사용된다. 접착층(125)은 광 투과성 층으로 형성될 수 있으며, 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시킨다. 접착층(125)은 접착 시트 또는 유기 접착제를 이용하여 형성될 수 있다. 예를 들어, 접착층(125)은 투명 에폭시를 이용하여 형성될 수 있다. 일 실시예에 있어서, 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질(diffuser)을 포함할 수 있다. 광 확산 물질은 발광 소자들(10a, 10b, 10c)이 광 방출면으로부터 관찰되는 것을 방지한다.
이어서, 접착층(125) 상에 발광 소자들(10a, 10b, 10c)이 배치된다. 발광 소자들(10a, 10b, 10c)은 전사 공정을 이용하여 함께 접착층(125)으로 전사될 수 있다. 발광 소자들(10a, 10b, 10c)은 각각 창들(123a, 123b, 123c)에 대응하여 배치될 수 있다. 발광 소자들(10a, 10b, 10c)은 창들(123a, 123b, 123c)보다 작은 크기를 갖고 창들(123a, 123b, 123c)의 상부 영역 내에 위치할 수 있다. 다른 실시예에 있어서, 발광 소자들(10a, 10b, 10c)은 창들(123a, 123b, 123c)보다 큰 면적을 가질 수도 있다.
도 4A 및 도 5D를 참조하면, 접착층(125)이 선택적으로 제거되어 접착층(125) 주위에 광 차단층(123)이 노출될 수 있다. 접착층(125)은 당해 분야에서 입수 가능한 공지의 다양한 기술을 이용하여 선택적으로 제거될 수 있다. 접착층(125)을 선택적으로 제거하는 공정은 발광 소자들(10a, 10b, 10c)을 부착하기 전에 수행될 수도 있다.
도 4A 및 도 5E를 참조하면, 보호 절연층(126) 및 단차 조절층(127)이 발광 소자들(10a, 10b, 10c)을 덮도록 형성된다. 보호 절연층(126)은 습기를 차단하기 위해 무기 절연층 또는 고밀도 폴리머로 형성될 수 있다. 단차 조절층(127)은 예를 들어 감광성 폴리이미드로 형성될 수 있으며, 노광 및 현상 기술을 이용하여 패터닝될 수 있다.
예를 들어, 보호 절연층(126) 및 단차 조절층(127)은 발광 소자들(10a, 10b, 10c)을 노출시키는 개구부들(127a)을 갖도록 패터닝될 수 있다. 예를 들어, 보호 절연층(126) 및 단차 조절층(127)의 개구부들(127a)은 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(도 3B의 61, 63)을 노출시킬 수 있다. 나아가, 단차 조절층(127)은 투명 기판(121)의 가장자리를 따라 제거되어 보호 절연층(126)을 노출시킬 수 있다. 또한, 투명 기판(121)의 가장자리를 따라 단차 조절층(127)과 함께 보호 절연층(126)도 제거되어 광 차단층(123)이 노출될 수도 있다. 단차 조절층(127)과 보호 절연층(126)이 함께 제거되어 단차 조절층(127)의 측면과 보호 절연층(126)의 측면이 나란할 수 있으나, 본 개시가 이에 한정되는 것은 아니다.
도 4A 및 도 5F를 참조하면, 단차 조절층(127) 상에 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)이 형성된다. 예를 들어, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 리프트 오프 기술을 이용하여 형성될 수 있다.
제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 보호 절연층(126) 및 단차 조절층(127)의 개구부들(127a)을 통해 발광 소자들(10a, 10b, 10c)에 전기적으로 연결될 수 있다. 예를 들어, 제1 내지 제3 접속층들(129a, 129b, 129c)은 각각 발광 소자들(10a, 10b, 10c)의 제1 도전형 반도체층들에 전기적으로 연결될 수 있으며, 제4 접속층(129d)은 발광소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 공통으로 전기적으로 연결될 수 있다.
이어서, 절연 물질층(131)이 형성될 수 있다. 절연 물질층(131)은 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)을 덮는다. 절연 물질층(131)은 도 4A에 도시한 바와 같이, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a, 131b, 131c, 131d)을 가질 수 있으며, 이들 개구부들(131a, 131b, 131c, 131d)에 의해 패드 영역들이 정의될 수 있다.
본 발명의 실시예들에 따르면, 접착층(125)이 보호 절연층(126) 또는 단차 조절층(127)에 의해 밀봉됨으로써 습기에 의해 손상되는 것을 방지할 수 있다.
도 6A는 또 다른 실시예에 따른 유닛 픽셀(200)을 설명하기 위한 개략적인 평면도이고, 도 6B는 도 6A의 절취선 D-D'를 따라 취해진 개략적인 단면도이며, 도 6C는 도 6A의 절취선 E-E'를 따라 취해진 개략적인 단면도이다.
도 6A, 도 6B, 및 도 6C를 참조하면, 본 실시예에 따른 유닛 픽셀(200)은 도 4A, 도 4B, 및 도 4C를 참조하여 설명한 유닛 픽셀(100)과 대체로 유사하며, 다만, 식각 방지층(124)을 더 포함하는 것에 차이가 있다.
식각 방지층(124)은 접착층(125)과 광 차단층(123) 사이에 배치되며, 접착층(125)의 주위에 노출된다. 식각 방지층(124)은 접착층(125)의 주위에서 광 차단층(123)이 노출되는 것을 방지한다. 예를 들어, 식각 방지층(124)은 접착층(125)을 식각 기술을 이용하여 선택적으로 제거할 때, 광 차단층(123)이 식각되어 손상되는 것을 방지할 수 있다. 식각 방지층(124)은 투명 기판(121)의 가장자리를 따라 고리 모양으로 형성될 수 있으며, 창들(123a, 123b, 123c)은 식각 방지층(124)으로 둘러싸인 영역 내에 위치할 수 있다. 식각 방지층(124)은 금속 또는 유기/무기 절연층으로 형성될 수 있다.
접착층(125)의 주위에 노출된 식각 방지층(124)의 상면은 보호 절연층(126)으로 덮일 수 있다. 식각 방지층(124)의 측면은 투명 기판(121), 광 차단층(123) 및 보호 절연층(126)의 측면과 나란할 수 있다.
도 7A 내지 도 7F는 일 실시예에 따른 유닛 픽셀(200)을 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 7A 및 도 7B는 투명 기판(121)의 상면에 요철 패턴(121p) 및 광 차단층(123)이 형성되는 과정을 보여주며, 도 5A 및 도 5B와 동일하여 중복 설명을 생략한다.
도 6A 및 도 7C를 참조하면, 광 차단층(123)의 창들(123a, 123b, 123c)을 둘러싸는 영역에 식각 방지층(124)이 형성된다. 식각 방지층(124)은 고리 모양으로 형성될 수 있으며, 창들(123a, 123b, 123c)은 식각 방지층(124)으로 둘러싸인 영역 내에 배치된다.
그 후, 식각 방지층(124) 및 광 차단층(123) 상에 접착층(125)이 형성된다. 접착층(125)은 식각 방지층(124)을 덮을 수 있다. 이어서, 접착층(125) 상에 발광 소자들(10a, 10b, 10c)이 형성된다.
도 6A 및 도 7D를 참조하면, 접착층(125)이 선택적으로 제거된다. 접착층(125)은 발광 소자들(10a, 10b, 10c)이 부착되기 전에 선택적으로 제거될 수도 있다.
접착층(125)은 예를 들어 식각 기술을 이용하여 제거될 수 있으며, 식각 방지층(124) 상의 접착층(125)이 부분적으로 제거될 수 있다. 이에 따라, 잔류하는 접착층(125)은 식각 방지층(124)을 덮으며, 또한, 식각 방지층(124)으로 둘러싸인 영역을 덮는다. 한편, 접착층(125)의 주위에서 식각 방지층(124)이 노출된다. 식각 방지층(124)은 접착층(125)을 선택적으로 제거하는 동안 광 차단층(123)이 노출되는 것을 방지하여 광 차단층(123)을 보호할 수 있다.
도 6A 및 도 7E를 참조하면, 접착층(125) 및 발광 소자들(10a, 10b, 10c)을 덮는 보호 절연층(126)이 형성된다. 보호 절연층(126)은 접착층(125) 주위에 노출된 식각 방지층(124)을 덮을 수 있다. 이어서, 단차 조절층(127)이 형성된다. 또한, 보호 절연층(126) 및 단차 조절층(127)은 발광 소자들(10a, 10b, 10c)을 노출시키는 개구부들(127a)을 갖도록 패터닝될 수 있다. 나아가, 단차 조절층(127)은 투명 기판(121)의 가장자리를 따라 제거되어 보호 절연층(126)을 노출시킬 수 있다. 또한, 보호 절연층(126)이 투명 기판(121)의 가장자리를 따라 제거되어 단차 조절층(127) 주위에 식각 방지층(124) 또는 광 차단층(123)이 노출될 수 있다.
도 6A 및 도 7F를 참조하면, 단차 조절층(127) 상에 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)이 형성되고, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d) 상에 절연 물질층(131)이 형성될 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d) 및 절연 물질층(131)은 도 5F를 참조하여 설명한 바와 같으므로, 중복을 피하기 위해 상세한 설명은 생략된다.
본 실시예에 따르면, 접착층(125)을 밀봉하여 습기 등으로부터 보호할 수 있으며, 나아가, 식각 방지층(124)을 채택함으로써 접착층(125)을 선택적으로 제거할 때, 광 차단층(123)이 손상되는 것을 방지할 수 있다.
이상에서, 본 개시의 다양한 실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 투명 기판;
    상기 투명 기판 상에 배치된 복수의 발광소자들;
    상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 상기 투명 기판에 접착시키는 접착층; 및
    상기 접착층이 수분 손상으로부터 방지되도록 상기 접착층을 밀봉하도록 구성된 밀봉 구조체를 포함하되,
    상기 밀봉 구조체는,
    내습성인 절연층을 포함하며 상기 접착층을 덮는 제1 구조체;
    상기 제1 구조체 상에 형성된 제2 구조체; 또는 이들 모두를 포함하는 유닛 픽셀.
  2. 청구항 1에 있어서,
    상기 접착층은 상기 투명 기판의 면적보다 작은 면적을 갖는 유닛 픽셀.
  3. 청구항 1에 있어서,
    상기 제1 구조체는 상기 제2 구조체와 상기 접착층 사이에 배치된 보호 절연층을 더 포함하고,
    상기 보호 절연층은 상기 접착층의 상면 및 측면을 덮는 유닛 픽셀.
  4. 청구항 3에 있어서,
    상기 제2 구조체는 상기 접착층 및 상기 복수의 발광 소자들을 덮는 단차 조절층을 더 포함하고,
    상기 단차 조절층은 상기 접착층의 측면을 덮는 유닛 픽셀.
  5. 청구항 4에 있어서,
    상기 보호 절연층은 상기 복수의 발광 소자들을 덮고,
    상기 단차 조절층 및 상기 보호 절연층은 상기 복수의 발광 소자들을 노출시키는 개구부들을 갖는 유닛 픽셀.
  6. 청구항 5에 있어서,
    상기 단차 조절층 상에 배치되며 상기 복수의 발광 소자들에 대응하는 복수의 접속층들을 더 포함하되,
    상기 복수의 접속층들 각각은 상기 단차 조절층 및 상기 보호 절연층의 개구부들을 통해 대응하는 발광 소자에 전기적으로 접속된 유닛 픽셀.
  7. 청구항 6에 있어서,
    상기 복수의 접속층들을 덮는 절연 물질층을 더 포함하되,
    상기 절연 물질층은 상기 복수의 접속층들을 노출시키는 복수의 개구부들을 갖는 유닛 픽셀.
  8. 청구항 7에 있어서,
    상기 절연 물질층은 상기 복수의 접속층들의 측면과 함께 상기 단차 조절층의 측면을 덮는 유닛 픽셀.
  9. 청구항 8에 있어서,
    상기 절연 물질층은 상기 단차 조절층의 두께보다 작은 두께를 갖는 유닛 픽셀.
  10. 투명 기판;
    상기 투명 기판 상에 배치된 복수의 발광소자들;
    상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 상기 투명 기판에 접착시키는 접착층; 및
    상기 접착층을 보호하도록 구성된 보호 구조체를 포함하되,
    상기 보호 구조체는,
    내습성인 절연층을 포함하며 상기 접착층을 덮는 제1 구조체;
    상기 제1 구조체 상에 형성된 제2 구조체; 및
    상기 제1 구조체 아래에 형성되고 상기 접착층 주위에 노출된 제3 구조체를 포함하는 유닛 픽셀.
  11. 청구항 10에 있어서,
    상기 투명 기판과 상기 접착층 사이에 배치된 광 차단층을 더 포함하되,
    상기 광 차단층은 상기 발광 소자들에서 생성된 광이 통과할 수 있는 창들을 갖고,
    상기 접착층은 상기 창들을 덮는 유닛 픽셀.
  12. 청구항 11에 있어서,
    상기 제3 구조체는 상기 광 차단층과 상기 접착층 사이에 배치된 식각 방지층을 더 포함하되,
    상기 접착층은 상기 식각 방지층의 가장자리가 노출되도록 상기 식각 방지층을 부분적으로 덮는 유닛 픽셀.
  13. 청구항 12에 있어서,
    상기 식각 방지층은 상기 투명 기판의 가장자리를 따라 고리 모양으로 형성되고, 상기 창들은 상기 식각 방지층으로 둘러싸인 유닛 픽셀.
  14. 청구항 13에 있어서,
    상기 제2 구조체는 상기 접착층 및 상기 발광 소자들을 덮는 단차 조절층을 더 포함하되,
    상기 단차 조절층은 상기 접착층의 측면을 덮는 유닛 픽셀.
  15. 청구항 14에 있어서,
    상기 제1 구조체는 상기 단차 조절층과 상기 접착층 사이에 배치된 보호 절연층을 더 포함하되,
    상기 보호 절연층은 상기 접착층의 상면 및 측면을 덮는 유닛 픽셀.
  16. 청구항 15에 있어서,
    상기 보호 절연층은 상기 발광 소자들을 덮고,
    상기 단차 조절층 및 상기 보호 절연층은 상기 발광 소자들을 노출시키는 개구부들을 갖는 유닛 픽셀.
  17. 청구항 15에 있어서,
    상기 투명 기판의 측면은 상기 광차단층, 식각 방지층, 및 보호 절연층의 측면과 나란한 유닛 픽셀.
  18. 회로 기판; 및
    상기 회로 기판 상에 배치된 복수의 유닛 픽셀들을 포함하되,
    상기 유닛 픽셀 각각은
    투명 기판;
    상기 투명 기판 상에 배치된 복수의 발광소자들;
    상기 발광 소자들과 상기 투명 기판 사이에 배치되어 상기 발광 소자들을 접착시키는 접착층으로서, 수분이 접근할 수 없도록 상기 유닛 픽셀 내부에 밀봉된 접착층;
    상기 접착층 및 상기 복수의 발광 소자들을 덮는 단차 조절층; 및
    상기 단차 조절층과 상기 접착층 사이에 배치된 보호 절연층을 더 포함하되,
    상기 단차 조절층 및 상기 보호 절연층은 상기 접착층의 측면을 덮는 디스플레이 장치.
  19. 청구항 18에 있어서,
    상기 유닛 픽셀은 상기 투명 기판과 상기 접착층 사이에 배치된 광 차단층; 및
    상기 광 차단층과 상기 접착층 사이에 배치된 식각 방지층을 더 포함하되,
    상기 광 차단층은 상기 발광 소자들에서 생성된 광이 통과할 수 있는 창들을 갖고,
    상기 접착층은 상기 창들을 덮고,
    상기 접착층은 상기 식각 방지층의 가장자리가 노출되도록 상기 식각 방지층을 부분적으로 덮는 디스플레이 장치.
  20. 청구항 19에 있어서,
    상기 식각 방지층은 상기 투명 기판의 가장자리를 따라 고리 모양으로 형성되고, 상기 창들은 상기 식각 방지층으로 둘러싸인 디스플레이 장치.
PCT/KR2021/007121 2020-06-08 2021-06-08 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치 WO2021251717A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022574679A JP2023528076A (ja) 2020-06-08 2021-06-08 発光素子を有するユニットピクセル及びディスプレイ装置
KR1020227039347A KR20230020958A (ko) 2020-06-08 2021-06-08 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
EP21821040.9A EP4141972A4 (en) 2020-06-08 2021-06-08 UNIT PIXEL WITH LIGHT-EMITTING DEVICES AND DISPLAY DEVICE

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063036017P 2020-06-08 2020-06-08
US63/036,017 2020-06-08
US202163193362P 2021-05-26 2021-05-26
US63/193,362 2021-05-26
US17/339,379 2021-06-04
US17/339,379 US20210384388A1 (en) 2020-06-08 2021-06-04 Unit pixel having light emitting device and displaying apparatus

Publications (1)

Publication Number Publication Date
WO2021251717A1 true WO2021251717A1 (ko) 2021-12-16

Family

ID=78804240

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/007121 WO2021251717A1 (ko) 2020-06-08 2021-06-08 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치

Country Status (5)

Country Link
EP (1) EP4141972A4 (ko)
JP (1) JP2023528076A (ko)
KR (1) KR20230020958A (ko)
CN (1) CN214848667U (ko)
WO (1) WO2021251717A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023219359A1 (ko) * 2022-05-11 2023-11-16 서울바이오시스주식회사 픽셀 소자 및 그것을 포함하는 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148190A1 (en) * 2006-01-09 2010-06-17 Seoul Opto Device Co., Ltd. Light emitting diode with ito layer and method for fabricating the same
KR101676764B1 (ko) * 2014-11-12 2016-11-17 주식회사 엔씨디 유기발광 소자 및 이의 제조방법
KR20160141362A (ko) * 2015-05-27 2016-12-08 삼성전자주식회사 반도체 발광 소자
KR20180093149A (ko) * 2017-02-09 2018-08-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2020080320A (ja) * 2008-10-16 2020-05-28 株式会社半導体エネルギー研究所 Ｅｌモジュール、発光装置及びフレキシブル発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099384A1 (ja) * 2010-02-09 2011-08-18 日亜化学工業株式会社 発光装置および発光装置の製造方法
US8933433B2 (en) * 2012-07-30 2015-01-13 LuxVue Technology Corporation Method and structure for receiving a micro device
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148190A1 (en) * 2006-01-09 2010-06-17 Seoul Opto Device Co., Ltd. Light emitting diode with ito layer and method for fabricating the same
JP2020080320A (ja) * 2008-10-16 2020-05-28 株式会社半導体エネルギー研究所 Ｅｌモジュール、発光装置及びフレキシブル発光装置
KR101676764B1 (ko) * 2014-11-12 2016-11-17 주식회사 엔씨디 유기발광 소자 및 이의 제조방법
KR20160141362A (ko) * 2015-05-27 2016-12-08 삼성전자주식회사 반도체 발광 소자
KR20180093149A (ko) * 2017-02-09 2018-08-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4141972A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023219359A1 (ko) * 2022-05-11 2023-11-16 서울바이오시스주식회사 픽셀 소자 및 그것을 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
CN214848667U (zh) 2021-11-23
KR20230020958A (ko) 2023-02-13
EP4141972A1 (en) 2023-03-01
JP2023528076A (ja) 2023-07-03
EP4141972A4 (en) 2024-05-01

Similar Documents

Publication Publication Date Title
WO2021086026A1 (ko) Led 디스플레이 장치
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021256787A1 (ko) 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2020162687A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2020185006A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021162414A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀모듈 및 디스플레이 장치
WO2022197053A1 (ko) 발광 모듈, 그것을 제조하는 방법 및 그것을 갖는 디스플레이 장치
WO2020241993A1 (ko) 수직형 발광 다이오드
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2021080311A1 (ko) Led 디스플레이 장치
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021221484A1 (ko) 발광 소자들을 갖는 유닛 픽셀 및 그것을 갖는 디스플레이 장치
WO2022177328A1 (ko) 다중 몰딩층을 갖는 몰딩부를 채택한 픽셀 모듈 및 디스플레이 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
US20210384388A1 (en) Unit pixel having light emitting device and displaying apparatus
WO2021251717A1 (ko) 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
WO2021125606A1 (ko) Led 표시장치
WO2021235869A1 (ko) 유닛 픽셀 및 디스플레이 장치
WO2019022427A1 (ko) 자동차 헤드램프용 발광 다이오드
WO2022080890A1 (ko) 발광 소자를 갖는 유닛 픽셀, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21821040

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022574679

Country of ref document: JP

Kind code of ref document: A

Ref document number: 2021821040

Country of ref document: EP

Effective date: 20221124

NENP Non-entry into the national phase

Ref country code: DE