WO2022055314A1 - 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치 - Google Patents

발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치 Download PDF

Info

Publication number
WO2022055314A1
WO2022055314A1 PCT/KR2021/012382 KR2021012382W WO2022055314A1 WO 2022055314 A1 WO2022055314 A1 WO 2022055314A1 KR 2021012382 W KR2021012382 W KR 2021012382W WO 2022055314 A1 WO2022055314 A1 WO 2022055314A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
emitting devices
transparent substrate
light
Prior art date
Application number
PCT/KR2021/012382
Other languages
English (en)
French (fr)
Inventor
차남구
김상민
박연규
Original Assignee
서울바이오시스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스주식회사 filed Critical 서울바이오시스주식회사
Priority to CN202180062184.2A priority Critical patent/CN116114075A/zh
Priority to EP21867179.0A priority patent/EP4207321A1/en
Priority to JP2023516223A priority patent/JP2023542100A/ja
Publication of WO2022055314A1 publication Critical patent/WO2022055314A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • Exemplary embodiments relate to a unit pixel having a light emitting element and a display device having the same.
  • a light emitting device is a semiconductor device using a light emitting diode, which is an inorganic light source, and is used in various fields such as display devices, vehicle lamps, and general lighting.
  • Light emitting diodes have long lifespan, low power consumption, and fast response speed, so they are rapidly replacing existing light sources.
  • a conventional light emitting diode has been mainly used as a backlight light source in a display device.
  • a display device that directly implements an image using a light emitting diode has been developed. Such displays are also referred to as micro LED displays.
  • a display device generally implements various colors by using a mixed color of blue, green, and red.
  • a display device includes a plurality of pixels to implement various images, and each pixel includes blue, green, and red sub-pixels. A color of a specific pixel is determined through the color of these sub-pixels, and an image is implemented by a combination of these pixels.
  • micro LEDs are arranged on a two-dimensional plane corresponding to each sub-pixel, and accordingly, a large number of micro LEDs need to be arranged on one substrate.
  • the size of the micro LED is very small, for example, 200 micrometers or less and 100 micrometers or less, and various problems occur due to such a small size. In particular, it is difficult to directly mount the light emitting diode on the display panel because it is difficult to handle the small size of the light emitting diode.
  • Exemplary embodiments provide a unit pixel suitable for mounting on a circuit board and a display device having the same.
  • Exemplary embodiments provide a unit pixel capable of preventing reduction in luminance and a display device having the same.
  • Exemplary embodiments provide a unit pixel capable of controlling a beam angle of a micro LED and a display device having the same.
  • An exemplary embodiment provides a unit pixel, the unit pixel comprising: a transparent substrate having an upper surface and a lower surface; a plurality of light emitting elements arranged on the upper surface of the transparent substrate; and a reflector disposed between the light emitting elements and the transparent substrate, wherein the light emitted from the plurality of light emitting elements is configured to be emitted to the outside through upper and lower surfaces of the transparent substrate, and the reflector is the transparent It is configured to reflect light traveling from the inside of the substrate to the upper surface of the transparent substrate.
  • An exemplary embodiment provides a display device comprising: a circuit board having pads; a plurality of unit pixels disposed on the circuit board; and bonding materials for bonding the unit pixels to the pads, wherein each of the unit pixels comprises: a transparent substrate having an upper surface and a lower surface; a plurality of light emitting elements arranged on the upper surface of the transparent substrate; and a reflector disposed between the plurality of light emitting devices and the transparent substrate, wherein the light emitted from the plurality of light emitting devices is configured to be emitted to the outside through upper and lower surfaces of the transparent substrate, the reflector It is configured to reflect light traveling from the inside of the transparent substrate to the upper surface of the transparent substrate.
  • FIG. 1 is a schematic plan view illustrating a display device according to an exemplary embodiment.
  • FIG. 2A is a schematic plan view for explaining a light emitting device according to an embodiment.
  • Fig. 2B is a schematic cross-sectional view taken along line A-A' of Fig. 2A;
  • 2C is a schematic cross-sectional view for explaining a surface uneven pattern of a light emitting device according to an embodiment.
  • 2D is an SEM image for explaining a surface uneven pattern of a light emitting device according to an exemplary embodiment.
  • 3A is a schematic plan view illustrating a unit pixel according to an exemplary embodiment.
  • Fig. 3B is a schematic cross-sectional view taken along line B-B' of Fig. 3A;
  • Fig. 3C is a schematic cross-sectional view taken along line C-C' of Fig. 3A;
  • 3D is a schematic cross-sectional view for explaining a modified example of a unit pixel according to an exemplary embodiment.
  • 4A is a schematic plan view illustrating a pixel module according to an embodiment.
  • Fig. 4B is a schematic cross-sectional view taken along line D-D' of Fig. 4A;
  • 4C is a schematic rear view for explaining a pixel module according to an embodiment.
  • 4D is a schematic circuit diagram illustrating a pixel module according to an exemplary embodiment.
  • 4E is a schematic circuit diagram illustrating a pixel module according to an embodiment.
  • 5A to 5F are schematic cross-sectional views for explaining a method of manufacturing a unit pixel according to an exemplary embodiment.
  • 6A to 6F are schematic plan views for explaining various modifications of a unit pixel according to an exemplary embodiment.
  • a unit pixel includes a transparent substrate having an upper surface and a lower surface; a plurality of light emitting elements arranged on the upper surface of the transparent substrate; and a reflector disposed between the plurality of light emitting devices and the transparent substrate, wherein the light emitted from the plurality of light emitting devices is configured to be emitted to the outside through upper and lower surfaces of the transparent substrate, the reflector It is configured to reflect light traveling from the inside of the transparent substrate to the upper surface of the transparent substrate.
  • the unit pixel is disposed between the light emitting devices and the transparent substrate, and may further include a light blocking layer covering the reflector, wherein the light blocking layer blocks windows through which light generated by the light emitting devices passes. and the light emitting devices may be disposed to correspond to the windows.
  • the unit pixel may further include an adhesive layer disposed between the light blocking layer and the light emitting devices, and the light emitting devices may be attached to the adhesive layer.
  • the unit pixel may further include a surface layer covering the surface of the transparent substrate, and the reflector and the light blocking layer may be located on the surface layer.
  • the surface layer may prevent the reflector and the light blocking layer from peeling off the transparent substrate by improving adhesion between the reflector and the light blocking layer.
  • the unit pixel may include a step control layer covering the light emitting device; and connection layers disposed on the step control layer, wherein the step control layer may have openings exposing the light emitting devices, and the connection layers may pass through the openings of the step control layer to the light emitting device. can be electrically connected to.
  • the unit pixel may further include an insulating material layer covering the connection layers, and the insulating material layer may have openings exposing the connection layers.
  • the insulating material layer may cover side surfaces of the step difference control layer together with side surfaces of the connection layers.
  • the insulating material layer may have a thickness smaller than a thickness of the step difference control layer.
  • the step control layer and the insulating material layer may be formed of polyimide.
  • Each of the light emitting devices includes: a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer interposed between the first and second conductivity type semiconductor layers; and a first electrode pad and a second electrode pad disposed on the light emitting structure, wherein the openings of the step control layer may expose the first and second electrode pads.
  • Each of the light emitting devices may further include an insulating layer disposed between the light emitting structure and the first and second electrode pads, and the insulating layer may include a distributed Bragg reflector.
  • the light emitting devices may include a red light emitting device, a green light emitting device, and a blue light emitting device, and the insulating layer of the blue light emitting device may have a reflectance lower than that of the insulating layers of the red and green light emitting devices.
  • the transparent substrate may have a concave-convex pattern on a surface facing the light emitting devices.
  • a beam angle of light emitted from the light emitting devices may be uniform.
  • Each of the plurality of light emitting devices may have a first concave-convex pattern on a surface facing the transparent substrate and a second concave-convex pattern formed on the first concave-convex pattern.
  • first and second concave-convex patterns light extraction efficiency may be improved, and the beam angles of the light emitting devices may be uniform.
  • the plurality of light emitting devices may include at least three light emitting devices emitting light of different colors, and the at least three light emitting devices may be arranged in a line.
  • a display apparatus includes: a circuit board having pads; a plurality of unit pixels disposed on the circuit board; and bonding materials for bonding the unit pixels to the pads, wherein each of the unit pixels includes: a transparent substrate having an upper surface and a lower surface; a plurality of light emitting elements arranged on the upper surface of the transparent substrate; and a reflector disposed between the light emitting elements and the transparent substrate, wherein the light emitted from the light emitting elements is configured to be emitted to the outside through upper and lower surfaces of the transparent substrate, and the reflector is inside the transparent substrate configured to reflect light traveling from the transparent substrate to the upper surface of the transparent substrate.
  • the unit pixel is disposed between the light emitting devices and the transparent substrate, and may further include a light blocking layer covering the reflector, wherein the light blocking layer blocks windows through which light generated by the light emitting devices passes. and the light emitting devices may be disposed to correspond to the windows.
  • the unit pixel may include a step control layer covering the light emitting device; and connection layers disposed on the step control layer, wherein the step control layer may have openings exposing the light emitting devices, and the connection layers may pass through the openings of the step control layer to the light emitting device. can be electrically connected to.
  • the bonding materials may bond the connection layers and the pads.
  • FIG. 1 is a schematic plan view for explaining a display device according to an embodiment of the present disclosure.
  • a display apparatus 10000 may include a panel substrate 2100 and a plurality of pixel modules 1000 .
  • the display device 10000 is not particularly limited, but may include a VR display device such as a micro LED TV, a smart watch, a VR headset, or an AR display device such as augmented reality glasses.
  • a VR display device such as a micro LED TV, a smart watch, a VR headset, or an AR display device such as augmented reality glasses.
  • the panel substrate 2100 may include a circuit for passive matrix driving or active matrix driving.
  • the panel substrate 2100 may include wirings and resistors therein, and in another embodiment, the panel substrate 2100 may include wirings, transistors, and capacitors.
  • the panel substrate 2100 may also have pads on its top surface that can be electrically connected to an arranged circuit.
  • a plurality of pixel modules 1000 are arranged on the panel substrate 2100 .
  • Each pixel module 1000 may include a circuit board 1001 and a plurality of unit pixels 100 disposed on the circuit board 1001 .
  • the plurality of unit pixels 100 may be directly arranged on the panel substrate 2100 .
  • Each unit pixel 100 includes a plurality of light emitting elements 10a, 10b, and 10c.
  • the light emitting elements 10a, 10b, and 10c may emit light of different colors.
  • the light emitting elements 10a, 10b, and 10c in each unit pixel 100 may be arranged in a line as shown in FIG. 1 .
  • the light emitting elements 10a, 10b, and 10c may be arranged in a vertical direction with respect to a display screen on which an image is implemented.
  • the present disclosure is not limited thereto, and the light emitting elements 10a, 10b, and 10c may be arranged in a horizontal direction with respect to a display screen on which an image is implemented.
  • each component of the display apparatus 10000 will be described in detail in the order of the light emitting elements 10a , 10b and 10c , the unit pixel 100 , and the pixel module 1000 disposed in the display apparatus 10000 .
  • FIG. 2A is a schematic plan view for explaining a light emitting device 10a according to an embodiment of the present disclosure
  • FIG. 2B is a schematic cross-sectional view taken along the cut line A-A' of FIG. 2A.
  • the light emitting device 10a is described as an example, but since the light emitting devices 10b and 10c also have substantially similar structures, descriptions overlapping each other will be omitted.
  • the light emitting device 10a is a light emitting structure including a first conductivity type semiconductor layer 21, an active layer 23, and a second conductivity type semiconductor layer 25, an ohmic contact layer ( 27 ), a first contact pad 53 , a second contact pad 55 , an insulating layer 59 , a first electrode pad 61 , and a second electrode pad 63 .
  • the light emitting structure that is, the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on the substrate.
  • the substrate may be a variety of substrates that can be used for semiconductor growth, such as a gallium nitride substrate, a GaAs substrate, a Si substrate, a sapphire substrate, particularly a patterned sapphire substrate.
  • the growth substrate may be separated from the semiconductor layers using techniques such as mechanical polishing, laser lift-off, and chemical lift-off.
  • the present invention is not limited thereto, and a portion of the substrate may remain to constitute at least a portion of the first conductivity-type semiconductor layer 21 .
  • the semiconductor layers include aluminum gallium arsenide (AlGaAs), gallium arsenide phosphide (GaAsP), and aluminum gallium indium phosphide (aluminum gallium). indium phosphide, AlGaInP), or gallium phosphide (GaP).
  • the semiconductor layers are indium gallium nitride (InGaN), gallium nitride (GaN), gallium phosphide (GaP), aluminum gallium indium phosphide (AlGaInP), or aluminum gallium phosphide (AlGaP).
  • InGaN indium gallium nitride
  • GaN gallium nitride
  • GaP gallium phosphide
  • AlGaInP aluminum gallium indium phosphide
  • AlGaP aluminum gallium phosphide
  • the semiconductor layer may include gallium nitride (GaN), indium gallium nitride (InGaN), or zinc selenide (ZnSe).
  • GaN gallium nitride
  • InGaN indium gallium nitride
  • ZnSe zinc selenide
  • the first conductivity type and the second conductivity type have opposite polarities.
  • the first conductivity type is n-type
  • the second conductivity type is p-type
  • the first conductivity type is p-type
  • the second conductivity type is n-type do.
  • the first conductivity type semiconductor layer 21 , the active layer 23 , and the second conductivity type semiconductor layer 25 may be grown on a substrate in a chamber using a known method such as metal organic chemical vapor deposition (MOCVD).
  • MOCVD metal organic chemical vapor deposition
  • the first conductivity-type semiconductor layer 21 includes n-type impurities (eg, Si, Ge, Sn)
  • the second conductivity-type semiconductor layer 25 includes p-type impurities (eg, Mg, Sr, Ba).
  • the first conductivity type semiconductor layer 21 may include GaN or AlGaN including Si as a dopant
  • the second conductivity type semiconductor layer 25 may include GaN or AlGaN including Mg as a dopant. may include
  • the active layer 23 may include a single quantum well structure or a multi-quantum well structure, and the composition ratio of the nitride-based semiconductor is adjusted to emit a desired wavelength.
  • the active layer 23 may emit blue light, green light, red light, or ultraviolet light.
  • the second conductivity type semiconductor layer 25 and the active layer 23 may have a mesa (M) structure and be disposed on the first conductivity type semiconductor layer 21 .
  • the mesa M includes the second conductivity type semiconductor layer 25 and the active layer 23 , and may include a part of the first conductivity type semiconductor layer 21 as shown in FIG. 2B .
  • the mesa M is positioned on a partial region of the first conductivity type semiconductor layer 21 , and a top surface of the first conductivity type semiconductor layer 21 may be exposed around the mesa M .
  • the mesa M is formed to expose the first conductivity type semiconductor layer 21 around the mesa.
  • a through hole may be formed through the mesa M to expose the first conductivity-type semiconductor layer 21 .
  • the first conductivity-type semiconductor layer 21 may have a concave-convex pattern 21p by surface texturing.
  • the concave-convex pattern 21p may be formed on the light emitting surface side of the first conductivity-type semiconductor layer 21 .
  • Surface texturing may be performed, for example, by patterning using a dry or wet etching process.
  • cone-shaped protrusions may be formed, the height of the cone may be 2 to 3um, the cone interval may be 1.5 to 2um, and the bottom diameter of the cone may be about 3um to 5um.
  • the cone may also be truncated, in which case the top surface diameter of the cone may be about 2-3 um.
  • the uneven pattern 21p may include a first uneven pattern 21p1 and a second uneven pattern 21p2 additionally formed on the first uneven pattern 21p1, as shown in FIG. 2C.
  • the protrusions of the first concave-convex pattern 21p1 may have a height of about 2um to 3um, an interval of 1.5um to 2um, and a bottom diameter of about 3um to 5um.
  • the second concave-convex pattern 21p2 may be formed in both the protrusions of the first concave-convex pattern 21p1 and the region between the protrusions.
  • 2D is an SEM photograph of the concavo-convex pattern actually formed on the surface of the first conductivity type semiconductor layer 21 .
  • the first uneven pattern 21p1 may be formed using a dry or wet etching technique
  • the second uneven pattern 21p2 may be formed using, for example, wet etching.
  • the concave-convex pattern 21p By forming the concave-convex pattern 21p on the surface of the first conductivity-type semiconductor layer 21 , total internal reflection may be reduced to increase light extraction efficiency. All of the first to third light emitting devices 10a, 10b, and 10c may be subjected to surface texturing on the first conductivity type semiconductor layer, and accordingly, in the first to third light emitting devices 10a, 10b, and 10c It is possible to equalize the direction angle of the emitted light. However, the present invention is not limited thereto, and some light emitting devices may have a flat surface without including the concave-convex pattern 21p.
  • the ohmic contact layer 27 is disposed on the second conductivity type semiconductor layer 25 to make ohmic contact with the second conductivity type semiconductor layer 25 .
  • the ohmic contact layer 27 may be formed of a single layer or multiple layers, and may be formed of a transparent conductive oxide film or a metal film.
  • the transparent conductive oxide film may include, for example, ITO or ZnO, and the metal film may include metals such as Al, Ti, Cr, Ni, Au, and alloys thereof.
  • the first contact pad 53 is disposed on the exposed first conductivity type semiconductor layer 21 .
  • the first contact pad 53 may be in ohmic contact with the first conductivity type semiconductor layer 21 .
  • the first contact pad 53 may be formed of an ohmic metal layer in ohmic contact with the first conductivity-type semiconductor layer 21 .
  • the ohmic metal layer of the first contact pad 53 may be appropriately selected according to the semiconductor material of the first conductivity type semiconductor layer 21 .
  • the first contact pad 53 may be omitted.
  • the second contact pad 55 may be disposed on the ohmic contact layer 27 .
  • the second contact pad 55 is electrically connected to the ohmic contact layer 27 .
  • the second contact pad 55 may be omitted.
  • the insulating layer 59 covers the mesa M, the ohmic contact layer 27 , the first contact pad 53 , and the second contact pad 55 .
  • the insulating layer 59 has openings 59a and 59b exposing the first contact pad 53 and the second contact pad 55 .
  • the insulating layer 59 may be formed as a single layer or multiple layers.
  • the insulating layer 59 may include a distributed Bragg reflector in which insulating layers having different refractive indices are stacked.
  • the distributed Bragg reflector may include at least two insulating layers selected from SiO2, Si3N4, SiON, TiO2, Ta2O5, and Nb2O5.
  • a distributed Bragg reflector reflects light emitted from the active layer 23 .
  • the distributed Bragg reflector may exhibit high reflectivity over a relatively wide wavelength range including the peak wavelength of light emitted from the active layer 23 , and may be designed in consideration of the incident angle of light.
  • the distributed Bragg reflector may have a higher reflectivity for light incident at an angle of incidence of 0 degrees compared to light incident at other angles of incidence.
  • a distributed Bragg reflector may have a higher reflectivity for light incident at another specific angle of incidence compared to light incident at an angle of incidence of 0 degrees.
  • a distributed Bragg reflector may have a higher reflectivity for light incident at an angle of incidence of 10 degrees compared to light incident at an angle of incidence of 0 degrees.
  • the light emitting structure of the blue light emitting device 10c has higher internal quantum efficiency than the light emitting structures of the red light emitting device 10a and the green light emitting device 10b. Accordingly, the blue light emitting device 10c may exhibit higher light extraction efficiency than the red and green light emitting devices 10a and 10b. Accordingly, it may be difficult to properly maintain a color mixing ratio of red light, green light, and blue light.
  • distributed Bragg reflectors applied to the light emitting elements 10a, 10b, and 10c may be formed to have different reflectivities.
  • the blue light emitting device 10c may have a distributed Bragg reflector having a relatively low reflectance compared to the red and green light emitting devices 10a and 10b.
  • the distributed Bragg reflector formed in the blue light emitting device 10c may have a reflectance of less than about 95% and further less than 90% at an incident angle of 0 degrees with respect to blue light generated from the active layer 23, and a green light emitting device.
  • the distributed Bragg reflector formed in (10b) may have a reflectivity of about 95% or more and 99% or less at an incident angle of 0 degrees with respect to green light, and the distributed Bragg reflector formed in the red light emitting device 10a has an incident angle of 0 degrees with respect to red light It can have a reflectance of 99% or more.
  • distributed Bragg reflectors applied to the red, green, and blue light emitting devices 10a, 10b, and 10c may have substantially similar thicknesses.
  • the thickness difference between the distributed Bragg reflectors applied to these light emitting elements 10a, 10b, 10c may be less than 10% of the thickness of the thickest distributed Bragg reflector.
  • the process conditions applied to the red, green, and blue light emitting devices 10a, 10b, and 10c, for example, the process of patterning the insulating layer 59 can be set similarly, , furthermore, it is possible to prevent the unit pixel manufacturing process from becoming complicated.
  • distributed Bragg reflectors applied to the red, green, and blue light emitting elements 10a, 10b, and 10c may have substantially similar stacking numbers.
  • the present invention is not limited thereto.
  • the first electrode pad 61 and the second electrode pad 63 are disposed on the insulating layer 59 .
  • the first electrode pad 61 may extend from the upper portion of the first contact pad 53 to the upper portion of the mesa M, and the second electrode pad 63 may be disposed in the upper region of the mesa M.
  • the first electrode pad 61 may be connected to the first contact pad 53 through the opening 59a , and the second electrode pad 63 may be electrically connected to the second contact pad 55 .
  • the first electrode pad 61 may directly make ohmic contact with the first conductivity type semiconductor layer 21 , and in this case, the first contact pad 53 may be omitted. Also, when the second contact pad 55 is omitted, the second electrode pad 63 may be directly connected to the ohmic contact layer 27 .
  • the first and/or second electrode pads 61 and 63 may be formed of a single layer or a multi-layered metal.
  • metals such as Al, Ti, Cr, Ni, Au, and alloys thereof may be used.
  • the light emitting device 10a may further include a layer having an additional function in addition to the above-described layer.
  • a layer having an additional function in addition to the above-described layer.
  • various layers such as a reflective layer that reflects light, an additional insulating layer to insulate a specific component, and a solder prevention layer to prevent diffusion of solder may be further included.
  • the mesa may be formed in various shapes, and the positions or shapes of the first and second electrode pads 61 and 63 may also be variously changed.
  • the ohmic contact layer 27 may be omitted, and the second contact pad 55 or the second electrode pad 63 may directly contact the second conductivity type semiconductor layer 25 .
  • FIG. 3A is a schematic plan view for explaining a unit pixel 100 according to an embodiment of the present disclosure
  • FIG. 3B is a schematic cross-sectional view taken along the cut-out line B-B' of FIG. 3A
  • FIG. 3C is a diagram of FIG. 3A It is a schematic cross-sectional view taken along the perforated line C-C'.
  • the unit pixel 100 includes a transparent substrate 121, first to third light emitting devices 10a, 10b, and 10c, a surface layer 122, and a reflector 120r. , a light blocking layer 123 , an adhesive layer 125 , a step control layer 127 , connection layers 129a , 129b , 129c and 129d , and an insulating material layer 131 .
  • the unit pixel 100 provides one pixel including the first to third light emitting elements 10a, 10b, and 10c.
  • the first to third light emitting devices 10a , 10b , and 10c emit light of different colors, which respectively correspond to sub-pixels.
  • the transparent substrate 121 is a light-transmitting substrate such as PET, a glass substrate, a quartz substrate, or a sapphire substrate.
  • the transparent substrate 121 is disposed on the light emission surface of the display device ( 10000 in FIG. 1 ), and the light emitted from the light emitting devices 10a , 10b , and 10c is emitted to the outside through the transparent substrate 121 .
  • the transparent substrate 121 may have an upper surface and a lower surface.
  • the transparent substrate 121 may include a concave-convex pattern 121p on a surface that faces the light emitting elements 10a, 10b, and 10c, that is, an upper surface.
  • the concave-convex pattern 121p scatters the light emitted from the light emitting devices 10a, 10b, and 10c to increase the orientation angle.
  • light emitted from the light emitting devices 10a , 10b , and 10c having different directivity angle characteristics may be emitted by the uneven pattern 121p at a uniform directivity angle. Accordingly, it is possible to prevent a color difference from occurring depending on the viewing angle.
  • the uneven pattern 121p may be regular or irregular.
  • the uneven pattern 121P may have, for example, a pitch of 3 ⁇ m, a diameter of 2.8 ⁇ m, and a height of 1.8 ⁇ m.
  • the concave-convex pattern 121p may be a pattern generally applied to a patterned sapphire substrate, but is not limited thereto.
  • the transparent substrate 121 may further include an anti-reflection coating on the lower surface of the transparent substrate 121 , or may include an anti-glare layer or be treated with an anti-glare treatment.
  • the transparent substrate 121 may have a thickness of, for example, 50 ⁇ m to 300 ⁇ m.
  • the transparent substrate 121 Since the transparent substrate 121 is disposed on the light emitting surface, the transparent substrate 121 does not include a circuit. However, the present disclosure is not limited thereto, and may include a circuit.
  • one unit pixel 100 is formed on one transparent substrate 121
  • a plurality of unit pixels 100 may be formed on one transparent substrate 121 .
  • the surface layer 122 covers the uneven pattern 121p of the transparent substrate 121 .
  • the surface layer 122 may be formed along the shape of the concave-convex pattern 121p.
  • the surface layer 122 may improve adhesion between the light blocking layer 123 and the reflector 120r formed thereon.
  • the surface layer 122 may be formed of a silicon oxide film.
  • the surface layer 122 may be omitted depending on the type of the transparent substrate 121 .
  • the light blocking layer 123 is formed on the upper surface of the transparent substrate 121 .
  • the light blocking layer 123 may be in contact with the surface layer 122 .
  • the light blocking layer 123 may include an absorbing material that absorbs light, such as carbon black. The light absorbing material prevents light generated from the light emitting devices 10a, 10b, and 10c from leaking to the side in the region between the transparent substrate 121 and the light emitting devices 10a, 10b, and 10c, and Contrast of the display device is improved by preventing mixing of (10a, 10b, 10c) lights.
  • the light blocking layer 123 may have windows 123a, 123b, and 123c for a light propagation path so that the light generated by the light emitting elements 10a, 10b, and 10c is incident on the transparent substrate 121, for this purpose Patterning may be performed to expose the transparent substrate 121 on the transparent substrate 121 .
  • the width of the windows 123a, 123b, and 123c may be narrower than the width of the light emitting device, but is not limited thereto, and may be greater than or equal to the width of the light emitting device.
  • the windows 123a , 123b , 123c of the light blocking layer 123 also define the alignment positions of the light emitting elements 10a , 10b , 10c . Accordingly, separate alignment markers for defining alignment positions of the light emitting elements 10a, 10b, and 10c may be omitted.
  • the present disclosure is not limited thereto, and alignment markers are provided on the transparent substrate 121 or the light blocking layer 123 or the adhesive layer 125 to provide positions for aligning the light emitting devices 10a, 10b, and 10c. ) may be provided.
  • the reflector 120r may be formed in a partial area on the upper surface of the transparent substrate 121 .
  • the reflector 120r may be disposed between the light blocking layer 123 and the transparent substrate 121 .
  • the reflector 120r reflects light incident to the light blocking layer 123 between the upper and lower surfaces of the transparent substrate 121 .
  • the reflector 120r may be disposed around the light emitting device 10b and around the window 123b.
  • the reflector 120r may be formed of, for example, a reflective metal layer having a reflectance of 80% or more with respect to the light emitted from the light emitting device 10b.
  • the reflective metal layer may include, for example, Au, Ag, Al, Pt, Ni, or the like.
  • the light emitting device 10b and the reflector 120r may be disposed so as not to overlap.
  • the present disclosure is not limited thereto, and the light emitting device 10b and the reflector 120r may partially overlap.
  • the outer side of the reflector 120r may be circular as indicated by a dotted line in FIG. 3A, but the present invention is not limited thereto.
  • the reflector 120r may have various shapes, which will be described in detail later with reference to FIGS. 6A to 6F .
  • the adhesive layer 125 is attached on the transparent substrate 121 .
  • the adhesive layer 125 may cover the light blocking layer 123 .
  • the adhesive layer 125 may be attached on the front surface of the transparent substrate 121 , but is not limited thereto, and may be attached to a portion of the transparent substrate 121 to expose a region near the edge.
  • the adhesive layer 125 is used to attach the light emitting elements 10a, 10b, and 10c to the transparent substrate 121 .
  • the adhesive layer 125 may fill the windows 123a , 123b , and 123c formed in the light blocking layer 123 .
  • the adhesive layer 125 may be formed as a light-transmitting layer, and transmits light emitted from the light emitting devices 10a, 10b, and 10c.
  • the adhesive layer 125 may be formed using an organic adhesive.
  • the adhesive layer 125 may be formed using a transparent epoxy.
  • the adhesive layer 125 may include a diffuser such as SiO2, TiO2, or ZnO to diffuse light.
  • the light diffusing material prevents the light emitting elements 10a, 10b, 10c from being viewed from the light emitting surface.
  • the first to third light emitting devices 10a , 10b , and 10c are disposed on the transparent substrate 121 .
  • the first to third light emitting devices 10a , 10b , and 10c may be attached to the transparent substrate 121 by an adhesive layer 125 .
  • the first to third light emitting devices 10a , 10b , and 10c may be disposed to correspond to the windows 123a , 123b , and 123c of the light blocking layer 123 .
  • alignment markers may be added to provide alignment positions of the light emitting elements 10a, 10b, and 10c.
  • the first to third light emitting devices 10a, 10b, and 10c may be, for example, a red light emitting device, a green light emitting device, or a blue light emitting device. Since the detailed configuration of each of the first to third light emitting devices 10a, 10b, and 10c is the same as described above with reference to FIGS. 2A and 2B, a detailed description thereof will be omitted.
  • the first to third light emitting devices 10a, 10b, and 10c may be arranged in a line as shown in FIG. 3A .
  • the sapphire substrate may include clean cut surfaces (eg, m-plane) and other cut surfaces (eg, a-plane) by a crystal plane according to the cutting direction.
  • clean cut surfaces of the sapphire substrate 121 may be parallel to the alignment direction of the light emitting elements 10a, 10b, and 10c.
  • clean cut surfaces (eg, m-plane) may be disposed at the top and bottom, and the other two cut surfaces (eg, a-plane) may be disposed on the left and right.
  • the first to third light emitting devices 10a, 10b, and 10c may have been described with reference to FIGS. 2A and 2B above, but are not limited thereto, and various light emitting devices having a horizontal or flip-chip structure may be used. .
  • the step control layer 127 covers the first to third light emitting devices 10a, 10b, and 10c.
  • the step control layer 127 has openings 127a exposing the first and second electrode pads 61 and 63 of the light emitting devices 10a, 10b, and 10c.
  • the step control layer 127 helps to safely form the connection layers by constantly adjusting the height of the surface on which the connection layers 129a, 129b, 129c, and 129d are formed.
  • the step control layer 127 may be formed of, for example, photosensitive polyimide.
  • the step control layer 127 may be disposed in a region surrounded by an edge of the adhesive layer 125 , but is not limited thereto.
  • the step control layer 127 may be formed to partially expose an edge of the adhesive layer 125 .
  • the first to fourth connection layers 129a , 129b , 129c , and 129d are formed on the step control layer 127 .
  • the connection layers 129a, 129b, 129c, and 129d are first and second electrode pads of the first to third light emitting devices 10a, 10b, and 10c through the openings 127a of the step control layer 127 . 61 and 63.
  • the first connection layer 129a is connected to the second conductivity type semiconductor layer of the first light emitting device 10a.
  • the second connection layer 129b is electrically connected to the second conductivity-type semiconductor layer of the second light emitting element 10b
  • the third connection layer 129c is the third connection layer 129c of the third light emitting element 10c. It may be electrically connected to the second conductivity type semiconductor layer
  • the fourth connection layer 129d may be electrically connected to the first conductivity type semiconductor layers of the first to third light emitting devices 10a, 10b, and 10c in common.
  • the first to fourth connection layers 129a, 129b, 129c, and 129d may be formed together on the step control layer 127 and may have a single layer or multiple layers. For example, it may include at least one of Cr, Ti, Ni, Cu, Al, Pt, and Au.
  • the first to fourth connection layers 129a, 129b, 129c, and 129d are, for example, an adhesive metal layer having good adhesion properties to the step control layer 127, a barrier metal layer for preventing diffusion of a metal material, and a bonding metal layer.
  • a reflective metal layer may be further disposed between the adhesive metal layer and the barrier metal layer.
  • the adhesive metal layer may include Cr
  • the reflective metal layer may include Al or Ag
  • the barrier metal layer may include Ni
  • the bonding metal layer may include Au.
  • the first connection layer 129a is electrically connected to the first conductivity-type semiconductor layer of the first light emitting device 10a
  • the second connection layer 129b is the second connection layer 129b of the second light emitting device 10b.
  • Electrically connected to the first conductivity type semiconductor layer the third connection layer 129c may be electrically connected to the first conductivity type semiconductor layer of the third light emitting device 10c
  • the fourth connection layer 129d is the first to the second conductivity-type semiconductor layers of the to third light emitting devices 10a, 10b, and 10c may be electrically commonly connected.
  • the first to fourth connection layers 129a , 129b , 129c , and 129d may be formed together on the step control layer 127 .
  • the insulating material layer 131 may be formed to have a thickness smaller than that of the step control layer 127 .
  • the sum of the thicknesses of the insulating material layer 131 and the step control layer 127 may be 1 ⁇ m or more and 50 ⁇ m or less, but is not limited thereto.
  • the insulating material layer 131 covers the side surfaces of the step control layer 127 and the connection layers 129a, 129b, 129c, and 129d. Also, the insulating material layer 131 may cover a portion of the adhesive layer 125 .
  • the insulating material layer 131 has openings 131a, 131b, 131c, and 131d exposing the connection layers 129a, 129b, 129c, and 129d, so that pad regions of the unit pixel 100 can be defined. there is.
  • the insulating material layer 131 may be a translucent material, and may be formed of an organic or inorganic material.
  • the insulating material layer 131 may be formed of, for example, polyimide.
  • the connection layers 129a, 129b, 129c, and 129d have a lower surface, a side surface, and an upper surface except for pad regions. All may be surrounded by polyimide.
  • the unit pixel 100 may be mounted on the circuit board using a bonding material such as solder, and the bonding material is the connection layer exposed to the openings 131a, 131b, 131c, and 131d of the insulating material layer 131 . (129a, 129b, 129c, 129d) and pads on the circuit board may be bonded.
  • a bonding material such as solder
  • the unit pixel 100 does not include separate bumps, and the connection layers 129a, 129b, 129c, and 129d are used as bonding pads.
  • the present invention is not limited thereto, and bonding pads covering the openings 131a, 131b, 131c, and 131d of the insulating material layer 131 may be further formed.
  • the first to fourth connection layers 129a, 129b, 129c, and 129d may be formed to partially cover the light emitting devices 10a, 10b, and 10c outside the upper region thereof.
  • the light emitting devices 10a, 10b, and 10c are described as being attached to the transparent substrate 121 by the adhesive layer 125, but a light emitting device using another coupler instead of the adhesive layer 125
  • the elements 10a, 10b, and 10c may be coupled to the transparent substrate 121 .
  • the light emitting devices 10a , 10b , and 10c may be coupled to the transparent substrate 121 using spacers, and thus, between the light emitting devices 10a , 10b , 10c and the transparent substrate 121 .
  • the region may be filled with gas or liquid.
  • An optical layer that transmits the light emitted from the light emitting elements 10a, 10b, and 10c may be formed by these gases or liquids.
  • the adhesive layer 125 described above is also an example of an optical layer.
  • the optical layer is formed of a material different from that of the light-emitting elements 10a, 10b, and 10c, for example, gas, liquid, or solid, and thus the material of the semiconductor layers in the light-emitting elements 10a, 10b, 10c and distinguished
  • the reflector 120r is disposed between the light blocking layer 123 and the transparent substrate 121, and reflects the light incident on the upper surface of the transparent substrate 121 within the transparent substrate 121 to unit
  • the luminance of the pixel 100 may be increased.
  • the reflector 120r it is possible to increase the beam angle of light emitted from the light emitting elements 10a, 10b, and 10c.
  • the reflector 120r may be modified in various forms to adjust the luminance and the beam angle of light emitted from the light emitting elements 10a, 10b, and 10c.
  • the reflector 120r is disposed between the light blocking layer 123 and the transparent substrate 121 , but the present disclosure is not limited thereto.
  • the reflector 120r may be disposed between the light blocking layer 123 and the adhesive layer 125 . That is, the reflector 120r may be disposed on the light blocking layer 123 .
  • a lower surface of the reflector 120r may completely overlap the light blocking layer 123 .
  • the lower surface of the reflector 120r may be located in a region covered by the light blocking layer 123 , and thus, it is possible to prevent the reflector 120r from being observed from the substrate 121 .
  • the inner and outer surfaces of the reflector 120r may be parallel to sidewalls of the windows 123a , 123b and 123c of the light blocking layer 123 . In another embodiment, a portion of the reflector 120r may be disposed within the windows 123a , 123b , and 123c of the light blocking layer 123 .
  • the reflector 120r may be disposed so as not to overlap the light emitting elements 10a, 10b, and 10c, but the present disclosure is not limited thereto.
  • at least one of the light emitting elements 10a, 10b, and 10c may partially overlap the reflector 120r.
  • the reflector 120r When the reflector 120r is disposed between the light blocking layer 123 and the adhesive layer 125 , it is possible to reduce loss of light emitted from the light emitting devices 10a , 10b and 10c by the light blocking layer 123 .
  • the first to fourth connection layers 129a, 129b, 129c, and 129d include a reflective metal layer
  • the light emitting devices 10a, 10b, and 10c are disposed on both upper and lower sides to increase the optical efficiency of the light generated by the light emitting devices 10a, 10b, and 10c.
  • FIG. 4A is a schematic plan view for explaining a pixel module 1000 according to an embodiment of the present disclosure
  • FIG. 4B is a schematic cross-sectional view taken along the cut-out line D-D' of FIG. 4A
  • FIG. 4C is a pixel module ( 1000)
  • FIG. 4D is a circuit diagram of the pixel module 1000. As shown in FIG.
  • the pixel module 1000 includes a circuit board 1001 and unit pixels 100 arranged on the circuit board 1001 . Furthermore, the pixel module 1000 may further include a cover layer 1010 covering the unit pixels 100 .
  • the circuit board 1001 may include a circuit for electrically connecting the panel board 2100 and the light emitting devices 10a, 10b, and 10c.
  • a circuit in the circuit board 1001 may be formed in a multi-layered structure.
  • the circuit board 1001 may also include a passive circuit for driving the light emitting elements 10a, 10b, and 10c in a passive matrix driving manner or an active circuit for driving in an active matrix driving manner.
  • the circuit board 1001 may include pads 1003 exposed on the surface.
  • the unit pixels 100 may be arranged on the circuit board 1001 .
  • the unit pixels 100 may be arranged in a 2 ⁇ 2 matrix as shown in FIG. 4A, but is not limited thereto, and may be arranged in various matrices such as 2 ⁇ 3, 3 ⁇ 3, 4 ⁇ 4, 5 ⁇ 5, etc. can be
  • the unit pixels 100 are bonded to the circuit board 1001 by a bonding material 1005 .
  • the bonding material 1005 may include the connection layers 129a, 129b, and 129c exposed through the openings 131a, 131b, 131c, and 131d of the insulating material layer 131 described with reference to FIGS. 3A and 3B. , 129d) are bonded to the pads 1003 on the circuit board 1001 .
  • the bonding material 1005 may be, for example, solder, and after disposing a solder paste on the pads 1003 using a technique such as screen printing, the unit pixel 100 and the circuit board 1001 through a reflow process. ) can be bonded.
  • a bonding material 1005 having a single structure is disposed between the connection layers 129a, 129b, 129c, and 129d and the pads 1003, and the bonding material 1005 is formed between the connection layers 129a, 129b, 129c, and 129d) and the pads 1003 may be directly connected.
  • the cover layer 1010 covers the plurality of unit pixels 100 .
  • the cover layer 1010 may prevent light interference between the unit pixels 100 to improve contrast of the display device.
  • the cover layer 1010 may be formed of, for example, dry-film type solder resist (DFSR), photoimageable solder resist (PSR), black material (BM), or epoxy molding compound (EMC).
  • DFSR dry-film type solder resist
  • PSR photoimageable solder resist
  • BM black material
  • EMC epoxy molding compound
  • the cover layer 1010 may be formed using a technique such as lamination, spin coating, slit coating, or printing.
  • the display apparatus 10000 may be provided by mounting the pixel modules 1000 illustrated in FIGS. 4A and 4B on the panel substrate 2100 of FIG. 1 .
  • Circuit board 1001 has bottom pads connected to pads 1003 .
  • the bottom pads may be disposed to correspond to the pads 1003 one-to-one, but the number of the bottom pads may be reduced through a common connection.
  • a pixel module 1000 having unit pixels 100 arranged in a 2 ⁇ 2 matrix will be described with reference to FIGS. 4C and 4D, for example.
  • FIG. 4C shows a rear view of the pixel module 1000 , showing the bottom pads C1 , C2 , R1 , R2 , G1 , G2 , B1 and B2 of the circuit board 1001 .
  • the pixel modules 1000 are arranged in a 2 ⁇ 2 matrix, a total of four pixel modules are arranged on the circuit board 1001 .
  • three light emitting devices 10a , 10b , and 10c are disposed on each pixel module 1000 , and four pad regions are disposed. Accordingly, 16 pads 1003 corresponding to pad areas of the 4 unit pixels 100 may be provided on the circuit board 1001 .
  • only eight bottom pads may be disposed, and these eight bottom pads may be connected to the panel substrate 2100 to individually drive each of the light emitting devices 10a, 10b, and 10c.
  • 4D shows a schematic circuit diagram in which each of the light emitting elements 10a, 10b, and 10c is connected to the bottom pads C1, C2, R1, R2, G1, G2, B1 and B2 according to an embodiment.
  • the bottom pad C1 is commonly connected to cathodes of the light emitting devices 10a , 10b and 10c disposed in the left column, and the bottom pad C2 is the light emitting devices 10a disposed in the right column. , 10b, 10c) are commonly connected to the cathodes.
  • the bottom pad R1 is connected to the anodes of the first light emitting elements 10a, and the bottom pad R1 is connected to the anodes of the second light emitting elements 10b.
  • the pad G1 may be connected, and the bottom pad B1 may be connected to the anodes of the third light emitting devices 10c.
  • the bottom pad R2 is connected to the anodes of the first light emitting elements 10a, and the bottom pad R2 is connected to the anodes of the second light emitting elements 10b.
  • the pad G2 may be connected, and the bottom pad B2 may be connected to the anodes of the third light emitting devices 10c.
  • the bottom pads R1 , G1 , B1 , R2 , G2 , and B2 are to represent pads connected to the red, green, and blue light emitting devices, respectively.
  • the arrangement of the red, green, and blue light emitting devices may be changed, and accordingly, positions at which the bottom pads R1 , G1 , B1 , R2 , G2 , and B2 are connected may be changed.
  • the first light emitting devices 10a are red light emitting devices
  • the second light emitting devices 10b are green light emitting devices
  • the third light emitting devices 10c are blue light emitting devices.
  • the floor pads are shown in anticipation of this.
  • the first light emitting devices 10a may be blue light emitting devices and the third light emitting devices 10c may be red light emitting devices.
  • the bottom pads R1 and R2 and the bottom pad B1 , B2) can be swapped.
  • the bottom pads C1 and C2 are commonly connected to cathodes of the light emitting devices in each row, and each of the bottom pads R1, G1, B1, R2, B2, G2 emits two light emitting diodes.
  • each of the bottom pads R1, G1, B1, R2, B2, G2 emits two light emitting diodes.
  • the bottom pads C1 and C2 are connected to cathodes of the light emitting devices, and the bottom pads R1, G1, B1, R2, B2, G2 are connected to the anodes of the light emitting devices. and, as shown in FIG. 4E, the bottom pads C1 and C2 are connected to the anodes of the light emitting devices, and the bottom pads R1, G1, B1, R2, B2, G2 are the light emitting devices. It may be connected to the cannodes of
  • the pixel module 1000 when the unit pixels 100 are arranged in a 2x2 matrix will be described, but when the unit pixels 100 are arranged in another matrix such as 3x3 or 5x5 Also, it is possible to reduce the number of floor pads by using a common connection circuit.
  • the light emitting elements 10a , 10b , and 10c in the pixel module 1000 may be individually driven by a driving IC disposed on the panel substrate 2100 , and an image is realized by the plurality of pixel modules 1000 .
  • a driving IC disposed on the panel substrate 2100 .
  • the unit pixels 100 are formed of the pixel module 1000 , and the pixel modules 1000 are mounted on the panel substrate 2100 to provide a display device. Accordingly, a display device may be provided. The process yield of the device can be improved.
  • the present invention is not limited thereto, and the unit pixels 100 may be directly mounted on the panel substrate 2100 .
  • 5A to 5F are schematic cross-sectional views for explaining a method of manufacturing the unit pixel 100 according to an exemplary embodiment.
  • a concave-convex pattern 121p is formed on the upper surface of the transparent substrate 121 .
  • the transparent substrate 121 is a light-transmitting substrate such as PET, a glass substrate, a quartz substrate, or a sapphire substrate.
  • the concave-convex pattern 121p may be formed by etching the surface of the transparent substrate 121 using a dry or wet etching technique.
  • a surface layer 122 may be formed on the transparent substrate 121 .
  • the surface layer 122 may be formed along the uneven pattern 121p.
  • the surface layer 122 may be formed of, for example, a silicon oxide film.
  • the surface layer 122 is formed to modify the surface of the transparent substrate 121 and may be omitted.
  • a reflector 120r is formed on the transparent substrate 121 .
  • the reflector 120r may be formed on the surface layer 122 .
  • the reflector 120r may have a circular shape on an outer side thereof as shown in FIG. 3A , and a cavity on the inner side thereof for transmitting light generated by the light emitting device 10b.
  • the reflector 120r may be formed using a reflective metal layer by a lift-off technique or the like.
  • a light blocking layer 123 covering the reflector 120r is formed.
  • the light blocking layer 123 may be formed of a light-absorbing material layer, for example, a black matrix including a light-absorbing material such as carbon black.
  • the light blocking layer 123 may also be formed of a photosensitive material layer and patterned by exposure and development.
  • the windows 123a , 123b , and 123c may be formed by patterning the light blocking layer 123 .
  • a plurality of windows 123a, 123b, and 123c may be formed to correspond to the light emitting devices 10a, 10b, and 10c, and the windows 123a, 123b, and 123c may be spaced apart from each other.
  • an adhesive layer 125 may be formed on the light blocking layer 123 .
  • the adhesive layer 125 may cover the light blocking layer 123 , and also the surface layer 122 or the transparent substrate 121 exposed through the windows 123a , 123b and 123c formed in the light blocking layer 123 . can be covered
  • the adhesive layer 125 may be formed on the front surface of the transparent substrate 121 , but is not limited thereto, and may be formed in a partial region to expose a region near the edge of the transparent substrate 121 .
  • the adhesive layer 125 is used to attach the light emitting elements 10a, 10b, and 10c to the transparent substrate 121 .
  • the adhesive layer 125 may be formed as a light-transmitting layer, and transmits light emitted from the light emitting devices 10a, 10b, and 10c.
  • the adhesive layer 125 may be formed using an adhesive sheet or an organic adhesive.
  • the adhesive layer 125 may be formed using a transparent epoxy.
  • the adhesive layer 125 may include a diffuser such as SiO2, TiO2, or ZnO to diffuse light.
  • the light diffusing material prevents the light emitting elements 10a, 10b, 10c from being viewed from the light emitting surface.
  • the light emitting devices 10a , 10b , and 10c are disposed on the adhesive layer 125 .
  • the light emitting elements 10a, 10b, and 10c may be transferred together to the adhesive layer 125 using a transfer process.
  • the light emitting devices 10a, 10b, and 10c may be disposed to correspond to the windows 123a, 123b, and 123c, respectively.
  • the light emitting devices 10a , 10b , and 10c may have a size smaller than that of the windows 123a , 123b , and 123c and may be located in upper regions of the windows 123a , 123b , and 123c .
  • the light emitting devices 10a, 10b, and 10c may have a larger area than the windows 123a, 123b, and 123c.
  • a step control layer 127 is formed to cover the light emitting devices 10a, 10b, and 10c.
  • the step control layer 127 may be formed of, for example, photosensitive polyimide, and may be patterned using exposure and development techniques.
  • the step control layer 127 may have openings 127a exposing the light emitting devices 10a, 10b, and 10c.
  • the openings 127a of the step control layer 127 may expose the first and second electrode pads ( 61 and 63 of FIG. 2B ) of the light emitting devices 10a , 10b and 10c .
  • the step control layer 127 may be removed along the edge of the transparent substrate 121 to expose the adhesive layer 125 .
  • first to fourth connection layers 129a , 129b , 129c , and 129d are formed on the step control layer 127 .
  • the first to fourth connection layers 129a, 129b, 129c, and 129d may be formed using a lift-off technique.
  • the first to fourth connection layers 129a , 129b , 129c , and 129d may be electrically connected to the light emitting devices 10a , 10b , and 10c through the openings 127a of the step control layer 127 .
  • the first to third connection layers 129a, 129b, and 129c may be electrically connected to the first conductivity-type semiconductor layers of the light emitting devices 10a, 10b, and 10c, respectively
  • the fourth connection layer 129d may be electrically connected to the second conductivity-type semiconductor layers of the light emitting devices 10a, 10b, and 10c in common.
  • an insulating material layer 131 may be formed.
  • the insulating material layer 131 covers the first to fourth connection layers 129a, 129b, 129c, and 129d.
  • the insulating material layer 131 may have openings 131a, 131b, 131c, and 131d exposing the first to fourth connection layers 129a, 129b, 129c, and 129d, as shown in FIG. 3A.
  • pad regions may be defined by the openings 131a, 131b, 131c, and 131d.
  • the reflector 120r by disposing the reflector 120r between the light blocking layer 123 and the transparent substrate 121 , the light emitting devices 10a , 10b , and 10c are generated and emitted from the unit pixel 100 . It is possible to increase the luminance of the light, and also to adjust the beam angle.
  • the reflector 120r may be disposed in a circular shape, but is not limited thereto, and may be deformed into various shapes to adjust the luminance and beam angle of light emitted from the light emitting devices 10a, 10b, and 10c. Various modifications of the reflector are described below.
  • 6A to 6F are schematic plan views for explaining various modifications of a unit pixel according to an exemplary embodiment.
  • the reflector 321r may be disposed around a specific light emitting device, for example, the light emitting device 10b. It may be limitedly disposed around the light emitting device 10a or the light emitting device 10c. The reflector 321r may be arranged to increase the luminance of a specific light emitting device. The reflector 321r may be disposed so that an outer surface thereof has a rectangular shape.
  • the reflector 322r may be disposed around the light emitting devices 10a, 10b, and 10c. All regions between the light emitting elements 10a, 10b, and 10c may be covered with the reflector 322r.
  • the reflector 322r may have a rectangular shape elongated in the horizontal direction as a whole. Accordingly, the luminance of the light emitting elements 10a, 10b, and 10c may be increased, and the beam angle may be improved.
  • the reflector 323r may be disposed around the entirety of the light emitting elements 10a, 10b, and 10c. Furthermore, a wider area may be included in the vertical direction to the central area. Accordingly, the luminance of the light emitting elements 10a, 10b, and 10c may be increased as a whole, and the vertical direction angle may be further improved.
  • the reflector 324r may be disposed so that an outer surface thereof has an elliptical shape.
  • the reflector 324r may have an elongated shape in the vertical direction, and thus, the luminance of the light emitting device 10b may be increased, and the angle of directivity in the vertical direction may be further improved compared to the horizontal direction.
  • the reflector 324r is shown as being disposed around the light emitting element 10b, the reflector 324r may be disposed around the light emitting element 10a or the light emitting element 10c.
  • the reflector 325r may be disposed around the light emitting elements 10a, 10b, and 10c in an elliptical shape. Accordingly, it is possible to improve the luminance of each light emitting device and also improve the vertical orientation angle.
  • a reflector 326r may be disposed around the light emitting elements 10a, 10b, and 10c. However, the reflector 326r may be disposed wider in the vertical direction around the light emitting devices 10a and 10c than the light emitting device 10b. Accordingly, it is possible to further increase the luminance and vertical direction angle of light emitted from the light emitting devices 10a and 10c with respect to the light emitted from the light emitting device 10b.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

본 개시의 일 실시예에 따른 유닛 픽셀은, 상면 및 하면을 갖는 투명 기판; 상기 투명 기판의 상면 상부에 정렬된 복수의 발광소자들; 및 상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치된 반사기를 포함하고, 상기 복수의 발광 소자들에서 방출된 광은 상기 투명 기판의 상면 및 하면을 통해 외부로 방출되도록 구성되며, 상기 반사기는 상기 투명 기판 내부로부터 상기 투명 기판의 상면으로 진행하는 광을 반사하도록 구성된다.

Description

발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
예시적인 실시예들은 발광 소자를 갖는 유닛 픽셀 및 그것을 갖는 디스플레이 장치에 관한 것이다.
발광소자는 무기 광원인 발광 다이오드를 이용한 반도체 소자로, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
한편, 종래의 발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되었는데, 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 디스플레이 장치가 개발되고 있다. 이러한 디스플레이는 마이크로 LED 디스플레이로 지칭되기도 한다.
디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합 색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치는 다양한 이미지를 구현하기 위해 복수의 픽셀을 포함하고, 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비한다. 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
마이크로 LED 디스플레이의 경우, 각 서브 픽셀에 대응하여 마이크로 LED가 2차원 평면상에 배열되고, 이에 따라 하나의 기판 상에 수많은 개수의 마이크로 LED가 배치될 필요가 있다. 그런데 마이크로 LED는 그 크기가 예컨대 200마이크로 이하 나아가 100마이크로 이하로 대단히 작으며, 이러한 작은 크기로 인해 다양한 문제점이 발생한다. 특히, 작은 크기의 발광 다이오드를 핸들링하는 것이 어려워 디스플레이용 패널 상에 발광 다이오드를 직접 실장하는 것이 용이하지 않다.
예시적인 실시예들은 회로 기판에 실장하기에 적합한 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공한다.
예시적인 실시예들은 휘도 감소를 방지할 수 있는 유닛 픽셀 및 그것을 갖는 디스 플레이 장치를 제공한다.
예시적인 실시예들은 마이크로 LED의 지향각을 제어할 수 있는 유닛 픽셀 및 그것을 갖는 디스플레이 장치를 제공한다.
예시적인 실시예는 유닛 픽셀을 제공하는데, 이 유닛 픽셀은, 상면 및 하면을 갖는 투명 기판; 상기 투명 기판의 상면 상부에 정렬된 복수의 발광소자들; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치된 반사기를 포함하고, 상기 복수의 발광 소자들에서 방출된 광은 상기 투명 기판의 상면 및 하면을 통해 외부로 방출되도록 구성되며, 상기 반사기는 상기 투명 기판 내부로부터 상기 투명 기판의 상면으로 진행하는 광을 반사하도록 구성된다.
예시적인 실시예는 디스플레이 장치를 제공하는데, 이 디스플레이 장치는, 패드들을 갖는 회로 기판; 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들; 및 상기 유닛 픽셀들을 상기 패드들에 본딩하는 본딩재들을 포함하며, 상기 유닛 픽셀들 각각은 상면 및 하면을 갖는 투명 기판; 상기 투명 기판의 상면 상부에 정렬된 복수의 발광소자들; 및 상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치된 반사기를 포함하고, 상기 복수의 발광 소자들에서 방출된 광은 상기 투명 기판의 상면 및 하면을 통해 외부로 방출되도록 구성되며, 상기 반사기는 상기 투명 기판 내부로부터 상기 투명 기판의 상면으로 진행하는 광을 반사하도록 구성된다.
도 1은 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 2A는 일 실시예에 따른 발광 소자를 설명하기 위한 개략적인 평면도이다.
도 2B는 도 2A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다.
도 2C는 일 실시예에 따른 발광 소자의 표면 요철 패턴을 설명하기 위한 개략적인 단면도이다.
도 2D는 일 실시예에 따른 발광 소자의 표면 요철 패턴을 설명하기 위한 SEM 이미지이다.
도 3A는 일 실시예에 따른 유닛 픽셀을 설명하기 위한 개략적인 평면도이다.
도 3B는 도 3A의 절취선 B-B'를 따라 취해진 개략적인 단면도이다.
도 3C는 도 3A의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 3D는 일 실시예에 따른 유닛 픽셀의 변형예를 설명하기 위한 개략적인 단면도이다.
도 4A는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 평면도이다.
도 4B는 도 4A의 절취선 D-D'를 따라 취해진 개략적인 단면도이다.
도 4C는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 배면도이다.
도 4D는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 회로도이다.
도 4E는 일 실시예에 따른 픽셀 모듈을 설명하기 위한 개략적인 회로도이다.
도 5A는 내지 도 5F는 일 실시에에 따른 유닛 픽셀을 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 6A 내지 도 6F는 일 실시예에 따른 유닛 픽셀의 다양한 변형예들을 설명하기 위한 개략적인 평면도들이다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 개시가 속하는 기술분야의 통상의 기술자에게 본 개시의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 개시는 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분에 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
예시적인 실시예에 따른 유닛 픽셀은, 상면 및 하면을 갖는 투명 기판; 상기 투명 기판의 상면 상부에 정렬된 복수의 발광소자들; 및 상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치된 반사기를 포함하고, 상기 복수의 발광 소자들에서 방출된 광은 상기 투명 기판의 상면 및 하면을 통해 외부로 방출되도록 구성되며, 상기 반사기는 상기 투명 기판 내부로부터 상기 투명 기판의 상면으로 진행하는 광을 반사하도록 구성된다.
반사기를 채택함으로써 발광 소자들에서 방출되는 광의 휘도 및 지향각을 증가시킬 수 있다.
상기 유닛 픽셀은, 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 반사기를 덮는 광 차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광이 통과하는 창들을 가질 수 있고, 상기 발광 소자들은 상기 창들에 대응하여 배치될 수 있다.
상기 유닛 픽셀은 상기 광 차단층과 상기 발광 소자들 사이에 배치된 접착층을 더 포함할 수 있으며, 상기 발광 소자들은 상기 접착층에 부착될 수 있다.
상기 유닛 픽셀은 상기 투명 기판의 표면을 덮는 표면층을 더 포함할 수 있으며, 상기 반사기 및 상기 광 차단층은 상기 표면층 상에 위치할 수 있다.
상기 표면층은 상기 반사기 및 상기 광 차단층의 접착력을 향상시켜 반사기 및 광 차단층이 투명 기판으로부터 박리되는 것을 방지할 수 있다.
상기 유닛 픽셀은, 상기 발광 소자를 덮는 단차 조절층; 및 상기 단차 조절층 상에 배치된 접속층들을 더 포함할 수 있으며, 상기 단차 조절층은 상기 발광 소자들을 노출시키는 개구부들을 가질 수 있고, 상기 접속층들은 상기 단차 조절층의 개구부들을 통해 상기 발광 소자들에 전기적으로 접속될 수 있다.
상기 유닛 픽셀은 상기 접속층들을 덮는 절연 물질층을 더 포함할 수 있으며, 상기 절연 물질층은 상기 접속층들을 노출시키는 개구부들을 가질 수 있다.
나아가, 상기 절연 물질층은 상기 접속층들의 측면과 함께 상기 단차 조절층의 측면을 덮을 수 있다.
일 실시예에 있어서, 상기 절연 물질층은 상기 단차 조절층의 두께보다 작은 두께를 가질 수 있다.
상기 단차 조절층 및 상기 절연 물질층은 폴리 이미드로 형성될 수 있다.
상기 발광 소자들은 각각, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 및 상기 발광구조체 상에 배치된 제1 전극 패드 및 제2 전극패드를 포함할 수 있고, 상기 단차 조절층의 개구부들은 상기 제1 및 제2 전극 패드들을 노출시킬 수 있다.
상기 발광 소자들은 각각 상기 발광 구조체와 상기 제1 및 제2 전극 패드들 사이에 배치된 절연층을 더 포함할 수 있으며, 상기 절연층은 분포 브래그 반사기를 포함할 수 있다.
상기 발광 소자들은 적색 발광 소자, 녹색 발광 소자, 및 청색 발광 소자를 포함할 수 있고, 상기 청색 발광 소자의 절연층은 상기 적색 및 녹색 발광 소자의 절연층들의 반사율보다 낮은 반사율을 가질 수 있다.
상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 가질 수 있다. 상기 요철 패턴에 의해 발광 소자들에서 방출되는 광의 지향각을 균일하게 할 수 있다.
상기 복수의 발광 소자는 각각 상기 투명 기판을 대면하는 면에 제1 요철 패턴 및 상기 제1 요철 패턴 상에 형성된 제2 요철 패턴을 가질 수 있다. 상기 제1 및 제2 요철 패턴에 의해 광 추출 효율을 개선할 수 있으며, 발광 소자들의 지향각을 균일하게 할 수 있다.
상기 복수의 발광 소자들은 서로 다른 색상의 광을 방출하는 적어도 3개의 발광 소자들을 포함할 수 있으며, 상기 적어도 3개의 발광 소자들은 일렬로 배열될 수 있다.
일 실시예에 따른 디스플레이 장치는, 패드들을 갖는 회로 기판; 상기 회로 기판 상에 배치된 복수의 유닛 픽셀들; 및 상기 유닛 픽셀들을 상기 패드들에 본딩하는 본딩재들을 포함하되, 상기 유닛 픽셀 각각은, 상면 및 하면을 갖는 투명 기판; 상기 투명 기판의 상면 상부에 정렬된 복수의 발광소자들; 및 상기 발광 소자들과 상기 투명 기판 사이에 배치된 반사기를 포함하고, 상기 발광 소자들에서 방출된 광은 상기 투명 기판의 상면 및 하면을 통해 외부로 방출되도록 구성되며, 상기 반사기는 상기 투명 기판 내부로부터 상기 투명 기판의 상면으로 진행하는 광을 반사하도록 구성된다.
상기 유닛 픽셀은, 상기 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 반사기를 덮는 광 차단층을 더 포함할 수 있으며, 상기 광 차단층은 상기 발광 소자들에서 생성된 광이 통과하는 창들을 가질 수 있고, 상기 발광 소자들은 상기 창들에 대응하여 배치될 수 있다.
상기 유닛 픽셀은, 상기 발광 소자를 덮는 단차 조절층; 및 상기 단차 조절층 상에 배치된 접속층들을 더 포함할 수 있으며, 상기 단차 조절층은 상기 발광 소자들을 노출시키는 개구부들을 가질 수 있고, 상기 접속층들은 상기 단차 조절층의 개구부들을 통해 상기 발광 소자들에 전기적으로 접속될 수 있다.
상기 본딩재들은 상기 접속층들과 상기 패드들을 본딩할 수 있다.
이하, 첨부한 도면들을 참조하여 본 개시의 실시예를 보다 상세하게 설명한다.
도 1은 본 개시의 일 실시예에 따른 디스플레이 장치를 설명하기 위한 개략적인 평면도이다.
도 1을 참조하면, 디스플레이 장치(10000)는 패널 기판(2100) 및 복수의 픽셀 모듈(1000)을 포함할 수 있다.
디스플레이 장치(10000)는, 특별히 한정되는 것은 아니나, 마이크로 LED TV, 스마트 워치, VR 헤드셋과 같은 VR 디스플레이 장치, 또는 증강 현실 안경과 같은 AR 디스플레이 장치를 포함할 수 있다.
패널 기판(2100)은 수동 매트릭스 구동 또는 능동 매트릭스 구동을 위한 회로를 포함할 수 있다. 일 실시예에서, 패널 기판(2100)은 내부에 배선 및 저항을 포함할 수 있으며, 다른 실시예에서, 패널 기판(2100)은 배선, 트랜지스터 및 커패시터들을 포함할 수 있다. 패널 기판(2100)은 또한 배치된 회로에 전기적으로 접속할 수 있는 패드들을 상면에 가질 수 있다.
일 실시예에 있어서, 복수의 픽셀 모듈들(1000)이 패널 기판(2100) 상에 정렬된다. 각 픽셀 모듈(1000)은 회로 기판(1001) 및 회로 기판(1001) 상에 배치된 복수의 유닛 픽셀들(100)을 포함할 수 있다. 다른 실시예에 있어서, 복수의 유닛 픽셀들(100)이 직접 패널 기판(2100) 상에 배열될 수도 있다.
각 유닛 픽셀(100)은 복수의 발광 소자들(10a, 10b, 10c)을 포함한다. 발광소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출할 수 있다. 각 유닛 픽셀(100) 내의 발광 소자들(10a, 10b, 10c)은 도 1에 도시한 바와 같이 일렬로 배열될 수 있다. 일 실시예에 있어서, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수직 방향으로 배열될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광소자들(10a, 10b, 10c)은 이미지가 구현되는 디스플레이 화면에 대해 수평 방향으로 배열될 수도 있다.
이하에서, 디스플레이 장치(10000) 내에 배치된 발광 소자들(10a, 10b, 10c), 유닛 픽셀(100) 및 픽셀 모듈(1000)의 순서로 디스플레이 장치(10000)의 각 구성 요소를 상세히 설명한다.
우선, 도 2A는 본 개시의 일 실시예에 따른 발광 소자(10a)를 설명하기 위한 개략적인 평면도이고, 도 2B는 도 2A의 절취선 A-A'를 따라 취해진 개략적인 단면도이다. 여기서 발광 소자(10a)를 예를 들어 설명하지만, 발광 소자들(10b, 10c)도 대체로 유사한 구조를 가지므로, 서로 중복되는 설명은 생략한다.
도 2A 및 도 2B를 참조하면, 발광 소자(10a)는 제1 도전형 반도체층(21), 활성층(23), 및 제2 도전형 반도체층(25)을 포함하는 발광 구조체, 오믹 콘택층(27), 제1 콘택 패드(53), 제2 콘택 패드(55), 절연층(59), 제1 전극 패드(61), 및 제2 전극 패드(63)를 포함할 수 있다.
발광 구조체, 즉, 제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 기판 상에 성장될 수 있다. 상기 기판은 질화갈륨 기판, GaAs 기판, Si 기판, 사파이어 기판, 특히 패터닝된 사파이어 기판 등 반도체 성장용으로 사용될 수 있는 다양한 기판일 수 있다. 성장 기판은 반도체층들로부터 기계적 연마, 레이저 리프트 오프, 케미컬 리프트 오프 등의 기술을 이용하여 분리될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 기판의 일부가 잔류하여 제1 도전형 반도체층(21)의 적어도 일부를 구성할 수도 있다.
일 실시예에서, 적색 광을 방출하는 발광 소자(10a)의 경우, 반도체층들은 알루미늄 갈륨 비소(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 또는 갈륨 인화물(gallium phosphide, GaP)을 포함할 수 있다.
녹색 광을 방출하는 발광 소자(10b)의 경우, 반도체층들은 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 또는 알루미늄 갈륨 인화물(AlGaP)을 포함할 수 있다.
일 실시예에서, 청색 광을 방출하는 발광 소자(10c)의 경우, 반도체층은 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 또는 아연 셀렌화물(zinc selenide, ZnSe)을 포함할 수 있다.
제1 도전형과 제2 도전형은 서로 반대 극성으로서, 제1 도전형이 n형인 경우, 제2 도전형은 p형이며, 제1 도전형이 p형인 경우, 제2 도전형은 n형이 된다.
제1 도전형 반도체층(21), 활성층(23) 및 제2 도전형 반도체층(25)은 금속유기화학 기상 성장법(MOCVD)과 같은 공지의 방법을 이용하여 챔버 내에서 기판 상에 성장될 수 있다. 또한, 제1 도전형 반도체층(21)은 n형 불순물 (예를 들어, Si, Ge, Sn)을 포함하고, 제2 도전형 반도체층(25)은 p형 불순물(예를 들어, Mg, Sr, Ba)을 포함한다. 일 실시예에서, 제1 도전형 반도체층(21)은 도펀트로서 Si를 포함하는 GaN 또는 AlGaN을 포함할 수 있고, 제2 도전형 반도체층(25)은 도펀트로서 Mg을 포함하는 GaN 또는 AlGaN을 포함할 수 있다.
도면에서 제1 도전형 반도체층(21) 및 제2 도전형 반도체층(25)이 각각 단일층인 것으로 도시하지만, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 활성층(23)은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절된다. 예를 들어, 활성층(23)은 청색광, 녹색광, 적색광 또는 자외선을 방출할 수 있다.
제2 도전형 반도체층(25) 및 활성층(23)은 메사(M) 구조를 가지고 제1 도전형 반도체층(21) 상에 배치될 수 있다. 메사(M)는 제2 도전형 반도체층(25) 및 활성층(23)을 포함하며, 도 2B에 도시한 바와 같이, 제1 도전형 반도체층(21)의 일부를 포함할 수도 있다. 메사(M)는 제1 도전형 반도체층(21)의 일부 영역 상에 위치하며, 메사(M) 주위에 제1 도전형 반도체층(21)의 상면이 노출될 수 있다.
본 실시예에 있어서, 메사(M)는 그 주변에 제1 도전형 반도체층(21)을 노출시키도록 형성된다. 다른 실시예에서, 메사(M)를 관통하여 제1 도전형 반도체층(21)을 노출시키는 관통홀이 형성될 수도 있다.
한편, 상기 제1 도전형 반도체층(21)은 표면 텍스쳐링에 의한 요철 패턴(21p)을 가질 수 있다. 요철 패턴(21p)은 제1 도전형 반도체층(21)의 광 방출면 측에 형성될 수 있다. 표면 텍스쳐링은 예를 들어 건식 또는 습식 식각 공정을 이용한 패터닝에 의해 수행될 수 있다.
일 실시예에 있어서, 콘 형상의 돌출부들이 형성될 수 있으며, 콘의 높이는 2 내지 3um, 콘 간격은 1.5 내지 2um, 콘의 바닥 직경은 약 3um 내지 5um 일 수 있다. 콘은 또한 절두형일 수 있으며, 이 경우, 콘의 상면 직경은 약 2 내지 3um 일 수 있다.
다른 실시예에 있어서, 요철 패턴(21p)은 도 2C에 도시한 바와 같이, 제1 요철 패턴(21p1)과 제1 요철 패턴(21p1) 상에 추가로 형성된 제2 요철 패턴(21p2)을 포함할 수 있다. 제1 요철 패턴(21p1)의 돌출부들은 약 2um 내지 3um의 높이, 1.5um 내지 2um의 간격, 및 약 3um 내지 5um의 바닥 직경을 가질 수 있다. 한편, 제2 요철 패턴(21p2)은 제1 요철 패턴(21p1)의 돌출부들 및 돌출부들 사이의 영역에 모두 형성될 수 있다. 제1 도전형 반도체층(21)의 표면에 실제 형성된 요철 패턴의 SEM 사진이 도 2D에 도시되어 있다. 제1 요철 패턴(21p1)은 건식 또는 습식 식각 기술을 이용하여 형성될 수 있으며, 제2 요철 패턴(21p2)은 예를 들어 습식 식각을 이용하여 형성될 수 있다.
제1 도전형 반도체층(21)의 표면에 요철 패턴(21p)을 형성함으로써 내부 전반사를 줄여 광 추출 효율을 증가시킬 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 모두 제1 도전형 반도체층에 표면 텍스쳐링이 수행될 수 있으며, 이에 따라, 제1 내지 제3 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 지향각을 균일화할 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 일부 발광 소자는 요철 패턴(21p)을 포함하지 않고 평탄한 면을 가질 수도 있다.
오믹 콘택층(27)은 제2 도전형 반도체층(25) 상에 배치되어 제2 도전형 반도체층(25)에 오믹 콘택한다. 오믹 콘택층(27)은 단일 층, 또는 다중 층으로 형성될 수 있으며, 투명 도전성 산화막 또는 금속막으로 형성될 수 있다. 투명 도전성 산화막은 예를 들어 ITO 또는 ZnO 등을 예로 들 수 있으며, 금속막으로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금을 예로 들 수 있다.
제1 콘택 패드(53)는 노출된 제1 도전형 반도체층(21) 상에 배치된다. 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택할 수 있다. 예를 들어, 제1 콘택 패드(53)는 제1 도전형 반도체층(21)에 오믹 콘택하는 오믹 금속층으로 형성될 수 있다. 제1 콘택 패드(53)의 오믹 금속층은 제1 도전형 반도체층(21)의 반도체 재료에 따라 적합하게 선정될 수 있다. 제1 콘택 패드(53)는 생략될 수도 있다.
제2 콘택 패드(55)는 오믹 콘택층(27) 상에 배치될 수 있다. 제2 콘택 패드(55)는 오믹 콘택층(27)에 전기적으로 접속한다. 제2 콘택 패드(55)는 생략될 수도 있다.
절연층(59)은 메사(M), 오믹 콘택층(27), 제1 콘택 패드(53), 및 제2 콘택 패드(55)를 덮는다. 절연층(59)은 제1 콘택 패드(53) 및 제2 콘택 패드(55)를 노출시키는 개구부들(59a, 59b)을 갖는다. 절연층(59)은 단일층 또는 다중층으로 형성될 수 있다. 나아가, 절연층(59)은 굴절률이 서로 다른 절연층들을 적층한 분포 브래그 반사기를 포함할 수도 있다. 예를 들어, 분포 브래그 반사기는 SiO2, Si3N4, SiON, TiO2, Ta2O5, Nb2O5에서 선택된 적어도 2 종류의 절연층을 포함할 수 있다.
분포 브래그 반사기는 활성층(23)에서 방출되는 광을 반사한다. 분포 브래그 반사기는 활성층(23)에서 방출되는 광의 피크 파장을 포함하여 상대적으로 넓은 파장 범위에 걸쳐 높은 반사율을 나타낼 수 있으며, 광의 입사각을 고려하여 설계될 수 있다. 일 실시예에 있어서, 분포 브래그 반사기는 다른 입사각으로 입사되는 광에 비해 입사각 0도로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다. 다른 실시예에 있어서, 분포 브래그 반사기는 입사각 0도로 입사되는 광에 비해 다른 특정 입사각으로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다. 예를 들어, 분포 브래그 반사기는 입사각 0도로 입사되는 광에 비해 입사각 10도로 입사되는 광에 대해 더 높은 반사율을 가질 수 있다.
한편, 청색 발광 소자(10c)의 발광 구조체는 적색 발광 소자(10a) 및 녹색 발광 소자(10b)의 발광 구조체들에 비해 높은 내부 양자 효율을 갖는다. 이에 따라, 청색 발광 소자(10c)는 적색 및 녹색 발광 소자들(10a, 10b)에 비해 높은 광 추출 효율을 나타낼 수 있다. 이에 따라, 적색광, 녹색광, 및 청색광의 색 혼합 비율을 적정하게 유지하는 것이 어려울 수 있다.
적색광, 녹색광, 및 청색광의 색 혼합 비율을 조절하기 위해, 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들이 서로 다른 반사율을 갖도록 형성될 수 있다. 예를 들어, 청색 발광 소자(10c)는 적색 및 녹색 발광 소자들(10a, 10b)에 비해 상대적으로 낮은 반사율을 갖는 분포 브래그 반사기를 가질 수 있다. 예를 들어, 청색 발광 소자(10c)에 형성되는 분포 브래그 반사기는 활성층(23)에서 생성되는 청색광에 대해 입사각 0도에서 약 95% 미만, 나아가 90% 미만의 반사율을 가질 수 있으며, 녹색 발광 소자(10b)에 형성되는 분포 브래그 반사기는 녹색광에 대해 입사각 0도에서 약 95% 이상 99% 이하의 반사율을 가질 수 있으며, 적색 발광 소자(10a)에 형성되는 분포 브래그 반사기는 적색광에 대해 입사각 0도에서 99% 이상의 반사율을 가질 수 있다.
일 실시예에 있어서, 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 두께를 가질 수 있다. 예를 들어, 이들 발광 소자들(10a, 10b, 10c)에 적용된 분포 브래그 반사기들 사이의 두께 차이는 가장 두꺼운 분포 브래그 반사기 두께의 10% 미만일 수 있다. 분포 브래그 반사기들의 두께 차이를 작게 함으로서 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 공정 조건, 예를 들어, 절연층(59)을 패터닝하는 공정을 유사하게 설정할 수 있으며, 나아가, 유닛 픽셀 제조 공정이 복잡해지는 것을 방지할 수 있다. 나아가, 적색, 녹색, 및 청색 발광 소자들(10a, 10b, 10c)에 적용되는 분포 브래그 반사기들은 대체로 유사한 적층 수를 가질 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 전극 패드(61) 및 제2 전극 패드(63)는 절연층(59) 상에 배치된다. 제1 전극 패드(61)는 제1 콘택 패드(53)의 상부로부터 메사(M)의 상부로 연장될 수 있으며, 제2 전극 패드(63)는 메사(M) 상부 영역 내에 배치될 수 있다. 제1 전극 패드(61)는 개구부(59a)를 통해 제1 콘택 패드(53)에 접속할 수 있으며, 제2 전극 패드(63)는 제2 콘택 패드(55)에 전기적으로 접속될 수 있다. 제1 전극 패드(61)가 직접 제1 도전형 반도체층(21)에 오믹 콘택할 수도 있으며, 이 경우, 제1 콘택 패드(53)은 생략될 수 있다. 또한, 제2 콘택 패드(55)가 생략된 경우, 제2 전극 패드(63)는 오믹 콘택층(27)에 직접 접속할 수 있다.
제1 및/또는 제2 전극 패드들(61, 63)은 단일 층, 또는 다중층 금속으로 형성될 수 있다. 제1 및/또는 제2 전극 패드들(61, 63)의 재료로는 Al, Ti, Cr, Ni, Au 등의 금속 및 이들의 합금 등이 사용될 수 있다.
본 개시의 일 실시예에 따른 발광 소자(10a)가 도면과 함께 간략하게 설명되었으나, 발광 소자(10a)는 상술한 층 이외에도 부가적인 기능을 갖는 층을 더 포함할 수 있다. 예를 들어, 광을 반사하는 반사층, 특정 구성 요소를 절연하기 위한 추가 절연층, 솔더의 확산을 방지하는 솔더 방지층 등 다양한 층이 더 포함될 수 있다.
또한, 플립칩 타입의 발광 소자를 형성함에 있어, 다양한 형태로 메사를 형성할 수 있으며, 제1 및 제2 전극 패드들(61, 63)의 위치나 형상 또한 다양하게 변경될 수 있다. 또한, 오믹 콘택층(27)은 생략될 수도 있으며, 제2 콘택 패드(55) 또는 제2 전극 패드(63)가 제2 도전형 반도체층(25)에 직접 접촉할 수도 있다.
도 3A는 본 개시의 일 실시예에 따른 유닛 픽셀(100)을 설명하기 위한 개략적인 평면도이고, 도 3B는 도 3A의 절취선 B-B'를 따라 취해진 개략적인 단면도이며, 도 3C는 도 3A의 절취선 C-C'를 따라 취해진 개략적인 단면도이다.
도 3A, 도 3B, 및 도 3C를 참조하면, 유닛 픽셀(100)은 투명 기판(121), 제1 내지 제3 발광 소자들(10a, 10b, 10c), 표면층(122), 반사기(120r), 광 차단층(123), 접착층(125), 단차 조절층(127), 접속층들(129a, 129b, 129c, 129d), 및 절연 물질층(131)을 포함할 수 있다.
유닛 픽셀(100)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 포함하여 하나의 픽셀을 제공한다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 서로 다른 색상의 광을 방출하며, 이들은 각각 서브 픽셀에 대응한다.
투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판이다. 투명 기판(121)은 디스플레이 장치(도 1의 10000)의 광 방출면에 배치되며, 발광 소자들(10a, 10b, 10c)에서 방출된 광은 투명 기판(121)을 통해 외부로 방출된다. 투명 기판(121)은 상면 및 하면을 가질 수 있다. 투명 기판(121)은 발광 소자들(10a, 10b, 10c)을 대면하는 면, 즉 상면에 요철 패턴(121p)을 포함할 수 있다. 요철 패턴(121p)은 발광 소자들(10a, 10b, 10c)에서 방출된 광을 산란시켜 지향각을 증가시킨다. 또한, 서로 다른 지향각 특성을 갖는 발광 소자들(10a, 10b, 10c)에서 방출된 광이 상기 요철 패턴(121p)에 의해 균일한 지향각으로 방출되도록 할 수 있다. 이에 따라, 보는 각도에 따라 색차가 발생하는 것을 방지할 수 있다.
요철 패턴(121p)은 규칙적일 수도 있고 불규칙적일 수도 있다. 요철 패턴(121P)은 예를 들어 3um의 피치, 2.8um의 직경, 및 1.8um의 높이를 가질 수 있다. 요철 패턴(121p)은 일반적으로 패터닝된 사파이어 기판에 적용되는 패턴일 수 있으나, 이에 한정되지 않는다.
투명 기판(121)은 또한 투명 기판(121) 하면에 반사방지 코팅을 더 포함할 수 있으며, 또는 글래어 방지층을 포함하거나 글래어 방지 처리될 수 있다. 투명 기판(121)은, 예를 들어, 50um ~ 300um의 두께를 가질 수 있다.
투명 기판(121)이 광 방출면에 배치되므로, 투명 기판(121)은 회로를 포함하지 않는다. 그러나 본 개시가 이에 한정되는 것은 아니며, 회로를 포함할 수도 있다.
한편, 하나의 투명 기판(121)에 하나의 유닛 픽셀(100)이 형성된 것을 도시하지만, 하나의 투명 기판(121)에 복수의 유닛 픽셀들(100)이 형성될 수도 있다.
표면층(122)은 투명 기판(121)의 요철 패턴(121p)을 덮는다. 표면층(122)은 요철 패턴(121p)의 형상을 따라 형성될 수 있다. 표면층(122)은 그 위에 형성되는 광 차단층(123) 및 반사기(120r)의 접착력을 향상시킬 수 있다. 예를 들어, 표면층(122)은 실리콘 산화막으로 형성될 수 있다. 표면층(122)은 투명 기판(121)의 종류에 따라 생략될 수도 있다.
광 차단층(123)은 투명 기판(121)의 상면 상에 형성된다. 광 차단층(123)은 표면층(122)에 접할 수 있다. 광 차단층(123)은 카본 블랙과 같이 광을 흡수하는 흡수 물질을 포함할 수 있다. 광 흡수 물질은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)과 발광소자들(10a, 10b, 10c) 사이의 영역에서 측면측으로 누설되는 것을 방지하며, 발광소자들(10a, 10b, 10c)의 광들의 혼색을 방지하여 디스플레이 장치의 콘트라스트를 향상시킨다.
광 차단층(123)은 발광 소자들(10a, 10b, 10c)에서 생성된 광이 투명 기판(121)으로 입사되도록 광 진행 경로를 위한 창(123a, 123b, 123c)을 가질 수 있으며, 이를 위해 투명 기판(121) 상에서 투명 기판(121)을 노출하도록 패터닝될 수 있다. 창(123a, 123b, 123c)의 폭은 발광 소자의 폭보다 좁을 수 있으나, 이에 한정되는 것은 아니며, 발광 소자의 폭보다 크거나 같을 수도 있다.
광 차단층(123)의 창(123a, 123b, 123c)은 또한 발광 소자들(10a, 10b, 10c)의 정렬 위치를 정의한다. 따라서, 발광 소자들(10a, 10b, 10c)의 정렬 위치를 정의하기 위한 별도의 정렬 마커들을 생략할 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광 소자들(10a, 10b, 10c)을 정렬하기 위한 위치를 제공하기 위해 정렬 마커들이 투명 기판(121) 상에 또는 광 차단층(123)이나 접착층(125) 상에 제공될 수도 있다.
반사기(120r)는 투명 기판(121)의 상면 상의 일부 영역에 형성될 수 있다. 반사기(120r)는 광 차단층(123)과 투명 기판(121) 사이에 배치될 수 있다. 반사기(120r)는 투명 기판(121)의 상면과 하면 사이에서 광 차단층(123)으로 입사되는 광을 반사한다. 도시한 바와 같이, 반사기(120r)는 발광 소자(10b)의 주위, 창(123b)의 주위에 배치될 수 있다. 반사기(120r)는 예를 들어 발광 소자(10b)에서 방출된 광에 대해 80% 이상의 반사율을 갖는 반사 금속층으로 형성될 수 있다. 반사 금속층은 예를 들어, Au, Ag, Al, Pt, Ni 등을 포함할 수 있다.
본 실시예에서 발광 소자(10b)와 반사기(120r)은 중첩하지 않도록 배치될 수 있다. 그러나 본 개시가 이에 한정되는 것은 아니며, 발광 소자(10b)와 반사기(120r)가 부분적으로 중첩할 수도 있다.
반사기(120r)의 바깥 측면은 도 3A에 점선으로 나타낸 바와 같이 원형일 수 있으나, 본 발명은 이에 한정되지 않는다. 반사기(120r)는 다양한 형상을 가질 수 있으며, 이에 대해서는 도 6A 내지 도 6F를 참조하여 뒤에서 자세하게 설명된다.
접착층(125)은 투명 기판(121) 상에 부착된다. 접착층(125)은 광 차단층(123)을 덮을 수 있다. 접착층(125)은 투명 기판(121)의 전면 상에 부착될 수 있으나, 이에 한정되는 것은 아니며, 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 부착될 수도 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)을 투명 기판(121)에 부착하기 위해 사용된다. 접착층(125)은 광 차단층(123)에 형성된 창(123a, 123b, 123c)을 채울 수 있다.
접착층(125)은 광 투과성 층으로 형성될 수 있으며, 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시킨다. 접착층(125)은 유기 접착제를 이용하여 형성될 수 있다. 예를 들어, 접착층(125)은 투명 에폭시를 이용하여 형성될 수 있다. 또한, 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질(diffuser)을 포함할 수 있다. 광 확산 물질은 발광 소자들(10a, 10b, 10c)이 광 방출면으로부터 관찰되는 것을 방지한다.
한편, 제1 내지 제3 발광 소자들(10a, 10b, 10c)이 투명 기판(121) 상에 배치된다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 접착층(125)에 의해 투명 기판(121)에 부착될 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c)은 광 차단층(123)의 창들(123a, 123b, 123c)에 대응하여 배치될 수 있다. 광 차단층(123)이 생략된 경우, 정렬 마커들이 발광 소자들(10a, 10b, 10c)의 정렬 위치를 제공하기 위해 추가될 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 예컨대, 적색 발광 소자, 녹색 발광 소자, 청색 발광 소자일 수 있다. 제1 내지 제3 발광 소자들(10a, 10b, 10c) 각각의 구체적인 구성은 앞서 도 2A 및 도 2B를 참조하여 설명한 바와 같으므로, 상세한 설명을 생략한다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 도 3A에 도시한 바와 같이, 일렬로 배열될 수 있다. 특히, 투명 기판(121)이 사파이어 기판인 경우, 사파이어 기판은 절단 방향에 따라 결정면에 의해 깨끗한 절단면들(예컨대, m면)과 그렇지 않은 절단면들(예컨대, a면)을 포함할 수 있다. 예를 들어, 4각형 형상으로 절단될 경우, 양측 두 개의 절단면들(예컨대, m면)은 결정면을 따라 깨끗하게 절단될 수 있으며, 이들 절단면들에 수직하게 배치된 다른 두 개의 절단면들(예컨대, a면)은 그렇지 않을 수 있다. 이 경우, 사파이어 기판(121)의 깨끗한 절단면들이 발광 소자들(10a, 10b, 10c)의 정렬 방향에 나란할 수 있다. 예를 들어, 도 3A에서는 깨끗한 절단면들(예컨대, m면)이 상하에 배치되고, 다른 두 개의 절단면들(예컨대, a면)이 좌우에 배치될 수 있다.
제1 내지 제3 발광 소자들(10a, 10b, 10c)은 앞서 도 2A 및 도 2B를 참조하여 설명한 것일 수 있으나, 이에 한정되는 것은 아니며, 수평형 또는 플립칩 구조의 다양한 발광 소자들이 사용될 수 있다.
단차 조절층(127)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)을 덮는다. 단차 조절층(127)은 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(61, 63)을 노출시키는 개구부들(127a)을 갖는다. 단차 조절층(127)은 접속층들(129a, 129b, 129c, 129d)이 형성되는 면의 높이를 일정하게 조절하여 접속층들을 안전하게 형성할 수 있도록 돕는다. 단차 조절층(127)은 예컨대 감광성 폴리이미드로 형성될 수 있다.
단차 조절층(127)은 접착층(125)의 가장자리로 둘러싸인 영역 내에 배치될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 단차 조절층(127)은 접착층(125)의 가장자리를 부분적으로 노출시키도록 형성될 수도 있다.
제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 형성된다. 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127)의 개구부들(127a)을 통해 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(61, 63)에 접속할 수 있다.일 실시예에서, 도 3A 및 도 3B에 도시한 바와 같이, 제1 접속층(129a)은 제1 발광 소자(10a)의 제2 도전형 반도체층에 전기적으로 접속하고, 제2 접속층(129b)은 제2 발광 소자(10b)의 제2 도전형 반도체층에 전기적으로 접속하고, 제3 접속층(129c)은 제3 발광 소자(10c)의 제2 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제1 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있으며, 단일층 혹은 다중층을 가질 수 있다. 예컨대, Cr, Ti, Ni, Cu, Al, Pt, Au 중 적어도 하나를 포함할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 예를 들어, 단차 조절층(127)에 접착 특성이 양호한 접착 금속층, 금속 물질의 확산을 방지하기 위한 장벽 금속층, 및 본딩 금속층을 포함할 수 있다. 나아가, 접착 금속층과 장벽금속층 사이에 반사 금속층이 추가로 배치될 수 있다. 예를 들어, 접착 금속층은 Cr을 포함할 수 있으며, 반사 금속층은 Al 또는 Ag를 포함할 수 있고, 장벽금속층은 Ni을 포함할 수 있으며, 본딩금속층은 Au를 포함할 수 있다.
다른 실시예에서, 제1 접속층(129a)은 제1 발광 소자(10a)의 제1 도전형 반도체층에 전기적으로 접속하고, 제2 접속층(129b)은 제2 발광 소자(10b)의 제1 도전형 반도체층에 전기적으로 접속하고, 제3 접속층(129c)은 제3 발광 소자(10c)의 제1 도전형 반도체층에 전기적으로 접속할 수 있으며, 제4 접속층(129d)은 제1 내지 제3 발광 소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 전기적으로 공통 접속할 수 있다. 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127) 상에 함께 형성될 수 있다.
절연 물질층(131)은 단차 조절층(127)보다 얇은 두께로 형성될 수 있다. 절연 물질층(131)과 단차 조절층(127)의 두께의 합은 1um 이상 50um 이하일 수 있으나, 이에 한정되는 것은 아니다.
절연 물질층(131)은 단차 조절층(127)의 측면 및 접속층들(129a, 129b, 129c, 129d)을 덮는다. 또한, 절연 물질층(131)은 접착층(125)의 일부를 덮을 수 있다. 절연 물질층(131)은 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a, 131b, 131c, 131d)을 가지며, 이에 따라 유닛 픽셀(100)의 패드 영역들이 정의될 수 있다.
일 실시예에 있어서, 절연 물질층(131)은 반투명 물질일 수 있으며, 유기 또는 무기 물질로 형성될 수 있다. 절연 물질층(131)은 예를 들어, 폴리이미드로 형성될 수 있다. 단차 조절층(127)과 함께 절연 물질층(131)이 폴리이미드로 형성된 경우, 접속층들(129a, 129b, 129c, 129d)은, 패드 영역들을 제외하고, 하부면, 측면, 및 상부면이 모두 폴리이미드로 둘러싸일 수 있다.
한편, 유닛 픽셀(100)은 솔더 등의 본딩재를 이용하여 회로 기판에 실장될 수 있으며, 본딩재는 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)에 노출된 접속층들(129a, 129b, 129c, 129d)과 회로 기판 상의 패드들을 본딩할 수 있다.
본 실시예에 따르면, 유닛 픽셀(100)은 별도의 범프들을 포함하지 않으며, 접속층들(129a, 129b, 129c, 129d)이 본딩 패드로 사용된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)을 덮는 본딩 패드들이 더 형성될 수도 있다. 일 실시에에 있어서, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)의 상부 영역을 벗어나 발광 소자들(10a, 10b, 10c)을 부분적으로 덮도록 형성될 수 있다.
본 실시예에 있어서, 발광 소자들(10a, 10b, 10c)이 접착층(125)에 의해 투명 기판(121)에 부착된 것으로 설명하지만, 접착층(125) 대신 다른 결합기(coupler)를 이용하여 발광 소자들(10a, 10b, 10c)이 투명 기판(121)에 결합될 수도 있다. 예를 들어, 발광 소자들(10a, 10b, 10c)을 스페이서들을 이용하여 투명 기판(121)에 결합시킬 수 있으며, 따라서, 발광 소자들(10a, 10b, 10c)과 투명 기판(121) 사이의 영역에 기체 또는 액체가 채워질 수 있다. 이들 기체 또는 액체에 의해 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시키는 광학층이 형성될 수 있다. 앞서 설명한 접착층(125)도 광학층의 일 예이다. 여기서, 광학층은 발광 소자들(10a, 10b, 10c)과는 다른 재료, 예컨대, 기체, 액체, 또는 고체로 형성되며, 따라서, 발광 소자들(10a, 10b, 10c) 내의 반도체층들의 재료와 구별된다.
본 실시예에 따르면, 반사기(120r)는 광 차단층(123)과 투명 기판(121) 사이에 배치되며, 투명 기판(121) 내에서 투명 기판(121)의 상면으로 입사되는 광을 반사시켜 유닛 픽셀(100)의 휘도를 증가시킬 수 있다. 또한, 반사기(120r)를 채택함으로써 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 지향각을 증가시킬 수 있다. 발광 소자들(10a, 10b, 10c)에서 방출된 광의 휘도 및 지향각을 조절하기 위해 반사기(120r)를 다양한 형태로 변형할 수 있다.
본 실시예에서, 반사기(120r)가 광 차단층(123)과 투명 기판(121) 사이에 배치된 것으로 설명하지만, 본 개시가 이에 한정되는 것은 아니다. 예를 들어, 도 3D에 도시한 바와 같이, 반사기(120r)는 광 차단층(123)과 접착층(125) 사이에 배치될 수도 있다. 즉, 반사기(120r)는 광 차단층(123) 상에 배치될 수 있다. 반사기(120r)의 하면은 광 차단층(123)과 완전히 중첩할 수 있다. 예를 들어, 반사기(120r)의 하면은 광 차단층(123)으로 가려지는 영역 내에 위치할 수 있으며, 따라서, 기판(121)으로부터 반사기(120r)가 관찰되는 것을 방지할 수 있다. 반사기(120r)의 내측면 및 외측면은 광 차단층(123)의 창들(123a, 123b, 123c)의 측벽들과 나란할 수도 있다. 또 다른 실시예에서, 반사기(120r)의 일부는 광 차단층(123)의 창들(123a, 123b, 123c) 내에 배치될 수도 있다.
반사기(120r)는 발광 소자들(10a, 10b, 10c)과 중첩하지 않도록 배치될 수 있으나, 본 개시가 반드시 이에 한정되는 것은 아니다. 예를 들어, 발광 소자들(10a, 10b, 10c) 중 적어도 하나는 반사기(120r)와 부분적으로 중첩할 수도 있다.
반사기(120r)가 광 차단층(123)과 접착층(125) 사이에 배치된 경우 발광 소자들(10a, 10b, 10c)에서 방출된 광이 광 차단층(123)에 의해 손실되는 것을 감소시킬 수 있다. 나아가, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)이 반사 금속층을 포함할 경우, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)과 반사기(120r)가 발광 소자들(10a, 10b, 10c)의 상하 양측에 배치되어 발광 소자들(10a, 10b, 10c)에서 생성된 광의 광 효율을 증가시킬 수 있다.
도 4A는 본 개시의 일 실시예에 따른 픽셀 모듈(1000)을 설명하기 위한 개략적인 평면도이고, 도 4B는 도 4A의 절취선 D-D'를 따라 취해진 개략적인 단면도이고, 도 4C는 픽셀 모듈(1000)의 배면도이고, 도 4D는 픽셀 모듈(1000)의 회로도이다.
도 4A 및 도 4B를 참조하면, 픽셀 모듈(1000)은 회로 기판(1001) 및 회로 기판(1001) 상에 배열된 유닛 픽셀들(100)을 포함한다. 나아가, 픽셀 모듈(1000)은 유닛 픽셀들(100)을 덮는 커버층(1010)을 더 포함할 수 있다.
회로 기판(1001)은 패널 기판(2100)과 발광 소자들(10a, 10b, 10c)을 전기적으로 연결하기 위한 회로를 가질 수 있다. 회로 기판(1001) 내의 회로는 다층 구조로 형성될 수 있다. 회로 기판(1001)은 또한 발광 소자들(10a, 10b, 10c)을 수동 매트릭스 구동 방식으로 구동하기 위한 수동 회로 또는 능동 매트릭스 구동 방식으로 구동하기 위한 능동 회로를 포함할 수도 있다. 회로 기판(1001)은 표면에 노출된 패드들(1003)을 포함할 수 있다.
유닛 픽셀들(100)의 구체적인 구성은 도 3A 및 도 3B를 참조하여 설명한 바와 같으므로, 중복을 피하기 위해 상세한 설명은 생략한다. 유닛 픽셀들(100)은 회로 기판(1001) 상에 정렬될 수 있다. 유닛 픽셀들(100)은 도 4A에 도시한 바와 같이 2×2 행렬로 배열될 수 있으나, 이에 한정되는 것은 아니며, 2×3, 3×3, 4×4, 5×5 등 다양한 행렬로 배열될 수 있다.
유닛 픽셀들(100)은 본딩재(1005)에 의해 회로 기판(1001)에 본딩된다. 예를 들어, 본딩재(1005)는 도 3A 및 도 3B를 참조하여 설명한 절연 물질층(131)의 개구부들(131a, 131b, 131c, 131d)을 통해 노출된 접속층들(129a, 129b, 129c, 129d)을 회로 기판(1001) 상의 패드들(1003)에 본딩한다. 본딩재(1005)는 예를 들어 솔더일 수 있으며, 솔더 페이스트를 패드들(1003) 상에 스크린 프린팅 등의 기술을 이용하여 배치한 후 리플로우 공정을 통해 유닛 픽셀(100)과 회로 기판(1001)을 본딩할 수 있다.
본 실시예에 따르면, 접속층들(129a, 129b, 129c, 129d)과 패드들(1003) 사이에 단일 구조의 본딩재(1005)가 배치되며, 본딩재(1005)가 접속층들(129a, 129b, 129c, 129d)과 패드들(1003)을 직접 연결할 수 있다.
커버층(1010)은 복수의 유닛 픽셀들(100)을 덮는다. 커버층(1010)은 유닛 픽셀들(100) 사이의 광 간섭을 방지하여 디스플레이 장치의 콘트라스트를 향상시킬 수 있다.
커버층(1010)은 예컨대 DFSR(dry-Film type solder resist), PSR(photoimageable solder resist), BM(black material) 또는 에폭시 몰딩 컴파운드(EMC) 등으로 형성될 수 있다. 커버층(1010)은 예를 들어, 라미네이션, 스핀 코팅, 슬릿 코팅, 프린팅 등의 기술을 이용하여 형성될 수 있다.
도 4A 및 도 4B에 도시된 픽셀 모듈들(1000)을 도 1의 패널 기판(2100) 상에 실장함으로써 디스플레이 장치(10000)가 제공될 수 있다. 회로 기판(1001)은 패드들(1003)에 연결된 바닥 패드들을 가진다. 바닥 패드들은 패드들(1003)에 일대일 대응하도록 배치될 수 있으나, 공통 접속을 통해 바닥 패드들의 개수를 감소시킬 수 있다. 이에 대해, 2×2 행렬로 배열된 유닛 픽셀들(100)을 갖는 픽셀 모듈(1000)을 예를 들어 도 4C 및 도 4D를 참조하여 설명한다.
도 4C는 픽셀 모듈(1000)의 배면도를 나타내며, 회로 기판(1001)의 바닥 패드들(C1, C2, R1, R2, G1, G2, B1 및 B2)이 도시되어 있다. 픽셀 모듈(1000)이 2×2 행렬로 배열되므로, 전체 4개의 픽셀 모듈이 회로 기판(1001) 상에 배열된다. 또한, 각 픽셀 모듈(1000) 상에 3개의 발광 소자들(10a, 10b, 10c)이 배치되고, 4개의 패드 영역들이 배치된다. 따라서, 회로 기판(1001) 상에는 4개의 유닛 픽셀들(100)의 패드 영역들인 16개에 해당하는 패드들(1003)이 제공될 것이다. 이에 반해, 바닥 패드들은 단지 8개만이 배치될 수 있으며, 이들 8개의 바닥 패드들이 패널 기판(2100)에 연결되어 각각의 발광 소자들(10a, 10b, 10c)을 개별 구동할 수 있다.
도 4D는 일 실시예에 있어서, 각 발광 소자들(10a, 10b, 10c)이 바닥 패드들(C1, C2, R1, R2, G1, G2, B1 및 B2)에 연결된 개략적인 회로도를 나타낸다.
도 4D를 참조하면, 바닥 패드(C1)는 왼쪽 열에 배치된 발광 소자들(10a, 10b, 10c)의 캐소드들에 공통으로 접속하며, 바닥 패드(C2)는 오른쪽 열에 배치된 발광 소자들(10a, 10b, 10c)의 캐소드들에 공통으로 접속한다.
한편, 위쪽 행에 배치된 유닛 픽셀들(100)에 있어서, 제1 발광 소자들(10a)의 애노드들에 바닥 패드(R1)가 접속되고, 제2 발광 소자들(10b)의 애노드들에 바닥 패드(G1)가 접속되고, 제3 발광 소자들(10c)의 애노드들에 바닥 패드(B1)가 접속될 수 있다.
또한, 아래쪽 행에 배치된 유닛 픽셀들(100)에 있어서, 제1 발광 소자들(10a)의 애노드들에 바닥 패드(R2)가 접속되고, 제2 발광 소자들(10b)의 애노드들에 바닥 패드(G2)가 접속되고, 제3 발광 소자들(10c)의 애노드들에 바닥 패드(B2)이 접속될 수 있다.
여기서 바닥 패드들(R1, G1, B1, R2, G2, B2)은 각각 적색, 녹색 및 청색 발광 소자들에 연결되는 패드들을 나타내기 위한 것이다. 다만, 적색, 녹색 및 청색 발광 소자들의 배열이 변경될 수도 있으며, 이에 따라, 바닥 패드들(R1, G1, B1, R2, G2, B2)이 연결되는 위치도 변경될 수 있다. 예를 들어, 도 4D의 회로도는 제1 발광 소자들(10a)이 적색 발광 소자이고, 제2 발광 소자들(10b)이 녹색 발광 소자이고, 제3 발광 소자들(10c)이 청색 발광 소자인 것을 예상하여 바닥 패드들을 나타내고 있다. 이와 달리, 제1 발광 소자들(10a)이 청색 발광 소자일 수도 있고, 제3 발광 소자들(10c)이 적색 발광 소자일 수도 있으며, 이 경우, 바닥 패드(R1, R2)와 바닥 패드(B1, B2)의 위치가 서로 바뀔 수 있다.
본 실시예에 따르면, 바닥 패드들(C1, C2)이 각 열 내의 발광 소자들의 캐소드들에 공통으로 접속되고, 바닥 패드들(R1, G1, B1, R2, B2, G2) 각각이 두 개의 발광 소자들의 애노드들에 공통으로 접속됨으로써, 바닥 패드들의 전체 개수를 줄이면서도 각각의 발광 소자들(10a, 10b, 10c)을 독립적으로 구동할 수 있다.
한편 본 실시예에서는 바닥 패드들(C1, C2)이 발광 소자들의 캐소드들에 연결되고, 바닥 패드들(R1, G1, B1, R2, B2, G2)이 발광 소자드의 애노드들에 연결된 것으로 도시 및 설명하지만, 도 4E에 도시한 바와 같이, 바닥 패드들(C1, C2)이 발광 소자들의 애노드들에 연결되고, 바닥 패드들(R1, G1, B1, R2, B2, G2)이 발광 소자드의 캐노드들에 연결될 수도 있다.
여기서는 유닛 픽셀들(100)이 2×2 행렬로 배열된 경우의 픽셀 모듈(1000)에 대해 설명하지만, 유닛 픽셀들(100)이 3×3이나, 5×5 등의 다른 행렬로 배열된 경우에도 공통 접속 회로를 이용하여 바닥 패드들의 개수를 줄일 수 있다.
픽셀 모듈(1000) 내의 발광 소자들(10a, 10b, 10c)은 패널 기판(2100) 상에 배치된 구동 IC에 의해 개별적으로 구동될 수 있으며, 복수의 픽셀 모듈들(1000)에 의해 이미지가 구현될 수 있다.
본 실시예에 있어서, 유닛 픽셀들(100)이 픽셀 모듈(1000)로 형성되고, 픽셀 모듈들(1000)을 패널 기판(2100) 상에 실장됨으로써 디스플레이 장치가 제공될 수 있으며, 이에 따라, 디스플레이 장치의 공정 수율을 향상시킬 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 유닛 픽셀들(100)을 직접 패널 기판(2100) 상에 실장할 수도 있다.
도 5A 내지 도 5F는 일 실시에에 따른 유닛 픽셀(100)을 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.
우선, 도 5A를 참조하면, 투명 기판(121)의 상면에 요철 패턴(121p)이 형성된다. 투명 기판(121)은 PET, 유리 기판, 쿼츠, 사파이어 기판 등 광 투과성 기판이다. 일 실시예에 있어서, 요철 패턴(121p)은 건식 또는 습식 식각 기술을 이용하여 투명 기판(121)의 표면을 식각함으로써 형성될 수 있다.
표면층(122)이 투명 기판(121) 상에 형성될 수 있다. 표면층(122)은 요철 패턴(121p)을 따라 형성될 수 있다. 표면층(122)은 예를 들어 실리콘 산화막으로 형성될 수 있다. 표면층(122)은 투명 기판(121)의 표면을 개질하기 위해 형성되는 것으로, 생략될 수도 있다.
도 3A 및 도 5B를 참조하면, 투명 기판(121) 상에 반사기(120r)가 형성된다. 반사기(120r)는 표면층(122) 상에 형성될 수 있다. 반사기(120r)는 도 3A에 도시한 바와 같이 바깥쪽 측면이 원형 형상을 가질 수 있으며, 내측면은 발광 소자(10b)에서 생성된 광을 투과시키기 위한 공동을 가질 수 있다. 반사기(120r)는 반사 금속층을 이용하여 리프트 오프 기술 등으로 형성될 수 있다.
도 3A 및 도 5C를 참조하면, 반사기(120r)를 덮는 광 차단층(123)이 형성된다. 광 차단층(123)은 광을 흡수하는 물질층, 예를 들어 카본 블랙과 같이 광을 흡수하는 흡수 물질을 포함하는 블랙 매트릭스로 형성될 수 있다. 광 차단층(123)은 또한, 감광성 물질층으로 형성되어 노광 및 현상에 의해 패터닝될 수 있다. 광 차단층(123)을 패터닝함으로써 창들(123a, 123b, 123c)이 형성될 수 있다. 발광 소자들(10a, 10b, 10c)에 대응하여 복수의 창들(123a, 123b, 123c)이 형성될 수 있으며, 이들 창들(123a, 123b, 123c)은 서로 이격될 수 있다.
도 3A 및 도 5D를 참조하면, 광 차단층(123) 상에 접착층(125)이 형성될 수 있다. 접착층(125)은 광 차단층(123)을 덮을 수 있으며, 또한, 광 차단층(123)에 형성된 창들((123a, 123b, 123c)을 통해 노출된 표면층(122) 또는 투명 기판(121)을 덮을 수 있다.
접착층(125)은 투명 기판(121)의 전면 상에 형성될 수 있으나, 이에 한정되는 것은 아니며, 투명 기판(121)의 가장자리 근처 영역을 노출하도록 일부 영역에 형성될 수도 있다. 접착층(125)은 발광 소자들(10a, 10b, 10c)을 투명 기판(121)에 부착하기 위해 사용된다. 접착층(125)은 광 투과성 층으로 형성될 수 있으며, 발광 소자들(10a, 10b, 10c)에서 방출된 광을 투과시킨다. 접착층(125)은 접착 시트 또는 유기 접착제를 이용하여 형성될 수 있다. 예를 들어, 접착층(125)은 투명 에폭시를 이용하여 형성될 수 있다. 일 실시예에 있어서, 접착층(125)은 광을 확산시키기 위해, SiO2, TiO2, ZnO 등의 확산 물질(diffuser)을 포함할 수 있다. 광 확산 물질은 발광 소자들(10a, 10b, 10c)이 광 방출면으로부터 관찰되는 것을 방지한다.
이어서, 접착층(125) 상에 발광 소자들(10a, 10b, 10c)이 배치된다. 발광 소자들(10a, 10b, 10c)은 전사 공정을 이용하여 함께 접착층(125)으로 전사될 수 있다. 발광 소자들(10a, 10b, 10c)은 각각 창들(123a, 123b, 123c)에 대응하여 배치될 수 있다. 발광 소자들(10a, 10b, 10c)은 창들(123a, 123b, 123c)보다 작은 크기를 갖고 창들(123a, 123b, 123c)의 상부 영역 내에 위치할 수 있다. 다른 실시예에 있어서, 발광 소자들(10a, 10b, 10c)은 창들(123a, 123b, 123c)보다 큰 면적을 가질 수도 있다.
도 3A 및 도 5E를 참조하면, 단차 조절층(127)이 발광 소자들(10a, 10b, 10c)을 덮도록 형성된다. 단차 조절층(127)은 예를 들어 감광성 폴리이미드로 형성될 수 있으며, 노광 및 현상 기술을 이용하여 패터닝될 수 있다.
예를 들어, 단차 조절층(127)은 발광 소자들(10a, 10b, 10c)을 노출시키는 개구부들(127a)을 가질 수 있다. 예를 들어, 단차 조절층(127)의 개구부들(127a)은 발광 소자들(10a, 10b, 10c)의 제1 및 제2 전극 패드들(도 2B의 61, 63)을 노출시킬 수 있다. 나아가, 단차 조절층(127)은 투명 기판(121)의 가장자리를 따라 제거되어 접착층(125)을 노출시킬 수 있다.
도 3A 및 도 5F를 참조하면, 단차 조절층(127) 상에 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)이 형성된다. 예를 들어, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 리프트 오프 기술을 이용하여 형성될 수 있다.
제1 내지 제4 접속층들(129a, 129b, 129c, 129d)은 단차 조절층(127)의 개구부들(127a)을 통해 발광 소자들(10a, 10b, 10c)에 전기적으로 연결될 수 있다. 예를 들어, 제1 내지 제3 접속층들(129a, 129b, 129c)은 각각 발광 소자들(10a, 10b, 10c)의 제1 도전형 반도체층들에 전기적으로 연결될 수 있으며, 제4 접속층(129d)은 발광소자들(10a, 10b, 10c)의 제2 도전형 반도체층들에 공통으로 전기적으로 연결될 수 있다.
이어서, 절연 물질층(131)이 형성될 수 있다. 절연 물질층(131)은 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)을 덮는다. 절연 물질층(131)은 도 3A에 도시한 바와 같이, 제1 내지 제4 접속층들(129a, 129b, 129c, 129d)을 노출시키는 개구부들(131a, 131b, 131c, 131d)을 가질 수 있으며, 이들 개구부들(131a, 131b, 131c, 131d)에 의해 패드 영역들이 정의될 수 있다.
본 발명의 실시예들에 따르면, 광 차단층(123)과 투명 기판(121) 사이에 반사기(120r)를 배치함으로써 발광 소자들(10a, 10b, 10c)에서 생성되어 유닛 픽셀(100)로부터 방출되는 광의 휘도를 증가시킬 수 있으며, 또한, 지향각을 조절할 수 있다. 반사기(120r)는 원형 형상으로 배치될 수 있지만, 이에 한정되지 않으며, 발광 소자들(10a, 10b, 10c)에서 방출되는 광의 휘도 및 지향각을 조절하기 위해 다양한 형상으로 변형될 수 있다. 이하에서 반사기의 다양한 변형예들을 설명한다.
도 6A 내지 도 6F는 일 실시예에 따른 유닛 픽셀의 다양한 변형예들을 설명하기 위한 개략적인 평면도들이다.
도 6A를 참조하면, 반사기(321r)는 특정 발광 소자, 예를 들어, 발광 소자(10b)의 주위에 배치될 수 있다. 발광 소자(10a) 또는 발광 소자(10c)의 주위에 제한적으로 배치될 수도 있다. 반사기(321r)는 특정 발광 소자의 휘도를 증가시키도록 배치될 수 있다. 반사기(321r)는 외측면이 사각형 형상을 갖도록 배치될 수 있다.
도 6B를 참조하면, 반사기(322r)는 발광 소자들(10a, 10b, 10c)의 주위에 모두 배치될 수 있다. 발광소자들(10a, 10b, 10c) 사이의 영역은 모두 반사기(322r)로 덮일 수 있다. 반사기(322r)는 전체적으로 수평 방향으로 기다란 직사각형 형상을 가질 수 있다. 이에 따라, 발광 소자들(10a, 10b, 10c)의 휘도를 증가시킬 수 있으며, 지향각을 개선할 수 있다.
도 6C를 참조하면, 반사기(323r)는 발광 소자들(10a, 10b, 10c) 전체의 주위에 배치될 수 있다. 나아가, 중앙 영역에 수직 방향으로 더 넓은 영역을 포함할 수 있다. 이에 따라, 발광 소자들(10a, 10b, 10c)의 휘도를 전체적으로 증가시킬 수 있으며, 수직 방향의 지향각을 더욱 개선할 수 있다.
도 6D를 참조하면, 반사기(324r)는 외측면이 타원 형상을 갖도록 배치될 수 있다. 특히, 반사기(324r)는 수직 방향으로 긴 형상을 가질 수 있으며, 이에 따라, 발광 소자(10b)의 휘도를 증가시킴과 아울러 수평 방향에 비해 수직 방향의 지향각을 더욱 개선할 수 있다.
여기서, 반사기(324r)가 발광 소자(10b) 주위에 배치된 것으로 도시하지만, 반사기(324r)는 발광 소자(10a) 또는 발광 소자(10c) 주위에 배치될 수도 있다.
도 6E를 참조하면, 반사기(325r)는 발광 소자들(10a, 10b, 10c)의 주위에 모두 타원 형상으로 배치될 수 있다. 따라서, 각 발광 소자의 휘도를 개선함과 아울러 수직 방향 지향각을 개선할 수 있다.
도 6F를 참조하면, 반사기(326r)는 발광 소자들(10a, 10b, 10c) 주위에 배치될 수 있다. 다만, 반사기(326r)는 발광 소자(10b)에 비해 발광 소자들(10a, 10c) 주위에서 수직 방향으로 더 넓게 배치될 수 있다. 이에 따라, 발광 소자(10b)에서 방출되는 광에 대해 발광 소자들(10a, 10c)에서 방출되는 광의 휘도 및 수직 방향 지향각을 더 증가시킬 수 있다.
이상에서, 본 개시의 다양한 실시예들에 대해 설명하였으나, 본 개시는 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 개시의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 상면 및 하면을 갖는 투명 기판;
    상기 투명 기판의 상면 상부에 정렬된 복수의 발광 소자들; 및
    상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치된 반사기를 포함하고,
    상기 복수의 발광 소자들에서 방출된 광은 상기 투명 기판의 상면 및 하면을 통해 외부로 방출되도록 구성되며,
    상기 반사기는 상기 투명 기판 내부로부터 상기 투명 기판의 상면으로 진행하는 광을 반사하도록 구성된 유닛 픽셀.
  2. 청구항 1에 있어서,
    상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 반사기를 덮는 광 차단층을 더 포함하되,
    상기 광 차단층은 상기 복수의 발광 소자들에서 생성된 광이 통과하는 창들을 갖고,
    상기 복수의 발광 소자들은 상기 복수의 창들에 대응하여 배치된 유닛 픽셀.
  3. 청구항 2에 있어서,
    상기 광 차단층과 상기 복수의 발광 소자들 사이에 배치된 접착층을 더 포함하되,
    상기 복수의 발광 소자들은 상기 접착층에 부착된 유닛 픽셀.
  4. 청구항 3에 있어서,
    상기 투명 기판의 표면을 덮는 표면층을 더 포함하고,
    상기 반사기 및 상기 광 차단층은 상기 표면층 상에 위치하는 유닛 픽셀.
  5. 청구항 3에 있어서,
    상기 복수의 발광 소자들을 덮는 단차 조절층; 및
    상기 단차 조절층 상에 배치된 접속층들을 더 포함하되,
    상기 단차 조절층은 상기 복수의 발광 소자들을 노출시키는 개구부들을 갖고,
    상기 접속층들은 상기 단차 조절층의 개구부들을 통해 상기 복수의 발광 소자들에 전기적으로 접속된 유닛 픽셀.
  6. 청구항 5에 있어서,
    상기 접속층들을 덮는 절연 물질층을 더 포함하되,
    상기 절연 물질층은 상기 접속층들을 노출시키는 개구부들을 갖는 유닛 픽셀.
  7. 청구항 6에 있어서,
    상기 절연 물질층은 상기 접속층들의 측면과 함께 상기 단차 조절층의 측면을 덮는 유닛 픽셀.
  8. 청구항 7에 있어서,
    상기 절연 물질층은 상기 단차 조절층의 두께보다 작은 두께를 갖는 유닛 픽셀.
  9. 청구항 8에 있어서,
    상기 단차 조절층 및 상기 절연 물질층은 폴리 이미드로 형성된 유닛 픽셀.
  10. 청구항 5에 있어서,
    상기 복수의 발광 소자들은 각각,
    제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광구조체; 및
    상기 발광구조체 상에 배치된 제1 전극 패드 및 제2 전극패드를 포함하고,
    상기 단차 조절층의 개구부들은 상기 제1 및 제2 전극 패드들을 노출시키는 유닛 픽셀.
  11. 청구항 10에 있어서,
    상기 복수의 발광 소자들은 각각 상기 발광 구조체와 상기 제1 및 제2 전극 패드들 사이에 배치된 절연층을 더 포함하되,
    상기 절연층은 분포 브래그 반사기를 포함하는 유닛 픽셀.
  12. 청구항 11에 있어서,
    상기 복수의 발광 소자들은 적색 발광 소자, 녹색 발광 소자, 및 청색 발광 소자를 포함하고,
    상기 청색 발광 소자의 절연층은 상기 적색 및 녹색 발광 소자의 절연층들의 반사율보다 낮은 반사율을 갖는 유닛 픽셀.
  13. 청구항 1에 있어서,
    상기 투명 기판은 상기 발광소자들을 대면하는 면에 요철 패턴을 갖는 유닛 픽셀.
  14. 청구항 1에 있어서,
    상기 복수의 발광 소자들은 서로 다른 색상의 광을 방출하는 적어도 3개의 발광 소자들을 포함하고,
    상기 적어도 3개의 발광 소자들은 일렬로 배열된 유닛 픽셀.
  15. 패드들을 갖는 회로 기판;
    상기 회로 기판 상에 배치된 복수의 유닛 픽셀들; 및
    상기 복수의 유닛 픽셀들을 상기 패드들에 본딩하는 본딩재들을 포함하되,
    상기 복수의 유닛 픽셀들 각각은
    상면 및 하면을 갖는 투명 기판;
    상기 투명 기판의 상면 상부에 정렬된 복수의 발광소자들; 및
    상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치된 반사기를 포함하고,
    상기 복수의 발광 소자들에서 방출된 광은 상기 투명 기판의 상면 및 하면을 통해 외부로 방출되도록 구성되며,
    상기 반사기는 상기 투명 기판 내부로부터 상기 투명 기판의 상면으로 진행하는 광을 반사하도록 구성된, 디스플레이 장치.
  16. 청구항 15에 있어서,
    상기 복수의 유닛 픽셀들 각각은, 상기 복수의 발광 소자들과 상기 투명 기판 사이에 배치되며, 상기 반사기를 덮는 광 차단층을 더 포함하되,
    상기 광 차단층은 상기 복수의 발광 소자들에서 생성된 광이 통과하는 복수의 창들을 갖고,
    상기 복수의 발광 소자들은 상기 복수의 창들에 대응하여 배치된, 디스플레이 장치.
  17. 청구항 16에 있어서,
    상기 복수의 유닛 픽셀들 각각은,
    상기 복수의 발광 소자들을 덮는 단차 조절층; 및
    상기 단차 조절층 상에 배치된 접속층들을 더 포함하되,
    상기 단차 조절층은 상기 복수의 발광 소자들을 노출시키는 개구부들을 갖고,
    상기 접속층들은 상기 단차 조절층의 개구부들을 통해 상기 복수의 발광 소자들에 전기적으로 접속된, 디스플레이 장치.
  18. 청구항 17에 있어서,
    상기 본딩재들은 상기 접속층들과 상기 패드들을 본딩하는, 디스플레이 장치.
  19. 청구항 15에 있어서,
    상기 반사기는 상기 복수의 발광 소자들 중 하나 이상의 주위에 배치된, 디스플레이 장치.
  20. 청구항 15에 있어서,
    상기 반사기는 상기 복수의 발광 소자들 사이의 모든 영역들을 덮도록 배치된, 디스플레이 장치.
PCT/KR2021/012382 2020-09-11 2021-09-10 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치 WO2022055314A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202180062184.2A CN116114075A (zh) 2020-09-11 2021-09-10 具有发光元件的单元像素及显示装置
EP21867179.0A EP4207321A1 (en) 2020-09-11 2021-09-10 Unit pixel having light-emitting elements, and display apparatus
JP2023516223A JP2023542100A (ja) 2020-09-11 2021-09-10 発光素子を有するユニットピクセル及びディスプレイ装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063077477P 2020-09-11 2020-09-11
US63/077,477 2020-09-11
US17/470,421 2021-09-09
US17/470,421 US20220085240A1 (en) 2020-09-11 2021-09-09 Unit pixel having light emitting device and displaying apparatus

Publications (1)

Publication Number Publication Date
WO2022055314A1 true WO2022055314A1 (ko) 2022-03-17

Family

ID=80336862

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/012382 WO2022055314A1 (ko) 2020-09-11 2021-09-10 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치

Country Status (5)

Country Link
US (1) US20220085240A1 (ko)
EP (1) EP4207321A1 (ko)
JP (1) JP2023542100A (ko)
CN (2) CN116114075A (ko)
WO (1) WO2022055314A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035211A (ko) * 2013-09-27 2015-04-06 서울바이오시스 주식회사 넓은 지향각 및 균일한 조도를 갖는 발광 소자 및 그 제조 방법
WO2019013469A1 (ko) * 2017-07-10 2019-01-17 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
KR20190026617A (ko) * 2017-09-04 2019-03-13 서울반도체 주식회사 표시 장치 및 그의 제조 방법
KR20190030482A (ko) * 2017-09-14 2019-03-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200019133A (ko) * 2017-07-10 2020-02-21 브이 테크놀로지 씨오. 엘티디 표시 장치의 제조 방법, 칩 부품의 전사 방법, 및 전사 부재

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
US10797027B2 (en) * 2017-12-05 2020-10-06 Seoul Semiconductor Co., Ltd. Displaying apparatus having light emitting device, method of manufacturing the same and method of transferring light emitting device
KR20200095210A (ko) * 2019-01-31 2020-08-10 엘지전자 주식회사 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
US20210399041A1 (en) * 2020-06-18 2021-12-23 Seoul Semiconductor Co., Ltd. Light emitting module having a plurality of unit pixels, method of fabricating the same, and displaying apparatus having the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035211A (ko) * 2013-09-27 2015-04-06 서울바이오시스 주식회사 넓은 지향각 및 균일한 조도를 갖는 발광 소자 및 그 제조 방법
WO2019013469A1 (ko) * 2017-07-10 2019-01-17 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
KR20200019133A (ko) * 2017-07-10 2020-02-21 브이 테크놀로지 씨오. 엘티디 표시 장치의 제조 방법, 칩 부품의 전사 방법, 및 전사 부재
KR20190026617A (ko) * 2017-09-04 2019-03-13 서울반도체 주식회사 표시 장치 및 그의 제조 방법
KR20190030482A (ko) * 2017-09-14 2019-03-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
CN215896431U (zh) 2022-02-22
CN116114075A (zh) 2023-05-12
US20220085240A1 (en) 2022-03-17
EP4207321A1 (en) 2023-07-05
JP2023542100A (ja) 2023-10-05

Similar Documents

Publication Publication Date Title
WO2021085935A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021086026A1 (ko) Led 디스플레이 장치
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2021256787A1 (ko) 복수의 유닛 픽셀을 갖는 발광 모듈, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
WO2021137535A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 유닛 픽셀
WO2020204512A1 (ko) 발광 소자를 갖는 유닛 픽셀, 픽셀 모듈 및 디스플레이 장치
WO2017138707A1 (ko) 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2020162687A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2021137654A1 (ko) 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021033949A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2021080311A1 (ko) Led 디스플레이 장치
US20240154067A1 (en) Unit pixel having light emitting device and displaying apparatus
WO2020185006A1 (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2018174425A1 (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
WO2021256839A1 (ko) 단일칩 복수 대역 발광 다이오드 및 그 응용품
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021251717A1 (ko) 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
WO2021235869A1 (ko) 유닛 픽셀 및 디스플레이 장치
WO2019022427A1 (ko) 자동차 헤드램프용 발광 다이오드
WO2022055314A1 (ko) 발광 소자를 갖는 유닛 픽셀 및 디스플레이 장치
WO2022080890A1 (ko) 발광 소자를 갖는 유닛 픽셀, 그것을 제조하는 방법, 및 그것을 갖는 디스플레이 장치
WO2021125606A1 (ko) Led 표시장치
WO2022065865A1 (ko) 고효율 발광 소자, 그것을 갖는 유닛 픽셀, 및 그것을 갖는 디스플레이 장치
WO2022075799A1 (ko) 발광 소자 정렬용 보조 패턴을 갖는 웨이퍼 및 그것을 이용한 유닛 픽셀 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21867179

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023516223

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021867179

Country of ref document: EP

Effective date: 20230329