JP2011040760A - 基板構造体及びその製造方法 - Google Patents

基板構造体及びその製造方法 Download PDF

Info

Publication number
JP2011040760A
JP2011040760A JP2010182292A JP2010182292A JP2011040760A JP 2011040760 A JP2011040760 A JP 2011040760A JP 2010182292 A JP2010182292 A JP 2010182292A JP 2010182292 A JP2010182292 A JP 2010182292A JP 2011040760 A JP2011040760 A JP 2011040760A
Authority
JP
Japan
Prior art keywords
substrate
buffer layer
layer
structure according
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010182292A
Other languages
English (en)
Other versions
JP5571503B2 (ja
Inventor
Jun-Youn Kim
峻淵 金
Hyun-Gi Hong
賢基 洪
Young-Jo Tak
泳助 卓
Jae-Won Lee
在垣 李
Hyung-Su Jeong
亨洙 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011040760A publication Critical patent/JP2011040760A/ja
Application granted granted Critical
Publication of JP5571503B2 publication Critical patent/JP5571503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】基板構造体及びその製造方法を提供する。
【解決手段】基板の突出領域上にバッファ層を形成し、その上部に半導体層を形成し、基板の突出領域を除外した領域とバッファ層とを分離させることを特徴とする基板構造体である。これにより、基板と接触していないバッファ層上の半導体層は、フリー・スタンディング特性を有することになり、転位及びクラックの発生を防止できる。
【選択図】図１

Description

本発明は、基板構造体に係り、特に、窒化物半導体薄膜、例えば、窒化物半導体薄膜の成長時に、転位密度を下げることができ、クラックの発生を抑制できる基板構造体及びその製造方法に関する。
現在、ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）は、ＧａＮを基にして形成したＬＥＤと、蛍光体を基にして形成した白色ＬＥＤとに分けられる。ＧａＮ基板のＬＥＤは、主に２インチのサファイア基板を中心に製作され、現在４インチ基板に転換中であるか、あるいはまだ初期段階であると言える。
ＬＥＤの生産量を増やし、生産コストを下げるためには、基板の大径化が必要である。サファイア基板の場合、価格が高く、また大径に半導体層を成長させるとき、低い熱伝導度によって、高温で基板が反ることがあり、均一度を維持し難いという短所がある。かような短所を克服するために、シリコン基板を活用し、ＧａＮ ＬＥＤをエピ薄膜成長させる方法が提案された。シリコン基板は、現在１２インチ以上の大面積ウェーハが提供され、伝導性を有しているために、シリコン基板上にＧａＮ ＬＥＤが成長した構造で高品質のＬＥＤ薄膜が成長されるならば、サファイア基板の限界を克服できるものと期待される。シリコン基板は、サファイア基板に比べて熱伝導度が高いために、高温で成長するＧａＮ薄膜成長温度でも、基板の反り程度が大きくなく、８インチ基板で、均一な薄膜特性が観察された。しかし、現在シリコン基板をＬＥＤ成長用基板として活用するためには、大きな格子及び熱膨張係数の不一致に由来する高い転位密度（ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｙ）およびクラックの発生問題を解決しなければならない。
本発明は、ＧａＮ薄膜の成長時に、貫通転位密度（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｙ）を下げることができ、クラックの発生を抑制できるＬＥＤまたは電力素子に使われる基板構造体を提供しようとするものである。
本発明はまた、窒化物半導体薄膜の成長時に、転位密度を下げることができ、クラックの発生を抑制できるＬＥＤまたは電力素子に使われる基板構造体の製造方法を提供しようとするものである。
本発明の課題を解決するために、基板と、前記基板上に所定のパターンで形成されたバッファ層と、を含み、前記バッファ層は、前記基板の表面がエッチングされて形成された基板突出部によって支持され、前記基板突出部と接触しない前記バッファ層の下部が、空気中に露出されたことを特徴とする基板構造体を提供する。
前記バッファ層は、多数層に形成され、前記バッファ層上に、垂直成長より側面成長をさらに速くして成長された窒化物半導体層がさらに備わったものでありうる。
前記バッファ層上に形成されたものであり、前記バッファ層のパターン形態に対応するように形成された窒化物半導体層を含むことができる。
前記バッファ層は、三角形または四角形を含む多角形の形態、楕円形の形態または一字形の板状のうちいずれか１つのアレイ構造によって形成されたものでありうる。
前記基板は、Ｓｉ、ＧａＮ、Ａｌ２Ｏ３（サファイア）、ＳｉＣ、ＬｉＧａＯ２、ＺｒＢ２、ＺｎＯまたは（Ｍｎ，Ｚｎ）ＦｅＯ４から形成されたものでありうる。
前記バッファ層は、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹの単層またはそれらの組み合わせからなる多層構造によって形成されたものであり、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）でありうる。
前記バッファ層の厚さは、５ｎｍないし５μｍであり、前記基板構造体を含むチップの幅Ｌは、１μｍ≦Ｌ≦１．５ｍｍの範囲を有し、前記基板及び前記バッファ層の分離された領域の幅ｍは、０．０１Ｌ≦ｍ≦０．４９Ｌの範囲を有し、前記パターン領域の幅は、０．０２Ｌないし０．９８Ｌの範囲を有したものでありうる。
前記バッファ層は、多数層に形成され、バッファ層間の幅ｎは、１０ｎｍ≦ｎ≦１０μｍの範囲を有することができる。
また、本発明の課題を解決するために、基板構造体の形成方法において、基板上にバッファ層を形成する段階と、前記基板表面を露出させるように、前記バッファ層をパターニングする段階と、前記バッファ層間の露出された基板の表面に対してエッチング工程を実施し、ホールを形成する段階と、前記ホール領域によって露出された基板表面に対してエッチング工程を実施し、前記バッファ層下部の基板の一部をエッチングし、前記バッファ層下部を露出させて基板突出部を形成する段階と、前記バッファ層上に半導体層を形成する段階と、を含む基板構造体の形成方法を提供する。
前記基板と前記バッファ層とが接触する領域の幅は、前記バッファ層より狭い幅を有するように形成されうる。
前記バッファ層は、パターニングによって多数層に形成され、前記半導体層は、前記バッファ層上に単一層に形成されうる。
前記半導体層は、ＥＬＯＧ（ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒ ｇｒｏｗｔｈ）工程によって、前記バッファ層上に単一層に形成されうる。
前記半導体層は、水平方向成長によって、前記バッファ層にそれぞれ形成されうる。
前記基板をエッチングした後、前記基板表面を酸化または窒化させたり、ＡｌＮ層を形成する段階をさらに含むことができる。
また、本発明の課題を解決するために、複数の突出部を含む基板と、前記突出部上に形成されたものであり、前記突出部の幅より広い幅を有したバッファ層と、を含む電子素子を提供する。
前記バッファ層上に形成された半導体層を含むことができる。
本発明の実施例によれば、窒化物半導体物質の成長時に、転位密度を下げることができ、クラックの発生を抑制できるＬＥＤまたは電力素子の基板構造体及びその製造方法を提供することができる。
本発明の実施例によるＬＥＤ基板構造体を示した図面である。 本発明の実施例によるＬＥＤ基板構造体を示した図面である。 図２Ａに示した基板構造体の平面図を示した図面である。 図２Ａの基板構造体を含むＬＥＤ素子を示した図面である。 実施例によるＬＥＤ基板構造を示した図面である。 図３Ａに示した基板構造体の平面図を示した図面である。 図３Ａの基板構造体を含むＬＥＤ素子を示した図面である。 図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図２Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 図３Ａに示した本発明の実施例によるＬＥＤ基板構造体の製造方法を示した図面である。 実施例による基板のＳＥＭ（ｓｃａｎｎｉｎｇ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）イメージである。 実施例による基板のＳＥＭイメージである。 実施例による基板のＳＥＭイメージである。 実施例による基板のＳＥＭイメージである。
以下、添付された図面を参照しつつ、本発明の実施例による基板構造体及びその製造方法について詳細に説明する。参考までに、図面に図示されたそれぞれ層または領域の厚さ及び幅は、説明のために誇張して図示されていることを銘記せねばならない。
図１は、本発明の実施例による基板構造体を示した図面である。図１を参照すれば、基板構造体は、基板１０を含むことができる。基板１０は、基板突出部１１を含むことができる。基板１０上に、バッファ層１２が所定のパターンで形成され、バッファ層１２は、基板突出部１１によって支持されうる。そして、バッファ層１２上には、窒化物半導体層、例えば、ＧａＮ系物質を含む半導体層１３が形成されうる。
基板突出部１１の一部表面を除外した基板１０の表面は、空気中に露出された状態でありうる。バッファ層１２の下部表面のうち、基板突出部１１と接触していない部分は、露出された状態でありうる。基板突出部１１は、バッファ層１２より狭い幅を有したものであり、側部は、曲率を有した曲面構造でありうる。基板突出部１１の中心部位の幅が狭く、上下へ行くほど、だんだんと幅が広くなる形態になりうる。
バッファ層１２は、基板突出部１１を介して基板１０と接触する状態であって、基板１０と接触しないバッファ層１２上の半導体層１３領域は、フリー・スタンディング（ｆｒｅｅ−ｓｔａｎｄｉｎｇ）特性を有することができる。基板１０と半導体層１３との格子定数及び熱膨張係数などの差によって発生するストレイン（ｓｔｒａｉｎ）は減少しうる。基板１０とバッファ層１２とが接触する表面領域は、基板突出部１１の表面領域によって制限され、素子形成時に、高温から常温に冷却（ｃｏｏｌｉｎｇ）するときに発生する熱膨張係数の差によるクラックの発生などを防止できる。図１に示した構造は、単位セル状で実際に使われる場合には、図２Ａまたは図３Ａのようなアレイ構造で使われうる。
基板１０は、Ｓｉ基板から形成され、Ｓｉ（１１１）、Ｓｉ（１１０）またはＳｉ（１００）を含むことができる。そして、ＧａＮ、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＬｉＧａＯ２、ＺｒＢ２、ＺｎＯまたは（Ｍｎ，Ｚｎ）ＦｅＯ４（１１１）物質から形成されうる。
バッファ層１２は、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹの単層またはそれらの組み合わせからなる多層構造によって形成され、ここで、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）でありうる。バッファ層１２の厚さｔは、５ｎｍ≦ｔ≦５μｍの範囲でありうる。
実施例による基板構造体は、多様な電子素子に利用可能なものであり、例えば、ＧａＮ系発光素子、またはＨＥＭＰ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）素子のような電力素子に使われうる。
図２Ａは、本発明の基板構造体の実施例を示した図面である。図１では、１層のバッファ層を支持する単位構造を示したが、実際のチップ内で、一つまたは多数層のバッファ層を含んだアレイ状で使われ、その制限はない。
図２Ａを参照すれば、基板２０は、多数の基板突出部２１を含むことができる。多数のバッファ層２２は、基板突出部２１上に形成されたものでありうる。バッファ層２２上には、例えば、ＧａＮ系物質から形成された半導体層２３が形成されうる。半導体層２３は、例えば、多数のバッファ層２２上に、単一層構造によって形成されたものでありうる。
図２Ｂは、前記図２Ａに示した基板構造体の平面図を示したものである。バッファ層２２間の幅ｎは、例えば、１０ｎｍ以上でありうる。図２Ｂでは、バッファ層２２が四角形構造のものを図示しているが、これに限定されるものではなく、三角形または四角形を含む多角形の形態、円形などを含む楕円の形態、または一字形の板状（ｓｔｒａｉｇｈｔ ｐｌａｔｅ ｓｈａｐｅ）を含むアレイ構造になりうる。
図２Ｃは、図２Ａの基板構造体を含むＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）素子を示した図面である。図２Ａ及び図２Ｃを参照すれば、ＬＥＤ構造は、半導体層２３上に形成されたものでありうる。半導体層２３上の一領域に、第１電極２４ａが設けられ、他の領域に、第１クラッド層２５、第１光導波層２６、活性層２７、第２光導波層２８、第２クラッド層２９及び第２電極２４ｂが形成されうる。参考までに、ここでは、多数のバッファ層２３上に単一層の半導体層２３が形成されており、その上部に、１つのＬＥＤ構造が形成されたものを開示しているが、これに制限されるものではない。例えば、多数のＬＥＤ構造が半導体層２３上に形成され、ＬＥＤ構造の形成後に基板２０を除去する工程をさらに含むことができる。
図３Ａは、実施例によるＬＥＤ基板構造体を示した図面である。図３Ａでは、多数のバッファ層３２に対応するように、半導体層３３がそれぞれ形成された基板構造体アレイを示した。図３Ｂは、図３Ａ構造の平面図を示した図面である。図３Ａ及び図３Ｂを参照すれば、基板３０上に、多数の基板突出部３１が形成され、バッファ層３２が基板突出部３１ら上に形成されうる。バッファ層３２上には、それぞれ多数の半導体層３３が形成されうる。
バッファ層領域間の幅は、例えば、１０ｎｍ以上の範囲でありうる。図３Ｂで、バッファ層３２が四角形状のものを図示しているが、これに限定されるものではなく、三角形または四角形を含む多角形の形態、円形などを含む楕円形態、または一字形の板状を含むアレイ構造になりうる。
図３Ｃは、図３Ａに示した基板構造体を含むＬＥＤ素子を示した図面である。図３Ａ及び図３Ｃを参照すれば、それぞれの半導体層３３上の一領域には、第１電極３４ａが形成され、他の領域に、第１クラッド層３５、第１光導波層３６、活性層３７、第２光導波層３８、第２クラッド層３９及び第２電極３４ｂが形成されうる。そして、ＬＥＤ構造の形成後、基板を除去する工程をさらに含むことができる。
図２Ａ及び図３Ａに示されているように、それぞれのバッファ層２２，３２上の半導体層２３，３３の形態は、その製造方法によって変わりうる。図２Ａの場合、１つのチップ内に多数のバッファ層２２が存在しうるが、その上部の半導体層２３は、ＥＬＯＧ（ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒ ｇｒｏｗｔｈ）成長法によって、単一層構造の半導体層２３が形成されうる。図３Ａの場合、一般的な垂直成長によって、１つのチップ内のそれぞれのバッファ層３２ごとに別個の半導体層３３が形成されうる。
図４Ａないし図４Ｅは、図２Ａに示した実施例による基板構造体の製造方法を示した図面である。
図４Ａを参照すれば、基板２０上に、バッファ層物質２２ａを塗布できる。バッファ層物質２２ａとしては、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹの単層またはそれらの組み合わせからなる多層構造によって形成され、ここで、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）でありうる。
図４Ｂ及び図４Ｃを参照すれば、バッファ層物質２２ａをパターニングしてバッファ層２２を形成する。バッファ層２２の形態は、パターニング方法によって異なり、多角形の形態、楕円の形態などの多様な形態に選択されうる。バッファ層２２の厚さｔは、５ｎｍ≦ｔ≦５μｍの範囲でありうる。バッファ層２２間の露出された基板２０の一部表面に対してエッチング工程を実施し、ホールｈを形成できる。
そして、図４Ｄを参照すれば、露出された基板２０、すなわち、ホールｈ領域に対して湿式エッチングまたは乾式／湿式エッチングの工程を進め、バッファ層２２下部の基板２０の一部領域をエッチングし、基板突出部２１を形成できる。エッチング工程を行い、ホールｈ領域によって基板２０の表面がエッチングされ、基板突出部２１を除外した基板２０の表面と、基板突出部２１と接触していないバッファ層２２下面は、空気中に露出される。基板突出部２１は、エッチング工程によって、中心部の幅が狭く、その上下方向に行くほど幅が広くなることによって、曲率を有した形態になりうる。
エッチング工程によって基板突出部２１が形成された部位を除外すれば、基板２０とバッファ層２２とは分離され、分離された領域のバッファ層２２は、フリー・スタンディング特性を有し、基板２０で発生する転位（ｄｉｓｌｏｃａｔｉｏｎ）及びクラックが、バッファ層２２に影響を及ぼさない。
実施例によれば、バッファ層２２を形成する前に基板２０をエッチングし、あらかじめホールｈを形成できる。この場合、ホールｈが形成された基板２０上に、バッファ層物質を塗布した後、これをパターニングしてバッファ層２２を形成し、ホールｈを介して基板２０に対して、例えば、湿式または乾式／湿式のエッチング工程を介して、基板突出部２１を形成する工程を進めることもできる。
図４Ｅを参照すれば、バッファ層２２上に、半導体物質、例えば、ＧａＮ系物質を成長させて半導体層２３を形成する。ここで、半導体層２３は、例えば、ＥＬＯＧ ＧａＮ成長を行わせた、多数のバッファ層２２上に、単一層の半導体層２３が形成された構造を有する。ＥＬＯＧ成長法は、垂直成長より側面成長をさらに速くして促進させたものであり、まず、それぞれのバッファ層２２上に、バッファ層２２の上面と垂直である方向に窒化物半導体物質層を、一部成長させることができる。そして、成長方向を調節し、バッファ層２２の上面と水平である方向に成長を速め、水平成長させることができる。これにより、それぞれのバッファ層２２の上面の半導体層が互いに連結され、単一層の半導体層２３を形成させることができる。
そして、例えば、ＭＯＣＶＤ（ｍｅｔａｌ ｏｘｉｄｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）チャンバ内で、窒化物半導体物質をバッファ層２２上に直接成長させれば、Ｓｉ基板を使用した場合、ＧａとＳｉとの間で、ｍｅｌｔ−ｂａｃｋエッチング現象が発生しうる。これを防止するために、パターン領域２１の形成後、基板２０またはパターン領域２１の表面を酸化させてＳｉＯ２に変換させたり、ＮＨ３による高温表面処理を施し、ＳｉをＳｉ窒化物に変換したり、その表面にＡｌＮ層を形成し、ＧａによるＳｉのｍｅｌｔ−ｂａｃｋエッチングを防止することができる。
図５Ａないし図５Ｅは、図３Ａに示した本発明の実施例による基板構造体の製造方法を示した図面である。
図５Ａを参照すれば、基板３０上に、バッファ層物質３２ａを塗布する。バッファ層物質３２ａとしては、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹの単層またはそれらの組み合わせからなる多層構造によって形成され、ここで、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）でありうる。
図５Ｂ及び図５Ｃを参照すれば、バッファ層物質３２ａをパターニングし、バッファ層３２を形成する。バッファ層３２の厚さｔは、５ｎｍ≦ｔ≦５μｍの範囲でありうる。そして、バッファ層３２間の露出された基板３０の一部表面に対してエッチング工程を実施し、ホールｈを形成する。
図５Ｄを参照すれば、露出された基板３０、すなわち、ホールｈ領域に対して、湿式エッチングまたは乾式／湿式エッチングの工程を利用し、バッファ層３２下部の基板３０の一部領域をエッチングし、基板突出部３１を形成する。エッチング工程を行い、ホールｈ領域によって基板３０表面がエッチングされ、基板突出部３１を除外した基板３０の表面と、基板突出部３１と接触していないバッファ層３２の下面は、空気中に露出される。基板突出部３１は、エッチング工程によって、中心部の幅が狭く、その上下方向に行くほど幅が広くなることによって、曲率を有した形態となる。
結果として、エッチング工程によって、基板突出部３１が形成された部位を除外すれば、基板３０とバッファ層３２とは分離され、分離された領域のバッファ層３２は、フリー・スタンディング特性を有し、基板３０で発生する転位及びクラックが、バッファ層３２に影響を及ぼさない。選択的に、バッファ層３２を形成する前に、基板３０をエッチングしてあらかじめホールｈを形成した後、バッファ層３２を形成し、基板突出部３１を形成する工程を進められる。
図５Ｅを参照すれば、バッファ層３２上に窒化物半導体物質、例えば、ＧａＮを成長させて半導体層３３を形成する。前記図４Ｅとの差異点は、ここでは、半導体層３３をバッファ層３２または基板３０と垂直方向の蒸着工程を利用することによって、それぞれのバッファ層３２上に個別的に半導体層３３を形成したことである。選択的に、基板３０をＳｉから形成した場合、ＧａとＳｉとの間のｍｅｌｔ−ｂａｃｋエッチング現象を防止するために、パターン領域３１の形成後に基板３０またはパターン領域３１表面を酸化させ、ＳｉＯ２に変換させたり、ＮＨ３による高温表面処理を施し、ＳｉをＳｉ窒化物に変換したり、その表面にＡｌＮ層を形成したりすることができる。
図６Ａないし図６Ｄは、実施例による基板構造体のＳＥＭ（ｓｃａｎｎｉｎｇ ｅｌｅｃｔｒｏｎ ｍｉｃｒｏｓｃｏｐｅ）イメージを示したものである。図６Ａは、基板構造体アレイの斜視イメージであり、図６Ｂは、図６Ａの基板構造体アレイの断面イメージである。図６Ｃは、基板構造体アレイの平面イメージであり、図６Ｄは、図６Ｃの基板構造体アレイの断面イメージである。図６Ａないし図６Ｄを参照すれば、化学的エッチングによれば、基板突出部の形態は、基板の結晶オリエンテーション（ｃｒｙｓｔａｌ ｏｒｉｅｎｔａｔｉｏｎ、エッチング方向性）に依存し、バッファ層の下部にパターンが形成される。突出部の形態を変化させるために、異なるマスクパターンを使用し、バッファ層下部の互いに異なるパターン形状を形成できる。
例えば、図６Ａでは、（１１１）結晶オリエンテーションを有したシリコン基板上にバッファ層を形成し、バッファ層の下部に曲率を有したパターンを形成したものを示した。図６Ａ及び図６Ｂに示した基板構造体は、円形パターンを含むマスク層を介して、バッファ層及びシリコン基板をエッチング形成できる。エッチング工程は、バッファ層とシリコン基板とに対する異方性乾式エッチング工程と、シリコン基板だけを等方性湿式エッチングする工程とを含むことができる。マスク層は除去され、ＧａＮ層は、ＥＬＯＧによって成長されうる。図６Ｃは、六角形の下部パターンが使われた点と、ＧａＮが垂直方向に成長された点とを除いては、図６Ａ及び図６Ｂについて説明したところと同じ工程によって形成された基板構造体でありうる。図６Ａ及び図６Ｄは、異なる下部エッチングによって、基板突出部の形態が異なるものを示すことができる。図６Ｂは、例えば、図２Ａのように、単一の半導体層基板アレイを示すことができる。図６Ｄは、基板突出部ごとに垂直成長された半導体層の構造を示すことができる。
前記の説明で、多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施例の例示として解釈されるものである。従って、本発明の範囲は、前述の実施例によって定められるものではなく、特許請求の範囲に記載された技術的思想によって定められるものである。
１０，２０，３０ 基板
１１，２１，３１ 基板突出部
１２，２２，３２ バッファ層
１３，２３，３３ 半導体層
２２ａ，３２ａ バッファ層物質
２４ａ，３４ａ 第１電極
２４ｂ，３４ｂ 第２電極
２５，３５ 第１クラッド層
２６，３６ 第１光導波層
２７，３７ 活性層
２８，３８ 第２光導波層
２９，３９ 第２クラッド層
ｈ ホール

Claims (20)

  1. 基板構造体において、
    基板突出部を含む基板と、
    前記基板突出部上に形成されたバッファ層と、を含み、前記基板突出部は、前記バッファ層を前記基板の一部から分離させている基板構造体。
  2. 窒化物半導体層をさらに含み、前記基板突出部は、多数の基板突出部であり、前記バッファ層は、前記多数の基板突出部に対応する多数のバッファ層であり、前記窒化物半導体層は、前記多数のバッファ層を横切って延びたことを特徴とする請求項１に記載の基板構造体。
  3. 前記バッファ層上に形成された半導体層をさらに含むことを特徴とする請求項１に記載の基板構造体。
  4. 前記バッファ層は、多角形、楕円及び一字形板のうち、１つの形態を有したことを特徴とする請求項１に記載の基板構造体。
  5. 前記基板突出部の幅は、端部より中心部で狭く、中心部からの距離に応じて増大することを特徴とする請求項１に記載の基板構造体。
  6. 前記基板は、Ｓｉ、ＧａＮ、サファイア（Ａｌ２Ｏ３）、ＳｉＣ、ＬｉＧａＯ２、ＺｒＢ２、ＺｎＯまたは（Ｍｎ，Ｚｎ）ＦｅＯ４のうち、少なくともいずれか一つから形成されたことを特徴とする請求項１に記載の基板構造体。
  7. 前記バッファ層は、単層構造または多層構造のうち一つであり、前記バッファ層の物質は、ＡｌＮ、ＳｉＣ、Ａｌ２Ｏ３、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＢＧａＮ、ＡｌＢＧａＮ、ＧａＮ、ＸＹのうち少なくともいずれか一つを含み、前記Ｘは、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、ＮｂまたはＴａであり、前記Ｙは、窒素（Ｎ）またはホウ素（Ｂ，Ｂ２）であることを特徴とする請求項１に記載の基板構造体。
  8. 前記バッファ層の厚さは、５ｎｍないし５μｍであることを特徴とする請求項１に記載の基板構造体。
  9. 前記基板突出部は、多数の基板突出部であり、前記バッファ層は、前記基板突出部と対応する多数のバッファ層であり、前記多数のバッファ層を分離する領域の幅は、１０ｎｍより大きいことを特徴とする請求項１に記載の基板構造体。
  10. 基板構造体の製造方法において、
    基板上にバッファ層を形成し、
    前記バッファ層においてパターンをエッチングし、
    前記パターニングされたバッファ層を介して、前記基板をエッチングし、少なくとも１つの基板突出部を形成し、前記基板の一部から、前記パターニングされたバッファ層の一部を、前記基板突出部が分離させ、
    前記バッファ層上に半導体層を形成する基板構造体の形成方法。
  11. 前記バッファ層上にエッチングマスクを形成し、前記前記バッファ層内にパターンをエッチングする工程は、前記基板表面を露出させるように、前記エッチングマスクを介して前記バッファ層を異方性エッチングすることを含むことを特徴とする請求項１０に記載の基板構造体の形成方法。
  12. 前記パターニングされたバッファ層を介して基板をエッチングする工程は、前記基板を異方性エッチングして基板陥入部を形成し、前記バッファ層の下部表面の一部を露出させるように、前記基板陥入部を等方性エッチングすることを特徴とする請求項１１に記載の基板構造体の形成方法。
  13. 前記バッファ層と接触する基板突出部の表面の幅は、前記バッファ層の幅より小さいことを特徴とする請求項１０に記載の基板構造体の形成方法。
  14. 前記バッファ層内にパターンをエッチングする工程は、前記バッファ層を多数のバッファ層に分離し、前記多数のバッファ層によって支持される単一の半導体層を形成することを含むことを特徴とする請求項１０に記載の基板構造体の形成方法。
  15. 前記半導体層は、ＥＬＯＧ工程によって、前記バッファ層上に単一層に形成することを特徴とする請求項１４に記載の基板構造体の形成方法。
  16. 前記バッファ層内にパターンをエッチングする工程は、前記バッファ層を多数のバッファ層に分離し、前記多数のバッファ層によってそれぞれ支持される多数の半導体層を形成することを含むことを特徴とする請求項１０に記載の基板構造体の形成方法。
  17. 前記半導体層は、垂直方向成長によって、前記バッファ層にそれぞれ形成されることを特徴とする請求項１６に記載の基板構造体の形成方法。
  18. 前記基板及び前記基板突出部の露出された表面を酸化または窒化させたり、ＡｌＮ層を形成して表面処理する工程をさらに含むことを特徴とする請求項１０に記載の基板構造体の製造方法。
  19. 電子素子において、
    多数の突出部を含む基板と、
    前記多数の突出部上のバッファ層と、を含み、前記バッファ層の幅は、前記多数の突出部の幅の和より大きい電子素子。
  20. 前記バッファ層上に、半導体層をさらに含むことを特徴とする請求項１９に記載の電子素子。
JP2010182292A 2009-08-17 2010-08-17 基板構造体及びその製造方法 Active JP5571503B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0075733 2009-08-17
KR1020090075733A KR101640830B1 (ko) 2009-08-17 2009-08-17 기판 구조체 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2011040760A true JP2011040760A (ja) 2011-02-24
JP5571503B2 JP5571503B2 (ja) 2014-08-13

Family

ID=43012792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182292A Active JP5571503B2 (ja) 2009-08-17 2010-08-17 基板構造体及びその製造方法

Country Status (5)

Country Link
US (1) US8716749B2 (ja)
EP (1) EP2287924B1 (ja)
JP (1) JP5571503B2 (ja)
KR (1) KR101640830B1 (ja)
CN (1) CN101997071B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510984A (ja) * 2014-02-25 2017-04-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体層積層体を製造するための方法およびオプトエレクトロニクス半導体部品
JP2018110174A (ja) * 2016-12-28 2018-07-12 豊田合成株式会社 半導体構造体および半導体素子
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
KR20120004159A (ko) 2010-07-06 2012-01-12 삼성전자주식회사 기판구조체 및 그 제조방법
TW201214802A (en) * 2010-09-27 2012-04-01 Nat Univ Chung Hsing Patterned substrate and LED formed using the same
CN102208440B (zh) * 2011-06-03 2013-03-27 清华大学 半导体结构及其形成方法
CN102263178A (zh) * 2011-06-03 2011-11-30 王楚雯 外延片及其形成方法
JP2013084643A (ja) * 2011-10-06 2013-05-09 Nano Material Kenkyusho:Kk 半導体製造装置及び製造方法
KR20140073646A (ko) * 2012-12-04 2014-06-17 서울바이오시스 주식회사 단결정 질화갈륨 기판 및 그 제조 방법
US9397314B2 (en) * 2013-12-23 2016-07-19 Universal Display Corporation Thin-form light-enhanced substrate for OLED luminaire
JP2015176963A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体発光装置
JP2017533574A (ja) 2014-09-18 2017-11-09 インテル・コーポレーション シリコンｃｍｏｓ互換性半導体装置における欠陥伝播制御のための傾斜側壁カット面を有するウルツ鉱ヘテロエピタキシャル構造物
WO2016048328A1 (en) 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
KR102309482B1 (ko) 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US9666754B2 (en) * 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR102443030B1 (ko) * 2015-05-27 2022-09-16 삼성전자주식회사 반도체 기판의 제조 방법 및 반도체 성장용 기판
KR102378823B1 (ko) 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
CN105445854B (zh) * 2015-11-06 2018-09-25 南京邮电大学 硅衬底悬空led光波导集成光子器件及其制备方法
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
US10566493B1 (en) 2018-07-31 2020-02-18 International Business Machines Corporation Device with integration of light-emitting diode, light sensor, and bio-electrode sensors on a substrate
CN114072895A (zh) * 2019-06-25 2022-02-18 苏州晶湛半导体有限公司 发光器件、发光器件的模板及其制备方法
CN110931608B (zh) * 2019-12-13 2021-07-30 深圳第三代半导体研究院 衬底、led及其制造方法
CN114864774B (zh) * 2022-06-07 2023-10-20 淮安澳洋顺昌光电技术有限公司 图形化衬底的制备方法及具有空气隙的led外延结构
CN117832347B (zh) * 2024-03-04 2024-05-14 江西兆驰半导体有限公司 一种Micro-LED外延片及其制备方法、LED芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267691A (ja) * 2000-01-13 2001-09-28 Sony Corp 半導体素子およびその製造方法
JP2002518826A (ja) * 1998-06-10 2002-06-25 ノース・キャロライナ・ステイト・ユニヴァーシティ トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造
JP2002252422A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物半導体の形成方法
WO2008103331A2 (en) * 2007-02-19 2008-08-28 Lucent Technologies Inc. Wide-bandgap semiconductor devices

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4806996A (en) * 1986-04-10 1989-02-21 American Telephone And Telegraph Company, At&T Bell Laboratories Dislocation-free epitaxial layer on a lattice-mismatched porous or otherwise submicron patterned single crystal substrate
JP2938608B2 (ja) 1991-04-18 1999-08-23 松下電器産業株式会社 発光素子
JP2938607B2 (ja) 1991-04-18 1999-08-23 松下電器産業株式会社 発光素子
DE69204828T2 (de) * 1992-06-09 1996-05-02 Ibm Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer.
US5872422A (en) 1995-12-20 1999-02-16 Advanced Technology Materials, Inc. Carbon fiber-based field emission devices
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6376286B1 (en) * 1999-10-20 2002-04-23 Advanced Micro Devices, Inc. Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6596377B1 (en) * 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
DE60233386D1 (de) * 2001-02-14 2009-10-01 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen
EP1396878A4 (en) * 2001-03-30 2008-09-03 Toyoda Gosei Kk METHOD OF MANUFACTURING A SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR ELEMENT
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
CN100454699C (zh) 2004-11-22 2009-01-21 松下电器产业株式会社 氮化合物系半导体装置及其制造方法
DE102005010821B4 (de) 2005-03-07 2007-01-25 Technische Universität Berlin Verfahren zum Herstellen eines Bauelements
KR20050034686A (ko) 2005-03-22 2005-04-14 이강재 질화물반도체 광디스크 발광소자
WO2007001141A1 (en) 2005-06-25 2007-01-04 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and method thereof
KR100797180B1 (ko) * 2005-06-25 2008-01-23 (주)에피플러스 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
JP2008110895A (ja) 2006-10-31 2008-05-15 Mitsubishi Cable Ind Ltd 窒化物半導体結晶の製造方法
JP4765916B2 (ja) * 2006-12-04 2011-09-07 サンケン電気株式会社 半導体発光素子
CN100580905C (zh) * 2007-04-20 2010-01-13 晶能光电（江西）有限公司 获得在分割衬底上制造的半导体器件的高质量边界的方法
JP2009231595A (ja) * 2008-03-24 2009-10-08 Oki Data Corp 半導体素子製造方法
TWI447783B (zh) * 2008-04-28 2014-08-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002518826A (ja) * 1998-06-10 2002-06-25 ノース・キャロライナ・ステイト・ユニヴァーシティ トレンチ側壁からの横方向成長による窒化ガリウム半導体層の製造
JP2001267691A (ja) * 2000-01-13 2001-09-28 Sony Corp 半導体素子およびその製造方法
JP2002252422A (ja) * 2001-02-27 2002-09-06 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物半導体の形成方法
WO2008103331A2 (en) * 2007-02-19 2008-08-28 Lucent Technologies Inc. Wide-bandgap semiconductor devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017510984A (ja) * 2014-02-25 2017-04-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体層積層体を製造するための方法およびオプトエレクトロニクス半導体部品
JP2018110174A (ja) * 2016-12-28 2018-07-12 豊田合成株式会社 半導体構造体および半導体素子
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板
JP7519106B2 (ja) 2019-03-13 2024-07-19 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板

Also Published As

Publication number Publication date
CN101997071B (zh) 2015-06-10
KR101640830B1 (ko) 2016-07-22
US8716749B2 (en) 2014-05-06
JP5571503B2 (ja) 2014-08-13
KR20110018105A (ko) 2011-02-23
EP2287924A2 (en) 2011-02-23
US20110037098A1 (en) 2011-02-17
CN101997071A (zh) 2011-03-30
EP2287924A3 (en) 2012-12-19
EP2287924B1 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
JP5571503B2 (ja) 基板構造体及びその製造方法
US10879065B2 (en) III-V compound semiconductors in isolation regions and method forming same
JP5666164B2 (ja) 発光素子の製造方法
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
US8877652B2 (en) Substrate structure and method of manufacturing the same
KR101118268B1 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP2012142545A (ja) テンプレート、その製造方法及びこれを用いた垂直型窒化物半導体発光素子の製造方法
JP2013087012A (ja) 窒化物半導体成長用基板及びその製造方法、窒化物半導体エピタキシャル基板、並びに窒化物半導体素子
JP2022104771A (ja) 半導体基板、半導体デバイス、電子機器
JP2009102218A (ja) 化合物半導体基板の製造方法
JP2018536618A (ja) 結晶基板上で半極性窒化層を得る方法
KR101382677B1 (ko) 웨이퍼 기판, 반도체 발광소자 및 웨이퍼 기판을 이용한 반도체 발광소자 제조방법
JP2009224758A (ja) 複合半導体基板とその製造方法
KR20050062832A (ko) 발광 소자용 질화물 반도체 템플레이트 제조 방법
US20120097975A1 (en) Nitride-Based Semiconductor Substrates Having Hollow Member Pattern And Methods Of Fabricating The Same
JP2010171427A (ja) 低欠陥密度を有するエピタキシャル構造およびその製造方法
WO2022077254A1 (zh) 微型led结构的制作方法
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
CN108573932B (zh) 磊晶用碳化硅基板及半导体芯片
CN111312800A (zh) 具有外延层的半导体结构及其制作方法
KR101173985B1 (ko) 기판 제조 방법
KR20230168493A (ko) 다이아몬드가 성장된 ｓｏｉ 템플레이트 및 단결정 다이아몬드 제조 방법
KR20030006419A (ko) 질화물 반도체 박막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140626

R150 Certificate of patent or registration of utility model

Ref document number: 5571503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250