JP4765916B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP4765916B2
JP4765916B2 JP2006327294A JP2006327294A JP4765916B2 JP 4765916 B2 JP4765916 B2 JP 4765916B2 JP 2006327294 A JP2006327294 A JP 2006327294A JP 2006327294 A JP2006327294 A JP 2006327294A JP 4765916 B2 JP4765916 B2 JP 4765916B2
Authority
JP
Japan
Prior art keywords
active layer
light emitting
layer forming
semiconductor light
forming portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006327294A
Other languages
English (en)
Other versions
JP2008141057A (ja
Inventor
未来雄 田嶋
善紀 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006327294A priority Critical patent/JP4765916B2/ja
Priority to US11/936,267 priority patent/US7723732B2/en
Priority to TW096142637A priority patent/TW200832760A/zh
Priority to CN200710168199.9A priority patent/CN100557836C/zh
Publication of JP2008141057A publication Critical patent/JP2008141057A/ja
Application granted granted Critical
Publication of JP4765916B2 publication Critical patent/JP4765916B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Description

本発明は、窒化物系化合物半導体を用いた半導体発光素子及びその製造方法に関する。
近年、種々の分野において、光を利用した技術が普及してきており、それら光を発する素子として、GaN系青色LED等の半導体発光素子が用いられている。
これら半導体発光素子の中には、基板としてサファイアやシリコンカーバイト(SiC)などからなる透光性(光を透過する性質)の基板を用いることもできるが、コスト削減などの観点から、シリコン(Si)が用いられてる場合がある。
しかし、シリコン基板が非透光性基板であるため、活性層から出射された光は、シリコン基板へと進行するが、このシリコン基板内を透過することなく、熱などとして吸収されてしまう。
この結果、活性層から出射される光のうち、シリコン基板とは反対方向である上方側に向かって、進行する光は取り出すことができるが、逆に下方側のシリコン基板へ進行する光は上述したように吸収されて取り出すことはできない。
したがって、シリコン基板を用いた場合、透光性の基板を使用した場合に比較して、1/4〜1/5程度の光強度の出力しか得られない。
そこで、基板と、この基板の一方の主面に配置された発光部を有し、基板の一方の主面の少なくとも一部に設けられた凹部と、この凹部に配置されている導電層とを有し、発光部から出射された光をこの導電層により反射する構成が開示されている(例えば、特許文献1参照)。
この構成によれば、発光部から出射された光を上記導電層により、反射させることにより、シリコン基板により吸収される光の割合を削減することができ、反射した光を上方に進行させることにより、上方側における光の取り出し効率を向上させることができる。
特開2006−237467号公報
しかしながら、特許文献1に示す半導体発光素子にあっては、構成図を見るとそれほど活性層中央付近から凹部に配置された導電層までの横方向の距離が長くないように見えるが、実際の半導体発光素子の断面構造を見ると、薄いシート状である。よって、直接的に上方へ向かう光の経路に比較すると、活性層の中央付近から側方に配置された導電層までの経路が平面的に非常に長い。
このため、上記従来の半導体発光素子は、活性層の中央付近から側方へ出射された光が、上方側に反射する凹部の導電層に到達するまでに、この経路中において熱として消費されてしまう欠点がある。
また、従来の半導体発光素子は、凹部にて反射されることにより、その光のエネルギーの一部が導電層とシリコン基板との界面にて吸収されて熱となってしまう欠点を有する。
また、特許文献1に示す半導体発光素子は、シリコン基板の一方の少なくとも一部に凹部に導電層を充填する場合、シリコン基板との密着性が比較的良好で、かつシリコン基板の表面と比較して反射率の高い導電層の材料が限られており、加えて、凹部に導電層を充填するため埋込工程が必要となるため、全体的な製造コストが増加してしまう。
本発明は、このような事情に鑑みてなされたもので、上方に出射される光が多い、すなわち光の取り出し効率が従来例に比較して高く、製造コストを低減することができる半導体発光素子及びその製造方法を提供することを目的とする。
本願発明の半導体発光素子は、基板と、該基板と異なる材料の化合物半導体の材料にて、基板の一方の主面に形成された活性層を含む活性層形成部と、該活性層形成部の上面から活性層を貫通する複数の孔と、該孔の位置に対応して前記活性層と基板との間に設けられ、平面視において前記孔に比較して面積が大きい空洞部とを有し、前記活性層形成部の下部に前記空洞部が延伸して形成され、平面視において、空洞部の領域と重なる、延伸した活性層形成部の下部が露出されていることを特徴とする。
本願発明の半導体発光素子は、前記空洞部が前記孔から連続して形成されたものであり、平面視において活性層形成部の上面に設けられたパッド電極から離れる方向の隣り合う空洞部同士が互いに接して形成されていることを特徴とする。
本願発明の半導体発光素子は、前記基板が前記活性層から出射される光に対して非透過性であることを特徴とする。
本願発明の半導体発光素子は、前記活性層形成部の上面に設けられたパッド電極をさらに有し、平面視において、素子の外周領域に比較し、前記パッド領域近傍にて空洞部がより密に形成されていることを特徴とする。
本願発明の半導体発光素子は、前記基板がシリコン系基板であり、前記活性層形成部が窒化物系化合物半導体から形成されていることを特徴とする。
本願発明の半導体発光素子は、前記活性層形成部の露出された下部に多数の第1の凹凸が形成されていることを特徴とする。
本願発明の半導体発光素子は、前記活性層形成部の上面に形成された透明電極をさらに有し、透明電極の上部に前記第1の凹凸に比較して、平面視において凹部と凸部との幅の小さな多数の第2の凹凸が形成されていることを特徴とする。
本願発明の半導体発光素子は、前記パッド電極が平面視にて素子中央に形成され、該パッド電極の下部に素子を高圧から保護する保護素子が形成され、該保護素子の周囲に前記活性層形成部が形成されていることを特徴とする。
本願発明の半導体発光素子の製造方法は、活性層を含む活性層形成部を基板の一方の主面上に形成する第1の工程と、前記活性層形成部を貫通する孔を形成する第2の工程と、
前記第2の工程で形成した孔により露出した前記基板の前記一方の主面の部分から前記基板をエッチングするエッチング液にて前記活性層形成部と基板との間に空洞部を形成する第3の工程とを備えたことを特徴とする。
本願発明の前記第3の工程において形成された空洞部によって、露出された前記活性層形成部の下部に多数の第1の凹凸を形成する第4の工程をさらに有することを特徴とする。
本願発明の半導体発光素子の製造方法は、素子の上面に透明電極を形成する工程をさらに有し、該透明電極の界面に前記第1の凹凸に比較して、平面視において凹凸の繰り返しの間隔が細かい第2の凹凸を形成することを特徴とする。
以上説明したように、本発明によれば、活性層形成部の下部に空洞部を設けることにより、活性層から出射された光において、活性層形成部の下方向に進行する光の一部が、空洞部により露出された活性層形成部と空洞部との界面に達する。活性層形成部と空気との屈折率が異なる(空気の屈折率の方が小さい)ため、その光はこの界面にて反射し、半導体発光素子の上方もしくは側方(基板表面に平行方向)に進行方向を換え、基板にて吸収されることを抑制し、活性層が放射した光を効率的に上方へ取り出すことができる。その結果、従来例に比較して出射する光強度を大きくすることができる。
また、本発明によれば、側方に向かう光の一部が、活性層形成部に形成された孔と、活性層形成部の側面との界面に達すると、上述した活性層形成部と空洞部との界面と同様に、活性層形成部及び空気との屈折率の違いにより反射することとなる。
また、本発明によれば、活性層形成部及び空洞部の界面にて反射した光が、さらに孔と活性層形成部の側面との界面に達すると反射して効率的に半導体発光素子の上方へ取り出すことができる。
したがって、本発明によれば、上述した活性層形成部の露出面と空洞部との界面における反射、及び活性層形成部の側面と孔との界面における反射により、下方及び側方に向かう光を削減し、より上方に進行する光の量を増加させ、活性層が放射した光を効率的に上方から取り出すことができ、従来例に比較して出射する光強度を大きくすることができる。
本発明は、基板と、この基板の上面に形成された活性層形成部と、活性層形成部の上面から活性層を貫通するように形成された複数の孔と、光を放射する活性層を含む活性層形成部と基板との間に空洞部を設け、空洞部と活性層形成部との界面又は/そして孔と活性層形成部の界面にて、活性層が放射した光のうちで下方に進行する光を反射させ、活性層が放射した光を効率的に上方から取り出し、光強度を増加させた半導体発光素子に関するものである。
以下、図面を参照し、本発明の実施形態を説明する。
<第1の実施形態>
まず、本発明の第1の実施形態を説明する。図2〜図4は、本実施形態による半導体発光素子を上方から平面的に見た場合の構造を示している。図1は、図4のA−A線で半導体発光素子を切断した場合の断面構造を示している。
図1において、半導体発光素子は、主面1a(一方の主面)及び主面1b(他方の主面)を有しており、主面1aに空洞部11の形成された導電性基板1(基板)と、発光機能を有する活性層形成部2と、第1の電極3と、第2の電極4と、パッド電極9と、孔10とにより形成されている。ここで、活性層形成部2は、第1クラッド層5と、第2クラッド層6と、活性層5とを有している。また、図1では、半導体発光素子の保護膜の図示を省略している。
導電性基板1は、活性層5から放射される光に対して非透過性を有し、シリコンを構成元素に含むシリコン系基板であり、例えば、シリコン(Si)若しくはシリコンカーバイド(SiC)等で構成され、導電性を有する。この導電性基板1は、バッファ層12及び活性層形成部2をエピタキシャル成長させる土台としての基板の機能と、半導体発光素子の電流通路としての機能と、活性層形成部2及び第1の電極3等を保持する機能とを有する。
ここで、抵抗率を小さくするため、比較的高い不純物濃度となるようにドーピングされたシリコン系材料を導電性基板1の材料として用いることができる。例えば、ボロン(B)等の3族元素を含み、P型不純物濃度が5×1018〜5×1019[cm−3]程度あり、抵抗率が0.0001〜0.01[Ω・cm]であるシリコン系基板を導電性基板1として用いることができる。また、導電性基板1として、リン(P)等の5族元素を含むN型の導電性基板を用いてもよい。導電性基板1は主面1a及び1bを備えており、主面1aは、ミラー指数で示す結晶の面方位において、例えば(111)面である。導電性基板1の厚みは、活性層形成部2を形成するための土台、すなわち半導体発光素子を保持する土台としての機能を有するため、例えば200〜500μmであることが望ましい。
導電性基板1の主面1aには、主面1aから導電性基板1の内部に向かって(主面1b側に向かって)湾曲する凹部11aが形成されている。以下では、半導体発光素子を主面1aの上方から平面的に見た場合に、凹部11aが形成されている領域を領域Aとし、凹部11aが形成されていない領域を領域Dとする。凹部11aの形成方法の詳細は後述するが、導電性基板1の主面1a上に活性層形成部2を形成した後、この活性層形成部2をエッチングして孔(溝)10を形成し、その孔10によって露出した主面1aを等方性エッチングすることによって、凹部11aが形成される。
これにより、活性層7より下側に導電性基板1内部へと彫られた凹部11aにより、活性層形成部2と導電性基板1との間に空洞部11が形成されている。すなわち、この活性層形成部2は、下部が空洞部11の領域に延伸して形成されているため、平面視において、空洞部11の領域と重なる活性層形成部2の下面が露出されることとなる。
ここで、活性層形成部2の露出した下面と、空洞部との第1の界面においては、活性層形成部2の屈折率と空気の屈折率とが異なるため、活性層7から放射される光のうち、活性層7から下方向に進む光が上記第1の界面により反射され、上方向若しくは上方向と横方向の光となる。これによって、導電性基板1で光が吸収されることなく、半導体発光素子の光取り出し効率を向上することができる。
また、導電性基板1の主面1aには、上述したように、導電性基板1と異なる異種の材料である窒化物系化合物半導体からなる活性層形成部2がCVD(化学気相成長)法等により形成されている。
この活性層形成部2は、少なくとも、第1の導電型を有する第1クラッド層5と、活性層7と、第1の導電型と異なる第2の導電型の第2クラッド層6とが積層されたダブルヘテロ構造を有している。
ここで、第1クラッド層5は、AlGa1−a−bNを満足する窒化物系化合物半導体から構成されたものであり、GaN等のn型窒化物系化合物半導体で形成されていることが望ましい。上記窒化物系化合物半導体の化学式において、MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種類の元素であり、a,bは0≦a≦1、0≦b≦1、0≦a+b≦1を満足するものである。
活性層7は、上記第1クラッド層5の上面に形成されており、AlInGa1−x−yNの化学式において、0≦x≦1、0≦y≦1、0≦x+y≦1を満足する組成を有する窒化物系化合物半導体により形成されている。
また、図1において、活性層5は1層の構成により示されているが、実際には周知の多重量子井戸(MQW)構造で形成することが望ましい。なお、活性層7に対してP型もしくはN型の導電型決定不純物を含有させても良い。
第2クラッド層6は、上記活性層7の上面に形成されており、AlGa1−h−kNの化学式において、0≦h≦1、0≦k≦1、0≦h+k≦1を満足する組成を有する窒化物系化合物半導体により形成され、P型不純物を含有していることが望ましい。例えば、第2クラッド層6としては、GaNで構成されている。
上述した活性層形成部2において、第1クラッド層5及び第2クラッド層6との間に順方向電圧を印加することにより、活性層7においてキャリアが再結合して、この再結合により活性層7から光が放射される。活性層7がInGa1−xN(ここで、0<x<0.2)にて形成されている場合、この活性層7からは約470nmの波長の光が放射される。
また、上述した説明において、第1クラッド層5と導電性基板1との間にバッファ(緩衝)層12を設けても良い。
ここで、図1においては、バッファ層12は一つの層で示されているが、実際には第1の層が一番下に有り、その上面に第2の層と第1の層とが交互に単層、あるいは多数形成されている。この第1の層としてはAlを含む窒化物系化合物半導体であることが望ましい。
また、導電性基板1がシリコン基板である場合、格子定数がシリコンの単結晶に近く、シリコン基板の上面に対して、窒化物系化合物半導体として比較的厚く形成することができるAlNであることが望ましい。ここで、第1の層はトンネル効果を得ることができる0.5nmから5nmの範囲の厚みにて形成することが望ましい。
第2の層は、上記第1の層と組み合わせることにより、バッファ層12の緩衝機能をより高める層であり、材料の組成としてAlを含まないか、あるいはAlの割合が第1の層に比較して少ないことが望ましく、例えば、GaNにより形成されている。
第1の電極3は、上記第2クラッド層6の上面のほぼ全体に形成されており、活性層7から放射される光に対して、光透過性を有する低抵抗な透明電極である。
すなわち、上記第1の電極3は、酸化インジウム(In)に対して少量(数%)の酸化錫(SnO)を混合物させたITO(Indium Tin Oxide)を、厚さ100nm程度となるように形成することが望ましい。第1の電極3は、第2のクラッド層6がP型半導体の場合、ニッケル(Ni),白金(Pt),パラジウム(Pd),ロジウム(Rh),金(Au),イリジウム(Ir),ルテニウム(Ru),オスミウム(Os)から選択された1種類の金属、若しくはこれらのうちいずれか1つを含む合金で第1の電極3を構成してもよい。一方、第1の電極3は、第2のクラッド層6がN型半導体の場合、アルミニウム(Al)、チタン(Ti)、金(Au)、クロム(Cr)等から選択された1種類の金属、若しくはこれらのうちいずれか1つを含む合金で第1の電極3を構成してもよい。
導電性基板1の主面1b上には主面1bのほぼ全体にわたって、第2の電極4が形成されている。この第2の電極4は、導電性基板1と低抵抗接触が可能な金(Au)、又は金(Au)とゲルマニウム(Ge)、又は金(Au)とゲルマニウム(Ge)とニッケル(Ni)等の金属を真空蒸着することによって形成される。また、第2の電極4は、導電性基板1と電気的にも機械的にも接続されている。第2の電極4は、導電性基板1の主面1b側に設けられているが、逆に、主面側1bと主面側1aとを逆に用いることにより、主面側1aに設けるようにしても良い。ただし、この場合、主面1b側に活性層形成部2及び空洞部11を設ける。
第1の電極3の上面のほぼ中央には、半導体発光素子の外部接続用のパッド電極9が形成されている。パッド電極9は金(Au)若しくはアルミニウム(Al)からなる。パッド電極9は第1の電極3の上面の全面には形成されず、半導体発光素子を平面的に見て、第1の電極3の一部がパッド電極9の外側で露出している。パッド電極9は、外部接続ワイヤを接続するボンディング工程に耐えることができる厚みを有している必要があり、例えば100nm〜100μmの厚みを有する。従って、パッド電極9は、活性層7から発せられる光に対して光透過性を有さず、わずかに光透過性を有していたとしても、外部接続ワイヤが接続されると、光を透過することが困難となる。
上述した構造に代えて、活性層形成部2と第1の電極3の間に公知の電流拡散層やコンタクト層を形成してもよい。また、活性層7と第1の電極3の間のパッド電極9直下に公知の電流ブロック層を形成してもよい。さらに、導電性基板1、第1のクラッド層5、活性層7、及び第2のクラッド層6のそれぞれの導電型を本実施形態と反対の導電型としてもよい。
次に、本実施形態における半導体発光素子の平面視における構成を図2〜図4を参照して説明する。
すでに述べたように、平面視において、活性層形成部2の内側に配置され、活性層形成部2の上面から活性層7を貫通して形成された複数の孔10と、各孔10から連続して導電性基板1へと形成された凹部11aによる空洞部11が形成されている。
空洞部11は、活性層形成部2の下面と、凹部11aの底部とから構成され、活性層形成部2と導電性基板1との間に配置しており、図2から図4各々に示されるように、平面視において、孔10を中心としてその周囲に形成され、活性層形成部2の下面の一部と、凹部11aの外殻領域の一部とが重なっており、空洞部11は孔10より幅が広く、孔10の領域を完全に含んでいる。したがって、凹部11aと平面視にて重なっている、活性層形成部2の下面の領域は空洞部11によって露出された状態となっている。
図2に示すように、平面視において、空洞部11と隣り合う他の空洞部11とが接するように形成してもよい。
そして、図2のように、隣り合う空洞部11が互いに接するように形成されていることにより、活性層形成部2の下面における露出部R(活性層形成部2と空洞部11との界面)にて、活性層形成部2と空気との屈折率の違いにより、活性層7から下方向に放射した光を反射しやすくなり、活性層7の放射する光の取り出し効率が向上するため、半導体発光素子の発光効率が向上する。
なお、一般的な半導体発光素子において、パッド電極9と第2の電極4との間に順方向電圧を印加した際、電流通路は半導体発光素子のパッド電極9直下を流れるものは短く、一方、パッド電極9から離れるほど長くなる。よってパッド電極9から離れるほど発光強度は弱くなる。
ここで、パッド電極9の周囲に空洞部11が設けられている場合、パッド電極9を取り囲む方向(円周の方向)に隣り合う空洞部11が接していると、半導体発光素子の上方から見た光はリング状の縞となってしまう。そこで、パッド電極9から離れる方向(半径方向)に隣り合う空洞部11が接していると、リング状の縞が目立たなくなる。
また、図3に示すように、パッド電極9近傍の空洞部11を活性層形成部2の外周領域(外郭)よりも密に配置してもよい。パッド電極9は外部配線と接続されるため厚く形成する必要があり、光非透過性を有している。パッド電極9近傍の空洞部11を活性層形成部2の外周領域(外郭)よりも密に配置することで、パッド電極9直下近傍の電流通路を狭くしてパッド電極9近傍の電流を従来に比べてより少なく、パッド電極9から遠い領域の電流を従来に比べてより多くする事ができる。
さらに、パッド電極9直下で発した光を活性層形成部2と空洞部11との界面において反射させることで導電性基板1にて吸収される光を少なくすることができる。さらに、パッド電極9で遮断される光をさらに空洞部11で反射させることによって、半導体発光素子の外部へと光を取り出すことができる。したがって、半導体発光素子の発光効率を向上することができる。ここで、平面視にて見た孔10の幅(径)は200nm〜100μmであり、より好ましくは1μm〜3μmである。
また、図4に示すように、半導体発光素子の中央から外側に向かう放射状の領域にて、孔10及び空洞部11が形成される領域と、孔10及び空洞部11が形成されない領域との2つの領域を形成するとにより、半導体発光素子の機械的強度の低下を抑制することができる。
以下に、活性層7を貫通する孔10と活性層形成部2の下に空洞部11を形成し、活性層形成部2の下面(すなわち、バッファ層12の下面)に露出部R(活性層形成部2の下面と空洞部11との界面)を生成することによる半導体発光素子の発光強度の向上について説明する。
活性層形成部2の下部に対して、孔10に対応した位置に空洞部11を配置することにより、活性層7が放射した光のうち、下方向(導電性基板1方向)に進行する光の一部が空洞部11によって露出した活性層形成部2下面の露出部Rと、空洞部11(すなわち空気)との界面に到達する。
このとき、上記界面に活性層7からの光が到達した際、活性層形成部2と空気との屈折率が異なるため、少なくとも界面に到達した一部の光が反射し、半導体発光素子の上方(活性層形成部2の上部方向)あるいは側方(横方向)に進行方向を変化させることができる。
例えば、活性層形成部2がGaNにて形成されている場合、InGa1−xN(ここで、0<x<0.2)で形成された活性層7から放射される光は約470nmである。
このとき、GaNの屈折率が約2.5であり、空気の屈折率が1.0であり、導電性基板1がシリコン基板である場合に屈折率は約4.5である。
したがって、GaN(活性層形成部2)からGaN/空気(空洞部11)の界面に達した場合と、GaNからGaN/導電性基板1の界面に達した場合とにおいて、GaN/空気の界面の方がGaN/導電性基板1の界面よりも反射が起こり易いことが判る。
また、導電性基板1であるシリコン基板は、半導体発光素子1の土台として機能する必要があり、ある程度の厚さ(200μm〜500μm)とされているため、非透過性であり、入射する光を熱に変換してエネルギーを吸収することとなる。
したがって、空洞部11を形成することにより、活性層形成部2の下面の一部を露出し、活性層形成部2の下面と空気との界面を形成することにより、この界面にて下方に進行してきた光の一部を、良好に反射させることによって、半導体発光素子の上方あるいは側方に進行方向を変更させることが可能となる。
また、活性層形成部2の発光機能を有する部分の形状は、厚さが薄く、厚さ対して横方向に長い構造として形成されている。
このため、従来例の場合のように活性層形成部2の外郭側に反射部を設けると、平面的に見て、活性層形成部2中央部にて放射された光を、半導体発光素子の外部に取り出すため、光が長い経路を伝搬することとなる。屈折を繰り返す毎に光は、エネルギーを消費することとなり、活性層7が放射した光を取り出す効率が低下することとなる。
しかしながら、本実施形態の半導体発光素子は、以下の(1)から(3)により、活性層7にて放射された光の取り出し効率の向上を可能としている。
(1)活性層形成部2の下部に空洞部11を設けることにより、活性層7にて放射された光のうち、導電性基板1方向に向かう、すなわち下方向に進行する光の一部が、空洞部11により露出した活性層形成部2の下面と空気との界面Rにて反射され、半導体発光素子の上方または側方に進行方向を変更させ、導電性基板1における吸収を抑制することができる。
(2)(1)において側方に進行する光は、活性層形成部2に設けられた複数の孔10にて露出された活性層形成部2の側面と空気との界面にて、この光の一部が上述した活性層形成部2の下面と空気との界面と同様に反射される。
(3)(2)において反射した光はさらに進行方向を変更して上方の光となる。よって容易に上方に向かう光とすることができ、活性層7から放射された光のエネルギーが反射を繰り返すことで消費されることを抑制し、光の取り出し効率を向上させる。
また、上記界面Rに対応する活性層形成部2の露出した下面には、多数の凹凸を有する第1の凹凸20が形成されていることが望ましい。この第1の凹凸20は、導電性基板1の主面1aに対して角度を有する溝(例えば、逆角錐形状または逆円錐形状)として多数形成されている。なお、形成される溝はすべて同一の寸法でなくてもよく、また溝と溝との間に間隔があってもよい。
このように、界面Rに第1の凹凸20が形成されている効果を、図5を用いて以下に示す。図5は、図1のSの領域を拡大したものであり、第1の凹凸20の形状(この場合の溝は逆円錐形状)を示す概念図である。
図5に示すように、活性層7から放射された下方に進行した光のうち、(i)の領域に到達した光は、界面Rではなく活性形成層2と導電性基板1との界面であるため、一部が反射し、残りが導電性基板1内に進行し、熱に変換されて消費されてしまう。
一方、(ii)の領域に達した光は、界面Rにて反射して上方へ進行を変化させる。この際、界面Rに第1の凹凸20が形成され、この第1の凹凸20の角度が導電性基板1の主面1aに対して角度を有しているので、下方に進行する光が反射し易い(偏光し易い)。その結果、より上方に進行を変化させる光の量が増加し、活性層7が放射する光の取り出し効率、すなわち発光効率を、従来例に比較して向上させることができる。
また、透明電極である第1の電極3と活性層形成部2との界面に、反射の臨界角以上の角度を有して射する光は、この界面にて反射して半導体発光素子から放射光として、外部に射出されない。
例えば、第2クラッド層6がGaNにて形成されている場合、第1の電極3とGaNとの屈折率の違いにより、臨界角以上の角度にて入射すると、この入射した光は空気とGaNとの界面にて反射してしまう。
そこで、透明電極である第1の電極3と第2クラッド層6(活性層形成部2)との界面に、図6に示すように、多数の溝にて、第2の凹凸21を形成することが望ましい。
すなわち、透明電極である第1の電極3の下面には凹凸が形成されている。第1の電極3と活性層形成部2との界面に、上記第2の凹凸21を形成することで、第2の凹凸21の側辺の角度により、光の入射角が臨界角以下となる。この結果、この第1の電極3と活性層形成部2との界面にて、光が反射することを抑制し、半導体発光素子の外部に活性層7が放射した光を効率的に取り出すことができる。
ここで、第2の凹凸21は、第1の凹凸20のように、より多くの光を反射させることが目的ではなく、より多くの光に対して、第1の電極3と活性層形成部2との界面に達する光の入射角が臨界角以内となるように配置されことが重要である。このため、第2の凹凸21の半球状の凹凸、例えば第2の溝21の凹部と隣接する凹部との幅は第1の凹凸20に比較して小さく、すなわち凹凸の繰り返しは細かい間隔にて形成され、細かく高い密度にて形成されることが必要である。
また、第1の電極3に形成される第2の凹凸21は、図5に示すように、第1の電極3の下面のみに凹凸を形成しても良い。
また、逆に第1の電極3の上面だけに第2の凹凸21を形成しても良いし、さらに、第1の電極3の上面及び下面の双方に第2の凹凸21を形成しても良い。
上述した構成とすることにより、図5の(iii)で示すように、空洞部11と活性層形成部2との界面Rにて、下方に進行する光を反射させ、進行する方向が変えた光のうち、一部は孔10の側壁にて反射し、さらに進行方向を変え、第1の電極3と活性層形成部2との界面に達する。
そして、第1の電極3と活性層形成部2との界面に第2の凹凸21が設けられていることにより、この界面に入射する光の入射角が臨界角以内の光が増加し、より多くの臨界角以内の光が半導体発光素子の外へ出ることができる。
第2の凹凸21は図3で示す空洞部11のように、パッド電極9近傍を、半導体発光素子の側方(外郭側)に比較して密に配置することにより、孔10の側壁にて反射する光が増加し、パッド電極9直下で遮られる光を抑制する事ができる。
さらに、空洞部11も図3と同様の位置に配置されていると、パッド電極10直下から下方に進行する光が、空洞部10と活性層形成部2との界面Rにて反射し、そして光が第2の凹凸21にて反射せず入射するので、従来例に比較して、より光を取り出す効率を向上させることができる,
なお、図1は図4におけるA−Aにて切断した断面図であるが、一方、図4のB−Bにて切断した断面図を図7に示す。この図7のように、図4のB−Bにおける断面構造は、孔10が形成されていない構造となる。
次に、図5及び図6を参照し、本実施形態による半導体発光素子の製造方法を説明する。導電性基板1の主面1a上に、周知のMOCVD(Metal Organic Chemical Vapor Deposition)法によって、バッファ層12、第1のクラッド層5、活性層7、第2のクラッド層6を形成する。バッファ層12のうち、第1のバッファ層を形成する場合には、TMA(トリメチルアルミニウム)とアンモニアを反応室の中にそれぞれ決められた割合で流し込み、所定の厚みを有するAlN層を形成する。バッファ層12のうち、第2のバッファ層を形成する場合には、TMG(トリメチルガリウム)とアンモニアをそれぞれ決められた割合で流し込み、所定の厚みを有するGaN層を形成する。
続いて、バッファ層12の上に第1のクラッド層5、活性層7、第2のクラッド層6を順次積層する。さらに、第2のクラッド層6の全面上に、第2のクラッド層6と低抵抗(オーミック)接触するITO(第1の電極3)とパッド電極9とを、真空蒸着法、スパッタリング法、又はCVD法等により堆積して第1の電極3を形成した後、アニール処理する(図8(a))。ここで、第1の電極3を形成した後に、パッド電極9となる金属膜を蒸着し、その後、アニール処理を行う。
続いて、凹部11aを形成する準備段階として、凹部11aの中心に相当する領域に開口部が形成されるように、SiOからなる酸化膜41を、パッド電極9となる層上に選択的に形成する(図8(b))。この酸化膜41をエッチングマスクとして、反応性イオンエッチング(RIE)によってドライエッチングを行う。これによって、パッド電極9,第1の電極3、活性層形成部2、及びバッファ層12を貫通して導電性基板1の主面1aに達し、断面形状がU字状の孔10が形成される。孔10の幅は200nm〜100μmであり、より好ましくは1〜3μmである。孔10の底には、導電性基板1の表面が露出している(図8(c))。
そして、上記酸化膜41を除去し、エッチングによりパッド電極9を所定の形状(本実施形態においては素子の中央)に形成する。さらに、SiOからなる酸化膜42を選択的に形成する。これによって、孔10の底面、すなわち導電性基板1の表面は露出した状態で、孔10の側面及び露出されているパッド電極9,第1の電極3は酸化膜42によって被覆される(図8(d))。続いて、導電性基板1をエッチング可能なエッチング液(例えば、導電性基板1がシリコン基板の場合、フッ酸(HF)と硝酸(HNO)の混合液)を用いて、孔10の形成により露出した導電性基板1の表面をエッチングする。これによって、孔10の形成により導電性基板1の露出した部分を中心として、導電性基板1の内部にほぼ等方向に広がる凹部11aが形成される。凹部11aは活性層形成部2の直下の領域にも形成される(図8(e))。これにより、孔10と空洞部11とが連続して形成され、活性層形成部2の下面と空洞部11との界面Rが形成される。
次に、バッファ層12(バッファ層12を設けない場合には、活性層形成部2。以下同じ)の表面のうち、空洞部11と接する領域であって凹部11aと対向する領域(凹部11aが形成されたことによって露出したバッファ層12の下面)に多数の凹凸14(第1の凹凸20)が形成されている結果、空洞部11の上面(バッファ層12と接する面)は、多数の凹凸14を有する租面となっている。活性層形成部2の下面における界面Rが平坦である場合、活性層形成部2から発せられて下方向に向かう光は、空洞部11(空気)に対する入射角度が臨界角よりも大きくなければ、反射しない。しかし、本実施形態による半導体発光素子では、活性層形成部2の下面に多数の凹凸14が形成されているので、偏光によって反射する光が増加し、光取り出し効率を向上することができる。
多数の凹凸14の形成方法としては、界面Rが形成された後、リン酸(HPO)若しくは水酸化カリウム(KOH)の溶液をエッチング液として約70℃に温めてエッチングする。上記エッチング液に対する、酸化膜42を構成するSiOのエッチング速度が、バッファ層12(バッファ層12を設けない場合には、発光層2)を構成するIII−V族化合物半導体よりも遅いので、酸化膜42はエッチングされないが、凹部11aを形成することによって露出したIII−V族化合物半導体層(バッファ層12または活性層形成部2)の表面に多数の凹凸14が形成される(図8(f))。
そして、パッド電極9上部の酸化膜42を除去することにより、本実施形態の半導体発光素子が形成されることとなる。
また、上述した構成において、第1の電極3及び第2クラッド層6との界面に、第2の凹凸21を形成する場合、図8(a)において、第2のクラッド層6としてIII−V族化合物半導体層の膜を形成する。そして、第2のクラッド層6上面に、ポロスチレンとポリメタクリル酸メチルが結合した高分子を第2の凹凸21の高さに対応した厚さに塗布し、所定の温度(例えば、250℃程度)にて加熱する。
そして、 酸素プラズマにて上記ポリメタクリル酸メチルをエッチングすると、自己組織化したポリスチレン固化領域が斑点状に残る。
上記ポリスチレン固化領域をマスクとして、露出された第2のクラッド層6を所定の深さにエッチングすることにより、細かな凹凸が上面に形成された第2のクラッド層6を形成する。そして、この第2の凹凸を有する第2のクラッド層6上面に、第1の電極3の膜を形成する。
本発明では、空洞部11と活性層形成部2との界面Rに第1の凹凸20を形成することにより、光の進行する角度を変換して、第1の電極3と活性層形成部2との界面に対して、臨界角範囲内の入射角の光の量を増加させる。これにより、第1の電極3と活性層形成部2との界面にて反射する光の量を抑制して、半導体発光素子の外部に出射される光の量を増加させることができ、活性層7の放射した光をより効果的に取り出しやすくなる。
すなわち、第1の実施形態によれば、発光効率を、従来例に比較して向上させることができる。
<第2の実施形態>
第2の実施形態による半導体発光素子の構造を図9を用いて説明する。図9は第2の実施形態による半導体発光素子の断面構造を示す概念図である。第1の実施形態と同様な構成については、同一の符号を付して説明を省略する。パッド電極9直下の導電性基板1の領域と保護素子を形成している領域以外は、第1の実施形態における構造と同様である。平面構造としては、パッド電極9により保護素子形成領域100が覆われているため、図2〜図4と同様となる。
本実施形態は、半導体発光素子と、これを保護するための保護素子とを組み合わせた複合半導体装置に関する。化合物系半導体を活性層形成部2に使用した発光素子は、静電破壊耐量が比較的小さいため、例えば100Vよりも高いサージ電圧が印加されると、破壊に至ることがある。そこで、半導体発光素子の静電保護のため、発光素子と共にダイオードやコンデンサ等の保護素子を同一パッケージ内に搭載することが考えられる。
図9において、導電性基板1には、第1の導電型の不純物(p型半導体とする不純物)がドープされている。
活性層形成部2から、導電性基板1が露出するように、凹部30が形成されている。凹部30によって露出した導電性基板1の上面に、導電性基板1と異なる第2の導電型の不純物(n型半導体とする不純物)を注入(ドープ)し、導電性基板1と異なる導電型の不純物の領域として半導体領域(不純物拡散層)40が形成されている。
この複合半導体装置は、発光素子としての発光ダイオードと、保護素子としてのショットキーバリアダイオードで構成される。図9において、導電性基板1の発光素子形成領域200における活性層形成部2と第1の電極3と第2の電極4とからなる部分を発光素子部又は発光素子と呼び、一方、保護素子形成領域100における導電性基板1の半導体領域40と導電性基板1との接合にて形成されるpnダイオードを保護素子と呼ぶことができる。
ここで、導電性基板1は、発光素子及び保護素子の電流通路として機能する。すなわち、導電性基板1の中央の半導体領域40はpnダイオードの本体部としても機能すると共に、この電流通路として機能し、また導電性基板1の半導体領域40を囲む発光素子が形成された導電性基板1の発光素子形成領域200は発光素子の電流通路として機能する。
また、凹部30の側面に形成された絶縁膜42により、上記半導体領域40に対してコンタクトを形成する第1の電極3の第2の部分3aが、活性層形成部2に電気的に接続されないように絶縁膜50にて絶縁し、凹部30の底面の一部がコンタクト領域として絶縁膜50の底が開口され、すなわち、半導体領域の上面の少なくとも一部が露出するようにコンタクト孔が形成され、第1の電極3の第2の部分3aが半導体領域40に電気的に接続されている。
ここで、半導体領域40の露出部と、第1の電極3の第2の部分3aとは低抵抗(オーミック)接続されている。
そして、第1の電極3の第2の部分3aと、第1の電極3の第1の部分3b(第1の実施形態の第1の電極3に対応)とを電気的に接続させるため、絶縁膜50よりも平面視において、外側に大きく第1の電極の第2の部分3aを形成している。
なお、図1における第1の電極3が図9の第1の電極3の第1の部分3bに相当する。
また、第3の凹部30の内側にパッド電極9を形成する。この第2の実施形態における半導体発光素子の構造は、導電性基板1と半導体領域40とにおけるpn接合により、発光素子の静電耐量を向上させる保護素子形成領域100を、パッド電極9直下に形成することである。さらに、パッド電極9から周囲に外側に向かって、光の進行方向を変える孔10及び空洞部11とを、発光素子形成領域200における活性層形成部2に対して蜂の巣状に形成し、素子の中央に保護素子形成領域100を有する複合半導体装置の構造である。
ここで、第2の実施形態における半導体発光素子を形成する際、孔10と第3の凹部30とを同時に形成しても良い。
また、導電性基板1と半導体領域40とにより、保護素子であるpn接合を形成するのではなく、すなわち半導体領域40を形成せずに、導電性基板1にショットキー接合となるショットキー電極を、図9にて第1の電極の第2の部分3aとのコンタクトがとられている導電性基板1の領域において、第1の電極の第2の部分3aと導電性基板1との間に介挿して形成しても良い。
上記導電性基板1とショットキー接合を形成する上記ショットキー電極、すなわちショットキー接触金属層は、例えばチタン(Ti),白金(Pt),クロム(Cr),アルミニウム(Al),サマリウム(Sm),白金シリサイド(PtSi)、パラジウムシリサイド(PdSi)等からなり、絶縁膜50に形成されたコンタクト孔を介して導電性基板1の表面にショットキー接触している。上述したように、保護素子としてのショットキーバリアダイオードは、導電性基板1とショットキー電極とによって形成される。
ボンディングパッド9は、平面的に見て第1の電極の第2の部分3aの内側において、活性層形成部2の表面積よりも小さい表面積を有するように形成され、かつアルミニウム(Al)又は金(Au)等からなる外部接続用ワイヤを結合することができる金属からなり、第1の電極の第2の部分3aと接続されるともに、この第1の電極の第2の部分3aを介し、半導体領域40(あるいはショットキー電極)にも接続されている。また、パッド電極(ボンディングパッド)9は、第1の電極の第1の部分3bと、第1の電極の第2の部分3aを介して接続されている。
パッド電極9は、平面視にて、すなわち導電性基板1の主面1aに対して垂直な方向から見て、活性層形成部2の少なくとも内側一部と保護素子形成領域100の少なくとも一部を覆い、かつ活性層形成部2の少なくとも外側一部を覆わないように配置され、かつ第3の電極の第1の部分3aとショットキー電極とを電気的に接続するように形成されている。
保護素子形成領域100は、平面的に見て、パッド電極9の内側に配置されている。保護素子形成領域24が、平面視においてパッド9の外側にはみ出ても、保護素子の機能が低下することはない。
また、第2の電極4は金属層からなり、第1の実施形態と同様に、導電性基板1の主面1bの全面に形成されている。すなわち、第2の電極4は導電性基板1の保護素子形成領域100及び発光素子形成領域200の両方の下面にオーミック接触している。
パッド電極9は、発光素子の外部接続電極としての機能の他に、pn接合ダイオードの半導体領域40(またはショットキーバリアダイオードのショットキー電極)を発光素子に接続する機能を有する。第2の電極4は、発光素子と保護素子の両方の電極として機能する。従って、図9に示す複合半導体装置は、図10に示す発光素子としての発光ダイオード61と、保護素子としてのショットキーバリアダイオード62との逆並列接続回路として機能する。
ショットキーバリアダイオード62は、発光ダイオード61に所定値以上の逆方向の過電圧(例えばサージ電圧)が印加されたときに導通する。これにより、発光ダイオード61の電圧はショットキーバリアダイオード62の順方向電圧に制限され、発光ダイオード61が、静電気等に基づく逆方向の過電圧から保護される。
ショットキーバリアダイオード62の順方向の導通開始電圧は発光ダイオード61の許容最大逆方向電圧以下に設定される。すなわち、ショットキーバリアダイオード62の順方向の導通開始電圧は、発光ダイオード61が破壊される恐れのある電圧よりも低い値に設定される。なお、ショットキーバリアダイオード62の順方向の導通開始電圧は、正常時に発光ダイオード61に印加される逆方向の電圧よりも高く、かつ発光ダイオード61が破壊される恐れのある電圧よりも低いことが望ましい。
上述した構成により、第2の実施形態による半導体発光素子は、第1の実施形態の効果に加えて光取り出し面積の低減を抑制し、素子の静電耐性を向上させる保護素子を形成することができ、保護素子内蔵の発光素子(複合半導体装置)の小型化を図ることができる。
本発明の第1の実施形態による半導体発光素子の断面構造を示す概念図である(図4のA−Aでの線視断面)。 本発明の第1の実施形態による半導体発光素子の平面構造を示す概念図である。 本発明の第1の実施形態による半導体発光素子の他の平面構造を示す概念図である。 本発明の第1の実施形態による半導体発光素子の他の平面構造を示す概念図である。 本発明の第1の実施形態(あるいは第2の実施形態)による領域Sの活性層形成部2及び空洞部11の詳細な断面構造を示す概念図である。 本発明の第1の実施形態による半導体発光素子の第2の凹凸21の配置を示す平面構造の概念図である。 本発明の第1の実施形態による半導体発光素子の断面構造を示す概念図である(図4のB−Bでの線視断面)。 本発明の第1の実施形態による半導体発光素子の製造方法を説明するための模式断面図である。 本発明の第2の実施形態による複合半導体素子の断面構造を示す概念図である。 本発明の第2の実施形態による複合半導体素子の等価回路の構成を示す概念図である。
符号の説明
1…導電性基板
1a,1b…主面
2…活性層形成部
3…第1の電極
3a…第1の電極の第2の部分
3b…第1の電極の第1の部分
4…第2の電極
5…第1クラッド層
6…第2クラッド層
7…活性層
9…パッド電極
10…孔
11…空洞部
11a…凹部
20…第1の凹凸
21…第2の凹凸
30…凹部
40…半導体領域
42…酸化膜
100…保護素子形成領域
200…発光素子形成領域

Claims (8)

  1. 基板と、
    該基板と異なる材料の化合物半導体の材料にて、基板の一方の主面に形成された活性層を含む活性層形成部と、
    該活性層形成部の上面から活性層を貫通する複数の孔と、
    該孔の位置に対応して前記活性層と基板との間に設けられ、平面視において前記孔に比較して面積が大きい空洞部と
    を有し、
    前記活性層形成部の下部に前記空洞部が延伸して形成され、平面視において、空洞部の領域と重なる、延伸した活性層形成部の下部が露出されていることを特徴とする半導体発光素子。
  2. 前記空洞部が前記孔から連続して形成されたものであり、平面視において活性層形成部の上面に設けられたパッド電極から離れる方向の隣り合う空洞部同士が互いに接して形成されていることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記基板が前記活性層から出射される光に対して非透過性であることを特徴とする請求項1または請求項2に記載の半導体発光素子。
  4. 前記活性層形成部の上面に設けられたパッド電極をさらに有し、
    平面視において、素子の外周領域に比較し、前記パッド領域近傍にて空洞部がより密に形成されていることを特徴とする請求項2または請求項3に記載の半導体発光素子。
  5. 前記基板がシリコン系基板であり、前記活性層形成部が窒化物系化合物半導体から形成されていることを特徴とする請求項1から請求項4のいずれかに記載の半導体発光素子。
  6. 前記活性層形成部の露出された下部に多数の第1の凹凸が形成されていることを特徴とする請求項1から請求項5のいずれかに記載の半導体発光素子。
  7. 前記活性層形成部の上面に形成された透明電極をさらに有し、
    該透明電極の上部に前記第1の凹凸に比較して、平面視において凹部と凸部との幅の小さな多数の第2の凹凸が形成されていることを特徴とする請求項6に記載の半導体発光素子。
  8. 前記パッド電極が平面視にて素子中央に形成され、該パッド電極の下部に素子を高圧から保護する保護素子が形成され、該保護素子の周囲に前記活性層形成部が形成されていることを特徴とする請求項1から請求項7のいずれかに記載の半導体発光素子。
JP2006327294A 2006-12-04 2006-12-04 半導体発光素子 Expired - Fee Related JP4765916B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006327294A JP4765916B2 (ja) 2006-12-04 2006-12-04 半導体発光素子
US11/936,267 US7723732B2 (en) 2006-12-04 2007-11-07 Semiconductor light-emitting device and manufacturing method thereof
TW096142637A TW200832760A (en) 2006-12-04 2007-11-12 Semiconductor light-emitting device and manufacturing method thereof
CN200710168199.9A CN100557836C (zh) 2006-12-04 2007-11-28 半导体发光器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006327294A JP4765916B2 (ja) 2006-12-04 2006-12-04 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2008141057A JP2008141057A (ja) 2008-06-19
JP4765916B2 true JP4765916B2 (ja) 2011-09-07

Family

ID=39474676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006327294A Expired - Fee Related JP4765916B2 (ja) 2006-12-04 2006-12-04 半導体発光素子

Country Status (4)

Country Link
US (1) US7723732B2 (ja)
JP (1) JP4765916B2 (ja)
CN (1) CN100557836C (ja)
TW (1) TW200832760A (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100102338A1 (en) * 2008-10-24 2010-04-29 Epivalley Co., Ltd. III-Nitride Semiconductor Light Emitting Device
KR101055090B1 (ko) * 2009-03-02 2011-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI408832B (zh) * 2009-03-30 2013-09-11 Huga Optotech Inc 具有中空結構之柱狀結構之發光元件及其形成方法
KR101154596B1 (ko) * 2009-05-21 2012-06-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
KR101125395B1 (ko) * 2009-10-28 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR100974787B1 (ko) * 2010-02-04 2010-08-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101648809B1 (ko) * 2010-03-08 2016-08-17 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
TWI393270B (zh) * 2010-05-14 2013-04-11 Ind Tech Res Inst 發光二極體晶片及其製造方法
KR20120004159A (ko) * 2010-07-06 2012-01-12 삼성전자주식회사 기판구조체 및 그 제조방법
TWI446578B (zh) * 2010-09-23 2014-07-21 Epistar Corp 發光元件及其製法
CN102130271A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 Led芯片封装结构与白光led发光装置
CN102130249B (zh) * 2010-09-28 2013-05-01 映瑞光电科技(上海)有限公司 超亮度发光二极管及其制作方法
CN102655195B (zh) * 2011-03-03 2015-03-18 赛恩倍吉科技顾问(深圳)有限公司 发光二极管及其制造方法
TW201238079A (en) * 2011-03-04 2012-09-16 Genesis Photonics Inc LED structure
CN102683533B (zh) * 2011-03-14 2014-12-10 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN102683528B (zh) * 2011-03-14 2015-03-18 新世纪光电股份有限公司 发光二极管结构
CN102760813B (zh) * 2011-04-26 2015-02-04 展晶科技(深圳)有限公司 发光二极管及其制造方法
US8344392B2 (en) * 2011-05-12 2013-01-01 Epistar Corporation Light-emitting element and the manufacturing method thereof
US9502603B2 (en) * 2011-05-12 2016-11-22 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
KR20130128745A (ko) * 2012-05-17 2013-11-27 서울바이오시스 주식회사 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
US9000415B2 (en) * 2012-09-12 2015-04-07 Lg Innotek Co., Ltd. Light emitting device
TWI563686B (en) * 2012-12-21 2016-12-21 Hon Hai Prec Ind Co Ltd Led chip and method manufacturing the same
CN103208568A (zh) * 2013-04-01 2013-07-17 厦门市三安光电科技有限公司 氮化物发光二极管及制作方法
TWI509842B (zh) * 2013-09-02 2015-11-21 Lextar Electronics Corp 發光二極體的封裝結構及其製造方法
TWI493617B (zh) * 2013-10-07 2015-07-21 Nat Univ Tsing Hua 部分隔離矽基板之三族氮化物半導體裝置之製作方法
DE102013111503B4 (de) * 2013-10-18 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
JP6255235B2 (ja) * 2013-12-20 2017-12-27 株式会社ディスコ 発光チップ
KR102539444B1 (ko) * 2018-05-16 2023-06-02 엘지전자 주식회사 반도체 발광 소자를 이용한 램프 및 그 제조 방법
JP7424038B2 (ja) * 2019-12-23 2024-01-30 セイコーエプソン株式会社 発光装置、および、プロジェクター

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173773A (ja) * 1986-01-27 1987-07-30 Sharp Corp 発光ダイオ−ド
JPH04223380A (ja) * 1990-12-25 1992-08-13 Stanley Electric Co Ltd 基板付ledチップ及びその製造方法
DE69204828T2 (de) * 1992-06-09 1996-05-02 Ibm Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer.
JP3158869B2 (ja) * 1993-06-30 2001-04-23 日立電線株式会社 発光ダイオード及びその製造方法
JP3257286B2 (ja) * 1994-10-17 2002-02-18 日立電線株式会社 発光ダイオードの製造方法
JP2907170B2 (ja) * 1996-12-28 1999-06-21 サンケン電気株式会社 半導体発光素子
JPH10341034A (ja) * 1997-06-05 1998-12-22 Hitachi Cable Ltd 発光ダイオード
JP2003347578A (ja) * 2002-05-23 2003-12-05 Rohm Co Ltd 半導体発光素子
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
JP2006237467A (ja) * 2005-02-28 2006-09-07 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP2006253298A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体発光素子及び半導体発光装置

Also Published As

Publication number Publication date
JP2008141057A (ja) 2008-06-19
CN101197410A (zh) 2008-06-11
CN100557836C (zh) 2009-11-04
TW200832760A (en) 2008-08-01
US7723732B2 (en) 2010-05-25
US20080128716A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
JP4765916B2 (ja) 半導体発光素子
JP4929924B2 (ja) 半導体発光素子、その製造方法、及び複合半導体装置
JP5777879B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
US8716732B2 (en) Light emitting element
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
JP5246199B2 (ja) Iii族窒化物半導体発光素子
KR101259969B1 (ko) 발광 장치
JP2011029612A (ja) Iii族窒化物半導体発光素子
JP2006294907A (ja) 窒化ガリウム系化合物半導体発光素子
JP2009032882A (ja) 半導体発光素子及び半導体発光素子製造方法
JP2011198997A (ja) Iii族窒化物半導体発光素子
JPWO2013051326A1 (ja) 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法
JP2011066048A (ja) Iii族窒化物半導体発光素子
JP2014150245A (ja) 発光素子および発光素子パッケージ
JP6159130B2 (ja) 半導体発光素子
TW201637240A (zh) 半導體發光元件及其製造方法
JP2013168547A (ja) Iii族窒化物半導体発光素子およびその製造方法
WO2014192226A1 (ja) 発光素子
JP5989318B2 (ja) 半導体発光素子及びその製造方法
CN111106212A (zh) 垂直结构深紫外发光二极管及其制备方法
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
JP5543164B2 (ja) 発光素子
US9299901B2 (en) Semiconductor light emitting device
JP5123221B2 (ja) 発光装置
KR20150136264A (ko) 발광 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees