KR100797180B1 - 휘도가 향상된 반도체 발광 소자 및 그 제조 방법 - Google Patents

휘도가 향상된 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100797180B1
KR100797180B1 KR1020060057530A KR20060057530A KR100797180B1 KR 100797180 B1 KR100797180 B1 KR 100797180B1 KR 1020060057530 A KR1020060057530 A KR 1020060057530A KR 20060057530 A KR20060057530 A KR 20060057530A KR 100797180 B1 KR100797180 B1 KR 100797180B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
emitting device
semiconductor light
semiconductor
Prior art date
Application number
KR1020060057530A
Other languages
English (en)
Other versions
KR20060135568A (ko
Inventor
박형수
Original Assignee
(주)에피플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에피플러스 filed Critical (주)에피플러스
Priority to PCT/KR2006/002468 priority Critical patent/WO2007001141A1/en
Priority to US11/993,019 priority patent/US20100015739A1/en
Publication of KR20060135568A publication Critical patent/KR20060135568A/ko
Application granted granted Critical
Publication of KR100797180B1 publication Critical patent/KR100797180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 고휘도 특성을 갖는 반도체 발광 소자 및 그 제조 방법에 관한 것이다. 상기 반도체 발광 소자의 제조 방법은, (a) 반도체 발광 소자를 제작하기 위한 기판의 표면을 식각하여 다수 개의 깊은 트렌치들을 형성하는 단계와, (b) 상기 깊은 트렌치들이 형성된 상기 기판의 표면위에 반도체 발광 소자를 구성하는 다수 개의 반도체막들을 순차적으로 성장시키는 단계를 구비한다. 상기 깊은 트렌치들은 소정의 깊이를 가지도록 형성함으로써, 상기 기판의 표면위에 반도체막을 성장시키더라도 상기 기판에서의 상기 깊은 트렌치들이 형성된 영역에는 중공(Void)이 형성되며, 상기 기판에 형성된 다수 개의 중공들은 반도체 발광 소자에서 생성된 빛들에 대하여 반사체(reflector)로 작용하게 된다.
본 발명에 의하여 제조된 반도체 발광 소자는 외부 양자 효율 및 내부 양자 효율이 향상되어 고휘도 특성을 갖는다.
LED, 트렌치, 결정 결함, 외부 양자 효율, 내부 양자 효율

Description

휘도가 향상된 반도체 발광 소자 및 그 제조 방법{Semiconductor light Emitting device having improved luminance and method thereof}
도 1은 종래의 기술에 따른 패턴을 갖는 반도체 발광 소자에서 발생되는 결함들을 예시적으로 도시한 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따라 형성되는 반도체 발광 소자의 기판의 트렌치들의 형태를 예시적으로 도시한 단면도들이다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 발광 소자의 제조 방법을 순차적으로 설명하는 단면도들이다.
도 4는 본 발명의 바람직한 실시예에 따른 반도체 발광 소자의 제조 방법에 따라 제조된 소자의 단면에 대한 SEM 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
300 : 기판
310 : 희생막
320, 321, 322 : 깊은 트렌치
330, 340 : GaN 반도체막
본 발명은 휘도가 향상된 반도체 발광 소자 및 그 제조 방법에 관한 것으로서, 더욱 구체적으로는 결정 결함이 적으면서도 산란 효율을 증가시켜 휘도를 향상시킨 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
반도체 발광 소자인 발광 다이오드(LED)는 기판상에 n형 반도체층, 활성층, P형 반도체층이 순차적으로 적층되어 형성되며, 상기 n형 반도체층과 p형 반도체층 위에 전극을 형성한다. 이와 같은 구조로 이루어지는 발광 다이오드는 활성층에서 생성된 빛이 LED의 외부로 방출됨으로써 발광 소자로서 작용하게 된다. 이러한 특성을 갖는 LED의 휘도를 결정하는 요인은 내부 양자 효율 및 외부 양자 효율이다.
한편, LED 내부에서 생성된 빛 중 일부는 외부로 방출되지 못하고 활성층내에서 반사를 반복하다가 소멸되며, 나머지가 LED의 외부로 방출된다. 그런데, GaN 를 이용한 LED는 내부에서 생성된 빛이 LED 외부로 방출되는 외부 양자 효율이 매우 낮기 때문에, GaN LED의 휘도를 향상시키기 위한 다양한 방안들이 제안되고 있다.
발광 다이오드의 휘도를 향상시키기 위하여 제안된 방안들 중의 하나는, 일본 특개평 11-274568호에 개시된이다. 전술한 특허에 따른 방법은 기판의 표면에 오목부 또는 볼록부를 형성하고 그 위에 LED 를 제작함으로써, 활성층(발광 영역)에서 생성된 광을 산란시켜 외부 양자 효율을 향상시키도록 한다.
도 1은 종래의 기술에 따라 LED의 휘도를 향상시키기 위하여 표면에 요철부를 갖는 패턴을 형성한 기판을 예시적으로 도시한 단면도이다. 도 1에 도시된 바와 같은 패턴들을 기판의 표면에 형성함으로써 빛의 추출 효율(즉, 외부 양자 효율)이 높아지게 되고, 그 결과 고휘도 LED의 제작이 가능해지게 된다.
그런데, 이와 같이 기판상에 패턴을 형성하는 경우에는 광추출 효율은 증가되나 많은 문제점들이 발생하게 된다.
먼저, 상기 패턴이 형성된 기판위에 GaN 반도체막을 성장시키면, 기판에서 패턴이 형성된 부분(즉, 에칭된 부분)과 패턴이 형성되지 않은 부분(즉, 에칭이 되지 않은 부분)의 모두에서 GaN 반도체막의 성장이 일어나거나, 기판과 평행한 면에서만 반도체막의 성장이 일어나게 된다. 이 경우, 각기 다른 핵(Seed) 결정들로부터 성장한 면들이 서로 만나게 되는데, 그 경계면에서 전위(dislocation)과 같은 새로운 결정 결함이 발생하게 되는 문제점이 있다. 도 1에 도시된 바와 같이, 패턴의 경계 부분(도 1의 'a' 영역, 'b' 영역, 'c' 영역, 'd' 영역 )에서 전위(Dislocation)이나 Stacking Fault와 같은 결정 결함이 발생하게 된다. 즉, 도 1에 도시된 바와 같이, 반도체막의 성장에 사용되는 면들이 서로 단차를 가지는 경우, 각각의 면에서 성장하기 시작한 GaN Island들이 서로 만나는 경계면에서 많은 결함을 발생시키게 된다.
이러한 문제점은 반도체 소자(Chip)의 크기가 큰 대면적 소자인 경우에는 수율을 크게 악화시키는 요인이 되기도 한다.
한편, 요철부와 같이 인접한 영역과 단차를 갖는 패턴들이 표면에 형성된 기판위에 GaN 반도체막을 성장시키는 경우, 성장된 GaN 반도체막의 상부면에도 요철부와 같은 단차가 발생하므로 이들을 평탄화시키는 공정이 추가되어야 한다. 이때, 성장된 GaN 반도체박의 상부면을 평탄화시키기 위하여, GaN 반도체막을 상당히 두껍게 성장시켜야 되므로, 시간과 원료의 손실이 매우 크게 되는 문제점이 있다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 결정 결함이 적으면서도 광추출 효율을 향상시킨 고휘도 반도체 발광 소자를 제공하는 것이다.
본 발명의 다른 목적은 전술한 고휘도 반도체 발광 소자를 제조할 수 있는 기판을 제공하는 것이다.
전술한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 반도체 발광 소자의 제조 방법은,
(a) 반도체 발광 소자를 제작하기 위한 기판의 표면을 식각하여 다수 개의 깊은 트렌치들을 형성하는 단계와,
(b) 상기 깊은 트렌치들이 형성된 상기 기판의 표면위에 반도체 발광 소자를 구성하는 다수 개의 반도체막들을 순차적으로 성장시키는 단계를 구비하고,
상기 깊은 트렌치들은 소정의 깊이를 가지도록 형성함으로써, 상기 기판의 표면위에 반도체막을 성장시키더라도 상기 기판에서의 상기 깊은 트렌치들이 형성된 영역에는 중공(Void)이 형성되며, 상기 기판에 형성된 다수 개의 중공들은 반도체 발광 소자에서 생성된 빛의 반사체(reflector)로 사용된다.
전술한 특징을 갖는 반도체 발광 소자의 제조 방법의 상기 (a) 단계는
(a1) 상기 기판위에 희생막을 형성하는 단계와,
(a2) 사진 식각 공정을 이용하여 상기 희생막을 패터닝하는 단계와
(a3) 상기 패터닝된 희생막을 마스크로 하여 상기 기판을 식각하여 다수 개의 깊은 트렌치들을 형성하는 단계와,
(a4) 상기 희생막을 제거하는 단계로 이루어지는 것이 바람직하다.
본 발명의 다른 특징에 따른 반도체 발광 소자는 기판 및 상기 기판위에 순차적으로 형성된 다수 개의 반도체막들로 이루어지며, 반도체막이 형성된 상기 기판의 표면에는 다수 개의 중공들(Void)을 구비하며, 상기 중공들은 상기 반도체 발광 소자에서 생성된 빛의 반사체(reflector)로 사용되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 발광 소자의 제조 방법을 구체적으로 설명한다. 본 발명에 따라 제조되는 반도체 발광 소자는 발광 다이오드(LED:Light Emitting Diode) 등이 될 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 발광 소자의 제조 방법에 의해 제조된 기판의 깊은 트렌치들의 형태들을 예시적으로 도시한 단면도들이다. 도 2의 (a)는 'V'자형 깊은 트렌치이며, 도 2의 (b)는 '
Figure 112006045253166-pat00001
'형 깊은 트렌치이다.
도 3은 본 발명의 바람직한 실시예에 따른 반도체 발광 소자의 제조 방법을 순차적으로 도시한 단면도들이다. 도 3의 (a)에 도시된 바와 같이, 먼저 사파이어 기판(300)위에 산화막이나 질화막 등과 같은 희생막(310)을 형성한 후, 사진식각공정(Photo Lithography Process)을 이용하여 상기 희생막위에 소정 형상의 패턴을 갖는 마스크(mask)를 형성하며, 상기 마스크를 이용하여 상기 희생막을 식각함으로써, 상기 희생막(310)을 패터닝하게 된다. 한편, 본 발명의 바람직한 실시예에서는 기판으로서 사파이어를 예시하여 설명하고 있으나, GaN, SiC, Si, ZrB2 등과 같이 질화물 반도체 발광 소자의 기판으로 이용될 수 있는 재질이면 무엇이든지 다양하게 적용될 수 있다.
다음, 도 3의 (b)에 도시된 바와 같이, 상기 패터닝된 희생막(310)을 마스크로 하여, 상기 기판(300)의 표면을 식각하여, 상기 기판의 표면에 다수 개의 깊은 트렌치(320, 321,322)를 형성한다. 이때, 상기 기판의 표면은 가능한 한 깊게 식각하여 상기 트렌치(trench)가 가능한 한 깊게 형성되도록 하여, 다음 공정에서 기판상에 GaN 반도체막이 성장되더라도 상기 트렌치의 내부에서는 GaN 반도체막이 성장되지 않는 중공(Void)이 형성되도록 하여야 한다.
한편, 상기 트렌치의 측면은 기판의 표면에 성장시킬 반도체막이 잘 성장되지 않는 결정면의 방향을 갖도록 식각하는 것이 바람직하다. 따라서, 상기 트렌치의 측면의 기울기는 기판의 식각 방법이나 조건, 기판의 표면에 성장될 반도체막의 종류에 따라 결정될 것이다.
또한, 상기 트렌치의 하부면이 기판의 표면과 평행한 경우에는, 트렌치의 하부면에 성장되는 GaN와 기판의 표면에 성장되는 GaN가 서로 합체(merge)될 수 없는 정도의 깊이로 트렌치가 형성되어야 한다.
특히, 사파이어 기판상에 GaN 반도체막을 성장시키는 경우, 사파이어 기판과 평행한 C-plane에 GaN 반도체막이 성장된다. 따라서, 본 발명에 따른 트렌치의 측면은 GaN가 잘 성장되지 않는 방향을 따라 식각하는 것이 바람직하며, 적어도 C- plane과 평행하지 않도록 식각하는 것이 바람직하다.
다음, 도 3의 (c)에 도시된 바와 같이, 상기 희생막(310)을 제거한다.
다음, 도 3의 (d) 내지 도 3의 (f)에 도시된 바와 같이, 깊은 트렌치들이 형성된 기판 상에 GaN막을 성장시킨 후 그 표면을 평탄화시킨다. 도 3의 (d)에 도시된 바와 같이, 초기에는 트렌치가 형성되지 않은 기판의 표면에만 GaN가 성장되고 트렌치의 내부에는 GaN가 성장되지 않게 된다. 상기 성장된 GaN(330)가 시드(Seed)로 사용되어, 상기 성장된 GaN의 측면 방향으로 GaN가 성장되며, 그 결과 인접한 영역에서 성장된 GaN들이 서로 만나 합체됨에 따라 기판위에 GaN막(340)이 형성된다. 따라서, 기판의 트렌치의 내부에는 GaN가 성장되지 않게 되고, 그 결과 GaN막이 성장된 기판의 표면에는 중공들(Voids;350, 351, 352)이 형성된다. 다음, 기판상에 GaN막(340)이 형성된 후 그 표면을 평탄화시킨다. 도 4는 본 발명의 바람직한 실시예에 따라 중공들을 구비하는 사파이어 기판위에 GaN 반도체막이 형성된 상태를 도시한 SEM 사진이다.
다음, 중공들이 형성된 상기 기판상에 반도체 발광 소자를 구성하는 다수 개의 반도체막들(360, 370, 380)을 순차적으로 성장시켜, 반도체 발광 소자를 제작한다.
본 발명의 바람직한 실시예에 따른 방법에 의해 제작된 반도체 발광 소자는 기판의 표면에 다수 개의 중공들(void)을 구비하며, 상기 중공들은 상기 반도체 발광 소자에서 생성된 빛들에 대하여 반사체(reflector)로서 작용하게 된다. 즉, 상기 반도체 발광 소자의 활성층에서 생성된 빛들이 상기 중공으로 입사하여 회절 또 는 산란되어 상기 소자의 외부로 방출될 수 있게 됨에 따라, 반도체 발광 소자의 광 추출 효율(즉, 외부 양자 효율)이 향상되어 해당 소자의 휘도를 향상시키게 된다.
한편, 본 발명의 다른 실시예에 따른 반도체 발광 소자의 제조 방법은 바람직한 실시예에 따른 제조 공정에 의해 반도체 발광 소자를 완성한 후, 상기 기판을 상기 반도체 발광 소자로부터 분리시키는 단계를 더 구비한다.
본 실시예에 따른 제조 방법은 기판을 분리시킴에 있어서, 기판의 표면에 형성된 중공들에 의하여, 기판과 기판의 상부의 반도체막과의 경계면의 면적이 감소되어, 이들의 분리를 보다 쉽게 할 수 있게 된다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에서, 기판의 종류, 깊은 트렌치의 깊이 및 트렌치 측면의 기울기, 식각 방법 등은 반도체 발광 소자의 휘도 등과 같은 성능을 향상시키기 위하여 다양하게 변형하여 실시할 수 있는 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 따른 반도체 발광 소자의 제조 방법은 기판의 표면에 깊은 트렌치 를 형성하고, 상기 트렌치들이 발광 소자내의 중공(Void)이 되도록 함으로써, 상기 중공들이 소자내에서 생성된 빛들에 대한 반사체(reflector)로서 작용하여 반도체 발광 소자의 외부 양자 효율을 증가시켜 휘도를 향상시키게 된다.
본 발명에 따른 반도체 발광 소자의 제조 방법은 휘도 향상을 위하여 기판의 표면에 중공들을 형성함으로써, 기판 표면에 요철부와 같은 패턴 형성에 의하여 휘도 향상을 도모하던 종래의 기술과는 달리, 상기 기판위에 성장되는 반도체막(GaN)에 결정 결함들이 거의 발생하지 않게 된다. 그 결과, 본 발명에 따른 제조 방법에 의하여 반도체 발광 소자의 내부 양자 효율도 증가된다.
또한, 본 발명에 따른 반도체 발광 소자의 제조 방법은, 기판 표면에 요철부와 같은 패턴을 형성하지 아니하여 기판위에 성장되는 반도체막(GaN)의 상부면이 전체적으로 거의 평탄하게 형성됨으로써, 평탄한 표면을 얻기 위한 추가의 GaN 성장을 최소화시킬 수 있게 된다. 그 결과 추가의 GaN반도체막을 성장시키기 위한 재료 및 시간의 낭비를 최소화시킬 수 있다. 또한, 이와 같이 기판위에 GaN막의 성장을 최소화시킴으로써, 기판의 휘어짐 현상도 감소시킬 수 있게 되며, 그 결과 수율도 향상시킬 수 있게 된다.
또한, 본 발명에 따른 반도체 발광 소자의 제조 방법은, 기판과 기판위의 반도체 발광 소자를 분리시킴에 있어, 상기 기판 표면에 형성된 중공들에 의하여 기판과 반도체 발광 소자의 계면의 면적이 축소됨에 따라 이들을 보다 쉽게 분리시킬 수 있게 된다.

Claims (5)

  1. (a) 반도체 발광 소자를 제작하기 위한 기판의 표면을 식각하여 다수 개의 깊은 트렌치들을 형성하는 단계;
    (b) 상기 깊은 트렌치들이 형성된 상기 기판의 표면위에 반도체 발광 소자를 구성하는 다수 개의 반도체막들을 순차적으로 성장시키는 단계;를 구비하고,
    상기 기판의 표면위에 반도체막을 성장시키더라도 상기 기판에서의 상기 트렌치들이 형성된 영역에는 중공(Void)이 형성될 수 있도록 상기 트렌치의 깊이를 설정하며, 상기 트렌치에 의해 상기 기판에 형성된 다수 개의 중공들은 반도체 발광 소자에서 생성된 빛의 반사체(reflector)로 사용되는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  2. 제1항에 있어서, 상기 (a) 단계는
    (a1) 상기 기판위에 희생막을 형성하는 단계와,
    (a2) 사진 식각 공정을 이용하여 상기 희생막을 패터닝하는 단계와
    (a3) 상기 패터닝된 희생막을 마스크로 하여 상기 기판을 식각하여 다수 개의 깊은 트렌치들을 형성하는 단계와,
    (a4) 상기 희생막을 제거하는 단계
    로 이루어지는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  3. 제1항에 있어서, 상기 트렌치의 측면은 상기 기판위에 성장될 물질에서의 성장이 잘 안되는 결정 방향을 따라 식각하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 발광 소자의 제조 방법은 (c) 반도체 발광 소자를 완성한 후, 상기 기판을 상기 반도체 발광 소자로부터 분리시키는 단계를 더 구비하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  5. 삭제
KR1020060057530A 2005-06-25 2006-06-26 휘도가 향상된 반도체 발광 소자 및 그 제조 방법 KR100797180B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2006/002468 WO2007001141A1 (en) 2005-06-25 2006-06-26 Semiconductor light emitting device having improved luminance and method thereof
US11/993,019 US20100015739A1 (en) 2005-06-25 2006-06-26 Semiconductor light emitting device having improved luminance and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050055372 2005-06-25
KR20050055372 2005-06-25

Publications (2)

Publication Number Publication Date
KR20060135568A KR20060135568A (ko) 2006-12-29
KR100797180B1 true KR100797180B1 (ko) 2008-01-23

Family

ID=37813470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057530A KR100797180B1 (ko) 2005-06-25 2006-06-26 휘도가 향상된 반도체 발광 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20100015739A1 (ko)
KR (1) KR100797180B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978568B1 (ko) 2008-04-30 2010-08-27 삼성엘이디 주식회사 질화물 반도체 발광소자의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101020961B1 (ko) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
EP2472604B1 (en) 2009-08-26 2020-09-09 Seoul Viosys Co., Ltd Method for manufacturing a light-emitting device
JP5570838B2 (ja) 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
CN102376830B (zh) * 2010-08-19 2015-07-08 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR20120079392A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
TWI438933B (zh) * 2011-07-27 2014-05-21 Lextar Electronics Corp 發光二極體結構及其製造方法
TW201347231A (zh) * 2012-05-04 2013-11-16 Lextar Electronics Corp 發光二極體元件
CN103682016A (zh) * 2012-08-30 2014-03-26 上海华虹宏力半导体制造有限公司 一种GaN外延或衬底的制作方法
KR101987056B1 (ko) * 2012-11-07 2019-06-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN103208568A (zh) * 2013-04-01 2013-07-17 厦门市三安光电科技有限公司 氮化物发光二极管及制作方法
CN110783168B (zh) * 2018-07-25 2022-07-01 乂馆信息科技(上海)有限公司 一种具有三维结构的hemt器件的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316526A (ja) * 1995-05-12 1996-11-29 Hitachi Cable Ltd 発光ダイオード及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491191A (en) * 1992-04-06 1996-02-13 E. I. Du Pont De Nemours And Company Stable chlorosulfonated resin latex
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US6774037B2 (en) * 2002-05-17 2004-08-10 Intel Corporation Method integrating polymeric interlayer dielectric in integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316526A (ja) * 1995-05-12 1996-11-29 Hitachi Cable Ltd 発光ダイオード及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978568B1 (ko) 2008-04-30 2010-08-27 삼성엘이디 주식회사 질화물 반도체 발광소자의 제조 방법

Also Published As

Publication number Publication date
US20100015739A1 (en) 2010-01-21
KR20060135568A (ko) 2006-12-29

Similar Documents

Publication Publication Date Title
KR100797180B1 (ko) 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
KR100714639B1 (ko) 발광 소자
US8426325B2 (en) Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
US20120112239A1 (en) Nitride semiconductor light-emitting device and method for fabricating thereof
KR100649769B1 (ko) 반도체 발광 다이오드 및 그 제조 방법
US7888779B2 (en) Method of fabrication InGaAIN film and light-emitting device on a silicon substrate
US8247822B2 (en) Semiconductor light-emitting device
EP1555686A2 (en) High quality nitride semiconductor thin film and method for growing the same
JP6307547B2 (ja) 光抽出構造を含む半導体発光装置及び方法
US20080305571A1 (en) Method of fabricating semiconductor light emitting device substrate
JP2006295188A (ja) 垂直構造３族窒化物発光素子の製造方法
WO2007001141A1 (en) Semiconductor light emitting device having improved luminance and method thereof
US20130020594A1 (en) Semiconductor template substrate, light-emitting element using a semiconductor template substrate, and a production method therefor
JP2009242130A (ja) エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
EP2736068A2 (en) Substrate recycling method and recycled substrate
KR20150072066A (ko) 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
CN111989777A (zh) 用于制造具有二极管的矩阵的光电器件的方法
US20090278165A1 (en) Light emitting device and fabrication method therefor
CN101617415B (zh) 制造薄膜半导体结构的方法
KR20150074516A (ko) 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
KR100622818B1 (ko) 수직형 발광소자의 제조방법
TW201133935A (en) Semiconductor light-emitting device
JP5174052B2 (ja) 低欠陥密度を有するエピタキシャル構造の製造方法
KR20080114049A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee